DE10231651A1 - Interrupt control method, especially for use in a signal processing circuit, e.g. for use in voice over IP, wherein a first interrupt source generates an interrupt, while other interrupts are generated at fixed time delays thereto - Google Patents
Interrupt control method, especially for use in a signal processing circuit, e.g. for use in voice over IP, wherein a first interrupt source generates an interrupt, while other interrupts are generated at fixed time delays thereto Download PDFInfo
- Publication number
- DE10231651A1 DE10231651A1 DE2002131651 DE10231651A DE10231651A1 DE 10231651 A1 DE10231651 A1 DE 10231651A1 DE 2002131651 DE2002131651 DE 2002131651 DE 10231651 A DE10231651 A DE 10231651A DE 10231651 A1 DE10231651 A1 DE 10231651A1
- Authority
- DE
- Germany
- Prior art keywords
- interrupt
- interrupt sources
- interrupts
- circuit arrangement
- start signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Abstract
Description
Verfahren zum Steuern mehrerer Interruptquellen und zur Durchführung des Verfahrens eingerichtete Schaltungsanordnung Die vorliegende Erfindung betrifft ein Verfahren zum Betreffben einer Schaltungsanordnung mit wenigstens zwei Interruptquellen, die nach Beaufschlagen mit einem jeweils zugeordneten Startsignal nach dem gleichen zeitlichen Muster Interrupts erzeugen bzw, eine Schaltungsanordnung mit wenigstens zwei derartiger Interruptquellen.Method of controlling multiple interrupt sources and to carry out of the method established circuit arrangement The present The invention relates to a method for subjecting a circuit arrangement with at least two interrupt sources which, after being loaded with an assigned start signal after the same time Generate pattern interrupts or a circuit arrangement with at least two such interrupt sources.
Mit dem Begriff Interruptquellen werden all die Komponenten in einer Schaltungsanordnung bezeichnet, die Interrupts bzw. Interruptsignale erzeugen, um eine Datenverarbeitungseinrichtung bzw. einen Prozessor über ein bestimmtes Ereignis zu informieren. In aller Regel lösen Interrupts die Ausführung spezieller Interruptroutinen aus, die bei Eintreten des durch den Interrupt angezeigten Ereignisses abgearbeitet werden sollen. In den meisten Fällen ist der Zeitpunkt, zu dem ein Interrupt erzeugt wird, von dem Prozessor nicht vorhersehbar. Die Verarbeitung von Interrupts verzögert notwendigerweise den Betrieb eines Prozessors und beansprucht dessen Systemressourcen, da zunächst der Betrieb des Prozessors ordnungsgemäß unterbrochen und beispielsweise Register gesichert werden müssen und anschließend entsprechend auf den Interrupt reagiert werden muss. Dazu ist häufig die Feststellung nötig, um was für einen Interrupt es sich handelt, um die geeignete Interruptroutine ausführen zu können. In aller Regel wird eine Datenverarbeitungseinrichtung in ihrer Leistungsfähigkeit umso stärker behindert, je mehr Interrupts auftreten können und abgearbeitet werden müssen.With the term interrupt sources all the components in a circuit arrangement are designated, which generate interrupts or interrupt signals to a data processing device or a processor to inform a specific event. As a rule, interrupts are resolved the execution of special Interrupt routines that occur when the interrupt displayed event should be processed. In most make is the time at which an interrupt is generated by the processor unpredictable. Interrupt processing necessarily delays the operation of a processor and uses its system resources, there first the operation of the processor is properly interrupted and, for example, register must be secured and then accordingly the interrupt must be responded to. This is often the case Determination necessary for what an interrupt is the appropriate interrupt routine To run to be able to. As a rule, a data processing device is in its capacity the stronger hindered, the more interrupts can occur and have to be processed.
Der vorliegenden Erfindung liegt daher die Aufgabe zu Grunde, ein Verfahren zum Betreiben einer Schaltungsanordnung mit wenigstens zwei Interruptquellen bzw. eine Schaltungsanordnung zur Durchführung des Verfahrens zu schaffen, mit denen auf die Interrupts mit möglichst geringem Aufwand reagiert werden kann.The present invention lies hence the task of a method for operating a circuit arrangement with at least two interrupt sources or a circuit arrangement to carry out to create the method with which to interrupts with as much as possible can be reacted with little effort.
Dese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 bzw. eine Schaltungsanordnung mit den Merkmalen des Anspruchs 11. gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.This object is achieved by a Method with the features of claim 1 or a circuit arrangement solved with the features of claim 11. Define the subclaims each preferred and advantageous embodiments of the present Invention.
Erfindungsgemäß ist vorgesehen, dass die wenigstens zwei Interruptquellen mit jeweils einem zugeordneten Startsignal gestartet werden, worauf sie Interrupts erzeugen, wobei die Startsignale die Interruptquellen mit einem definierten Zeitversatz zueinander beaufschlagen. Auf diese Weise kann durch das zeitversetzte Beaufschlagen mit einem Startsignal erreicht werden, dass die Interruptquellen die Interrupts derart erzeugen, dass diese einen definierten Zeitversatz zueinander aufweisen. Auf diese Weise muss nur noch ein Interrupt überwacht werden, da der andere bzw. die übrigen Interrupts in einem bekannten zeitlichen Verhältnis zu dem überwachten Interrupt auftritt bzw. auftreten.According to the invention it is provided that the at least two interrupt sources, each with an assigned start signal are started, whereupon they generate interrupts, the start signals the interrupt sources with a defined time offset to each other apply. In this way, the delayed loading can be achieved with a start signal that the interrupt sources the interrupts generate such that they have a defined time offset to each other. This way, only one interrupt needs to be monitored be because the other or the rest Interrupts in a known temporal relationship to the monitored interrupt occurs or occur.
Voraussetzung für die Anwendung der vorliegenden Erfindung ist es dabei jedoch, dass die wenigstens zwei Interruptquellen die Interrupts gemäß dem gleichen zeitlichen Muster erzeugen, so dass die zeitlichen Abstände zwischen den von einer Interruptquelle erzeugten Interrupts den zeitlichen Abständen zwischen den von der wenigstens einen weiteren Interruptquelle erzeugten Interrupts entsprechen. Ein solcher Fall tritt beispielsweise in der Signalverarbeitung auf, wenn mehrere Kanäle vorhanden sind, in denen mit der gleichen Bearbeitungsfrequenz Daten verarbeitet werden. Beispielsweise kann dies beim Digitalisieren eines analogen Stereomusiksignals oder umgekehrt beim analogen Ausgeben eines digitalen Stereosignals der Fall sein. Entsprechendes gilt selbstverständlich auch für die Verarbeitung von mehr als zwei Kanälen.Prerequisite for the application of the present The invention, however, is that the at least two interrupt sources the interrupts according to the same generate temporal patterns so that the time intervals between the interrupts generated by an interrupt source intervals between those generated by the at least one further interrupt source Interrupts match. Such a case occurs, for example signal processing when there are multiple channels in which Data are processed with the same processing frequency. For example, when digitizing an analog stereo music signal or vice versa when analogue output of a digital stereo signal be the case. The same applies of course to processing of more than two channels.
Ein weiterer Anwendungsfall kann die analoge Ein- und Ausgabe von Signalen mit der jeweils gleichen Frequenz sein. In diesem Fall ist zum Ausgeben ein Digital-Analog-Wandler und zum Einlesen ein Analog-Digital-Wandler erforderlich, wobei diese Komponenten in aller Regel jeweils einen Interrupt erzeugen, sobald der Analog-Digital-Wandler die Digitalisierung beendet hat bzw. der Digital-Analog-Wandler den Digitalwert als Analogwert herausgegeben hat. Auch in diesem Fall erzeugen diese zwei Komponenten Interrupts nach dem gleichen zeitlichen Muster, nämlich im Takt der Frequenz, mit der die Signale ausgegeben bzw. eingelesen werden.Another use case can the analog input and output of signals with the same Frequency. In this case, a digital-to-analog converter is for output and an analog-to-digital converter is required for reading, whereby these components usually generate an interrupt, as soon as the analog-digital converter has finished digitizing or the digital-to-analog converter issues the digital value as an analog value Has. In this case, too, these two components generate interrupts according to the same temporal pattern, namely in time with the frequency, with which the signals are output or read.
In aller Regel sind die zeitlichen Abstände zwischen den Interrupts gleichbleibend, wobei die Erfindung jedoch auch bei unregelmäßigen zeitlichen Abständen der Interrupts einer Interruptquelle anwendbar ist, solange die zeitlichen Muster der Interrupts verschiedener Interruptquellen gleich sind.As a rule, the temporal Distances between the interrupts constant, but the invention also in irregular time intervals of the Interrupts of an interrupt source can be used as long as the temporal Patterns of interrupts from different interrupt sources are the same.
Für die Anwendung der Erfindung ist es weiterhin nicht erforderlich, dass die Interruptquellen die Interrupts freilaufend erzeugen, d.h. ohne dass nach der Erzeugung eines Interrupts ein bestimmtes Signal aufgeschaltet werden müsste, damit die Interruptquelle einen weiteren Interrupt erzeugt. Falls nach dem Auftreten eines Interrupts eine bestimmte Stelleinwirkung auf die Interruptquelle erforderlich wäre, damit diese einen weiteren Interrupt erzeugt, beeinträchtigt dies nicht die Anwendbarkeit der vorliegenden Erfindung, solange die erforderlichen Stelleinwirkungen ausgeführt werden und dafür Sorge getragen ist, dass die Interruptquellen die Interrupts nach dem gleichen zeitlichen Muster erzeugen.For the application of the invention is furthermore not necessary that the interrupt sources generate the interrupts freely, i.e. without a specific signal after the generation of an interrupt should be activated so that the interrupt source generates another interrupt. If a certain action after an interrupt occurs on the interrupt source would be required so that this one Interrupt generated, impaired this is not the applicability of the present invention as long the necessary control actions are carried out and ensure is supported that the interrupt sources the interrupts after the same generate temporal patterns.
Vorteilhafterweise wird der zeitliche Versatz zwischen den Startsignalen derart erzeugt, dass ein Startsignal eine Interruptquelle direkt beaufschlagt und mit wenigstens einem geeigneten Zeitverzögerungsglied zur Erzeugung des wenigstens einen weiteren Startsignals verzögert wird. Der Ausgang des Zeitverzögerungsglieds erzeugt in diesem Fall wenigstens ein weiteres Startsignal zur Ansteuerung wenigstens einer weiteren Interruptquelle.The time offset between the start signals is advantageously generated in such a way that a start signal acts directly on an interrupt source and is delayed with at least one suitable time delay element for generating the at least one further start signal. The exit of the In this case, the time delay element generates at least one further start signal for controlling at least one further interrupt source.
Ein derartiges Zeitverzögerungsglied kann beispielsweise ein programmierbarerer digitaler Verzögerungszähler sein, der mit einem Taktsignal beaufschlagt ist. Somit kann digital und mit einer hohen Wiederholgenauigkeit die genaue Zeitverzögerung eingestellt werden, um die das Zeitverzögerungsglied ein bestimmtes Startsignal zur Erzeugung eines anderen Startsignals verzögert. Ein digitales Zeitverzögerungsglied, das mit einem Taktsignal beaufschlagt ist, bietet sich insbesondere in den Fällen an, in denen die Interruptquellen synchrone Schaltelemente sind, die gemäß einem angelegten Taktsignal arbeiten. Wenn beide Interruptquellen von dem gleichen Taktsignal beaufschlagt werden, ist ausgeschlossen, dass sich der Zeitversatz zwischen den von den beiden Interruptquellen erzeugten Interrupts verändert.Such a time delay can be, for example, a programmable digital delay counter, which is supplied with a clock signal. Thus, digital and set the exact time delay with a high repeatability by which the time delay a certain start signal for generating another start signal delayed. A digital time delay, that is supplied with a clock signal is particularly useful in the cases in which the interrupt sources are synchronous switching elements, which according to one applied clock signal work. If both interrupt sources are from applied to the same clock signal is excluded that the time offset between those of the two interrupt sources generated interrupts changed.
Weiterhin ist in einem solchen Fall bei synchroner Betriebsweise der Interruptquellen sowie des Zeitverzögerungsglieds sichergestellt, dass sich bei dem Zeitverzögerungsglied der benötigte Zeitversatz genau einstellen lässt, der erforderlich ist, damit die beiden Interrupts zueinander synchron und insbesondere gleichzeitig arbeiten. Eine synchrone Betriebsweise der Interruptquellen bzw. des Zeitverzögerungsglieds bedeutet im vorliegenden Fall, dass deren interner Betrieb durch das anliegende Taktsignal getaktet wird.Furthermore, in such a case with synchronous operation of the interrupt sources and the time delay element ensures that the required time offset is accurate for the time delay element can be set, which is necessary for the two interrupts to be synchronized with each other and especially work at the same time. A synchronous mode of operation the interrupt sources or the time delay means in the present case Case that their internal operation by the applied clock signal is clocked.
Um einen definierten Zeitversatz zwischen den Interrupts der verschiedenen Interruptquellen zu erzeugen, werden zunächst die Interruptquellen mit Startsignalen beaufschlagt, zwischen denen eine bestimmte Zeitverzögerung herrscht. Anschließend wird erfasst, mit welchem Zeitversatz zueinander die Interrupts der verschiedenen Interruptquellen erzeugt werden. Dazu kann insbesondere der von den Interruptquellen nach dem Starten jeweils als erstes erzeugte Interrupt verwendet werden, wobei auch spätere Interrupts verwendet werden können, solange es sich um vergleichbare Interrupts der verschiedenen Interruptquellen handelt. Die Zeitverzögerung zwischen dem Auftreten der Interrupts wird in Bezug gesetzt zu dem gewünschten Zeitversatz zwischen den Interrupts und davon abhängig der benötigte Zeitversatz zwischen den Startsignalen berechnet. Daraufhin werden die Interruptquellen ein zweites Mal gestartet, wobei dieses Mal der berechnete Zeitversatz zwischen den Startsignalen eingehalten wird, so dass sich der gewünschte Zeitversatz zwischen den Interrupts der Interruptquellen einstellt.At a defined time offset between the interrupts of the different interrupt sources, be first the interrupt sources are given start signals between them a certain time delay prevails. Then will captures the time offset between each other's interrupts Interrupt sources are generated. In particular, the the interrupt sources generated first after starting Interrupt are used, whereby later interrupts are also used can, as long as they are comparable interrupts from different interrupt sources is. The time delay between the occurrence of the interrupts is related to the desired one Time offset between the interrupts and depending on that required time offset calculated between the start signals. Thereupon the interrupt sources started a second time, this time the calculated time offset is observed between the start signals, so that the desired time offset between the interrupts of the interrupt sources.
Der Zeitversatz zwischen den Startsignalen kann beispielsweise so gewählt werden, dass die Interruptquellen die Interrupts gleichzeitig erzeugen. Somit kann bei Auftreten eines Interrupts davon ausgegangen werden, dass der andere auch erzeugt worden ist. Entsprechendes gilt für den Fall, dass die Startsignale derart gegeneinander zeitversetzt werden, dass die Interrupts mit einem definierten Zeitversatz erzeugt werden, wobei insbesondere eine Prozessoreinheit davon ausgehen kann, dass eine bestimmte Zeit nach Auftreten eines Interrupts auch der andere erzeugt worden ist.The time offset between the start signals can chosen for example that the interrupt sources generate the interrupts at the same time. Consequently If an interrupt occurs, it can be assumed that the other has also been created. The same applies to the case that the start signals are offset against each other in such a way that the interrupts are generated with a defined time offset, in particular a processor unit can assume that the other also for a certain time after the occurrence of an interrupt has been generated.
Vorteilhafterweise werden von den Interrupts, die gemäß dem erfindungsgemäßen Verfahren mit einem definierten zeitlichen Versatz erzeugt werden, nur einer von einem Prozessor überwacht. Für diesen kann auf diese Weise eine Verringerung der für die Bearbeitung von Interrupts erforderlichen Arbeitsbelastung erreicht werden.Advantageously, of the Interrupts that according to the inventive method a defined time offset, only one of monitored by a processor. For this can reduce the amount of interrupts processed required workload can be achieved.
Ein derartiges Verfahren eignet sich beispielsweise zum Einsatz in einem IP-Telefon zum Bereitstellen eines Telefoniedienstes über ein Datenübertragungsnetzwerk. Gleiches gilt für eine Vorrichtung zur Bereitstellung eines Fernkopierdienstes über ein Datenübertragungsnetzwerk.Such a method is suitable for example for use in an IP telephone for deployment of a telephony service a data transmission network. The same applies to a device for providing a facsimile service via a Data transmission network.
Die Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die beigefügte Zeichnung näher erläutert.The invention is described below of a preferred embodiment with reference to the attached Drawing closer explained.
In
Die Schaltungsanordnung
In
Sobald der Analog-Digital-Wandler
Der Analog-Digital-Wandler
Die Fehlerüberwachungseinrichtung
Zusätzlich ist ein programmierbares
Verzögerungsglied
Die Schaltungsanordnung
Nach dieser Einmessphase wird das
Zeitverzögerungsglied
Mit Hilfe der vorliegenden Erfindung kann die Verwaltung von Interrupts wesentlich vereinfacht werden, die von Interrupt quellen nach dem gleichen zeitlichen Muster erzeugt werden. Die vorliegende Erfindung ist auch in den Fällen anwendbar, in denen die Interrupterzeugung einer Interruptquelle von außen gesteuert für eine bestimmte Zeitdauer ausgesetzt werden kann bzw. der Rhythmus, in dem die Interruptquelle die Interrupts erzeugt, verändert werden kann. Auch in diesem Fall kann gemäß der vorliegenden Erfindung eine Synchronisierung der Interrupts verschiedener Interruptquellen aufeinander mit einem vorbestimmten Zeitversatz erreicht werden.With the aid of the present invention, the management of interrupts which are generated by interrupt sources according to the same time pattern can be simplified considerably. The present invention is also applicable in cases where the interrupt generation of an interrupt source from the outside can be suspended for a certain period of time or the rhythm in which the interrupt source generates the interrupts can be changed. In this case as well, according to the present invention, the interrupts of different interrupt sources can be synchronized with one another with a predetermined time offset.
Die Startsignale würden in diesem Fall die Wiederaufnahme des Betriebs der Interruptquellen nach einem Stopp auslösen.The start signals would be in in this case, the restart of the interrupt sources after trigger a stop.
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2002131651 DE10231651B4 (en) | 2002-07-12 | 2002-07-12 | Method for controlling a plurality of interrupt sources and circuit arrangement set up for carrying out the method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2002131651 DE10231651B4 (en) | 2002-07-12 | 2002-07-12 | Method for controlling a plurality of interrupt sources and circuit arrangement set up for carrying out the method |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10231651A1 true DE10231651A1 (en) | 2004-02-05 |
DE10231651B4 DE10231651B4 (en) | 2004-07-08 |
Family
ID=30009936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2002131651 Expired - Lifetime DE10231651B4 (en) | 2002-07-12 | 2002-07-12 | Method for controlling a plurality of interrupt sources and circuit arrangement set up for carrying out the method |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10231651B4 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3789365A (en) * | 1971-06-03 | 1974-01-29 | Bunker Ramo | Processor interrupt system |
US5708817A (en) * | 1995-05-31 | 1998-01-13 | Apple Computer, Inc. | Programmable delay of an interrupt |
US5768599A (en) * | 1995-02-28 | 1998-06-16 | Nec Corporation | Interrupt managing system for real-time operating system |
US6319727B1 (en) * | 1999-02-08 | 2001-11-20 | National Semiconductor Corporation | Method for manufacturing low stress metallic interconnect lines for use in integrated circuits |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185639B1 (en) * | 1998-06-05 | 2001-02-06 | International Business Machines Corporation | System and method to reduce a computer system's interrupt processing overhead |
-
2002
- 2002-07-12 DE DE2002131651 patent/DE10231651B4/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3789365A (en) * | 1971-06-03 | 1974-01-29 | Bunker Ramo | Processor interrupt system |
US5768599A (en) * | 1995-02-28 | 1998-06-16 | Nec Corporation | Interrupt managing system for real-time operating system |
US5708817A (en) * | 1995-05-31 | 1998-01-13 | Apple Computer, Inc. | Programmable delay of an interrupt |
US6319727B1 (en) * | 1999-02-08 | 2001-11-20 | National Semiconductor Corporation | Method for manufacturing low stress metallic interconnect lines for use in integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
DE10231651B4 (en) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60311266T2 (en) | CLOCK SYNCHRONIZATION METHOD FOR ERROR-TOLERANT ETHERNET NETWORKS | |
EP1430627B1 (en) | Method for synchronising nodes of a communications system | |
DE102018002309B4 (en) | SLAVE DEVICE, SYSTEM FOR SERIAL COMMUNICATION AND COMMUNICATION METHOD FOR SYSTEM FOR SERIAL COMMUNICATION | |
EP0475497B1 (en) | Stuffing decision circuit for a bit rate adaption apparatus | |
DE60211822T2 (en) | Method and device for synchronizing a multilevel multiplexer | |
WO2002075509A2 (en) | Synchronous, clocked communication system with a relative time clock and method for establishing such a system | |
DE10013313A1 (en) | Synchronization of program modules used in telecommunication, involves adjusting clock generator of second program module based on determined time difference between clock signals of first and second modules | |
DE102018129189B4 (en) | METHOD FOR OPERATING A NETWORK SUBSCRIBER IN AN AUTOMATION COMMUNICATION NETWORK | |
DE102006021821A1 (en) | Adjustable time accumulator | |
DE102010003248B4 (en) | Method and device for processing data in a network of a vehicle | |
DE10231651B4 (en) | Method for controlling a plurality of interrupt sources and circuit arrangement set up for carrying out the method | |
EP2843486B1 (en) | Method and apparatus for synchronising a control unit and at least one associated peripheral unit | |
DE102004030969A1 (en) | Method and device for controlling a bus system and corresponding bus system | |
EP0725517A2 (en) | Method for initializing a network | |
EP1223698A2 (en) | Method and compensation module for phase compensation of clock signals | |
EP1805958B1 (en) | Arrangement for the synchronous emission of analog signals produced in at least two digital/analog converters | |
DE10232988B4 (en) | Method and device for the clocked output of asynchronously received digital signals | |
EP0172569A2 (en) | Method for the synchronization of a plurality of computers working in parallel | |
DE60200289T2 (en) | Transition adjustment | |
DE60319664T2 (en) | Method and arrangement for reducing a clock shift between two signals | |
DE10229110A1 (en) | Method for synchronizing nodes of a communication system | |
DE102018127602A1 (en) | Computer network with a first and a second synchronous signal generator | |
DE60223294T2 (en) | DEVICE AND METHOD FOR THE SYNCHRONIZATION OF AUDIO SYSTEMS | |
DE102006030977A1 (en) | Data transmission method and apparatus for carrying out the method | |
DE10007070A1 (en) | Communication network with time-controlled communication protocol |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R081 | Change of applicant/patentee |
Owner name: LANTIQ DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL CORP., SANTA CLARA, US Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: INTEL CORP., SANTA CLARA, US Free format text: FORMER OWNER: LANTIQ BETEILIGUNGS-GMBH & CO. KG, 85579 NEUBIBERG, DE |
|
R082 | Change of representative | ||
R071 | Expiry of right |