DE10215960A1 - Production of semiconductor wafers comprises separating a semiconductor single crystal into wafers, lapping the front and rear sides of the wafers, etching, finely grinding at least the front sides of the wafers, and polishing the wafers - Google Patents

Production of semiconductor wafers comprises separating a semiconductor single crystal into wafers, lapping the front and rear sides of the wafers, etching, finely grinding at least the front sides of the wafers, and polishing the wafers

Info

Publication number
DE10215960A1
DE10215960A1 DE2002115960 DE10215960A DE10215960A1 DE 10215960 A1 DE10215960 A1 DE 10215960A1 DE 2002115960 DE2002115960 DE 2002115960 DE 10215960 A DE10215960 A DE 10215960A DE 10215960 A1 DE10215960 A1 DE 10215960A1
Authority
DE
Germany
Prior art keywords
wafers
etching
lapping
semiconductor
removal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2002115960
Other languages
German (de)
Inventor
Holger Lundt
Bert Ripper
Michael Simon
Peter Wiesner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE2002115960 priority Critical patent/DE10215960A1/en
Publication of DE10215960A1 publication Critical patent/DE10215960A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Production of semiconductor wafers comprises separating a semiconductor single crystal into wafers; lapping the front and rear sides of the wafers; etching the front and rear sides of the wafers; finely grinding at least the front sides of the wafers; and polishing the wafers. Preferred Features: The semiconductor single crystal is rotated by an angle of 0-360 deg during the separation step. Etching is carried out using an acid etching agent. Polishing is carried out on one side of the front sides of the wafers.

Description

Gegenstand der Erfindung ist ein Verfahren zur Herstellung von Halbleiterscheiben, insbesondere von Siliciumscheiben.The invention relates to a method for producing Semiconductor wafers, in particular silicon wafers.

Halbleiterscheiben, insbesondere Siliciumscheiben, die in der Herstellung elektronischer Bauelemente Verwendung finden, wer­ den aus stabförmigen Einkristallen des Halbleitermaterials her­ gestellt. Der Einkristallstab wird zunächst, meist mittels ei­ ner Drahtgattersäge ("multi wire saw", MWS), in dünne Scheiben aufgetrennt. Um daraus Halbleiterscheiben zu erhalten, die hin­ sichtlich Geometrie, Oberflächenbeschaffenheit und Kristall­ schäden für die Produktion elektronischer Bauelemente geeignet sind, ist eine Vielzahl zusätzlicher Prozessschritte notwendig, mit denen die Scheiben maßhaltig gemacht und von den durch den Trennvorgang verursachten Schäden befreit werden.Semiconductor wafers, in particular silicon wafers, which in the Manufacture of electronic components find use who that from rod-shaped single crystals of the semiconductor material posed. The single crystal rod is initially, usually by means of egg A wire saw ("multi wire saw", MWS), in thin slices separated. In order to get semiconductor wafers out of it Visible geometry, surface texture and crystal damage suitable for the production of electronic components a number of additional process steps are necessary with which the panes are made true to size and by which by the Damage caused by the separation process.

Zunächst werden die Kanten der gesägten Scheiben verrundet, d. h. mit einem definierten Profil versehen. Danach werden die Scheiben in der Regel einem Läppschritt unterworfen, bei dem mit Hilfe einer Suspension von Abrasivpartikeln einerseits die vom Sägen herrührende Oberflächenrauhigkeit und -riefigkeit entfernt wird, anderseits die geschädigten Kristallbereiche ("subsurface damage") abgetragen und drittens die Scheiben planarisiert werden, um die Dickenvarianz der Scheiben zu redu­ zieren.First the edges of the sawn slices are rounded, d. H. provided with a defined profile. After that, the Discs are usually subjected to a lapping step in which with the help of a suspension of abrasive particles on the one hand the Surface roughness and roughness resulting from sawing on the other hand, the damaged crystal areas are removed ("subsurface damage") and thirdly the discs be planarized to reduce the thickness variance of the slices adorn.

Anschließend werden die Scheibenoberflächen durch einen chemi­ schen Ätzschritt weiter abgetragen und dadurch von verbleiben­ den Kristallschäden ("damage") befreit, die durch die vorange­ gangenen mechanischen Bearbeitungsschritte erzeugt wurden.Then the surface of the window is covered by a chemi etching step further removed and thereby remain the crystal damage ("damage") freed by the previous mechanical processing steps have been generated.

Am Ende der Bearbeitungskette stehen ein oder mehrere Polier­ schritte, die als Doppelseiten- oder Einseitenpolitur ausge­ führt werden. Eine Einseitenpolitur wird in der Regel auf die Vorderseite der Halbleiterscheiben angewendet, auf der später die Bauelemente gefertigt werden. At the end of the processing chain there are one or more polishers steps that are designed as double-sided or single-sided polish leads. A one-sided polish is usually applied to the Front of the wafers applied on the later the components are manufactured.  

Ein Nachteil dieser Prozessfolge ist, dass beim Läppen sehr viel Material abgetragen werden muss, was sich in einer langen Prozessdauer niederschlägt, da der Materialabtrag beim Läppen relativ langsam erfolgt. Beispielsweise werden je nach Läppver­ fahren und Größe der abrasiven Körner etwa 15 bis 40 Minuten benötigt, um 80 µm von einer Siliciumscheibe mit 200 bis 300 mm Durchmesser abzutragen. Ein Materialabtrag in dieser Größenord­ nung ist nötig, um die vom Sägeverfahren erzeugte Oberflächen­ riefigkeit und das Sägedamage vollständig zu entfernen. Ein weiterer Nachteil des Verfahrens ist die Verschlechterung der Scheibengeometrie durch den notwendigerweise großen Ätzabtrag, der zur Entfernung des Läppdamage notwendig ist.A disadvantage of this process sequence is that when lapping very much a lot of material has to be removed, which can result in a long Process duration is reflected because the material is removed during lapping takes place relatively slowly. For example, depending on the lapping process drive and size of the abrasive grains about 15 to 40 minutes needed to 80 µm from a silicon wafer with 200 to 300 mm Remove diameter. A material removal of this size is necessary to ensure the surfaces created by the sawing process ridgedness and remove the sawdust completely. On Another disadvantage of the method is the deterioration of the Disk geometry due to the necessarily large amount of etching, which is necessary to remove the lapping damage.

Um die Prozessdauer beim Läppen zu reduzieren, wurde in der US 6,114,245 vorgeschlagen, vor dem Läppen einen Schleifschritt einzuführen. Dabei werden sequentiell beide Seiten der Halblei­ terscheibe durch eine rotierende Schleifscheibe mit gebundenem Schleifkorn bearbeitet. Bei geeigneter Wahl des Schleifkorns ist so ein zeitsparender Materialabtrag von beispielsweise 45 bis 70 µm in weniger als einer Minute zu erreichen. Auf diese Weise wird die für den Läppschritt benötigte Zeit deutlich re­ duziert.In order to reduce the process time during lapping, the No. 6,114,245 proposed a grinding step before lapping introduce. In doing so, both sides of the half lead become sequential by a rotating grinding wheel with a bonded Abrasive grain processed. With a suitable choice of abrasive grain is a time-saving material removal of 45, for example to reach 70 µm in less than a minute. To this In this way, the time required for the lapping step becomes clearly right duced.

Dieses Verfahren hat jedoch den Nachteil, dass nach dem Schleifschritt, der ein vergleichsweise geringes Damage verur­ sacht, der mit relativ hohem Damage einhergehende Läppschritt folgt. So erzeugt das Läppen typischerweise eine Damagetiefe von 10 bis 15 µm, während beim Schleifen je nach Wahl des Schleifwerkzeugs eine Damagetiefe von nur 2 bis 8 µm erreicht werden kann. Die Folge ist, dass nach dem Läppen ein relativ großer Ätzabtrag zur Damage-Entfernung nötig ist. Die zu diesem Zweck eingesetzte Strömungssätze führt aufgrund der Strömungs­ verhältnisse zu einem ortsabhängigen, ungleichmäßigen Ätzabtrag an der Scheibenoberfläche, zur Ausbildung einer ringförmigen Erhebung in der Nähe der Scheibenkante und zu einem Abfall der Ebenheit im äußersten Randbereich der Scheibe. Der Ätzschritt verschlechtert somit die Scheibengeometrie, es nimmt insbeson­ dere die Gesamtdickenvarianz zu. Diese Erhöhung der Dickenvari­ anz insbesondere im Randbereich wirkt sich nachteilig auf die Geometrie und Nanotopographie (Unebenheiten auf der Oberfläche im Bereich von Nanometern) nach Polieren aus. Insbesondere der durch Ätzen erzeugte Randabfall führt nach Polieren zu einer Verschlechterung der lokalen Geometrie im Randbereich.However, this method has the disadvantage that after the Grinding step that causes comparatively little damage gently, the lapping step associated with relatively high damage follows. Lapping typically creates a depth of damage from 10 to 15 µm, while when grinding depending on the choice of Grinding tool reaches a depth of damage of only 2 to 8 µm can be. The result is that after lapping a relative large amount of etching is necessary to remove the damage. The one about this Purpose used flow sets leads due to the flow relationships to a location-dependent, uneven etching removal on the disc surface, to form an annular Elevation near the edge of the pane and a drop in the Flatness in the extreme edge area of the pane. The etching step thus worsens the disk geometry, in particular it decreases the total thickness variance. This increase in thickness variance  especially in the marginal area adversely affects the Geometry and nanotopography (bumps on the surface in the range of nanometers) after polishing. Especially the Edge waste generated by etching leads to a after polishing Deterioration of the local geometry in the border area.

Alternativ wurde vorgeschlagen, den Schleifschritt nach dem Läppschritt durchzuführen, was aber, wie in der EP 1 005 069 A2 beschrieben, zu Problemen mit Schleifspuren führt, die auch nach einem deutlichen Polierabtrag noch als Mikrorauhigkeit nachweisbar bleiben. Der genannten Schrift zufolge wird das Problem dadurch gelöst, dass nur die Rückseite der Halbleiter­ scheibe nach dem Läppen geschliffen wird. Anschließend wird die Scheibe doppelseitenpoliert und schließlich eine Endpolitur (Spiegelpolitur, "mirror polishing") der Vorderseite durchge­ führt. In Bezug auf die Scheibenvorderseite entspricht dieses Vorgehen aber exakt der zuerst genannten Prozessfolge Läppen - Ätzen - Polieren, so dass die oben genannten Nachteile auch hier wieder auftreten. Hinzu kommt, dass das Verfahren nur für beidseitig polierte Scheiben anwendbar ist, nicht jedoch für die von vielen Bauelementherstellern gewünschten Scheiben mit geläppt-geätzter Rückseite (Einseitenpolitur).Alternatively, it has been suggested that the grinding step after the Lapping step, but what, as in EP 1 005 069 A2 described, leads to problems with grinding marks, which also after a clear polishing abrasion still as micro roughness remain detectable. According to the scripture mentioned, it will Problem solved by only the back of the semiconductor is ground after lapping. Then the Disc polished on both sides and finally a final polish (Mirror polishing) of the front leads. This corresponds to the front of the window Procedure exactly the lapping process sequence mentioned first - Etching - polishing, so the above disadvantages too occur here again. In addition, the procedure is only for discs polished on both sides can be used, but not for the washers requested by many component manufacturers lapped-etched back (one-sided polish).

Wird auch die Vorderseite der Halbleiterscheibe nach dem Läppen einem Schleifschritt unterworfen, so können die dabei entste­ henden nachteiligen Schleifspuren gemäß EP 0 798 405 A2 vor der Politur mit Hilfe eines plasmaunterstützten Ätzverfahrens ("plasma-assisted chemical etching", PACE) entfernt oder zumin­ dest reduziert werden. Dies erfordert jedoch einen erheblichen apparativen Aufwand, der sich in deutlich erhöhten Herstel­ lungskosten niederschlägt.Will also be the front of the semiconductor wafer after lapping subjected to a grinding step, so that can arise disadvantageous grinding marks according to EP 0 798 405 A2 before Polish using a plasma-assisted etching process ("plasma-assisted chemical etching", PACE) removed or at least least be reduced. However, this requires a considerable amount apparatus expenditure, which results in significantly increased manufac precipitation costs.

Die der Erfindung zugrunde liegende Aufgabe besteht daher dar­ in, einerseits die Qualität der Scheibengeometrie insbesondere im Randbereich vor dem Polieren zu erhöhen und andererseits gleichzeitig eine Reduktion des Gesamtabtrags zu erreichen. The object underlying the invention is therefore in, on the one hand the quality of the disk geometry in particular in the edge area before polishing and on the other hand to achieve a reduction in the total erosion at the same time.  

Gelöst wird die Aufgabe durch ein Verfahren zur Herstellung von Halbleiterscheiben, enthaltend folgende Schritte in der angege­ benen Reihenfolge:
The object is achieved by a method for producing semiconductor wafers, comprising the following steps in the order given:

  • a) Auftrennen eines Halbleiter-Einkristalls in Scheiben,a) cutting a semiconductor single crystal into wafers,
  • b) Läppen der Vorder- und Rückseiten der Halbleiterscheiben,b) lapping the front and back sides of the semiconductor wafers,
  • c) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben,c) etching the front and back sides of the semiconductor wafers,
  • d) Feinschleifen wenigstens der Vorderseiten der Halbleiter­ scheiben,d) fine grinding at least the front sides of the semiconductors discs,
  • e) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben,e) etching the front and back sides of the semiconductor wafers,
  • f) Polieren der Halbleiterscheiben.f) polishing the semiconductor wafers.

Die Erfindung stellt eine neuartige Kombination von Verfahrens­ schritten zur Herstellung von Halbleiterscheiben zur Verfügung, die es erlaubt, sowohl die Geometrie- und Nanotopographiequali­ tät der polierten Scheiben zu erhöhen als auch Materialverluste zu minimieren bzw. die Ausbeute an Halbleiterscheiben bezogen auf das eingesetzte Material zu erhöhen.The invention provides a novel combination of methods steps for the production of semiconductor wafers, which allows both the geometry and nanotopography quality increase the polished discs as well as material losses to minimize or related to the yield of semiconductor wafers to increase the material used.

Im Folgenden werden die einzelnen Schritte des erfindungsgemä­ ßen Verfahrens detailliert beschrieben. Die nach den einzelnen mechanischen Bearbeitungsschritten notwendigen und üblichen Reinigungsschritte sind nicht Gegenstand der Erfindung und wer­ den daher nicht explizit erläutert.The individual steps of the process according to the invention are described below The process is described in detail. The one after the individual mechanical processing steps necessary and usual Cleaning steps are not the subject of the invention and who therefore not explicitly explained.

In Schritt a) wird der Halbleiter-Einkristall mittels eines be­ liebigen Verfahrens nach dem Stand der Technik in Scheiben auf­ getrennt. Bevorzugt wird jedoch eine Drahtgattersäge (MWS) ein­ gesetzt, die simultan eine Vielzahl von Scheiben von einem Ein­ kristall abtrennt. Dabei existieren zwei Varianten: Bei der als Trennschleifen bezeichneten Variante kommt ein Draht mit gebun­ denem Schneidkorn, beispielsweise mit gebundenen Diamanten, zum Einsatz. Dagegen arbeitet die als Trennläppen bezeichnete Vari­ ante mit einem Metalldraht, der mit einer Abrasivpartikel ent­ haltenden Schneidsuspension ("slurry") beaufschlagt wird. Be­ vorzugt wird hierbei ein Draht mit einem Durchmesser von 140 bis 180 µm und ein in einem Öl oder Glycol suspendiertes Abra­ siv, vorzugsweise Siliciumcarbid mit Grade No. #600 bis 1000, eingesetzt. Eine typische Drahtgeschwindigkeit beträgt 8 bis 15 m/s bei vorzugsweise oszillierender Drahtbewegung. Die Säge­ zeit für einen zylindrischen Siliciumstab mit 200 mm Durchmes­ ser beträgt unter diesen Bedingungen etwa sechs bis neun Stun­ den.In step a), the semiconductor single crystal is be Liebigen method according to the prior art in slices Cut. However, a wire frame saw (MWS) is preferred set that simultaneously a multitude of slices from one crystal separates. There are two variants: The as Cut-off variant comes a wire with a bunch the cutting grain, for example with bonded diamonds, for Commitment. In contrast, the Vari called lapping works ante with a metal wire that ent with an abrasive particle holding slurry is applied. Be A wire with a diameter of 140 is preferred up to 180 µm and an abra suspended in an oil or glycol siv, preferably grade No. silicon carbide # 600 to 1000, used. A typical wire speed is 8 to  15 m / s with preferably oscillating wire movement. The saw time for a cylindrical silicon rod with a diameter of 200 mm Under these conditions, this is about six to nine hours the.

Besonders bevorzugt ist es, das Werkstück während des Auftren­ nens um die eigene Achse rotieren zu lassen, wie beispielsweise in US 6,295,977 B1 und DE 10 06 4066 A1 beschrieben ist (Rota­ tions-MWS). Bei dieser Rotation wird das Werkstück um seine Längsachse vorzugsweise mit einer definierten Frequenz um den Winkel α gedreht, wobei α < 0° und α < 360°. Die Frequenz dieser oszillierenden Drehung ist nicht identisch mit der Fre­ quenz der Drahtbewegung. Im Vergleich zum herkömmlichen MWS- Verfahren wird durch die Werkstückrotation die Oberflächenrie­ figkeit, die von der oszillierenden Drahtbewegung herrührt, deutlich reduziert, was den beim nachfolgenden Läppschritt not­ wendigen Mindest-Materialabtrag senkt. Das Riefenmuster nach Sägen weist typischerweise eine Tiefe der Riefen von 20 bis 25 µm auf, die sich im Fall der Rotation auf 8 bis 12 µm reduziert (siehe Fig. 5). Gleichzeitig kann durch Rotations-MWS eine zeitliche Verkürzung des Trennvorgangs erreicht werden.It is particularly preferred to let the workpiece rotate about its own axis during opening, as described, for example, in US Pat. No. 6,295,977 B1 and DE 10 06 4066 A1 (rotation MWS). During this rotation, the workpiece is rotated about its longitudinal axis, preferably at a defined frequency, by the angle α, where α <0 ° and α <360 °. The frequency of this oscillating rotation is not identical to the frequency of the wire movement. Compared to the conventional MWS process, the surface rotation resulting from the oscillating wire movement is significantly reduced by the workpiece rotation, which reduces the minimum material removal required in the subsequent lapping step. The groove pattern after sawing typically has a depth of the grooves of 20 to 25 μm, which in the case of rotation is reduced to 8 to 12 μm (see FIG. 5). At the same time, a rotation time reduction of the separation process can be achieved.

In Schritt b) wird durch Läppen der Vorder- und Rückseiten der Halbleiterscheiben das Sägedamage entfernt, d. h. es werden ei­ nerseits die durch Schritt a) geschädigten Kristallbereiche (Subsurface Damage) der Halbleiterscheiben abgetragen, anderer­ seits wird die Oberflächenrauhigkeit und Riefigkeit minimiert und drittens die Planarität der Scheiben verbessert (Reduzie­ rung der Gesamtdickenvarianz). Es kommt ein beliebiges Läppver­ fahren nach dem Stand der Technik zum Einsatz. Als Läppsuspen­ sion werden vorzugsweise Partikel aus Aluminiumoxid oder einem Gemisch aus Aluminiumoxid und Zirkonsilikat, bevorzugt mit Gra­ de #600 bis #1500, besonders bevorzugt #1200 mit einer mittle­ ren Korngröße von 7 µm, die in einem Trägermedium aus Wasser und Suspensionsadditiv suspendiert sind, eingesetzt. Bevorzugt werden genutete Läppplatten aus Gusseisen verwendet. Der Läpp­ abtrag wird vorzugsweise an das in Schritt a) verursachte Säge­ damage angepasst und beträgt im Fall des herkömmlichen MWS-Ver­ fahrens etwa 50 bis 80 µm. Wird in Schritt a) das Rotations- MWS-Verfahren eingesetzt, ist in der Regel ein Läppabtrag zwi­ schen 30 und 50 µm ausreichend.In step b), the front and back sides are lapped by Semiconductor wafers removed the sawdamage, d. H. it will be egg on the other hand, the crystal areas damaged by step a) (Subsurface Damage) of the semiconductor wafers, others the surface roughness and ridging are minimized and thirdly improves the planarity of the disks (reduction of the total thickness variance). Any lapping comes drive according to the state of the art. As lapping suspens sion are preferably particles of aluminum oxide or a Mixture of aluminum oxide and zirconium silicate, preferably with gra de # 600 to # 1500, particularly preferably # 1200 with a medium ren grain size of 7 microns in a carrier medium made of water and suspension additive are used. Prefers grooved cast iron lapping plates are used. The lapping Removal is preferably made to the saw caused in step a) damage adjusted and in the case of conventional MWS Ver  driving about 50 to 80 microns. If in step a) the rotational MWS process used, is usually a lapping removal between between 30 and 50 µm are sufficient.

Schritt c) umfasst ein nasschemisches Ätzen beider Seiten der Halbleiterscheiben nach dem Stand der Technik. Dabei kann so­ wohl alkalisch als auch sauer geätzt werden. Wegen einer effek­ tiveren Entfernung von Metallkontaminationen wird bei Schritt c) jedoch eine saure Ätze bevorzugt. Um die Verschlechterung der vor dem Ätzen erreichten Geometrie möglichst gering zu hal­ ten ist es dabei wichtig, die Strömung des Ätzmediums möglichst laminar erfolgen zu lassen und Turbulenzen weitgehend zu unter­ drücken. Der Ätzabtrag beträgt 15 bis 50 µm, bevorzugt 20 bis 40 µm und entfernt die beim Läppen geschädigten Kristallberei­ che (Subsurface Damage) bei gleichzeitiger Verminderung der O­ berflächenrauhigkeit.Step c) involves wet chemical etching on both sides of the Semiconductor wafers according to the prior art. It can do so alkaline and acidic etching. Because of an effec More effective removal of metal contaminants is done at step c) however an acidic etching is preferred. About the deterioration half the geometry achieved before the etching It is important to keep the flow of the etching medium as possible to be laminar and largely to reduce turbulence to press. The etching removal is 15 to 50 μm, preferably 20 to 40 µm and removes the crystal area damaged during lapping che (subsurface damage) while reducing the O berflächenrauhigkeit.

Schritt d) umfasst ein Feinschleifen der Vorderseiten der Halb­ leiterscheiben ("single side grinding", SSG). Dabei kommt eine handelsübliche SSG-Maschine nach dem Stand der Technik zum Ein­ satz, die vorzugsweise mit diamantbesetzten Schleifscheiben mit Korngrößen feiner als #1000 bestückt sind. Die feine Körnung verursacht lediglich eine geringe Schädigung des Kristallgit­ ters, die im nachfolgenden kurzen Ätzschritt problemlos ent­ fernt werden kann. Der Schleifprozess kann sowohl einstufig als auch zweistufig (Grobschliff gefolgt von einem Feinschliff) durchgeführt werden. Der Materialabtrag kann mit vorzugsweise 10 bis 25 µm vergleichsweise gering gehalten werden. Es wird vorzugsweise auf Zielmaß geschliffen, um die Dickenstreuung von Scheibe zu Scheibe vor Polieren zu minimieren. Durch den Schleifschritt wird die Geometrie der Scheibenvorderseite deut­ lich verbessert und die beim vorangegangenen Ätzen erhöhte Di­ ckenvarianz auf einer Scheibe (GBIR: "global backside referen­ ced ideal range") wieder reduziert. Dabei wird insbesondere die durch eine Turbulenz beim Ätzen im Randbereich entstandene Di­ ckenkontur weitgehend eliminiert. Dadurch wird beispielsweise die Gesamtdickenvarianz auf einer Scheibe (GBIR) von etwa 1,2 bis 2,2 µm auf etwa 0,3 bis 0,7 µm reduziert. Step d) involves fine grinding the front sides of the half conductor disks ("single side grinding", SSG). Here comes one commercially available SSG machine according to the state of the art set, preferably with diamond-tipped grinding wheels Grain sizes are finer than # 1000. The fine grain causes only minor damage to the crystal gite ters, the ent in the short etching step below can be removed. The grinding process can be either single-stage or also two-stage (rough grinding followed by fine grinding) be performed. The material removal can preferably be done with 10 to 25 µm can be kept comparatively small. It will preferably ground to the target to reduce the thickness variation of Minimize wheel to wheel before polishing. By the Grinding step, the geometry of the front of the disc becomes clear Lich improved and the Di increased during the previous etching Corner variance on one disc (GBIR: "global backside references ced ideal range ") again. In particular, the Di caused by turbulence in the edge area during etching corner contour largely eliminated. This will, for example the total thickness variance on a disc (GBIR) of approximately 1.2 reduced to 2.2 µm to about 0.3 to 0.7 µm.  

In Schritt e) werden nochmals beide Seiten der Halbleiterschei­ ben analog zu Schritt c) nasschemisch geätzt. Da jedoch nun die durch Schleifen minimierte Dickenvarianz erhalten bleiben soll, wird vorzugsweise alkalisch geätzt. Der Ätzabtrag ist vorzugs­ weise deutlich geringer als in Schritt c) und beträgt bevorzugt 0,5 bis 5 µm. Dies ist ausreichend, um die durch das Fein­ schleifen der Scheibenvorderseiten geschädigten Kristallberei­ che abzutragen, so dass der nötige Polierabtrag in Schritt f) gegenüber dem Stand der Technik reduziert werden kann. Außerdem reduziert der Ätzschritt die beim Feinschleifen entstandene O­ berflächenrauhigkeit, die jedoch ohnehin gegenüber der Rauhig­ keit nach Läppen stark reduziert ist. Der geringe Materialab­ trag im zweiten Ätzschritt e) führt zu einer deutlich weniger ausgeprägten Geometrieverschlechterung als ein üblicherweise nach einem Läppschritt erforderlicher Ätzabtrag von bis zu 40 µm. Besonders ist dabei hervorzuheben, dass die bei langer Ätze im Randbereich entstehende Dickenkontur und der sonst stark ausgeprägte Randabfall weitestgehend vermieden wird, was sich sehr vorteilhaft auf die lokale Geometrie und Nanoto­ pographie nach Polieren auswirkt.In step e) both sides of the semiconductor wafer are again ben analogously to step c) etched by wet chemistry. However, now that minimized thickness variance should be maintained by grinding, is preferably etched alkaline. The etching removal is preferred as significantly less than in step c) and is preferred 0.5 to 5 µm. This is sufficient to get through the fine Grinding the front of the damaged crystal area to be removed so that the necessary polishing removal in step f) can be reduced compared to the prior art. Moreover the etching step reduces the O produced during fine grinding surface roughness, which, however, compared to the rough after lapping is greatly reduced. The low material in the second etching step e) leads to a significantly less pronounced geometry deterioration than a common one etching removal of up to required after a lapping step 40 µm. It should be emphasized that the long Etch the resulting thickness contour in the edge area and the otherwise strongly pronounced edge waste is largely avoided, what very beneficial to local geometry and Nanoto after polishing.

Schritt f) ist eine Politur, wobei ein bekanntes Verfahren nach dem Stand der Technik zum Einsatz kommt. Vorzugsweise wird nur die Vorderseite der Halbleiterscheibe poliert, d. h. einer Ein­ seitenpolitur unterzogen. Bei der Politur wirkt sich vorteil­ haft aus, dass aufgrund der reduzierten Oberflächenrauhigkeit der geschliffen-geätzten Scheibe eine Abtragsreduzierung erfol­ gen kann und der Polierabtrag vorzugsweise weniger als 10 µm beträgt.Step f) is a polish, following a known procedure the state of the art is used. Preferably only polished the front of the wafer, d. H. one on subjected to side polish. The polish is beneficial from that due to the reduced surface roughness the cut-etched disc is reduced gene can and the polishing removal preferably less than 10 microns is.

Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens ist die Reduktion des Gesamtabtrags von bisher typischerweise 115 µm auf typischerweise ca. 72 bis 92 µm, was einer Ausbeute­ erhöhung gegenüber den Verfahren nach dem Stand der Technik um etwa 2 bis 4% bezogen auf den Materialeinsatz entspricht. Die Ausbeuteerhöhung führt zusammen mit den aus dem verringerten Abtrag resultierenden reduzierten Hilfsstoffverbrauch zu einer deutlichen Kosteneinsparung bei der Herstellung von Halbleiter­ scheiben.A major advantage of the method according to the invention is the reduction of the total erosion of typically so far 115 µm to typically about 72 to 92 µm, which is a yield increase compared to the methods according to the prior art corresponds to about 2 to 4% based on the material used. The Yield increase leads together with that from the decreased Removal resulting reduced consumption of auxiliary materials at a  significant cost savings in the manufacture of semiconductors slices.

Der nach dem ersten Ätzen durchgeführte Schleifschritt gewähr­ leistet außerdem eine definierte Scheibenform und eine geringe Dickenstreuung von Scheibe zu Scheibe. Dazu kommen Geometrie- und Nanotopographievorteile wegen der beim Schleifen optimier­ ten Geometrie, die wegen des geringen Ätzabtrags vor dem Po­ lierschritt auch beibehalten werden kann. Die Scheibenrückseite hat jedoch im Fall einer einseitigen Politur der Vorderseite nach wie vor die von vielen Bauelementherstellern geforderte geläppt-geätzte Beschaffenheit.Ensure the grinding step performed after the first etching also has a defined lens shape and a small one Thickness spread from slice to slice. There are also geometry and nanotopography advantages because of the optimization when grinding th geometry, which due to the low etching removal in front of the Po ing step can also be maintained. The back of the pane However, in the case of a one-sided polish, the front has still the one required by many component manufacturers lapped-etched texture.

Beschreibung der FigurenDescription of the figures

Fig. 1 veranschaulicht einen Standard-Ablauf zur Herstellung von Halbleiterscheiben nach dem Stand der Technik ohne Schleif­ schritt. Fig. 1 illustrates a standard process for the production of semiconductor wafers according to the prior art without grinding step.

Fig. 2 veranschaulicht einen anderen Ablauf nach dem Stand der Technik (gemäß US 6,114,245). Fig. 2 illustrates a different procedure according to the prior art (according to US 6,114,245).

Fig. 3 veranschaulicht den erfindungsgemäßen Ablauf, wobei sich 3a und 3b durch den gewählten Sägeprozess unterscheiden. Fig. 3 illustrates the process according to the invention, with Figures 3a and 3b differ by the chosen sawing process.

Fig. 4 zeigt einen Vergleich der Scheibengeometrie zwischen ei­ ner nach dem Stand der Technik hergestellten Siliciumscheibe nach einem Ätzschritt und einer erfindungsgemäß hergestellten Siliciumscheibe nach Schleifschritt und zweitem Ätzschritt, ausgedrückt als GBIR. Fig. 4 shows a comparison of the disc geometry between ei ner according to the prior art silicon wafer prepared by an etching step and a silicon wafer according to the invention after the grinding step and the second etching step, expressed as a GBIR.

Fig. 5 zeigt die Oberflächenriefigkeit nach MWS mit und ohne Ro­ tation des Werkstücks Fig. 5 shows the surface roughness according to MWS with and without rotation of the workpiece

Fig. 6 stellt schematisch den Randabfall der Halbleiterscheibe nach dem ersten Ätzschritt (Schritt c)) und nach Feinschleifen (Schritt d)) dar. Fig. 6 illustrates schematically the edge drop of the semiconductor wafer after the first etching step (step c)) and after fine grinding (step d)) represents.

Fig. 7 zeigt einen Vergleich der lokalen Geometrie (SFQRmax: "si­ te front-surface referenced least square range") einer Silici­ umscheibe mit 200 mm Durchmesser nach Polieren zwischen einer nach dem Stand der Technik hergestellten und einer erfindungs­ gemäß hergestellten Siliciumscheibe. Fig. 7 shows a comparison of the local geometry (SFQR max : "si te front-surface referenced least square range") of a silicon wafer with a 200 mm diameter after polishing between a silicon wafer manufactured according to the prior art and a silicon wafer manufactured according to the invention.

Im Folgenden wird die Leistungsfähigkeit des erfindungsgemäßen Verfahrens anhand von Beispielen und Vergleichsbeispielen dar­ gestellt:The following is the performance of the invention Process based on examples and comparative examples posed:

Vergleichsbeispiel 1Comparative Example 1

Siliciumscheiben mit einem Durchmesser von 200 mm werden gemäß der in Fig. 1 dargestellten Methode prozessiert. Nach dem Sägen und Kantenverrunden werden die Scheiben geläppt, wobei 80 µm Material abgetragen werden (40 µm Abtrag auf jeder Seite), um das Damage des vorangegangen Sägeverfahrens zu entfernen und die Scheibe zu planarisieren (Reduzierung der Dickenvarianz ü­ ber die gesamte Scheibe, diese Dickenvarianz wird im Folgenden als GBIR beschrieben). Zur Entfernung des Läppdamage folgt an­ schließend ein Ätzschritt mit einem Abtrag von 35 µm. Verfah­ rensbedingt führt dieser Ätzabtrag zu einer Erhöhung des GBIR gegenüber dem Wert, der nach Läppen erreicht wurde. Nach Ätzen beträgt der GBIR typischerweise durchschnittlich 1,6 µm. Vor der nachfolgenden Abgabe an den Polierschritt wurden insgesamt in Summe 115 µm Silicium entfernt.Silicon wafers with a diameter of 200 mm are processed according to the method shown in FIG. 1. After sawing and rounding the edges, the discs are lapped, removing 80 µm of material (40 µm removal on each side) in order to remove the damage from the previous sawing process and to planarize the disc (reduction of the thickness variance across the entire disc, this thickness variance is described below as GBIR). To remove the lapping damage, an etching step with a removal of 35 µm follows. Due to the process, this etching removal leads to an increase in the GBIR compared to the value that was achieved after lapping. After etching, the GBIR is typically 1.6 µm on average. Before the subsequent delivery to the polishing step, a total of 115 μm silicon was removed.

Vergleichsbeispiel 2Comparative Example 2

Siliciumscheiben mit einem Durchmesser von 200 mm werden gemäß der in Fig. 2 dargestellten Methode (gemäß US 6,114,245) nach dem Sägen beidseitig geschliffen mit einem Abtrag von 27,5 µm pro Seite. Aufgrund der so verbesserten Scheibengeometrie vor Läppen kann der anschließende Läppabtrag auf 25 µm reduziert werden, was sich insgesamt positiv auf den GBTR nach Läppen auswirkt. Ein nachfolgender Ätzabtrag von 35 µm erhöht abermals den GBIR, der nach Läppen erreicht wurde. Sein Wert liegt dann typischerweise durchschnittlich bei 1,2 µm, wie Fig. 4 zeigt. Zwar verringert sich gegenüber Vergleichsbeispiel 1 die Bear­ beitungsdauer beim Läppen, aber der Gesamtabtrag vor Polieren beträgt immer noch, wie bei Vergleichsbeispiel 1, 115 µm.Silicon wafers with a diameter of 200 mm are ground according to the method shown in FIG. 2 (according to US Pat. No. 6,114,245) after sawing on both sides with a removal of 27.5 μm per side. Due to the improved disk geometry before lapping, the subsequent lapping removal can be reduced to 25 µm, which has an overall positive effect on the GBTR after lapping. A subsequent etching removal of 35 µm again increases the GBIR, which was achieved after lapping. Its value is then typically 1.2 µm on average, as shown in FIG. 4. Although the processing time during lapping is reduced compared to Comparative Example 1, the total removal before polishing is still, as in Comparative Example 1, 115 μm.

Beispiel 1example 1

Siliciumscheiben mit einem Durchmesser von 200 mm werden gemäß der in Fig. 3a dargestellten Methode nach Sägen und Kantenver­ runden geläppt mit einem Abtrag von 30 µm pro Seite. Danach folgt ein Ätzabtrag von nur 20 µm (10 µm pro Seite), was zu durchschnittlichen GBIR-Werten von typischerweise 1,1 µm führt. Gegenüber Vergleichsbeispiel 2 kann der Ätzabtrag reduziert werden, da nun anschließend ein Feinschliff auf der Vorderseite erfolgt, bei dem 10 µm Material entfernt werden. Dieser Fein­ schliff führt zu einem GBIR-Wert von lediglich durchschnittlich 0,4 µm. Es folgt eine kurze weitere Ätze mit lediglich 2 µm Ma­ terialabtrag, wodurch der GBIR-Wert kaum noch beeinträchtigt wird.Silicon wafers with a diameter of 200 mm are lapped according to the method shown in Fig. 3a after sawing and edge rounding with a removal of 30 microns per side. This is followed by an etching removal of only 20 µm (10 µm per side), which leads to average GBIR values of typically 1.1 µm. Compared to comparative example 2, the etching removal can be reduced, since a fine sanding is then carried out on the front in which 10 μm of material are removed. This fine grinding leads to a GBIR value of only 0.4 µm on average. This is followed by a short further etching with material removal of only 2 µm, which means that the GBIR value is hardly affected.

Fig. 4 zeigt die Summenhäufigkeit einer globalen Dickenvariati­ on (GBIR, gemessen mit 3 mm Randausschluss) von Siliciumschei­ ben mit 200 mm Durchmesser nach dem Ätzschritt gemäß Ver­ gleichsbeispiel 2 im Vergleich zu der Summenhäufigkeit nach Schleifen und zweitem Ätzschritt gemäß Beispiel 1. Es zeigt sich, dass der Mittelwert der Verteilung nach dem Ätzschritt gemäß Vergleichsbeispiel 2 bei etwa 1,2 µm liegt, während er nach Schleifen und zweitem Ätzschritt gemäß Beispiel 1 bei etwa 0,4 µm liegt, was den deutlichen Vorteil des erfindungsgemäßen Verfahrens verdeutlicht. Hinzu kommt, dass der Gesamtabtrag vor Polieren in Beispiel 1 lediglich 92 µm beträgt, wodurch sich ein deutlicher wirtschaftlicher Vorteil ergibt. Fig. 4 shows the total frequency of a global thickness variation (GBIR, measured with 3 mm edge exclusion) ben of silicon wafers with 200 mm diameter after the etching step according to Comparative Example 2 compared to the total frequency after grinding and second etching step according to Example 1. It shows that the mean value of the distribution after the etching step according to Comparative Example 2 is about 1.2 μm, while after grinding and the second etching step according to Example 1 it is about 0.4 μm, which illustrates the clear advantage of the method according to the invention. In addition, the total removal before polishing in example 1 is only 92 μm, which results in a clear economic advantage.

Wie Fig. 6 zeigt, wird der Randabfall im Bereich der letzten 3 mm bis zum Scheibenrand einer Siliciumscheibe mit 200 mm Durchmesser fast vollständig eliminiert, wenn die Scheibe nach dem ersten Ätzschritt geschliffen wird. Diese Eliminierung des Randabfalls bewirkt eine deutliche Verbesserung der lokalen Ge­ ometrie (SFQRmax, gemessen mit 2 mm Randausschluss und einer Si­ te-Größe von 22 × 22 mm), wie Fig. 7 zeigt. Die aufgetragene Verteilungskurve zeigt, dass sich der Mittelwert des SFQRmax im Fall des erfindungsgemäßen Ablaufs gemäß Beispiel 1 auf 0,12 µm reduziert (im Vergleich zu 0,19 µm für den Ablauf gemäß Ver­ gleichsbeispiel 2).As FIG. 6 shows, the edge drop in the area of the last 3 mm to the edge of a silicon wafer with a diameter of 200 mm is almost completely eliminated if the wafer is ground after the first etching step. This elimination of the edge drop causes a significant improvement in the local geometry (SFQR max , measured with 2 mm edge exclusion and a side size of 22 × 22 mm), as shown in FIG. 7. The plotted distribution curve shows that the mean value of the SFQR max in the case of the procedure according to the invention according to Example 1 is reduced to 0.12 µm (compared to 0.19 µm for the procedure according to Comparative Example 2 ).

Beispiel 2Example 2

Siliciumscheiben mit einem Durchmesser von 200 mm werden gemäß der in Fig. 3b dargestellten Methode dadurch hergestellt, dass während des Sägens eine Drehung um die eigene Achse durchge­ führt wird, wobei der Drehwinkel dieser oszillierenden Drehbe­ wegung 3 Grad beträgt (Rotations-MWS). Die so hergestellten Scheiben zeichnen sich dadurch aus, dass die Oberflächenriefig­ keit der gesägten Scheiben gegenüber dem herkömmlichen Sägever­ fahren stark reduziert ist. Fig. 5 zeigt den dabei erreichten TIR Wert ("total indicated reading", entspricht dem maximalen Wert zwischen peak und valley) der Riefen. Es zeigt sich, dass der beim herkömmlichen MWS-Verfahren erreichte TIR-Wert von 20 µm durch Rotations-MWS auf 10 µm reduziert wird. Dadurch kann der Läppabtrag auf lediglich 40 µm reduziert werden, ge­ folgt von 20 µm Abtrag im ersten Ätzschritt, 10 µm Abtrag beim Feinschleifen und 2 µm Abtrag beim zweiten Ätzschritt. Es er­ gibt sich ein Gesamtabtrag vor Polieren von nur 72 µm gegenüber 115 µm in Vergleichsbeispiel 2.Silicon wafers with a diameter of 200 mm are produced in accordance with the method shown in FIG. 3b by carrying out a rotation about their own axis during sawing, the angle of rotation of this oscillating rotational movement being 3 degrees (rotation MWS). The discs produced in this way are characterized by the fact that the surface roughness of the sawn discs is greatly reduced compared to the conventional sawing method. Fig. 5 shows the achieved thereby TIR value ( "total Indicated reading", corresponds to the maximum value between peak and valley) of the grooves. It can be seen that the TIR value of 20 µm achieved with the conventional MWS method is reduced to 10 µm by rotating MWS. As a result, the lapping removal can be reduced to only 40 µm, followed by 20 µm removal in the first etching step, 10 µm removal in fine grinding and 2 µm removal in the second etching step. There is a total removal before polishing of only 72 µm compared to 115 µm in Comparative Example 2.

Ein weiterer Vorteil des Feinschleifens nach dem ersten Ätz­ schritt ist die deutlich reduzierte Oberflächenrauhigkeit der so geschliffenen und anschließend kurzgeätzten Scheiben. Daraus ergibt sich die Möglichkeit, den Polierabtrag so zu reduzieren, dass er weniger als 10 µm beträgt.Another advantage of fine grinding after the first etching step is the significantly reduced surface roughness of the ground and then briefly etched disks. from that there is the possibility of reducing the polishing removal in such a way that it is less than 10 µm.

Das erfindungsgemäße Verfahren kann bei der Herstellung von Halbleiterscheiben, insbesondere von Siliciumscheiben, angewen­ det werden. Auch wenn in der Beschreibung der Erfindung und der bevorzugten Ausführungsformen nur die für die Erfindung wesent­ lichen Schritte beschrieben sind, können selbstverständlich weitere Schritte, z. B. zur Reinigung, zur thermischen Behand­ lung oder zum Aufbringen epitaktischer Schichten, durchgeführt werden.The method according to the invention can be used in the production of Use semiconductor wafers, especially silicon wafers be det. Even if in the description of the invention and the preferred embodiments only essential to the invention steps are described, of course further steps, e.g. B. for cleaning, thermal treatment treatment or to apply epitaxial layers become.

Claims (9)

1. Verfahren zur Herstellung von Halbleiterscheiben, enthaltend folgende Schritte in der angegebenen Reihenfolge:
  • a) Auftrennen eines Halbleiter-Einkristalls in Scheiben,
  • b) Läppen der Vorder- und Rückseiten der Halbleiterscheiben,
  • c) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben,
  • d) Feinschleifen wenigstens der Vorderseiten der Halbleiter­ scheiben,
  • e) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben,
  • f) Polieren der Halbleiterscheiben.
1. A method for producing semiconductor wafers, comprising the following steps in the order given:
  • a) cutting a semiconductor single crystal into wafers,
  • b) lapping the front and back sides of the semiconductor wafers,
  • c) etching the front and back sides of the semiconductor wafers,
  • d) fine grinding at least the front sides of the semiconductor wafers,
  • e) etching the front and back sides of the semiconductor wafers,
  • f) polishing the semiconductor wafers.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass Schritt a) mit einer Drahtgattersäge durchgeführt wird.2. The method according to claim 1, characterized in that Step a) is carried out with a wire frame saw. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Halbleiter-Einkristall während des Auftrennens um den Winkel α um seine Achse gedreht wird, wobei α < 0° und α < 360°.3. The method according to claim 2, characterized in that the Semiconductor single crystal during angular separation α is rotated around its axis, where α <0 ° and α <360 °. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, dass die Ätze c) nach Läppen als saure Ätze ausge­ führt wird mit einem Abtrag von 15 bis 50 µm.4. The method according to any one of claims 1 to 3, characterized indicates that the etches c) after lapping are acidic leads with a removal of 15 to 50 microns. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, dass der Schleifschritt d) mit Körnungen auf der Schleifscheibe von weniger als #1000 durchgeführt wird.5. The method according to any one of claims 1 to 4, characterized records that the grinding step d) with grits on the Grinding wheel of less than # 1000 is performed. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, dass der Ätzabtrag des zweiten Ätzschritts e) ge­ ringer ist als der des ersten Ätzschritts c).6. The method according to any one of claims 1 to 5, characterized records that the etching removal of the second etching step e) ge is less than that of the first etching step c). 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekenn­ zeichnet, dass der Ätzabtrag des Ätzschritts e) zwischen 0,5 und 5 µm liegt.7. The method according to any one of claims 1 to 6, characterized records that the etching removal of the etching step e) is between 0.5 and is 5 µm. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekenn­ zeichnet, dass die Politur eine einseitige Politur der Vor­ derseiten der Halbleiterscheiben ist.8. The method according to any one of claims 1 to 7, characterized records that the polish is a one-sided polish of the pre  is the side of the semiconductor wafers. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekenn­ zeichnet, dass der Polierabtrag in Schritt f) weniger als 10 µm beträgt.9. The method according to any one of claims 1 to 8, characterized records that the polishing removal in step f) is less than Is 10 µm.
DE2002115960 2002-04-11 2002-04-11 Production of semiconductor wafers comprises separating a semiconductor single crystal into wafers, lapping the front and rear sides of the wafers, etching, finely grinding at least the front sides of the wafers, and polishing the wafers Ceased DE10215960A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002115960 DE10215960A1 (en) 2002-04-11 2002-04-11 Production of semiconductor wafers comprises separating a semiconductor single crystal into wafers, lapping the front and rear sides of the wafers, etching, finely grinding at least the front sides of the wafers, and polishing the wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002115960 DE10215960A1 (en) 2002-04-11 2002-04-11 Production of semiconductor wafers comprises separating a semiconductor single crystal into wafers, lapping the front and rear sides of the wafers, etching, finely grinding at least the front sides of the wafers, and polishing the wafers

Publications (1)

Publication Number Publication Date
DE10215960A1 true DE10215960A1 (en) 2002-10-17

Family

ID=7714326

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002115960 Ceased DE10215960A1 (en) 2002-04-11 2002-04-11 Production of semiconductor wafers comprises separating a semiconductor single crystal into wafers, lapping the front and rear sides of the wafers, etching, finely grinding at least the front sides of the wafers, and polishing the wafers

Country Status (1)

Country Link
DE (1) DE10215960A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302611A1 (en) * 2003-01-23 2004-08-05 Siltronic Ag Polished semiconductor wafer used in the production of an electronic component has a front side and a rear side with a maximum deviation of planarity of the rear side from the ideal plane lies in the region
DE102004031966A1 (en) * 2004-07-01 2006-01-19 Siltronic Ag Semiconductor wafer production, used in electronics and microelectronics, comprises separating a semiconductor wafer from a single crystal, mechanically processing the wafer, etching, fine grinding and polishing
US7754009B2 (en) 2005-09-29 2010-07-13 Siltronic Ag Unpolished semiconductor wafer and method for producing an unpolished semiconductor wafer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302611A1 (en) * 2003-01-23 2004-08-05 Siltronic Ag Polished semiconductor wafer used in the production of an electronic component has a front side and a rear side with a maximum deviation of planarity of the rear side from the ideal plane lies in the region
US7972963B2 (en) 2003-01-23 2011-07-05 Siltronic Ag Polished semiconductor wafer and process for producing it
DE10302611B4 (en) * 2003-01-23 2011-07-07 Siltronic AG, 81737 Polished semiconductor wafer and method for its production and arrangement consisting of a semiconductor wafer and a shield
DE102004031966A1 (en) * 2004-07-01 2006-01-19 Siltronic Ag Semiconductor wafer production, used in electronics and microelectronics, comprises separating a semiconductor wafer from a single crystal, mechanically processing the wafer, etching, fine grinding and polishing
US7754009B2 (en) 2005-09-29 2010-07-13 Siltronic Ag Unpolished semiconductor wafer and method for producing an unpolished semiconductor wafer

Similar Documents

Publication Publication Date Title
DE102008053610B4 (en) Method for polishing both sides of a semiconductor wafer
DE69627613T2 (en) Process for the recovery of substrates
DE69723338T2 (en) Process for the production of semiconductor wafers
DE10142400B4 (en) Improved local flatness semiconductor wafer and method of making the same
DE102013201663B4 (en) Process for polishing a semiconductor wafer
DE10333810B4 (en) Method for processing a semiconductor wafer including grinding the backside
DE102009030292B4 (en) Method for polishing both sides of a semiconductor wafer
DE10344602A1 (en) Semiconductor wafers are formed by splitting a monocrystal, simultaneously grinding the front and back of wafers, etching and polishing
DE102008059044B4 (en) A method of polishing a semiconductor wafer with a strained-relaxed Si1-xGex layer
DE102009030294B4 (en) Process for polishing the edge of a semiconductor wafer
DE112009001195B4 (en) Double-side grinding device and method for producing wafers
DE3335116A1 (en) SEMICONDUCTOR BOARDS AND METHOD AND DEVICE FOR THEIR PRODUCTION
DE102009030295B4 (en) Method for producing a semiconductor wafer
DE102004005702A1 (en) Semiconductor wafer, apparatus and method for producing the semiconductor wafer
DE102010005904A1 (en) Method for producing a semiconductor wafer
DE102006022089A1 (en) Process for producing a semiconductor wafer with a profiled edge
DE10147761B4 (en) Method for producing silicon wafers
DE2702261A1 (en) METHOD AND DEVICE FOR GRINDING THE EDGES OF A FRAGILE WORKPIECE
DE102009037281B4 (en) Process for producing a polished semiconductor wafer
DE102009038941A1 (en) Method for producing a semiconductor wafer
DE112014003787T5 (en) Method for producing a mirror-polished wafer
DE112017006401T5 (en) METHOD FOR POLISHING A SILICON WAFERS AND METHOD FOR PRODUCING A SILICON WAFERS
DE102013218880A1 (en) A method of polishing a semiconductor wafer, comprising simultaneously polishing a front side and a back side of a substrate wafer
DE102005012446B4 (en) Method for material-removing machining of a semiconductor wafer
DE3148957A1 (en) &#34;METHOD FOR THE BACK-SIDING SURFACE TREATMENT OF SEMICONDUCTOR DISC&#34;

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: WACKER SILTRONIC AG, 84489 BURGHAUSEN, DE

8127 New person/name/address of the applicant

Owner name: SILTRONIC AG, 81737 MUENCHEN, DE

8131 Rejection