DE102004031966A1

DE102004031966A1 - Semiconductor wafer production, used in electronics and microelectronics, comprises separating a semiconductor wafer from a single crystal, mechanically processing the wafer, etching, fine grinding and polishing

Info

Publication number: DE102004031966A1
Application number: DE200410031966
Authority: DE
Inventors: Anton Ing. Huber; Christof Weber
Original assignee: Siltronic AG
Current assignee: Siltronic AG
Priority date: 2004-07-01
Filing date: 2004-07-01
Publication date: 2006-01-19

Abstract

Production of a semiconductor wafer comprises separating a semiconductor wafer from a single crystal, mechanically processing the wafer, etching, fine grinding and polishing.

Description

Gegenstand der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer besonders ebenen Halbleiterscheibe mit guter lokaler Geometrie und Nanotopologie.object The present invention is a process for producing a particularly flat semiconductor wafer with good local geometry and Nano topology.

Für Elektronik, Mikroelektronik und (Mikro-)Elektromechanik werden Ausgangsmaterialien (Substrate) mit extremen Anforderungen an globale und lokale Ebenheit, Dickenverteilung, einseiten-bezogene lokale Ebenheit (Nanotopologie), Rauhigkeit und Defektfreiheit benötigt. Als Substrate werden, je nach Verwendungszweck, Scheiben ("Wafer") aus Metallen, Isolatoren oder Halbleitermaterial, insbesondere Verbindungshalbleiter wie Gallium-Arsenid und überwiegend Elementhalbleiter wie Silicium und gelegentlich Germanium eingesetzt. Ferner werden unter Halbleiterscheiben auch Substrate mit künstlich erzeugten Schichtstrukturen verstanden, wie z.B. Silicium auf Siliciumdioxid ("silicon on insulator", SOI), vorzugsweise epitaktisch hergestellte Silicium-Germanium-Mischkristalle (gitterverspanntes Silicium, "strained silicon") und Silicium-Germanium-Mischkristalle auf Siliciumdioxid ("strained SOI", sSOI). Halbleiterscheiben müssen insbesondere bei der Verwendung in der Mikroelektronik besonders dickenkonstant, global und lokal eben, glatt, sauber und defektfrei sein.For electronics, Microelectronics and (micro-) electromechanics become starting materials (substrates) with extreme demands on global and local evenness, thickness distribution, one-sided local flatness (nanotopology), roughness and Defect freedom needed. As substrates, depending on the purpose, wafers ("wafers") of metals, insulators or semiconductor material, in particular compound semiconductor such Gallium arsenide and predominantly Elemental semiconductors such as silicon and occasionally germanium used. Further, among semiconductor wafers also substrates with artificially generated Layer structures understood as e.g. Silicon on silica ("silicon on insulator", SOI), preferably epitaxially produced silicon-germanium mixed crystals (lattice-strained Silicon, "strained silicon ") and silicon germanium mixed crystals Silica ("strained SOI ", sSOI) have to especially when used in microelectronics especially Consistently thick, global and locally flat, smooth, clean and defect-free be.

Die auf die Vorderseite (Bauteilseite) bezogene Ebenheit von Halbleiterscheiben innerhalb auf der Oberfläche angeordneter Messfenster (sites) von beispielsweise 2 mm × 2 mm oder 10 mm × 10 mm wird nach SEMI (Semiconductor Equipment and Materials International) als "Nanotopologie" bezeichnet. Mit jeder neuen Bauteilgeneration ("Design-Rule"), die nach den kleinsten noch definiert und reproduzierbar hergestellten Strukturausdehnungen bezeichnet wird, gehen abermals verschärfte Anforderungen an die Nanotopologie und die lokale Geometrie einher. Die lokale Geometrie beschreibt die auf sites bezogene Dickenschwankung. Sie wird häufig mit der Kenngröße SFQR ("site focal-plane least-square deviation range (peak to valley") angegeben. Derzeit sind in Bezug auf lokale Geometrie und Nanotopologie bereits die Anforderungen für die 130 nm-, 90 nm- und 65 nm-Generation zu erfüllen.The Flatness of semiconductor wafers related to the front side (component side) inside on the surface arranged measuring windows (sites) of for example 2 mm × 2 mm or 10 mm × 10 mm becomes SEMI (Semiconductor Equipment and Materials International) referred to as "nanotopology". With every new generation of components ("design rule"), which is after the smallest still defined and reproducible produced structure extensions Once again, there are stricter requirements for nanotopology and the local geometry. The local geometry describes the site-related thickness variation. She is often with the Parameter SFQR ("site focal-plane Least-square deviation range (peak to valley ") indicated local geometry and nanotopology already meet the requirements for the 130th nm, 90 nm and 65 nm generation to fulfill.

Gemäß dem Stand der Technik werden Halbleiterscheiben aus Silicium in einer Vielzahl von aufeinander folgenden Prozessschritten hergestellt, die sich allgemein in folgende Gruppen unterteilen lassen:

a) Herstellung eines einkristallinen Siliciumstabes (Kristallzucht)
b) Auftrennen des Stabes in einzelne Scheiben ("Wafering", "Sägen")
c) mechanische Bearbeitung
d) chemische Bearbeitung
e) chemo-mechanische Bearbeitung
f) gegebenenfalls Beschichtung

According to the prior art, semiconductor wafers made of silicon are produced in a multiplicity of successive process steps, which can generally be subdivided into the following groups:

a) Production of a Single-Crystal Silicon Rod (Crystal Growing)
b) separating the rod into individual disks ("wafering", "sawing")
c) mechanical processing
d) chemical processing
e) chemo-mechanical processing
f) optionally coating

Dazu kommt eine Vielzahl an Nebenschritten wie Reinigung, Sortieren, Messen, Verpacken, die nur einen indirekten Einfluss auf die Scheibenebenheit und insbesondere die lokale Geometrie und die Nanotopologie haben und daher im Folgenden nicht weiter betrachtet werden.To comes a variety of minor steps such as cleaning, sorting, Measuring, packaging, which only has an indirect influence on the disc's flatness and in particular have local geometry and nanotopology and therefore will not be considered further below.

Die Herstellung eines einkristallinen Siliciumstabes erfolgt üblicherweise durch Tiegelziehen (Czochralski-Verfahren). Darüber hinaus werden Stäbe mit einem Durchmesser von < 200 mm auch durch Zonenziehen (Rekristallisation eines Stabes aus polykristallinem Silicium) hergestellt.The Production of a monocrystalline silicon rod is usually carried out by crucible pulling (Czochralski method). In addition, bars with a Diameter of <200 mm also by zoning (recrystallization of a bar of polycrystalline Silicon).

Bevorzugte Trennverfahren sind das Drahtsägen ("multi-wire slicing", MWS) mit freiem Korn ("slurry"-MWS) oder mit gebundenem Korn (Diamantdraht-MWS).preferred Cutting processes are wire sawing ("multi-wire slicing", MWS) with free Grain ("slurry" -MWS) or bound Grain (diamond wire MWS).

Die mechanische Bearbeitung dient der Entfernung von Sägewelligkeiten, dem Abtrag der durch die raueren Sägeprozesse kristallin geschädigten oder vom Sägedraht kontaminierten Oberflächenschichten und vor allem der globalen Einebnung der Halbleiterscheiben. Hier werden sequentielle Einseiten-Schleif verfahren ("single-side grinding", SSG) und simultane Doppelseiten-Schleifverfahren ("double-disk grinding", DDG) sowie Läppen verwendet.The mechanical processing is used to remove Sägewelligkeiten, the removal of the crystal by the rougher sawing damaged or from the saw wire contaminated surface layers and above all the global leveling of the semiconductor wafers. Here are called single-side grinding (SSG) and simultaneous double-side grinding ("double-disk grinding", DDG) and lapping used.

Beim Einseitenschleifen wird die Halbleiterscheibe rückseitig auf einer Unterlage ("chuck") gehalten und vorderseitig von einer Topf- oder, was weniger gebräuchlich ist, von einer Außenschleifscheibe unter Drehung von Unterlage und Schleifscheibe und langsamer radialer Zustellung eingeebnet.At the Single-sided grinding, the semiconductor wafer on the back of a pad ("chuck") held and front from a pot or, what is less common, from an outside grinding wheel under rotation of base and grinding wheel and slower radial Leveling delivery.

Beim simultanen Doppelseitenschleifen (DDG), das beispielsweise in der EP-868 974 A2 beschrieben ist, wird die Halbleiterscheibe frei schwimmend zwischen zwei, auf gegenüberliegenden kollinearen Spindeln montierten, Schleifscheiben gleichzeitig beidseitig bearbeitet und dabei weitgehend frei von Zwangskräften axial zwischen einem vorder- und rückseitig wirkenden Wasser- (hydrostatisches Prinzip) oder Luftkissen (aerostatisches Prinzip) geführt und radial lose von einem umgebenden dünnen Führungsring oder von einzelnen radialen Speichen am Davonschwimmen gehindert.At the simultaneous double-side loops (DDG), for example, in the EP-868 974 A2, the semiconductor wafer is floating freely between two, on opposite collinear spindles mounted, grinding wheels simultaneously on both sides machined and thereby largely free of constraining forces axially between one front and one back acting water (hydrostatic principle) or air cushion (aerostatic) Principle) and radially loose from a surrounding thin guide ring or individual Radial spokes prevented from swimming away.

Weiterhin lässt sich je nach Körnung und Bindung des Schleifwerkzeugs (Schleifrades) zwischen Grobschleifen und Feinschleifen unterscheiden. In dieser Anmeldung ist dann vom Feinschleifen die Rede, wenn mit einer Schleifmittelkörnung gemäß mesh 1500 und feiner beziehungsweise einer mittleren Korngröße von 5-10 μm in Verbindung mit einer Kunstharzbindung des Schleifkorns geschliffen wird. Gleiches gilt für die Verwendung einer keramischen Bindung in Verbindung mit einer Korngröße von mesh 3000 und feiner beziehungsweise einer Korngröße von 2-6 μm. Liegt die Korngröße über den genannten Werten, ist ein Grobschleifen gemeint.Furthermore, depending on the grain size and bond of the grinding tool (grinding wheel), a distinction can be made between rough grinding and fine grinding. In this application is then from the fine sanding when talking with a grit size according to mesh 1500 and finer or one average grain size of 5-10 microns in combination with a synthetic resin bond of the abrasive grain is ground. The same applies to the use of a ceramic bond in conjunction with a grain size of mesh 3000 and finer or a grain size of 2-6 microns. If the grain size exceeds the stated values, a rough grinding is meant.

Die Kante der Halbleiterscheibe inklusive einer gegebenenfalls vorhandenen Orientierungskerbe ("notch") muss in der Regel auch bearbeitet werden (Kantenverrunden, "edge-notch-grinding", ENG)). Hierzu werden konventionelle Schleifschritte mit profilierten Schleifscheiben, Bandschleifverfahren mit konti nuierlichem oder periodischem Werkzeugvorschub oder integrierte Kantenverrundungsverfahren (Kantenschleifen und Kantenpolieren in einem Schritt) eingesetzt.The Edge of the semiconductor wafer including any existing Orientation score ("notch") usually needs also be edited (edge rounding, "edge-notch-grinding", ENG)). This will be conventional Grinding steps with profiled grinding wheels, belt grinding process with continuous or periodical tool feed or integrated Edge rounding method (edge grinding and edge polishing in a step).

Die Gruppe der chemischen Bearbeitungsschritte umfasst Reinigungs- und Ätzschritte, insbesondere zum Entfernen von Verunreinigungen, zum Abtragen von geschädigten Oberflächenschichten und zur Verringerung der Oberflächen-Rauhigkeit. Beim Ätzen kommen Ätzschritte mit alkalischen Medien, insbesondere auf Basis von NaOH, KOH oder Tetramethylammonium-Hydroxid (TMAH) und Ätzschritte mit sauren Medien, insbesondere auf Basis von Mischungen von HNO₃/HF oder Kombinationen solcher Ätzschritte zum Einsatz. Gelegentlich werden auch andere Ätzverfahren wie das Plasma-Ätzen verwendet.The group of chemical processing steps includes cleaning and etching steps, in particular for removing impurities, for removing damaged surface layers and for reducing surface roughness. During the etching, etching steps with alkaline media, in particular based on NaOH, KOH or tetramethylammonium hydroxide (TMAH) and etching steps with acidic media, in particular based on mixtures of HNO ₃ / HF or combinations of such etching steps are used. Occasionally, other etching techniques such as plasma etching are also used.

Die Gruppe der chemo-mechanischen Bearbeitungsschritte umfasst Polierschritte, mit denen durch teilweise chemische Reaktion und teilweise mechanischen Materialabtrag (Abrasion) die Oberfläche bezüglich lokaler Geometrie, Nanotopologie und Oberflächenrauhigkeit geglättet wird und Restschädigungen der Oberfläche entfernt werden. Beim Einseitenpolieren (single-side polishing, SSP) wird die Halbleiterscheibe während der Bearbeitung rückseitig auf einer Trägerplatte mit Kitt, Vakuum oder Adhäsion gehalten. Beim Doppelseitenpolieren (DSP) ist die Halbleiterscheibe lose in eine dünne Zahnscheibe eingelegt und wird vorder- und rückseitig simultan "frei schwimmend" zwischen einem oberen und einem unteren, mit einem Poliertuch belegten Polierteller poliert. Das Polieren umfasst in der Regel einen oder mehrere Vor- (Abtragspolitur) und Schleierfrei-(Feinpolitur) Polierschritte und ggf. noch Zwischenschritte ("buff polish"). Das Vorpolieren kann als Einzelscheiben- oder Mehrscheiben-SSP oder -DSP ausgeführt werden. Beim Schleierfrei-Polieren kommt aufgrund der höheren Reibungskräfte (weicheres Poliertuch) nur das SSP in Form einer Einzelscheibenpolitur oder Mehrscheibenpolitur zum Einsatz.The Group of chemo-mechanical processing steps includes polishing steps, with those by partial chemical reaction and partly mechanical Material removal (abrasion) the surface with respect to local geometry, nanotopology and surface roughness smoothed will and residual damages the surface be removed. When single-side polishing (single-side polishing, SSP), the wafer is back during processing on a carrier plate with putty, vacuum or adhesion held. Double side polishing (DSP) is the semiconductor wafer loose in a thin Pulley inserted and is front and back simultaneously "free floating" between an upper and a lower polishing pad coated with a polishing cloth. Polishing usually involves one or more preliminary (removal polishing) and Schleierfrei- (fine polishing) polishing steps and possibly intermediate steps ("buff polish"). The pre-polishing can be run as a single-disc or multi-slice SSP or DSP. When it comes to fog-free polishing due to the higher frictional forces (softer polishing cloth) only the SSP in the form of a single disc polish or multi-disc polish used.

Besonders anspruchsvolle Anwendungen können über die genannten Verfahren hinaus eine Fein-Nachbearbeitung der Halbleiterschei be erfordern, mit der Formabweichungen gezielt lokal nachbearbeitet werden. Beispiele für solche so genannten Sub-Apertur-Verfahren sind das "Plasma-Assisted Chemical Etching" (PACE) und verwandte Plasma-Ätzverfahren, beispielsweise das "jetetch"-Verfahren. Ein relativ neues Subapertur-Verfahren mit großem Potenzial ist das Magneto-Rheologische "Finishen" (MRF), das beispielsweise in US2003/060020 A1 näher beschrieben ist.Especially Sophisticated applications can be over the mentioned method, a fine post-processing of the semiconductor wafer be require, with the form deviations specifically reworked locally become. examples for such so-called sub-aperture methods are the "Plasma-Assisted Chemical Etching "(PACE) and related plasma etching processes, for example, the "jetetch" method. A relative new subaperture process with great potential is the Magneto-Rheological Finishing (MRF), for example in US2003 / 060020 A1 closer is described.

Die US-6,066,565 beschreibt einen Prozessablauf mit einem zweistufigen mechanischen Planarisierungsschritt, wobei das Verrunden der Kante der Halbleiterscheibe zwischen dem ersten und dem zweiten mechanischen Planarisierungsschritt durchgeführt wird und bei dem die beiden Planarisierungsschritte jeweils unabhängig aus einer ganzen Gruppe vorgeschlagener mechanischer Bearbeitungsprozesse ausgewählt werden. Die Gruppe umfasst DDG, SSG, Läppen sowie Plasma-Ätzen. Dieser Prozessablauf ist komplex, materialintensiv, störungsanfällig und teuer.The US 6,066,565 describes a process flow with a two-stage mechanical planarization step, with the rounding of the edge the semiconductor wafer between the first and the second mechanical Planarisierungsschritt performed and in which the two planarization steps each independently a whole group of proposed mechanical machining processes selected become. The group includes DDG, SSG, lapping and plasma etching. This process flow is complex, material-intensive, prone to failure and expensive.

In der DE 102 15 960 A1 ist ein Verfahren zur Herstellung von Halbleiterscheiben beschrieben, bei dem die folgende Prozesssequenz zum Einsatz kommt:

a) Auftrennen eines Halbleiter-Einkristalls in Scheiben,
b) Läppen der Vorder- und Rückseiten der Halbleiterscheiben,
c) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben,
d) Feinschleifen wenigstens der Vorderseiten der Halbleiterscheiben,
e) Ätzen der Vorder- und Rückseiten der Halbleiterscheiben,
f) Polieren der Halbleiterscheiben.

In the DE 102 15 960 A1 a process for the production of semiconductor wafers is described in which the following process sequence is used:

a) separating a semiconductor single crystal into slices,
b) lapping the front and back sides of the semiconductor wafers,
c) etching the front and back sides of the semiconductor wafers,
d) fine grinding at least the front sides of the semiconductor wafers,
e) etching the front and back sides of the semiconductor wafers,
f) polishing the semiconductor wafers.

Dieses Verfahren eliminiert nicht das Problem, dass die Vorteile der mechanischen Einebnung (extrem ebene Scheibe, kein Randabfall, definierte Formgebung) stets durch einen Ätzprozess signifikant gestört werden. Diese Störung muss dann durch höhere Polierabträge kompensiert werden.This Method does not eliminate the problem that the advantages of mechanical Leveling (extremely flat disc, no edge drop, defined shape) always through an etching process significantly disturbed become. This disorder must then by higher Polierabträge be compensated.

Aufgabe der vorliegenden Erfindung ist insbesondere die wirtschaftliche Herstellung einer besonders ebenen Halbleiterscheibe mit guter lokaler Geometrie, Nanotopologie und die frei von Defekten ist durch ein Verfahren, das mit einem möglichst geringen Materialabtrag nach dem Abtrennen der Halbleiterscheibe von einem Einkristall auskommt.task The present invention is particularly economical Production of a particularly planar semiconductor wafer with good local geometry, Nanotopology and the free of defects is through a process with one as possible low material removal after the separation of the semiconductor wafer comes from a single crystal.

Gegenstand der Erfindung ist ein Verfahren zur Herstellung einer Halbleiterscheibe, umfassend in der angegebenen Reihenfolge: a) ein Trennen einer Halbleiterscheibe von einem Einkristall; b) eine mechanische Bearbeitung der Halbleiterscheibe; c) ein Ätzen der Halbleiterscheibe; d) ein Feinschleifen der Halbleiterscheibe und e) eine Politur der Halbleiterscheibe, wobei zwischen dem Feinschleifen gemäß d) und der Politur gemäß e) kein Ätzen der Halbleiterscheibe erfolgt.The invention relates to a method for producing a semiconductor wafer, comprising in the order given: a) separating a semiconductor wafer from a single crystal; b) a mechanical processing of the semiconductor wafer; c) etching the semiconductor wafer; d) a fine grinding of the semiconductor wafer and e) a polishing of the semiconductor wafer, wherein no etching of the semiconductor wafer takes place between the fine grinding according to d) and the polishing according to e).

Das Verfahren hat den Vorteil, dass damit besonders ebene Halbleiterscheiben erhalten werden, wobei die Prozessfolge besonders wirtschaftlich ist. Die mechanische Bearbeitung gemäß b) erfolgt vorzugsweise durch Schleifen. Schleifen erfordert vergleichsweise wenig Materialabtrag, schädigt den Kristall vergleichsweise wenig und ermöglicht eine gezielte Steuerung der Form der Halbleiterscheibe. Weniger bevorzugt ist ein Läppen der Halbleiterscheibe, weil es vergleichsweise viel Zeit kostet, einen tief in das Innere der Halbleiterscheibe reichenden geschädigten Bereich hinterlässt und auch die anderen genannten Vorteile des Schleifens nicht bietet. Zwischen dem Feinschleifen gemäß d) und der Politur ist kein Ätzschritt vorgesehen, so dass der insgesamt von der von einem Einkristall abgetrennten Halbleiterscheibe zu entfernende Materialabtrag niedrig ist. Wegen des Fortlassens eines solchen Ätzschrittes ist insbesondere die lokale Geometrie im Randbereich der Halbleiterscheibe verbessert. Ferner bleibt die durch das Feinschleifen gemäß d) gezielt einstellbare Scheibenform unverändert erhalten.The Method has the advantage that so particularly flat wafers be obtained, the process sequence is particularly economical. The mechanical processing according to b) is preferably carried out by grinding. Grinding requires comparatively little material removal, damages the crystal comparatively little and allows targeted control the shape of the semiconductor wafer. Less preferred is lapping the Semiconductor wafer, because it takes a relatively long time, one deeply damaged area in the interior of the semiconductor wafer leaves and also does not offer the other mentioned benefits of grinding. Between the fine grinding according to d) and the polish is not an etching step provided so that the total of that of a single crystal cut semiconductor wafer to be removed material removal low is. Because of the omission of such an etching step is in particular improves the local geometry in the edge region of the semiconductor wafer. Furthermore, the disc shape which can be set in a targeted manner by the fine grinding according to d) remains unchanged receive.

Die Erfindung stellt somit eine neuartige Kombination von Verfahrensschritten zur Herstellung von Halbleiterscheiben zur Verfügung, die es erlaubt, die Geometrie- und Nanotopologie-Qualität von polierten Halbleiterscheiben zu erhöhen, deren Defektfreiheit zu erreichen, die Ausbeute an Halbleiterscheiben bezogen auf das eingesetzte Material zu erhöhen und die Dauer des Herstellungsverfahrens zu verkürzen.The Invention thus provides a novel combination of process steps for the production of semiconductor wafers, which allows the geometry and nanotopology quality of polished To increase semiconductor wafers, To achieve their defect-free, the yield of semiconductor wafers referred to increase the material used and the duration of the manufacturing process To shorten.

Im Folgenden werden die einzelnen Schritte des erfindungsgemäßen Verfahrens detailliert beschrieben. Die nach den einzelnen mechanischen Bearbeitungsschritten im Regelfall üblichen Reinigungsschritte sind nicht Gegenstand der Erfindung und werden daher nicht explizit erläutert.in the The following are the individual steps of the method according to the invention described in detail. The after the individual mechanical processing steps usually usual Cleaning steps are not the subject of the invention and will therefore not explicitly explained.

In Schritt a) wird ein Halbleiter-Einkristall als Werkstück mittels eines beliebigen Verfahrens nach dem Stand der Technik in Scheiben aufgetrennt. Bevorzugt wird jedoch eine Drahtgattersäge (MWS) eingesetzt, die simultan eine Vielzahl von Scheiben von einem Einkristall abtrennt. Dabei existieren zwei Varianten: Bei der als Trennschleifen bezeichneten Variante kommt ein Draht mit gebundenem Schneidkorn, beispielsweise mit gebundenen Diamanten, zum Einsatz. Dagegen arbeitet die als Trennläppen bezeichnete Variante mit einem Metalldraht, der mit einer Abrasivpartikel enthaltenden Schneidsuspension („slurry") beaufschlagt wird.In Step a) is a semiconductor single crystal as a workpiece means slices of any prior art method separated. However, a wire-mesh saw (MWS) is preferred used simultaneously a variety of slices of a single crystal separates. There are two variants: In the as a cut-off designated variant comes a wire with bound cutting grain, for example, with bound diamonds, for use. Works against it referred to as Trennläppen Variant with a metal wire containing with an abrasive particle Slurry suspension ("slurry") is applied.

Besonders bevorzugt ist es, das Werkstück während des Auftrennens um die eigene Achse rotieren zu lassen, wie dies beispielsweise in der US 6,295,977 B1 und der DE 100 64 066 A1 beschrieben ist (Rotations-MWS). Bei dieser Rotation wird das Werkstück um seine Längsachse vorzugsweise mit einer definierten Frequenz um einen Winkel α gedreht, mit α > 0 ° und α < 360 °.It is particularly preferred to rotate the workpiece during the separation about its own axis, as for example in the US 6,295,977 B1 and the DE 100 64 066 A1 is described (rotational MWS). During this rotation, the workpiece is rotated about its longitudinal axis preferably at a defined frequency by an angle α, with α> 0 ° and α <360 °.

In Schritt b) erfolgt vorzugsweise ein Schleifen von vorzugsweise beiden Seiten der Halbleiterscheibe. Das Schleifen kann als sequentiell durchgeführter Einseitenschleifschritt (SSG) oder als gleichzeitig durchgeführter Doppelseitenschleifschritt (DDG) ausgeführt werden. Das Schleifen kann auch aus einem Grob- und einem Feinschleifen bestehen. Möglich für den Bearbeitungsschritt (b), jedoch weniger bevorzugt, sind auch eine mechanische Bearbeitung der Halbleiterscheibe durch Schleifen und anschließendem Läppen oder nur ein Läppen der Halbleiterscheibe.In Step b) is preferably a grinding of preferably both Sides of the semiconductor wafer. The grinding can be as sequential carried out One-side sanding step (SSG) or as simultaneous double-side sanding step (DDG) accomplished become. The grinding can also consist of a coarse and a fine grinding consist. Possible for the Processing step (b) but less preferred are also one Mechanical processing of the semiconductor wafer by grinding and followed by lapping or just a lapping the semiconductor wafer.

Besonders bevorzugt ist eine Variante, bei der die Halbleiterscheibe bei der mechanischen Bearbeitung gemäß (b) nur grob und unter Einwirkung von nur geringen Prozesskräften geschliffen wird. Dadurch wird die gesägte Scheibe während der Bearbeitung kaum elastisch verformt (platt gedrückt), wodurch eine optimale Reparatur von Sägewelligkeiten erreicht wird (kein Zurückfedern der elastischen Verformung). Die beim Grobschleifen erzeugte größere Kristallschädigung ist dabei unerheblich, da eine eventuell nach dem Ätzen gemäß c) verbleibende Restbeschädigung des Kristalls mit dem Feinschleifschritt gemäß d) entfernt wird.Especially preferred is a variant in which the semiconductor wafer in the mechanical processing according to (b) only coarse and ground under the action of only low process forces becomes. This will make the sawn Slice while the machining hardly elastically deformed (flattened), causing an optimal repair of Sägewelligkeiten is reached (no springback the elastic deformation). The larger crystal damage produced during rough grinding is irrelevant, since any remaining damage after etching in accordance with c) remains undamaged Crystal is removed with the fine grinding step according to d).

Schritt c) umfasst ein nasschemisches Ätzen beider Seiten der Halbleiterscheiben nach dem Stand der Technik. Dabei kann sowohl alkalisch als auch sauer, vorzugsweise mit einem der eingangs genannten Ätzmittel, geätzt werden. Wegen einer effektiveren Entfernung von Metallkontaminationen ist eine saure Ätze bevorzugt. Um die Verschlechterung der vor dem Ätzen erreichten Geometrie möglichst gering zu halten ist es dabei wichtig, die Strömung des Ätzmediums möglichst laminar erfolgen zu lassen und Turbulenzen weitgehend zu unterdrücken. Der Ätzabtrag ist möglichst so bemessen, dass mit dem Ätzen und den Nachfolgeschritten gerade nur die vom Schleifen hinterlassenen, geschädigten Kristallbereiche ("subsurface damage") bei gleichzeitiger Verminderung der Oberflächenrauhigkeit entfernt werden.step c) comprises a wet-chemical etching of both Side of the semiconductor wafers according to the prior art. there can be both alkaline and acidic, preferably with one of etchant mentioned above, etched become. Because of more effective removal of metal contaminants is an acidic etching prefers. In order to minimize the deterioration of the geometry achieved before the etching it is important to keep the flow of the etching medium as laminar as possible let and suppress turbulence largely. The Ätzabtrag is possible so measured that with the etching and the successors just just those left by grinding, damaged Crystal areas ("subsurface damage ") with simultaneous reduction the surface roughness be removed.

In Schritt d) wird zumindest eine Vorderseite der Halbleiterscheibe feingeschliffen. Die Vorderseite ist diejenige Seite, auf der später elektronische Bauelemente Platz finden. Es kommt beispielsweise eine handelsübliche SSG-Maschine nach dem Stand der Technik zum Einsatz, die vorzugsweise mit einer diamantbesetzten Schleifscheibe mit Korngrößen feiner als #1500 in Verbindung mit einer Kunstharzbindung, beziehungsweise #3000 in Verbindung mit einer keramischen Bindung bestückt ist. Alter nativ werden beide Seiten feingeschliffen, entweder durch sequentielles Einseitenschleifen oder durch gleichzeitiges Doppelseitenschleifen (DDG). Die feine Körnung verursacht lediglich eine geringe Schädigung des Kristallgitters, die mit der nachfolgenden Politur entfernt werden kann. Der Schleifprozess kann sowohl einstufig als auch zweistufig (Grobschliff gefolgt von einem Feinschliff) durchgeführt werden. Der Materialabtrag wird entsprechend den Nachfolgeschritten angepasst und so gering gehalten, dass der geschädigte Kristallbereich entfernt wird. Es wird vorzugsweise auf Zielmaß geschliffen, um die Dickenstreuung von Halbleiterscheibe zu Halbleiterscheibe vor dem Polieren zu minimieren. Durch den Feinschliff kann der Halbleiterscheibe eine, auf den Nachfolgeprozess Polieren abgestimmte Form aufgeprägt werden, die nach dem Polieren in Bezug auf die Ebenheit, lokale Geometrie und Nanotopologie zu optimalen Ergebnissen führt. In Frage kommende Scheibenformen oder Dickenprofile sind hierbei plan-plan, plan-konvex, plan-konkav, bi-konvex oder bi-konkav.In step d), at least one front side of the semiconductor wafer is finely ground. The front is the side on which later electronic construction find space for elements. For example, a commercially available SSG machine according to the prior art is used, which is preferably equipped with a diamond-coated grinding wheel with grain sizes finer than # 1500 in conjunction with a synthetic resin bond, or # 3000 in conjunction with a ceramic bond. Alternatively, both sides are honed, either by sequential single-side grinding or by simultaneous double-side grinding (DDG). The fine grain only causes little damage to the crystal lattice, which can be removed with the subsequent polishing. The grinding process can be carried out in one or two stages (coarse grinding followed by fine grinding). The material removal is adjusted according to the successive steps and kept so small that the damaged crystal area is removed. It is preferably ground to a target size to minimize wafer-to-wafer thickness variation prior to polishing. The fine grinding can be used to impress the semiconductor wafer on a mold adapted to the subsequent polishing process, which leads to optimum results after polishing in terms of flatness, local geometry and nanotopology. Suitable disc shapes or thickness profiles are plan-plane, plano-convex, plano-concave, bi-convex or bi-concave.

Die sich anschließende Politur gemäß Schritt e) erfolgt nach dem Stand der Technik, vorzugsweise durch eine Doppelseitenpolitur (Abtragspolitur, DSP) oder durch eine Einseitenabtragspolitur gefolgt von einer Einseitenpolitur (Feinpolitur, SSP) der Vorderseite. Möglich ist auch eine Feinpolitur alleine.The subsequent Polish according to step e) takes place according to the prior art, preferably by a double-sided polishing (Abtragspolitur, DSP) or followed by a Einseitenabtragspolitur from a single side polish (fine polish, SSP) on the front. Is possible also a fine polish alone.

Folgende Kombinationen von Prozessschritten sind besonders bevorzugt, wobei ENG für Kantenverrunden/Kantenpolieren steht:The following Combinations of process steps are particularly preferred, wherein ENG for Edge rounding / edge polishing stands:

Combination A) Disconnect - ENG - DDG - Etching - SSG (fine) - DSP or SSP
Combination B) Disconnect - DDG - ENG - Etching - SSG (fine) - DSP or SSP
Combination C) Disconnect - ENG - DDG - Etching - DDG (fine) - DSP or SSP
Combination D) Disconnect - DDG - ENG - Etching - DDG (fine) - DSP or SSP Less preferred are the following combinations because she lapses contain:
Combination E) Disconnect - SSG or DDG - Lapping - Etching - SSG (fine) - DSP or SSP
Combination F) Disconnect - SSG or DDG - Lapping - Etching - DDG (fine) - DSP or SSP
Combination G) Disconnect - Lapping - Etching - DDG (fine) or SSG (fine) - DSP or SSP

Die Vorteile der Erfindung wurden in Tests an Halbleiterscheiben aus Silicium mit Durchmessern von 200 und 300 mm nachgewiesen. In den 1 und 2 sind die getesteten Abläufe aufgeführt. 1 zeigt einen Ablauf nach dem Stand der Technik (Vergleichsbeispiel 1) sowie einen erfindungsgemäßen Ablauf (Beispiel 1), bei denen für den Bearbeitungsschritt b) eine Kombination aus Schleifen und anschließendem Läppen verwendet wurde. Dargestellt ist jeweils die Randgeometrie (SFQR Rand-Sites) vor und nach der Politur.The advantages of the invention have been demonstrated in tests on silicon wafers with diameters of 200 and 300 mm. In the 1 and 2 the tested procedures are listed. 1 shows a sequence according to the prior art (Comparative Example 1) and a sequence according to the invention (Example 1), in which for the processing step b) a combination of grinding and subsequent lapping was used. In each case, the edge geometry (SFQR edge sites) is shown before and after polish.

2 zeigt einen Ablauf nach dem Stand der Technik (Vergleichsbeispiel 2) und einen erfindungsgemäßen Ablauf (Beispiel 1), bei denen für den Bearbeitungsschritt b) ein DDG Schleifschritt verwendet wurde. 2 shows a sequence according to the prior art (Comparative Example 2) and a sequence according to the invention (Example 1), in which for the processing step b) a DDG grinding step was used.

Die Randgeometrieergebnisse vor und nach der Politur sind bei den erfindungsgemäßen Abläufen klar verbessert und zeigen die Vorteile der Erfindung auf.The Edge geometry results before and after polishing are clear in the processes according to the invention improves and demonstrates the advantages of the invention.

Claims

Method for producing a semiconductor wafer, comprising in the order given: a) a separation of a semiconductor wafer from a single crystal; b) a mechanical processing of the semiconductor wafer; c) an etching the semiconductor wafer; d) a fine grinding of the semiconductor wafer and e) polishing the semiconductor wafer, wherein between the fine grinding according to d) and the polishing according to e) no etching of the Semiconductor wafer takes place.

Method according to claim 1, characterized in that that one edge of the semiconductor wafer before or after the mechanical Processing according to b) by Edge profile is profiled.

A method according to claim 1 or claim 2, characterized characterized in that the semiconductor wafer in the mechanical Machining according to b) a single-machine double-spindle double-sided simultaneous grinding is subjected.

A method according to claim 1 or claim 2, characterized characterized in that the semiconductor wafer in the mechanical Machining according to b) only rough ground becomes.

Method according to one of claims 1 to 4, characterized in that the mechanical processing according to b) as simultaneous double sides grinding and the fine grinding according to d) are carried out as a single-side grinding.

Method according to one of claims 1 to 4, characterized that the mechanical processing according to b) as simultaneous double side grinding and the fine grinding d) as simultaneous double-side grinding carried out become.

Method according to one of claims 1 to 6, characterized that the semiconductor wafer during the mechanical processing according to b) is lapped.

Method according to one of claims 1 to 7, characterized that the semiconductor wafer after the fine grinding according to d) a Material undergoing subaperture process is subjected.

Method according to one of claims 1 to 8, characterized that the polish according to e) a Exhaust polish and a fine polish includes.

Method according to one of claims 1 to 8, characterized that the polish according to e) only includes a fine polish.

Method according to one of claims 1 to 10, characterized that the polish according to e) as Double-side polishing or as a single-side polishing is performed.

Method according to one of claims 1 to 11, characterized that the semiconductor wafer in the fine grinding according d) receives side surfaces, the plan-plan, plan-convex, plan-concave, bi-convex or bi-concave.