DE10211729B4 - Method for producing an electronic semiconductor component - Google Patents

Method for producing an electronic semiconductor component Download PDF

Info

Publication number
DE10211729B4
DE10211729B4 DE10211729A DE10211729A DE10211729B4 DE 10211729 B4 DE10211729 B4 DE 10211729B4 DE 10211729 A DE10211729 A DE 10211729A DE 10211729 A DE10211729 A DE 10211729A DE 10211729 B4 DE10211729 B4 DE 10211729B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
edge
chip
semiconductor
edge protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10211729A
Other languages
German (de)
Other versions
DE10211729A1 (en
Inventor
Jürgen Högerl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10211729A priority Critical patent/DE10211729B4/en
Publication of DE10211729A1 publication Critical patent/DE10211729A1/en
Application granted granted Critical
Publication of DE10211729B4 publication Critical patent/DE10211729B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]

Abstract

Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit folgenden Verfahrensschritten:
– Bereitstellen eines Halbleiterchips (4) mit Kontaktflächen (43) auf einer aktiven Vorderseite (41),
– Bereitstellen eines topfförmigen Kantenschutzes (6) aus einem unter Temperatureinwirkung schrumpfenden Materials mit einer flachen Oberseite (61), hochgezogenen Seitenkanten (62) sowie einem eingezogenen Rand (63),
– Aufbringen des Kantenschutzes (6) auf den Halbleiterchip (4), wobei die Oberseite (61) des Kantenschutzes (6) auf der passiven Rückseite (42) des Halbleiterchips (4) aufliegt und wobei die Seitenkanten (62) des Kantenschutzes (6) die Chipseitenkanten (44) jeweils umgreifen,
– Erhitzen des Halbleiterbauteils (2), wobei der Kantenschutz schrumpft und sein eingezogener Rand (63) die aktive Vorderseite (41) des Halbleiterchips (4) randseitig umgreift und fest umschließt,
– Montieren des Halbleiterchips (4) mittels Flip-Chip-Technik auf einem Schaltungsträger (8),
wobei beim Erhitzen des Halbleiterbauteils (2) gleichzeitig Lötverbindungen zwischen den Kontaktflächen (43) des Halbleiterchips (4) und Kontaktanschlussflächen (81) eines Schaltungsträgers (8) hergestellt...Method for producing an electronic semiconductor component with the following method steps:
Providing a semiconductor chip (4) with contact surfaces (43) on an active front side (41),
- Providing a cup-shaped edge protection (6) from a temperature-shrinking material with a flat top (61), raised side edges (62) and a retracted edge (63),
- Applying the edge protector (6) on the semiconductor chip (4), wherein the upper side (61) of the edge protector (6) on the passive back (42) of the semiconductor chip (4) rests and wherein the side edges (62) of the edge protector (6) embrace each of the chip side edges (44),
Heating the semiconductor component (2), whereby the edge protection shrinks and its retracted edge (63) surrounds and firmly encloses the active front side (41) of the semiconductor chip (4) at the edge,
Mounting the semiconductor chip (4) on a circuit carrier (8) by means of flip-chip technology,
wherein during heating of the semiconductor device (2) at the same time solder joints between the contact surfaces (43) of the semiconductor chip (4) and contact pads (81) of a circuit substrate (8) made ...

Figure 00000001
Figure 00000001

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit einem Kantenschutz für den Halbleiterchip.The The invention relates to a method for producing an electronic Semiconductor component with an edge protection for the semiconductor chip.

Bei der Herstellung von Halbleiterchips werden meist auf größeren Siliziumscheiben, die auch als Wafer bezeichnet werden, eine Vielzahl von Chipstrukturen aufgebracht. Diese Chipstrukturen werden typischerweise noch auf gemeinsamer Waferebene auf ihre wichtigsten Funktionen getestet. Die Vereinzelung zu einzelnen Halbleiterchips erfolgt erst anschließend. Dieses Verfahren wird auch als „Wafer Scale Assembly" bezeichnet.at the production of semiconductor chips are mostly on larger silicon wafers, which are also referred to as wafers, a variety of chip structures applied. These chip structures are typically still on common wafer level tested for their key features. Singulation to individual semiconductor chips takes place only afterwards. This Process is also called "Wafer Scale Assembly ".

Das Vereinzein selbst erfolgt meist durch Sägen mit einer typischen Sägeblattbreite von ca. 80 μm. Das Sägen selbst verursacht weniger Probleme hinsichtlich der Gefahr von Beschädigungen als die spätere Handhabung der Halbleiterchips sowie deren Verarbeitung zu Halbleiterbauteilen. Die Chipkanten sind gegenüber mechanischen Beschädigungen äußerst empfindlich, so dass ein wirksamer Schutz notwendig ist, der nicht nur auf Modul-, sondern bereits auf Komponentenebene, d. h. für die einzelnen Halbleiterchips, wirksam ist.The Sometimes it is usually done by sawing with a typical saw blade width of about 80 microns. Sawing itself causes less problems in terms of the risk of damage as the later Handling of semiconductor chips and their processing into semiconductor components. The chip edges are opposite mechanical damage extremely sensitive, so that effective protection is needed, not just on modular, but already at the component level, d. H. for the individual semiconductor chips, is effective.

Eine Möglichkeit zum mechanischen Schutz der Halbleiterchips besteht darin, eine zusätzliche Lage auf die Rückseite des Wafers aufzubringen, die später mit zertrennt wird. Eine solche Lage kann bspw. in einer dünnen Lackschicht bestehen. Allerdings kann eine solche zusätzliche Lage bzw. Lackschicht keinen wirksamen Schutz der empfindlichen Chipkanten gewährleisten. Auf Modulebene können sog. Heatspreader verwendet werden, die das komplette Modul abdecken. Dies sind bspw. Metallkappen in Gestalt von Kühlkörpern oder dgl. Allerdings besteht für die Chipkanten bis zur Verarbeitung zu Modulen kein wirksamer Kantenschutz.A possibility for the mechanical protection of the semiconductor chips is a additional location on the back of the wafer, the later with being severed. Such a situation can, for example, in a thin lacquer layer consist. However, such an additional layer or lacquer layer do not ensure effective protection of the sensitive chip edges. At the module level so-called Heatspreader can be used, which cover the complete module. These are, for example, metal caps in the form of heat sinks or the like. However, there is for the Chip edges until processing into modules no effective edge protection.

Die JP 07-078925 A offenbart ein Halbleiterbauteil mit Flachleitern, die Kontaktflächen auf einem Halbleiterchip kontaktieren, wobei die Flachleiter auf ihrer Unterseite eine Schrumpffolie aufweisen, die durch Erhitzen schrumpft und dabei die Flachleiter um die Kanten des Halbleiterchips herum biegt.The JP 07-078925 A discloses a semiconductor device with flat conductors that contact pads on a semiconductor chip, the leads on its underside having a shrink film that shrinks by heating, thereby bending the leads around the edges of the semiconductor chip.

Die US 5,583,370 A beschreibt ein Halbleiterbauteil, bei dem ebenfalls Kontaktflächen auf einem Halbleiterchip durch Flachleiter kontaktiert werden. Die Seitenflächen des Halbleiterchips sind durch eine Kunststoffgehäusemasse abgedeckt und die Oberseite des Halbleiterchips ist mit einem weiteren Kunststoffmaterial bedeckt, aus dem die Flachleiter als Außenkontakte herausragen.The US 5,583,370 A describes a semiconductor device in which also contact surfaces on a semiconductor chip are contacted by flat conductors. The side surfaces of the semiconductor chip are covered by a plastic housing composition and the upper side of the semiconductor chip is covered with a further plastic material, from which the flat conductors protrude as external contacts.

Ein Ziel der Erfindung besteht darin, einen möglichst effektiven und weitgehenden Schutz für Halbleiterchips gegen mechanische Beschädigung bei der Handhabung zur Verfügung zu stellen.One The aim of the invention is to be as effective and extensive as possible Protection for semiconductor chips against mechanical damage the handling available to deliver.

Dieses Ziel der Erfindung wird mit dem Gegenstand des unabhängigen Anspruchs erreicht. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den jeweiligen abhängigen Ansprüchen.This The aim of the invention is the subject of the independent claim reached. Features of advantageous developments of the invention result from the respective dependent claims.

Dem gemäß weist ein erfindungsgemäßes Verfahren zur Herstellung eines elektronischen Halbleiterbauteils die folgenden Verfahrensschritte auf:

  • – Bereitstellen eines Halbleiterchips mit Kontaktflächen bzw. mit Außenkontakten auf einer aktiven Vorderseite,
  • – Bereitstellen eines topfförmigen Kantenschutzes aus einem unter Temperatureinwirkung schrumpfenden Materials mit ei ner flachen Oberseite, hochgezogenen Seitenkanten sowie einem eingezogenen Rand,
  • – Aufbringen des Kantenschutzes auf dem Halbleiterchip, wobei die Oberseite des Kantenschutzes auf der passiven Rückseite des Halbleiterchips aufliegt und wobei die Seitenkanten des Kantenschutzes die Chipseitenkanten jeweils umgreifen,
  • – Erhitzen des Halbleiterbauteils, wobei der Kantenschutz schrumpft und sein eingezogener Rand die aktive Vorderseite des Halbleiterchips randseitig umgreift und fest umschließt,
  • – Montieren des Halbleiterchips mittels Flip-Chip-Technik auf einem Schaltungsträger,
wobei beim Erhitzen des Halbleiterbauteils gleichzeitig Lötverbindungen zwischen den Kontaktflächen des Halbleiterchips und Kontaktanschlussflächen eines Schaltungsträgers hergestellt werden.Accordingly, a method according to the invention for producing an electronic semiconductor component comprises the following method steps:
  • Providing a semiconductor chip with contact surfaces or with external contacts on an active front side,
  • - Providing a cup-shaped edge protection of a temperature-shrinking material with egg ner flat top, raised side edges and a retracted edge,
  • Applying the edge protector to the semiconductor chip, the top side of the edge protector resting on the passive back side of the semiconductor chip and the side edges of the edge protector embracing the chip side edges in each case,
  • Heating the semiconductor component, wherein the edge protection shrinks and its retracted edge embraces and firmly surrounds the active front side of the semiconductor chip,
  • Mounting the semiconductor chip on a circuit carrier by means of flip-chip technology,
wherein at the same time soldering connections between the contact surfaces of the semiconductor chip and contact pads of a circuit substrate are produced when heating the semiconductor device.

Mit diesem erfindungsgemäßen Verfahren ist der Vorteil verbunden, dass die ansonsten stark gefährdeten Chipseitenkanten einen wirksamen Schutz gegen Beschädigung, beispielsweise in Form von Absplitterungen oder dergleichen, bei ihrer Handhabung erhalten. Der Kantenschutz kann problemlos am fertigen Bauteil verbleiben, das zum Beispiel auf einer Leiterplatte, einem Trägersubstrat oder einer Umverdrahtungsplatte montiert werden kann.With this method according to the invention There is an advantage associated with the otherwise highly vulnerable Chip side edges effective protection against damage, for example, in the form of chipping or the like, at their handling received. The edge protection can easily be finished Component remain, for example, on a circuit board, a carrier substrate or a rewiring plate can be mounted.

Es ist vorgesehen, dass beim Erhitzen des Halbleiterbauteils gleichzeitig Lötverbindungen zwischen den Außenkontakten des Halbleiterchips und Kontaktanschlussflächen eines Schaltungsträgers hergestellt werden. Der Halbleiterchip wird mittels Flipchip-Technik auf dem Schaltungsträger montiert, wobei am Halbleiterchip beispielsweise Außenkontakte in Form von Kontakthöckern oder auch von Kontaktstreifen mit einer Abstützung zur Unterfütterung vorgesehen sein können.It it is provided that when heating the semiconductor device simultaneously solder connections between the external contacts of the semiconductor chip and contact pads of a circuit substrate become. The semiconductor chip is by flip-chip technology on the circuit support mounted, wherein the semiconductor chip, for example, external contacts in the form of bumps or from contact strips with a support for relining can be provided.

Dieses erfindungsgemäß hergestellte Halbleiterbauteil verfügt mit dem Kantenschutz über einen zuverlässigen allseitigen Schutz des Siliziumsubstrats des Halbleiterchips vor mechanischer Beschädigung bei der Handhabung des Halbleiterchips.This half prepared according to the invention Ladder component has with the edge protection over a reliable all-round protection of the silicon substrate of the semiconductor chip from mechanical damage during the handling of the semiconductor chip.

Eine erfindungsgemäße Ausführungsform sieht vor, dass das unter Temperatureinwirkung schrumpfende Material des Kantenschutzes eine Schrumpffolie ist. Diese erfährt unter Hitzeeinwirkung eine deutliche Reduzierung ihrer Längsausdehnung, so dass ein zunächst leicht über den Halbleiterchip zu stülpender Kantenschutz durch Erhitzen fest auf dem Halbleiterchip zum Sitzen kommt und diesen umschließt. Als Material für den Kantenschutz eignet sich grundsätzlich jedes elastomere Kunststoffmaterial, das die Eigenschaften einer solchen Schrumpffolie aufweist. In Frage kommt beispielsweise auch ein gleiches Material, wie es für handelsübliche Schrumpfschläuche verwendet wird.A sees embodiment of the invention suggest that the temperature shrinking material of the Edge protection is a shrink film. This undergoes a heat significant reduction of their longitudinal extent, so that one first slightly over to put the semiconductor chip Edge protection by heating firmly on the semiconductor chip for sitting comes and surrounds this. As material for The edge protection is basically any elastomeric plastic material, which has the properties of such a shrink film. In question For example, the same material as used for commercial heat shrink tubing comes becomes.

Der Kantenschutz weist eine topfförmige Kontur mit eingezogenem Rand auf, wobei der Kantenschutz der Größe und Kontur des Halbleiterchips entspricht. Auf diese Weise kann der Kantenschutz zunächst mit ausreichendem Spiel über den Halbleiterchip gestülpt werden und umschließt diesen nach dem Schrumpfprozess fest.Of the Edge protection has a cup-shaped contour with retracted edge on, with the edge protector of size and contour of the semiconductor chip corresponds. In this way, the edge protection can initially with sufficient game over slipped the semiconductor chip be and surround this after the shrinking process.

Eine erfindungsgemäße Ausführungsform sieht vor, dass eine die passive Rückseite des Halbleiterchips bedeckende Oberseite des Kantenschutzes zumindest teilweise offen ist. Diese offene Rückseite des Halbleiterchips kann dessen Wärmeaustausch mit der Umgebung verbessern. Gegebenenfalls kann in einer weiteren Ausführungsform der Erfindung der schrumpfbare Kantenschutz mit einem eingearbeiteten Kühlkörper versehen sein, der beim Schrumpfungsprozess fest auf die passive Rückseite des Halbleiterchips angedrückt wird und auf diese Weise für eine effektive Kühlung des fertigen Halbleiterbauteils sorgen kann.A sees embodiment of the invention before that one is the passive back the semiconductor chip covering the top of the edge protector, at least partially open. This open back of the semiconductor chip can its heat exchange improve with the environment. Optionally, in another embodiment the invention of the shrinkable edge protection with an incorporated Heat sink provided be in the shrinking process firmly on the passive back of the Semiconductor chips pressed will and for that way an effective cooling of the finished semiconductor device can provide.

Eine erfindungsgemäße Ausführungsform sieht vor, dass die Oberseite des Kantenschutzes eine Öffnung aufweist, die etwas kleiner ist als die passive Rückseite des Halbleiterchips. Auf diese Weise ist ein fester Sitz des Kantenschutzes auch nach dem Schrumpfungsprozess gewährleistet, ohne dass die Gefahr eines Abrutschens von den Chipseitenkanten besteht.A sees embodiment of the invention suggest that the top of the edge protector has an opening that something smaller than the passive back of the semiconductor chip. In this way, a tight fit of the edge protection even after the shrinking process ensured without the danger slipping off the chip side edges.

Eine alternative Ausführungsform der Erfindung sieht vor, dass die Oberseite des Kantenschutzes eine Vielzahl von kleineren Durchbrüchen aufweist. Diese Durchbrüche können beispielsweise eine runde oder eckige Kontur aufweisen und zwischen ca. 20% und ca. 80% der Oberfläche des Kantenschutzes ausmachen.A alternative embodiment The invention provides that the top of the edge protection a Variety of smaller breakthroughs having. These breakthroughs can for example, have a round or angular contour and between about 20% and about 80% of the surface of the edge protection.

Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.The The invention will now be described by way of embodiments with reference to FIG the enclosed figures closer explained.

1 zeigt in schematischer Schnittdarstellung einen Halbleiterchip sowie einen darüber befindlichen Kantenschutz vor dem Aufbringen auf den Halbleiter-Chip. 1 shows a schematic sectional view of a semiconductor chip and an overlying edge protection before application to the semiconductor chip.

2 zeigt in schematischer Schnittdarstellung den auf den Halbleiterchip aufgesetzten Kantenschutz. 2 shows a schematic sectional view of the patch on the semiconductor chip edge protection.

3 zeigt in schematischer Schnittdarstellung den auf dem Halbleiterchip fest aufgeschrumpften Kantenschutz. 3 shows a schematic sectional view of the firmly shrunk on the semiconductor chip edge protection.

4 zeigt ein elektronisches Halbleiterbauteil, das mittels Kontakthöckern mit einer Leiterplatte verbunden ist. 4 shows an electronic semiconductor device which is connected by means of bumps with a printed circuit board.

5 zeigt eine schematische Draufsicht auf eine Variante des Kantenschutzes. 5 shows a schematic plan view of a variant of the edge protection.

6 zeigt eine schematische Draufsicht auf eine weitere Variante des Kantenschutzes. 6 shows a schematic plan view of a further variant of the edge protector.

Die 1 bis 3 zeigen aufeinanderfolgende Verfahrensschritte zur Herstellung eines erfindungsgemäßhergestellten elektronischen Halbleiterbauteils 2.The 1 to 3 show successive process steps for producing an electronic semiconductor device produced according to the invention 2 ,

1 zeigt einen Halbleiterchip 4, der eine aktive Vorderseite 41 mit Kontaktflächen 43 bzw. mit Außenkontakten 45 aufweist. Die Außenkontakte 45 sind im gezeigten Ausführungsbeispiel als Kontakthöcker 46 ausgebildet. Die Außenkontakte können fest oder flexibel ausgeführt sein. Die der aktiven Vorderseite 41 gegenüberliegende Rückseite des Halbleiterchips wird als passive Rückseite 42 bezeichnet. 1 shows a semiconductor chip 4 who has an active front 41 with contact surfaces 43 or with external contacts 45 having. The external contacts 45 are in the illustrated embodiment as a contact bump 46 educated. The external contacts can be solid or flexible. The active front 41 opposite back side of the semiconductor chip is called passive back 42 designated.

Oberhalb des Halbleiterchips 4 ist ein topfförmiger Kantenschutz 6 erkennbar, der eine flache Oberseite 61 aufweist, die von ihrer Größe ungefähr den Außenabmessungen des flachen Halbleiterchips 4 entspricht. Die Seitenkanten 62 des Kantenschutzes 6 entsprechen von ihrer Länge ungefähr der Höhe einer Chipseitenkante 44. Der Kantenschutz 6 verfügt zudem über einen eingezogenen Rand 63, der den Abschluss der Seitenkanten 62 bildet.Above the semiconductor chip 4 is a cup-shaped edge protection 6 recognizable, which is a flat top 61 whose size is approximately equal to the outer dimensions of the flat semiconductor chip 4 equivalent. The side edges 62 of the edge protection 6 correspond in length to approximately the height of a chip side edge 44 , The edge protection 6 also has a retracted edge 63 , the conclusion of the side edges 62 forms.

Wie anhand 2 zur erkennen ist, kann der Kantenschutz 6 lose über die passive Rückseite 41 des Halbleiterchips 4 geschoben werden, wobei der eingezogene Rand 63 etwas unterhalb der aktiven Vorderseite 41 zum Liegen kommt.As based on 2 To recognize, the edge protection can 6 loosely over the passive back 41 of the semiconductor chip 4 be pushed, with the retracted edge 63 slightly below the active front 41 comes to rest.

Wird das elektronische Halbleiterbauteil 2 zusammen mit dem aufgesteckten Kantenschutz 6 erhitzt (vgl. 3), so schrumpft der Kantenschutz 6 und spannt sich fest über den Halbleiterchip 4, wobei der eingezogene Rand 63 einen umlaufenden Rand der aktiven Vorderseite 41 umgreift. Die Seitenkanten 62 des Kantenschutzes 6 liegen in diesem Zustand fest an den Chipseitenkanten 44 an. Die Oberseite 61 des Kantenschutzes 6 liegt ebenfalls fest auf der passiven Rückseite 42 des Halbleiterchips 4 an.Will the electronic semiconductor device 2 together with the attached edge protection 6 heated (cf. 3 ), so the edge protection shrinks 6 and tightens over the semiconductor chip 4 , in which the retracted edge 63 a circumferential edge of the active front 41 embraces. The side edges 62 of the edge protection 6 lie in this state firmly on the chip side edges 44 at. The top 61 of the edge protection 6 is also firmly on the passive back 42 of the semiconductor chip 4 at.

4 zeigt einen optionalen folgenden Verfahrensschritt, bei dem das elektronische Halbleiterbauteil 2 auf einem Schaltungsträger 8 montiert ist. Hierbei sind die Außenkontakte 45 in Form von Kontakthöcker 46 des Halbleiterchips 4 jeweils auf Kontaktanschlussflächen 81 des Schaltungsträgers 8 aufgesetzt und werden durch Erhitzen mit diesen verlötet. Bei diesem sogenannten Reflow-Prozess werden die Kontakthöcker 46 aus lötbaren Material aufgeschmolzen und gehen eine innige Verbindung mit den Kontaktanschlussflächen 81 ein. 4 shows an optional subsequent method step, in which the electronic semiconductor device 2 on a circuit carrier 8th is mounted. Here are the external contacts 45 in the form of contact bumps 46 of the semiconductor chip 4 each on contact pads 81 of the circuit board 8th put on and are soldered by heating with these. In this so-called reflow process, the contact bumps 46 made of solderable material melted and go an intimate connection with the contact pads 81 one.

Es ist vorgesehen, dass bei diesem sogenannten Reflow-Prozess gleichzeitig der Kantenschutz 6 fest auf den Halbleiterchip 4 aufgeschrumpft wird. Dies bietet Vorteile hinsichtlich eines beschleunigten Handhabungsprozesses.It is envisaged that in this so-called reflow process at the same time the edge protection 6 firmly on the semiconductor chip 4 is shrunk. This offers advantages in terms of an accelerated handling process.

5 zeigt eine beispielhafte Ausgestaltung des Kantenschutzes 6, bei dem auf der Oberseite 61 eine relativ große Öffnung 64 vorgesehen ist, die lediglich einen schmalen Rand stehen lässt, der am äußeren Rand der passiven Rückseite 42 des Halbleiterchips 4 aufliegt und dort für einen ausreichend festen Sitz des aufgeschrumpften Kantenschutzes 6 sorgen kann. Eine vorteilhafte Variante kann darin bestehen, dass in die Öffnung 64 beim Aufsetzen auf die passive Rückseite 42 ein Kühlkörper eingesetzt wird, der nach dem Schrumpfungsprozess flächig und fest an die passive Rückseite 42 gedrückt wird. Ein solcher Kühlkörper kann je nach gewünschtem Anwendungsfall für eine effektivere Kühlung des Halbleiterchips 4 im laufenden Betrieb sorgen. 5 shows an exemplary embodiment of the edge protection 6 in which on the top 61 a relatively large opening 64 is provided, which leaves only a narrow edge, the outer edge of the passive back 42 of the semiconductor chip 4 rests and there for a sufficiently tight fit of shrunk edge protection 6 can provide. An advantageous variant may be that in the opening 64 when placed on the passive back 42 a heat sink is used, the area after the shrinking process and firmly to the passive back 42 is pressed. Such a heat sink can, depending on the desired application for a more effective cooling of the semiconductor chip 4 during operation.

6 zeigt eine alternative Ausgestaltung des Kantenschutzes 6, bei dem dessen Oberseite 61 eine Vielzahl von runden Durchbrüchen 65 aufweist, die über die gesamte Oberseite 61 verteilt sind. Die Durchbrüche 65 können wahlweise jede denkbare Kontur aufweisen, bspw. eine runde, eine viereckicke oder ähnliche. Die Durchbrüche 65 nehmen vorzugsweise einen Anteil an der Oberfläche der Oberseite 61 zwischen ca. 20% und ca. 80% ein. 6 shows an alternative embodiment of the edge protection 6 in which its top 61 a variety of round breakthroughs 65 that extends over the entire top 61 are distributed. The breakthroughs 65 can optionally have any conceivable contour, for example a round, a square or similar. The breakthroughs 65 preferably take a share of the surface of the top 61 between about 20% and about 80%.

Die Durchbrüche 65 fördern das Mikroklima an der passiven Rückseite 42 des Halbleiterchips 4, wenn der Kantenschutz 6 keine weitere Abdeckung aufweist.The breakthroughs 65 promote the microclimate at the passive back 42 of the semiconductor chip 4 when the edge protection 6 has no further cover.

Falls auf den Kantenschutz 6 ein Kühlkörper bzw. ein sogenannter Heatspreader aufgesetzt ist, kann Wärmeleitpaste eine direkte Verbindung zwischen dem Kühlkörper und der passiven Rückseite 42 des Halbleiterchips 4 herstellen, wodurch die Wärmeleitfähigkeit deutlich verbessert wird.If on the edge protection 6 a heat sink or a so-called heatspreader is attached, thermal compound can be a direct connection between the heat sink and the passive back 42 of the semiconductor chip 4 produce, whereby the thermal conductivity is significantly improved.

22
elektronisches Halbleiterbauteilelectronic Semiconductor device
44
HalbleiterchipSemiconductor chip
4141
aktive Vorderseiteactive front
4242
passive Rückseitepassive back
4343
Kontaktflächecontact area
4444
ChipseitenkanteChip side edge
4545
Außenkontaktoutside Contact
4646
Kontakthöckerbumps
4747
KontaktstreifenContact strips
4848
Abstützungsupport
66
Kantenschutz edge protection
6161
Oberseitetop
6262
Seitenkanteside edge
6363
eingezogener Randretracted edge
6464
Öffnungopening
6565
Durchbruchbreakthrough
88th
Schaltungsträgercircuit support
81 81
KontaktanschlussflächeContact pad

Claims (6)

Verfahren zur Herstellung eines elektronischen Halbleiterbauteils mit folgenden Verfahrensschritten: – Bereitstellen eines Halbleiterchips (4) mit Kontaktflächen (43) auf einer aktiven Vorderseite (41), – Bereitstellen eines topfförmigen Kantenschutzes (6) aus einem unter Temperatureinwirkung schrumpfenden Materials mit einer flachen Oberseite (61), hochgezogenen Seitenkanten (62) sowie einem eingezogenen Rand (63), – Aufbringen des Kantenschutzes (6) auf den Halbleiterchip (4), wobei die Oberseite (61) des Kantenschutzes (6) auf der passiven Rückseite (42) des Halbleiterchips (4) aufliegt und wobei die Seitenkanten (62) des Kantenschutzes (6) die Chipseitenkanten (44) jeweils umgreifen, – Erhitzen des Halbleiterbauteils (2), wobei der Kantenschutz schrumpft und sein eingezogener Rand (63) die aktive Vorderseite (41) des Halbleiterchips (4) randseitig umgreift und fest umschließt, – Montieren des Halbleiterchips (4) mittels Flip-Chip-Technik auf einem Schaltungsträger (8), wobei beim Erhitzen des Halbleiterbauteils (2) gleichzeitig Lötverbindungen zwischen den Kontaktflächen (43) des Halbleiterchips (4) und Kontaktanschlussflächen (81) eines Schaltungsträgers (8) hergestellt werden.Method for producing an electronic semiconductor component with the following method steps: - providing a semiconductor chip ( 4 ) with contact surfaces ( 43 ) on an active front side ( 41 ), - providing a cup-shaped edge protection ( 6 ) of a temperature shrinking material with a flat top ( 61 ), raised side edges ( 62 ) and a retracted edge ( 63 ), - applying the edge protection ( 6 ) on the semiconductor chip ( 4 ), the top ( 61 ) of the edge protector ( 6 ) on the passive back ( 42 ) of the semiconductor chip ( 4 ) and wherein the side edges ( 62 ) of the edge protector ( 6 ) the chip side edges ( 44 ), - heating of the semiconductor component ( 2 ), whereby the edge protection shrinks and its retracted edge ( 63 ) the active front side ( 41 ) of the semiconductor chip ( 4 ) peripherally surrounds and tightly encloses, - mounting the semiconductor chip ( 4 ) by means of flip-chip technology on a circuit carrier ( 8th ), wherein upon heating of the semiconductor device ( 2 ) at the same time solder joints between the contact surfaces ( 43 ) of the semiconductor chip ( 4 ) and contact pads ( 81 ) of a circuit carrier ( 8th ) getting produced. Verfahren nach Anspruch 1, wobei das unter Temperatureinwirkung schrumpfende Material des Kantenschutzes (6) eine Schrumpffolie ist.Method according to claim 1, wherein the temperature-shrinking material of the edge protection ( 6 ) is a shrink film. Verfahren nach Anspruch 1 oder 2, wobei der Kantenschutz (6) der Größe und Kontur des Halbleiterchips (4) entspricht.Method according to claim 1 or 2, wherein the edge protection ( 6 ) of the size and contour of the half lead terchips ( 4 ) corresponds. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine die passive Rückseite (42) des Halbleiterchips (4) bedeckende Oberseite (61) des Kantenschutzes (6) zumindest teilweise offen ist.Method according to one of the preceding claims, wherein one of the passive back ( 42 ) of the semiconductor chip ( 4 ) covering top ( 61 ) of the edge protector ( 6 ) is at least partially open. Verfahren nach Anspruch 4, wobei die Oberseite (61) des Kantenschutzes (6) eine Öffnung (64) aufweist, die etwas kleiner als die passive Rückseite (42) des Halbleiterchips (4) ist.Method according to claim 4, wherein the upper side ( 61 ) of the edge protector ( 6 ) an opening ( 64 ), which is slightly smaller than the passive back ( 42 ) of the semiconductor chip ( 4 ). Verfahren nach Anspruch 4, wobei die Oberseite (61) des Kantenschutzes (6) eine Vielzahl von Durchbrüchen (65) aufweist.Method according to claim 4, wherein the upper side ( 61 ) of the edge protector ( 6 ) a variety of breakthroughs ( 65 ) having.
DE10211729A 2002-03-18 2002-03-18 Method for producing an electronic semiconductor component Expired - Fee Related DE10211729B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10211729A DE10211729B4 (en) 2002-03-18 2002-03-18 Method for producing an electronic semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10211729A DE10211729B4 (en) 2002-03-18 2002-03-18 Method for producing an electronic semiconductor component

Publications (2)

Publication Number Publication Date
DE10211729A1 DE10211729A1 (en) 2003-10-16
DE10211729B4 true DE10211729B4 (en) 2008-07-03

Family

ID=28050689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10211729A Expired - Fee Related DE10211729B4 (en) 2002-03-18 2002-03-18 Method for producing an electronic semiconductor component

Country Status (1)

Country Link
DE (1) DE10211729B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229285A (en) * 2010-09-27 2013-07-31 吉林克斯公司 Corner structure for IC chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778925A (en) * 1993-09-06 1995-03-20 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture
US5583370A (en) * 1994-03-04 1996-12-10 Motorola Inc. Tab semiconductor device having die edge protection and method for making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778925A (en) * 1993-09-06 1995-03-20 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacture
US5583370A (en) * 1994-03-04 1996-12-10 Motorola Inc. Tab semiconductor device having die edge protection and method for making the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mahajanm R., Brown, K., Atluri, V: The Evolution of Microprocessor Packaging, Intel Technolgy Journal Q3, 2000, S. 1-10 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229285A (en) * 2010-09-27 2013-07-31 吉林克斯公司 Corner structure for IC chip
CN103229285B (en) * 2010-09-27 2016-03-09 吉林克斯公司 For the corner structure of integrated circuit (IC) chip

Also Published As

Publication number Publication date
DE10211729A1 (en) 2003-10-16

Similar Documents

Publication Publication Date Title
DE10129388B4 (en) Method for producing an electronic component
DE10333841B4 (en) A method of producing a benefit having semiconductor device locations arranged in rows and columns and methods of making a semiconductor device
EP2422367B1 (en) Encapsulated circuit device for substrates with absorption layer and method for producing the same
DE10049288B4 (en) Electronic components and a film tape for packaging bond wire connections of electronic components and their manufacturing processes
DE102005027356B4 (en) Semiconductor power device stack in flat conductor technology with surface-mountable external contacts and a method for producing the same
DE112014002322T5 (en) Semiconductor device and semiconductor device manufacturing method
DE10222608B4 (en) Semiconductor device and method for manufacturing the same
DE102012104761A1 (en) Method for producing a semiconductor device
DE10027852A1 (en) Method for arranging a semiconductor chip on a substrate and semiconductor element suitable for arranging on a substrate
DE102004041088B4 (en) Semiconductor component in flat conductor technology with a semiconductor chip and method for its production
DE19618976C2 (en) Resin sealed semiconductor device
DE10232788B4 (en) Electronic component with a semiconductor chip on a system carrier, system carrier and method for producing an electronic component
DE10240460A1 (en) Universal semiconductor package with pre-crosslinked plastic investment materials and process for producing the same
DE102005061015B4 (en) A method of manufacturing a semiconductor device having a vertical semiconductor device
DE102005054268B4 (en) Method for producing a semiconductor device with at least one semiconductor chip
DE10141571B4 (en) A method of assembling a semiconductor device and integrated circuit fabricated therewith that is suitable for three-dimensional, multi-layered circuits
DE102004010956B4 (en) Semiconductor device with a thin semiconductor chip and a rigid wiring substrate and method for the production and further processing of thin semiconductor chips
DE10211729B4 (en) Method for producing an electronic semiconductor component
DE102006024147B3 (en) An electronic module including a semiconductor device package and a semiconductor chip and method of making the same
DE19639934A1 (en) Method for flip-chip contacting of a semiconductor chip with a small number of connections
DE10303588B3 (en) Vertical assembly process for semiconductor devices
DE10233641A1 (en) Circuit and process for connecting an integrated circuit to a substrate in chip size and wafer level packages uses a frame and elastic contact between electrical contacts
DE10319782B4 (en) Optoelectronic semiconductor component with a chip carrier element
DE102006024943A1 (en) A design and method for mounting a die on a leadframe in a semiconductor device
EP1466364B1 (en) Panel for electronic components and method for the production thereof

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee