DE10203373A1

DE10203373A1 - Schaltungsanordnung und Verfahren für ein elektronisches System zur zeitverzögerten Ausgabe eines Schaltsignals

Info

Publication number: DE10203373A1
Application number: DE10203373A
Authority: DE
Inventors: Herbert Haller; Harald Schurz
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 2002-01-29
Filing date: 2002-01-29
Publication date: 2003-08-07
Anticipated expiration: 2022-01-30
Also published as: FR2835325A1; US20030174006A1; DE10203373B4; FR2835325B1; US6784713B2

Abstract

Um eine sichere zeitverzögerte Signalausgabe bei einem einfachen redundanten Aufbau einer Schaltungsanordnung (1) zu gewährleisten, ist vorgesehen, dass ein gemeinsames Stellglied (8) auf zwei Zeitglieder (9, 10) mit zugehörigen A/D-Wandler (18 bzw. 19) wirkt. Hierbei wird die durch das Stellglied (8) vorgegebene und für die Ausgabe des Schaltsignals (20, 21) relevante Zeitverzögerung mittels einer Differenzbildung zwischen einem messtechnisch erfassten Gesamtwiderstand (R¶GM¶) und einem messtechnisch erfassten ersten Teilwiderstand (R¶T1M¶) und einem anschließenden Vergleich der einen rechnerisch ermittelten zweiten Teilwiderstand (R¶T2R¶) wiedergegebenen Differenz mit einem messtechnisch ermittelten zweiten Teilwiderstand (R¶T2M¶) ermittelt und bei Übereinstimmung des messtechnisch und des rechnerisch ermittelten zweiten Teilwiderstandes (R¶T2M¶, R¶T2R¶) das Schaltsignal (20, 21) zeitverzögert ausgegeben.

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung und auf ein Verfahren für ein elektronisches System, insbesondere auf eine sicherheitsgerichtete Steuerung, zur zeitverzögerten Ausgabe eines Schaltsignals gemäß Patentanspruch 1 bzw. ein Verfahren gemäß Patentanspruch 7.
Eine derartige Schaltungsanordnung und ein derartiges Verfahren dienen beispielsweise als Teil eines NOT-AUS- oder Sicherheits-Schaltkreises bzw. insbesondere als Teil einer sicherheitsgerichteten Steuerung dazu, die Schaltsignale eines an einer Schutzumwehrung, z. B. an einer Schutztür, angeordneten Sicherheits-Schalters oder -signalgebers zu verarbeiten.
In Abhängigkeit von der jeweiligen Position der Schutzumwehrung und demnach auch von der jeweiligen Schaltstellung des Sicherheits-Schalters oder -signalgebers erfolgt dann eine unmittelbare Stillsetzung bzw. insbesondere eine zeitverzögerte Freigabe eines innerhalb der Schutzumwehrung angeordneten Anlagenteils. Diese Schaltungsanordnung kommt insbesondere bei bewegten Anlagenteilen, die beispielsweise auf Grund ihrer Massenträgheit Nachlaufzeiten aufweisen, zum Einsatz.
Im einzelnen bedeutet dies, dass sicherheitsbezogene Teile von Steuerungen und/oder ihre Schutzeinrichtungen als auch ihre Bauteile in Übereinstimmung mit den zutreffenden Normen so gestaltet, gebaut, ausgewählt, zusammengestellt und kombiniert werden müssen, dass sie den zu erwartenden Einflüssen standhalten können.
Um diesen Anforderungen gerecht zu werden, werden zum einen ein Großteil der Steuerungen, Systeme oder Schaltungen in der Sicherheitstechnik redundant aufgebaut und darüber hinaus zum anderen Funktionsblöcke in bestimmbaren Zeitabständen überprüft. Bei sicherheitsgerichteten programmierbaren elektronischen Steuerungen bzw. Systemen wurden bislang deshalb zwei sich gegenseitig überwachende Controller mit zweifach vorgesehenen Bauteilen zur Einstellung und Signalübertragung eingesetzt.

Es ist die Aufgabe der vorliegenden Erfindung eine sichere zeitverzögerte Signalausgabe bei einem einfachen redundanten Aufbau der Schaltungsanordnung zu gewährleisten.

Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Patentanspruchs 1 gelöst; vorteilhafte Ausgestaltungen der Schaltungsanordnung sind jeweils Gegenstand der Ansprüche 2 bis 7. Ein vorteilhaftes Verfahren zur rechnerischen und messtechnischen Ermittlung der vorgegebenen Zeitverzögerung und zur Verarbeitung der, für die Ausgabe des Schaltsignals relevanten, Zeitverzögerung ist Gegenstand des Anspruchs 8.

Gegenüber einer herkömmlichen Schaltungsanordnung mit zwei diskret aufgebauten Zeitgliedern und mit jeweils einem Stellglied, deren Widerstandwerte unabhängig voneinander ermittelt werden, kann erfindungsgemäß eine Einsparung eines der beiden kostenintensiven - da mit geringen Bauteiltoleranzen versehenen - Stellglieder erzielt werden. Hierbei dient das nunmehr alleinige Stellglied als gemeinsames Einstellelement zur Vorgabe einer Zeitverzögerung. Einerseits wird dadurch ein einfacher und demnach günstiger Aufbau und eine vereinfachte Fertigung der Schaltungsanordnung und andererseits eine Verringerung der einflussnehmenden Bauteiltoleranzen bewirkt.

Mit Vorteil können bestehende Speichermedien und Steuerungselemente zur Hinterlegung bzw. Umsetzung eines dem Verfahren gemäß Anspruch 7 zugrundeliegenden Programms genutzt werden.

Hierbei wird anhand eines Verfahrens der Gesamtwiderstand der Schaltungsanordnung, ein erster Widerstandszweig als Teil des erstes Zeitgliedes und aus deren Differenz der verbleibende und zweite Widerstandszweig als Teil des zweiten Zeitgliedes wie auch der zweite Widerstandszweig separat ermittelt. Bei einem darauffolgenden Vergleich kann auf einfache Weise eine ggf. vorhandene Bauteiltoleranz der Widerstände der beiden Widerstandszweige ermittelt werden, wodurch der redundanten Sicherheitsanforderung Rechnung getragen wird.

Die Erfindung sowie vorteilhafte Ausgestaltungen gemäß Merkmalen der Unteransprüche werden im folgenden anhand in der Zeichnung dargestellter Ausführungsbeispiele näher erläutert; darin zeigen:
Fig. 1 eine Schaltungsanordnung gemäß Patentanspruch 1 mit redundant aufgebauten RC-Gliedern und Controllern, und
Fig. 2 ein Ablaufdiagramm gemäß des Verfahrens nach Patentanspruch 7.
In Fig. 1 ist eine Schaltungsanordnung 1 für ein elektronisches System, insbesondere für eine sicherheitsgerichtete Steuerung, gezeigt, die zur zeitverzögerten Ausgabe von Schaltsignalen dient. Die Schaltungsanordnung 1 ist hierbei mit einer ersten und einer zweiten miteinander kommunizierenden und redundant aufgebauten Steuerungseinheit 2 bzw. 3 versehen. Die Steuerungseinheiten 2, 3 können dabei als Teil oder in Form eines jeweils korrespondierenden ersten bzw. zweiten Controllers 4 bzw. 5, insbesondere Microcontrollers, eingesetzt werden und ggf. in Form eines programmierbaren Logikbausteins ausgeführt sein. Der programmierbare Logikbaustein kann hierbei hersteller- und/oder anwenderseitig programmiert werden.
Die erste wie auch die zweite Steuerungseinheit 2 bzw. 3 ist jeweils an einem ersten beschaltbaren Anschluss 6 bzw. 7 mit lediglich einem Stellglied 8 verbunden, das in Form eines einstellbaren elektrischen passiven Bauteils und dieses gemäß Fig. 1 in Form eines einstellbaren Widerstandes R_P oder durch äquivalente Mittel ausgestaltet sein kann. Das gemeinsame Stellglied 8 ist seinerseits mit einem ersten und einem redundanten zweiten Zeitglied 9 bzw. 10 verbunden. Die beiden Zeitglieder 9, 10 sind beispielhaft jeweils in Form eines RC- Gliedes mit einem Widerstand R₁ bzw. R₂ und einem Kondensator C₁ bzw. C₂ versehen, können jedoch optional äquivalente Mittel aufweisen bzw. durch solche ausgestaltet sein.
Die Widerstände R₁, R₂ sind mit den zugehörigen Kondensatoren C₁ bzw. C₂ in Reihe geschaltet, wobei jeweils am Mittenabgriff ein erster bzw. einer zweiter Vorwiderstand R_V1 bzw. R_V2 abzweigt und diese mit jeweils einem zweiten beschaltbaren Anschluss 11 bzw. 12 der Steuerungseinheiten 2 bzw. 3 verbunden sind, wobei die beiden Kondensatoren C₁, C₂ auf einem Massepotential 13 liegen. Die beiden Steuerungseinheiten 4, 5 der beiden Zeitglieder 9 bzw. 10 dienen dabei zur rechnerischen und messtechnischen Ermittlung der mittels des Stellgliedes 8 vorgegebenen Zeitverzögerung und zur Verarbeitung der, für die Ausgabe des Schaltsignals 20, 21 relevanten, Zeitverzögerung.
Die beiden Steuerungseinheiten 2, 3 umfassen und steuern weiterhin je einen Schaltausgang 14 bzw. 1, die mit jeweils einem ersten bzw. einem zweiten elektrischen Modul 16 bzw. 17, insbesondere einem Ausgangstreiber, in Verbindung stehen. Der zweite Controller 5 schaltet seinen Schaltausgang 15 bei einer Sensoranforderung - z. B. Not-Aus - unverzögert aus; hingegen schaltet der erste Controller 4 seinen Schaltausgang 14 zeitverzögert bzw. -versetzt aus. Die Zeitverzögerung ist hierbei direkt zum eingestellten Widerstandswert x.R_p des Stellgliedes 8 proportional, wird jedoch erst nach ruhendem Stellglied 8 im jeweiligen Controller 4, 5 aktualisiert. Der hierbei gegebene Aufbau der Schaltungsanordnung 1 wirkt im Sinne eines ersten und eines zweiten diskreten A/D-Wandlers 18 bzw. 19.
Durch den Aufbau der beiden A/D-Wandler 18, 19 mit einem gemeinsamen Stellglied 8, können demzufolge Einsparungen durch die Reduzierung der Bauteile und des Fertigungsaufwandes verbucht werden. Eine exakte Positionierung zweier hintereinander angeordneter Stellglieder und eine damit einhergehende präzise Durchführung der Drehachse, wie es bei separat aufgebauten A/D-Wandler notwendig ist, kann demnach vermieden werden. Gegenüber einem herkömmlichen Aufbau mit zwei diskreten A/D-Wandlern und zwei separaten Stellgliedern in Form von kodierten Steckern oder Schiebeschaltern ermöglicht die Schaltungsanordnung 1 gemäß Patentanspruch 1 eine stufenlose Feineinstellung. Zudem erlaubt eine Verwendung von einstellbarem passiven Bauteilen an Stelle eines Schiebeschalters einen Einsatz eines kostengünstigen Controllers mit im Vergleich zum Schiebeschalter weniger Ein- bzw. Ausgängen.
In Fig. 2 ist ein verfahrensgemäßes Ablaufdiagramm gezeigt, das im wesentlichen zur rechnerischen und messtechnischen Ermittlung einer vorgegebenen Zeitverzögerung und zur Verarbeitung der, für die Ausgabe eines Schaltsignals 20, 21 relevanten, Zeitverzögerung dient.
Eingangs erfolgt hierbei eine messtechnische Ermittlung eines den jeweiligen Widerstand R₁, R₂ bzw. R_P des ersten und des zweiten Zeitgliedes 9 bzw. 10 sowie des Stellgliedes 8 repräsentierenden Gesamtwiderstandes R_GM. Dann wird eine messtechnische Ermittlung eines den jeweiligen Widerstand R₁ bzw. R_P des ersten Zeitgliedes 9 und des Stellgliedes 8 repräsentierenden ersten Teilwiderstandes R_T1M vorgenommen.
Anschließend erfolgt eine rechnerische Ermittlung eines den jeweiligen Widerstand R₂ bzw. R_P des zweiten Zeitgliedes 10 und des Stellgliedes 8 repräsentierenden zweiten Teilwiderstandes R_T2R durch Subtraktion des ersten Teilwiderstandes R_T1Mvom Gesamtwiderstand R_GM. Dann wird eine messtechnische Ermittlung des den jeweiligen Widerstand R₂ bzw. R_P des zweiten Zeitgliedes 10 und des Stellgliedes 8 repräsentierenden zweiten Teilwiderstandes R_T2M eingeleitet. Abschließend erfolgt dann ein Vergleich des rechnerisch ermittelten zweiten Teilwiderstandes R_T2R mit dem messtechnisch ermittelten zweiten Teilwiderstand R_T2M und eine zeitverzögerte Ausgabe des Schaltsignals 20, 21 in Abhängigkeit des Vergleichs.
Gemäß Fig. 1 und Fig. 2 arbeiten der erste und der zweite Controller 4 bzw. 5 als Master bzw. Slave alternierend in einem definierbaren Intervall, welches beispielsweise 5 s betragen kann. Beide Controller 4, 5 werten dabei den jeweils zugehörigen A/D-Wandler 18 bzw. 19 unabhängig voneinander aus. Lediglich der an der aktuellen Auswertung nicht beteiligt Controller - hier beispielsweise der zweite Controller 5 - schaltet seinen ersten beschaltbaren Anschluss 7, auch Pin genannt, auf Eingang und demnach hochohmig. Sein zweiter beschaltbarer Anschluss 12 wird auf Ausgang und Spannungspegel "high" also spannungsbeaufschlagt geschaltet. In dieser so genannten Grundstellung - auch setup genannt - können auch beide ersten beschaltbaren Anschlüsse 6, 7 auf Eingang gesetzt werden, wodurch die gesamte elektrische Verbindung zum Stellglied 8 hochohmig und ebenfalls ein Stromfluss zu R_P verhindert wird.
Der auswertende erste Controller 4 leitet dann eine Entladung des ersten Kondensators C₁ ein, indem die beiden zugehörigen beschaltbaren Anschlüsse 6, 11 spannungsfrei also auf Spannungspegel "low" geschaltet werden. Ein Schalten des zweiten beschaltbaren Anschlusses 11 auf Ausgang und Spannungspegel "low" legt diesen auf Masse und führt gleichfalls zur Entladung des ersten Kondensators C₁. Danach werden bei der Messung der Ladezeit über den Gesamtwiderstand R_GM aus den Widerständen R_P, R₁ und R₂ des Stellgliedes 8, des ersten und des zweiten Zeitgliedes 9 bzw. 10 der erste und der zweite beschaltbare Anschluss 6 bzw. 11 hochohmig geschaltet.
Ein Zähler in dem ersten und/oder in dem zweiten Controller 4 bzw. 5 wird nun so lange inkrementiert, bis der zweite beschaltbare Anschluss 11 am ersten Vorwiderstand R_V1 einen Spannungspegel "high" erkennt. Der so ermittelte Zählwert wird dann als Gesamtladezeit in dem ersten und/oder in dem zweiten Controller 4 bzw. 5 abgespeichert. Je nach Controller ist der Spannungspegel bestimmbar und bewirkt umso schneller die gewünschte Zeitverzögerung, je schneller er erreicht wird.
Bei der Messung der über das Stellglied 8 eingestellten Verzögerungszeit wird der erste Kondensator C₁ entladen und danach die Ladezeit über die dem Gesamtwiderstand R_GM entsprechende Widerstandskette gemessen. Der darin enthaltene Widerstand R_P des Stellgliedes 8 ist hierbei mit einem Einstellfaktor x versehen. Hierbei wird der zweite beschaltbare Anschluss 11 des ersten Controllers 4 auf Eingang und dadurch hochohmig und der erste beschaltbare Anschluss 6 des ersten Controllers auf Spannungspegel "high geschaltet. Der zweite beschaltbare Anschluss 12 des zweiten Controllers 5 wird zudem auf Ausgang und Spannungspegel "high" geschaltet.
Ein Ladestrom kann nun über die Widerstandskette fließen, wodurch der erste Kondensator allmählich geladen wird. Gleichzeitig wird ein Zähler gestartet, der so lange einen Zählwert erhöht, bis am zweiten beschaltbaren Anschluss 11 des ersten Controllers 4 Spannungspegel "high" anliegt. Dieser Zählwert, der sich indirekt aus der Widerstandskette und letztlich einen Zeitwert ergibt wird gespeichert. Anschließend wird der zweite beschaltbare Anschluss 11 des ersten Controllers 4 auf Ausgang und Spannungspegel "low" geschaltet, so dass sich der erste Kondensator C₂ entladen kann.
Je nach Master- oder Slave-Status setzen das erste wie auch das zweite Zeitglied 9 bzw. 10 ein gemeinsames Eingangssignal 14 jeweils für sich in ein erstes bzw. in ein zweites zeitverzögertes Ausgangssignal 15 bzw. 16 um. Das Eingangssignal 14 wird dabei über ein gemeinsames Stellglied 8 geführt, wodurch sich sowohl das erste als auch das zweite Zeitglied 9 bzw. 10 hinsichtlich der jeweiligen Zeitverzögerung einstellen lässt. Das Einlesen der eingestellten Zeitverzögerung erfolgt dabei durch die beiden A/D-Wandler 18, 19, wobei der zugehörige erste oder zweite Controller 4 bzw. 5 die durch das Stellglied 8 eingestellte Verzögerungszeit auswertet, was einer Umsetzung eines Analogsignals in ein Digitalsignal im Sinne einer Signalwandlung entspricht.
Die Auswertung der A/D-Wandler 18, 19 erfolgt für beide Controller 4, 5 unterschiedlich. Je nach Stellung des Stellgliedes 8 - beispielsweise Linksanschlag - berechnet der zweite Controller 5 einen ersten Zeitwert. Der erste Controller 4 berechnet demnach einen gesamten Zeitwert abzüglich des voreingestellten Zeitwertes. Der mit dem Linksanschlag korrelierende linke Widerstandszweig, auch Norm- oder Bezugszweig, ist der für die Zeitverzögerung relevante Teil. Bei Rechtsanschlag des Stellgliedes 8 verläuft die Auswertung in entsprechend umgekehrter Weise.
Für den erstgenannten Fall wird der zweite beschaltbare Anschluss 11 auf Eingang und der erste beschaltbare Anschluss 6 jeweils des ersten Controllers 4 auf Ausgang und Spannungspegel "high" geschaltet. Spannungspegel "high" entspricht beispielsweise einer Spannung von 5 V. Der erste Kondensator C₁ lädt sich über das eingestellte Stellglied 8 und den Widerstand R₁ des ersten Zeitgliedes auf. Der erste Controller 4 erfasst und speichert den Zeitwert dieses Abschnitts. Hierzu werden bei der Auswertung zwei Messungen hinsichtlich der Ladezeit durchgeführt.
Zuerst wird die Ladezeit über die Widerstandskette R_GM, R₁ und R₂ gemessen. Danach wird der erste Kondensator C₁ entladen und dann die Ladezeit über den eingestellten Widerstandswert des Stellgliedes 8 ((1 - x).R_P) und des Widerstandes R₁ des ersten Zeitgliedes 9 ermittelt. Der zweite Controller 10misst bei seiner Auswertung die Ladezeit des Kondensators über den eingestellten Widerstandswert des Stellgliedes 8 und des Widerstandes R₂ des zweiten Zeitgliedes 10.
Hierzu wird der zweite beschaltbare Anschluss 11 des ersten Controllers 4 auf Ausgang und Spannungspegel "low" geschaltet. Der erste Kondensator C₁ entlädt sich. Der zweite beschaltbare Anschluss 11 wird nun auf Eingang gesetzt, wobei der erste beschaltbare Anschluss 6 auf Ausgang und Spannungspegel "high" geschaltet wird. Der zweite Kondensator C2 lädt sich über das eingestellte Stellglied 8 und den Widerstand R₂ des zweiten Zeitgliedes 10 auf. Der zweite Controller 5 erfasst und speichert den damit ermittelten Zeitwert für diesen Ladeabschnitt. Das Ergebnis der zweiten Messung hinsichtlich der Ladezeit wird von der ersten Messung abgezogen. Das Resultat dieser Subtraktion ist gleich dem gemessenen Zeitwert des zweiten Controllers 5. Verfahrensgemäß stellt sich die Abfolge der vorgenannten Schritte beispielhaft wie folgt dar:
T_m1 = (x.R_P+ R₁).C₂
T_m2 = ((R_p + R₁ + R₂).C₁) - ((((1 - x).R_P) + R₁).C₁)
T_m2 = ((R_P + R₁).C₁) + R₂.C₁- ((R_P + R₁).C₁) + x.R_P.C₁
T_m2 = (x.R_P + R₂).C₁
Dabei bedeuten:
x.R_P = eingestellter Widerstandswert am Stellglied 8
x = Einstellfaktor von beispielsweise 0,1 bis 1
T_m1 = Zeitwert der ersten Messung, und
T_m2 = Zeitwert der zweiten Messung

Hinweis

Der jeweilige Vorwiderstand R_V1 und R_V2 ist gegenüber den Widerständen R_P, R₁ und R₂ des Stellgliedes 8, des ersten und des zweiten Zeitgliedes 9 bzw. 10 vernachlässigbar.
Der anschließende Vergleich des rechnerisch ermittelten Wertes und dem messtechnisch ermittelten Wertes ermöglicht die Ermittlung einer ggf. vorhandenen Differenz und erlaubt einen mittelbaren Vergleich der sich aus den Widerstandswerten ergebenden Zeitwerten. Sofern eine Differenz, welche über ein definierbares Toleranzband hinausgeht, festgestellt wird, erfolgt keine Ausgabe des Schaltsignals 20, 21 in Abhängigkeit der Zeitverzögerung; die Schaltungsanordnung 1 erfüllt demnach in diesem Fall die Anforderungen an eine sicherheitsgerichtete, redundante Steuerung.
Die Ermittlung der jeweiligen Zeitverzögerung beinhaltet zudem eine Überwachung der Einstellwerte und demnach eine Überwachung des entsprechenden Ausgangssignals und der jeweiligen Toleranzvorgaben. Die Berechnung der beiden Verzögerungszeiten zeigt, dass nur die Bauteiltoleranzen der beiden Kondensatoren C₁ und C₂ eine Auswirkung auf das Ergebnis haben. Somit beträgt die erlaubte Abweichung der beiden Messergebnisse die zweifache Toleranz der Kondensatoren C₁ und C₂. Bei Kondensatoren mit einer Toleranz von beispielsweise ±2% ergibt sich demnach eine Abweichung von 4%.
Um Kurzschlüsse am Stellglied 8 zu erkennen, wird in der/dem Software/Programm eine Gesamtladezeit festgelegt. In diese Gesamtladezeit müssen alle Bauteiltoleranzen eingerechnet werden. Liegt die Ladezeit über allen Widerständen R_P, R₁ und R₂ außerhalb dieser Toleranz, erkennt einer oder beide der Controller 4 bzw. 5 einen Fehler und verzweigt z. B. in eine Fehlerroutine. Folglich werden die Schaltausgänge 14, 15 abgeschaltet und ein wird beispielsweise ein Fehlercode generiert, der eine Fehleranzeige zur Folge haben kann. Bei einer Bauteildrift wird ebenfalls ein Fehler erkannt, sofern die Drift eine erlaubte Toleranz überschreitet. Bei Unterbrechungen am Stellglied 8 bzw. bei einem Kurzschluss eines der Kondensatoren C₁, C₂ erkennt der jeweilige Controller 4, 5 am Überlauf des Watchdog-Counters einen Fehler - da beschaltbarer Anschluss des entsprechenden Controllers nie Spannungspegel "high" erreicht - und verzweigt in eine Fehlerroutine.
Selbstverständlich können die Schaltungsanordnung 1 und das zugehörige Verfahren auch so ausgelegt werden, dass der rechte Widerstandszweig der für die Zeitverzögerung relevante Teil ist. Grundsätzlich ist das Verfahren für beide Widerstandszweige identisch, jedoch wird das Messergebnis des Gesamtwiderstandes R_GM des ersten Controllers 4 verworfen, da dieser nur den zweiten Teilwiderstand R_T2M ermittelt.
Die zuvor erläuterte Erfindung kann wie folgt zusammengefasst werden:
Um eine sichere zeitverzögerte Signalausgabe bei einem einfachen redundanten Aufbau einer Schaltungsanordnung 1 zu gewährleisten, ist vorgesehen, dass ein gemeinsames Stellglied 8 auf zwei Zeitglieder 9, 10 mit zugehörigen A/D-Wandler 18 bzw. 19 wirkt. Hierbei wird die durch das Stellglied 8 vorgegebene und für die Ausgabe des Schaltsignals 20, 21 relevante Zeitverzögerung mittels einer Differenzbildung zwischen einem messtechnisch erfassten Gesamtwiderstand R_GM und einem messtechnisch erfassten ersten Teilwiderstand R_T1M und einem anschließenden Vergleich der einen rechnerisch ermittelten zweiten Teilwiderstand R_T2R wiedergebenden Differenz mit einem messtechnisch ermittelten zweiten Teilwiderstand R_T2M ermittelt und bei Übereinstimmung des messtechnisch und des rechnerisch ermittelten zweiten Teilwiderstandes R_T2M, R_T2R das Schaltsignal 20, 21 zeitverzögert ausgegeben.

Claims

1. Schaltungsanordnung (1) für ein elektronisches System, insbesondere für eine sicherheitsgerichtete Steuerung, zur zeitverzögerten Ausgabe eines Schaltsignals (20, 21)
mit einem ein Eingangssignal (22) in ein erstes zeitverzögertes Ausgangssignal (23) umsetzenden ersten Zeitglied (9) sowie in ein zweites zeitverzögertes Ausgangssignal (24) umsetzenden, zu dem ersten Zeitglied (9) redundanten, zweiten Zeitglied (10);
mit einem gemeinsamen Stellglied (8) für das Eingangssignal (22) sowohl des ersten als auch des zweiten Zeitgliedes (9 bzw. 10);
mit jeweils einer Steuerungseinheit (2, 3) je Zeitglied (9 bzw. 10) zur rechnerischen und messtechnischen Ermittlung der mittels des Stellgliedes (8) vorgegebenen Zeitverzögerung und zur Verarbeitung der, für die Ausgabe des Schaltsignals (20, 21) relevanten, Zeitverzögerung.

2. Schaltungsanordnung nach Anspruch 2, mit einer Ausgestaltung des Zeitglieds (9, 10) in Form eines RC-Gliedes.

3. Schaltungsanordnung nach Anspruch 1, mit einer Ausgestaltung des Stellgliedes in Form eines einstellbaren elektrischen passiven Bauteils.

4. Schaltungsanordnung nach Anspruch 4, mit einer Ausgestaltung des passiven Bauteils in Form eines einstellbaren Widerstandes (R_P).

5. Schaltungsanordnung nach Anspruch 1, mit der jeweiligen Steuerungseinheit (2, 3) als Teil oder in Form eines Controllers (4, 5).

6. Schaltungsanordnung nach Anspruch 1 oder 6, mit einer Ausgestaltung der jeweiligen Steuerungseinheit (2, 3) in Form eines programmierbaren Logikbausteins.

7. Verfahren zu der rechnerischen und messtechnischen Ermittlung der vorgegebenen Zeitverzögerung und zu der Verarbeitung der, für die Ausgabe des Schaltsignals (20, 21) relevanten, Zeitverzögerung nach Anspruch 1 mit einer Ausbildung des Zeitglieds (9, 10) als RC-Glied und mit einer Ausgestaltung des Stellgliedes (8) als einstellbarer Widerstand (R_P) mit folgenden Verfahrensschritten:
Messtechnische Ermittlung eines den jeweiligen Widerstand (R₁, R₂ bzw. R_P) des ersten und des zweiten Zeitgliedes (9 bzw. 10) sowie des Stellgliedes (8) repräsentierenden Gesamtwiderstandes (R_GM);
Messtechnische Ermittlung eines den jeweiligen Widerstand (R₁ bzw. R_P) des ersten Zeitgliedes (9) und des Stellgliedes (8) repräsentierenden ersten Teilwiderstandes (R_T1M);
Rechnerische Ermittlung eines den jeweiligen Widerstand (R₂ bzw. R_P) des zweiten Zeitgliedes (10) und des Stellgliedes (8) repräsentierenden zweiten Teilwiderstandes (R_T2R) durch Subtraktion des ersten Teilwiderstandes (R_T1M) vom Gesamtwiderstand (R_GM);
Messtechnische Ermittlung des den jeweiligen Widerstand (R₂ bzw. R_P) des zweiten Zeitgliedes (10) und des Stellgliedes (8) repräsentierenden zweiten Teilwiderstandes (R_T2M);
Vergleich des rechnerisch ermittelten zweiten Teilwiderstandes (R_T2R) mit dem messtechnisch ermittelten zweiten Teilwiderstand (R_T2M) und zeitverzögerte Ausgabe des Schaltsignals (20, 21) in Abhängigkeit des Vergleichs.