DE102023123339A1 - DMOS transistor with Schottky contact and method for its production - Google Patents

DMOS transistor with Schottky contact and method for its production Download PDF

Info

Publication number
DE102023123339A1
DE102023123339A1 DE102023123339.4A DE102023123339A DE102023123339A1 DE 102023123339 A1 DE102023123339 A1 DE 102023123339A1 DE 102023123339 A DE102023123339 A DE 102023123339A DE 102023123339 A1 DE102023123339 A1 DE 102023123339A1
Authority
DE
Germany
Prior art keywords
region
bulk
polarity
dmos transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023123339.4A
Other languages
German (de)
Inventor
Thomas Rotter
Nils J. Kimmel
Heiko Pera
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elmos Semiconductor SE
Original Assignee
Elmos Semiconductor SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elmos Semiconductor SE filed Critical Elmos Semiconductor SE
Priority to DE102023123339.4A priority Critical patent/DE102023123339A1/en
Publication of DE102023123339A1 publication Critical patent/DE102023123339A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Abstract

Die Erfindung betrifft einen DMOS-Transistor mit einem Halbleitermaterial (10), einem in oder auf dem Halbleitermaterial (10) definierten Bulk-Gebiet (12) einer ersten Polarität und einem in dem Bulk-Gebiet (12) ausgebildeten Body-Bereich (18) der ersten Polarität. Ferner ist in dem Bulk-Gebiet (12) an den Body-Bereich (18) angrenzend ein Drift-Bereich (36) ausgebildet, der eine zur ersten Polarität entgegengesetzten zweite Polarität aufweist. In oder auf dem Body-Bereich (18) ist ein Source-Bereich (24) der zweiten Polarität ausgebildet. Auf dem Halbleitermaterial (10) ist eine Gate-Elektrode (22) angeordnet, die innerhalb des Body-Bereichs (18) zwischen dem Source-Bereich (24) und dem Drift-Bereich (36) einen Kanal-Bereich (20) definiert und den Drift-Bereich (36) überlappt. In oder auf dem Drift-Bereich (36) ist ein Drain-Bereich (40) der zweiten Polarität ausgebildet, der einen Drain-Anschlussbereich (41) aufweist, wobei der Drain-Anschlussbereich (41) zur Bildung mindestens eines Schottky-Kontakts für das Bulk-Gebiet (12) ein das Bulk-Gebiet (12) kontaktierendes, insbesondere metallisches Material aufweist. The invention relates to a DMOS transistor with a semiconductor material (10), a bulk region (12) of a first polarity defined in or on the semiconductor material (10) and a body region (18) formed in the bulk region (12). the first polarity. Furthermore, a drift region (36) is formed in the bulk region (12) adjacent to the body region (18), which has a second polarity that is opposite to the first polarity. A source region (24) of the second polarity is formed in or on the body region (18). A gate electrode (22) is arranged on the semiconductor material (10), which defines a channel region (20) within the body region (18) between the source region (24) and the drift region (36). overlaps the drift area (36). A drain region (40) of the second polarity is formed in or on the drift region (36), which has a drain connection region (41), the drain connection region (41) being used to form at least one Schottky contact for the Bulk region (12) has a material that contacts the bulk region (12), in particular metallic material.

Description

Die Erfindung betrifft einen DMOS-Transistor mit Schottky-Kontakt sowie ein Verfahren zur Herstellung eines solchen Transistors.The invention relates to a DMOS transistor with Schottky contact and a method for producing such a transistor.

Um vergleichsweise große Spannungen von insbesondere 40 V und mehr schalten oder auf andere Art und Weise verarbeiten zu können, bedarf es entsprechend spannungsfester Halbleiterbauelemente. Als sehr praktikabel für das IC-Design bzw. -Layout hat sich die Methodologie bzw. Strategie herausgestellt, hochvoltfeste (HV-)Transistoren verschiedener Spannungsfestigkeitsklassen und Stromtragfähigkeiten durch Anpassung der Driftstrecke respektive der Transistorweite oder durch Einführung mehrerer „Finger“, d.h. mehrerer Drain-Anschlussbereiche, herzustellen. Hierdurch lassen sich laterale, HV-feste Bauelemente, insbesondere laterale Strukturen wie z.B. LDMOS-Transistoren in HV-CMOS- bzw. modernen BCD-Techniken konstruieren.In order to be able to switch or process comparatively large voltages of in particular 40 V and more in other ways, corresponding voltage-resistant semiconductor components are required. The methodology or strategy has proven to be very practical for IC design and layout: high-voltage (HV) transistors of different voltage strength classes and current carrying capacities by adapting the drift distance or the transistor width or by introducing several “fingers”, i.e. several drains. Connection areas. This allows lateral, HV-resistant components, in particular lateral structures such as LDMOS transistors, to be constructed using HV-CMOS or modern BCD technologies.

Während sich diese Vorgehensweise bei lateralen DMOS-Transistoren mit hoher Sperrfähigkeit (50 V und mehr) als vorteilhaft und praktikabel erwiesen hat, leitet sich die Konstruktion und das Layout von Schottky-Dioden bisher lediglich individuell ab, und zwar mit in der Regel nur geringen Freiheitsgraden, wobei eine vergleichsweise einfache Spannungs- und Weiten- Skalierung, wie bei den zuvor beschriebenen DMOS-Transistoren üblicherweise nicht gegeben ist. Schottky-Dioden haben gegenüber z.B. Dioden mit einem reinen pn-Übergang den Vorteil der schnelleren Geschwindigkeit beim Umschalten vom Sperr- in den Durchlasszustand und umgekehrt sowie eine geringere Durchlass-Spannung.While this approach has proven to be advantageous and practical for lateral DMOS transistors with high blocking capacity (50 V and more), the construction and layout of Schottky diodes has so far only been derived individually, and generally with only small degrees of freedom , whereby a comparatively simple voltage and width scaling, as with the DMOS transistors described above, is usually not possible. Compared to diodes with a pure pn junction, Schottky diodes have the advantage of a faster speed when switching from off to on state and vice versa, as well as a lower forward voltage.

Aufgabe der Erfindung ist es, die zuvor beschriebenen Nachteile beim Design und Layout von Schottky-Dioden mit hoher Sperrfestigkeit zu überwinden und eine universell anwendbare Methodik hierfür zu entwickeln.The object of the invention is to overcome the previously described disadvantages in the design and layout of Schottky diodes with high blocking strength and to develop a universally applicable methodology for this.

Zur Lösung dieser Aufgabe wird mit der Erfindung ein DMOS-Transistor vorgeschlagen, der versehen ist mit

  • - einem Halbleitermaterial,
  • - einem in oder auf dem Halbleitermaterial definierten Bulk-Gebiet einer ersten Polarität (z.B. n-dotiert oder - alternativ - p-dotiert),
  • - einem in dem Bulk-Gebiet ausgebildeten Body-Bereich der ersten Polarität,
  • - einem in dem Bulk-Gebiet ausgebildeten und an den Body-Bereich angrenzenden Drift-Bereich, der eine zur ersten Polarität entgegengesetzten zweite Polarität (z.B. p-dotiert oder - alternativ n-dotiert) aufweist,
  • - einem in oder auf dem Body-Bereich ausgebildeten Source-Bereich der zweiten Polarität,
  • - einer auf dem Halbleitermaterial angeordneten Gate-Elektrode, die innerhalb des Body-Bereichs zwischen dem Source-Bereich und dem Drift-Bereich einen Kanal-Bereich definiert und den Drift-Bereich überlappt, und
  • - einem angrenzend an den Drift-Bereich ausgebildeten Drain-Bereich der zweiten Polarität, der einen Drain-Anschlussbereich aufweist,
  • - wobei der Drain-Anschlussbereich zur Bildung mindestens eines Schottky-Kontakts für das Bulk-Gebiet ein das Bulk-Gebiet kontaktierendes Material, insbesondere ein metallisches Material aufweist.
To solve this problem, the invention proposes a DMOS transistor which is provided with
  • - a semiconductor material,
  • - a bulk region of a first polarity (e.g. n-doped or - alternatively - p-doped) defined in or on the semiconductor material,
  • - a body area of the first polarity formed in the bulk area,
  • - a drift region formed in the bulk region and adjacent to the body region, which has a second polarity opposite to the first polarity (e.g. p-doped or - alternatively n-doped),
  • - a source region of the second polarity formed in or on the body region,
  • - a gate electrode arranged on the semiconductor material, which defines a channel region within the body region between the source region and the drift region and overlaps the drift region, and
  • - a drain region of the second polarity formed adjacent to the drift region and having a drain connection region,
  • - wherein the drain connection region has a material contacting the bulk region, in particular a metallic material, to form at least one Schottky contact for the bulk region.

Die Erfindung betrifft ein Halbleiter-Bauteil mit sämtlichen oder einigen Elementen eines DMOS-Transistors, das alternativ als Schottky-Diode betrieben werden kann oder das wechselweise einerseits als Transistor und andererseits als Schottky-Diode genutzt werden kann. Der erfindungsgemäße DMOS-Transistor weist ein Bulk-Gebiet einer ersten Polarität auf (beispielsweise n-dotiert), das in ein Halbleitermaterial (beispielsweise schwach p-dotiertes Silizium) eingebracht ist. Das Bulk-Gebiet definiert sozusagen den Aktivbereich des Transistors. Innerhalb des Bulk-Gebiets ist der Body-Bereich des DMOS-Transistors ausgebildet, der ebenfalls die erste Polarität aufweist, also beispielsweise n-dotiert ist. Innerhalb des Bulk-Gebiets grenzt an den Body-Bereich der Drift-Bereich des DMOS-Transistors, der eine zur ersten Polarität entgegengesetzte zweite Polarität aufweist, also, um in diesem Beispiel zu bleiben, p-dotiert ist. In oder auf dem Body-Bereich ausgebildet ist ein Source-Bereich mit Source-Anschlussbereich zur Kontaktierung des Source-Bereichs. Auf dem Halbleitermaterial befindet sich in bekannter Art und Weise die Gate-Elektrode, die auf der Oberfläche des Halbleitermaterials innerhalb des Body-Bereichs zwischen dem Source-Bereich und dem Drift-Bereich angeordnet ist und einen Kanal-Bereich unter sich definiert, wobei die Gate-Elektrode bis über den neben dem Kanal-Bereich befindlichen Drift-Bereich hineinragt. In bekannter Art und Weise befindet sich im Drift-Bereich oder je nach verwendeter Technologie (beispielsweise LOCOS- oder STI-Technologie) auf dem Drift-Bereich eine Isolation, die einerseits den Drain-Bereich der zweiten Polarität (in diesem Beispiel p-dotiert) vom Kanal-Bereich und dem sich an diesen anschließenden Abschnitt des Drift-Bereichs elektrisch isoliert sowie andererseits diesen Drift-Bereich gegenüber der Gate-Elektrode elektrisch isoliert. Zur elektrischen Kontaktierung des Drain-Bereichs dient ein Drain-Anschlussbereich.The invention relates to a semiconductor component with all or some elements of a DMOS transistor, which can alternatively be operated as a Schottky diode or which can be used alternately as a transistor on the one hand and as a Schottky diode on the other. The DMOS transistor according to the invention has a bulk region of a first polarity (for example n-doped), which is introduced into a semiconductor material (for example weakly p-doped silicon). The bulk region defines the active area of the transistor, so to speak. The body region of the DMOS transistor, which also has the first polarity, i.e. is n-doped, for example, is formed within the bulk region. Within the bulk region, the drift region of the DMOS transistor borders the body region, which has a second polarity that is opposite to the first polarity, i.e., to stay with this example, is p-doped. A source area with a source connection area for contacting the source area is formed in or on the body area. In a known manner, the gate electrode is located on the semiconductor material and is arranged on the surface of the semiconductor material within the body region between the source region and the drift region and defines a channel region below it, the gate -Electrode extends beyond the drift area next to the channel area. In a known manner, there is an insulation in the drift area or, depending on the technology used (for example LOCOS or STI technology), on the drift area, which on the one hand covers the drain area of the second polarity (p-doped in this example). electrically insulated from the channel area and the section of the drift area adjoining this and, on the other hand, electrically insulated this drift area from the gate electrode. A drain connection area is used to electrically contact the drain area.

Insoweit entspricht also die Konstruktion des erfindungsgemäßen DMOS-Transistors dem bekannten Konzept.In this respect, the construction of the DMOS transistor according to the invention corresponds to the known concept.

Erfindungsgemäß ist nun vorgesehen, dass der Drain-Anschlussbereich nicht nur zur Kontaktierung des Drain-Bereichs vorgesehen ist, sondern auch eine Kontaktierung zum Bulk-Gebiet beinhaltet. Die Kontaktierung erfolgt mittels metallischen oder anderweitigen Materials (wie z.B. Polysilizium, Dielektrika und andere Materialien, deren Bandstruktur bzw. Fermi-Niveaus denen von metallischen Materialien im Wesentlichen gleicht), welches mit dem Halbleitermaterial einen Schottky-Kontakt ausprägen kann. Wegen der geringeren Dotierstoffkonzentration des Bulk-Gebiets gegenüber derjenigen des Drain-Bereichs entsteht zum Bulk-Gebiet hin ein Schottky-Kontakt, also eine Schottky-Diode, während auf Grund der hohen Dotierstoffkonzentration des Drain-Bereichs zwischen dem metallischen Material und dem Drain-Bereich wie üblich und gewünscht ein ohmscher Kontakt entsteht.According to the invention, it is now provided that the drain connection area is not only provided for contacting the drain area, but also includes contacting with the bulk area. The contact is made using a metallic or other material (such as polysilicon, dielectrics and other materials whose band structure or Fermi levels are essentially the same as those of metallic materials), which can form a Schottky contact with the semiconductor material. Because of the lower dopant concentration of the bulk region compared to that of the drain region, a Schottky contact, i.e. a Schottky diode, is created towards the bulk region, while due to the high dopant concentration of the drain region between the metallic material and the drain region As usual and desired, an ohmic contact is created.

Es sei an dieser Stelle kurz erwähnt, dass die Verhältnisse der einzelnen Gebiete und Bereiche hinsichtlich ihrer Dotierstoffkonzentrationen auch bei dem erfindungsgemäßen Konzept insbesondere so sind, wie es aus dem Stand der Technik bei DMOS-Transistoren und lateraler Schottky-Diode bekannt ist. So sind beispielsweise die Source- und Drain-Bereiche und auch der Bulk-Bereich, d.h. derjenige Bereich des Body-Bereichs, über den das Bulk-Gebiet elektrisch angeschlossen ist, am stärksten dotiert, weisen also die höchste Dotierstoffkonzentration auf. Diese drei Bereiche bilden mit ihren Metallkontaktierungen ohmsche Kontakte. Weniger stark dotiert als die zuvor beschriebenen drei Bereiche sind beispielsweise gegebenenfalls vorhandene „vergrabene“ Schichten (sogenannte Buried-Layer) unterhalb des Bulk-Gebiets bzw. zur Verwendung für die elektrische Verbindung des Halbleitersubstrats selbst bis zur Oberseite des Halbleitermaterials. Diese elektrische Verbindung dient also dem Substratanschluss, was grundsätzlich bekannt ist.It should be briefly mentioned at this point that the ratios of the individual regions and areas with regard to their dopant concentrations are also in the concept according to the invention in particular as is known from the prior art for DMOS transistors and lateral Schottky diodes. For example, the source and drain regions and also the bulk region, i.e. that region of the body region through which the bulk region is electrically connected, are doped the most, i.e. have the highest dopant concentration. These three areas form ohmic contacts with their metal contacts. For example, any “buried” layers (so-called buried layers) below the bulk region or for use for the electrical connection of the semiconductor substrate itself up to the top of the semiconductor material are less heavily doped than the three regions described above. This electrical connection serves to connect the substrate, which is basically known.

Weniger stark dotiert als die beiden zuvor beschriebenen vergrabenen Bereiche sind wiederum der Body-Bereich bzw. eine eventuell um den Drain-Bereich innerhalb des Drift-Bereichs ausgebildeten Zone, die für den graduellen Anstieg der Dotierstoffkonzentration des Drift-Bereichs bis zum Drain-Bereich sorgt, was allerdings optional ist. Wiederum weniger stark dotiert als die zuvor genannten Bereiche sind das Bulk-Gebiet und der Drift-Bereich. All diese Dotierstoffkonzentrationsrelationen sind grundsätzlich bekannt. Auch sind die typischen Wertebereiche dieser Dotierstoffkonzentrationen grundsätzlich bekannt und gegebenenfalls abhängig von der eingesetzten Technologie, weshalb an dieser Stelle und im Folgenden auf diese Parameter eines DMOS-Transistors bzw. einer Schottky-Diode nicht weiter eingegangen werden soll.Less heavily doped than the two buried regions described above are the body region or a zone possibly formed around the drain region within the drift region, which ensures the gradual increase in the dopant concentration of the drift region up to the drain region , which is optional. The bulk region and the drift region are again less heavily doped than the previously mentioned regions. All of these dopant concentration relationships are basically known. The typical value ranges of these dopant concentrations are also generally known and may depend on the technology used, which is why these parameters of a DMOS transistor or a Schottky diode will not be discussed further here and in the following.

Durch das erfindungsgemäße Konzept lässt sich nun ein z.B. lateraler HV-DMOS-Transistor, der auf Grund der Konstruktion seiner Driftzone einer bestimmten Sperrfähigkeitsklasse angehört, als Schottky-Diode betreiben. Die Gate-Elektrode und die Source- und Bulk-Anschlussbereiche werden dazu insbesondere kurzgeschlossen und bilden im Fall eines p-Typ Transistors die Kathode. Zwischen der Gate-Elektrode und dem Source- und/oder Bulk-Anschlussbereich kann auch noch ein ohmscher Widerstand vorhanden sein. Der Drain-Anschlussbereich bildet die Anode der Schottky-Diode, sowie der internen, stets präsenten Body-Diode. Innerhalb der lateralen HV-Struktur kommt es in vorteilhafter Weise zu einer örtlichen Aufteilung der Ströme beider Ladungsträgerarten Löchern und Elektronen, indem für den Fall der p-Dotierung des Drift-Bereichs die Löcher weiterhin innerhalb des Drift-Bereichs fließen können, während zusätzlich Elektronen innerhalb des Bulk-Gebietes fließen. Während der Stromfluss durch die Elektronen plausibel ist, erscheint dies auf den ersten Blick für die Löcher nicht gegeben. Jedoch wird der MOS-Transistorkanal für Löcher trotz einer nominellen Gate-Source-Spannung Vgs=0V Bedingung (siehe Kurzschluss Source/Gate) geöffnet durch eine deutliche Reduktion der effektiven Schwellspannung durch den Betrieb des Transistors im III. Quadranten (Vorwärtsrichtung der Bodydiode bzw. im Fall des pMOS-Transistors positive Vds).Thanks to the concept according to the invention, a lateral HV-DMOS transistor, for example, which belongs to a certain blocking capability class due to the construction of its drift zone, can now be operated as a Schottky diode. For this purpose, the gate electrode and the source and bulk connection areas are in particular short-circuited and, in the case of a p-type transistor, form the cathode. An ohmic resistance can also be present between the gate electrode and the source and/or bulk connection area. The drain connection area forms the anode of the Schottky diode, as well as the internal, always present body diode. Within the lateral HV structure there is advantageously a local division of the currents of both types of charge carriers, holes and electrons, in that in the case of p-doping of the drift region, the holes can continue to flow within the drift region, while additional electrons can flow within of the bulk area flow. While the current flow through the electrons is plausible, at first glance this does not appear to be the case for the holes. However, despite a nominal gate-source voltage Vgs=0V condition (see source/gate short circuit), the MOS transistor channel for holes is opened by a significant reduction in the effective threshold voltage due to the operation of the transistor in III. Quadrant (forward direction of the body diode or, in the case of the pMOS transistor, positive Vds).

Durch das erfindungsgemäße Konzept lassen sich nun also auch Schottky-Dioden realisieren, welche die gewünschte Sperrfähigkeit aufweisen, wie es bislang teilweise nur von HV DMOS-Transistoren bekannt war. Dazu wird erfindungsgemäß die Erkenntnis genutzt, dass durch die Modifikation des Drain-Bereichs bzw. des Drain-Anschlussbereichs die Konstruktion und insbesondere die Driftzone eines beispielsweise pLDMOS-Transistors genutzt werden kann, um eine Schottky-Diode mit derjenigen Sperrfähigkeit zu realisieren, die der pLDMOS-Transistor mit sich bringt. Die Modifikation betrifft in der Regel eine Vergrößerung des Aktivbereichs, also des Bulk-Gebiets des DMOS-Transistors, über den Drain-Bereich und den Drift-Bereich hinaus, so dass nun an der Oberfläche des Halbleitermaterials ein Bereich nahe dem Drain-Bereich existiert, der gegenüber dem Drain-Bereich eine deutlich geringere Dotierstoffkonzentration aufweist. Wird nun für die Kontaktierung beides mit metallischem Material versehen, so entsteht neben dem ohmschen Kontakt zum Drift-Bereich eine Drain-Bulk-Diode, die als Schottky-Diode ausgeführt ist. Diese Schottky-Diode hat dann die gleiche Spannungsfestigkeit wie der DMOS-Transistor.The concept according to the invention can now also be used to realize Schottky diodes which have the desired blocking capability, as was previously only known from HV DMOS transistors. For this purpose, according to the invention, the knowledge is used that by modifying the drain region or the drain connection region, the construction and in particular the drift zone of, for example, a pLDMOS transistor can be used to realize a Schottky diode with the blocking capability that the pLDMOS -Transistor brings with it. The modification usually involves an increase in the active area, i.e. the bulk area of the DMOS transistor, beyond the drain area and the drift area, so that there is now an area close to the drain area on the surface of the semiconductor material, which has a significantly lower dopant concentration than the drain region. If both are provided with metallic material for contacting, then in addition to the ohmic contact to the drift area, a drain-bulk diode is created, which is designed as a Schottky diode. This Schottky diode then has the same voltage strength as the DMOS transistor.

Die erfindungsgemäße Idee ist universell einsetzbar bei typischen pLDMOS- und nLDMOS-Basis-Konstruktionen. Da durch die erfindungsgemäß vorgeschlagene Modifikation insbesondere kein Eingriff auf die bereits etablierte Drift-Zone erfolgt, ist es möglich, eine extrem zielgerichtete Konstruktion eines für die jeweils notwendige Spannungsfestigkeitsklasse optimierten HV-Schottky-Elements anzugeben.The idea according to the invention can be used universally in typical pLDMOS and nLDMOS-based constructions. Since the modification proposed according to the invention in particular does not affect the already established drift zone, it is possible to specify an extremely targeted design of an HV Schottky element optimized for the required dielectric strength class.

Da die erfindungsgemäße Konstruktion auf den dezidierten HV-pLDMOS- bzw. HV-nLDMOS-Strukturen basiert, sind sehr hohe Durchbruch-Spannungswerte als Sperrspannung für Schottky-Konstruktionen realisierbar, die im Bereich der Durchbruch-Spannungswerte bekannter Schottky-Konstruktionen und sogar deutlich darüber liegen. Gleichzeitig ist dadurch auch eine sehr einfache und eine in der Regel auch kontinuierliche Weiten-Skalierbarkeit bzw. Stromtragfähigkeit möglich, was mit den typischerweise bereitgestellten Schottky-Dioden kaum oder nur eingeschränkt möglich ist, da es diesbezüglich in der Regel fester Einheitszellen bedarf, um die Skalierung der HV-Festigkeit bei Schottky-Konstruktionen zu ermöglichen.Since the construction according to the invention is based on the dedicated HV-pLDMOS or HV-nLDMOS structures, very high breakdown voltage values can be realized as blocking voltage for Schottky constructions, which are in the range of the breakdown voltage values of known Schottky constructions and even significantly higher . At the same time, this also makes very simple and generally continuous width scalability or current carrying capacity possible, which is hardly or only possible to a limited extent with the Schottky diodes typically provided, since fixed unit cells are generally required in this regard in order to scale the HV strength of Schottky constructions.

Eine weitere Besonderheit der erfindungsgemäßen Konstruktion ist darin zu sehen, dass die Konstruktion für die erfindungsgemäß abgeleiteten Schottky-Varianten und das im Wesentlichen gleiche Layer-Setup wie für die pLDMOS- und nLDMOS-Ausgangsstrukturen benutzen kann und daher grundsätzlich eine einfache und ineinander übergehende Ko-Integration beider Bauelemente, also ursprünglicher LDMOS und zugehörige Schottky-Variante z.B. innerhalb von Treiberstufen zulässt, was applikationsabhängige Vorteile, wie z.B. dem Freilauffall einer Brückenschaltung eröffnen kann und gleichzeitig auch Vorteile beim Placement (Auslegung eines Schaltungsteils) mit sich bringt, da die vorgeschlagene integrierte Variante, also die Ko-Integration, kompakter und damit ökonomischer zu realisieren ist. Zusätzlich können durch die lokale Ko-Integration Verbindungsleitungslängen reduziert werden, so dass keine unerwünscht hohen ohmschen Spannungsabfälle entstehen.A further special feature of the construction according to the invention can be seen in the fact that the construction for the Schottky variants derived according to the invention and can use essentially the same layer setup as for the pLDMOS and nLDMOS starting structures and therefore basically has a simple and merging combination. Integration of both components, i.e. the original LDMOS and the associated Schottky variant, e.g. within driver stages, which can open up application-dependent advantages, such as the freewheeling case of a bridge circuit, and at the same time also brings advantages in placement (design of a circuit part), since the proposed integrated variant , i.e. co-integration, can be implemented more compactly and therefore more economically. In addition, local co-integration can reduce connecting line lengths so that undesirably high ohmic voltage drops do not occur.

Die erfindungsgemäße Vorgehensweise ist universell einsetzbar, was die Ausgangskonstruktion des Transistors betrifft. Sowohl nMOS- als auch pMOS-Transistoren sind dafür geeignet, darunter sowohl Enhancement-Mode- als Native- und wie auch Depletion-Mode-Transistoren können grundsätzlich als Ausgangspunkt für die Konstruktion von Schottky-Dioden nach dem erfindungsgemäßen Konzept genutzt werden. In den unten gegebenen Ausführungsbeispielen wird jeweils eine Enhancement-Mode Variante als präferierte Ausgangskonstruktion gewählt.The procedure according to the invention can be used universally as far as the initial construction of the transistor is concerned. Both nMOS and pMOS transistors are suitable for this, including both enhancement mode and native and depletion mode transistors can in principle be used as a starting point for the construction of Schottky diodes according to the concept according to the invention. In the exemplary embodiments given below, an enhancement mode variant is selected as the preferred initial construction.

Der Transistor selbst kann substratbezogen, isoliert oder sogar vollständig isoliert ausgeführt sein.The transistor itself can be substrate-related, isolated or even completely isolated.

Im Falle eines vollständig isolierten nLDMOS-Typs als Basisbauelement wird auch ein vollständig isoliertes Schottky-Bauelement realisierbar, das einen Betrieb als Schottky-Diode unterhalb des Substratpotenzials zulässt, d.h. sowohl Anode als auch Kathode dieser neuartigen Schottky-Diode können Spannungswerte kleiner als die (p-)Substratspannung aufweisen. Dieser Betriebsmodus ist konventionellen Schottky-Dioden versagt.In the case of a completely isolated nLDMOS type as the basic component, a completely isolated Schottky component can also be realized, which allows operation as a Schottky diode below the substrate potential, i.e. both the anode and cathode of this new Schottky diode can have voltage values smaller than the (p -) Have substrate voltage. This operating mode is not possible for conventional Schottky diodes.

In vorteilhafter Ausgestaltung der Erfindung ist vorgesehen, dass das metallische Material insbesondere eine Salizidschicht, z.B. basierend auf Titan oder Kobalt, ist.In an advantageous embodiment of the invention it is provided that the metallic material is in particular a salicide layer, for example based on titanium or cobalt.

Mit einem Metall-Halbleiter-Kontakt, wie es typischerweise bei einem Schottky-Kontakt der Fall ist, vergleichbar sind Kontakte zwischen einem Halbleitermaterial und einem Material, dessen Bandstruktur im Wesentlichen gleich derjenigen eines metallischen Materials und/oder dessen Fermi-Niveau im Wesentlichen gleich demjenigen eines metallischen Materials ist. Als derartige Materialien kommen beispielsweise Polysilizium oder andere Halbleitermaterialien oder Dielektrika in Frage.Comparable to a metal-semiconductor contact, as is typically the case with a Schottky contact, are contacts between a semiconductor material and a material whose band structure is essentially the same as that of a metallic material and/or whose Fermi level is essentially the same as that of a metallic material. Possible materials of this type are, for example, polysilicon or other semiconductor materials or dielectrics.

Von Vorteil kann es sein, wenn das Bulk-Gebiet an das kontaktierende Material des Drain-Anschlussbereichs angrenzend einen Bereich aufweist, der die gleiche Polarität wie das Bulk-Gebiet oder eine zur Polarität des Bulk-Gebiets entgegengesetzte Polarität aufweist. Der Bereich im Halbleitermaterial, der an das dieses Halbleitermaterial kontaktierende Material des Drain-Anschlussgebiets angrenzt, ist wie das Bulk-Gebiet selbst schwach dotiert, und zwar entweder mit der gleichen Polarität wie das Bulk-Gebiet oder mit einer zur Polarität des Bulk-Gebiets entgegengesetzten Polarität. Der besagte Bereich wird dann auch als „Barrier Enforcement“ bezeichnet. Insoweit entsteht also hier ein „Barrierenhanced“ Schottky-Kontakt anstelle eines JBS (Junction Barrier Schottky) oder gewöhnlichen Schottky-Kontakts. Eine derartige Barrier Enhancement erhöht die Barriere der Schottky-Diode, was wiederum zu niedrigeren Leckströmen führt. Der zu diesem Zweck implantierte Bereich (Barrier Enforcement) ist vergleichsweise flach [1,2].It can be advantageous if the bulk region has an area adjacent to the contacting material of the drain connection region which has the same polarity as the bulk region or a polarity opposite to the polarity of the bulk region. The region in the semiconductor material that adjoins the material of the drain connection region that contacts this semiconductor material is, like the bulk region itself, weakly doped, either with the same polarity as the bulk region or with a polarity opposite to the bulk region Polarity. The area in question is then also referred to as “Barrier Enforcement”. In this respect, a “barrier enhanced” Schottky contact is created here instead of a JBS (Junction Barrier Schottky) or normal Schottky contact. Such barrier enhancement increases the barrier of the Schottky diode, which in turn leads to lower leakage currents. The area implanted for this purpose (barrier enforcement) is comparatively flat [1,2].

In weiterer vorteilhafter Ausgestaltung der Erfindung ist vorgesehen, dass das Halbleitermaterial die gleiche Polarität wie das Bulk-Gebiet aufweist (substratbezogener Transistor).In a further advantageous embodiment of the invention it is provided that the semiconductor material has the same polarity as the bulk region (substrate-related transistor).

Gemäß einer vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass als Halbleitermaterial ein Halbleitermaterial der zweiten Polarität gewählt ist und dass das Bulk-Gebiet in diesem Halbleitermaterial ausgebildet ist (isolierter Transistor).According to an advantageous embodiment of the invention, it is provided that a semiconductor material of the second polarity is selected as the semiconductor material and that the bulk region is formed in this semiconductor material (isolated transistor).

Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass als Halbleitermaterial ein Halbleitermaterial der ersten Polarität gewählt wird, in dem ein z.B. die Form einer Wanne aufweisendes Aufnahmegebiet der zweiten Polarität ausgebildet ist, und dass das Bulk-Gebiet in dem Aufnahmegebiet ausgebildet ist (vollständig isolierter Transistor).According to a further advantageous embodiment of the invention, it is provided that a semiconductor material of the first polarity is selected as the semiconductor material, in which a receiving region of the second polarity, for example in the form of a trough, is formed, and that the bulk region is formed in the receiving region (completely isolated transistor).

Ferner kann wahlweise ein in dem Drift-Bereich ausgebildeter Drain-Übergangsbereich (sogenanntes Drain-Enforcement) vorgesehen sein, in welchem der Drain-Bereich ausgebildet ist, wobei der Drain-Übergangsbereich eine Dotierstoffkonzentration aufweist, die höher als diejenige des Drift-Bereichs und niedriger als diejenige des Drain-Bereich ist.Furthermore, a drain transition region formed in the drift region (so-called drain enforcement) can optionally be provided, in which the drain region is formed, the drain transition region having a dopant concentration that is higher than that of the drift region and lower than that of the drain area.

Zur Lösung der oben genannten Aufgabe dient erfindungsgemäß ferner ein Verfahren zur Herstellung eines DMOS-Transistors mit Schottky-Kontakt, wobei bei dem Verfahren

  • - ein bekannter Herstellungsprozess für einen DMOS-Transistor mit gegebener Sperrfähigkeit verwendet wird,
  • - wobei das das Bulk-Gebiet kontaktierende Material des Drain-Anschlussbereichs mit Überlappung des Bulk-Gebiets geformt wird,
  • - womit eine Schottky-Diode als Drain-Bulk-Diode des DMOS-Transistors mit der durch die Ausbildung des Drift-Bereichs des DMOS-Transistors bestimmten Sperrfähigkeit geschaffen ist.
According to the invention, a method for producing a DMOS transistor with Schottky contact is also used to solve the above-mentioned problem, wherein in the method
  • - a known manufacturing process for a DMOS transistor with a given blocking capability is used,
  • - the material of the drain connection area contacting the bulk area is formed with an overlap of the bulk area,
  • - This creates a Schottky diode as a drain-bulk diode of the DMOS transistor with the blocking capability determined by the formation of the drift region of the DMOS transistor.

Bei dem erfindungsgemäßen Verfahren benötigt man nicht zwingend sämtliche konstruktiven Elemente des DMOS-Transistors für die Nutzung des Herstellungsverfahrens für eine daraus abgeleitete Schottky-Diode. So kann der Herstellungsprozess für den DMOS-Transistor anstatt des dort ausgebildeten und verwendeten Source-Bereichs auch gegebenenfalls zusätzlich die Ausbildung und Verwendung eines Bulk-Bereichs verwenden. Zusätzlich kann beispielsweise der Herstellungsprozess für den DMOS-Transistor ohne die Ausbildung einer Gate-Elektrode und/oder ohne die Ausbildung einer Feldplatte verwendet werden.In the method according to the invention, all structural elements of the DMOS transistor are not necessarily required for the use of the manufacturing method for a Schottky diode derived therefrom. The manufacturing process for the DMOS transistor can also optionally use the formation and use of a bulk region instead of the source region formed and used there. In addition, for example, the manufacturing process for the DMOS transistor can be used without forming a gate electrode and/or without forming a field plate.

Die Erfindung wurde vorstehend in erster Linie unter Bezugnahme auf einen HV-Lateral-DMOS mit Schottky-Kontakt beschrieben. Die Erfindung ist aber gleichermaßen auch auf eine Vertikalstruktur eines derartigen HV-DMOS mit Schottky-Kontakt anwendbar.The invention has been described above primarily with reference to an HV lateral DMOS with Schottky contact. However, the invention is equally applicable to a vertical structure of such an HV-DMOS with Schottky contact.

Die Erfindung wird nachfolgend anhand verschiedener Ausführungsbeispiele sowie unter Bezugnahme auf die Zeichnung(en) näher erläutert. Im Einzelnen zeigen dabei:

  • 1 einen Querschnitt eines bekannten lateralen HV pLDMOS-Transistors in STI-Technologie,
  • 2 einen Querschnitt einer bekannten HV Schottky-Diode in STI-Technologie,
  • 3 einen Querschnitt eines erfindungsgemäßen lateralen pLDMOS-Transistors mit Schottky-Kontakt,
  • 4 einen Querschnitt einer Variante eines erfindungsgemäßen lateralen pLDMOS-Transistors mit Schottky-Kontakt,
  • 5 eine Querschnittsansicht ähnlich der gemäß 3, wobei die verschiedenen Diodenübergänge gekennzeichnet sind,
  • 6 einen Querschnitt einer weiteren Variante eines erfindungsgemäßen lateralen pLDMOS-Transistors mit Schottky-Kontakt mit mehreren Injektionsbereichen,
  • 7 einen Querschnitt einer zusätzlichen Variante eines erfindungsgemäßen lateralen pLDMOS-Transistors mit Schottky-Kontakt mit mehreren Injektionsbereichen innerhalb des in mehrere Aktivgebiete aufgeteilten Drain-Bereichs,
  • 8 einen Querschnitt einer weiteren Variante eines erfindungsgemäßen lateralen pLDMOS-Transistors mit Schottky-Kontakt und einem Drain mit (ohmschen) Kontakt auf schwach dotiertem pDrift-Bereich,
  • 9 einen Querschnitt einer weiteren Variante eines erfindungsgemäßen lateralen pLDMOS-Transistors mit Schottky-Kontakt und Barrier-Enforcement für den Schottky-Kontakt und
  • 10 (a) bis (c) Querschnitte, welche die Modifikation eines vertikalen HV-DMOS hin zu einer weiteren Variante einer erfindungsgemäßen HV-Struktur verdeutlichen, die als vertikaler DMOS mit Schottky-Kontakt ausgebildet ist.
The invention is explained in more detail below using various exemplary embodiments and with reference to the drawing(s). In detail we show:
  • 1 a cross section of a known lateral HV pLDMOS transistor in STI technology,
  • 2 a cross section of a well-known HV Schottky diode in STI technology,
  • 3 a cross section of a lateral pLDMOS transistor according to the invention with Schottky contact,
  • 4 a cross section of a variant of a lateral pLDMOS transistor according to the invention with Schottky contact,
  • 5 a cross-sectional view similar to that according to 3 , where the various diode junctions are marked,
  • 6 a cross section of a further variant of a lateral pLDMOS transistor according to the invention with Schottky contact with several injection areas,
  • 7 a cross section of an additional variant of a lateral pLDMOS transistor according to the invention with Schottky contact with several injection regions within the drain region divided into several active regions,
  • 8th a cross section of a further variant of a lateral pLDMOS transistor according to the invention with Schottky contact and a drain with (ohmic) contact on a lightly doped pDrift region,
  • 9 a cross section of a further variant of a lateral pLDMOS transistor according to the invention with Schottky contact and barrier enforcement for the Schottky contact and
  • 10 (a) to (c) cross sections which illustrate the modification of a vertical HV-DMOS to a further variant of an HV structure according to the invention, which is designed as a vertical DMOS with Schottky contact.

In den 1 und 2 sind die grundsätzlichen Aufbauten im Stand der Technik bekannter DMOS-Transistoren und Schottky-Dioden mit Hochvoltfestigkeit gezeigt. Gemäß 1 ist in ein p-dotiertes Halbleitermaterial 10, beispielsweise Silizium, ein Bulk-Gebiet 12 auf bekannte Art und Weise eingebracht. Das Bulk-Gebiet 12 des lateralen HV pLDMOS-Transistors ist n-dotiert. Unterhalb des Bulk-Gebiets 12 kann sich eine Buried-Layer-Schicht 14 befinden, die in diesem Beispiel n-dotiert ist.In the 1 and 2 The basic structures of known DMOS transistors and Schottky diodes with high-voltage resistance are shown. According to 1 A bulk region 12 is introduced into a p-doped semiconductor material 10, for example silicon, in a known manner. The bulk region 12 of the lateral HV pLDMOS transistor is n-doped. Below the bulk region 12 there can be a buried layer layer 14, which in this example is n-doped.

Innerhalb des Bulk-Gebiets 12 befindet sich der Body-Bereich 18 des DMOS-Transistors 16, der ebenfalls n-dotiert ist. Innerhalb des Body-Bereichs 18 bildet sich an die Oberseite 19 des Halbleitermaterials 10 angrenzend der Kanalbereich 20 unterhalb des Gate-Elektrodenkörpers (in der Regel poly-Silizium) 23 und einem Dielektrikum (z.B. Gate-Oxid) 21 aus. In bekannter Weise ist im Body-Bereich 18 der p-dotierte Source-Bereich 24 ausgebildet, der beispielsweise mittels einer Metall-Halbleitermaterial-Übergangsschicht 26 (nachfolgend mit Salizidschicht bezeichnet) bedeckt ist, welche die Source-Elektrode 28 bildet.Within the bulk region 12 is the body region 18 of the DMOS transistor 16, which is also n-doped. Within the body region 18, the channel region 20 forms adjacent to the top 19 of the semiconductor material 10, below the gate electrode body (usually poly-silicon) 23 and a dielectric (eg gate oxide) 21. In a known manner, the p-doped source region 24 is formed in the body region 18, which is covered, for example, by means of a metal-semiconductor material transition layer 26 (hereinafter referred to as salicide layer), which forms the source electrode 28.

Der Source-Bereich 24 ist durch ein in diesem Ausführungsbeispiel in STI-Technologie realisiertes Isolationsmaterial 32 (beispielsweise Siliziumoxid) von dem Bulk-Bereich 34 isoliert. Der Bulk-Bereich 34, der n-dotiert ist, ist elektrisch kontaktiert durch ebenfalls eine Salizidschicht 26, welche die Bulk-Elektrode 30 bildet. Die hier dargestellte Isolation von Bulk- und Source-Bereich ist nicht unbedingt erforderlich. Dementsprechend sind auch die nachfolgenden Ausführungsbeispiele mit ineinander übergehenden Bulk- und Source-Bereichen denkbar, d.h. mit einem technischen Kurschluss zwischen der Bulk- und Source-Elektrode, welcher bereits innerhalb der Halbleiterstruktur selbst realisiert ist.The source region 24 is insulated from the bulk region 34 by an insulation material 32 (for example silicon oxide) realized in this exemplary embodiment using STI technology. The bulk region 34, which is n-doped, is also electrically contacted by a salicide layer 26, which forms the bulk electrode 30. The isolation of bulk and source areas shown here is not absolutely necessary. Accordingly, the following exemplary embodiments with bulk and source regions that merge into one another are also conceivable, i.e. with a technical short circuit between the bulk and source electrodes, which is already implemented within the semiconductor structure itself.

In bekannter Weise überlappt die Gate-Elektrode 22 einen seitlich neben dem Body-Bereich 18 ausgebildeten Drift-Bereich 36, der p-dotiert ist. In die Oberfläche des Halbleitermaterials 19 ist mittels STI-Technologie ein Isolationsmaterial 38 eingebracht, das sich bis unter die Gate-Elektrode 22 erstreckt und den im Drift-Bereich 36 ausgebildeten Drain-Bereich 40 lateral isoliert. In diesem Ausführungsbeispiel ist der Drain-Bereich 40 innerhalb eines p-dotierten größeren Bereichs 42 (sogenanntes Drain-Enforcement) enthalten. Auch der Drain-Bereich 40 ist p-dotiert. Der (Drain-Enforcement-)Bereich 42 sorgt für eine graduelle Abnahme der p-Dotierstoffkonzentration ausgehend vom Drain-Bereich 40 bis zum Drift-Bereich 36. Der Drain-Bereich 40 wird in dem Drain-Anschlussbereich 41 durch die Drain-Elektrode 44 elektrisch kontaktiert mittels einer Salizidschicht 26, auf die bereits zuvor im Zusammenhang mit der Kontaktierung von Source und Bulk eingegangen worden ist.In a known manner, the gate electrode 22 overlaps a drift region 36 which is formed laterally next to the body region 18 and is p-doped. An insulation material 38 is introduced into the surface of the semiconductor material 19 using STI technology, which extends below the gate electrode 22 and laterally insulates the drain region 40 formed in the drift region 36. In this exemplary embodiment, the drain region 40 is contained within a p-doped larger region 42 (so-called drain enforcement). The drain region 40 is also p-doped. The (drain enforcement) region 42 ensures a gradual decrease in the p-type dopant concentration starting from the drain region 40 to the drift region 36. The drain region 40 becomes electrical in the drain connection region 41 through the drain electrode 44 contacted by means of a salicide layer 26, which has already been discussed previously in connection with the contacting of source and bulk.

Der hier beschriebene Aufbau ist typisch für einen pLDMOS-Transistor mit Hochvoltfestigkeit. Zur erwähnen sei noch der Substratanschluss Sub, auf den aber hier nur kurz eingegangen werden soll, da er erstens grundsätzlich einen bekannten Aufbau aufweist und für die eigentliche Erfindung von untergeordneter Bedeutung bzw. keiner Bedeutung ist. Der Substratanschluss Sub umfasst in bekannter Weise einen potenziellen Buried-Layer-Bereich 46, einen über diesem angeordneten p-dotieren weiteren Bereich 48, in den ein zusätzlicher p-dotierter Bereich 50 eingebracht ist, innerhalb dessen sich zur Oberseite des Halbleitermaterials 10 hin der Substrat-Anschlussbereich 52 befindet. Der Substrat-Anschlussbereich 52 ist durch ein Isolationsmaterial 54 lateral von dem DMOS-Transistor 16 bzw. anderen angrenzenden Strukturen isoliert und weist eine Substrat-Elektrode 56 auf, die wiederum als Salizidschicht 26 ausgebildet ist. The structure described here is typical for a pLDMOS transistor with high-voltage resistance. The substrate connection Sub should also be mentioned, but will only be discussed briefly here, since, firstly, it basically has a known structure and is of secondary importance or no importance for the actual invention. The substrate connection Sub comprises, in a known manner, a potential buried layer region 46, a p-doped further region 48 arranged above this, into which an additional p-doped region 50 is introduced, within which the substrate is located towards the top of the semiconductor material 10 -Connection area 52 is located. The substrate connection region 52 is laterally insulated from the DMOS transistor 16 or other adjacent structures by an insulating material 54 and has a substrate electrode 56, which in turn is designed as a salicide layer 26.

Anhand von 2 soll auf den im Stand der Technik bekannten Aufbau einer HV-Schottky-Diode 58 eingegangen werden. Zu erkennen ist, dass der Aufbau gewisse Ähnlichkeiten zu demjenigen des bekannten DMOS-Transistors aufweist, weshalb die in 2 gezeigten Bereiche und Gebiete, die denjenigen der 1 gleichen bzw. entsprechen, mit den gleichen Bezugszeichen wie in 1 bezeichnet sind. Bei der Schottky-Diode 58 fehlt hingegen das p-Source-Gebiet 24 und damit auch der Kanalbereich des p-DMOS-Transistors. Auch die Gate-Elektrode 22 wurde in diesem Beispiel entfernt und das Isolationsmaterial 38 innerhalb des Drift-Bereichs 36 erstreckt sich lateral bis zum nun n-dotierten Kathoden-Bereich 24'. Die letzten beiden Strukturänderungen sind aber nicht zwangsweise notwendig, wie im Folgenden aufgezeigt wird. Die Dotierungen der anderen Gebiete und Bereiche gemäß 2 sind identisch zu den Dotierungen der entsprechenden Gebiete und Bereiche, wie sie in 1 gezeigt sind. Statt des Drain-Bereichs weist die Schottky-Diode in dem Drift-Bereich 36 einen Anoden-Bereich 40' auf, der mittels der Anoden-Elektrode 44' kontaktiert ist.Based on 2 The structure of an HV Schottky diode 58 known in the prior art will be discussed. It can be seen that the structure has certain similarities to that of the well-known DMOS transistor, which is why the in 2 Areas and areas shown are those of the 1 the same or correspond, with the same reference numerals as in 1 are designated. In the case of the Schottky diode 58, however, the p-source region 24 and thus also the channel region of the p-DMOS transistor are missing. The gate electrode 22 was also removed in this example and the insulation material 38 within the drift region 36 extends laterally to the now n-doped cathode region 24 '. However, the last two structural changes are not absolutely necessary, as will be shown below. The endowments of the other areas and areas according to 2 are identical to the endowments of the corresponding areas and areas, as shown in 1 are shown. Instead of the drain region, the Schottky diode has an anode region 40 'in the drift region 36, which is contacted by means of the anode electrode 44'.

Die Salizidschicht 26 der Anoden-Elektrode 44' für die Kontaktierung der Anode 60 erstreckt sich bis über den oberflächennahen Bereich des Gebiets, was in 1 dem Bulk-Gebiet 12 des Transistors entspricht. Während dieser elektrische Kontakt zum hochdotierten Anoden-Bereich 40' hin als ohmscher Kontakt ausgebildet ist, ist er zum Bulk-Gebiet 12 hin wegen dessen gegenüber dem Anoden-Bereich 40' wesentlich geringerer Dotierstoffkonzentration als Schottky-Kontakt ausgebildet. Beide Kontakte bilden die Anode 60 der HV-Schottky-Diode.The salicide layer 26 of the anode electrode 44 'for contacting the anode 60 extends over the near-surface area of the area, which is in 1 corresponds to the bulk region 12 of the transistor. While this electrical contact is designed as an ohmic contact towards the highly doped anode region 40 ', it is designed as a Schottky contact towards the bulk region 12 because of its significantly lower dopant concentration compared to the anode region 40'. Both contacts form the anode 60 of the HV Schottky diode.

Die Kathode 62 wird durch den Kathoden-Bereich 24' und gegebenenfalls zusätzlich durch den Bulk-Anschlussbereich 34 gebildet. Die in 2 gezeigte Darstellung beinhaltet die redundante Ausführung mit beiden Ausschlussbereichen, von denen elektrisch lediglich einer erforderlich ist.The cathode 62 is formed by the cathode region 24 'and, if necessary, additionally by the bulk connection region 34. In the 2 The illustration shown includes the redundant design with both exclusion areas, of which only one is required electrically.

In 3 ist ein erstes Ausführungsbeispiel der erfindungsgemäßen HV-Halbleiterstruktur am Beispiel einer Lateral-Struktur gezeigt. Soweit die in 3 gezeigten Bereiche und Gebiete denjenigen der 1 bzw. 2 entsprechen bzw. gleichen, sind sie mit den gleichen Bezugszeichen wie in den vorgenannten Figuren bezeichnet.In 3 a first exemplary embodiment of the HV semiconductor structure according to the invention is shown using the example of a lateral structure. As far as the in 3 areas and areas shown the 1 or. 2 correspond or are the same, they are designated with the same reference numerals as in the aforementioned figures.

Die Struktur gemäß 3 hat Ähnlichkeiten zu den Strukturen gemäß den 1 und 2. Sie zeigt einen DMOS-Transistor 16', der wahlweise als Transistor oder als Schottky-Diode mit jeweils hoher Spannungsfestigkeit betrieben werden kann. Im Falle der Nutzung als Schottky-Diode bilden der Source-Bereich 24 und der Bulk-Anschlussbereich 34 im Fall, dass sie miteinander und mit der Gate-Elektrode kurzgeschlossen sind, die Kathode, während der Bereich der Anode 60 so ausgebildet ist, wie bei der bekannten Schottky-Diode der 2. Wird die laterale Struktur gemäß 3 als Transistor betrieben, so fungieren Gate, Source, Drain und Bulk wie gewohnt, so dass sich weiterhin die typischen Transistoreigenschaften eines DMOS-Transistors mit hoher Spannungsfestigkeit ergeben.The structure according to 3 has similarities to the structures according to 1 and 2 . It shows a DMOS transistor 16', which can be operated either as a transistor or as a Schottky diode, each with a high voltage strength. In the case of use as a Schottky diode, the source region 24 and the bulk connection region 34 form the cathode in the event that they are short-circuited with each other and with the gate electrode, while the region of the anode 60 is formed as shown the well-known Schottky diode 2 . The lateral structure is according to 3 operated as a transistor, the gate, source, drain and bulk function as usual, so that the typical transistor properties of a DMOS transistor with high voltage resistance still result.

Anhand der 3 ist zu erkennen, dass es durch die im Stand der Technik bekannten Skalierungsmöglichkeiten zur Realisierung von DMOS-Transistoren mit unterschiedlichen Hochspannungsfestigkeiten möglich ist, nun auch Schottky-Dioden mit unterschiedlichen Hochspannungsfestigkeiten herzustellen. Hierzu wird die Drain-Elektrode 44 so erweitert bzw. das Bulk-Gebiet 12 derart modifiziert, dass eine Kontaktierung zum Bulk-Gebiet 12 hin resultiert. Die Modifikation betrifft in der Regel eine Vergrößerung des Aktivbereichs über den Drain-Bereich 40 und den Drift-Bereich 36 hinaus, so dass nun an der Oberseite 19 des Halbleitermaterials ein Bereich nahe dem Drain-Bereich 40 existiert, der gegenüber dem Drain-Bereich 40 eine deutlich geringere Dotierstoffkonzentration des Bulk-Gebiets 12 des DMOS-Transistors aufweist. Damit bildet sich dann zum Bulk-Gebiet 12 der erwünschte Schottky-Kontakt, so dass es bei kurzgeschlossenen Gate, Source und Bulk zur Struktur einer Schottky-Diode kommt.Based on 3 It can be seen that, thanks to the scaling options known in the prior art for realizing DMOS transistors with different high-voltage strengths, it is now also possible to produce Schottky diodes with different high-voltage strengths. For this purpose, the drain electrode 44 is expanded or the bulk region 12 is modified in such a way that contact with the bulk region 12 results. The modification usually concerns an enlargement of the active area beyond the drain area 40 and the drift area 36, so that there is now an area on the top 19 of the semiconductor material near the drain area 40, which is opposite the drain area 40 a significantly lower dopant concentration of the bulk region 12 of the DMOS transistor. This then forms the desired Schottky contact to the bulk region 12, so that when the gate, source and bulk are short-circuited, the structure of a Schottky diode is created.

4 ist nahezu identisch zu 3 mit dem einzigen Unterschied, dass innerhalb des Drift-Bereichs 36 der (Drain-Enforcement-)Bereich 42 mit gegenüber der Dotierstoffkonzentration des Drift-Bereichs erhöhter p-Dotierung ausgebildet ist, wobei dann innerhalb dieses zusätzlichen Bereichs 42 oder auch an diesen anschließend der Drain-Bereich 40 ausgebildet ist. 4 is almost identical to 3 with the only difference that within the drift region 36 the (drain enforcement) region 42 is formed with p-doping that is increased compared to the dopant concentration of the drift region, in which case the drain is then within this additional region 42 or also adjacent to it -Area 40 is formed.

In 5 ist zusätzlich noch gezeigt, welche Typen von Dioden-Übergängen innerhalb der gezeigten Struktur existieren. In bekannter Weise entsteht zwischen dem p-dotierten Drift-Bereich 36 des pLDMOS-Transistors zum Bulk-Gebiet 12 hin eine pn-Diode, wohingegen der Übergang der Drain-Elektrode zum Bulk-Gebiet 12 hin eine Schottky-Diode bildet.In 5 It also shows which types of diode junctions exist within the structure shown. In a known manner, a pn diode is created between the p-doped drift region 36 of the pLDMOS transistor towards the bulk region 12, whereas the transition of the drain electrode towards the bulk region 12 forms a Schottky diode.

In den 6 und 7 sind Varianten der Strukturen gemäß den 3 und 4 gezeigt. Der Unterschied besteht in der Ausbildung der Drain-Bereiche 40 der DMOS-Transistoren, die nämlich zwei oder mehr, teilweise auch durch STI-Gräben getrennte Drain-Bereiche 40 bzw. Anoden-Bereiche 40' oder anders ausgebildete Isolationsmaterialbereiche 64 und damit zwei oder mehr Anoden-„Finger“ aufweisen. Durch die Überdeckung all dieser zum Drain gehörenden Bereiche durch die Drain-Elektrode 44 kommt es in diesem gesamten Abschnitt überall dort, wo der Kontakt direkt zum Bulk-Gebiet 12 geschaffen ist, zu Schottky-Konta kten.In the 6 and 7 are variants of the structures according to the 3 and 4 shown. The difference lies in the design of the drain regions 40 of the DMOS transistors, namely two or more drain regions 40 or anode regions 40 'or differently designed insulating material regions 64, some of which are also separated by STI trenches, and thus two or more Have anode “fingers”. Because all of these areas belonging to the drain are covered by the drain electrode 44, Schottky contacts occur in this entire section wherever contact is made directly to the bulk area 12.

Die Erfindung wurde vorstehend anhand eines (lateralen) HV pLDMOS-Transistor mit Schottky-Kontakt beschrieben. In entsprechender Weise lässt sich erfindungsgemäß auch ein (lateraler) HV nLDMOS-Transistor mit Schottky-Kontakt realisieren. Ferner sei darauf hingewiesen, dass das Bulk-Gebiet das Halbleitermaterial selbst sein kann. In den oben beschriebenen Beispielen ist das Bulk-Gebiet in ein Halbleitermaterial als Wannengebiet zur Definition des Aktivgebiets des DMOS-Transistors eingebracht. Das ist, wie gesagt, nicht zwingend erforderlich.The invention was described above using a (lateral) HV pLDMOS transistor with Schottky contact. According to the invention, a (lateral) HV nLDMOS transistor with Schottky contact can also be implemented in a corresponding manner. It should also be noted that the bulk region can be the semiconductor material itself. In the examples described above, the bulk region is introduced into a semiconductor material as a well region to define the active region of the DMOS transistor. As I said, this is not absolutely necessary.

In 8 ist eine Variante der Struktur gemäß der 3 bzw. 4 gezeigt. Der Unterschied besteht in der Ausbildung am Drain der DMOS-Transistoren, in welcher der ohmsche Drain-Anschlussbereich 41 nun ausgespart wird, indem die sehr hohe Anschlussdotierung weggelassen wurde. Dies ist bei der Verwendung als MOS-Transistor nicht vorteilhaft, jedoch kann so in der Verwendung als (Schottky-)Diode, insbesondere bei hoher Vorwärtsspannung, die (Löcher-)Injektion der parallel aktivierten bipolaren Body-Diode unterdrückt werden.In 8th is a variant of the structure according to the 3 or. 4 shown. The difference lies in the design at the drain of the DMOS transistors, in which the ohmic drain connection region 41 is now left out by omitting the very high connection doping. This is not advantageous when used as a MOS transistor, but when used as a (Schottky) diode, especially at high forward voltage, the (hole) injection of the parallel activated bipolar body diode can be suppressed.

In 9 ist eine weitere Variante der Struktur gemäß der 3 bzw. 4 gezeigt. Der Unterschied besteht erneut in der Ausbildung am Drain der DMOS-Transistoren. Der direkte Übergang Metall-/Bulk ist hier durch die Präsenz einer z.B. komplementär zum Bulk-Gebiet 12 dotierten flachen Zone 66 (sogenannter Barrier-Enhancement) verhindert, ist also insoweit indirekt ausgeprägt. Die Zone 66 ist deutlich flacher unterhalb der Oberseite 19 ausgebildet, als es z.B. bei dem (Drain-Enforcement-)Bereich 42 der Fall ist (siehe die 1 und 4). Diese Methodik zur Anhebung oder Verstärkung der effektiven Schottky-Barriere ist grundsätzlich bekannt (siehe [1]). Letztere kann insbesondere dann von Vorteil sein, wenn der Schottky-Kontaktbereich groß wird gegenüber dem Randbereich. In vorigen Ausführungsbeispielen der 3 bis 8 ist dies nicht der Fall und hier sorgt der Rand selbst für eine Verstärkung der Schottky-Barriere gemäß dem sogenannten JBS Prinzip (Junction Barrier Schottky, siehe [2]).In 9 is another variant of the structure according to the 3 or. 4 shown. The difference again lies in the design at the drain of the DMOS transistors. The direct metal/bulk transition is prevented here by the presence of a flat zone 66 doped, for example, complementary to the bulk region 12 (so-called barrier enhancement), and is therefore indirectly pronounced in this respect. The zone 66 is significantly flatter below the top 19 than is the case, for example, with the (drain enforcement) area 42 (see the 1 and 4 ). This methodology for increasing or strengthening the effective Schottky barrier is generally known (see [1]). The latter can be particularly advantageous if the Schottky contact area becomes large compared to the edge area. In previous exemplary embodiments 3 until 8th this is not the case and here the edge itself ensures a reinforcement of the Schottky barrier according to the so-called JBS principle (Junction Barrier Schottky, see [2]).

In den 10 (a) bis (c) ist ergänzend und exemplarisch auch die Evolution für ein entsprechendes vertikales HV pMOS basiertes Bauelement aufgezeigt. Gegenüber den lateralen Strukturen ist nun der Drain-Bereich auf der Unterseite des Halbleitermaterials gelegen und der Bulk-Anschlussbereich 34 des DMOS-Transistors ist nun direkt im Source-Bereich 24 integriert.In the 10 (a) to (c) the evolution of a corresponding vertical HV pMOS based component is also shown as an example. Compared to the lateral structures, the drain region is now located on the underside of the semiconductor material and the bulk connection region 34 of the DMOS transistor is now integrated directly in the source region 24.

Beginnend mit dem konventionellen Aufbau gemäß 10 (a) mit einfacher p-Epi Dotierung als äquivalenter Drift-Dotierung hin zu einer Super-Junction (SJ) Struktur gemäß 10 (b) kann das Design schließlich weiter bis zu einer erfindungsgemäßen vertikalen Struktur gemäß 10 (c) ausgebildet werden. Starting with the conventional structure according to 10 (a) with simple p-Epi doping as equivalent drift doping towards a super junction (SJ) structure 10(b) The design can ultimately continue up to a vertical structure according to the invention 10(c) be formed.

Im Zwischenschritt der 10 (b) wird das ursprünglich in 10 (a) auf den Body-Bereich 18 beschränkte Bulk-Gebiet 12 zunächst durch die Hinzunahme der n-dotierten Spaltenbereiche 12' in Richtung Drain-Bereich 40 vergrößert und reicht schließlich gemäß 10 (c) durch partielle Öffnung des ursprünglich geschlossenen p+/PW Bereiches (Drain-Bereich 40 mit Drain-Verstärkungsbereich 42) in einer den obigen Ausführungen entsprechenden Weise bis an den Salizid/Metall-Kontakt 26 der Drain-Elektrode 44 heran, um so auch dort die gewünschte Schottky-Diode 58 auszubilden zu können.In the interim step 10(b) will that originally in 10 (a) Bulk region 12, which is limited to the body region 18, is initially enlarged in the direction of the drain region 40 by the addition of the n-doped column regions 12 'and is finally sufficient 10(c) by partially opening the originally closed p+/PW region (drain region 40 with drain reinforcement region 42) in a manner corresponding to the above statements up to the salicide/metal contact 26 of the drain electrode 44, in order to achieve the desired there too To be able to train Schottky diode 58.

Damit ist das erfindungsgemäße Konzept nicht nur auf laterale Bauelemente anwendbar, sondern grundsätzlich auch auf vertikale Bauelemente erweiterbar.The concept according to the invention is therefore not only applicable to lateral components, but can also in principle be extended to vertical components.

In den zuvor vorbeschriebenen Ausführungsbeispielen sind Varianten der Erfindung durch einzelne Merkmale beschrieben. Diese Merkmale zur Ausbildung des Schottky-Kontakts können auch miteinander kombiniert werden, so dass die Anzahl möglicher Ausführungsformen der Erfindung deutlich größer ist als zuvor aufgeführt.In the previously described exemplary embodiments, variants of the invention are described by individual features. These features for forming the Schottky contact can also be combined with one another, so that the number of possible embodiments of the invention is significantly larger than previously listed.

Ferner sei angemerkt, dass für die Ausbildung der Schottky-Diode basierend auf den Ausbildungen der Drift-Bereiche von DMOS-Transistoren mit unterschiedlichen Spannungsfestigkeiten es nicht zwingend erforderlich ist, dass der ursprüngliche Source-Bereich auch tatsächlich ausgebildet ist, solange im Body-Bereich weiter ein Bulk-Anschlussbereich vorgesehen ist. Auch kann der Source-Bereich durch entsprechende Wahl der Dotierung in einen Bulk-Anschlussbereich modifiziert werden. Zusätzlich zu dem zuvor Gesagten kann die Gate-Elektrode und/oder die Feldplatte des DMOS-Transistors weggelassen werden.Furthermore, it should be noted that for the formation of the Schottky diode based on the formation of the drift regions of DMOS transistors with different voltage strengths, it is not absolutely necessary that the original source region is actually formed, as long as it continues in the body region a bulk connection area is provided. The source region can also be modified into a bulk connection region by appropriately selecting the doping. In addition to the above, the gate electrode and/or the field plate of the DMOS transistor may be omitted.

LITERATURVERZEICHNISBIBLIOGRAPHY

  • [1] S. S. Li, J. S. Kim and K. L. Wang, „ Enhancement of effective barrier height in Ti-silicon Schottky diode using lowenergy ion implantation," in IEEE Transactions on Electron Devices, vol. 27, no. 7, pp. 1310-1312 , July 1980, doi: 10.1109/T-ED.1980.20031.[1] SS Li, JS Kim and KL Wang, “ "Enhancement of effective barrier height in Ti-silicon Schottky diode using low energy ion implantation," in IEEE Transactions on Electron Devices, vol. 27, no. 7, pp. 1310-1312 , July 1980, doi: 10.1109/T-ED.1980.20031.
  • [2] M. Mehrotra and B. J. Baliga, „Low forward drop JBS rectifiers fabricated using submicron technology,“ in IEEE Transactions on Electron Devices, vol. 41, no. 9, pp. 1655-1660 , Sept. 1994, doi: 10.1109/16.310120.[2] M. Mehrotra and BJ Baliga, “Low forward drop JBS rectifiers fabricated using submicron technology,” in IEEE Transactions on Electron Devices, vol. 41, no. 9, pp. 1655-1660 , September 1994, doi: 10.1109/16.310120.

BEZUGSZEICHENLISTEREFERENCE SYMBOL LIST

1010
HalbleitermaterialSemiconductor material
1212
Bulk-GebietBulk area
12'12'
Erweiterung des Bulk-GebietsExpansion of the bulk area
1414
Buried-Layer-Schicht (n-Typ)Buried layer layer (n-type)
1616
DMOS-TransistorDMOS transistor
16'16'
DMOS-TransistorDMOS transistor
1818
Body-BereichBody area
1919
Oberseite des HalbleitermaterialsTop of the semiconductor material
2020
KanalbereichChannel area
2121
Gate-OxidGate oxide
2222
Gate-ElektrodeGate electrode
2323
Poly-Silizium (Gate-Elektrodenkörper)Poly-silicon (gate electrode body)
2424
Source-BereichSource area
24'24'
Kathoden-BereichCathode area
2626
Salizidschicht (als Beispiel für eine Metall-Halbleitermaterial-Übergangsschicht)Salicide layer (as an example of a metal-semiconductor material transition layer)
2828
Source-ElektrodeSource electrode
3030
Bulk-ElektrodeBulk electrode
3232
STI-GrabenSTI ditch
3434
Bulk-BereichBulk area
3636
Drift-BereichDrift area
3838
Isolationsmaterialinsulation material
4040
Drain-BereichDrain area
40'40'
Anoden-BereichAnode area
4141
Drain-AnschlussbereichDrain connection area
4242
Drain-Enforcement-BereichDrain enforcement area
4444
Drain-ElektrodeDrain electrode
44'44'
Anoden-Elektrodeanode electrode
4646
Buried-Layer-Schicht (p-Typ)Buried layer layer (p-type)
4848
tiefer Übergangsbereichdeep transition area
5050
flacher Übergangsbereichflat transition area
5252
Substrat-AnschlussbereichSubstrate connection area
5454
Isolationsmaterialinsulation material
5656
Substrat-ElektrodeSubstrate electrode
5858
Schottky-DiodeSchottky diode
6060
Anode der Schottky-DiodeAnode of the Schottky diode
6262
Kathode der Schottky-DiodeCathode of Schottky diode
6464
Isolationsmaterialbereich am DrainInsulating material area on the drain
6666
flache Zone (Schottky Barrier-Enhancement)flat zone (Schottky barrier enhancement)

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents listed by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte Nicht-PatentliteraturNon-patent literature cited

  • Enhancement of effective barrier height in Ti-silicon Schottky diode using lowenergy ion implantation," in IEEE Transactions on Electron Devices, vol. 27, no. 7, pp. 1310-1312 [0052]"Enhancement of effective barrier height in Ti-silicon Schottky diode using low energy ion implantation," in IEEE Transactions on Electron Devices, vol. 27, no. 7, pp. 1310-1312 [0052]
  • M. Mehrotra and B. J. Baliga, „Low forward drop JBS rectifiers fabricated using submicron technology,“ in IEEE Transactions on Electron Devices, vol. 41, no. 9, pp. 1655-1660 [0052]M. Mehrotra and B. J. Baliga, “Low forward drop JBS rectifiers fabricated using submicron technology,” in IEEE Transactions on Electron Devices, vol. 41, no. 9, pp. 1655-1660 [0052]

Claims (12)

DMOS-Transistor mit - einem Halbleitermaterial (10), - einem in oder auf dem Halbleitermaterial (10) definierten Bulk-Gebiet (12) einer ersten Polarität, - einem in dem Bulk-Gebiet (12) ausgebildeten Body-Bereich (18) der ersten Polarität, - einem in dem Bulk-Gebiet (12) ausgebildeten und an den Body-Bereich (18) angrenzenden Drift-Bereich (36), der eine zur ersten Polarität entgegengesetzten zweite Polarität aufweist, - einem in oder auf dem Body-Bereich (18) ausgebildeten Source-Bereich (24) der zweiten Polarität, - einer auf dem Halbleitermaterial (10) angeordneten Gate-Elektrode (22), die innerhalb des Body-Bereichs (18) zwischen dem Source-Bereich (24) und dem Drift-Bereich (36) einen Kanal-Bereich (20) definiert und den Drift-Bereich (36) überlappt, und - einem angrenzend an den Drift-Bereich (36) ausgebildeten Drain-Bereich (40) der zweiten Polarität, der einen Drain-Anschlussbereich (41) aufweist, - wobei der Drain-Anschlussbereich (41) zur Bildung mindestens eines Schottky-Kontakts für das Bulk-Gebiet (12) ein das Bulk-Gebiet (12) kontaktierendes Material aufweist, bei dem es sich vornehmlich um ein metallisches Material handelt.DMOS transistor with - a semiconductor material (10), - a bulk region (12) of a first polarity defined in or on the semiconductor material (10), - a body region (18) of the first polarity formed in the bulk region (12), - a drift region (36) formed in the bulk region (12) and adjacent to the body region (18), which has a second polarity opposite to the first polarity, - a source region (24) of the second polarity formed in or on the body region (18), - a gate electrode (22) arranged on the semiconductor material (10), which defines a channel area (20) within the body area (18) between the source area (24) and the drift area (36) and overlaps the drift area (36), and - a drain region (40) of the second polarity formed adjacent to the drift region (36) and having a drain connection region (41), - wherein the drain connection region (41) has a material that contacts the bulk region (12), which is primarily a metallic material, to form at least one Schottky contact for the bulk region (12). DMOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, dass das das Bulk-Gebiet (12) kontaktierende Material ein Material ist, dessen Bandstruktur und/oder Fermi-Niveau derjenigen bzw. demjenigen eines metallischen Materials im Wesentlichen gleicht.DMOS transistor Claim 1 , characterized in that the material contacting the bulk region (12) is a material whose band structure and/or Fermi level is essentially the same as that of a metallic material. DMOS-Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Bulk-Gebiet (12) an das kontaktierende Material des Drain-Anschlussbereichs (41) angrenzend einen Bereich aufweist, der die gleiche Polarität wie das Bulk-Gebiet (12) oder eine zur Polarität des Bulk-Gebiets (12) entgegengesetzte Polarität aufweist.DMOS transistor Claim 1 or 2 , characterized in that the bulk region (12) has an area adjacent to the contacting material of the drain connection region (41) which has the same polarity as the bulk region (12) or a polarity of the bulk region (12 ) has opposite polarity. DMOS-Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Drain-Anschlussbereich (41) zum Bulk-Gebiet (12) hin eine Übergangsschicht, insbesondere ein Salizid, aufweist.DMOS transistor according to one of the Claims 1 until 3 , characterized in that the drain connection region (41) has a transition layer, in particular a salicide, toward the bulk region (12). DMOS-Transistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Halbleitermaterial (10) die gleiche Polarität wie das Bulk-Gebiet (12) aufweist.DMOS transistor according to one of the Claims 1 until 4 , characterized in that the semiconductor material (10) has the same polarity as the bulk region (12). DMOS-Transistor nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass als Halbleitermaterial (10) ein Halbleitermaterial der zweiten Polarität gewählt ist und dass das Bulk-Gebiet (12) in diesem Halbleitermaterial ausgebildet ist.DMOS transistor according to one of the Claims 1 until 4 , characterized in that a semiconductor material of the second polarity is selected as the semiconductor material (10) and that the bulk region (12) is formed in this semiconductor material. DMOS-Transistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass als Halbleitermaterial (10) ein Halbleitermaterial der ersten Polarität gewählt wird, in dem ein z.B. die Form einer Wanne aufweisendes Aufnahmegebiet der zweiten Polarität ausgebildet ist, und dass das Bulk-Gebiet (12) in dem Aufnahmegebiet ausgebildet ist.DMOS transistor according to one of the Claims 1 until 5 , characterized in that a semiconductor material of the first polarity is selected as the semiconductor material (10), in which a receiving region of the second polarity, for example in the form of a trough, is formed, and that the bulk region (12) is formed in the receiving region. DMOS-Transistor nach einem der Ansprüche 1 bis 7, gekennzeichnet durch eine Lateral- oder eine Vertikalstruktur.DMOS transistor according to one of the Claims 1 until 7 , characterized by a lateral or a vertical structure. Verfahren zur Herstellung eines DMOS-Transistors mit Schottky-Kontakt nach einem der vorhergehenden Ansprüche, bei dem - ein bekannter Herstellungsprozess für einen DMOS-Transistor (16, 16') mit gegebener Sperrfähigkeit verwendet wird, - wobei das das Bulk-Gebiet (12) kontaktierende Material des Drain-Anschlussbereichs (41) mit Überlappung des Bulk-Gebiets (12) geformt wird, - womit eine Schottky-Diode als Drain-Bulk-Diode mit der durch die Ausbildung des Drift-Bereichs (36) bestimmten Sperrfähigkeit des DMOS-Transistors geschaffen wird.Method for producing a DMOS transistor with Schottky contact according to one of the preceding claims, in which - a known manufacturing process for a DMOS transistor (16, 16') with a given blocking capability is used, - wherein the material of the drain connection region (41) contacting the bulk region (12) is formed with an overlap of the bulk region (12), - This creates a Schottky diode as a drain-bulk diode with the blocking ability of the DMOS transistor determined by the formation of the drift region (36). Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Herstellungsprozess für den DMOS-Transistor (16, 16') anstatt des dort ausgebildeten und verwendeten Source-Bereichs auch gegebenenfalls zusätzlich die Ausbildung und Verwendung eines Bulk-Bereichs verwendet.Procedure according to Claim 9 , characterized in that the manufacturing process for the DMOS transistor (16, 16 ') also optionally uses the formation and use of a bulk region instead of the source region formed and used there. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass der Herstellungsprozess für den DMOS-Transistor (16, 16') ohne die Ausbildung einer Gate-Elektrode und/oder ohne die Ausbildung einer Feldplatte verwendet wird.Procedure according to Claim 9 or 10 , characterized in that the manufacturing process for the DMOS transistor (16, 16 ') is used without the formation of a gate electrode and / or without the formation of a field plate. Verfahren nach einem der Ansprüche 9 bis 11, durch gekennzeichnet, dass insbesondere eine Sperrfähigkeit der resultierenden Schottky-Diode von mehr als 40 V, insbesondere von mehr als 60 V und vorzugsweise von mehr als 80 V geschaffen wird.Procedure according to one of the Claims 9 until 11 , characterized in that in particular a blocking capability of the resulting Schottky diode of more than 40 V, in particular more than 60 V and preferably more than 80 V is created.
DE102023123339.4A 2023-08-30 2023-08-30 DMOS transistor with Schottky contact and method for its production Pending DE102023123339A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102023123339.4A DE102023123339A1 (en) 2023-08-30 2023-08-30 DMOS transistor with Schottky contact and method for its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102023123339.4A DE102023123339A1 (en) 2023-08-30 2023-08-30 DMOS transistor with Schottky contact and method for its production

Publications (1)

Publication Number Publication Date
DE102023123339A1 true DE102023123339A1 (en) 2023-11-23

Family

ID=88599772

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023123339.4A Pending DE102023123339A1 (en) 2023-08-30 2023-08-30 DMOS transistor with Schottky contact and method for its production

Country Status (1)

Country Link
DE (1) DE102023123339A1 (en)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Enhancement of effective barrier height in Ti-silicon Schottky diode using lowenergy ion implantation," in IEEE Transactions on Electron Devices, vol. 27, no. 7, pp. 1310-1312
M. Mehrotra and B. J. Baliga, „Low forward drop JBS rectifiers fabricated using submicron technology," in IEEE Transactions on Electron Devices, vol. 41, no. 9, pp. 1655-1660

Similar Documents

Publication Publication Date Title
DE10350684B4 (en) Method for producing a power transistor arrangement and power transistor arrangement produced by this method
EP1774596B1 (en) High-voltage nmos-transistor and associated production method
DE102007052202B3 (en) Semiconductor component i.e. Schottky diode, has metallization structure electrically connected with compensation zones by Schottky contact and with drift zones by ohmic contact, where structure is arranged opposite to another structure
DE10212149A1 (en) Transistor arrangement with shield electrode outside an active cell field and reduced gate-drain capacitance
DE2853736A1 (en) FIELD EFFECT ARRANGEMENT
DE10255116B4 (en) LDMOS transistor and method for its production
DE102004041198B4 (en) Lateral semiconductor device with a field electrode and a discharge structure
DE112019002870T5 (en) Two Gate Conductor Transistors and Related Processes
DE102015109330A1 (en) Semiconductor switching devices with different local transconductances
DE102021113288A1 (en) POWER SEMI-CONDUCTOR DEVICE AND METHOD FOR MANUFACTURING IT
DE102006013203B3 (en) Integrated semiconductor device with back-flow complex for reducing a substrate current and method for its production
DE102015118616B3 (en) Latchup-solid transistor
WO2009150636A1 (en) High-voltage power transistor using soi technology
EP1796175A1 (en) DMOS Transistor with optimised peripheral structure
DE102017130223B4 (en) Semiconductor device with electrically connected planar field-effect transistor cells and associated DC-DC converter
EP2898531B1 (en) Nmos transistor and methods of making the same
DE102010020884B4 (en) Semiconductor device
EP1273043B1 (en) Cmos-compatible lateral dmos transistor
DE102023123339A1 (en) DMOS transistor with Schottky contact and method for its production
WO2021165184A1 (en) Vertical field effect transistor, method for producing same, and component having vertical field effect transistors
DE10303232B4 (en) High-voltage MOS field effect transistor
DE102020000633A1 (en) ELECTRONIC DEVICE WITH A SEMICONDUCTOR BODY OR INSULATION STRUCTURE IN A TRENCH
DE102007018367B4 (en) Semiconductor component and method for its production
DE102006014580B4 (en) Vertical high-voltage semiconductor device and method for producing an edge termination for an IGBT
DE102022211692A1 (en) Method for producing a vertical field effect transistor structure and corresponding vertical field effect transistor structure

Legal Events

Date Code Title Description
R082 Change of representative
R230 Request for early publication