DE102022209799A1 - Gallium oxide field effect transistor for high field strengths - Google Patents

Gallium oxide field effect transistor for high field strengths Download PDF

Info

Publication number
DE102022209799A1
DE102022209799A1 DE102022209799.8A DE102022209799A DE102022209799A1 DE 102022209799 A1 DE102022209799 A1 DE 102022209799A1 DE 102022209799 A DE102022209799 A DE 102022209799A DE 102022209799 A1 DE102022209799 A1 DE 102022209799A1
Authority
DE
Germany
Prior art keywords
effect transistor
field effect
layer
self
depletion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022209799.8A
Other languages
German (de)
Inventor
Stefan Regensburger
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102022209799.8A priority Critical patent/DE102022209799A1/en
Publication of DE102022209799A1 publication Critical patent/DE102022209799A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Abstract

Selbstsperrender Finnenfeldeffekttransistor mit einem Substrat (101) aus Gallium-Oxid (Ga2O3), bei dem in einer auf dem Substrat (101) angeordneten Driftlage (102) eine Finne (103) zur zumindest mittelbaren Kontaktierung einer Source-Elektrode (108) strukturiert ist und bei dem seitlich zu der Finne (103), eine durch ein Dielektrikum (105) von der Driftlage (103) getrennte und gegenüber der Source-Elektrode (108) isolierte Gate-Elektrode (106) ausgebildet ist.Self-blocking fin field effect transistor with a substrate (101) made of gallium oxide (Ga2O3), in which a fin (103) is structured in a drift layer (102) arranged on the substrate (101) for at least indirect contacting of a source electrode (108) and in which a gate electrode (106) is formed laterally to the fin (103), separated from the drift layer (103) by a dielectric (105) and insulated from the source electrode (108).

Description

Die Erfindung betrifft einen selbstsperrenden Finnenfeldeffekttransistor auf der Basis bzw. unter Verwendung eines Substrats aus Galliumoxid, der im Sperrzustand hohen Feldstärken des elektrischen Felds ausgesetzt sein kann, ohne dass es zu Durchbrüchen kommt und sich somit hervorragend als Halbleiter-Leistungsbauelement eignet. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines selbstsperrenden Finnenfeldeffekttransistors.The invention relates to a self-blocking fin field effect transistor based on or using a substrate made of gallium oxide, which can be exposed to high field strengths of the electric field in the off state without breakdowns occurring and is therefore ideally suited as a semiconductor power component. The invention further relates to a method for producing a normally off fin field effect transistor.

Stand der TechnikState of the art

Aus dem Stand der Technik sind bereits selbstsperrende Finnenfeldeffekttransistoren bekannt. Auch der Aufbau von Halbleiterbauelementen auf der Basis von oder unter Verwendung eines Substrats aus Galliumoxid (Ga2O3) ist im Stand der Technik bereits bekannt.Self-blocking fin field effect transistors are already known from the prior art. The construction of semiconductor components based on or using a substrate made of gallium oxide (Ga 2 O 3 ) is also already known in the prior art.

Bei einem Finnenfeldeffekttransistor mit einem klassischen Aufbau oder einer klassischen Schichtstruktur liegt ein Peak des elektrischen Felds im Sperrzustand im Übergangsbereich zwischen einer Driftlage und einem angrenzenden Dielektrikum. Dies führt dazu, dass die Durchbruchfeldstärke bei der Verwendung von Galliumoxid oder bei der Ausbildung der Schichtstruktur auf einem Substrat vom Galliumoxid deutlich geringer ausfällt, als die theoretisch möglichen Grenzen des Materials oder des Materialsystems von Galliumoxid. In a fin field effect transistor with a classic structure or a classic layer structure, a peak of the electric field in the off-state lies in the transition region between a drift layer and an adjacent dielectric. This means that the breakdown field strength when using gallium oxide or when forming the layer structure on a gallium oxide substrate is significantly lower than the theoretically possible limits of the gallium oxide material or material system.

Beispielsweise liegt bei einer Drain-Spannung von 1000V und einer Gate-Spannung von OV (Sperrfall) in dem üblichen Dielektrikum zwischen der Driftlage und den an die Driftlage angrenzenden Gate-Elektroden in einem Dielektrikum bereits ein elektrisches Feld von mehr als 3 M/V pro cm vor, was jedoch bereits der oberen Grenze der Feldstärke des Dielektrikums für Automotive-Leistungsbauelemente entspricht. Dementsprechend kann mit dem klassischen Aufbau eines Finnenfeldeffekttransistors das volle Potential des Materialsystems Galliumoxid nicht ausgeschöpft werden, dessen Durchbruchfeldstärke bei etwa 8 M/V pro cm liegt.For example, with a drain voltage of 1000V and a gate voltage of OV (blocking case), there is already an electric field of more than 3 M/V per dielectric in the usual dielectric between the drift layer and the gate electrodes adjacent to the drift layer cm, which, however, already corresponds to the upper limit of the field strength of the dielectric for automotive power components. Accordingly, the classic structure of a fin field effect transistor cannot exploit the full potential of the gallium oxide material system, whose breakdown field strength is around 8 M/V per cm.

Klassische Möglichkeiten zur Verbesserung der Sperrwirkung am Übergang zwischen Driftlage und Dielektrikum unterhalb der Gate-Elektroden sind im Materialsystem von Galliumoxid nicht möglich, da, anders als in Halbleiterstrukturen auf der Basis von Siliziumkarbid oder Galliumnitrid die dazu notwendigen p-dotierten Materialien und geeignete Akzeptoren nicht zur Verfügung stehen.Classic options for improving the blocking effect at the transition between the drift layer and the dielectric below the gate electrodes are not possible in the material system of gallium oxide because, unlike in semiconductor structures based on silicon carbide or gallium nitride, the necessary p-doped materials and suitable acceptors are not available To be available.

Offenbarung der ErfindungDisclosure of the invention

Der erfindungsgemäße, selbstsperrende Finnenfeldeffekttransistor mit den Merkmalen des Anspruchs 1 hat den Vorteil, dass es trotz mangelnder Akzeptoren und p-dotierten Materialien im Materialsystem von Galliumoxid überraschend gelungen ist eine Verlagerung des Peaks des elektrischen Feldes aus dem Dielektrikum am Übergang zwischen Gate-Elektrode und Driftlage in den Bereich der Driftlage mit einer deutlich höheren Durchbruchfeldstärke zu verschieben oder zu verlegen, um somit das volle Potential des Materialsystems Galliumoxid in Bezug auf Potentialdifferenz zwischen Drain und Source im Sperrfall zu erreichen und damit die Eignung als Leistungshalbleiterelement deutlich zu verbessern.The self-blocking fin field effect transistor according to the invention with the features of claim 1 has the advantage that, despite a lack of acceptors and p-doped materials in the material system of gallium oxide, it has surprisingly succeeded in shifting the peak of the electric field from the dielectric at the transition between the gate electrode and the drift layer to move or relocate to the area of the drift position with a significantly higher breakdown field strength in order to achieve the full potential of the gallium oxide material system in relation to the potential difference between drain and source in the off-state and thus significantly improve the suitability as a power semiconductor element.

Der Erfindung liegt die Idee zugrunde, dass zwischen Driftlage und Dielektrikum eine Verarmungsschicht wenigstens abschnittsweise ausgebildet ist. Durch die Verarmungsschicht wird in einem Sperrzustand des Transistors im Übergang zwischen der Verarmungsschicht und der Driftlage eine Sperrschicht erzeugt. Diese Sperrschicht, die dann außerhalb des Dielektrikums und in der Driftlage ausgebildet wird, sorgt dafür, dass der Peak des elektrischen Feldes im Sperrzustand im Bereich der Driftlage angeordnet ist, die in der Regel durch ein leicht n-dotiertes Galliumoxid gebildet wird, und somit die vorteilhaft hohe Durchbruchfeldstärke des Galliumoxids aufweist.The invention is based on the idea that a depletion layer is formed at least in sections between the drift layer and the dielectric. The depletion layer creates a barrier layer in the transition between the depletion layer and the drift layer when the transistor is in a blocked state. This barrier layer, which is then formed outside the dielectric and in the drift layer, ensures that the peak of the electric field in the blocked state is arranged in the area of the drift layer, which is usually formed by a slightly n-doped gallium oxide, and thus the advantageously has a high breakdown field strength of the gallium oxide.

Vor diesem Hintergrund ist es daher in einem erfindungsgemäßen, selbstsperrenden Finnenfeldeffekttransistor mit den Merkmalen des Anspruchs 1 vorgesehen, dass dieser ein Substrat aus Galliumoxid aufweist, und auf dem Substrat eine Driftlage angeordnet ist, in der eine Finne zur zumindest mittelbaren Kontaktierung einer Source-Elektrode strukturiert ist, wobei weiter seitlich zu der Finne eine durch ein Dielektrikum von der Driftlage getrennt und gegenüber der Source-Elektrode isolierte Gate-Elektrode ausgebildet ist, wobei erfindungsgemäß vorgesehen ist, dass zwischen Driftlage und Dielektrikum eine Verarmungsschicht wenigstens abschnittsweise ausgebildet ist.Against this background, it is therefore provided in a self-blocking fin field effect transistor according to the invention with the features of claim 1 that it has a substrate made of gallium oxide, and a drift layer is arranged on the substrate, in which a fin is structured for at least indirectly contacting a source electrode is, wherein further laterally to the fin a gate electrode is formed that is separated from the drift layer by a dielectric and insulated from the source electrode, it being provided according to the invention that a depletion layer is formed at least in sections between the drift layer and the dielectric.

Vorteilhafte Weiterbildungen des erfindungsgemäßen Finnenfeldeffekttransistors mit einem Substrat aus Galliumoxid sind in den Unteransprüchen aufgeführt.Advantageous developments of the fin field effect transistor according to the invention with a substrate made of gallium oxide are listed in the subclaims.

Bevorzugt kann vorgesehen sein, dass die Verarmungsschicht aus einem p-dotierten Fremdmaterial gebildet ist. Als Fremdmaterial soll dabei grundsätzlich jedes Material verstanden werden, welches nicht Galliumoxid ist. Um in dem erfindungsgemäßen Halbleiterbauteil als Material für die Verarmungsschicht dienen zu können, ist es besonders vorteilhaft, wenn das Fremdmaterial p-dotierbar ist und ein Valenzband aufweist, welches energetisch nahe am Valenzband von Galliumoxid liegt. Weiterhin ist es besonders vorteilhaft für das Fremdmaterial, wenn der Übergang zwischen dem Fremdmaterial und Galliumoxid defektarm ausgebildet werden kann, sodass keine oder nur geringe Leckströme aufgrund von Defekten am Übergang zwischen Galliumoxid und Fremdmaterial auftreten. In einer vorteilhaften Weiterbildung kann das p-dotierte Fremdmaterial wenigstens ein Oxid eines Übergangsmetalls, insbesondere Nickeloxid und/oder Zinnoxid, aufweisen oder daraus gebildet sein. Als Dotierungsmaterialen können vorteilhaft Eisen und/oder Magnesium zum Einsatz kommen.It can preferably be provided that the depletion layer is formed from a p-doped foreign material. In principle, foreign material should be understood as any material that is not gallium oxide. In order to be able to serve as a material for the depletion layer in the semiconductor component according to the invention, it is particularly advantageous if the foreign material is p-doped and has a valence band which is energetically close to the valence band of gallium oxide. Furthermore, it is particularly advantageous for the foreign material if the transition between the foreign material and gallium oxide can be designed with few defects, so that no or only small leakage currents occur due to defects at the transition between gallium oxide and foreign material. In an advantageous development, the p-doped foreign material can have or be formed from at least one oxide of a transition metal, in particular nickel oxide and/or tin oxide. Iron and/or magnesium can advantageously be used as doping materials.

Diese Materialen haben den Vorteil, dass einerseits eine P-Dotierung möglich ist und dass ein defektarmer Übergang zwischen Galliumoxid und dem Fremdmaterial herstellbar ist.These materials have the advantage that, on the one hand, P-doping is possible and that a low-defect transition between gallium oxide and the foreign material can be produced.

Alternativ kann in einer vorteilhaften Ausbildung auch vorgesehen sein, dass die Verarmungsschicht durch einen semi-isolierenden Halbleiter gebildet ist. Diese können im Zusammenwirken mit der Driftlage und dem Dielektrikum im Ergebnis oder im Resultat ähnlich wie p-dotierte Schichten im Sperrzustand des Finnenfeldeffekttransistors einen an die Verarmungsschicht angrenzenden Bereich der Driftzone lokal verarmen und den Peak des elektrischen Feldes entsprechend in diesen verarmten Bereich verschieben.Alternatively, in an advantageous embodiment it can also be provided that the depletion layer is formed by a semi-insulating semiconductor. In cooperation with the drift layer and the dielectric, these can, as a result or in a similar way to p-doped layers in the blocking state of the fin field effect transistor, locally deplete an area of the drift zone adjacent to the depletion layer and shift the peak of the electric field accordingly into this depleted area.

Besonders vorteilhaft kann der semi-isolierende Halbleiter aus Galliumoxid gebildet sein, welches einfache und/oder doppelte Galliumvakanzen im Gitter aufweist. Die Verwendung von einem semi-isolierenden Halbleiter auf der Basis von Galliumoxid hat den Vorteil, dass kein Fremdmaterial identifiziert und verwendet werden muss, und dass zudem auch der Übergang zwischen der Driftlage, bevorzugt aus n-dotiertem Galliumoxid und der Verarmungsschicht problemlos und ohne merkbaren Anstieg an Defekten ausgebildet werden kann. Die Ausbildung einer solchen semi-isolierenden Halbleiterschicht aus Gallimoxid kann beispielsweise dadurch bereitgestellt werden, dass die Oberfläche des Galliumoxids in einem Annealingschritt mit Temperaturen von mehr als 800°C einer Sauerstoffatmosphäre ausgesetzt wird. Dadurch entstehen einfache und/oder doppelte Galliumvakanzen im Gitter, welche die n-dotierte Galliumoxidschicht der Driftlage in einen semi-isolierenden Halbleiter umwandeln.Particularly advantageously, the semi-insulating semiconductor can be formed from gallium oxide, which has single and/or double gallium vacancies in the lattice. The use of a semi-insulating semiconductor based on gallium oxide has the advantage that no foreign material has to be identified and used, and also that the transition between the drift layer, preferably made of n-doped gallium oxide, and the depletion layer is problem-free and without a noticeable increase can be formed due to defects. The formation of such a semi-insulating semiconductor layer made of gallium oxide can be provided, for example, by exposing the surface of the gallium oxide to an oxygen atmosphere in an annealing step at temperatures of more than 800 ° C. This creates single and/or double gallium vacancies in the lattice, which convert the n-doped gallium oxide layer of the drift layer into a semi-insulating semiconductor.

Alternativ oder zusätzlich kann vorteilhaft vorgesehen sein, dass zur Ausbildung einer Verarmungsschicht aus einem semi-isolierenden Halbleiter das Galliumoxid der Driftlage so beeinflusst wird, dass tiefe Akzeptorfehlstellen ausgebildet werden, die dann ebenfalls derart wirken, dass beispielsweise ein n-dotiertes Galliumoxid effektiv wie ein semi-isolierender Halbleiter wirkt. Die tiefen Aaktzeptorfehlstellen können bevorzugt in einem oberflächennahen Gebiet, also angrenzend an die nachfolgend aufgebrachte Dielektrikumsschicht, besonders bevorzugt im Bereich von 10nm bis 50nm unterhalb der Oberfläche der Verarmungsschicht ausgebildet sein und ausgebildet werden. Diese können besonders bevorzugt dadurch realisiert werden, dass das Galliumoxid der Driftlage mit Eisen oder Magnesium dotiert wird.Alternatively or additionally, it can advantageously be provided that in order to form a depletion layer made of a semi-insulating semiconductor, the gallium oxide of the drift layer is influenced in such a way that deep acceptor defects are formed, which then also act in such a way that, for example, an n-doped gallium oxide effectively acts like a semi -insulating semiconductor works. The deep receptor defects can preferably be formed in a region close to the surface, i.e. adjacent to the subsequently applied dielectric layer, particularly preferably in the range from 10 nm to 50 nm below the surface of the depletion layer. These can particularly preferably be realized by doping the gallium oxide of the drift layer with iron or magnesium.

Zur Verbesserung der dynamischen Eigenschaften des Bauteils kann vorteilhaft vorgesehen sein, dass der Verarmungsschicht wenigstens eine, bevorzugt mit der Source-Elektrode leitend verbundene, Elektrode, zugeordnet ist, insbesondere angrenzend an die Verarmungsschicht ausgebildet ist. Die Elektrode kann beispielsweise in den Gräben neben der Finne seitlich neben den Gate-Elektroden ausgebildet und angeordnet sein. Durch diese Ausführungsform kann vorteilhaft die Gate-Drain-Kapazität verringert werden.To improve the dynamic properties of the component, it can advantageously be provided that at least one electrode, preferably conductively connected to the source electrode, is assigned to the depletion layer, in particular is formed adjacent to the depletion layer. The electrode can, for example, be formed and arranged in the trenches next to the fin laterally next to the gate electrodes. This embodiment can advantageously reduce the gate-drain capacitance.

Außerdem kann in einer weiteren vorteilhaften Ausführung besonders vorteilhaft vorgesehen sein, dass die Verarmungsschicht einseitig auf einer Seite der Finne ausgebildet ist. Durch die Verringerung der Fläche, welche durch die Verarmungsschicht eingenommen oder bedeckt wird, kann besonders vorteilhaft der Widerstand des Bauteils in einem Durchlass- oder Öffnungszustand (On-Widerstand) verringert werden, ohne dass dadurch die Vorteile der erhöhten Durchbruchsfeldstärke signifikant beeinträchtigt werden.In addition, in a further advantageous embodiment it can be particularly advantageously provided that the depletion layer is formed on one side of the fin. By reducing the area occupied or covered by the depletion layer, the resistance of the component in a conductive or open state (on resistance) can be particularly advantageously reduced without significantly impairing the advantages of the increased breakdown field strength.

Das erfindungsgemäße Verfahren betrifft ein Verfahren zur Herstellung eines selbstsperrenden Finnenfeldeffekttransistors, der nach einer der vorangehenden Ausführungsform ausgebildet ist, wobei das erfindungsgemäße Verfahren zumindest folgende Verfahrensschritte umfasst: Ausbilden, insbesondere Abscheiden einer Driftlage auf einem Galliumoxidsubstrat; Strukturieren einer Finne in die Driftlage; Ausbilden, insbesondere Abscheiden einer Verarmungsschicht auf zumindest einem Teil der Driftlage abseits der Finne; Ausbilden, insbesondere Abscheiden von einem Dielektrikum auf wenigstens der Verarmungsschicht.The method according to the invention relates to a method for producing a self-blocking fin field effect transistor, which is designed according to one of the preceding embodiments, the method according to the invention comprising at least the following method steps: forming, in particular depositing, a drift layer on a gallium oxide substrate; Structuring a fin into the drift position; Forming, in particular depositing, a depletion layer on at least a part of the drift layer away from the fin; Forming, in particular depositing, a dielectric on at least the depletion layer.

Durch dieses Verfahren, welches im Hinblick auf das Schichtwachstum, die Schichtstrukturierung und die evtl. Beeinflussung und Bearbeitung von ausgebildeten, insbesondere aufgewachsenen Schichten, auf grundsätzlich bekannte Verfahren und Techniken der Halbleitertechnik zurückgreift, kann in besonders vorteilhafter Weise ein selbstsperrender Finnenfeldeffekttransistor realisiert werden, bei dem mittels der Wirkung der Verarmungsschicht ein Peak des elektrischen Felds im Sperrfall oder im Sperrzustand nicht im Bereich des Dielektrikums vorliegt, sondern vorteilhaft im Bereich der Verarmungsschicht oder im Bereich des Übergangs zwischen der Verarmungsschicht und der Driftlage ausgebildet wird, sodass eine deutlich höhere Durchbruchfeldstärke erreicht werden kann und somit der Finnenfeldeffekttransistor bei deutlich höheren Spannungen betrieben werden kann.This method, which uses fundamentally known methods and techniques of semiconductor technology with regard to layer growth, layer structuring and the possible influencing and processing of formed, in particular grown layers, can be used to realize a self-blocking fin field effect transistor in a particularly advantageous manner, in which By means of the effect of the depletion layer, a peak of the electric field in the off-state or in the off-state is not present in the area of the dielectric, but is advantageously formed in the area of the depletion layer or in the area of the transition between the depletion layer and the drift layer, so that a significantly higher throughput breaking field strength can be achieved and the fin field effect transistor can therefore be operated at significantly higher voltages.

Besonders vorteilhaft wird durch die Ausbildung der Verarmungsschicht im Übergang zwischen der Verarmungsschicht und der Driftlage eine Sperrschicht erzeugt.Particularly advantageously, the formation of the depletion layer creates a barrier layer in the transition between the depletion layer and the drift layer.

Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsformen der Erfindung sowie anhand der Zeichnungen.Further advantages, features and details of the invention result from the following description of preferred embodiments of the invention and from the drawings.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

  • 1 zeigt einen Schnitt durch eine Schichtstruktur eines erfindungsgemäßen, selbstsperrenden Finnenfeldeffekttransistors gemäß einer ersten Ausführungsform, 1 shows a section through a layer structure of a self-blocking fin field effect transistor according to the invention according to a first embodiment,
  • 2 zeigt einen Schnitt durch eine Schichtstruktur eines erfindungsgemäßen, selbstsperrenden Finnenfeldeffekttransistors gemäß einer zweiten Ausführungsform, 2 shows a section through a layer structure of a self-blocking fin field effect transistor according to the invention according to a second embodiment,
  • 3 zeigt einen Schnitt durch eine Schichtstruktur eines erfindungsgemäßen, selbstsperrenden Finnenfeldeffekttransistors gemäß einer dritten Ausführungsform 3 shows a section through a layer structure of a self-blocking fin field effect transistor according to the invention according to a third embodiment

Ausführungsformen der ErfindungEmbodiments of the invention

Gleiche Elemente beziehungsweise Elemente mit gleicher Funktion sind in den Figuren mit den gleichen Bezugszeichen versehen.The same elements or elements with the same function are provided with the same reference numerals in the figures.

1 zeigt einen Aufbau einer erfindungsgemäßen Halbleiterstruktur zur Ausbildung eines selbstsperrenden Finnenfeldeffekttransistors 100. Auf einem Substrat 101 aus Galliumoxid ist eine Driftlage 102 aus leicht n-dotiertem Gallium-Oxid aufgebracht oder aufgewachsen. Aus dem Material der Driftlage 102 wird durch geeignete Strukturierungsverfahren eine Finne 103 ausgebildet. Die Finne 103 ist bevorzugt wenige 100 nm breit. Die Finne 103 kann bevorzugt mittelbar über ein stark n-dotiertes Gebiet 104 mit der Source-Elektrode 108 kontaktiert sein. Seitlich zu der Finne 103 sind Gate-Elektroden 106 ausgebildet. Zwischen den Gate-Elektroden 106 und der Source-Elektrode 108 ist eine Isolierungsschicht 107 ausgebildet. Weiterhin ist zwischen der Driftlage 102 und der Gate-Elektrode 106 ein Dielektrikum 105 angeordnet oder abgeschieden. Rückseitig auf dem Substrat 101 kann vorteilhaft eine Drain-Elektrode 109 ausgebildet sein. 1 shows a structure of a semiconductor structure according to the invention for forming a self-blocking fin field effect transistor 100. A drift layer 102 made of lightly n-doped gallium oxide is applied or grown on a substrate 101 made of gallium oxide. A fin 103 is formed from the material of the drift layer 102 using suitable structuring methods. The fin 103 is preferably a few 100 nm wide. The fin 103 can preferably be contacted indirectly with the source electrode 108 via a heavily n-doped region 104. Gate electrodes 106 are formed on the side of the fin 103. An insulation layer 107 is formed between the gate electrodes 106 and the source electrode 108. Furthermore, a dielectric 105 is arranged or deposited between the drift layer 102 and the gate electrode 106. A drain electrode 109 can advantageously be formed on the back of the substrate 101.

Erfindungsgemäß ist zwischen der Driftlage 102 und dem Dielektrikum 105 eine Verarmungsschicht 111 ausgebildet. Die Verarmungsschicht 111 kann aus einem geeignetem p-dotierten Fremdmaterial gebildet sein. Dabei kommen bevorzugt p-dotierte Übergangsmetalle, insbesondere Nickeloxid und/oder Zinnoxid, Kombinationen hiervon oder weitere Kombinationen von entsprechen dotierten Übergangsmetallen, zum Einsatz. Bevorzugt kann die p-Dotierung der Fremdmaterialien über Eisen oder Magnesium bereitgestellt werden. Im Sperrfall oder im Sperrzustand des Finnenfeldeffekttransistors 100 wird die Driftlage 102 lokal im Übergangsbereich 121 zwischen Verarmungsschicht 111 und Driftlage 102 verarmt, sodass ein Peak des elektrischen Felds im Sperrzustand in der Driftlage 102 ausgebildet wird. Dadurch kann das Bauteil bei deutlich höheren Spannungen betrieben werden, da besonders vorteilhaft die hohe Durchbruchfeldstärke des Materials Galliumoxid ausgenutzt werden kann.According to the invention, a depletion layer 111 is formed between the drift layer 102 and the dielectric 105. The depletion layer 111 may be formed from a suitable p-doped foreign material. P-doped transition metals, in particular nickel oxide and/or tin oxide, combinations thereof or further combinations of correspondingly doped transition metals are preferably used. The p-doping of the foreign materials can preferably be provided via iron or magnesium. In the off-state or in the off-state of the fin field effect transistor 100, the drift layer 102 is depleted locally in the transition region 121 between the depletion layer 111 and the drift layer 102, so that a peak of the electric field in the off-state is formed in the drift layer 102. This means that the component can be operated at significantly higher voltages, since the high breakdown field strength of the gallium oxide material can be used particularly advantageously.

Die Verarmungsschicht kann alternativ auch aus einem semi-isolierenden Halbleitermaterial gebildet sein. Dieses kann durch einen Annealing-Prozess oberhalb von 800°C in einer Sauerstoffatmosphäre und/oder durch einen oberflächennahe Dotierung des n-dotierten Galliumoxids mit Eisen oder Magnesium ausgebildet werden.The depletion layer can alternatively also be formed from a semi-insulating semiconductor material. This can be formed by an annealing process above 800 ° C in an oxygen atmosphere and / or by doping the n-doped gallium oxide with iron or magnesium near the surface.

In der abgewandelten Ausführungsform der 2 ist die Verarmungsschicht 111 über zusätzliche Elektroden 112 elektrisch kontaktiert. Die zusätzlichen Elektroden 112 befinden sich bevorzugt auf dem gleichen Potential wie die Source-Elektrode 108. Dies kann durch eine elektrische Verbindung zwischen Source-Elektrode 108 und Elektroden 112 erreicht werden. Die zusätzlichen Elektroden 112 sind gegenüber den Gate-Elektroden 106 durch die Isolation 107 elektrisch getrennt/isoliert. Durch diese Ausführungsformen kann vorteilhaft die Gate-Drain-Kapazität verringert werden.In the modified embodiment of 2 the depletion layer 111 is electrically contacted via additional electrodes 112. The additional electrodes 112 are preferably at the same potential as the source electrode 108. This can be achieved by an electrical connection between the source electrode 108 and electrodes 112. The additional electrodes 112 are electrically separated/isolated from the gate electrodes 106 by the insulation 107. These embodiments can advantageously reduce the gate-drain capacitance.

Die Ausführungsform der 3 entspricht im Wesentlichen der Ausführungsform der 1. Der Unterscheid besteht im Wesentlichen darin, dass die Verarmungsschicht 11 lediglich unterhalb eines Teils des Dielektrikums 105 ausgebildet ist. Vorteilhaft ist die Verarmungsschicht nur auf einer Seite der Finne 103 ausgebildet. Durch die geringere Fläche der Verarmungsschicht 111 kann der Widerstand des Bauteils in Durchlassrichtung oder in einem Durchlasszustand verbessert, insbesondere verringert werden.The embodiment of the 3 essentially corresponds to the embodiment of 1 . The difference is essentially that the depletion layer 11 is formed only below a part of the dielectric 105. The depletion layer is advantageously formed on only one side of the fin 103. Due to the smaller area of the depletion layer 111, the resistance of the component in the forward direction or in a forward state can be improved, in particular reduced.

Claims (10)

Selbstsperrender Finnenfeldeffekttransistor mit einem Substrat (101) aus Gallium-Oxid (Ga2O3), bei dem in einer auf dem Substrat (101) angeordneten Driftlage (102) eine Finne (103) zur zumindest mittelbaren Kontaktierung einer Source-Elektrode (108) strukturiert ist und bei dem seitlich zu der Finne (103), eine durch ein Dielektrikum (105) von der Driftlage (103) getrennte und gegenüber der Source-Elektrode (108) isolierte Gate-Elektrode (106) ausgebildet ist, dadurch gekennzeichnet, dass zwischen Driftlage (102) und Dielektrikum (105) eine Verarmungsschicht (111) wenigstens abschnittsweise ausgebildet ist.Self-blocking fin field effect transistor with a substrate (101) made of gallium oxide (Ga 2 O 3 ), in which a fin (103) in a drift layer (102) arranged on the substrate (101) for at least indirectly contacting a source electrode (108) is structured and on the side of the fin (103), one through a dielectric (105) separate from the drift layer (103) and insulated from the source electrode (108) gate electrode (106) is formed, characterized in that between the drift layer (102) and dielectric (105) a depletion layer (111) at least in sections is trained. Selbstsperrender Finnenfeldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Verarmungsschicht (111) aus einem p-dotierten Fremdmaterial gebildet ist.Self-blocking fin field effect transistor Claim 1 , characterized in that the depletion layer (111) is formed from a p-doped foreign material. Selbstsperrender Finnenfeldeffekttransistor nach Anspruch2, dadurch gekennzeichnet, dass das p-dotierte Fremdmaterial wenigstens ein Oxid eines Übergangsmetalls aufweist oder aus diesem gebildet ist.Self-blocking fin field effect transistor according to claim 2, characterized in that the p-doped foreign material has at least one oxide of a transition metal or is formed from this. Selbstsperrender Finnenfeldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Verarmungsschicht (111) durch einen semi-isolierenden Halbleiter gebildet ist.Self-blocking fin field effect transistor Claim 1 , characterized in that the depletion layer (111) is formed by a semi-insulating semiconductor. Selbstsperrender Finnenfeldeffekttransistor nach Anspruch 4 dadurch gekennzeichnet, dass der semi-isolierende Halbleiter aus Gallium-Oxid gebildet ist, das einfache und/oder doppelte Galliumvakanzen im Gitter aufweist.Self-blocking fin field effect transistor Claim 4 characterized in that the semi-insulating semiconductor is formed from gallium oxide which has single and/or double gallium vacancies in the lattice. Selbstsperrender Finnenfeldeffekttransistor nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der semi-isolierende Halbleiter Gallium-Oxid aufweist, welches tiefe Akzeptorfehlstellen, beispielsweise durch eine Dotierung mit Eisen (Fe) oder Magnesium (Mg) aufweist.Self-blocking fin field effect transistor Claim 4 or 5 , characterized in that the semi-insulating semiconductor has gallium oxide, which has deep acceptor defects, for example due to doping with iron (Fe) or magnesium (Mg). Selbstsperrender Finnenfeldeffekttransistor nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, der Verarmungsschicht (11) wenigstens eine, bevorzugt mit der Source-Elektrode (108) leitend verbundene, Elektrode (112), zugeordnet, insbesondere angrenzend ausgebildet, ist.Self-blocking fin field effect transistor according to one of the Claims 1 until 6 , characterized in that the depletion layer (11) is assigned at least one electrode (112), preferably conductively connected to the source electrode (108), in particular formed adjacently. Selbstsperrender Finnenfeldeffekttransistor nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Verarmungsschicht (111) einseitig auf einer Seite der Finne ausgebildet ist.Self-blocking fin field effect transistor according to one of the Claims 1 until 7 , characterized in that the depletion layer (111) is formed on one side of the fin. Verfahren zur Herstellung eines selbstsperrenden Finnenfeldeffekttransistors (100), der nach einem der Ansprüche 1 bis 8 ausgebildet ist, umfassend zumindest folgende Schritte: - Ausbilden, insbesondere Abscheiden einer Driftlage (102) auf einem Gallium-Oxid Substrat (101) - Strukturieren einer Finne (103) in der Driftlage (102) - Ausbilden, insbesondere Abscheiden, einer Verarmungsschicht (111) auf zumindest einem Teil der Driftlage (102) abseits der Finne (103) - Ausbilden, insbesondere Abscheiden, von einem Dielektrikum (105) auf wenigstens der Verarmungsschicht (111).Method for producing a self-blocking fin field effect transistor (100) according to one of Claims 1 until 8th is designed, comprising at least the following steps: - forming, in particular depositing, a drift layer (102) on a gallium oxide substrate (101) - structuring a fin (103) in the drift layer (102) - forming, in particular depositing, a depletion layer (111 ) on at least part of the drift layer (102) away from the fin (103) - forming, in particular depositing, a dielectric (105) on at least the depletion layer (111). Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass durch die Ausbildung der Verarmungsschicht (111) im Übergang zwischen der Verarmungsschicht (111) und Driftlage (102) eine Sperrschicht erzeugt wird.Procedure according to Claim 9 , characterized in that a barrier layer is generated by the formation of the depletion layer (111) in the transition between the depletion layer (111) and drift layer (102).
DE102022209799.8A 2022-09-19 2022-09-19 Gallium oxide field effect transistor for high field strengths Pending DE102022209799A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102022209799.8A DE102022209799A1 (en) 2022-09-19 2022-09-19 Gallium oxide field effect transistor for high field strengths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022209799.8A DE102022209799A1 (en) 2022-09-19 2022-09-19 Gallium oxide field effect transistor for high field strengths

Publications (1)

Publication Number Publication Date
DE102022209799A1 true DE102022209799A1 (en) 2024-03-21

Family

ID=90062658

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022209799.8A Pending DE102022209799A1 (en) 2022-09-19 2022-09-19 Gallium oxide field effect transistor for high field strengths

Country Status (1)

Country Link
DE (1) DE102022209799A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180315820A1 (en) 2017-04-27 2018-11-01 Government Of The United States Of America, As Represented By The Secretary Of The Navy Heterojunction devices and methods for fabricating the same
US20210013314A1 (en) 2018-03-28 2021-01-14 Cornell University Vertical gallium oxide (ga2o3) power fets
CN113193053A (en) 2021-05-20 2021-07-30 电子科技大学 Trench Schottky diode with high forward current density

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180315820A1 (en) 2017-04-27 2018-11-01 Government Of The United States Of America, As Represented By The Secretary Of The Navy Heterojunction devices and methods for fabricating the same
US20210013314A1 (en) 2018-03-28 2021-01-14 Cornell University Vertical gallium oxide (ga2o3) power fets
CN113193053A (en) 2021-05-20 2021-07-30 电子科技大学 Trench Schottky diode with high forward current density

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
HU, Zongyang, [et al.]: Enhancement-mode Ga 2 O 3 vertical transistors with breakdown voltage> 1 kV. In: IEEE Electron Device Letters, 39, 2018, 6, 869-872.
KANANEN, Brant E., [et al.]: Gallium vacancies in β-Ga2O3 crystals. In: Applied Physics Letters, 110, 2017, 202104.
PEARTON, S. J., [et al.]: A review of Ga2O3 materials, processing, and devices. In: Applied Physics Reviews, 5, 2018, 011301.
ZHANG, Hongpeng, [et al.]: Progress of ultra-wide bandgap Ga 2 O 3 semiconductor materials in power MOSFETs. In: IEEE Transactions on Power Electronics, 35, 2013, 5, 5157-5179.

Similar Documents

Publication Publication Date Title
DE102013214196B4 (en) Semiconductor component and method for its production
DE112005001179B4 (en) Improved dielectric passivation for semiconductor devices and processes
DE102005009000B4 (en) Trench structural type vertical semiconductor device and manufacturing method
DE102009028555B4 (en) transistor
DE102010062721B4 (en) Semiconductor device with improved on-resistance
DE112013006715B4 (en) Silicon carbide semiconductor device and method of manufacturing the same
DE112011104322T5 (en) Semiconductor device and method for manufacturing a semiconductor device
DE102009033302B4 (en) Manufacturing Method for a Unipolar Semiconductor Device and Semiconductor Device
WO2000042665A1 (en) Power mos element and method for producing the same
DE102012107523A1 (en) HEMT with integrated diode with low forward bias
DE112017001490B4 (en) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
DE102010030180B4 (en) Transistor device with an amorphous semi-insulating channel control layer
DE102009031314B4 (en) Semiconductor device made of silicon with partially band gap and method for producing the same
DE112017003513B4 (en) Semiconductor unit and method for producing the same
DE102021132175B3 (en) TRENCH POWER TRANSISTOR DEVICE WITH INCREASED CARRIER MOBILITY
DE102022209799A1 (en) Gallium oxide field effect transistor for high field strengths
DE19950579B4 (en) Compensation MOS device with high short-circuit current
WO2021165184A1 (en) Vertical field effect transistor, method for producing same, and component having vertical field effect transistors
EP2697830B1 (en) Semiconductor component
DE102005003127B3 (en) Lateral semiconductor component, such as IGBT-transistors and MOSFET and JFET, has drift regions of drift zone extending in lateral direction
DE102020201997A1 (en) VERTICAL FIN FIELD EFFECT TRANSISTOR, FIN FIELD EFFECT TRANSISTOR ARRANGEMENT AND METHOD OF FORMING A VERTICAL FIN FIELD EFFECT TRANSISTOR
DE102022211041A1 (en) Field effect transistor and method of manufacturing
DE102022210842A1 (en) Transistor arrangement and method for producing a transistor with a fin structure
EP4107786A1 (en) Mosfet with saturation contact and method for forming a mosfet with saturation contact
DE102022209801A1 (en) Semiconductor element with shielding

Legal Events

Date Code Title Description
R163 Identified publications notified