DE102022207028A1 - Vertical gallium nitride power semiconductor device - Google Patents
Vertical gallium nitride power semiconductor device Download PDFInfo
- Publication number
- DE102022207028A1 DE102022207028A1 DE102022207028.3A DE102022207028A DE102022207028A1 DE 102022207028 A1 DE102022207028 A1 DE 102022207028A1 DE 102022207028 A DE102022207028 A DE 102022207028A DE 102022207028 A1 DE102022207028 A1 DE 102022207028A1
- Authority
- DE
- Germany
- Prior art keywords
- gallium nitride
- layer
- power semiconductor
- semiconductor component
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 71
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 239000012528 membrane Substances 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 238000001465 metallisation Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000004382 potting Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000930 thermomechanical effect Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Es wird ein vertikales Galliumnitrid-Leistungshalbleiter-Bauelement (1) mit einem Substrat (2) und einer Silizium-Trägerschicht (7), zwischen denen eine Source-Gate-Kontaktierungsschicht (3) angeordnet ist, und mit einer Galliumnitrid-Halbleiterschicht (6), die eine Galliumnitrid-Membran (8) aufweist, die mit einer Drain-Metallisierungsschicht (9) elektrisch kontaktiert ist, angegeben.Dabei ist die Galliumnitrid-Membran (8) in direktem Kontakt auf der Source-Gate-Kontaktierungsschicht (3) angeordnet.There is a vertical gallium nitride power semiconductor component (1) with a substrate (2) and a silicon carrier layer (7), between which a source-gate contact layer (3) is arranged, and with a gallium nitride semiconductor layer (6). , which has a gallium nitride membrane (8) which is electrically contacted with a drain metallization layer (9). The gallium nitride membrane (8) is arranged in direct contact on the source-gate contact layer (3).
Description
Die vorliegende Erfindung betrifft ein vertikales Galliumnitrid-Leistungshalbleiter-Bauelement mit einem Substrat und einer Silizium-Trägerschicht, zwischen denen eine Source-Gate-Kontaktierungsschicht angeordnet ist, und mit einer Galliumnitrid-Halbleiterschicht, die eine Galliumnitrid-Membran aufweist, die mit einer Drain-Metallisierungsschicht elektrisch kontaktiert ist.The present invention relates to a vertical gallium nitride power semiconductor component with a substrate and a silicon carrier layer, between which a source-gate contact layer is arranged, and with a gallium nitride semiconductor layer which has a gallium nitride membrane which is connected to a drain Metallization layer is electrically contacted.
Stand der TechnikState of the art
Galliumnitrid-Leistungshalbleiter-Bauelemente besitzen gegenüber Leistungshalbleiter-Bauelementen aus Silizium erhebliche Vorteile. Unter diesen Vorteilen ist vor allem die große Bandlücke, die besonders hohe Schaltfrequenz bei gleichzeitig geringen Verlusten ermöglicht. Dabei werden Galliumnitrid-Leistungshalbleiter-Bauelemente unter anderem als vertikale Galliumnitrid-Leistungshalbleiter-Bauelemente realisiert. In derartigen vertikalen Galliumnitrid-Leistungshalbleiter-Bauelementen erfolgt der Stromfluss senkrecht durch die Galliumnitrid-Halbleiterschicht. Es wird die Source-Gate-Kontaktierungsschicht auf der einen Seite der Galliumnitrid-Halbleiterschicht und die Drain-Metallisierungsschicht auf der gegenüberliegenden Seite kontaktiert. Dabei soll die Galliumnitrid-Halbleiterschicht aus Kostengründen möglichst dünn ausgeführt sein, was eine Herausforderung für die Handhabung des Wafers und Chips bedeutet.Gallium nitride power semiconductor components have significant advantages over power semiconductor components made of silicon. Above all, these advantages include the large band gap, which enables particularly high switching frequencies with low losses at the same time. Gallium nitride power semiconductor components are implemented, among other things, as vertical gallium nitride power semiconductor components. In such vertical gallium nitride power semiconductor components, the current flows vertically through the gallium nitride semiconductor layer. The source-gate contact layer is contacted on one side of the gallium nitride semiconductor layer and the drain metallization layer on the opposite side. The gallium nitride semiconductor layer should be made as thin as possible for cost reasons, which poses a challenge for handling the wafer and chip.
Daher sind Galliumnitrid-Halbleiterschichten aus Kosten- und Funktionsgründen aus einer wenige Mikrometer dünnen Schicht aus Galliumnitrid gefertigt. Diese Galliumnitrid-Halbleiterschicht wird dabei auf einer Silizium-Trägerschicht abgeschieden, die in erster Linie als mechanischer Träger fungiert. Die Silizium-Trägerschicht kann jedoch bei vertikalen Galliumnitrid-Leistungshalbleiter-Bauelementen die Galliumnitrid-Halbleiterschicht nicht durchgehend stützen, da die Rückseite der Galliumnitrid-Halbleiterschicht elektrisch kontaktiert werden muss. Damit darf die Galliumnitrid-Halbleiterschicht zumindest partiell nicht von der Silizium-Trägerschicht bedeckt sein. Dies kann durch folgenden Ansatz realisiert werden. Die Rückseite der Silizium-Trägerschicht der Wafer wird dabei zum Ende der Waferprozessierung partiell zurückgeätzt, wodurch ein dünner Bereich, die Galliumnitrid-Membran, in der Galliumnitrid-Halbleiterschicht entsteht. Diese Galliumnitrid-Membran ist dann von dickeren Bereichen in der Galliumnitrid-Halbleiterschicht umgeben. Die Galliumnitrid-Membran kann eine Dicke von etwa 4 bis 6 µm haben.Therefore, for cost and functional reasons, gallium nitride semiconductor layers are made from a layer of gallium nitride that is a few micrometers thick. This gallium nitride semiconductor layer is deposited on a silicon carrier layer, which primarily functions as a mechanical carrier. However, in the case of vertical gallium nitride power semiconductor components, the silicon carrier layer cannot continuously support the gallium nitride semiconductor layer, since the back of the gallium nitride semiconductor layer must be electrically contacted. This means that the gallium nitride semiconductor layer must not be at least partially covered by the silicon carrier layer. This can be realized using the following approach. The back of the silicon carrier layer of the wafer is partially etched back at the end of wafer processing, creating a thin area, the gallium nitride membrane, in the gallium nitride semiconductor layer. This gallium nitride membrane is then surrounded by thicker areas in the gallium nitride semiconductor layer. The gallium nitride membrane can have a thickness of approximately 4 to 6 µm.
Dies erhöht zwar zum einen die Stabilität des Galliumnitrid-Leistungshalbleiter-Bauelements. Andererseits bleibt aber die Galliumnitrid-Membran empfindlich und deren Vorder- und Rückseite müssen aufwändig durch die Drain-Metallisierungsschicht elektrisch kontaktiert werden. Dabei kann die Galliumnitrid-Membran bei der Kontaktierung aufgrund ihrer geringen Dicke und hohen Empfindlichkeit nur in geringem Maße mechanisch belastet werden. Vor allem großer Druck (zum Beispiel beim Ag-Sintern) oder punktuelle Belastung (zum Beispiel beim Drahtbonden) müssen vermieden werden. Auch entsteht in dieser Ausführung ein Hohlraum unterhalb der Galliumnitrid-Membran in der Silizium-Trägerschicht. Dieser Hohlraum sollte nicht gasdicht von der Umgebung getrennt sein. Dies würde bei wechselnden Temperaturen zu einem Differenzdruck zu der Umgebung führen, der die Galliumnitrid-Membran deformieren oder sogar zerstören könnte. Weiterhin verhindert der Hohlraum eine gute thermische Anbindung an das Substrat. Der Hohlraum sollte also - beispielsweise durch Verfüllung mit Kupfer - thermisch überbrückt werden. Dies führt allerdings aufgrund der unterschiedlichen mechanischen und thermomechanischen Eigenschaften der verschiedenen Materialien zu erheblichen Spannungen in dem Galliumnitrid-Leistungshalbleiter-Bauelement.On the one hand, this increases the stability of the gallium nitride power semiconductor component. On the other hand, the gallium nitride membrane remains sensitive and its front and back sides have to be electrically contacted through the drain metallization layer. The gallium nitride membrane can only be subjected to a small amount of mechanical stress during contacting due to its small thickness and high sensitivity. Above all, high pressure (e.g. during Ag sintering) or point loads (e.g. during wire bonding) must be avoided. This version also creates a cavity below the gallium nitride membrane in the silicon carrier layer. This cavity should not be separated from the environment in a gas-tight manner. With changing temperatures, this would lead to a differential pressure with the surroundings, which could deform or even destroy the gallium nitride membrane. Furthermore, the cavity prevents a good thermal connection to the substrate. The cavity should therefore be thermally bridged - for example by filling it with copper. However, this leads to significant stresses in the gallium nitride power semiconductor component due to the different mechanical and thermomechanical properties of the different materials.
Offenbarung der ErfindungDisclosure of the invention
Erfindungsgemäß wird daher ein vertikales Galliumnitrid-Leistungshalbleiter-Bauelement zur Verfügung gestellt, bei dem die Galliumnitrid-Membran in direktem Kontakt auf der Source-Gate-Kontaktierungsschicht angeordnet ist.According to the invention, a vertical gallium nitride power semiconductor component is therefore provided, in which the gallium nitride membrane is arranged in direct contact on the source-gate contact layer.
Vorteile der ErfindungAdvantages of the invention
Das vertikale Galliumnitrid-Leistungshalbleiter-Bauelement hat den Vorteil, dass bei der Montage des vertikalen Galliumnitrid-Leistungshalbleiter-Bauelements kein gasdichter Hohlraum entsteht. Der Hohlraum muss also auch nicht - beispielsweise durch Verfüllung mit Kupfer - thermisch überbrückt werden. Somit können erheblichen Spannungen in dem Galliumnitrid-Leistungshalbleiter-Bauelement aufgrund unterschiedlicher mechanischer und thermomechanischer Eigenschaften der verschiedenen Materialien vermieden werden.The vertical gallium nitride power semiconductor component has the advantage that no gas-tight cavity is created when the vertical gallium nitride power semiconductor component is assembled. The cavity does not have to be thermally bridged - for example by filling it with copper. Significant stresses in the gallium nitride power semiconductor component due to different mechanical and thermomechanical properties of the different materials can thus be avoided.
Dabei ist es möglich, dass die Galliumnitrid-Halbleiterschicht zwischen der Silizium-Trägerschicht und der Source-Gate-Kontaktierungsschicht angeordnet ist.It is possible for the gallium nitride semiconductor layer to be arranged between the silicon carrier layer and the source-gate contact layer.
Die Belastung der Galliumnitrid-Halbleiterschicht und damit auch der Galliumnitrid-Membran kann damit bei der Montage oder Kontaktierung erheblich verringert werden. Die Galliumnitrid-Halbleiterschicht und die Galliumnitrid-Membran werden jederzeit gleichmäßig zwischen der Silizium-Trägerschicht und der Source-Gate-Kontaktierungsschicht auf dem Substrat gestützt. Ebenso ist die thermische Anbindung zum Substrat auf diese Weise über den denkbar kürzesten Weg realisiert.The load on the gallium nitride semiconductor layer and thus also on the gallium nitride membrane can be significantly reduced during assembly or contacting. The gallium nitride semiconductor layer and the gallium nitride membrane are uniformly formed between the silicon support layer and the source-gate contact layer at all times supported on the substrate. The thermal connection to the substrate is also implemented in this way via the shortest possible path.
Auch ist vorteilhaft, dass die Drain-Metallisierungsschicht auf einer der Source-Gate-Kontaktierungsschicht abgewandten Seite der Galliumnitrid-Membran angeordnet ist.It is also advantageous that the drain metallization layer is arranged on a side of the gallium nitride membrane facing away from the source-gate contact layer.
Damit kann vermieden werden, dass die Drain-Metallisierungsschicht - wie im Stand der Technik notwendig - entlang der Seitenwände des Hohlraums auf die Rückseite des Galliumnitrid-Leistungshalbleiter-Bauelements geführt wird.This can prevent the drain metallization layer from being guided along the side walls of the cavity onto the back of the gallium nitride power semiconductor component - as is necessary in the prior art.
Ebenso ist von Vorteil, dass die Drain-Metallisierungsschicht in einer Kavität der Silizium-Trägerschicht angeordnet ist.It is also advantageous that the drain metallization layer is arranged in a cavity of the silicon carrier layer.
Diese Kavität ist - im Gegensatz zum Stand der Technik - nach oben offen. Es entsteht kein gasdicht abgeschlossener Hohlraum. Der Hohlraum muss also auch nicht - beispielsweise durch Verfüllung mit Kupfer - thermisch überbrückt werden. Somit können erheblichen Spannungen in dem Galliumnitrid-Leistungshalbleiter-Bauelement aufgrund unterschiedlicher mechanischer und thermomechanischer Eigenschaften der verschiedenen Materialien vermieden werden.This cavity is - in contrast to the prior art - open at the top. There is no gas-tight cavity created. The cavity does not have to be thermally bridged - for example by filling it with copper. Significant stresses in the gallium nitride power semiconductor component due to different mechanical and thermomechanical properties of the different materials can thus be avoided.
Nicht zuletzt ist von Vorteil, dass die Drain-Metallisierungsschicht mittels eines Kontaktelements in der Kavität der Silizium-Trägerschicht elektrisch kontaktiert ist.Last but not least, it is advantageous that the drain metallization layer is electrically contacted by means of a contact element in the cavity of the silicon carrier layer.
Damit kann eine Kontaktierung der Drain-Metallisierungsschicht direkt auf der Rückseite der Galliumnitrid-Membran erfolgen. Auch ist eine Kontaktierung auf der Silizium-Trägerschicht möglich, wenn sich die Drain-Metallisierungsschicht auf die Silizium-Trägerschicht erstreckt. Das Kontaktelement kann als Aluminium-Drahtbond ausgeführt sein. Ebenso kann es als Kupfer-Draht, Bändchen, galvanische Kontaktierung (zum Beispiel Embedding), mittels Sinterns oder Lötens eines Chips, eines Stanzgitters oder eines flexiblen Substrats, oder mittels Drucktechnik ausgeführt sein. Auch die Source-Gate-Kontaktierungsschicht kann unterschiedlich ausgeführt sein. Hier kommt eine Sinterschicht in Frage oder Löten beziehungsweise Kleben.This means that the drain metallization layer can be contacted directly on the back of the gallium nitride membrane. Contacting on the silicon carrier layer is also possible if the drain metallization layer extends onto the silicon carrier layer. The contact element can be designed as an aluminum wire bond. It can also be designed as copper wire, ribbons, galvanic contacting (e.g. embedding), by sintering or soldering a chip, a lead frame or a flexible substrate, or by means of printing technology. The source-gate contact layer can also be designed differently. A sintered layer comes into question here, or soldering or gluing.
Schließlich ist vorteilhaft, dass die Kavität mittels eines Vergussmediums vergossen ist. Als geeignetes Vergussmedium kommen Silikongel, Epoxidharz und anorganische Umhüllungsmassen in Frage.Finally, it is advantageous that the cavity is cast using a potting medium. Suitable casting mediums include silicone gel, epoxy resin and inorganic coating compounds.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.Advantageous developments of the invention are specified in the subclaims and described in the description.
Zeichnungendrawings
Ausführungsbeispiele der Erfindung werden anhand der Zeichnung und der nachfolgenden Beschreibung näher erläutert. Es zeigt:
-
1 ein erfindungsgemäßes vertikales Galliumnitrid-Leistungshalbleiter-Bauelement.
-
1 a vertical gallium nitride power semiconductor component according to the invention.
Ausführungsformen der ErfindungEmbodiments of the invention
In der
In direktem Kontakt mit der Source-Gate-Kontaktierungsschicht 3 ist eine Galliumnitrid-Halbleiterschicht 6 angeordnet. Diese Galliumnitrid-Halbleiterschicht 6 befindet sich zwischen der Source-Gate-Kontaktierungsschicht 3 und einer Silizium-Trägerschicht 7. In der Galliumnitrid-Halbleiterschicht 6 ist eine Galliumnitrid-Membran 8 ausgebildet. Auf einer der Source-Gate-Kontaktierungsschicht 3 abgewandten Seite der Galliumnitrid-Halbleiterschicht 6 ist auf der Galliumnitrid-Membran 8 eine Drain-Metallisierungsschicht 9 aufgebracht.A gallium
Die Drain-Metallisierungsschicht 9 ist in einer Kavität 10 in der Silizium-Trägerschicht 7 angeordnet. Dort wird sie mittels eines Kontaktelements 11 elektrisch kontaktiert. Bei dem Kontaktelement 11 kann es sich beispielsweise um einen Drahtbond handeln. Die Kavität 10 kann mittels eines geeigneten Vergussmediums (nicht gezeigt), wie Silikongel oder Epoxidharz, vergossen sein.The drain metallization layer 9 is arranged in a
In dem erfindungsgemäßen vertikalen Galliumnitrid-Leistungshalbleiter-Bauelement 1 wird also ein direkter Kontakt zwischen der Galliumnitrid-Membran 8 und dem Substrat 2 hergestellt. Damit muss die Drain-Metallisierungsschicht 9 nicht zwingend entlang der Seitenwände der Kavität 10 auf die Rückseite des Galliumnitrid-Leistungshalbleiter-Bauelements 1 geführt werden. Es entsteht bei der Montage auch kein gasdicht abgeschlossener Hohlraum; die Kavität 10 bleibt offen und kann gegebenenfalls vergossen werden. Auch wird die Belastung der Galliumnitrid-Membran 8 bei der Montage oder Kontaktierung mit dem Kontaktelement 11 sehr gering gehalten, da sie jederzeit von dem Substrat 2 gleichmäßig gestützt wird. Auch die thermische Anbindung an das Substrat 2 erfolgt auf dem denkbar kürzesten Weg.In the vertical gallium nitride power semiconductor component 1 according to the invention, direct contact is therefore established between the gallium nitride membrane 8 and the
Obwohl die Erfindung im Detail durch bevorzugte Ausführungsbeispiele näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.Although the invention has been illustrated and described in detail by preferred embodiments, the invention is not limited by the examples disclosed and other variations may be derived therefrom by those skilled in the art without departing from the scope of the invention.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102022207028.3A DE102022207028A1 (en) | 2022-07-11 | 2022-07-11 | Vertical gallium nitride power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102022207028.3A DE102022207028A1 (en) | 2022-07-11 | 2022-07-11 | Vertical gallium nitride power semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102022207028A1 true DE102022207028A1 (en) | 2024-01-11 |
Family
ID=89387178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102022207028.3A Pending DE102022207028A1 (en) | 2022-07-11 | 2022-07-11 | Vertical gallium nitride power semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE102022207028A1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130092958A1 (en) | 2010-07-06 | 2013-04-18 | The Hong Kong University Of Science And Technology | Normally-off iii-nitride metal-2deg tunnel junction field-effect transistors |
| US20150270356A1 (en) | 2014-03-20 | 2015-09-24 | Massachusetts Institute Of Technology | Vertical nitride semiconductor device |
| US20190103483A1 (en) | 2017-09-29 | 2019-04-04 | Electronics And Telecommunications Research Institute | Semiconductor device and a method for manufacturing the same |
-
2022
- 2022-07-11 DE DE102022207028.3A patent/DE102022207028A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130092958A1 (en) | 2010-07-06 | 2013-04-18 | The Hong Kong University Of Science And Technology | Normally-off iii-nitride metal-2deg tunnel junction field-effect transistors |
| US20150270356A1 (en) | 2014-03-20 | 2015-09-24 | Massachusetts Institute Of Technology | Vertical nitride semiconductor device |
| US20190103483A1 (en) | 2017-09-29 | 2019-04-04 | Electronics And Telecommunications Research Institute | Semiconductor device and a method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102008025451B4 (en) | Semiconductor device and method for placing semiconductor devices | |
| DE102014213564B4 (en) | Semiconductor device and method for manufacturing the same | |
| DE102008025202B4 (en) | Hermetically sealed housing for electronic components and manufacturing processes | |
| DE2328884A1 (en) | CONNECTING LADDER FOR SEMI-CONDUCTOR COMPONENTS AND PROCESS FOR THEIR PRODUCTION | |
| DE102009000587A1 (en) | A module having a sintered connection between a semiconductor chip and a copper surface and method of manufacturing a module having a sintered connection between a semiconductor chip and a copper surface | |
| DE102012214901A1 (en) | Semiconductor device having a diffusion solder layer on a sintered silver layer | |
| DE3009295A1 (en) | SEMICONDUCTOR BLOCK | |
| DE102015212832A1 (en) | Semiconductor device and method for its production | |
| DE102014113376A1 (en) | METHOD FOR MANUFACTURING A CHIP PACKAGE, CHIP PACKAGE, METHOD FOR MANUFACTURING A CHIP ASSEMBLY AND CHIP ASSEMBLY | |
| DE102012105840A1 (en) | A method of attaching a metal surface to a carrier, method of attaching a chip to a chip carrier, chip package module, and package module | |
| DE2248303C2 (en) | Semiconductor component | |
| DE102005052563A1 (en) | Semiconductor chip and production processes has adhesive-free three layer metallization with aluminum layer, diffusion blocking layer and diffusion solder layer | |
| DE102013113232A1 (en) | A tensile-strained semiconductor device and method of manufacturing a packaged semiconductor device with a tensile stress | |
| DE1956501C3 (en) | Integrated circuit arrangement | |
| DE112014006759T5 (en) | Semiconductor device, method for manufacturing a semiconductor device and power conversion device | |
| DE102013110541A1 (en) | INTEGRATED CIRCUIT, CHIP CASING AND METHOD FOR PRODUCING AN INTEGRATED CIRCUIT | |
| DE102012104304A1 (en) | Method for producing a metal layer on a substrate and component | |
| WO2016062464A1 (en) | Electronic device and method for producing an electronic device | |
| DE102004028927A1 (en) | accelerometer | |
| DE2004776C2 (en) | Semiconductor component | |
| DE102022207028A1 (en) | Vertical gallium nitride power semiconductor device | |
| WO2016193038A1 (en) | Method for electrically contacting a component by means of galvanic connection of an open-pored contact piece, and corresponding component module | |
| DE102020004379A1 (en) | ASYMMETRIC TWO-SIDED MODULE WITH LOW STRESS | |
| DE102009000058A1 (en) | Sensor arrangement and method for producing a sensor arrangement | |
| DE102008020469A1 (en) | Stacking package with release layer and method of forming same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R163 | Identified publications notified |