DE102022202254A1 - Modular half-bridge module - Google Patents

Modular half-bridge module Download PDF

Info

Publication number
DE102022202254A1
DE102022202254A1 DE102022202254.8A DE102022202254A DE102022202254A1 DE 102022202254 A1 DE102022202254 A1 DE 102022202254A1 DE 102022202254 A DE102022202254 A DE 102022202254A DE 102022202254 A1 DE102022202254 A1 DE 102022202254A1
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor modules
module
substrate
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102022202254.8A
Other languages
German (de)
Inventor
Wei Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZF Friedrichshafen AG
Original Assignee
ZF Friedrichshafen AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZF Friedrichshafen AG filed Critical ZF Friedrichshafen AG
Priority to DE102022202254.8A priority Critical patent/DE102022202254A1/en
Publication of DE102022202254A1 publication Critical patent/DE102022202254A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/112—Mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Rectifiers (AREA)

Abstract

Ein Halbbrückenmodul (10) ist aus mindestens zwei Leistungshalbeitermodulen (6a, 6b) gebildet. Jedes Leistungshalbleitermodul (6) umfasst Folgendes: ein erstes äußeres Substrat (20), einen Halbleiterschalterchip (12), ein Zwischensubstrat (24), einen Diodenchip (14) und ein zweites äußeres Substrat (22), die in dieser Reihenfolge miteinander gestapelt sind; wobei der Halbleiterschalterchip (12) mit einem positiven Anschluss (T+) an das erste äußere Substrat (20) und mit einem negativen Anschluss (T-) an das Zwischensubstrat (24) gebondet ist; wobei der Diodenchip (14) mit einem Anodenanschluss (D+) an das zweite äußere Substrat (22) und mit einem Kathodenanschluss (D-) an das Zwischensubstrat gebondet ist, wobei der Diodenchip (14) über die Substrate (20, 22, 24) antiparallel mit dem Halbleiterschalterchip (2) elektrisch verbunden ist; und wobei die mindestens zwei Leistungshalbleitermodule (16a, 16b) zur Bildung einer Halbbrücke elektrisch miteinander verbunden sind.

Figure DE102022202254A1_0000
A half-bridge module (10) is formed from at least two power semiconductor modules (6a, 6b). Each power semiconductor module (6) comprises: a first outer substrate (20), a semiconductor switch chip (12), an intermediate substrate (24), a diode chip (14) and a second outer substrate (22) stacked together in this order; wherein the semiconductor switch chip (12) is bonded with a positive terminal (T+) to the first outer substrate (20) and with a negative terminal (T-) to the intermediate substrate (24); the diode chip (14) being bonded to the second outer substrate (22) with an anode connection (D+) and to the intermediate substrate with a cathode connection (D-), the diode chip (14) being bonded via the substrates (20, 22, 24) is electrically connected anti-parallel to the semiconductor switch chip (2); and wherein the at least two power semiconductor modules (16a, 16b) are electrically connected to one another to form a half bridge.
Figure DE102022202254A1_0000

Description

Die Erfindung betrifft ein Halbbrückenmodul.The invention relates to a half-bridge module.

In Kraftfahrzeuganwendungen mit elektrischen Antrieben, wie beispielsweise Elektroautos und Elektro-LKWs, werden Halbbrückenmodule zur Montage von Wechselrichtern verwendet, die den Wechselstrom erzeugen, der für den Antrieb eines Elektromotors erforderlich ist. Der Wechselstrom wird in der Regel aus einem Gleichstrom erzeugt, der durch eine elektrische Batterie bereitgestellt wird. Momentan umfassen solche Halbbrückenmodule Si-Halbleiter. Aufgrund ihrer höheren Betriebsspannungen und der möglichen höheren Schaltfrequenzen, die zu geringeren Verlusten und einer effizienteren Anwendung der Halbbrückenmodule führen können, kommt jedoch auch in Betracht, Halbleiter mit großer Bandlücke zu verwenden. Solche Leistungshalbleitermodule, die auf Halbleitern mit großer Bandlücke basieren, können von neuen Modulauslegungen zur Reduzierung von elektromagnetischer Strahlung und elektromagnetischen Verlusten und zur Verbesserung von lokalem Kühlvermögen profitieren.In electric drive automotive applications, such as electric cars and electric trucks, half-bridge modules are used to mount inverters that generate the AC power required to drive an electric motor. The alternating current is usually generated from a direct current provided by an electric battery. Currently, such half-bridge modules include Si semiconductors. However, due to their higher operating voltages and possible higher switching frequencies, which can lead to lower losses and more efficient use of the half-bridge modules, it is also possible to use semiconductors with a wide band gap. Such power semiconductor modules based on wide bandgap semiconductors can benefit from new module designs to reduce electromagnetic radiation and electromagnetic losses and to improve local cooling capabilities.

Ferner kann es Bedarf an modularen Halbbrückenmodulen geben, die leicht an eine Form eines Volumens in einem Auto, in dem der Wechselrichter des Autos untergebracht sein sollte, angepasst werden können.Further, there may be a need for modular half-bridge modules that can be easily adapted to a shape of a volume in a car where the car's inverter should be housed.

Daher besteht eine Aufgabe der vorliegenden Erfindung in der Bereitstellung eines Leistungshalbleitermoduls, der die oben genannten Probleme reduziert und/oder eine hohe Modularität bereitstellt. Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausführungsformen werden in den abhängigen Ansprüchen angeführt.It is therefore an object of the present invention to provide a power semiconductor module that reduces the above-mentioned problems and/or provides a high level of modularity. This object is solved by the subject matter of the independent claims. Advantageous embodiments are set out in the dependent claims.

Ein erster Aspekt der Erfindung betrifft ein Halbbrückenmodul. Ein Halbbrückenmodul kann ein Leistungshalbeitermodul und/oder eine Vorrichtung zum mechanischen und elektrischen Miteinanderverbinden von Halbleiterchips und weiteren Komponenten, wie beispielsweise Dioden, zu einer Halbbrücke sein. Hier und im Folgenden bezieht sich der Begriff „Leistungs-“ auf Vorrichtungen und Elemente, die zum Verarbeiten von Spannungen von mehr als 100 V und/oder mehr als 10 A eingerichtet sind.A first aspect of the invention relates to a half-bridge module. A half-bridge module can be a power semiconductor module and/or a device for mechanically and electrically connecting semiconductor chips and other components, such as diodes, to form a half-bridge. Here and below, the term "power" refers to devices and elements configured to handle voltages greater than 100V and/or greater than 10A.

Das Halbbrückenmodul ist aus mindestens zwei Leistungshalbleitermodulen gebildet, die jeweils einen Schalter der Halbbrücke bereitstellen können. Zwei Schalter können zur Bildung der Halbbrücken in Reihe geschaltet sein. Mehr Schalter können zur Erhöhung der Leistung der Halbbrücke parallel geschaltet sein.The half-bridge module is formed from at least two power semiconductor modules, each of which can provide a switch for the half-bridge. Two switches can be connected in series to form the half-bridges. More switches can be connected in parallel to increase the performance of the half-bridge.

Jedes Leistungshalbleitermodul umfasst ein erstes äußeres Substrat, einen Halbleiterschalterchip, ein Zwischensubstrat, einen Diodenchip und ein zweites äußeres Substrat, die miteinander gestapelt sind, wobei der Halbleiterschalterchip mit einem positiven Anschluss an das erste äußere Substrat und mit einem negativen Anschluss an das Zwischensubstrat gebondet ist. Der Diodenchip ist mit einem Anodenanschluss an das zweite äußere Substrat und mit einem Kathodenanschluss an das Zwischensubstrat gebondet, wobei der Diodenchip über die Substrate antiparallel mit dem Halbleiterchip elektrisch verbunden ist. Die mindestens zwei Leistungshalbleitermodule sind zur Bildung der Halbbrücke elektrisch miteinander verbundenEach power semiconductor module comprises a first outer substrate, a semiconductor switch chip, an intermediate substrate, a diode chip and a second outer substrate stacked together, wherein the semiconductor switch chip is bonded with a positive terminal to the first outer substrate and with a negative terminal to the intermediate substrate. The diode chip is bonded to the second outer substrate with an anode connection and to the intermediate substrate with a cathode connection, the diode chip being electrically connected to the semiconductor chip in antiparallel via the substrates. The at least two power semiconductor modules are electrically connected to one another to form the half bridge

Jedes Leistungshalbleitermodul kann ein erstes äußeres Substrat, das eine erste Metallisierungsschicht umfasst, ein zweites äußeres Substrat, das eine zweite Metallisierungsschicht umfasst, und ein zwischen dem ersten äußeren Substrat und dem zweiten äußeren Substrat angeordnetes Zwischensubstrat umfassen, wobei das Zwischensubstrat eine dritte Metallisierungsschicht und eine vierte Metallisierungsschicht umfasst. Die drei Substrate können parallel zueinander angeordnet sein. Jedes der Substrate kann eine Isolationsschicht und mindestens eine Metallisierungsschicht auf der Isolationsschicht umfassen. Im Falle des Zwischensubstrats können die Metallisierungsschichten auf gegenüberliegenden Seiten der Isolationsschicht angeordnet sein. Die Metallisierungsschichten können aus Metall, wie beispielsweise Kupfer oder Aluminium, hergestellt sein. Die elektrisch isolierenden Schichten können aus Kunststoff und/oder Keramik hergestellt sein.Each power semiconductor module may comprise a first outer substrate comprising a first metallization layer, a second outer substrate comprising a second metallization layer, and an intermediate substrate arranged between the first outer substrate and the second outer substrate, the intermediate substrate comprising a third metallization layer and a fourth Metallization layer includes. The three substrates can be arranged parallel to each other. Each of the substrates may include an insulating layer and at least one metallization layer on the insulating layer. In the case of the intermediate substrate, the metallization layers can be arranged on opposite sides of the insulating layer. The metallization layers can be made of metal such as copper or aluminum. The electrically insulating layers can be made of plastic and/or ceramic.

Zur elektrischen Verbindung des Halbleiterschalterchips und des Diodenchips kann die zweite Metallisierungsschicht mit der dritten Metallisierungsschicht elektrisch verbunden sein, und die erste Metallisierungsschicht kann mit der vierten Metallisierungsschicht elektrisch verbunden sein, so dass der Diodenchip antiparallel mit dem Halbleiterschalterchip elektrisch verbunden ist.To electrically connect the semiconductor switch chip and the diode chip, the second metallization layer can be electrically connected to the third metallization layer, and the first metallization layer can be electrically connected to the fourth metallization layer, so that the diode chip is electrically connected to the semiconductor switch chip in antiparallel.

Jedes Leistungshalbleitermodul umfasst einen Halbleiterschalterchip, der zwischen dem ersten äußeren Substrat und dem Zwischensubstrat angeordnet ist. Der Halbleiterschalterchip umfasst einen positiven Anschluss auf einer Positivanschlussseite und einen negativen Anschluss auf einer Negativanschlussseite gegenüber der Positivanschlussseite. Der negative Anschluss des Halbleiterschalterchips kann dem positiven Anschluss gegenüberliegen. Der Halbleiterschalterchip ist zum Schalten eines Stroms von dem positiven Anschluss zu dem negativen Anschluss ausgeführt. Dazu kann der Halbleiterschalterchip einen Steueranschluss zum Steuern des Widerstands des Pfads zwischen dem positiven und negativen Anschluss umfassen.Each power semiconductor module includes a semiconductor switch chip arranged between the first outer substrate and the intermediate substrate. The semiconductor switch chip includes a positive terminal on a positive terminal side and a negative terminal on a negative terminal side opposite to the positive terminal side. The negative terminal of the semiconductor switch chip can face the positive terminal. The semiconductor switch chip is designed to switch a current from the positive terminal to the negative terminal. For this purpose, the semiconductor switch chip can have a control connection for controlling the resistance of the path between the positive and negative terminals.

Der Halbleiterschalterchip kann mit dem positiven Anschluss an die erste Metallisierungsschicht des ersten äußeren Substrats und mit dem negativen Anschluss an die dritte Metallisierungsschicht des Zwischensubstrats gebondet sein. Hier und im Folgenden kann sich Bonden auf einen Prozess zum elektrischen und mechanischen Verbinden zweier metallischer Elemente beziehen, wie etwa Löten, Schweißen und Sintern.The semiconductor switch chip can be bonded with the positive terminal to the first metallization layer of the first outer substrate and with the negative terminal to the third metallization layer of the intermediate substrate. Here and below, bonding may refer to a process of electrically and mechanically connecting two metallic elements, such as soldering, welding, and sintering.

Solche Halbleiterschalterchips (sowie der nachfolgend beschriebene Diodenchip) können ein Kunststoffgehäuse aufweisen, das ein aus einem Halbleitermaterial hergestelltes Die umschließt, welches die Funktionalität des Chips bereitstellt. Der Halbleiterschalterchip kann ein/einen Transistor oder Thyristor bereitstellen und/oder sein. Der positive Anschluss, der negative Anschluss und der Steueranschluss können als Elektroden an dem Gehäuse des Chips vorgesehen sein.Such semiconductor switch chips (as well as the diode chip described below) may have a plastic package enclosing a die made of a semiconductor material that provides the functionality of the chip. The semiconductor switch chip may provide and/or be a transistor or thyristor. The positive terminal, the negative terminal and the control terminal can be provided as electrodes on the package of the chip.

Gemäß einer Ausführungsform der Erfindung sind die Halbleiterschalterchips der Leistungshalbleitermodule mindestens eines von bipolaren Transistoren, zum Beispiel IGBTs, Feldeffekttransistoren und Thyristoren. Die Halbleiterschalterchips können bipolare Transistoren, insbesondere bipolare n-Kanal-Transistoren, zum Beispiel IGBTs, sein. In diesem Fall ist der positive Anschluss der Kollektor, ist der negative Anschluss der Emitter und ist der Steueranschluss die Basis. Die Halbleiterschalterchips sind Feldeffekttransistoren, zum Beispiel MOSFETs. In diesem Fall ist der positive Anschluss der Drain, ist der negative Anschluss die Source und ist der Steueranschluss das Gate. Die Halbleiterchips können Thyristoren sein. In diesem Fall ist der positive Anschluss die Anode, ist der negative Anschluss die Kathode und ist der Steueranschluss das Gate.According to an embodiment of the invention, the semiconductor switch chips of the power semiconductor modules are at least one of bipolar transistors, for example IGBTs, field effect transistors and thyristors. The semiconductor switch chips can be bipolar transistors, in particular bipolar n-channel transistors, for example IGBTs. In this case the positive terminal is the collector, the negative terminal is the emitter and the control terminal is the base. The semiconductor switch chips are field effect transistors, for example MOSFETs. In this case the positive terminal is the drain, the negative terminal is the source and the control terminal is the gate. The semiconductor chips can be thyristors. In this case the positive terminal is the anode, the negative terminal is the cathode and the control terminal is the gate.

Die Halbleiterschalterchips können auf einem Halbleiter mit großer Bandlücke basieren, und/oder das entsprechende Die kann aus einem Material mit großer Bandlücke hergestellt sein. Zum Beispiel können die Halbleiterschalterchips auf GaN (Galliumnitrid) oder SiC (Siliciumcarbid) basieren. Solche Halbleiterschalterchips gestatten höhere Schaltfrequenzen und/oder höhere Betriebsspannungen. Es ist jedoch auch möglich, dass die Halbleiterschalterchips allein auf Silicium basieren.The semiconductor switch chips may be based on wide bandgap semiconductor and/or the corresponding die may be made of wide bandgap material. For example, the semiconductor switch chips can be based on GaN (gallium nitride) or SiC (silicon carbide). Such semiconductor switch chips allow higher switching frequencies and/or higher operating voltages. However, it is also possible for the semiconductor switch chips to be based solely on silicon.

Jedes Leistungshalbleitermodul umfasst ferner einen Diodenchip mit einem Anodenanschluss auf einer Anodenseite und einem Kathodenanschluss auf einer Kathodenseite, die gegenüber der Anodenseite und/oder gegenüber dem Anodenanschluss angeordnet sein kann. Der Kathodenanschluss der Diode kann dem Anodenanschluss gegenüberliegen. Der Diodenchip kann zum Sperren eines Stroms vom Kathodenanschluss zum Anodenanschluss ausgeführt sein. Im Falle einer Diode kann die Anode mit einer positiven Seite gekennzeichnet sein, und die Kathode kann mit einer negativen Seite gekennzeichnet sein. Der Diodenchip ist mit dem Anodenanschluss an die zweite Metallisierungsschicht des zweiten äußeren Substrats und mit dem Kathodenanschluss an die vierte Metallisierungsschicht des Zwischensubstrats gebondet.Each power semiconductor module also includes a diode chip having an anode connection on an anode side and a cathode connection on a cathode side, which can be arranged opposite the anode side and/or opposite the anode connection. The cathode connection of the diode can be opposite to the anode connection. The diode chip may be configured to block current from the cathode terminal to the anode terminal. In the case of a diode, the anode may be labeled with a positive side and the cathode may be labeled with a negative side. The diode chip is bonded with the anode connection to the second metallization layer of the second outer substrate and with the cathode connection to the fourth metallization layer of the intermediate substrate.

Das Stapeln des Halbleiterschalterchips und des Diodenchips in Sperrrichtung weist den ersten Vorteil auf, dass die Anodenseite des Diodenchips besser kühlbar ist als die Kathodenseite. Insbesondere ist für eine Galliumoxiddiode und für andere Materialien mit großer Bandlücke die Wärmeleitung bis zu einem Faktor von 1/10 schlechter als bei Silicium, und der Großteil der Erwärmung innerhalb der Diode erfolgt nahe der Anodenschicht und/oder Anodenseite. Der Abstand der Erwärmungssch icht in dem Diodenchip zu der Anodenseite kann etwa 2µm bis 10µm betragen, während der Abstand zu der Kathodenseite etwa 70µm bis 500µm betragen kann. Somit führt das Kühlen der Anodenseite zu einer effektiveren Wärmeübertragung. Ein zweiter Vorteil der Anordnung besteht darin, dass der Diodenchip und der Halbleiterschalterchip unabhängig voneinander gekühlt werden können.The reverse stacking of the semiconductor switch chip and the diode chip has the first advantage that the anode side of the diode chip is better coolable than the cathode side. In particular, for a gallium oxide diode and other wide bandgap materials, thermal conduction is up to a factor of 1/10 poorer than silicon, and most of the heating within the diode occurs near the anode layer and/or anode face. The distance from the heating layer in the diode chip to the anode side can be about 2 μm to 10 μm, while the distance to the cathode side can be about 70 μm to 500 μm. Thus, cooling the anode side results in more effective heat transfer. A second advantage of the arrangement is that the diode chip and the semiconductor switch chip can be cooled independently of one another.

Gemäß einer Ausführungsform der Erfindung sind die Diodenchips der Leistungshalbleitermodule Galliumoxiddioden. Der Diodenchip kann, wie oben erwähnt wurde, allgemein auf einem Halbleiter mit großer Bandlücke basieren, und/oder das entsprechende Die kann aus einem Material mit großer Bandlücke hergestellt sein. Insbesondere umfasst der Diodenchip eine Galliumoxiddiode. Eine Galliumoxiddiode (zum Beispiel eine β-Ga2O3-Diode) weist geringe Verluste auf und ist besser als eine Siliciumdiode zur Verarbeitung von hohen Frequenzen ausgeführt. Die Diode kann eine Schottky-Diode sein.According to one embodiment of the invention, the diode chips of the power semiconductor modules are gallium oxide diodes. As mentioned above, the diode chip may generally be based on a wide bandgap semiconductor and/or the corresponding die may be made of a wide bandgap material. In particular, the diode chip includes a gallium oxide diode. A gallium oxide diode (for example, a β-Ga2O3 diode) has low losses and is better than a silicon diode at handling high frequencies. The diode can be a Schottky diode.

Zusammengefasst umfassen die Leistungshalbeitermodule einen Halbleiterschalterchip und einen Diodenchip, die bezüglich einander gestapelt sind. Der Halbleiterschalterchip und der Diodenchip sind so ausgerichtet, dass sie entgegengesetzte Leitungsrichtungen haben, und sind durch die drei Substrate (die beiden äußeren Substrate und das Zwischensubstrat) antiparallel und/oder in Sperrrichtung elektrisch miteinander verbunden. Der Halbleiterschalterchip und der Diodenchip sind zwischen den Substraten, die Metallisierungsschichten aufweisen, welche zur Erzeugung der antiparallelen Verbindung elektrisch miteinander verbunden sind, angeordnet. Die Diode ist mit ihrer Anodenseite an das zweite äußere Substrat gebondet, das auf seiner gegenüberliegenden Seite eine Wärmesenke haben kann, so dass die Anodenseite des Diodenchips besser gekühlt ist als die Kathodenseite. In der Regel befindet sich die Wärmeerzeugungsschicht in einer Diode mehr auf der Anodenseite als auf der Kathodenseite.In summary, the power semiconductor modules include a semiconductor switch chip and a diode chip stacked with respect to each other. The semiconductor switch chip and the diode chip are aligned to have opposite conduction directions and are electrically connected to each other through the three substrates (the two outer substrates and the intermediate substrate) in anti-parallel and/or reverse direction. The semiconductor switch chip and the diode chip are arranged between the substrates, which have metallization layers which are electrically connected to one another to produce the anti-parallel connection. The diode is bonded with its anode side to the second outer substrate which has a heat sink on its opposite side may have, so that the anode side of the diode chip is better cooled than the cathode side. Typically, the heat generation layer in a diode is more on the anode side than on the cathode side.

Mindestens zwei dieser Leistungshalbleitermodule sind zu einer Halbbrücke verbunden und sind mechanisch miteinander verbunden, so dass sie einerseits von beiden Seiten leicht kühlbar und andererseits so angeordnet sind, dass sie in ein gewünschtes Volumen passen. Die Leistungshalbeitermodule können als modulare Bausteine des Halbbrückenmoduls angesehen werden, die in Paaren montiert sein können, welche elektrisch in Reihe geschaltet sind. Diese Paare können elektrisch parallel geschaltet sein, um die durch das Halbbrückenmodul zu verarbeitende maximale Leistung zu erhöhen. Die Paare können mechanisch in drei Richtungen miteinander verbunden sein: Parallel zu der Stapelrichtung des Halbleiterschalterchips und des Diodenchips und/oder einer oder zwei der beiden Richtungen orthogonal zu der Stapelrichtung.At least two of these power semiconductor modules are connected to form a half-bridge and are mechanically connected to one another so that on the one hand they can be easily cooled from both sides and on the other hand they are arranged in such a way that they fit into a desired volume. The power semiconductor modules can be viewed as modular building blocks of the half-bridge module that can be assembled in pairs that are electrically connected in series. These pairs can be electrically connected in parallel to increase the maximum power to be handled by the half-bridge module. The pairs can be mechanically connected in three directions: parallel to the stacking direction of the semiconductor switch chip and the diode chip and/or one or two of the two directions orthogonal to the stacking direction.

Gemäß einer Ausführungsform der Erfindung sind zwei Leistungshalbeitermodule nebeneinander angeordnet, so dass ihre Halbleiterschalterchips und Diodenchips nebeneinander angeordnet sind. Die beiden Leistungshalbleitermodule können als ein Paar Leistungshalbeitermodule angesehen werden, das zusammen mit weiteren Paaren in dem Halbbrückenmodul angeordnet sein kann. Die beiden Leistungshalbleitermodule können so angeordnet sein, dass ihre Halbleiterschalterchips und Diodenchips parallel gestapelt sind.According to an embodiment of the invention, two power semiconductor modules are arranged side by side, so that their semiconductor switch chips and diode chips are arranged side by side. The two power semiconductor modules can be viewed as a pair of power semiconductor modules, which can be arranged together with other pairs in the half-bridge module. The two power semiconductor modules can be arranged such that their semiconductor switch chips and diode chips are stacked in parallel.

Gemäß einer Ausführungsform der Erfindung sind zwei Leistungshalbleitermodule nebeneinander angeordnet, so dass der Halbleiterschalterchip eines der Leistungshalbeitermodule neben dem Diodenchip des anderen Moduls angeordnet ist und dass der Halbleiterschalterchip des anderen Leistungshalbleitermoduls neben dem Diodenchip des einen Leistungshalbleitermoduls angeordnet ist. Die beiden Leistungshalbleitermodule können als ein Paar Leistungshalbeitermodule angesehen werden, das zusammen mit weiteren Paaren in dem Halbbrückenmodul angeordnet sein kann. Die beiden Leistungshalbleitermodule können so angeordnet sein, dass ihre Halbleiterschalterchips und Diodenchips antiparallel gestapelt sind.According to one embodiment of the invention, two power semiconductor modules are arranged side by side, so that the semiconductor switch chip of one of the power semiconductor modules is arranged next to the diode chip of the other module and that the semiconductor switch chip of the other power semiconductor module is arranged next to the diode chip of one power semiconductor module. The two power semiconductor modules can be viewed as a pair of power semiconductor modules, which can be arranged together with other pairs in the half-bridge module. The two power semiconductor modules can be arranged such that their semiconductor switch chips and diode chips are stacked in anti-parallel.

Gemäß einer Ausführungsform der Erfindung werden äußere Substrate der mindestens zwei Leistungshalbleitermodule durch ein gemeinsames erstes äußeres Substrat bereitgestellt.According to one embodiment of the invention, outer substrates of the at least two power semiconductor modules are provided by a common first outer substrate.

Zum Beispiel können die ersten äußeren Substrate von mindestens zwei Leistungshalbleitermodulen durch ein gemeinsames erstes äußeres Substrat und/oder zweites äußeres Substrat von mindestens zwei Leistungshalbleitermodulen durch ein gemeinsames zweites äußeres Substrat bereitgestellt werden. Dies kann der Fall sein, wenn die Leistungshalbleitermodule parallel angeordnet sind, so dass die Leistungshalbleiterschalterchips und die Diodenchips nebeneinander angeordnet sind.For example, the first outer substrates of at least two power semiconductor modules can be provided by a common first outer substrate and/or second outer substrate of at least two power semiconductor modules can be provided by a common second outer substrate. This can be the case when the power semiconductor modules are arranged in parallel, so that the power semiconductor switch chips and the diode chips are arranged side by side.

Als ein weiteres Beispiel können die ersten äußeren Substrate eines Leistungshalbeitermoduls und das zweite äußere Substrat eines weiteren Leistungshalbleitermoduls durch ein gemeinsames äußeres Substrat bereitgestellt werden. Dies kann der Fall sein, wenn die Leistungshalbleitermodule antiparallel angeordnet sind, so dass der Leistungshalbleiterschalterchip eines Moduls und der Diodenchip des weiteren Moduls nebeneinander angeordnet sind.As a further example, the first outer substrates of one power semiconductor module and the second outer substrate of another power semiconductor module can be provided by a common outer substrate. This can be the case when the power semiconductor modules are arranged antiparallel, so that the power semiconductor switch chip of one module and the diode chip of the other module are arranged next to one another.

Gemäß einer Ausführungsform der Erfindung kann das Zwischensubstrat der mindestens zwei Leistungshalbleitermodule durch ein gemeinsames Zwischensubstrat bereitgestellt werden.According to one embodiment of the invention, the intermediate substrate of the at least two power semiconductor modules can be provided by a common intermediate substrate.

Bei mindestens einem Paar Leistungshalbleitermodulen, einigen der Leistungshalbleitermodule und/oder allen Leistungshalbleitermodulen kann es der Fall sein, dass die Substrate der Leistungsadapter Module durch jeweilige gemeinsame Substrate des Halbbrückenmoduls bereitgestellt werden. Das erste und/oder zweite äußere Substrat kann eine gemeinsame Isolationsschicht für die Leistungshalbleitermodule umfassen, und die Metallisierungsschichten der Leistungshalbleitermodule können durch Bereiche einer gemeinsamen Metallisierungsschicht des gemeinsamen Substrats bereitgestellt werden. Das gleiche gilt für das Zwischensubstrat.With at least one pair of power semiconductor modules, some of the power semiconductor modules and/or all power semiconductor modules, it may be the case that the substrates of the power adapter modules are provided by respective common substrates of the half-bridge module. The first and/or second outer substrate can comprise a common insulation layer for the power semiconductor modules, and the metallization layers of the power semiconductor modules can be provided by areas of a common metallization layer of the common substrate. The same applies to the intermediate substrate.

Es kann jedoch auch der Fall sein, dass das erste und zweite Leistungshalbleitermodul unabhängig voneinander montiert werden und in einem weiteren Schritt, zum Beispiel während des Formens, zusammengefügt werden.However, it may also be the case that the first and second power semiconductor modules are mounted independently of one another and are joined together in a further step, for example during molding.

Gemäß einer Ausführungsform der Erfindung sind Paare Leistungshalbleitermodule, jedes zu einer Halbbrücke elektrisch verbundene Paar, nebeneinander angeordnet und elektrisch parallel geschaltet. Ferner können diese Paare gemeinsame Substrate haben und/oder in eine Formmasse geformt sein.According to one embodiment of the invention, pairs of power semiconductor modules, each pair electrically connected to form a half-bridge, are arranged side by side and electrically connected in parallel. Furthermore, these pairs may have common substrates and/or be molded into one molding compound.

Gemäß einer Ausführungsform der Erfindung sind die Leistungshalbleitermodule eines Paars in einer ersten Richtung nebeneinander angeordnet, und die Paare sind in der gleichen Richtung nebeneinander angeordnet. Dies kann zu einem Strang von Leistungshalbleitermodulen führen, der ziemlich lang sein kann, aber eine minimale Querschnittsfläche orthogonal zu der ersten Richtung aufweisen kann. Der komplette Strang kann mit zwei Wärmesenken gekühlt werden, die mit den beiden äußeren Substraten aller der Leistungshalbeitermodule in Kontakt sind.According to an embodiment of the invention, the power semiconductor modules of a pair are arranged next to one another in a first direction, and the pairs are arranged next to one another in the same direction. This can result in a string of power semiconductor modules that can be quite long but have a minimal cross-sectional area orthogonal to the first direction can. The complete string can be cooled with two heat sinks that are in contact with the two outer substrates of each of the power semiconductor modules.

Gemäß einer Ausführungsform der Erfindung sind die Leistungshalbleitermodule eines Paars in einer ersten Richtung nebeneinander angeordnet, und die Paare sind in einer verschiedenen Richtung nebeneinander angeordnet. Die Leistungshalbleitermodule eines Paars können in einer Zeile angeordnet sein, und die Leistungshalbeitermodule verschiedener Paare können in Spalten angeordnet sein.According to an embodiment of the invention, the power semiconductor modules of a pair are juxtaposed in a first direction, and the pairs are juxtaposed in a different direction. The power semiconductor modules of one pair may be arranged in a row, and the power semiconductor modules of different pairs may be arranged in columns.

Gemäß einer Ausführungsform der Erfindung sind die Leistungshalbleitermodule eines Paars bezüglich einander in einer Richtung gestapelt, in der der Halbleiterschalterchip und der Diodenchip gestapelt sind. Dies kann zu einem geringen Flächenbedarf des Paars Leistungshalbleitermodule führen.According to an embodiment of the invention, the power semiconductor modules of a pair are stacked with respect to each other in a direction in which the semiconductor switch chip and the diode chip are stacked. This can lead to a small area requirement for the pair of power semiconductor modules.

Gemäß einer Ausführungsform der Erfindung sind die Paare Leistungshalbleitermodule gestapelt. Dies kann auch zu einem Strang von Leistungshalbleitermodulen führen, der ziemlich lang sein kann, aber eine minimale Querschnittsfläche orthogonal zu der ersten Richtung aufweisen kann. Hier können einzelne Wärmesenken zwischen den Leistungshalbeitermodulen vorgesehen sein.According to an embodiment of the invention, the pairs of power semiconductor modules are stacked. This can also result in a string of power semiconductor modules that can be quite long but have a minimal cross-sectional area orthogonal to the first direction. Here, individual heat sinks can be provided between the power semiconductor modules.

Gemäß einer Ausführungsform der Erfindung sind die Leistungshalbeitermodule zwischen einer ersten Wärmesenke und einer zweiten Wärmesenke angeordnet. Zusätzlich oder alternativ kann mindestens eine Wärmesenke zwischen gestapelten Leistungshalbleitermodulen angeordnet sein. Die Wärmesenken können luftgekühlte Wärmesenken oder flüssigkeitsgekühlte Wärmesenken sein.According to one embodiment of the invention, the power semiconductor modules are arranged between a first heat sink and a second heat sink. Additionally or alternatively, at least one heat sink can be arranged between stacked power semiconductor modules. The heat sinks can be air-cooled heat sinks or liquid-cooled heat sinks.

Allgemein können das erste und zweite äußere Substrat jedes Leistungshalbeitermoduls gekühlt sein. Wenn Leistungshalbleitermodule gestapelt sind, dann kann eine Wärmesenke zwischen den Schichten von Leistungshalbleitermodulen vorgesehen sein. Eine Schicht von Leistungshalbleitermodulen können alle der Leistungshalbleitermodule sein, die in einer Ebene orthogonal zu der Stapelrichtung des Halbleiterschalterchips und des Diodenchips angeordnet sind. Die Halbleiterschalterchips einer Schicht können mit der gleichen ersten Wärmesenke gekühlt werden, und/oder die Diodenchips der einen Schicht können mit der gleichen zweiten Wärmesenke gekühlt werden.In general, the first and second outer substrates of each power semiconductor module can be cooled. When power semiconductor modules are stacked, a heat sink can be provided between the layers of power semiconductor modules. A layer of power semiconductor modules may be all of the power semiconductor modules arranged in a plane orthogonal to the stacking direction of the semiconductor switch chip and the diode chip. The semiconductor switch chips of one layer can be cooled with the same first heat sink and/or the diode chips of one layer can be cooled with the same second heat sink.

Eine Wärmesenke kann an dem ersten äußeren Substrat eines oder mehrerer Leistungshalbleitermodule befestigt sein. Eine weitere Wärmesenke kann an dem zweiten äußeren Substrat eines oder mehrerer Leistungshalbleitermodule befestigt sein. Leistungshalbleitermodule, insbesondere die einer Schicht, können zwischen zwei Wärmesenken angeordnet sein.A heat sink may be attached to the first outer substrate of one or more power semiconductor modules. Another heat sink may be attached to the second outer substrate of one or more power semiconductor modules. Power semiconductor modules, in particular those of a layer, can be arranged between two heat sinks.

Gemäß einer Ausführungsform der Erfindung ist eine Wärmesenke an einer weiteren Metallisierungsschicht des ersten äußeren Substrats eines oder mehrerer der Leistungshalbleitermodule befestigt, die gegenüber der ersten Metallisierungsschicht angeordnet ist. Ferner kann eine weitere Wärmesenke an einer weiteren Metallisierungsschicht des zweiten äußeren Substrats der Leistungshalbleitermodule befestigt sein, die gegenüber der zweiten Metallisierungsschicht angeordnet ist. Die jeweilige Wärmesenke kann an eine Metallisierungsschicht des jeweiligen äußeren Substrats gegenüber der Metallisierungsschicht, an die der Halbleiterschalterchip oder der Diodenchip gebondet ist, gebondet oder auf andere Weise daran befestigt sein.According to one embodiment of the invention, a heat sink is attached to a further metallization layer of the first outer substrate of one or more of the power semiconductor modules, which is arranged opposite the first metallization layer. Furthermore, a further heat sink can be attached to a further metallization layer of the second outer substrate of the power semiconductor modules, which is arranged opposite the second metallization layer. The respective heat sink may be bonded or otherwise attached to a metallization layer of the respective outer substrate opposite the metallization layer to which the semiconductor switch chip or the diode chip is bonded.

Nachfolgend werden weitere Merkmale jedes Leistungshalbleiters beschrieben:

  • Gemäß einer Ausführungsform der Erfindung umfasst das erste äußere Substrat eine Isolationsschicht, an der die erste Metallisierungsschicht befestigt ist, und/oder das zweite Substrat umfasst eine Isolationsschicht, an der die zweite Metallisierungsschicht befestigt ist.
Additional features of each power semiconductor are described below:
  • According to an embodiment of the invention, the first outer substrate comprises an insulating layer to which the first metallization layer is attached and/or the second substrate comprises an insulating layer to which the second metallization layer is attached.

Gemäß einer Ausführungsform der Erfindung ist das erste Substrat ein Direct-Bonded-Copper-Substrate (DBC-Substrat), d. h. eine oder zwei Kupferschichten auf einer Keramikschicht. Das zweite äußere Substrat kann auch ein Direct-Bonded-Copper-Substrate sein.According to an embodiment of the invention, the first substrate is a Direct Bonded Copper (DBC) substrate, i. H. one or two copper layers on a ceramic layer. The second outer substrate can also be a direct bonded copper substrate.

Gemäß einer Ausführungsform der Erfindung ist das erste äußere Substrat ein Insulated-Metal-Substrate (IMS-Substrat), d. h. seine Isolationsschicht ist aus einem mit Keramikpartikeln gefüllten Polymer hergestellt. Das zweite äußere Substrat kann auch ein isoliertes Metallsubstrat sein.According to an embodiment of the invention, the first outer substrate is an insulated metal substrate (IMS substrate), i. H. its insulating layer is made of a polymer filled with ceramic particles. The second outer substrate can also be an insulated metal substrate.

Gemäß einer Ausführungsform der Erfindung ist das Zwischensubstrat ein Direct-Bonded-Copper-Substrate.According to one embodiment of the invention, the intermediate substrate is a direct bonded copper substrate.

Gemäß einer Ausführungsform der Erfindung ist das Zwischensubstrat eine Leiterplatte, d. h., seine Isolationsschicht ist aus Kunststoff und/oder einem Polymermaterial hergestellt, und/oder seine Metallisierungsschichten können nach dem Druckvorgang geätzt worden sein.According to an embodiment of the invention, the intermediate substrate is a circuit board, i. That is, its insulating layer is made of plastic and/or a polymeric material, and/or its metallization layers may have been etched after the printing process.

Gemäß einer Ausführungsform der Erfindung umfasst das Zwischensubstrat eine Isolationsschicht, an der die dritte Metallisierungsschicht und die vierte Metallisierungsschicht befestigt sind, wobei die Isolationsschicht zwischen der dritten Metallisierungsschicht und der vierten Metallisierungsschicht angeordnet ist.According to one embodiment of the invention, the intermediate substrate comprises an insulating layer to which the third metallization layer and the fourth metallization layer are attached, the insulating layer between the third metallization tion layer and the fourth metallization layer is arranged.

Gemäß einer Ausführungsform der Erfindung ist die erste Metallisierungsschicht über einen ersten elektrisch leitenden Stift, der durch die dritte Metallisierungsschicht ragt, mit der vierten Metallisierungsschicht elektrisch verbunden. Solch ein Stift kann durch einen oder mehrere Pins bereitgestellt werden, die durch das Zwischensubstrat, zum Beispiel in Form einer Leiterplatte, bereitgestellt werden. Es kann ein Durchgangsloch durch das Zwischensubstrat vorgesehen sein, durch das der Stift das erste äu-ßere Substrat erreichen kann. Der erste elektrisch leitende Stift kann auch durch die Isolationsschicht des Zwischensubstrats ragen.According to one embodiment of the invention, the first metallization layer is electrically connected to the fourth metallization layer via a first electrically conductive pin that protrudes through the third metallization layer. Such a pin can be provided by one or more pins provided by the intermediate substrate, for example in the form of a printed circuit board. A through hole may be provided through the intermediate substrate through which the pin can reach the first outer substrate. The first electrically conductive pin can also protrude through the insulating layer of the intermediate substrate.

Gemäß einer Ausführungsform der Erfindung ist die zweite Metallisierungsschicht über einen zweiten elektrisch leitenden Stift, der durch die vierte Metallisierungsschicht ragt, mit der dritten Metallisierungsschicht elektrisch verbunden. Solch ein Stift kann auch durch einen oder mehrere Pins bereitgestellt werden, die durch das Zwischensubstrat, zum Beispiel in Form einer Leiterplatte, bereitgestellt werden. Es kann ein Durchgangsloch durch das Zwischensubstrat vorgesehen sein, durch das der Stift das zweite äußere Substrat erreichen kann. Der zweite elektrisch leitende Stift kann auch durch die Isolationsschicht des Zwischensubstrats ragen.According to one embodiment of the invention, the second metallization layer is electrically connected to the third metallization layer via a second electrically conductive pin which protrudes through the fourth metallization layer. Such a pin can also be provided by one or more pins provided by the intermediate substrate, for example in the form of a printed circuit board. A through hole may be provided through the intermediate substrate through which the pin can reach the second outer substrate. The second electrically conductive pin can also protrude through the insulating layer of the intermediate substrate.

Gemäß einer Ausführungsform der Erfindung überlappen sich aus einer Blickrichtung in einer orthogonal zu dem ersten Substrat verlaufenden Richtung das zweite äußere Substrat und das Zwischensubstrat, der Halbleiterschalterchip und der Diodenchip. Jedes von dem ersten äußeren Substrat, dem zweiten äußeren Substrat und dem Zwischensubstrat definiert eine Ebene. Diese Ebenen sind im Wesentlichen parallel zueinander. Die Blickrichtung verläuft im Wesentlichen orthogonal zu diesen Ebenen. Aus dieser Blickrichtung können sich der Halbleiterschalterchip und der Diodenchip vollständig oder mindestens annähernd vollständig überlappen. Mit anderen Worten können die Chips miteinander gestapelt sein. Auf solch eine Weise kann ein ziemlich kompaktes Modul konstruiert werden.According to an embodiment of the invention, the second outer substrate and the intermediate substrate, the semiconductor switch chip and the diode chip overlap when viewed in a direction orthogonal to the first substrate. Each of the first outer substrate, the second outer substrate, and the intermediate substrate defines a plane. These planes are essentially parallel to each other. The viewing direction is essentially orthogonal to these planes. From this perspective, the semiconductor switch chip and the diode chip can overlap completely or at least almost completely. In other words, the chips can be stacked together. In such a way a fairly compact module can be constructed.

Gemäß einer Ausführungsform der Erfindung sind der Halbleiterschalterchip und der Diodenchip in eine Formmasse gegossen, die zwischen dem ersten äußeren Substrat und dem zweiten äußeren Substrat vorgesehen ist. Ein Innenraum des Leistungshalbleitermoduls kann mit einer Formmasse gefüllt sein, was hinsichtlich elektrischer Isolierung und/oder Wärmeleitung von Vorteil sein kann. Ferner können die mechanischen Eigenschaften des Leistungshalbleitermoduls verbessert werden.According to an embodiment of the invention, the semiconductor switch chip and the diode chip are molded in a molding compound provided between the first outer substrate and the second outer substrate. An interior of the power semiconductor module can be filled with a molding compound, which can be advantageous in terms of electrical insulation and/or heat conduction. Furthermore, the mechanical properties of the power semiconductor module can be improved.

Gemäß einer Ausführungsform der Erfindung werden die Leistungshalbleitermodule des Halbbrückenmoduls in eine Formmasse gegossen.According to one embodiment of the invention, the power semiconductor modules of the half-bridge module are cast in a molding compound.

Diese und weitere Aspekte der Erfindung werden mit Bezug auf die nachfolgend beschriebenen Ausführungsformen ersichtlich und erläutert. Nachfolgend werden Ausführungsformen der vorliegenden Erfindung mit Bezug auf die angehängten Figuren detaillierter beschrieben.

  • 1 zeigt ein Schaltschema eines Halbbrückenmoduls gemäß einer Ausführungsform der Erfindung.
  • 2 zeigt eine schematische Querschnittsansicht eines Leistungshalbeitermoduls gemäß einer Ausführungsform der Erfindung.
  • 3 zeigt eine schematische Ansicht auf ein Halbbrückenmodul gemäß einer weiteren Ausführungsform der Erfindung.
  • 4 und 5 zeigen schematische Querschnittsansichten eines Halbbrückenmoduls gemäß einer weiteren Ausführungsform der Erfindung.
  • 6 und 7 zeigen schematische Querschnittsansichten eines Halbbrückenmoduls gemäß einer weiteren Ausführungsform der Erfindung.
  • 8, 9, 10 und 11 zeigen schematische Querschnittsansichten von Halbbrückenmodulen gemäß einer weiteren Ausführungsform der Erfindung.
These and other aspects of the invention will be appreciated and explained with reference to the embodiments described below. In the following, embodiments of the present invention are described in more detail with reference to the attached figures.
  • 1 12 shows a schematic diagram of a half-bridge module according to an embodiment of the invention.
  • 2 12 shows a schematic cross-sectional view of a power semiconductor module according to an embodiment of the invention.
  • 3 shows a schematic view of a half-bridge module according to a further embodiment of the invention.
  • 4 and 5 12 show schematic cross-sectional views of a half-bridge module according to a further embodiment of the invention.
  • 6 and 7 12 show schematic cross-sectional views of a half-bridge module according to a further embodiment of the invention.
  • 8th , 9 , 10 and 11 12 show schematic cross-sectional views of half-bridge modules according to a further embodiment of the invention.

Die in den Zeichnungen verwendeten Bezugszeichen und ihre Bedeutungen sind in zusammenfassender Form in der nachfolgenden Liste der Bezugszeichen aufgeführt. Grundsätzlich sind in den Figuren identische Teile mit gleichen Bezugszeichen versehen.The reference symbols used in the drawings and their meanings are summarized in the following list of reference symbols. In principle, identical parts are provided with the same reference symbols in the figures.

1 zeigt ein Schaltschema eines Halbbrückenmoduls 10, das zwei Halbleiterschalterchips 12 umfasst, die elektrisch in Reihe geschaltet sind. Ein Freilaufdiodenchip 14a ist antiparallel mit jedem Halbleiterschalterchip 12 verbunden. Jeder der Halbleiterschalterchips 12 und der antiparallel verbundene Diodenchip 14 bilden den oberen Teil und den unteren Teil des Halbbrückenmoduls 10, wobei jeder dieser Teile als ein Leistungshalbleitermodul 16, 16a, 16b gesehen werden kann. 1 Figure 12 shows a schematic diagram of a half-bridge module 10 comprising two semiconductor switch chips 12 electrically connected in series. A flyback diode chip 14a is connected to each semiconductor switch chip 12 in anti-parallel. Each of the semiconductor switch chips 12 and the anti-parallel connected diode chip 14 form the upper part and the lower part of the half-bridge module 10, each of these parts can be seen as a power semiconductor module 16, 16a, 16b.

Jeder Halbleiterschalterchip 12 umfasst einen positiven Anschluss T+, einen negativen Anschluss T- und einen Steueranschluss 18. Jeder Diodenchip 14 umfasst eine Anode D+ und eine Kathode D-.Each semiconductor switch chip 12 includes a positive terminal T+, a negative terminal T-, and a control terminal 18. Each diode chip 14 includes an anode D+ and a cathode D-.

Der positive Anschluss T+ des ersten Halbleiterschalterchips 12a und die Kathode D-des ersten Diodenchips 14a sind miteinander verbunden und sind mit dem DC+-Anschluss des Halbbrückenmoduls 10 verbunden. Der negative Anschluss T- des zweiten Halbleiterschalterchips 12b und die Anode D+ des zweiten Diodenchips 14b sind miteinander verbunden und sind mit dem DC--Anschluss des Halbbrückenmoduls 10 verbunden.The positive terminal T+ of the first semiconductor switch chip 12a and the cathode D- of the first diode chip 14a are connected to each other and are connected to the DC+ terminal of the half-bridge module 10 . The negative terminal T− of the second semiconductor switch chip 12b and the anode D+ of the second diode chip 14b are connected to each other and are connected to the DC− terminal of the half bridge module 10 .

Der negative Anschluss T- des ersten Halbleiterschalterchips 12a, die Anode D+ des ersten Diodenchips 14a, der positive Anschluss T+ des zweiten Halbleiterschalterchips 12b und die Kathode D- des zweiten Diodenchips 14b sind miteinander verbunden und sind mit dem AC-Anschluss des Halbbrückenmoduls 10 verbunden.The negative terminal T- of the first semiconductor switch chip 12a, the anode D+ of the first diode chip 14a, the positive terminal T+ of the second semiconductor switch chip 12b and the cathode D- of the second diode chip 14b are connected to each other and are connected to the AC terminal of the half-bridge module 10.

Die Diodenchips 14 können eine Galliumoxiddiode bereitstellen, insbesondere können sie aus β-Ga2O3 hergestellt sein, und/oder sie können eine Schottky-Diode sein.The diode chips 14 can provide a gallium oxide diode, in particular they can be made of β-Ga2O3 and/or they can be a Schottky diode.

Die Halbleiterschalterchips 12 können ein bipolarer Transistor, wie beispielsweise ein IGBT, ein Feldeffekttransistor, wie beispielsweise ein MOSFET, oder ein Thyristor sein. Die Halbleiterschalterchips 12 können auch aus einem Material mit großer Bandlücke hergestellt sein.The semiconductor switch chips 12 may be a bipolar transistor such as an IGBT, a field effect transistor such as a MOSFET, or a thyristor. The semiconductor switch chips 12 can also be made of a wide bandgap material.

Allgemein können die beiden in Reihe geschalteten Leistungshalbleitermodule 16, 16a, 16b als ein Paar Leistungshalbleitermodule angesehen werden. Es ist möglich, dass solche Paare parallel geschaltet sind, um ein Halbbrückenmodul mit einem höheren Nennstrom zu bilden. Parallel geschaltet kann in diesem Zusammenhang bedeuten, dass die DC+-Anschlüsse der Paare miteinander verbunden sind, die DC-Anschlüsse der Paare miteinander verbunden sind und dass die AC-Anschlüsse der Paare miteinander verbunden sind.In general, the two series-connected power semiconductor modules 16, 16a, 16b can be viewed as a pair of power semiconductor modules. It is possible for such pairs to be connected in parallel to form a half-bridge module with a higher current rating. In this context, connected in parallel can mean that the DC+ connections of the pairs are connected to one another, the DC connections of the pairs are connected to one another and that the AC connections of the pairs are connected to one another.

2 zeigt eine schematische Querschnittsansicht eines Leistungshalbleitermoduls 16, wie beispielsweise der Leistungshalbleitermodule 16a, 16b, von 1, wobei ein Halbleiterschalterchip 12 und ein Diodenchip 14 an ein erstes äußeres Substrat 20, ein zweites Äußeres Substrat 22 und ein Zwischensubstrat 24 gebondet sind. Das erste äußere Substrat 20, der Halbleiterschalterchip 12, das Zwischensubstrat 24, der Diodenchip 14 und das zweite äußere Substrat 22 sind in dieser Reihenfolge miteinander gestapelt. Das erste äußere Substrat 20 und das zweite äußere Substrat 22 befinden sich auf Außenseiten des Leistungshalbleitermoduls 16. 2 shows a schematic cross-sectional view of a power semiconductor module 16, such as the power semiconductor modules 16a, 16b, from 1 , wherein a semiconductor switch chip 12 and a diode chip 14 are bonded to a first outer substrate 20, a second outer substrate 22 and an intermediate substrate 24. FIG. The first outer substrate 20, the semiconductor switch chip 12, the intermediate substrate 24, the diode chip 14 and the second outer substrate 22 are stacked together in this order. The first outer substrate 20 and the second outer substrate 22 are located on the outside of the power semiconductor module 16.

Das erste äußere Substrat 20 umfasst eine erste Metallisierungsschicht 26, eine Isolationsschicht 27 und wahlweise eine weitere Metallisierungsschicht 28. Die erste Metallisierungsschicht 26 und die weitere Metallisierungsschicht 28 sind an verschiedenen Seiten der Isolationsschicht 27 befestigt. Die Isolationsschicht 27 ist zwischen den beiden Metallisierungsschichten 26, 28 angeordnet. Das erste äußere Substrat 20 kann ein Direct-Bonded-Copper-Substrate oder ein Insulated-Metal-Substrate sein.The first outer substrate 20 comprises a first layer of metallization 26, an insulating layer 27 and optionally a further layer of metallization 28. The first layer of metallization 26 and the further layer of metallization 28 are attached to the insulating layer 27 on different sides. The insulation layer 27 is arranged between the two metallization layers 26, 28. The first outer substrate 20 may be a direct bonded copper substrate or an insulated metal substrate.

Das zweite äußere Substrat 22 kann wie das erste äußere Substrat 20 ausgeführt sein. Das zweite äußere Substrat 22 umfasst eine zweite Metallisierungsschicht 30, eine Isolationsschicht 31 und wahlweise eine weitere Metallisierungsschicht 32. Die zweite Metallisierungsschicht 30 und die weitere Metallisierungsschicht 32 sind an verschiedenen Seiten der Isolationsschicht 31 befestigt. Die Isolationsschicht 31 ist zwischen den beiden Metallisierungsschichten 30, 32 angeordnet. Das zweite äu-ßere Substrat 22 kann ein Direct-Bonded-Copper-Substrate oder ein Insulated-Metal-Substrate sein.The second outer substrate 22 can be designed like the first outer substrate 20 . The second outer substrate 22 comprises a second metallization layer 30, an insulating layer 31 and optionally a further metallization layer 32. The second metallization layer 30 and the further metallization layer 32 are attached to the insulating layer 31 on different sides. The insulation layer 31 is arranged between the two metallization layers 30, 32. The second outer substrate 22 may be a direct bonded copper substrate or an insulated metal substrate.

Das Zwischensubstrat 24 ist zwischen dem ersten äußeren Substrat 20 und dem zweiten äußeren Substrat 22 angeordnet. Das Zwischensubstrat 24 umfasst eine dritte Metallisierungsschicht 34, eine Isolationsschicht 35 und wahlweise eine vierte Metallisierungsschicht 36. Die dritte Metallisierungsschicht 34 und die vierte Metallisierungsschicht 36 sind an den Seiten der Isolationsschicht 35 befestigt, die zwischen der dritten Metallisierungsschicht 34 und der vierten Metallisierungsschicht 36 angeordnet ist. Das Zwischensubstrat 24 kann ein Direct-Bonded-Copper-Substrate oder eine Leiterplatte sein. Es kann auch der Fall sein, dass das Zwischensubstrat 24 mehr als drei Schichten umfasst.The intermediate substrate 24 is arranged between the first outer substrate 20 and the second outer substrate 22 . The intermediate substrate 24 includes a third layer of metallization 34, an insulating layer 35, and optionally a fourth layer of metallization 36. The third layer of metallization 34 and the fourth layer of metallization 36 are attached to the sides of the insulating layer 35, which is located between the third layer of metallization 34 and the fourth layer of metallization 36 . The intermediate substrate 24 can be a direct bonded copper substrate or a printed circuit board. It may also be the case that the intermediate substrate 24 comprises more than three layers.

Der Halbleiterschalterchip 12 ist zwischen dem ersten äußeren Substrat 20 und dem Zwischensubstrat 24 angeordnet und ist mit dem negativen Anschluss T- an die dritte Metallisierungsschicht 34 des Zwischensubstrats 24 gebondet und mit dem positiven Anschluss T+ an die erste Metallisierungsschicht 26 des ersten äußeren Substrats 20 gebondet.The semiconductor switch chip 12 is arranged between the first outer substrate 20 and the intermediate substrate 24 and has the negative terminal T- bonded to the third metallization layer 34 of the intermediate substrate 24 and the positive terminal T+ bonded to the first metallization layer 26 of the first outer substrate 20 .

Der Diodenchip 14 ist zwischen dem zweiten äußeren Substrat 22 und dem Zwischensubstrat 24 angeordnet und ist mit dem Kathodenanschluss D- an die vierte Metallisierungsschicht 36 des Zwischensubstrats 24 gebondet und mit dem Anodenanschluss D+ an die zweite Metallisierungsschicht 30 des zweiten Substrats 22 gebondet.The diode chip 14 is arranged between the second outer substrate 22 and the intermediate substrate 24 and is bonded with the cathode terminal D- to the fourth metallization layer 36 of the intermediate substrate 24 and with the anode terminal D+ bonded to the second metallization layer 30 of the second substrate 22 .

Aus einer Blickrichtung in einer orthogonal zu dem erstes Substrat 20 verlaufenden Richtung überlappen sich das zweite äußere Substrat 22 und das Zwischensubstrat 24, der Halbleiterschalterchip 12 und der Diodenchip 14. In 2 wird gezeigt, dass der Diodenchip 14 eine kleinere Basisfläche als der Halbleiterschalterchip 12 hat. Der Diodenchip 14 wird von dem Halbleiterschalterchip 12 vollständig überlappt. Dies kann das durch das Leistungshalbeitermodul 16 eingenommene Volumen reduzieren.When viewed in a direction orthogonal to the first substrate 20, the second outer substrate 22 and the intermediate substrate 24, the semiconductor switch chip 12 and the diode chip 14 overlap 2 is shown that the diode chip 14 has a smaller footprint than that Semiconductor switch chip 12 has. The diode chip 14 is completely overlapped by the semiconductor switch chip 12 . This can reduce the volume occupied by the power semiconductor module 16 .

Eine erste Wärmesenke 38 ist an dem ersten äußeren Substrat 20 befestigt, wobei die erste Wärmesenke an einer weiteren Metallisierungsschicht 28 des ersten äußeren Substrats 20 befestigt ist, und eine zweite Wärmesenke 40 ist an dem zweiten äußeren Substrat 22 befestigt, wobei die zweite Wärmesenke 40 an der weiteren Metallisierungsschicht 32 des zweiten äußeren Substrats 22 befestigt ist. Die Wärmesenken 38, 40 können an die Rückseite der jeweiligen äußeren Substrate 20, 22 gegenüber dem Halbleiterschalterchip 2 und dem Diodenchip 14 gebondet oder auf andere Weise daran befestigt sein. Die Wärmesenken 38, 40 können eine beliebige Art von Kühlelement sein und/oder können auf Luft- und Wasserkühlung basieren. Es ist auch aktive und passive Kühlung möglich.A first heat sink 38 is attached to the first outer substrate 20, the first heat sink being attached to another metallization layer 28 of the first outer substrate 20, and a second heat sink 40 is attached to the second outer substrate 22, the second heat sink 40 to the further metallization layer 32 of the second outer substrate 22 is attached. The heat sinks 38, 40 may be bonded or otherwise attached to the back of the respective outer substrates 20, 22 opposite the semiconductor switch chip 2 and the diode chip 14. The heat sinks 38, 40 can be any type of cooling element and/or can be based on air and water cooling. Active and passive cooling is also possible.

Aufgrund der Anordnung der Chips 12, 14 und der Wärmesenken 38, 40 können beide Chips 12, 14 durch eine eigens vorgesehene Wärmesenke 38, 40 unabhängig voneinander gekühlt werden. Des Weiteren kann der Anodenanschluss D+ des Diodenchips 14 direkt gekühlt werden.Because of the arrangement of the chips 12, 14 and the heat sinks 38, 40, both chips 12, 14 can be cooled independently of one another by a heat sink 38, 40 provided specifically for this purpose. Furthermore, the anode connection D+ of the diode chip 14 can be cooled directly.

Insbesondere wenn der Diodenchip 14 eine Galliumoxiddiode und/oder eine aus anderen Materialien mit großer Bandlücke hergestellte Diode bereitstellt, ist die Wärmeleitung schlechter als bei Silicium Des Weiteren erfolgt der Großteil der Erwärmung in dem Diodenchip 14 nahe der Anodenschicht und/oder dem Anodenanschluss D+. Der Abstand der Schicht in dem Diodenchip 14, wo die meiste Wärme erzeugt wird, zu dem Anodenanschluss D+ kann etwa 2µm bis 10µm betragen, während der Abstand dieser Schicht zu dem Kathodenanschluss D- etwas 70µm bis 500µm betragen kann. Somit führt das Kühlen des Anodenanschlusses D+, der zu der Wärmesenke 40 gerichtet ist, zu einer effektiveren Wärmeübertragung.In particular, when the diode chip 14 provides a gallium oxide diode and/or a diode fabricated from other wide bandgap materials, the heat conduction is poorer than silicon. Furthermore, most of the heating occurs in the diode chip 14 near the anode layer and/or the anode terminal D+. The distance of the layer in the diode chip 14 where most of the heat is generated to the anode terminal D+ can be about 2 µm to 10 µm, while the distance of this layer to the cathode terminal D- can be about 70 µm to 500 µm. Thus, cooling the anode terminal D+, which faces the heat sink 40, results in more effective heat transfer.

Zum antiparallelen elektrischen Miteinanderverbinden des Halbleiterschalterchips 12 und des Diodenchips 14 wird die zweite Metallisierungsschicht 30 mit der dritten Metallisierungsschicht 34 elektrisch verbunden und die erste Metallisierungsschicht 26 mit der vierten Metallisierungsschicht 36 elektrisch verbunden. Dies erfolgt mit den elektrisch leitenden Stiften 42, 44. Zum Beispiel kann das Zwischensubstrat 24 eine PCB sein, und die Stifte 42, 44 können Pins sein, die mit der jeweiligen Metallisierungsschicht 34, 36 verlötet sind. Eine andere Möglichkeit besteht darin, dass die Stifte 42, 44 zylindrische Metallstücke sind, die an die Metallisierungsschichten 34, 36 gebondet sind. Beim Befestigen der äußeren Substrate 20, 22 an dem Rest des Leistungshalbleitermoduls 16 können die Pins und/oder Stifte 42, 44 mit den Metallisierungsschichten 26, 30 verlötet werden.To electrically connect the semiconductor switch chip 12 and the diode chip 14 to one another in antiparallel, the second metallization layer 30 is electrically connected to the third metallization layer 34 and the first metallization layer 26 is electrically connected to the fourth metallization layer 36 . This is done with the electrically conductive pins 42,44. For example, the intermediate substrate 24 can be a PCB and the pins 42,44 can be pins that are soldered to the metallization layer 34,36, respectively. Another possibility is that the pins 42,44 are cylindrical pieces of metal bonded to the metallization layers 34,36. When attaching the outer substrates 20, 22 to the rest of the power semiconductor module 16, the pins and/or studs 42, 44 can be soldered to the metallization layers 26, 30.

Der erste elektrisch leitende Stift 42 ragt durch die dritte Metallisierungsschicht 34, und der zweite elektrisch leitende Stift 44 ragt durch die vierte Metallisierungsschicht 36. Es können Durchgangslöcher in der Isolationsschicht 35 und der dritten bzw. vierten Metallisierungsschicht 34, 36 vorgesehen sein, durch die der jeweilige Stift 42, 44 ragt.The first electrically conductive pin 42 protrudes through the third metallization layer 34, and the second electrically conductive pin 44 protrudes through the fourth metallization layer 36. Through-holes can be provided in the insulating layer 35 and the third and fourth metallization layers 34, 36, through which the respective pin 42, 44 protrudes.

2 zeigt ferner, dass der Halbleiterschalterchip 12 und der Diodenchip 14 in eine Formmasse 46 gegossen sind, die zwischen dem ersten äußeren Substrat 20 und dem zweiten äußeren Substrat 22 vorgesehen ist. 2 12 further shows that the semiconductor switch chip 12 and the diode chip 14 are molded in a molding compound 46 provided between the first outer substrate 20 and the second outer substrate 22. FIG.

Die in den folgenden Figuren gezeigten Halbbrückenmodule 10 können alle Schaltkomponenten aufweisen, die durch das Leistungshalbleitermodul 16, wie in 2 gezeigt, bereitgestellt werden, d. h., die oberen Teile und die unteren Teile der Halbbrücke (die auch parallel geschaltet sein können), können wie das in 2 gezeigten Leistungshalbeitermodul 16 ausgeführt sein.The half-bridge modules 10 shown in the following figures can have all the switching components that are required by the power semiconductor module 16, as in 2 shown, are provided, ie the upper parts and the lower parts of the half-bridge (which can also be connected in parallel) can, as in FIG 2 Power semiconductor module 16 shown can be executed.

Das Leistungshalbleitermodul 16 kann als ein Baustein der hier beschriebenen Halbbrückenmodule 10 angesehen werden. Wie bereits erwähnt wurde, eröffnet solch ein Baustein die Möglichkeit, leicht Designs für Halbbrückenmodule 10 bereitzustellen, die so ausgeführt werden können, dass sie in durch einen aus den Halbbrückenmodulen 10 hergestellten Wechselrichter eingenommenes Volumen innerhalb eines Autos passen. Des Weiteren können solche Halbbrückenmodule 10 effizient gekühlt werden.The power semiconductor module 16 can be viewed as a component of the half-bridge modules 10 described here. As already mentioned, such a device opens up the possibility of easily providing designs for half-bridge modules 10 that can be made to fit into the volume occupied by an inverter made from the half-bridge modules 10 inside a car. Furthermore, such half-bridge modules 10 can be efficiently cooled.

3 zeigt eine Ansicht auf ein Halbbrückenmodul 10, das aus einem ersten Leistungshalbleitermodul 16a und einem zweiten Leistungshalbleitermodul 16b, wie beispielsweise in 2 gezeigt, die den oberen und unteren Teil der Halbbrücke bilden, gebildet ist. 3 shows a view of a half-bridge module 10, which consists of a first power semiconductor module 16a and a second power semiconductor module 16b, such as in FIG 2 shown forming the upper and lower parts of the half-bridge.

Die beiden Leistungshalbleitermodule 16a, 16b sind durch ein gemeinsames Gehäuse 48 miteinander verbunden und/oder können geteilte Substrate sein. Die Leistungshalbeitermodule 16a, 16b sind nebeneinander angeordnet, so dass ihre Halbleiterschalterchips 12 und Diodenchips 14 nebeneinander angeordnet sind.The two power semiconductor modules 16a, 16b are connected to one another by a common housing 48 and/or can be divided substrates. The power semiconductor modules 16a, 16b are arranged next to one another, so that their semiconductor switch chips 12 and diode chips 14 are arranged next to one another.

Der Querschnitt des ersten Halbleitermoduls 16a kann wie in 2 gezeigt sein, während der Querschnitt des zweiten Halbleitermoduls 16b in einer Ebene parallel zu der Querschnittsebene des ersten Halbleitermoduls 6a bezüglich der Vertikalrichtung spiegelsymmetrisch ist. Wie in 2 gezeigt ist, stellt die vierte Metallisierungsschicht 36 des ersten Leistungshalbeitermoduls 16a einen DC+-Anschluss bereit, und die dritte Metallisierungsschicht 34 des ersten Leistungshalbleitermoduls 16a stellt einen ersten AC-Anschluss AC bereit. Die vierte Metallisierungsschicht 36 des zweiten Leistungshalbeitermoduls 16b stellt einen zweiten AC-Anschluss AC2 bereit, und die dritte Metallisierungsschicht 34 des zweiten Leistungshalbleitermoduls 16b stellt einen DC--Anschluss bereit. Dieser Anschlüsse sind auch in 3 gezeigt.The cross section of the first semiconductor module 16a can be as in 2 be shown, while the cross section of the second semiconductor module 16b in a plane parallel to the cross-sectional plane of the first semiconductor module 6a is mirror-symmetrical with respect to the vertical direction. As in 2 shown , the fourth metallization layer 36 of the first power semiconductor module 16a provides a DC+ connection and the third metallization layer 34 of the first power semiconductor module 16a provides a first AC connection AC. The fourth metallization layer 36 of the second power semiconductor module 16b provides a second AC connection AC2, and the third metallization layer 34 of the second power semiconductor module 16b provides a DC- connection. These connectors are also in 3 shown.

Der erste AC-Anschluss AC und der zweite AC-Anschluss AC2 sind so verbunden, dass das erste und ein zweites Leistungshalbleitermodul 16a, 16b elektrisch zu einer Halbbrücke verbunden sind und einen gemeinsamen AC-Anschluss bereitstellen.The first AC connection AC and the second AC connection AC2 are connected in such a way that the first and a second power semiconductor module 16a, 16b are electrically connected to form a half bridge and provide a common AC connection.

Der DC+-Anschluss und der DC--Anschluss sind auf einer DC-Seite des Halbbrückenmoduls 10 angeordnet, und der erste AC-Anschluss AC und der zweite AC-Anschluss AC2 sowie der gemeinsame AC-Anschluss sind auf einer AC-Seite des Halbbrückenmoduls 10 gegenüber der DC-Seite angeordnet.The DC+ connection and the DC- connection are arranged on a DC side of the half-bridge module 10, and the first AC connection AC and the second AC connection AC2 as well as the common AC connection are on an AC side of the half-bridge module 10 placed opposite the DC side.

Ein Kondensator 50 kann mit dem DC+-Anschluss und mit dem DC--Anschluss auf der DC-Seite verbunden sein. Da sich beide Anschlüsse DC+ und DC- auf der gleichen Seite befinden, kann ein Kondensator 50 mit Anschlüssen auf der gleichen Seite verwendet werden, und/oder die Stromschleife, in der der Kondensator 50 enthalten ist, kann kleiner ausgeführt sein.A capacitor 50 may be connected to the DC+ terminal and to the DC- terminal on the DC side. Since both terminals DC+ and DC- are on the same side, a capacitor 50 with terminals on the same side can be used and/or the current loop in which the capacitor 50 is included can be made smaller.

3 zeigt ferner, dass das Halbbrückenmodul 10 durch gemeinsame Wärmesenken 38, 40 gekühlt werden kann. Die Wärmesenke 38 kann oben auf beiden Leistungshalbleitermodulen 16 angeordnet sein, während die Wärmesenke 40 unter beiden Leistungshalbleitermodulen 16 angeordnet sein kann. 3 FIG. 12 further shows that the half-bridge module 10 can be cooled by common heat sinks 38, 40. The heat sink 38 can be arranged on top of both power semiconductor modules 16 while the heat sink 40 can be arranged under both power semiconductor modules 16 .

Es sei darauf hingewiesen, dass auch die in den folgenden Figuren gezeigten Halbbrückenmodule 10 ein gemeinsames Gehäuse 48 aufweisen können, dass die beiden Leistungshalbleitermodule 16 miteinander verbindet. Des Weiteren können auch die in den folgenden Figuren gezeigten Halbleiterschalterchips 12 und Diodenchips 14 der Halbbrückenmodule in ein Formmaterial 46 gegossen sein.It should be pointed out that the half-bridge modules 10 shown in the following figures can also have a common housing 48 that connects the two power semiconductor modules 16 to one another. Furthermore, the semiconductor switch chips 12 and diode chips 14 of the half-bridge modules shown in the following figures can also be cast in a molding material 46 .

4 zeigt ein Halbbrückenmodul 10, das aus zwei Leistungshalbleitermodulen 16a, 16b gebildet ist, die antiparallel zueinander angeordnet (aber elektrisch in Reihe geschaltet) sind. Die beiden Leistungshalbleitermodule 16a, 16b sind nebeneinander angeordnet, so dass der Halbleiterschalterchip 12a eines der Leistungshalbeitermodule 16a neben dem Diodenchip 14b des anderen Leistungshalbleitermoduls 16b angeordnet ist und dass der Halbleiterschalterchip 12b des anderen Leistungshalbleitermoduls 16b neben dem Diodenchip 14a des einen Leistungshalbleitermoduls 16a angeordnet ist. 4 12 shows a half-bridge module 10 which is formed from two power semiconductor modules 16a, 16b which are arranged antiparallel to one another (but are electrically connected in series). The two power semiconductor modules 16a, 16b are arranged side by side so that the semiconductor switch chip 12a of one of the power semiconductor modules 16a is arranged next to the diode chip 14b of the other power semiconductor module 16b and that the semiconductor switch chip 12b of the other power semiconductor module 16b is arranged next to the diode chip 14a of one power semiconductor module 16a.

Des Weiteren weisen die beiden Leistungshalbeitermodule 16a, 16b gemeinsame Substrate auf. Das erste äußere Substrat 20 der ersten Leistungshalbleitermodule 16a und das zweite äußere Substrat 22 der zweiten Leistungshalbleitermodule 16b werden durch ein gemeinsames Substrat mit der gleichen Isolationsschicht 27 bereitgestellt. Das zweite äußere Substrat 22 der ersten Leistungshalbleitermodule 16a und das erste äußere Substrat 20 der zweiten Leistungshalbleitermodule 16b werden durch ein gemeinsames Substrat mit der gleichen Isolationsschicht 31 bereitgestellt. Das Zwischensubstrat 24 beider Leistungshalbeitermodule 16a, 16b wird durch ein gemeinsames Zwischensubstrat mit der gleichen Isolationsschicht 35 bereitgestellt.Furthermore, the two power semiconductor modules 16a, 16b have common substrates. The first outer substrate 20 of the first power semiconductor modules 16a and the second outer substrate 22 of the second power semiconductor modules 16b are provided by a common substrate with the same insulation layer 27 . The second outer substrate 22 of the first power semiconductor modules 16a and the first outer substrate 20 of the second power semiconductor modules 16b are provided by a common substrate with the same insulation layer 31 . The intermediate substrate 24 of both power semiconductor modules 16a, 16b is provided by a common intermediate substrate with the same insulating layer 35.

5 zeigt eine abstraktere Querschnittsansicht des Halbbrückenmoduls 10 von 4. Die beiden Leistungshalbleitermodule 16a, 16b sind mit einem Pfeil gezeigt, der die Stapelrichtung des Halbleiterschalterchips 12 und des Diodenchips 14 anzeigt. Des Weiteren zeigt ein „H“ den High-Side-Teil der Halbbrücke an, und ein „L“ zeigt den Low-Side-Teil der Halbbrücke an. Solche Symbole werden auch in den folgenden Figuren verwendet. Bei der Kombination der Leistungshalbleitermodule 16a, 16b, die in Reihe „H“ geschaltet sind, wird „L“ als ein Paar 52 der Leistungshalbleitermodule 16a, 16b betrachtet. 5 FIG. 12 shows a more abstract cross-sectional view of the half-bridge module 10 of FIG 4 . The two power semiconductor modules 16a, 16b are shown with an arrow indicating the stacking direction of the semiconductor switch chip 12 and the diode chip 14. Furthermore, an "H" indicates the high-side part of the half-bridge, and an "L" indicates the low-side part of the half-bridge. Such symbols are also used in the following figures. In the combination of the power semiconductor modules 16a, 16b connected in series "H", "L" is considered a pair 52 of the power semiconductor modules 16a, 16b.

6 und 7 zeigen zwei Schichten eines Halbbrückenmoduls 10, das aus drei (im Allgemeinen mehr als einem) Paaren 52 der Leistungshalbeitermodule 16a, 16b gebildet ist, wie in 4 und 5 gezeigt ist. Die Paare 52 Leistungshalbleitermodule 16a, 16b sind nebeneinander angeordnet und elektrisch parallel geschaltet. Jedes Paar 52 ist zu einer Halbbrücke elektrisch verbunden. Die Leistungshalbleitermodule 16a, 16b eines Paars 52 sind in einer ersten Richtung nebeneinander angeordnet, und die Paare 52 sind in einer verschiedenen Richtung nebeneinander angeordnet. 6 and 7 12 show two layers of a half-bridge module 10 formed from three (generally more than one) pairs 52 of the power semiconductor modules 16a, 16b, as in FIG 4 and 5 is shown. The pairs 52 power semiconductor modules 16a, 16b are arranged side by side and electrically connected in parallel. Each pair 52 is electrically connected in a half-bridge. The power semiconductor modules 16a, 16b of a pair 52 are juxtaposed in a first direction, and the pairs 52 are juxtaposed in a different direction.

Es wird gezeigt, dass die elektrisch parallel angeordneten Paare 52 mit einem gemeinsamen Kondensator 50 verbunden sind.The electrically paralleled pairs 52 are shown connected to a common capacitor 50 .

Des Weiteren können die Paare 52 von beiden Seiten durch die Wärmesenken 38, 40 gekühlt werden.Furthermore, the pairs 52 can be cooled by the heat sinks 38, 40 from both sides.

8 zeigt eine Querschnittsansicht eines Halbbrückenmoduls 10 mit den gleichen Symbolen, wie sie in 5 verwendet worden. Die Leistungshalbleitermodule 16a, 16b (die als ein Paar 52 zu sehen sind) sind bezüglich einander in einer Richtung gestapelt, in der der Halbleiterschalterchip 12 und der Diodenchip 14 gestapelt sind. Hier sind die Halbleiterschalterchips 12 und die Diodenchips 14 von verschiedenen Leistungshalbleitermodulen 16a, 16b in der gleichen Richtung gestapelt. Es ist jedoch auch möglich, dass die Halbleiterschalterchips 12 und die Diodenchips 14 von verschiedenen Leistungshalbleitermodulen 16a, 16b in entgegengesetzten Richtungen gestapelt sind. 8th shows a cross-sectional view of a half-bridge module 10 with the same symbols as in FIG 5 been used. The power semiconductor modules 16a, 16b (which as a pair 52 to 12) are stacked with respect to each other in a direction in which the semiconductor switch chip 12 and the diode chip 14 are stacked. Here, the semiconductor switch chips 12 and the diode chips 14 of different power semiconductor modules 16a, 16b are stacked in the same direction. However, it is also possible that the semiconductor switch chips 12 and the diode chips 14 of different power semiconductor modules 16a, 16b are stacked in opposite directions.

Die gestapelten Leistungshalbleitermodule 16a, 16b sind zwischen einer ersten Wärmesenke 38 und einer zweiten Wärmesenke 40 angeordnet. Des Weiteren ist eine Zwischenwärmesenke 54 zwischen den gestapelten Leistungshalbleitermodulen 16a, 16b angeordnet.The stacked power semiconductor modules 16a, 16b are arranged between a first heat sink 38 and a second heat sink 40. Furthermore, an intermediate heat sink 54 is arranged between the stacked power semiconductor modules 16a, 16b.

9 zeigt eine Querschnittsansicht eines weiteren Halbbrückenmoduls 10. Die Leistungshalbleitermodule 16a, 16b eines Paars 52 sind bezüglich einander in einer Richtung gestapelt, in der der Halbleiterschalterchip 12 und der Diodenchip 14 gestapelt sind. Des Weiteren sind die Paare 52 gestapelter Leistungshalbleitermodule 16a, 16b gestapelt. Alle Leistungshalbleitermodule 16a, 16b sind zwischen einer ersten Wärmesenke 38 und einer zweiten Wärmesenke 40 angeordnet. Zwischenwärmesenken 54 sind zwischen den Halbleitermodulen 16a, 16b jedes Paars und zwischen den gestapelten Paaren 52 angeordnet. 9 12 shows a cross-sectional view of another half-bridge module 10. The power semiconductor modules 16a, 16b of a pair 52 are stacked with respect to each other in a direction in which the semiconductor switch chip 12 and the diode chip 14 are stacked. Furthermore, the pairs 52 of stacked power semiconductor modules 16a, 16b are stacked. All power semiconductor modules 16a, 16b are arranged between a first heat sink 38 and a second heat sink 40. Intermediate heat sinks 54 are arranged between the semiconductor modules 16a, 16b of each pair and between the stacked pairs 52. As shown in FIG.

10 zeigt eine Querschnittsansicht eines weiteren Halbbrückenmoduls 10. Die Leistungshalbeitermodule 16a, 16b eines Paars 52 sind wie ihre Halbleiterschalterchips 12 und Diodenchips 14 nebeneinander angeordnet. Die Leistungshalbleitermodule 16a, 16b eines Paars 52 sind in einer ersten Richtung nebeneinander angeordnet, und die Paare 52 sind in der gleichen Richtung nebeneinander angeordnet. Alle Leistungshalbleitermodule 16a, 16b sind zwischen einer ersten Wärmesenke 38 und einer zweiten Wärmesenke 40 angeordnet. 10 shows a cross-sectional view of a further half-bridge module 10. The power semiconductor modules 16a, 16b of a pair 52 are arranged side by side, like their semiconductor switch chips 12 and diode chips 14. The power semiconductor modules 16a, 16b of a pair 52 are juxtaposed in a first direction, and the pairs 52 are juxtaposed in the same direction. All power semiconductor modules 16a, 16b are arranged between a first heat sink 38 and a second heat sink 40.

11 zeigt eine Querschnittsansicht eines weiteren Halbbrückenmoduls 10. Die Leistungshalbleitermodule 16a, 16b eines Paars 52 sind bezüglich einander in einer Richtung gestapelt, in der der Halbleiterschalterchip 12 und der Diodenchip 14 gestapelt sind. Die Paare 52 sind nebeneinander angeordnet. Die Low-Side-Leistungshalbleitermodule 16a sind nebeneinander angeordnet, und die High-Side-Leistungshalbleitermodule 16b sind nebeneinander angeordnet. 11 12 shows a cross-sectional view of another half-bridge module 10. The power semiconductor modules 16a, 16b of a pair 52 are stacked with respect to each other in a direction in which the semiconductor switch chip 12 and the diode chip 14 are stacked. The pairs 52 are arranged side by side. The low-side power semiconductor modules 16a are arranged side by side, and the high-side power semiconductor modules 16b are arranged side by side.

12 zeigt eine Querschnittsansicht eines weiteren Halbbrückenmoduls 10. Die Leistungshalbleitermodule 16a, 16b eines Paars 52 sind bezüglich einander in einer Richtung gestapelt, in der der Halbleiterschalterchip 12 und der Diodenchip 14 gestapelt sind. Die Paare 52 sind nebeneinander angeordnet. In 12 sind die Paare 52 Halbleitermodule 16a, 16b jedoch in entgegengesetzten Richtungen gestapelt, d. h., es kann ein Low-Side-Leistungshalbeitermodul 16b neben einem High-Side-Leistungshalbleitermodul 16a angeordnet sein, und umgekehrt. 12 12 shows a cross-sectional view of another half-bridge module 10. The power semiconductor modules 16a, 16b of a pair 52 are stacked with respect to each other in a direction in which the semiconductor switch chip 12 and the diode chip 14 are stacked. The pairs 52 are arranged side by side. In 12 However, the pairs 52 semiconductor modules 16a, 16b are stacked in opposite directions, ie a low-side power semiconductor module 16b can be arranged next to a high-side power semiconductor module 16a, and vice versa.

In 11 und 12 sind alle Leistungshalbleitermodule 16a, 16b zwischen einer ersten Wärmesenke 38 und einer zweiten Wärmesenke 40 angeordnet. Eine Zwischenwärmesenke 54 ist zwischen den Halbleitermodulen 16a, 16b jedes Paars 52 angeordnet.In 11 and 12 all power semiconductor modules 16a, 16b are arranged between a first heat sink 38 and a second heat sink 40. An intermediate heat sink 54 is arranged between the semiconductor modules 16a, 16b of each pair 52. FIG.

In 6, 7 und 9 bis 12 können die drei Paare 52 Leistungshalbleitermodule 16a, 16b zum Bereitstellen der drei Phasen eines Leckstroms verwendet werden. In diesem Fall sind die jeweiligen AC-Anschlüsse nicht miteinander verbunden.In 6 , 7 and 9 until 12 the three pairs 52 power semiconductor modules 16a, 16b can be used to provide the three phases of a leakage current. In this case, the respective AC connections are not connected to each other.

Obgleich die Erfindung in den Zeichnungen und in der vorhergehenden Beschreibung ausführlich dargestellt und beschrieben worden ist, sind solch eine Darstellung und Beschreibung als veranschaulichend oder beispielhaft und nicht als einschränkend zu betrachten; die Erfindung ist nicht auf die offenbarten Ausführungsformen beschränkt. Der Fachmann kann bei Ausübung der beanspruchten Erfindung anhand einer genauen Betrachtung der Zeichnungen, der Offenbarung und der angehängten Ansprüche weitere Variationen der offenbarten Ausführungsformen erkennen und ausführen In den Ansprüchen schließt das Wort „umfassen/umfassend“ keine anderen Elemente oder Schritte aus, und der unbestimmte Artikel „ein/eine/einer“ schließt keinen Plural aus. Ein einziger Prozessor oder eine einzige Steuerung oder eine einzige Einheit können die Funktionen mehrerer in den Ansprüchen angeführter Elemente erfüllen. Die bloße Tatsache, dass bestimmte Maßnahmen in verschiedenen voneinander abhängigen Ansprüchen aufgeführt sind, bedeutet nicht, dass eine Kombination dieser Maßnahmen nicht zum Vorteil genutzt werden kann. Jegliche Bezugszeichen in den Ansprüchen sollten nicht als den Schutzumfang einschränkend ausgelegt werden.While the invention has been shown and described in detail in the drawings and in the foregoing description, such representation and description are to be regarded as illustrative or exemplary and not in a restrictive manner; the invention is not limited to the disclosed embodiments. One skilled in the art may, through a study of the drawings, the disclosure, and the appended claims, after practicing the claimed invention, recognize and practice other variations of the disclosed embodiments. In the claims, the word "comprising/comprising" does not exclude other elements or steps, and the vague Article "a/an/an" does not exclude a plural. A single processor or controller or unit can perform the functions of several elements recited in the claims. The mere fact that certain measures are recited in different dependent claims does not mean that a combination of these measures cannot be used to advantage. Any reference signs in the claims should not be construed as limiting the scope.

BezugszeichenlisteReference List

1010
Halbbrückenmodulhalf bridge module
12, 12a, 12b12, 12a, 12b
Halbleiterschalterchipsemiconductor switch chip
14, 14a, 14b14, 14a, 14b
Diodenchipdiode chip
1616
Leistungshalbleitermodulpower semiconductor module
16a16a
Leistungshalbeitermodul für oberen TeilPower semiconductor module for upper part
16b16b
Leistungshalbeitermodul für unteren TeilPower semiconductor module for the lower part
T+T+
positiver Anschlusspositive connection
T-T
negativer Anschlussnegative connection
1818
Steueranschlusscontrol port
D+D+
Anodeanode
D-D
Kathodecathode
DC+DC+
DC+-AnschlussDC+ connector
DC-DC
DC--AnschlussDC connection
ACAC
AC-AnschlussAC connection
2020
erstes äußeres Substratfirst outer substrate
2222
zweites äußeres Substratsecond outer substrate
2424
Zwischensubstratintermediate substrate
2626
erste Metallisierungsschichtfirst metallization layer
2727
Isolationsschichtinsulation layer
2828
weitere Metallisierungsschichtadditional metallization layer
3030
zweite Metallisierungsschichtsecond metallization layer
3131
Isolationsschichtinsulation layer
3232
weitere Metallisierungsschichtadditional metallization layer
3434
dritte Metallisierungsschichtthird metallization layer
3535
Isolationsschichtinsulation layer
3636
vierte Metallisierungsschichtfourth metallization layer
3838
erste Wärmesenkefirst heat sink
4040
zweite Wärmesenkesecond heat sink
4242
erster elektrisch leitender Stiftfirst electrically conductive pin
4444
zweiter elektrisch leitender Stiftsecond electrically conductive pin
4646
Formmassemolding compound
4848
gemeinsames Gehäusecommon housing
5050
Kondensatorcapacitor
5252
Paar LeistungshalbeitermodulePair of power semiconductor modules
5454
Zwischenwärmesenkeintermediate heat sink

Claims (13)

Halbbrückenmodul (10), das aus mindestens zwei Leistungshalbeitermodulen (6a, 6b) gebildet ist; wobei jedes Leistungshalbleitermodul (6) Folgendes umfasst: ein erstes äußeres Substrat (20), einen Halbleiterschalterchip (12), ein Zwischensubstrat (24), einen Diodenchip (14) und ein zweites äußeres Substrat (22), die in dieser Reihenfolge miteinander gestapelt sind; wobei der Halbleiterschalterchip (12) mit einem positiven Anschluss (T+) an das erste äußere Substrat (20) und mit einem negativen Anschluss (T-) an das Zwischensubstrat (24) gebondet ist; wobei der Diodenchip (14) mit einem Anodenanschluss (D+) an das zweite äu-ßere Substrat (22) und mit einem Kathodenanschluss (D-) an das Zwischensubstrat gebondet ist, wobei der Diodenchip (14) über die Substrate (20, 22, 24) antiparallel mit dem Halbleiterschalterchip (2) elektrisch verbunden ist; wobei die mindestens zwei Leistungshalbleitermodule (16a, 16b) zur Bildung einer Halbbrücke elektrisch miteinander verbunden sind.Half-bridge module (10), which is formed from at least two power semiconductor modules (6a, 6b); each power semiconductor module (6) comprising: a first outer substrate (20), a semiconductor switch chip (12), an intermediate substrate (24), a diode chip (14) and a second outer substrate (22) stacked together in this order; wherein the semiconductor switch chip (12) is bonded with a positive terminal (T+) to the first outer substrate (20) and with a negative terminal (T-) to the intermediate substrate (24); wherein the diode chip (14) is bonded to the second outer substrate (22) with an anode connection (D+) and to the intermediate substrate with a cathode connection (D-), the diode chip (14) being bonded via the substrates (20, 22, 24) is electrically connected anti-parallel to the semiconductor switch chip (2); wherein the at least two power semiconductor modules (16a, 16b) are electrically connected to one another to form a half bridge. Halbbrückenmodul (10) nach Anspruch 1, wobei die beiden Leistungshalbeitermodule (16a, 16b) nebeneinander angeordnet sind, so dass ihre Halbleiterschalterchips (12) und Diodenchips (14) nebeneinander angeordnet sind.Half-bridge module (10) according to claim 1 , wherein the two power semiconductor modules (16a, 16b) are arranged next to one another, so that their semiconductor switch chips (12) and diode chips (14) are arranged next to one another. Halbbrückenmodul (10) nach Anspruch 1 oder 2, wobei die beiden Leistungshalbleitermodule (16a, 16b) nebeneinander angeordnet sind, so dass der Halbleiterschalterchip (12a) eines der Leistungshalbeitermodule (16a) neben dem Diodenchip (14b) des anderen Leistungshalbleitermoduls (16b) angeordnet ist und dass der Halbleiterschalterchip (12b) des anderen Leistungshalbleitermoduls (16b) neben dem Diodenchip (14a) des einen Leistungshalbleitermoduls (16a) angeordnet ist.Half-bridge module (10) according to claim 1 or 2 , wherein the two power semiconductor modules (16a, 16b) are arranged side by side, so that the semiconductor switch chip (12a) of one of the power semiconductor modules (16a) is arranged next to the diode chip (14b) of the other power semiconductor module (16b) and that the semiconductor switch chip (12b) of the other Power semiconductor module (16b) next to the diode chip (14a) of a power semiconductor module (16a) is arranged. Halbbrückenmodul (10) nach einem der vorhergehenden Ansprüche, wobei die äußeren Substrate (20, 22) von mindestens zwei Leistungshalbleitermodulen (16a, 16b) durch ein gemeinsames äußeres Substrat bereitgestellt werden; wobei die äußeren Substrate (24) von mindestens zwei Leistungshalbleitermodulen (16a, 16b) durch ein gemeinsames Zwischensubstrat bereitgestellt werden.Half-bridge module (10) according to one of the preceding claims, wherein the outer substrates (20, 22) of at least two power semiconductor modules (16a, 16b) are provided by a common outer substrate; wherein the outer substrates (24) of at least two power semiconductor modules (16a, 16b) are provided by a common intermediate substrate. Halbbrückenmodul (10) nach einem der vorhergehenden Ansprüche, wobei Paare (52) Leistungshalbleitermodule (16a, 16b), wobei jedes Paar (52) zu einer Halbbrücke elektrisch verbunden ist, nebeneinander angeordnet und elektrisch parallel geschaltet sind.Half-bridge module (10) according to one of the preceding claims, wherein pairs (52) of power semiconductor modules (16a, 16b), each pair (52) being electrically connected to form a half-bridge, are arranged next to one another and electrically connected in parallel. Halbbrückenmodul (10) nach Anspruch 5, wobei die Leistungshalbleitermodule (16a, 16b) eines Paars (52) in einer ersten Richtung nebeneinander angeordnet sind und die Paare (52) in der gleichen Richtung nebeneinander angeordnet sind.Half-bridge module (10) according to claim 5 , wherein the power semiconductor modules (16a, 16b) of a pair (52) are arranged next to one another in a first direction and the pairs (52) are arranged next to one another in the same direction. Halbbrückenmodul (10) nach Anspruch 5 oder 6, wobei die Leistungshalbleitermodule (16a, 16b) eines Paars (52) in einer ersten Richtung nebeneinander angeordnet sind und die Paare (52) in einer verschiedenen Richtung nebeneinander angeordnet sind.Half-bridge module (10) according to claim 5 or 6 , wherein the power semiconductor modules (16a, 16b) of a pair (52) are arranged next to one another in a first direction and the pairs (52) are arranged next to one another in a different direction. Halbbrückenmodul (10) nach einem der Ansprüche 5 oder 7, wobei die Leistungshalbleitermodule (16a, 16b) eines Paars (52) bezüglich einander in einer Richtung gestapelt sind, in der der Halbleiterschalterchip (12) und der Diodenchip (14) gestapelt sind.Half-bridge module (10) according to one of Claims 5 or 7 wherein the power semiconductor modules (16a, 16b) of a pair (52) are stacked with respect to each other in a direction in which the semiconductor switch chip (12) and the diode chip (14) are stacked. Halbbrückenmodul (10) nach Anspruch 8, wobei die Paare (52) gestapelter Leistungshalbleitermodule (16a, 16b) gestapelt sind.Half-bridge module (10) according to claim 8 , wherein the pairs (52) of stacked power semiconductor modules (16a, 16b) are stacked. Halbbrückenmodul (10) nach Anspruch 8 oder 9, wobei mindestens eine Wärmesenke (54) zwischen den gestapelten Leistungshalbleitermodulen (16a, 16b) angeordnet ist.Half-bridge module (10) according to claim 8 or 9 , wherein at least one heat sink (54) is arranged between the stacked power semiconductor modules (16a, 16b). Halbbrückenmodul (10) nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleitermodule (16a, 16b) zwischen einer ersten Wärmesenke (38) und einer zweiten Wärmesenke (40) angeordnet sind.Half-bridge module (10) according to one of the preceding claims, wherein the power semiconductor modules (16a, 16b) are arranged between a first heat sink (38) and a second heat sink (40). Halbbrückenmodul (10) nach einem der vorhergehenden Ansprüche, wobei die Diodenchips (14) der Leistungshalbeitermodule (6) Galliumoxiddioden sind.Half-bridge module (10) according to one of the preceding claims, wherein the diode chips (14) of the power semiconductor modules (6) are gallium oxide diodes. Halbbrückenmodul (10) nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschalterchips (12) der Leistungshalbleitermodule (16) mindestens eines von bipolaren Transistoren, zum Beispiel IGBTs, Feldeffekttransistoren und Thyristoren sind.Half-bridge module (10) according to one of the preceding claims, wherein the semiconductor switch chips (12) of the power semiconductor modules (16) are at least one of bipolar transistors, for example IGBTs, field effect transistors and thyristors.
DE102022202254.8A 2022-03-04 2022-03-04 Modular half-bridge module Ceased DE102022202254A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102022202254.8A DE102022202254A1 (en) 2022-03-04 2022-03-04 Modular half-bridge module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022202254.8A DE102022202254A1 (en) 2022-03-04 2022-03-04 Modular half-bridge module

Publications (1)

Publication Number Publication Date
DE102022202254A1 true DE102022202254A1 (en) 2023-02-23

Family

ID=85132051

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022202254.8A Ceased DE102022202254A1 (en) 2022-03-04 2022-03-04 Modular half-bridge module

Country Status (1)

Country Link
DE (1) DE102022202254A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160172285A1 (en) 2014-12-15 2016-06-16 Industrial Technology Research Institute Power module
DE112014004147T5 (en) 2013-09-10 2016-07-07 Denso Corporation Energy conversion device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014004147T5 (en) 2013-09-10 2016-07-07 Denso Corporation Energy conversion device
US20160172285A1 (en) 2014-12-15 2016-06-16 Industrial Technology Research Institute Power module

Similar Documents

Publication Publication Date Title
DE102014116383B4 (en) SEMICONDUCTOR PACKAGE COMPRISING A TRANSISTOR CHIP MODULE AND A DRIVER CHIP MODULE, AND METHOD OF MANUFACTURE THEREOF
DE102015012915B4 (en) Arrangement of semiconductor elements on a semiconductor module for a power module or a corresponding method
DE102014116382B4 (en) Semiconductor package with two semiconductor modules and laterally extending connectors and method of manufacturing same
DE102012213407A1 (en) A semiconductor device
DE102020214045A1 (en) Half bridge for an electric drive of an electric vehicle or a hybrid vehicle, power module for an inverter and inverter
DE102015108909B4 (en) Arrangement of several power semiconductor chips and method for producing the same
EP3635781A1 (en) Power converter module and method for production thereof
DE112020006374T5 (en) Power module with improved electrical and thermal characteristics
DE102018202479A1 (en) Heatsink for power electronics assembly
DE102017219674A1 (en) Semiconductor power module with integrated capacitor
DE102017120747A1 (en) SMD housing with topside cooling
DE102020204358A1 (en) Half-bridge module for an inverter of an electric drive of an electric vehicle or a hybrid vehicle and inverter for an electric drive of an electric vehicle or a hybrid vehicle
WO2020200946A1 (en) Electronic circuit module
DE102022109792B4 (en) Power semiconductor module
DE102019135373A1 (en) Semiconductor device and method of manufacturing the same
DE102022202254A1 (en) Modular half-bridge module
DE102022105834A1 (en) SEMICONDUCTOR DEVICE HAVING ELECTRICAL COMPONENT BUILT INTO A CIRCUIT BOARD
DE102021213497A1 (en) Semiconductor package, semiconductor module, power converter, electric axle drive and motor vehicle
DE202021001687U1 (en) Power electronics module
DE102022201215B3 (en) Half-bridge module with reverse-biased diodes
DE102022200878A1 (en) STACKED DIODE POWER SEMICONDUCTOR MODULE
DE112020001191T5 (en) SEMICONDUCTOR DEVICE
DE102016119078B4 (en) Carrier, circuit, semiconductor device package
DE102021213782A1 (en) POWER SEMICONDUCTOR MODULE WITH OPPOSING SWITCH CHIPS
DE102022202252B3 (en) Power semiconductor module with two opposite half bridges

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R230 Request for early publication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final