DE102022125597A1

DE102022125597A1 - Power electronic arrangement and power semiconductor module hereby

Info

Publication number: DE102022125597A1
Application number: DE102022125597.2A
Authority: DE
Inventors: Nedzad Bakija
Original assignee: Semikron Elektronik GmbH and Co KG
Current assignee: Semikron Elektronik GmbH and Co KG
Priority date: 2022-10-05
Filing date: 2022-10-05
Publication date: 2024-04-11
Also published as: CN117855174A

Abstract

Leistungselektronische Anordnung und Leistungshalbleitermodul mit einem Substrat, einem Leistungshalbleiterbauelement und einer Verbindungseinrichtung, wobei das Substrat eine Normalenrichtung, eine elektrisch Isolierende Substratschicht und eine Substratleiterbahn aufweist, wobei das Leistungshalbleiterbauelement mit einer, auf einer ersten Hauptseite angeordneten, ersten Kontaktfläche auf der Substratleiterbahn angeordnet und mit dieser elektrisch leitend verbunden ist, wobei das Leistungshalbleiterbauelement eine Bauelementdicke, einen umlaufenden Randbereich mit einem umlaufenden Kantenbereich an den sich ein ebenfalls umlaufender Seitenbereich anschließt, wobei die Verbindungseinrichtung eine Kontaktleiterbahn, die einen Kontaktabschnitt und einen Schirmabschnitt aufweist, aufweist, wobei der Kontaktabschnitt mit einer zweiten Kontaktfläche, angeordnet auf der der ersten Kontaktfläche des Leistungshalbleiterbauelement gegenüberliegenden zweiten Hauptseite elektrisch leitend verbunden ist, wobei der Schirmabschnitt nicht elektrischen Leitung dient, wobei der Schirmabschnitt ausgehend vom Randbereich den Seitenbereich in dessen Normalenrichtung überragt, und hierbei mindestens 50% des Kantenbereichs überlappt und wobei eine elektrisch isolierende Isolationsschicht den Schirmabschnitt auf seiner dem Leistungshalbleiterbauelement zugewandten Seite überdeckt.Power electronic arrangement and power semiconductor module with a substrate, a power semiconductor component and a connecting device, wherein the substrate has a normal direction, an electrically insulating substrate layer and a substrate conductor track, wherein the power semiconductor component is arranged with a first contact surface arranged on a first main side on the substrate conductor track and is electrically conductively connected to it, wherein the power semiconductor component has a component thickness, a peripheral edge region with a peripheral edge region to which a side region that is also peripheral is connected, wherein the connecting device has a contact conductor track that has a contact section and a shield section, wherein the contact section is electrically conductively connected to a second contact surface arranged on the second main side opposite the first contact surface of the power semiconductor component, wherein the shield section does not serve for electrical conduction, wherein the shield section, starting from the edge region, projects beyond the side region in its normal direction and overlaps at least 50% of the edge region, and wherein an electrically insulating insulation layer covers the shield section on its side facing the power semiconductor component covered.

Description

Die Erfindung beschreibt eine leistungselektronische Anordnung mit einem Substrat, einem Leistungshalbleiterbauelement und einer Verbindungseinrichtung, wobei das Substrat eine Normalenrichtung, eine elektrisch Isolierende Substratschicht und eine Substratleiterbahn aufweist, wobei das Leistungshalbleiterbauelement mit einer, auf einer ersten Hauptseite angeordneten, ersten Kontaktfläche auf der Substratleiterbahn angeordnet und mit dieser elektrisch leitend verbunden ist, wobei das Leistungshalbleiterbauelement einen umlaufenden Randbereich mit einem umlaufenden Kantenbereich an den sich ebenfalls umlaufend ein Seitenbereich anschließt, aufweist. Die Verbindungseinrichtung weist weiterhin einen schirmenden Abschnitt auf. Die Erfindung beschreibt weiterhin ein Leistungshalbleitermodul mit einer solchen Anordnung.The invention describes a power electronic arrangement with a substrate, a power semiconductor component and a connecting device, wherein the substrate has a normal direction, an electrically insulating substrate layer and a substrate conductor track, wherein the power semiconductor component is arranged with a first contact surface arranged on a first main side on the substrate conductor track and is electrically connected to it, wherein the power semiconductor component has a peripheral edge region with a peripheral edge region to which a side region also adjoins in a peripheral manner. The connecting device also has a shielding section. The invention also describes a power semiconductor module with such an arrangement.

Die DE 10 2011 078 811 B3 offenbart ein leistungselektronisches System und ein zugehöriges Herstellungsverfahren mit einer Kühleinrichtung, mit einer Mehrzahl von Submodulen, jedes mit einem ersten flächigen Isolierstoffkörper, genau einer hiermit stoffschlüssigen verbundenen ersten Leiterbahnen, genau einem auf dieser Leiterbahn angeordneten Leistungsschalter, mindestens einer internen Verbindungseinrichtung aus einer alternierenden Schichtfolge mindestens einer elektrisch leitenden und mindestens einer elektrisch isolierenden Folie, wobei mindestens eine elektrisch leitende Schicht mindestens eine zweite Leiterbahn ausbildet und mit externen Anschlusselementen. Die Submodule sind hierbei stoff- oder kraftschlüssig und voneinander beabstandet mit ihrer ersten Hauptfläche auf der Kühleinrichtung angeordnet. Mindestens eine zweite Leiterbahn bedeckt erste Leiterbahnen zweier Submodule zumindest teilweise, verbindet diese elektrisch miteinander und überdeckt einen Zwischenraum zwischen den SubmodulenThe EN 10 2011 078 811 B3 discloses a power electronic system and an associated manufacturing method with a cooling device, with a plurality of submodules, each with a first flat insulating body, exactly one first conductor track connected to it in a materially bonded manner, exactly one power switch arranged on this conductor track, at least one internal connection device made of an alternating layer sequence of at least one electrically conductive and at least one electrically insulating film, wherein at least one electrically conductive layer forms at least one second conductor track, and with external connection elements. The submodules are arranged in a materially bonded or force-fitted manner and spaced apart from one another with their first main surface on the cooling device. At least one second conductor track at least partially covers first conductor tracks of two submodules, connects them electrically to one another and covers a gap between the submodules.

Die DE 10 2015 116 165 A1 offenbart Verfahren zur Herstellung einer leistungselektronische Schalteinrichtung vorgestellt. Hierbei wird ein Leistungshalbleiterbauelement auf einem ersten Bereich einer Leiterbahn eines Substrats angeordnet. Anschließend wird eine Isolationsfolie mit einer Aussparung bereitgestellt, wobei ein zu dieser Aussparung benachbarter Überlappungsbereich der Isolationsfolie dazu ausgebildet ist einen Randbereich des Leistungshalbleiterbauelements zu überdecken. Danach folgt das Anordnen der Isolationsfolie auf dem Substrat mit angeordnetem Leistungshalbleiterbauelement derart, dass das Leistungshalbleiterbauelement in seinem Randbereich allseits von dem Überdeckungsbereich der Isolationsfolie überdeckt wird, wobei ein weiterer Abschnitt der Isolationsfolie Teile einer der Leiterbahnen überdeckt. Abschließend wird die Verbindungseinrichtung angeordnet.The EN 10 2015 116 165 A1 discloses methods for producing a power electronic switching device. In this case, a power semiconductor component is arranged on a first region of a conductor track of a substrate. An insulation film with a recess is then provided, wherein an overlap region of the insulation film adjacent to this recess is designed to cover an edge region of the power semiconductor component. This is followed by arranging the insulation film on the substrate with the arranged power semiconductor component in such a way that the power semiconductor component is covered on all sides in its edge region by the covering region of the insulation film, wherein a further section of the insulation film covers parts of one of the conductor tracks. Finally, the connecting device is arranged.

Ein ständiger Mangel bei derartigen Systemen bzw. Schalteinrichtungen ist die elektrische Isolation zwischen verschiedenen Potentialen des Leistungshalbleiterbauelements.A constant deficiency in such systems or switching devices is the electrical isolation between different potentials of the power semiconductor component.

Der Erfindung liegt die Aufgabe zugrunde eine leistungselektronische Anordnung und ein Leistungshalbleitermodul zu schaffen, wobei die elektrische Isolation zwischen verschiedenen Potentialen des Leistungshalbleiterbauelements und damit verbundener Leiterbahnen eines Substrats bzw. damit verbundener Verbindungseinrichtungen verbessert ist.The invention is based on the object of creating a power electronic arrangement and a power semiconductor module, wherein the electrical insulation between different potentials of the power semiconductor component and connected conductor tracks of a substrate or connected connecting devices is improved.

Diese Aufgabe wird erfindungsgemäß gelöst durch eine leistungselektronische Anordnung mit einem Substrat, einem Leistungshalbleiterbauelement und einer Verbindungseinrichtung, wobei das Substrat eine Normalenrichtung, eine elektrisch Isolierende Substratschicht und eine Substratleiterbahn aufweist, wobei das Leistungshalbleiterbauelement mit einer, auf einer ersten Hauptseite angeordneten, ersten Kontaktfläche auf der Substratleiterbahn angeordnet und mit dieser elektrisch leitend verbunden ist, wobei das Leistungshalbleiterbauelement eine Bauelementdicke, einen umlaufenden Randbereich mit einem umlaufenden Kantenbereich an den sich ein ebenfalls umlaufender Seitenbereich anschließt, wobei die Verbindungseinrichtung eine Kontaktleiterbahn, die einen Kontaktabschnitt und einen Schirmabschnitt aufweist, aufweist, wobei der Kontaktabschnitt mit einer zweiten Kontaktfläche, angeordnet auf der der ersten Kontaktfläche des Leistungshalbleiterbauelement gegenüberliegenden zweiten Hauptseite elektrisch leitend verbunden ist, wobei der Schirmabschnitt nicht elektrischen Leitung dient, wobei der Schirmabschnitt ausgehend vom Randbereich den Seitenbereich in dessen Normalenrichtung überragt, und hierbei mindestens 50% des Kantenbereichs überlappt und wobei eine elektrisch isolierende Isolationsschicht den Schirmabschnitt auf seiner dem Leistungshalbleiterbauelement zugewandten Seite überdeckt.This object is achieved according to the invention by a power electronic arrangement with a substrate, a power semiconductor component and a connecting device, wherein the substrate has a normal direction, an electrically insulating substrate layer and a substrate conductor track, wherein the power semiconductor component is arranged with a first contact surface arranged on a first main side on the substrate conductor track and is electrically conductively connected to it, wherein the power semiconductor component has a component thickness, a circumferential edge region with a circumferential edge region to which a likewise circumferential side region adjoins, wherein the connecting device has a contact conductor track which has a contact section and a shield section, wherein the contact section is electrically conductively connected to a second contact surface arranged on the second main side opposite the first contact surface of the power semiconductor component, wherein the shield section does not serve for electrical conduction, wherein the shield section, starting from the edge region, projects beyond the side region in its normal direction, and in this case overlaps at least 50% of the edge region, and wherein an electrically insulating insulation layer covers the shield section on its side facing the power semiconductor component facing side covered.

Es kann vorteilhaft sein, wenn die Verbindungseinrichtung in Normalenrichtung des Substrats betrachtet oberhalb der Kontaktleiterbahn eine Isolationslage und oberhalb dieser eine Verbindungsleiterbahn aufweist, wobei der Kontaktabschnitt der Kontaktleiterbahn mit der Verbindungsleiterbahn mittels Durchkontaktierungen durch die Isolationslage hindurch elektrisch leitend verbunden ist. Hierbei kann es weiterhin vorteilhaft sein, wenn die Isolationsschicht bis an die Isolationslage heranreicht oder diese den Schirmabschnitt, vorzugsweise umlaufend, überlappt.It can be advantageous if the connecting device, viewed in the normal direction of the substrate, has an insulation layer above the contact conductor track and a connecting conductor track above this, the contact section of the contact conductor track being electrically connected to the connecting conductor track by means of vias through the insulation layer. It can also be advantageous if the insulation layer reaches up to the insulation layer or if this overlaps the shield section, preferably all the way around.

Es kann bevorzugt sein, wenn der Schirmbereich den umlaufenden Kantenbereich auf mindestens 50%, bevorzugt auf mindestens 80% und insbesondere bevorzugt auf 100% seiner Gesamtlänge überlappt.It may be preferred if the shield region overlaps the peripheral edge region by at least 50%, preferably by at least 80% and particularly preferably by 100% of its total length.

Auch kann es bevorzugt sein, wenn der Schirmbereich den umlaufenden Kantenbereich überall dort überlappt, wo die zweite Kontaktfläche unmittelbar an den Randbereich angrenzt.It may also be preferred if the shielding region overlaps the peripheral edge region wherever the second contact surface directly adjoins the edge region.

Es ist besonders vorteilhaft, wenn eine minimale Überlappungsausdehnung des Schirmabschnitts in einer Normalenrichtung des Seitenbereichs das 0,5-fache, bevorzugt das 2-fache und besonders bevorzugt das 10-fache der Bauelementdicke beträgt.It is particularly advantageous if a minimum overlapping extent of the shielding section in a normal direction of the side region is 0.5 times, preferably 2 times and particularly preferably 10 times the component thickness.

Auch ist besonders vorteilhaft, wenn eine maximale Überlappungsausdehnung des Schirmbereichs größer oder gleich einer minimalen Überlappungsausdehnung ist und in Normalenrichtung des umlaufenden Seitenbereichs das 5-fache, bevorzugt das 10-fache und besonders bevorzugt das 25-fache der Bauelementdicke beträgt.It is also particularly advantageous if a maximum overlapping extent of the shielding region is greater than or equal to a minimum overlapping extent and is 5 times, preferably 10 times and particularly preferably 25 times the component thickness in the normal direction of the circumferential side region.

Es kann bevorzugt sein, wenn die Isolationsschicht ausgebildet ist als eine, bevorzugt elastisch ausgebildete, Lackschicht oder als eine Beschichtung aus einem Gießharz, insbesondere einem thermoplastischen Kunststoff, oder als eine Folie, insbesondere eine Kunststofffolie jeweils bevorzugt mit einer Durchschlagfestigkeit von mehr als 500 kV/m, insbesondere von mehr als 1000 kV/m, oder bevorzugt mit einem spezifischen Widerstand von mehr als 10⁹ Ω/m, insbesondere von mehr als 10¹⁰ Ω/m.It may be preferred if the insulation layer is formed as a, preferably elastic, lacquer layer or as a coating made of a casting resin, in particular a thermoplastic, or as a film, in particular a plastic film, in each case preferably with a dielectric strength of more than 500 kV/m, in particular of more than 1000 kV/m, or preferably with a specific resistance of more than 10 ⁹ Ω/m, in particular of more than 10 ¹⁰ Ω/m.

Die Aufgabe wird weiterhin gelöst durch ein Leistungshalbleitermodul mit einer derartigen leistungselektronischen Anordnung und mit einem Gehäuse, wobei die leistungselektronische Anordnung von dem Gehäuse rahmenartig umschlossen ist.The object is further achieved by a power semiconductor module with such a power electronic arrangement and with a housing, wherein the power electronic arrangement is enclosed by the housing in a frame-like manner.

Bevorzugt weist das Leistungshalbleitermodul einer Mehrzahl von Lastanschlusseinrichtungen auf. Ebenso bevorzugt weist das Leistungshalbleitermodul einer Druckeinrichtung zur Druckeinleitung auf die leistungselektrische Anordnung zur kraftschlüssigen Verbindung auf einer Kühleinrichtung auf.The power semiconductor module preferably has a plurality of load connection devices. The power semiconductor module also preferably has a pressure device for introducing pressure to the power-electrical arrangement for the force-fitting connection to a cooling device.

Selbstverständlich können, sofern dies nicht per se oder explizit ausgeschlossen ist, die im Singular genannten Merkmale, insbesondere das Leistungshalbleiterbauelement oder die Substratleiterbahnen, auch mehrfach in der erfindungsgemäßen leistungselektronischen Anordnung oder dem Leistungshalbleitermodul vorhanden sein.Of course, unless this is excluded per se or explicitly, the features mentioned in the singular, in particular the power semiconductor component or the substrate conductor tracks, can also be present multiple times in the power electronic arrangement according to the invention or the power semiconductor module.

Es versteht sich, dass die verschiedenen Ausgestaltungen der Erfindung, gleichgültig ob sie im Rahmen der Beschreibung der leistungselektronischen Anordnung oder des Leistungshalbleitermoduls offenbart sind, einzeln oder in beliebigen Kombinationen realisiert sein können, um Verbesserungen zu erreichen. Insbesondere sind die vorstehend und im Folgenden genannten und erläuterten Merkmale nicht nur in den angegebenen Kombinationen, sondern auch in anderen Kombinationen oder in Alleinstellung einsetzbar, ohne den Rahmen der vorliegenden Erfindung zu verlassen.It is understood that the various embodiments of the invention, regardless of whether they are disclosed in the description of the power electronic arrangement or the power semiconductor module, can be implemented individually or in any combination in order to achieve improvements. In particular, the features mentioned and explained above and below can be used not only in the combinations specified, but also in other combinations or on their own, without departing from the scope of the present invention.

Weitere Erläuterungen der Erfindung, vorteilhafte Einzelheiten und Merkmale ergeben sich aus der nachfolgenden Beschreibung der in den 1 bis 6 schematisch dargestellten Ausführungsbeispiele der Erfindung oder von jeweiligen Teilen hiervon.

1 zeigt verschiedene Ansichten einer ersten Ausgestaltung der erfindungsgemäßen leistungselektronischen Anordnung.
2 zeigt verschiedene Ansichten einer zweiten Ausgestaltung der erfindungsgemäßen leistungselektronischen Anordnung.
3 und 4 zeigen Teilansichten weiterer Ausgestaltungen der erfindungsgemäßen leistungselektronischen Anordnung.
5 und 6 zeigen verschieden Ansichten eines erfindungsgemäßen Leistungshalbleitermoduls.

Further explanations of the invention, advantageous details and features emerge from the following description of the 1 until 6 schematically illustrated embodiments of the invention or of respective parts thereof.

1 shows various views of a first embodiment of the power electronic arrangement according to the invention.
2 shows various views of a second embodiment of the power electronic arrangement according to the invention.
3 and 4 show partial views of further embodiments of the power electronic arrangement according to the invention.
5 and 6 show different views of a power semiconductor module according to the invention.

1 zeigt verschiedene Ansichten einer ersten Ausgestaltung der erfindungsgemäßen leistungselektronischen Anordnung 1. In der ersten Ansicht ist ein Schnitt durch die leistungselektronische Anordnung 1 entlang einer Linie B-B der dritten Ansicht, derjenigen des Leistungshalbleiterbauelements 3 dargestellt. Die zweite Ansicht zeigt einem Schnitt entlang einer Linie A-A der dritten Ansicht durch das Leistungshalbleiterbauelement 3 der leistungselektronischen Anordnung 1. Diese dritte Ansicht zeigt eine Draufsichte auf das Leistungshalbleiterbauelement 3 der leistungselektronischen Anordnung 1. Die vierte Ansicht zeigt eine Draufsicht auf eine Verbindungseinrichtung 4 der leistungselektronischen Anordnung 1, während die fünfte Ansicht diese Verbindungseinrichtung 4 von unten betrachtet zeigt. 1 shows various views of a first embodiment of the power electronic arrangement 1 according to the invention. The first view shows a section through the power electronic arrangement 1 along a line BB of the third view, that of the power semiconductor component 3. The second view shows a section along a line AA of the third view through the power semiconductor component 3 of the power electronic arrangement 1. This third view shows a plan view of the power semiconductor component 3 of the power electronic arrangement 1. The fourth view shows a plan view of a connecting device 4 of the power electronic arrangement 1, while the fifth view shows this connecting device 4 viewed from below.

Diese erste Ausgestaltung der erfindungsgemäßen leistungselektronischen Anordnung 1 weist ein fachübliches Substrat 2 mit einer elektrisch isolierenden Substratschicht 20, beispielhaft ausgebildet als ein Industriekeramik mit einer Dicke von 300 µm, auf. Hierauf angeordnet sind eine Mehrzahl von Substratleiterbahnen 22,24. Das Substrat 2 weist eine hier in z-Richtung reichende Normalenrichtung N1 auf.This first embodiment of the power electronic arrangement 1 according to the invention has a conventional substrate 2 with an electrically insulating substrate layer 20, for example designed as an industrial ceramic with a thickness of 300 µm. A plurality of substrate conductor tracks 22, 24 are arranged on this. The substrate 2 has a normal direction N1 extending in the z-direction.

Weiterhin dargestellt ist ein Leistungshalbleiterbauelement 3, hier ohne Beschränkung der Allgemeinheit ein IGBT mit einer ersten und einer zweiten Hauptseite, deren Abstand die Bauelementdicke 322 des Leistungshalbleiterbauelements 3 definiert. Auf der ersten Hauptseite und dem Substrat 2 zugewandt ist eine erste Kontaktfläche 32, hier die Kollektorkontaktfläche angeordnet. Mit dieser ersten Kontaktfläche 32 ist das Leistungshalbleiterbauelement 3 auf einer der Substratleiterbahnen 22 angeordnet und fachüblich elektrisch leitend mit dieser verbunden. Auf der zweiten, der ersten gegenüberliegenden, Hauptseite des Leistungshalbleiterbauelements 3 ist zentral angeordnet eine Gatekontaktfläche 36 angeordnet. Diese umschließenden und von der Gatekontaktfläche 36 elektrisch isoliert ist eine zweite Kontaktfläche 34, hier eine Emitterkontaktfläche angeordnet. Diese reicht allseitig bis zu einem umlaufenden Randbereich 300 des Leistungshalbleiterbauelements 3. In diesem Randbereich 300 können fachüblich, aber nicht dargestellt Potentialringstrukturen angeordnet sein. An den umlaufenden Randbereich 300 schließt sich ein umlaufender Kantenbereich 310 an. An diesen Kantbereich 310 schließt sich ein umlaufender Seitenbereich 320 an, der die beiden Hauptseiten miteinander verbindet. Dieser Seitenbereich 320 weist je Seite eine Normalenrichtung N2 auf, die senkrecht auf derjenigen des Substrats 2 steht.Also shown is a power semiconductor component 3, here, without restricting generality, an IGBT with a first and a second main side, the distance between which defines the component thickness 322 of the power semiconductor component 3. A first contact surface 32, here the collector contact surface, is arranged on the first main side and facing the substrate 2. The power semiconductor component 3 is arranged on one of the substrate conductor tracks 22 with this first contact surface 32 and is electrically connected to it in the usual way. A gate contact surface 36 is arranged centrally on the second main side of the power semiconductor component 3, which is opposite the first. A second contact surface 34, here an emitter contact surface, is arranged surrounding this and electrically insulated from the gate contact surface 36. This extends on all sides to a peripheral edge region 300 of the power semiconductor component 3. Potential ring structures can be arranged in this edge region 300, as is usual in the industry but not shown. The peripheral edge region 300 is followed by a peripheral edge region 310. This edge region 310 is followed by a peripheral side region 320 that connects the two main sides to one another. This side region 320 has a normal direction N2 on each side that is perpendicular to that of the substrate 2.

Weiterhin dargestellt ist ein Teil, nämlich eine Kontaktleiterbahn 40, einer Verbindungseinrichtung 4. Diese Kontaktleiterbahn 40 selbst ist hier ausgebildet aus einem Kontaktabschnitt 400 und einem Schirmabschnitt 410. Der Kontaktabschnitt 400 ist auf der zweiten Kontaktfläche 34 des Leistungshalbleiterbauelements 3 angeordnet und mit dieser fachüblich, hier stoffschlüssig, elektrisch leitend verbunden. An einer Seite vollständig und an zwei anliegenden Seiten teilweise schließt sich seitlich an diesen Kontaktabschnitt 400 der Schirmabschnitt 410 unmittelbar und einstückig an. Der Schirmabschnitt 410 überdeckt somit den in negativer Normalenrichtung N1 des Substrats darunter angeordneten Randbereich 300 des Leistungshalbleiterbauelements 3. Der Schirmabschnitt 410 ist nicht direkt, nur mittels des Kontaktabschnitts 400, elektrisch leitend mit dem Leistungshalbleiterbauelement 3 verbunden und dient auch nicht der Stromleitung im Betrieb der leistungselektronischen Anordnung 1. Der Schirmabschnitt 410 überlappt den Kantenbereich 310 in Normalenrichtung N2 des umlaufenden Seitenbereichs 320. Genauer gesagt, überlappt hier der Schirmabschnitt 410 an der oben genannten Seite den Kantenbereich 310 vollständig und an den zwei anliegenden Seiten teilweise, jeweils in Normalenrichtung N2 der jeweiligen Seite des Seitenbereichs 320. Durch diese Überlappung werden mindestens 50%, hier ca. 70% des umlaufenden Kantenbereichs 310, genauer von dessen Gesamtlänge, durch den Schirmabschnitt 410 überlappt.Also shown is a part, namely a contact conductor track 40, of a connecting device 4. This contact conductor track 40 itself is formed here from a contact section 400 and a shield section 410. The contact section 400 is arranged on the second contact surface 34 of the power semiconductor component 3 and is connected to it in an electrically conductive manner in the usual way, here by a material bond. The shield section 410 is directly and integrally connected to this contact section 400 on one side completely and on two adjacent sides partially. The shielding section 410 thus covers the edge region 300 of the power semiconductor component 3 arranged below in the negative normal direction N1 of the substrate. The shielding section 410 is not directly electrically connected to the power semiconductor component 3, only by means of the contact section 400, and is also not used to conduct current during operation of the power electronic arrangement 1. The shielding section 410 overlaps the edge region 310 in the normal direction N2 of the circumferential side region 320. To be more precise, the shielding section 410 completely overlaps the edge region 310 on the above-mentioned side and partially overlaps it on the two adjacent sides, each in the normal direction N2 of the respective side of the side region 320. As a result of this overlap, at least 50%, here approximately 70% of the circumferential edge region 310, more precisely of its total length, is overlapped by the shielding section 410.

Die Dimension der Überlappung des Schirmabschnitts 410 in Normalenrichtung N2 des Seitenbereichs 320 bemessen, also eine Überlappungsausdehnung 412, beträgt in diesem Ausführungsbeispiel das 5-fache der Bauelementdicke 322.The dimension of the overlap of the shield section 410 in the normal direction N2 of the side region 320, i.e. an overlap extension 412, is in this embodiment 5 times the component thickness 322.

Der Schirmabschnitt 410 weist weiterhin eine, nur teilweise dargestellte, Isolationsschicht 5 auf, die nicht nur dessen dem Leistungshalbleiterbauelement 3 zugewandte Seite bedeckt, sondern auch noch den Seitenbereich dieses Schirmabschnitts 410. In dieser Ausgestaltung reicht die Isolationsschicht 5 vom Rand des Schirmabschnitts 410 nicht bis an den Kontaktabschnitt 400 heran, sondern weist eine geringere Breite, eine Isolationsschichtbreite 514, auf. Allerdings kann es auch vorteilhaft sein, insbesondere wenn kein weiteres Isolationsmittel zwischen Schirmbereich 410 und Leistungshalbleiterbauelement 3 angeordnet ist, dass die Isolationsschichtbreite 514 einer Schirmabschnittsbreite 414 entspricht. Die Isolationsschicht 5 ist in diesem Ausführungsbeispiel ausgebildet als eine elastische Lackschicht mit einer Durchschlagfestigkeit von ca. 600 kV/m.The shield section 410 further has an insulation layer 5, only partially shown, which not only covers the side facing the power semiconductor component 3, but also the side area of this shield section 410. In this embodiment, the insulation layer 5 does not extend from the edge of the shield section 410 to the contact section 400, but has a smaller width, an insulation layer width 514. However, it can also be advantageous, especially if no further insulation means is arranged between the shield region 410 and the power semiconductor component 3, for the insulation layer width 514 to correspond to a shield section width 414. The insulation layer 5 is designed in this embodiment as an elastic lacquer layer with a dielectric strength of approximately 600 kV/m.

2 zeigt verschiedene Ansichten einer zweiten Ausgestaltung der erfindungsgemäßen leistungselektronischen Anordnung 1. In der ersten Ansicht ist ein Schnitt durch die leistungselektronische Anordnung 1 entlang einer Linie A-A der dritten Ansicht, derjenigen des Leistungshalbleiterbauelements 3 dargestellt. Die zweite Ansicht zeigt einem Schnitt entlang einer Linie B-B der dritten Ansicht durch das Leistungshalbleiterbauelement 3 der leistungselektronischen Anordnung 1. Diese dritte Ansicht zeigt eine Draufsichte auf das Leistungshalbleiterbauelement 3 der leistungselektronischen Anordnung 1. Die vierte und fünfte Ansicht zeigt eine virtuelle Draufsicht auf eine Verbindungseinrichtung 4, genauer auf deren Kontaktleiterbahn 40, der leistungselektronischen Anordnung 1, wobei jeweils aus Gründen der Übersichtlichkeit unterschiedliche Merkmale dargestellt sind. Die Ansichten drei bis fünf erfolgen jeweils in negative Normalenrichtung N1 des Substrats 2. 2 shows various views of a second embodiment of the power electronic arrangement 1 according to the invention. The first view shows a section through the power electronic arrangement 1 along a line AA of the third view, that of the power semiconductor component 3. The second view shows a section along a line BB of the third view through the power semiconductor component 3 of the power electronic arrangement 1. This third view shows a plan view of the power semiconductor component 3 of the power electronic arrangement 1. The fourth and fifth views show a virtual plan view of a connection device 4, more precisely of its contact conductor track 40, of the power electronic arrangement 1, with different features being shown in each case for reasons of clarity. The views three to five are each in the negative normal direction N1 of the substrate 2.

Diese zweite Ausgestaltung weist das gleiche Substrat 2 auf wie die erste. Das Leistungshalbleiterbauelement 3 ist hier wiederum ein auf einer Substratleiterbahn 22 angeordneter IGBT, allerdings nicht mit einem Zentralgate, sondern mit einem Eckgate, d.h. die Gatekontaktfläche 36 ist in einer Ecke, diesseits des Randbereichs 300, des Leistungshalbleiterbauelements 3 angeordnet.This second embodiment has the same substrate 2 as the first. The power semiconductor component 3 is here again an IGBT arranged on a substrate conductor track 22, but not with a central gate, but with a corner gate, i.e. the gate contact area 36 is arranged in a corner, on this side of the edge region 300, of the power semiconductor component 3.

Die zweite Kontaktfläche 34, die Emitterkontaktfläche, grenzt somit im Bereich dieses Eckgates nicht an den Randbereich 300 des Leistungshalbleiterbauelements 3 an. Der Schirmbereich 410 der Kontaktleiterbahn 40 überlappt den umlaufenden Kantenbereich 310 überall dort, wo die zweite Kontaktfläche 34 unmittelbar an den Randbereich 300 angrenzt, also nicht im Bereich des Eckgates. Der Rand-, Kanten- und Seitenbereich ist im Übrigen analog zur Beschreibung in 1 ausgebildet. Ebenso ist der Kontaktabschnitt 400 in analoger Weise auf der zweiten Kontaktfläche 34 angeordnet und verbunden. Die Überlappungsausdehnung 412 beträgt in diesem Ausführungsbeispiel wiederum rein beispielhaft das 5-fache der Bauelementdicke 322.The second contact surface 34, the emitter contact surface, thus does not adjoin the edge region 300 of the power semiconductor component 3 in the region of this corner gate. The shield region 410 of the contact conductor track 40 overlaps the peripheral edge region 310 wherever the second contact surface 34 directly adjoins the edge region 300, i.e. not in the region of the corner gate. The edge, edge and side region is otherwise analogous to the description in 1 The contact section 400 is also arranged and connected in an analogous manner on the second contact surface 34. The overlapping extent 412 in this exemplary embodiment is again, purely by way of example, 5 times the component thickness 322.

Die Verbindungseinrichtung 4 weist in Normalenrichtung N1 des Substrats 2 betrachtet, oberhalb der Kontaktleiterbahn 40 eine Isolationslage 42 und oberhalb dieser eine Verbindungsleiterbahn 44 auf, wobei der Kontaktabschnitt 400 der Kontaktleiterbahn 40 mit der Verbindungsleiterbahn 44 mittels Durchkontaktierungen 46 durch die Isolationslage 42 hindurch elektrisch leitend verbunden ist.The connecting device 4 has, viewed in the normal direction N1 of the substrate 2, an insulation layer 42 above the contact conductor track 40 and above this a connecting conductor track 44, wherein the contact section 400 of the contact conductor track 40 is electrically conductively connected to the connecting conductor track 44 by means of vias 46 through the insulation layer 42.

Der Schirmabschnitt 410 weist weiterhin eine Isolationsschicht 5 auf, die nicht nur dessen dem Leistungshalbleiterbauelement 3 zugewandte Seite bedeckt, sondern auch einen ersten Unterabschnitt 510 der den Seitenbereich dieses Schirmabschnitts 410 überdeckt und einen zweiten, an den ersten unmittelbar anschließenden, Unterabschnitt, der auf der Isolationslage 42 angeordnet ist, aufweist. Dieser zweite Unterabschnitt der Isolationsschicht 5 überlappt somit den Schirmabschnitt 410 in Normalenrichtung N2 des Seitenbereichs 320.The shielding section 410 further comprises an insulation layer 5 which not only covers its side facing the power semiconductor component 3, but also has a first subsection 510 which covers the side region of this shielding section 410 and a second subsection which is immediately adjacent to the first and is arranged on the insulation layer 42. This second subsection of the insulation layer 5 thus overlaps the shielding section 410 in the normal direction N2 of the side region 320.

In dieser Ausgestaltung reicht die Isolationsschicht 5 auch in Richtung des Kontaktabschnitts 400 über den Schirmabschnitt 410 hinaus und bedeckt somit den äußeren Rand des Kontaktabschnitts 400.In this embodiment, the insulation layer 5 also extends beyond the shielding section 410 in the direction of the contact section 400 and thus covers the outer edge of the contact section 400.

Ausgebildet ist diese Isolationsschicht 5, ohne Beschränkung der Allgemeinheit, als eine Beschichtung aus einem Gießharz, genauer einem thermoplastischen Kunststoff, mit einem spezifischen Widerstand von 10¹⁰ Ω/m.This insulation layer 5 is designed, without restriction of generality, as a coating made of a casting resin, more precisely a thermoplastic material, with a specific resistance of 10 ¹⁰ Ω/m.

3 und 4 zeigen Teilansichten weiterer Ausgestaltungen der erfindungsgemäßen leistungselektronischen Anordnung 1, wobei jeweils der Rand des Schirmabschnitts 410 konturiert ist. 3 zeigt in einer ersten Ansicht das Leistungshalbleiterbauelement 3, in einer zweiten und dritten Ansicht eine virtuelle Draufsicht auf eine Kontaktleiterbahn 40, der leistungselektronischen Anordnung 1, wobei jeweils aus Gründen der Übersichtlichkeit unterschiedliche Merkmale dargestellt sind. Alle Ansichten erfolgen jeweils in negativer Normalenrichtung N1 des Substrats 2. 3 and 4 show partial views of further embodiments of the power electronic arrangement 1 according to the invention, wherein in each case the edge of the shield section 410 is contoured. 3 shows the power semiconductor component 3 in a first view, and a second and third view show a virtual top view of a contact conductor track 40 of the power electronic arrangement 1, with different features being shown in each case for reasons of clarity. All views are in the negative normal direction N1 of the substrate 2.

Hier befindet sich der Rand des Schirmabschnitts 410 in Normalenrichtung N2 des Seitenbereichs 320 betrachtet neben dem Leistungshalbleiterbauelement 3. Der Schirmabschnitt 410 überlappt somit den umlaufenden Kantenbereich 310 auf 100% seiner Gesamtlänge.Here, the edge of the shielding section 410 is located next to the power semiconductor component 3 when viewed in the normal direction N2 of the side region 320. The shielding section 410 thus overlaps the peripheral edge region 310 over 100% of its total length.

4 zeigt in einer ersten und zweiten Ansicht eine virtuelle Draufsicht auf eine Kontaktleiterbahn 40, der leistungselektronischen Anordnung 1, wobei jeweils aus Gründen der Übersichtlichkeit unterschiedliche Merkmale dargestellt sind. Beide Ansichten erfolgen jeweils in negativer Normalenrichtung N1 des Substrats 2. 4 shows a first and second view of a virtual top view of a contact conductor track 40 of the power electronic arrangement 1, with different features being shown in each case for reasons of clarity. Both views are in the negative normal direction N1 of the substrate 2.

Hier befindet sich der Rand des Schirmabschnitts 410 in Normalenrichtung N2 des Seitenbereichs 320 betrachtet nur teilweise neben dem Leistungshalbleiterbauelement 3. Die Strukturierung des Randes des Schirmabschnitts 410 erfolgt mäanderartig in Normalenrichtung N1 des Substrats 2 betrachtete oberhalb des Kantenbereichs 310 des Leistungshalbleiterbauelements 3 und gibt diesen quasi partiell frei. Dennoch überlappt der Schirmabschnitt 410 durch diese Ausgestaltung den Kantenbereich 310 auf mehr als 50%.Here, the edge of the shielding section 410 is only partially located next to the power semiconductor component 3 when viewed in the normal direction N2 of the side region 320. The structuring of the edge of the shielding section 410 takes place in a meandering manner in the normal direction N1 of the substrate 2 above the edge region 310 of the power semiconductor component 3 and virtually partially exposes it. Nevertheless, due to this design, the shielding section 410 overlaps the edge region 310 by more than 50%.

5 und 6 zeigen verschieden Ansichten eines erfindungsgemäßen Leistungshalbleitermoduls 10. Dargestellt ist hierbei eine Kühleinrichtung 8, genauer eine Flüssigkeitskühleinrichtung. Auf deren Kühlfläche ist das rahmenartige Gehäuse 6 des Leistungshalbleitermodul 10 angeordnet. Dieses Gehäuse 6 umschließt die leistungselektronische Anordnung 1 allseitig. Diese leistungselektronische Anordnung 1 ist ausgestaltet wie unter 2 beschrieben und als fachübliche Halbbrückenschaltung ausgebildet. 5 and 6 show different views of a power semiconductor module 10 according to the invention. A cooling device 8 is shown, more precisely a liquid cooling device. The frame-like housing 6 of the power semiconductor module 10 is arranged on its cooling surface. This housing 6 encloses the power electronic arrangement 1 on all sides. This power electronic arrangement 1 is designed as described under 2 described and designed as a standard half-bridge circuit.

Weiterhin dargestellt ist in 5 ein Lastanschlusselement, hier eines der beiden Gleichspannungsanschlusselement 70 des Leistungshalbleitermoduls 10. In 6 sind beide Gleichspannungsanschlusselement 70,74 und ein Wechselspannungsanschlusselement 76 dargestellt. Zwischen den Gleichspannungsanschlusselementen ist noch ein Isolationsfolie 72 angeordnet. 6 zeigt weiterhin eine Druckeinrichtung 60,62 zur kraftschlüssigen, mechanischen Verbindung des Substrats 2 der leistungselektronische Anordnung 1 mit der Kühlfläche der Kühleinrichtung 8.Also shown in 5 a load connection element, here one of the two DC voltage connection elements 70 of the power semiconductor module 10. In 6 Both DC voltage connection elements 70, 74 and an AC voltage connection element 76 are shown. An insulating film 72 is arranged between the DC voltage connection elements. 6 further shows a pressure device 60,62 for the force-fitting, mechanical connection of the substrate 2 of the power electronic arrangement 1 with the cooling surface of the cooling device 8.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents listed by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA accepts no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

DE 102011078811 B3 [0002]
DE 102015116165 A1 [0003]

Claims

Power electronic arrangement (1) with a substrate (2), a power semiconductor component (3) and a connecting device (4), wherein the substrate (2) has a normal direction (N1), an electrically insulating substrate layer (20) and a substrate conductor track (22), wherein the power semiconductor component (3) is arranged with a first contact surface (32) arranged on a first main side on the substrate conductor track (22) and is electrically conductively connected to it, wherein the power semiconductor component (3) has a component thickness (322), a peripheral edge region (300) with a peripheral edge region (310) to which a likewise peripheral side region (320) adjoins, wherein the connecting device (4) has a contact conductor track (40) which has a contact section (400) and a shield section (410), wherein the contact section (400) is connected to a second contact surface (34) arranged on the first contact surface (32) of the power semiconductor component (3) opposite second main side is electrically conductively connected, wherein the shielding section (410) does not serve for electrical conduction, wherein the shielding section (410) projects from the edge region (300) beyond the side region (320) in its normal direction (N2) and overlaps at least 50% of the edge region (310) and wherein an electrically insulating insulation layer (5) covers the shielding section (410) on its side facing the power semiconductor component (3).

Arrangement according to Claim 1 , wherein the connecting device (4), viewed in the normal direction (N1) of the substrate (2), has an insulating layer (42) above the contact conductor track (40) and a connecting conductor track (44) above this, wherein the contact section (400) of the contact conductor track (40) is electrically conductively connected to the connecting conductor track (44) by means of vias (46) through the insulating layer (42).

Arrangement according to Claim 2 , wherein the insulation layer (5) extends as far as the insulation layer (42) or the latter overlaps the shielding section (410), preferably all the way around.

Arrangement according to one of the preceding claims, wherein the shield portion (410) overlaps the peripheral edge region (310) by at least 50%, preferably by at least 80% and particularly preferably by 100% of its total length.

Arrangement according to one of the preceding claims, wherein the shielding section (410) overlaps the peripheral edge region (310) wherever the second contact surface (34) immediately adjoins the edge region (300).

Arrangement according to one of the preceding claims, wherein a minimum overlapping extent (412) of the shielding section (410) in a normal direction (N2) of the circumferential side region (320) is 0.5 times, preferably 2 times and particularly preferably 10 times the component thickness (322).

Arrangement according to one of the preceding claims, wherein a maximum overlap extent (412) of the shield section (410) is greater than or equal to a minimum overlap extent and in the normal direction (N2) of the circumferential side region (320) is 5 times, preferably 10 times and particularly preferably 25 times the component thickness (322).

Arrangement according to one of the preceding claims, wherein the insulation layer (5) is designed as a preferably elastic lacquer layer or as a coating made of a casting resin, in particular a thermoplastic, or as a film, in particular a plastic film, in each case preferably with a dielectric strength of more than 500 kV/m, in particular of more than 1000 kV/m, or preferably with a specific resistance of more than 10 ⁹ Ω/m, in particular of more than 10 ¹⁰ Ω/m.

Power semiconductor module (10) with a power electronic arrangement (1) according to one of the preceding claims and with a housing (6), wherein the power electronic arrangement (1) is enclosed by the housing (6) in a frame-like manner.

Power semiconductor module (10) according to Claim 9 , with a plurality of load connection devices (70,74,76).

Power semiconductor module (10) according to Claim 9 or 10 , with a pressure device for introducing pressure onto the power-electrical arrangement (1) for the force-locking connection to a cooling device (8).