DE102022119520A1 - METHOD FOR MAKING A SUPERJUNCTION DEVICE AND SUPERJUNCTION TRANSISTOR DEVICE - Google Patents

METHOD FOR MAKING A SUPERJUNCTION DEVICE AND SUPERJUNCTION TRANSISTOR DEVICE Download PDF

Info

Publication number
DE102022119520A1
DE102022119520A1 DE102022119520.1A DE102022119520A DE102022119520A1 DE 102022119520 A1 DE102022119520 A1 DE 102022119520A1 DE 102022119520 A DE102022119520 A DE 102022119520A DE 102022119520 A1 DE102022119520 A1 DE 102022119520A1
Authority
DE
Germany
Prior art keywords
dopant atoms
regions
doping
doping type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022119520.1A
Other languages
German (de)
Inventor
Hans Weber
Andreas Riegler
Daniel Tutuc
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102022119520.1A priority Critical patent/DE102022119520A1/en
Publication of DE102022119520A1 publication Critical patent/DE102022119520A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Abstract

Ein Verfahren zum Bilden eines Superjunction-Bauelements und ein Superjunction-Transistorbauelement werden offenbart. Das Verfahren beinhaltet: Bilden von Gräben (103) in einer ersten Halbleiterschicht (110) eines Halbleiterkörpers (100), so dass Mesa-Gebiete (111) zwischen den Gräben (103) gebildet werden, wobei die erste Halbleiterschicht (110) eine Grunddotierung aus Dotierstoffatomen eines ersten Dotierungstyps und Dotierstoffatomen eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps enthält und wobei die Dotierstoffatome vom zweiten Dotierungstyp einen vom Diffusionskoeffizienten der Dotierstoffatome vom ersten Dotierungstyp verschiedenen Diffusionskoeffizienten aufweisen; Füllen der Gräben (103) mit einem monokristallinen Halbleitermaterial (121); und Durchführen eines ersten thermischen Prozesses, so dass erste Gebiete (11) mit einer effektiven Dotierung vom ersten Dotierungstyp basierend auf den in der Grunddotierung enthaltenen Dotierstoffatomen vom ersten Dotierungstyp gebildet werden und zweite Gebiete (12) mit einer effektiven Dotierung vom zweiten Dotierungstyp basierend auf den in der Grunddotierung enthaltenen Dotierstoffatomen vom zweiten Dotierungstyp gebildet werden. Das Verfahren beinhaltet weiterhin: Implantieren weiterer Dotierstoffatome vom ersten Dotierungstyp in die erste Halbleiterschicht (110), um zumindest ein erstes implantiertes Gebiet (131) zu bilden; und Aktivieren der implantierten weiteren Dotierstoffatome vom ersten Dotierungstyp, um zumindest ein drittes Gebiet (13) zu bilden.A method of forming a superjunction device and a superjunction transistor device are disclosed. The method includes: forming trenches (103) in a first semiconductor layer (110) of a semiconductor body (100), so that mesa regions (111) are formed between the trenches (103), the first semiconductor layer (110) having a basic doping dopant atoms of a first doping type and dopant atoms of a second doping type complementary to the first doping type and wherein the dopant atoms of the second doping type have a diffusion coefficient different from the diffusion coefficient of the dopant atoms of the first doping type; filling the trenches (103) with a monocrystalline semiconductor material (121); and carrying out a first thermal process so that first regions (11) are formed with an effective doping of the first doping type based on the dopant atoms of the first doping type contained in the basic doping and second regions (12) with an effective doping of the second doping type based on the Dopant atoms of the second doping type contained in the basic doping are formed. The method further includes: implanting further dopant atoms of the first doping type into the first semiconductor layer (110) to form at least a first implanted region (131); and activating the implanted further dopant atoms of the first doping type to form at least a third region (13).

Description

Diese Offenbarung betrifft allgemein ein Verfahren zum Herstellen eines Superjunction-Bauelements, insbesondere eines Superjunction-Transistorelements.This disclosure relates generally to a method of manufacturing a superjunction device, particularly a superjunction transistor element.

Ein Superjunction-Bauelement enthält ein Superjunction-Gebiet mit mehreren ersten Gebieten eines ersten Dotierungstyps und mehreren zweiten Gebieten eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps, wobei die ersten und zweiten Gebiete abwechselnd angeordnet sind. In einigen Veröffentlichungen werden die ersten Gebiete als Driftgebiete bezeichnet und die zweiten Dotierungsgebiete werden als Kompensationsgebiete bezeichnet.A superjunction component contains a superjunction region with a plurality of first regions of a first doping type and a plurality of second regions of a second doping type complementary to the first doping type, the first and second regions being arranged alternately. In some publications, the first regions are referred to as drift regions and the second doping regions are referred to as compensation regions.

Es besteht ein Bedarf, ein Superjunction-Bauelement mit hoher Lawinen-Festigkeit auf eine kosteneffiziente Weise herzustellen.There is a need to produce a superjunction device with high avalanche resistance in a cost-effective manner.

Ein Beispiel betrifft ein Verfahren. Das Verfahren beinhaltet das Bilden von Gräben in einer ersten Halbleiterschicht eines Halbleiterkörpers, so dass Mesa-Gebiete zwischen den Gräben gebildet werden. Die erste Halbleiterschicht enthält eine Grunddotierung aus Dotierstoffatomen eines ersten Dotierungstyps und Dotierstoffatomen eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps, wobei die Dotierstoffatome vom zweiten Dotierungstyp einen Diffusionskoeffizienten aufweisen, der sich von dem Diffusionskoeffizienten der Dotierstoffatome vom ersten Dotierungstyp unterscheidet. Das Verfahren beinhaltet weiterhin das Füllen der Gräben mit einem monokristallinen Halbleitermaterial und das Durchführen eines ersten thermischen Prozesses, so dass erste Gebiete mit einer effektiven Dotierung vom ersten Dotierungstyp basierend auf den in der Grunddotierung enthaltenen Dotierstoffatomen vom ersten Dotierungstyp gebildet werden und zweite Gebiete mit einer effektiven Dotierung vom zweiten Dotierungstyp basierend auf den in der Grunddotierung enthaltenen Dotierstoffatomen vom zweiten Dotierungstyp gebildet werden. Das Verfahren beinhaltet weiterhin das Implantieren weiterer Dotierstoffatome vom ersten Dotierungstyp in die erste Halbleiterschicht, um zumindest ein erstes implantiertes Gebiet zu bilden, und das Aktivieren der implantierten weiteren Dotierstoffatome vom ersten Dotierungstyp, um zumindest ein drittes Gebiet zu bilden.An example concerns a procedure. The method includes forming trenches in a first semiconductor layer of a semiconductor body so that mesa regions are formed between the trenches. The first semiconductor layer contains a base doping of dopant atoms of a first doping type and dopant atoms of a second doping type complementary to the first doping type, the dopant atoms of the second doping type having a diffusion coefficient that differs from the diffusion coefficient of the dopant atoms of the first doping type. The method further includes filling the trenches with a monocrystalline semiconductor material and carrying out a first thermal process so that first regions with an effective doping of the first doping type are formed based on the dopant atoms of the first doping type contained in the base doping and second regions with an effective Doping of the second doping type is formed based on the dopant atoms of the second doping type contained in the basic doping. The method further includes implanting further dopant atoms of the first doping type into the first semiconductor layer to form at least a first implanted region, and activating the implanted further dopant atoms of the first doping type to form at least a third region.

Ein weiteres Beispiel betrifft ein Superjunction-Transistorbauelement. Das Superjunction-Bauelement enthält mehrere Transistorzellen, die jeweils ein Body-Gebiet, ein Source-Gebiet und eine durch ein Gate-Dielektrikum von dem Body-Gebiet isolierte Gate-Elektrode enthalten, sowie ein Superjunction-Gebiet, das an die Body-Gebiete der Transistorzellen angrenzt. Das Superjunction-Gebiet enthält mehrere erste Gebiete eines ersten Dotierungstyps und mehrere zweite Gebiete eines zweiten Dotierungstyps, die in einer lateralen Richtung einer ersten Halbleiterschicht abwechselnd angeordnet sind. Die ersten Gebiete und die zweiten Gebiete enthalten Dotierstoffatome, die aus einem epitaktischen Wachstumsprozess der ersten Halbleiterschicht resultieren. Das Superjunction-Gebiet enthält weiterhin zumindest ein drittes Gebiet, das die ersten und zweiten Gebiete in Abschnitten, die an die Body-Gebiete angrenzen, überlappt, wobei die dritten Gebiete weitere Dotierstoffatome vom ersten Typ, die aus einem Implantationsprozess resultieren, enthalten.Another example concerns a superjunction transistor device. The superjunction device contains a plurality of transistor cells, each containing a body region, a source region and a gate electrode insulated from the body region by a gate dielectric, as well as a superjunction region connected to the body regions of the Transistor cells adjacent. The superjunction region includes a plurality of first regions of a first doping type and a plurality of second regions of a second doping type, which are arranged alternately in a lateral direction of a first semiconductor layer. The first regions and the second regions contain dopant atoms that result from an epitaxial growth process of the first semiconductor layer. The superjunction region further includes at least a third region that overlaps the first and second regions in portions adjacent to the body regions, the third regions containing further dopant atoms of the first type resulting from an implantation process.

Beispiele werden unten unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur zum Verständnis dieser Prinzipien notwendige Aspekte dargestellt sind. Die Zeichnungen sind nicht maßstabsgetreu. In den Zeichnungen bezeichnen die gleichen Bezugszeichen gleiche Merkmale.

  • Die 1A - 1C zeigen ein Beispiel eines Verfahrens zum Bilden eines Superjunction-Gebietes, wobei das Verfahren das Bilden von Gräben in einer ersten Halbleiterschicht, das Implantieren von Dotierstoffatomen, das Füllen der Gräben mit einem monokristallinen Halbleitermaterial, und einen Temperaturprozess, um erste, zweite und dritte dotierte Gebiete zu bilden, beinhaltet;
  • 2 zeigt eine Draufsicht der ersten Halbleiterschicht nach dem Bilden der Gräben;
  • Die 3A - 3B zeigen Dotierungsprofile von Dotierstoffatomen vom ersten Typ und Dotierstoffatomen vom zweiten Typ in Mesa-Gebieten der ersten Halbleiterschicht und dem monokristallinen Halbleitermaterial, das die Gräben füllt, vor und nach dem Temperaturprozess;
  • Die 4A - 4B zeigen eine Draufsicht und eine vertikale Querschnittsansicht von dritten Gebieten gemäß einem Beispiel;
  • Die 5A - 5B zeigen eine Draufsicht und eine vertikale Querschnittsansicht von dritten Gebieten gemäß einem weiteren Beispiel;
  • Die 6A - 6C zeigen eine Draufsicht und eine vertikale Querschnittsansicht von dritten Gebieten gemäß einem weiteren Beispiel;
  • 7 zeigt ein Beispiel eines Verfahrens zum Implantieren von Dotierstoffatomen in obere Abschnitte der Gräben vor dem Füllen der Gräben;
  • Die 8A - 8B zeigen Beispiele für implantierte Gebiete, die implantierte Dotierstoffatome enthalten, und dritte Gebiete, die aus den implantierten Gebieten in dem Temperaturprozess resultieren;
  • Die 9A - 9B zeigen ein Beispiel eines Verfahrens zum Bilden implantierter Gebiete von dem in 8A dargestellten Typ;
  • Die 10A - 10F zeigen ein Beispiel eines Verfahrens zum Bilden einer in den 8A - 8B dargestellten Implantationsmaske;
  • 11 zeigt ein weiteres Beispiel eines Verfahrens zum Bilden eines implantierten Gebiets;
  • 12 zeigt ein Beispiel eines Superjunction-Transistorbauelements, das ein Superjunction-Gebiet und mehrere Transistorzellen enthält;
  • 13 zeigt ein Profil des elektrischen Feldes in einem Superjunction-Transistorbauelement von dem in 12 gezeigten Typ, wenn sich das Transistorbauelement in einem sperrenden Zustand befindet;
  • Die 14A - 14B zeigen das Profil des elektrischen Feldes in einem Superjunction-Transistorbauelement mit einem Superjunction-Gebiet, das im Hinblick auf die Menge von Dotierstoffatomen vom ersten Typ und Dotierstoffatomen vom zweiten Typ perfekt ausgeglichen ist;
  • 15 zeigt einen zusätzlichen Prozessschritt bei dem Verfahren gemäß den 1A - 1C;
  • 16 zeigt ein Beispiel eines Superjunction-Transistorbauelements, das ein gemäß dem Verfahren nach den 1A - 1C und dem zusätzlichen Prozessschritt nach 15 gebildetes Superjunction-Gebiet enthält;
  • 17 zeigt ein Profil des elektrischen Feldes in einem Superjunction-Transistorbauelement von dem in 11 gezeigten Typ, wenn sich das Transistorbauelement in einem sperrenden Zustand befindet; und
  • 18 zeigt ein weiteres Beispiel einer Transistorzelle.
Examples are explained below with reference to the drawings. The drawings are intended to illustrate certain principles so that only aspects necessary to understand these principles are shown. The drawings are not to scale. In the drawings, the same reference numerals indicate the same features.
  • The 1A - 1C show an example of a method for forming a superjunction region, the method comprising forming trenches in a first semiconductor layer, implanting dopant atoms, filling the trenches with a monocrystalline semiconductor material, and a temperature process to form first, second and third doped regions to form includes;
  • 2 shows a top view of the first semiconductor layer after forming the trenches;
  • The 3A - 3B show doping profiles of first type dopant atoms and second type dopant atoms in mesa regions of the first semiconductor layer and the monocrystalline semiconductor material filling the trenches before and after the temperature process;
  • The 4A - 4B show a top view and a vertical cross-sectional view of third regions according to an example;
  • The 5A - 5B show a top view and a vertical cross-sectional view of third regions according to another example;
  • The 6A - 6C show a top view and a vertical cross-sectional view of third regions according to another example;
  • 7 shows an example of a method for implanting dopant atoms into upper portions of the trenches prior to filling the trenches;
  • The 8A - 8B show examples of implanted regions containing the implanted dopant fatomes included, and third areas resulting from the implanted areas in the temperature process;
  • The 9A - 9B show an example of a method for forming implanted areas from that in 8A type shown;
  • The 10A - 10F show an example of a method for forming one in the 8A - 8B implantation mask shown;
  • 11 shows another example of a method for forming an implanted area;
  • 12 shows an example of a superjunction transistor device that includes a superjunction region and multiple transistor cells;
  • 13 shows a profile of the electric field in a superjunction transistor device from the in 12 type shown when the transistor device is in an off state;
  • The 14A - 14B show the profile of the electric field in a superjunction transistor device with a superjunction region that is perfectly balanced with respect to the amount of dopant atoms of the first type and dopant atoms of the second type;
  • 15 shows an additional process step in the method according to 1A - 1C ;
  • 16 shows an example of a superjunction transistor device that is one according to the method according to 1A - 1C and the additional process step 15 formed superjunction area contains;
  • 17 shows a profile of the electric field in a superjunction transistor device from the in 11 type shown when the transistor device is in an off state; and
  • 18 shows another example of a transistor cell.

In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen verwiesen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zum Zweck der Veranschaulichung Beispiele, wie die Erfindung genutzt und implementiert werden kann. Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anderes vermerkt ist.In the following detailed description reference is made to the accompanying drawings. The drawings form a part of the description and show, for purposes of illustration, examples of how the invention may be used and implemented. It is understood that the features of the various embodiments described herein may be combined with one another unless expressly stated otherwise.

Die 1A - 1C zeigen ein Beispiel eines Verfahrens zum Bilden eines Superjunction-Gebietes eines Superjunction-Bauelements. Das Superjunction-Bauelement ist zum Beispiel ein Superjunction-Transistor. Das Superjunction-Gebiet enthält mehrere erste Gebiete 11 und mehrere zweite Gebiete 12, wobei die ersten und zweiten Gebiete 11, 12 in einer ersten lateralen Richtung x eines Halbleiterkörpers 100 abwechselnd angeordnet sind. Die ersten Gebiete 11 weisen eine effektive Dotierungskonzentration eines ersten Dotierungstyps auf und die zweiten Gebiete 12 weisen eine effektive Dotierungskonzentration eines zum ersten Dotierungstyp komplementären zweiten Dotierungstyps auf. In dem fertigen Superjunction-Bauelement können die ersten Gebiete 11 Driftgebiete bilden und die zweiten Gebiete 12 können Kompensationsgebiete bilden.The 1A - 1C show an example of a method for forming a superjunction region of a superjunction device. The superjunction component is, for example, a superjunction transistor. The superjunction region contains a plurality of first regions 11 and a plurality of second regions 12, the first and second regions 11, 12 being arranged alternately in a first lateral direction x of a semiconductor body 100. The first regions 11 have an effective doping concentration of a first doping type and the second regions 12 have an effective doping concentration of a second doping type that is complementary to the first doping type. In the finished superjunction component, the first regions 11 can form drift regions and the second regions 12 can form compensation regions.

Bezug nehmend auf 1A beinhaltet das Verfahren das Bilden von Gräben 103 in einer ersten Halbleiterschicht 110 des Halbleiterkörpers 100, so dass Mesa-Gebiete 111 zwischen den Gräben 103 gebildet werden. Gemäß einem Beispiel erstrecken sich die Gräben 103 von einer ersten Oberfläche 101 in einer vertikalen Richtung z in die erste Halbleiterschicht 110. Die „vertikale Richtung“ z des Halbleiterkörpers 100 ist eine Richtung, die im Wesentlichen senkrecht zu einer ersten Oberfläche 101 verläuft.Referring to 1A the method includes forming trenches 103 in a first semiconductor layer 110 of the semiconductor body 100 so that mesa regions 111 are formed between the trenches 103. According to one example, the trenches 103 extend from a first surface 101 in a vertical direction z into the first semiconductor layer 110. The “vertical direction” z of the semiconductor body 100 is a direction that is substantially perpendicular to a first surface 101.

Die erste Halbleiterschicht 110 ist eine co-dotierte Halbleiterschicht. Das heißt, die erste Halbleiterschicht 110 enthält eine Grunddotierung, die Dotierstoffatome eines ersten Dotierungstyps (n oder p) und Dotierstoffatome eines zum ersten Dotierungstyp komplementären zweiten Dotierungstyps (p oder n) enthält. Die Dotierstoffatome vom ersten Dotierungstyp werden im Folgenden auch als Dotierungstypen vom ersten Typ bezeichnet, und die Dotierstoffatome vom zweiten Dotierungstyp werden im Folgenden auch als Dotierungstypen vom zweiten Typ bezeichnet. Gemäß einem Beispiel sind die ersten und zweiten Dotierstoffatome in der ersten Halbleiterschicht 110 im Wesentlichen homogen verteilt. Eine Dotierungskonzentration der Dotierstoffe vom ersten Typ wird im Folgenden auch als erste Dotierungskonzentration bezeichnet und eine Dotierungskonzentration der Dotierstoffe vom zweiten Typ wird auch als zweite Dotierungskonzentration bezeichnet.The first semiconductor layer 110 is a co-doped semiconductor layer. That is, the first semiconductor layer 110 contains a base doping that contains dopant atoms of a first doping type (n or p) and dopant atoms of a second doping type (p or n) complementary to the first doping type. The dopant atoms of the first doping type are also referred to below as doping types of the first type, and the dopant atoms of the second doping type are also referred to below as doping types of the second type. According to one example, the first and second dopant atoms are substantially homogeneously distributed in the first semiconductor layer 110. A doping concentration of the dopants of the first type is also referred to below as the first doping concentration and a doping concentration of the dopants of the second type is also referred to as the second doping concentration.

Die erste Halbleiterschicht 110 ist zum Beispiel eine monokristalline Siliziumschicht. Gemäß einem Beispiel ist die erste Halbleiterschicht 110 eine Epitaxieschicht, die während eines epitaktischen Wachstumsprozesses, in dem die Epitaxieschicht gewachsen wird, in-situ mit Dotierstoffen vom ersten und zweiten Typ dotiert wird.The first semiconductor layer 110 is, for example, a monocrystalline silicon layer. According to one example, the first semiconductor layer 110 is an epitaxial layer that is doped in situ with first and second type dopants during an epitaxial growth process in which the epitaxial layer is grown.

Gemäß einem Beispiel ist die erste Dotierungskonzentration im Wesentlichen gleich der zweiten Dotierungskonzentration. Gemäß einem Beispiel beinhaltet „im Wesentlichen gleich“, dass jede der ersten und zweiten Dotierungskonzentrationen weniger als 5%, weniger als 1%, weniger als 10-1 % (1E-1 %) oder sogar weniger als 10-2 % (1E-2 %) von einem Durchschnitt der ersten und zweiten Dotierungskonzentrationen abweicht. Gemäß einem Beispiel ist von der ersten und zweiten Dotierungskonzentration in der ersten Halbleiterschicht 110 jede zwischen 5E15 cm-3 (5·1015 cm-3) und 1E17 cm-3 (1·1017 cm-3) ausgewählt.According to one example, the first doping concentration is substantially equal to the second doping concentration. According to one example, “substantially the same” includes that each of the first and second doping concentrations is less deviates from an average of the first and second doping concentrations by less than 5%, less than 1%, less than 10 -1 % (1E-1%) or even less than 10 -2 % (1E-2%). According to one example, the first and second doping concentrations in the first semiconductor layer 110 are each selected between 5E15 cm -3 (5 x 10 15 cm -3 ) and 1E17 cm -3 (1 x 10 17 cm -3 ).

Wie in 1B gezeigt, beinhaltet das Verfahren weiterhin das Füllen der Gräben 103 mit einem monokristallinen Halbleitermaterial 121. Das Halbleitermaterial 121, das die Gräben 103 füllt, ist vom selben Typ wie das Halbleitermaterial der ersten Halbleiterschicht 110. Gemäß einem Beispiel enthält sowohl die erste Halbleiterschicht 110 als auch das die Gräben 103 füllende Halbleitermaterial 121 monokristallines Silizium. Das Halbleitermaterial 121, das die Gräben 103 füllt, wird im Folgenden auch als Füllmaterial 121 bezeichnet.As in 1B As shown, the method further includes filling the trenches 103 with a monocrystalline semiconductor material 121. The semiconductor material 121 that fills the trenches 103 is of the same type as the semiconductor material of the first semiconductor layer 110. In one example, the first semiconductor layer 110 includes both the semiconductor material 121 filling the trenches 103 is monocrystalline silicon. The semiconductor material 121 that fills the trenches 103 is also referred to below as filler material 121.

Das Füllen der Gräben 103 kann einen epitaktischen Wachstumsprozess, bei dem das Füllmaterial 121 auf Seitenwänden 104, 105 und Böden 106 der Gräben 103 epitaktisch aufgewachsen wird, um die Gräben 103 vollständig mit einem monokristallinen Halbleitermaterial zu füllen, beinhalten. Verfahren zum Füllen von Gräben in einer Halbleiterschicht mit einem monokristallinen Halbleitermaterial sind bekannt, so dass in dieser Hinsicht keine weitere Erläuterung erforderlich ist.Filling the trenches 103 may include an epitaxial growth process in which the fill material 121 is epitaxially grown on sidewalls 104, 105 and bottoms 106 of the trenches 103 to completely fill the trenches 103 with a monocrystalline semiconductor material. Methods for filling trenches in a semiconductor layer with a monocrystalline semiconductor material are known, so no further explanation is required in this regard.

Gemäß einem Beispiel ist das in den Gräben 103 gebildete monokristalline Füllmaterial 121 intrinsisch. Gemäß einem Beispiel beinhaltet der Begriff „intrinsisch“, dass das Halbleitermaterial 121 nicht absichtlich dotiert ist, so dass die Dotierungskonzentration von Dotierstoffatomen entweder vom Typ n oder vom Typ p in dem Füllmaterial 121 weniger als 1E14 cm-3 (1·1014 cm-3) oder sogar weniger als 1E13 cm-3 (1·1013 cm-3) beträgt.According to one example, the monocrystalline fill material 121 formed in the trenches 103 is intrinsic. According to one example, the term "intrinsic" includes that the semiconductor material 121 is not intentionally doped such that the doping concentration of either n-type or p-type dopant atoms in the fill material 121 is less than 1E14 cm -3 (1*10 14 cm - 3 ) or even less than 1E13 cm -3 (1·10 13 cm -3 ).

Bezug nehmend auf 1C beinhaltet das Verfahren weiterhin das Durchführen eines Temperaturprozesses (thermischen Prozesses), so dass erste Gebiete 11 mit einer effektiven Dotierung vom ersten Dotierungstyp basierend auf den Dotierstoffatomen vom ersten Typ gebildet werden und zweite Gebiete 12 mit einer effektiven Dotierung vom zweiten Dotierungstyp basierend auf den Dotierstoffatomen vom zweiten Typ gebildet werden. Dieser thermische Prozess wird im Folgenden auch als erster thermischer Prozess bezeichnet. Die Dotierstoffatome vom ersten und zweiten Typ werden so ausgewählt, dass sie unterschiedliche Diffusionskoeffizienten aufweisen, so dass bei dem thermischen Prozess ein Typ der Dotierstoffatome schneller diffundiert als der andere Typ der Dotierstoffatome. Gemäß einem Beispiel besitzen die Dotierstoffatome vom zweiten Typ einen höheren Diffusionskoeffizienten als die Dotierstoffatome vom ersten Typ, so dass die Dotierstoffatome vom zweiten Typ schneller diffundieren als die Dotierstoffatome vom ersten Typ. Bei diesem Beispiel werden die ersten Gebiete 11 hauptsächlich in den Mesa-Gebieten 111 gebildet und die zweiten Gebiete 12 werden hauptsächlich in dem Grabenfüllmaterial 121 gebildet.Referring to 1C the method further includes performing a temperature process (thermal process) so that first regions 11 are formed with an effective doping of the first doping type based on the dopant atoms of the first type and second regions 12 with an effective doping of the second doping type based on the dopant atoms of second type can be formed. This thermal process is also referred to below as the first thermal process. The first and second type dopant atoms are selected to have different diffusion coefficients so that in the thermal process one type of dopant atoms diffuses faster than the other type of dopant atoms. According to one example, the second type dopant atoms have a higher diffusion coefficient than the first type dopant atoms, such that the second type dopant atoms diffuse faster than the first type dopant atoms. In this example, the first areas 11 are formed primarily in the mesa areas 111 and the second areas 12 are formed primarily in the trench fill material 121.

Gemäß einem Beispiel handelt es sich bei den Dotierstoffen vom ersten Typ um Arsen (As)- oder Antimon (Sb)-Atome und bei den Dotierstoffen vom zweiten Typ um Bor (B)-Atome. Arsen- und Antimon (Sb)-Atome sind in Silizium Dotierstoffe vom Typ n und Boratome sind in Silizium Dotierstoffe vom Typ p. Boratome diffundieren schneller als Arsen- oder Antimonatome, so dass bei diesem Beispiel die (As-dotierten) ersten Gebiete 11 hauptsächlich in den Mesa-Gebieten 111 gebildet werden und die (B-dotierten) zweiten Gebiete 12 hauptsächlich in dem Grabenfüllmaterial 121 gebildet werden.According to one example, the first type dopants are arsenic (As) or antimony (Sb) atoms and the second type dopants are boron (B) atoms. Arsenic and antimony (Sb) atoms are n-type dopants in silicon and boron atoms are p-type dopants in silicon. Boron atoms diffuse faster than arsenic or antimony atoms, so that in this example the (As-doped) first regions 11 are formed primarily in the mesa regions 111 and the (B-doped) second regions 12 are formed primarily in the trench fill material 121.

Bezug nehmend auf 1C gezeigt beinhaltet das Verfahren weiterhin das Bilden von zumindest einem dritten Gebiet 13 vom ersten Dotierungstyp in der ersten Halbleiterschicht 110. Das zumindest eine dritte Gebiet 13 wird basierend auf implantierten Gebieten 131, die Dotierstoffatome vom ersten Dotierungstyp zusätzlich zu den in der Grunddotierung enthaltenen Dotierstoffatomen vom ersten Dotierungstyp enthalten, gebildet. Die Dotierstoffatome vom ersten Typ, die in den implantierten Gebieten 131 enthalten sind und zusätzlich zu den in der Grunddotierung enthaltenen Dotierstoffatomen vom ersten Typ vorliegen, werden im Folgenden als weitere Dotierstoffatome vom ersten Typ bezeichnet. Die implantierten Gebiete 131 werden durch Implantieren der weiteren Dotierstoffatome vom ersten Typ in die erste Halbleiterschicht 110 gebildet. Das zumindest eine dritte Gebiet 13 wird basierend auf den implantierten Gebieten 131 in einem thermischen Prozess (Ausheilprozess) gebildet, wobei der thermische Prozess die implantierten weiteren Dotierstoffatome vom ersten Typ aktiviert und diese Dotierstoffatome diffundieren kann.Referring to 1C shown, the method further includes forming at least a third region 13 of the first doping type in the first semiconductor layer 110. The at least a third region 13 is based on implanted regions 131, the dopant atoms of the first doping type in addition to the dopant atoms of the first contained in the basic doping Doping type included, formed. The first type dopant atoms contained in the implanted regions 131 and present in addition to the first type dopant atoms contained in the base doping are hereinafter referred to as further first type dopant atoms. The implanted regions 131 are formed by implanting the further first type dopant atoms into the first semiconductor layer 110. The at least one third region 13 is formed based on the implanted regions 131 in a thermal process (annealing process), wherein the thermal process activates the implanted further dopant atoms of the first type and these dopant atoms can diffuse.

Die implantierten Gebiete 131 können auf verschiedene Arten gebildet werden. Einige Beispiele für das Bilden der implantierten Gebiete 131 sind im Folgenden kurz zusammengefasst.

  1. (a) Gemäß einem in 1B dargestellten Beispiel werden die implantierten Gebiete 131 in den Mesa-Gebieten 111 nach dem Bilden der Gräben 103 und vor dem Füllen der Gräben 103 gebildet. Bei diesem Beispiel beinhaltet das Bilden der implantierten Gebiete 131 das Implantieren der weiteren Dotierstoffatome vom ersten Typ über Seitenwände der Gräben 103 in die Mesa-Gebiete 111.
  2. (b) Gemäß einem weiteren Beispiel (in den 1A - 1C nicht dargestellt) werden die implantierten Gebiete 131 in der ersten Halbleiterschicht 110 nach dem Füllen der Gräben 103 gebildet. Bei diesem Beispiel beinhaltet das Bilden der implantierten Gebiete 131 das Implantieren der weiteren Dotierstoffatome vom ersten Typ über die erste Oberfläche 101 in die erste Halbleiterschicht 110 mit den gefüllten Gräben 103. Das Bilden der implantierten Gebiete 131 kann das Implantieren der Dotierstoffatome vom ersten Typ unter Verwendung einer Implantationsmaske beinhalten, wobei die Implantationsmaske eine Größe und eine entsprechende Position der implantierten Gebiete 131 definiert.
  3. (c) Gemäß einem weiteren Beispiel (in den 1A - 1C nicht dargestellt) werden die implantierten Gebiete 131 in der ersten Halbleiterschicht 110 gebildet, bevor die Gräben 103 gebildet werden. Bei diesem Beispiel beinhaltet das Bilden der implantierten Gebiete 131 das Implantieren der Dotierstoffatome vom ersten Typ über die erste Oberfläche 101 in die erste Halbleiterschicht 110. Das Bilden der implantierten Gebiete 131 kann das Implantieren der weiteren Dotierstoffatome vom ersten Typ unter Verwendung einer Implantationsmaske beinhalten, wobei die Implantationsmaske eine Größe und eine entsprechende Position der implantierten Gebiete 131 definiert. Das Bilden der implantierten Gebiete 131 kann das Bilden von implantierten Gebieten, die größer sind als die gewünschten implantierten Gebiete 131, und das Entfernen von Abschnitten dieser größeren implantierten Gebiete, um die implantierten Gebiete 131 beim Bilden der Gräben 103 zu bilden, beinhalten.
The implanted areas 131 can be formed in various ways. Some examples of forming the implanted areas 131 are briefly summarized below.
  1. (a) According to a in 1B In the example shown, the implanted areas 131 are formed in the mesa areas 111 after the trenches 103 are formed and before the trenches 103 are filled. In this example, forming the implanted regions 131 includes implanting the additional first type dopant atoms into the mesa regions 111 via sidewalls of the trenches 103.
  2. (b) According to another example (in the 1A - 1C not shown), the implanted regions 131 are formed in the first semiconductor layer 110 after filling the trenches 103. In this example, forming the implanted regions 131 includes implanting the additional first type dopant atoms over the first surface 101 into the first semiconductor layer 110 with the filled trenches 103. Forming the implanted regions 131 may include implanting the first type dopant atoms using an implantation mask, wherein the implantation mask defines a size and a corresponding position of the implanted areas 131.
  3. (c) According to another example (in the 1A - 1C not shown), the implanted regions 131 are formed in the first semiconductor layer 110 before the trenches 103 are formed. In this example, forming the implanted regions 131 includes implanting the first type dopant atoms over the first surface 101 into the first semiconductor layer 110. Forming the implanted regions 131 may include implanting the further first type dopant atoms using an implantation mask, where the implantation mask defines a size and a corresponding position of the implanted areas 131. Forming the implanted areas 131 may include forming implanted areas that are larger than the desired implanted areas 131 and removing portions of these larger implanted areas to form the implanted areas 131 when forming the trenches 103.

Bei den oben dargelegten Beispielen (a) und (c) kann der erste thermische Prozess sowohl verwendet werden, um die Dotierstoffatome vom ersten und zweiten Typ der Grunddotierung zu diffundieren, als auch, um das zumindest eine dritte Gebiet13 basierend auf den implantierten Gebieten 131 zu bilden. Bei dem Beispiel (b) können die implantierten Gebiete 131 (i) vor dem ersten thermischen Prozess oder (ii) nach dem ersten thermischen Prozess gebildet werden. Bei dem Beispiel (i) kann der erste thermische Prozess verwendet werden, um sowohl die Dotierstoffatome vom ersten und zweiten Typ der Grunddotierung zu diffundieren, als auch, um das zumindest eine dritte Gebiet 13 basierend auf den implantierten Gebieten 131zu bilden. Bei dem Beispiel (ii) kann ein zweiter thermischer Prozess durchgeführt werden, um das zumindest eine dritte Gebiet 13 basierend auf den implantierten Gebieten 131 zu bilden.In examples (a) and (c) set out above, the first thermal process can be used both to diffuse the dopant atoms of the first and second types of base doping and to create the at least a third region 13 based on the implanted regions 131 form. In example (b), the implanted regions 131 may be formed (i) before the first thermal process or (ii) after the first thermal process. In example (i), the first thermal process may be used to diffuse both the dopant atoms of the first and second types of base doping and to form the at least a third region 13 based on the implanted regions 131. In example (ii), a second thermal process may be performed to form the at least a third region 13 based on the implanted regions 131.

Bei den in den 1B und 1C dargestellten Beispielen werden die implantierten Gebiete 131 lediglich zum Zweck der Darstellung durch Implantieren weiterer Dotierstoffatome vom ersten Typ in Seitenwände der Gräben 103 gebildet, und das zumindest eine dritte Gebiet 13 wird basierend auf den implantierten Gebieten 131 durch denselben thermischen Prozess, der die in der Grunddotierung enthaltenen Dotierstoffatome vom ersten und zweiten Typ diffundiert, gebildet.With those in the 1B and 1C In the illustrated examples, for purposes of illustration only, the implanted regions 131 are formed by implanting additional first type dopant atoms into sidewalls of the trenches 103, and the at least a third region 13 is formed based on the implanted regions 131 by the same thermal process that occurs in the base doping contained dopant atoms of the first and second types are diffused.

In jedem Fall ist das zumindest eine dritte Gebiet 13 ein Halbleitergebiet, das nach dem thermischen Prozess Dotierstoffatome vom ersten Typ aus den implantierten Gebieten 131 enthält, das heißt, Dotierstoffatome vom ersten Typ, die (vor oder nach dem Füllen der Gräben 103) in die erste Halbleiterschicht 110 implantiert wurden und die zu den Dotierstoffatomen vom ersten Typ der Grunddotierung hinzukommen. Das zumindest eine dritte Gebiet 13 kann eine effektive Dotierungskonzentration vom ersten Dotierungstyp oder eine effektive Dotierungskonzentration vom zweiten Dotierungstyp aufweisen. Detailliertere Beispiele für das zumindest eine dritte Gebiet 13 werden weiter unten erläutert.In any case, the at least a third region 13 is a semiconductor region containing first-type dopant atoms from the implanted regions 131 after the thermal process, that is, first-type dopant atoms inserted (before or after filling the trenches 103). first semiconductor layer 110 were implanted and which are added to the dopant atoms of the first type of basic doping. The at least one third region 13 may have an effective doping concentration of the first doping type or an effective doping concentration of the second doping type. More detailed examples of the at least one third region 13 are explained below.

Wie weiter unten im Detail dargelegt wird, beeinflusst (genauer ausgedrückt: verringert) das zumindest eine dritte Gebiet 13 das Spannungssperrvermögen des fertigen Halbleiterbauelements, was weiter unten im Detail erläutert wird. Der Einfluss des zumindest einen dritten Gebietes 131 auf das Spannungssperrvermögen ist unter anderem abhängig von der flächenspezifischen vertikalen Dosis von Dotierstoffen vom ersten Typ des zumindest einen dritten Gebietes 13. Bezug nehmend auf das Obige resultiert das zumindest eine dritte Gebiet 13 aus den implantierten Gebieten 131. Die „flächenspezifische vertikale Dosis von Dotierstoffen vom ersten Typ“ des zumindest einen dritten Gebiets 13 ist gegeben durch die Gesamtmenge weiterer Dotierstoffatome vom ersten Typ in den implantierten Gebieten 131 geteilt durch die Gesamtfläche der Mesa-Gebiete 111 und der gefüllten Gräben 103 in der ersten Oberflächenphase 101. Die „Gesamtmenge weiterer Dotierstoffatome vom ersten Typ in den implantierten Gebieten 131“ ist gleich dem Integral der in den implantierten Gebieten 131 enthalten weiteren Dotierstoffatome vom ersten Typ in der vertikalen Richtung z.As will be explained in detail below, the at least one third region 13 influences (more precisely: reduces) the voltage blocking capacity of the finished semiconductor component, which will be explained in detail below. The influence of the at least one third region 131 on the voltage blocking capacity depends, among other things, on the area-specific vertical dose of dopants of the first type of the at least one third region 13. Referring to the above, the at least one third region 13 results from the implanted regions 131. The “area-specific vertical dose of dopants of the first type” of the at least one third region 13 is given by the total amount of further dopant atoms of the first type in the implanted regions 131 divided by the total area of the mesa regions 111 and the filled trenches 103 in the first surface phase 101. The “total amount of further dopant atoms of the first type in the implanted regions 131” is equal to the integral of the further dopant atoms of the first type contained in the implanted regions 131 in the vertical direction z.

Gemäß einem Beispiel sind die implantierten Gebiete 131 so gebildet, dass die flächenspezifische vertikale Dosis von Dotierstoffen vom ersten Typ zwischen 5% und 40% der so genannten Durchbruchladung (kritische Flächenladung) des Halbleitermaterials des Halbleiterkörpers gewählt ist. Zum Beispiel beträgt die Durchbruchladung in Silizium etwa 2E12 Dotierstoffatome pro cm2 (2E12 cm-2).According to one example, the implanted regions 131 are formed such that the area-specific vertical dose of dopants of the first type is selected between 5% and 40% of the so-called breakdown charge (critical area charge) of the semiconductor material of the semiconductor body. For example, the breakdown charge in silicon is about 2E12 dopant atoms per cm 2 (2E12 cm -2 ).

Gemäß einem Beispiel ist die erste Halbleiterschicht 110 eine Epitaxie-Schicht, die auf eine zweiten Halbleiterschicht 140 wie etwa einem Halbleitersubstrat aufgewachsen wurde. Gemäß einem Beispiel enthalten die zweite Halbleiterschicht 140 und die erste Halbleiterschicht 110 das gleiche Halbleitermaterial wie etwa Silizium. Die zweite Halbleiterschicht 140 besitzt zum Beispiel eine Dotierungskonzentration vom ersten Dotierungstyp.According to one example, the first semiconductor layer 110 is an epitaxial layer based on a second semiconductor layer 140 was grown such as a semiconductor substrate. According to one example, the second semiconductor layer 140 and the first semiconductor layer 110 contain the same semiconductor material, such as silicon. The second semiconductor layer 140 has, for example, a doping concentration of the first doping type.

Eine Dicke d110 der ersten Halbleiterschicht 110 ist abhängig von einem gewünschten Spannungssperrvermögen des fertigen Superjunction-Bauelements. Gemäß einem Beispiel wird die Dicke d110, die eine Abmessung der ersten Halbleiterschicht 110 in einer vertikalen Richtung z des Halbleiterkörpers 100 ist, zwischen 10 Mikrometern (µm) und 150 Mikrometern, insbesondere zwischen 30 Mikrometern und 80 Mikrometern, gewählt.A thickness d110 of the first semiconductor layer 110 depends on a desired voltage blocking capacity of the finished superjunction component. According to one example, the thickness d110, which is a dimension of the first semiconductor layer 110 in a vertical direction z of the semiconductor body 100, is selected between 10 micrometers (µm) and 150 micrometers, in particular between 30 micrometers and 80 micrometers.

Das Bilden der in 1A dargestellten Gräben 103 kann ein konventionelles Ätzverfahren zum Bilden von Gräben in einer Halbleiterschicht beinhalten. Das Ätzen der Gräben 103 kann das Bilden einer Ätzmaske auf der ersten Oberfläche 101 (wobei die Ätzmaske in 1A nicht gezeigt ist) und das Ätzen der Gräben bis zu einer gewünschten Tiefe beinhalten. Abhängig von dem Ätzverfahren besitzen die Gräben 103 vertikale Seitenwände 104, 105, welches Seitenwände 104, 105, die senkrecht zu der ersten Oberfläche 101 stehen, sind, oder sich verjüngende Seitenwände 104, 105, welches Seitenwände, die relativ zu einer Normalen der ersten Oberfläche 101 geneigt sind, sind. Das Aspektverhältnis der Gräben, welches ein Verhältnis zwischen einer Grabentiefe d103 und der Grabenbreite w103 ist, ist größer als 5:1, größer als 8:1 oder größer als 12:1. Bei Gräben 103 mit sich verjüngenden Seitenwänden bezeichnet die „Grabenbreite w103“ entweder eine durchschnittliche Grabenbreite oder eine maximale Grabenbreite des jeweiligen Grabens 103. Gemäß einem Beispiel sind die Gräben 103 so gebildet, dass sie eine Grabenbreite aufweisen, die zwischen 1 Mikrometer und 5 Mikrometer ausgewählt ist. Gemäß einem Beispiel ist eine Breite w111 der Mesa-Gebiete 111 gleich der Grabenbreite, wobei die „Mesabreite“ w111 entweder die durchschnittliche Mesabreite oder die maximale Mesabreite bezeichnet, wenn sich die Gräben 103 verjüngen. Ein Pitch p ist gegeben durch den Mitte-Mitte-Abstand zweier benachbarter Gräben, den Mitte-Mitte-Abstand zweier benachbarter Mesa-Gebiete 111 oder die Grabenbreite w103 plus die Mesabreite w111, p=w103+w111. Gemäß einem Beispiel ist der Pitch p zwischen 2 Mikrometern und 10 Mikrometern gewählt.Forming the in 1A Trenches 103 shown may include a conventional etching process for forming trenches in a semiconductor layer. Etching the trenches 103 may include forming an etch mask on the first surface 101 (where the etch mask is in 1A (not shown) and etching the trenches to a desired depth. Depending on the etching process, the trenches 103 have vertical sidewalls 104, 105, which are sidewalls 104, 105 that are perpendicular to the first surface 101, or tapered sidewalls 104, 105, which are sidewalls that are relative to a normal to the first surface 101 are inclined, are. The aspect ratio of the trenches, which is a ratio between a trench depth d103 and the trench width w103, is greater than 5:1, greater than 8:1, or greater than 12:1. For trenches 103 with tapered sidewalls, the “trench width w103” denotes either an average trench width or a maximum trench width of the respective trench 103. According to one example, the trenches 103 are formed to have a trench width selected between 1 micrometer and 5 micrometers is. According to one example, a width w111 of the mesa regions 111 is equal to the trench width, where the "mesa width" w111 denotes either the average mesa width or the maximum mesa width when the trenches 103 taper. A pitch p is given by the center-to-center distance of two adjacent trenches, the center-to-center distance of two adjacent mesa areas 111 or the trench width w103 plus the mesa width w111, p=w103+w111. According to an example, the pitch p is chosen between 2 micrometers and 10 micrometers.

Gemäß einem in 1A dargestellten Beispiel sind die Gräben 103 so gebildet, dass sich die Gräben 103 durch die erste Halbleiterschicht 110 in die zweite Halbleiterschicht 140 erstrecken, so dass sich ein Abschnitt der Gräben in der zweiten Halbleiterschicht 140 befindet. Gemäß einem Beispiel beträgt die vertikale Abmessung des in der zweiten Halbleiterschicht 140 befindlichen Grabenabschnitts zwischen 1% und 5% der Grabentiefe d103. Bei einem Halbleiterbauelement mit einer Grabtiefe von 40 Mikrometern (µm) beträgt die vertikale Abmessung des in der zweiten Halbleiterschicht 140 befindlichen Grabenabschnitts zum Beispiel zwischen 0,4 µm und 2 µm.According to one in 1A In the example shown, the trenches 103 are formed such that the trenches 103 extend through the first semiconductor layer 110 into the second semiconductor layer 140, so that a portion of the trenches is located in the second semiconductor layer 140. According to one example, the vertical dimension of the trench portion located in the second semiconductor layer 140 is between 1% and 5% of the trench depth d103. For a semiconductor component with a trench depth of 40 micrometers (µm), the vertical dimension of the trench section located in the second semiconductor layer 140 is, for example, between 0.4 µm and 2 µm.

Bezug nehmend auf 1A sind die Gräben 103 und die Mesa-Gebiete 111 in einer ersten lateralen Richtung x des Halbleiterkörpers 100 abwechselnd angeordnet. Gemäß einem Beispiel sind die Gräben 103 in einer zu der ersten lateralen Richtung x senkrechten zweiten lateralen Richtung y längliche Gräben. Dies ist in 2, die eine Draufsicht auf einen Abschnitt des Halbleiterkörpers 100 nach dem Bilden der Gräben 103 zeigt, dargestellt.Referring to 1A the trenches 103 and the mesa regions 111 are arranged alternately in a first lateral direction x of the semiconductor body 100. According to one example, the trenches 103 are elongated trenches in a second lateral direction y perpendicular to the first lateral direction x. This is in 2 , which shows a top view of a portion of the semiconductor body 100 after forming the trenches 103, is shown.

Bezug nehmend auf das Obige diffundieren in dem thermischen Prozess die Dotierstoffe vom ersten und zweiten Typ in die Mesa-Gebiete 111 und das Grabenfüllmaterial 121. Dies wird im Folgenden unter Bezugnahme auf die 3A und 3B erläutert. Es ist zu beachten, dass die 3A und 3B die Dotierungssituation in Gebieten, die von den implantierten Gebieten 131 oder den dritten Gebieten 13 in der vertikalen Richtung z beabstandet sind, zeigen.Referring to the above, in the thermal process, the first and second type dopants diffuse into the mesa regions 111 and the trench fill material 121. This will be discussed below with reference to FIG 3A and 3B explained. It should be noted that the 3A and 3B show the doping situation in regions that are spaced from the implanted regions 131 or the third regions 13 in the vertical direction z.

3A zeigt schematisch die Dotierungssituation in den Mesa-Gebieten 111 und dem Grabenfüllmaterial 121 vor dem thermischen Prozess. Bezug nehmend auf 3A sind die Mesa-Gebiete 111 co-dotierte Gebiete, die Dotierstoffatome vom ersten Typ mit der ersten Dotierungskonzentration ND1 und Dotierstoffatome vom zweiten Typ mit der zweiten Dotierungskonzentration ND2 enthalten. Bei dem in 3A gezeigten Beispiel ist die erste Dotierungskonzentration ND1 im Wesentlichen gleich der zweiten Dotierungskonzentration ND2. Gemäß einem Beispiel handelt es sich bei dem Grabenfüllmaterial 121 um ein intrinsisches Material, so dass eine Dotierungskonzentration des Grabenfüllmaterials 121 im Vergleich zu den ersten und zweiten Dotierungskonzentrationen ND1, ND2 vernachlässigbar ist. 3A shows schematically the doping situation in the mesa regions 111 and the trench filling material 121 before the thermal process. Referring to 3A The mesa regions 111 are co-doped regions containing first-type dopant atoms with the first doping concentration N D1 and second-type dopant atoms with the second doping concentration N D2 . At the in 3A In the example shown, the first doping concentration N D1 is essentially equal to the second doping concentration N D2 . According to one example, the trench fill material 121 is an intrinsic material such that a doping concentration of the trench fill material 121 is negligible compared to the first and second doping concentrations N D1 , N D2 .

3B zeigt die Dotierungskonzentration ND1' der Dotierstoffatome vom ersten Typ und die Dotierungskonzentration ND2' der Dotierstoffatome vom zweiten Typ nach dem thermischen Prozess. Die Temperatur und die Dauer des thermischen Prozesses sind an die Diffusionskoeffizienten der Dotierstoffatome vom ersten und zweiten Typ angepasst, so dass die ersten Gebiete 11 mit einer effektiven Dotierungskonzentration vom ersten Dotierungstyp und die zweiten Gebiete 12 mit einer effektiven Dotierungskonzentration vom zweiten Dotierungstyp gebildet werden. Außerdem können die Temperatur und die Dauer in Abhängigkeit von der Art der Atmosphäre, in der der thermische Prozess stattfindet, gewählt werden. Gemäß einem Beispiel ist die Atmosphäre eine feuchte oxidierende Atmosphäre, die Dauer des thermischen Prozesses beträgt mehrere Stunden wie etwa zwischen 2 und 10 Stunden, und die Temperatur ist höher als 900 °C wie etwa zwischen 900 °C und 1150 °C. 3B shows the doping concentration N D1 ' of the dopant atoms of the first type and the doping concentration N D2 ' of the dopant atoms of the second type after the thermal process. The temperature and the duration of the thermal process are adapted to the diffusion coefficients of the dopant atoms of the first and second types, so that the first regions 11 have an effective doping concentration of the first doping type and the second regions 12 have an effective doping concentration of the second doping type be formed. In addition, the temperature and duration can be selected depending on the type of atmosphere in which the thermal process takes place. According to an example, the atmosphere is a moist oxidizing atmosphere, the duration of the thermal process is several hours, such as between 2 and 10 hours, and the temperature is higher than 900 ° C, such as between 900 ° C and 1150 ° C.

Bei dem in 3B dargestellten Beispiel sind die Dotierstoffe vom zweiten Typ so gewählt, dass sie schneller diffundieren als die Dotierstoffe vom ersten Typ. Bei diesem Beispiel sind die Temperatur und die Dauer des thermischen Prozesses so gewählt, dass die Dotierstoffatome vom ersten Typ hauptsächlich in den Mesa-Gebieten 111 verbleiben, so dass das Maximum der Dotierungskonzentration ND1' der Dotierstoffatome vom ersten Typ nach dem Diffusionsprozess im Wesentlichen gleich der Dotierungskonzentration ND1 vom ersten Typ ist oder geringfügig niedriger als die Dotierungskonzentration ND1 vom ersten Typ wie etwa zwischen 90% und 99% der Dotierungskonzentration vom ersten Typ ist. Der Dotierstoff vom zweiten Typ diffundiert jedoch während des thermischen Prozesses erheblich, was zur Folge hat, dass die Dotierungskonzentration ND2' der Dotierstoffatome vom zweiten Typ in dem Mesa-Gebiet 111 erheblich niedriger wird als die Dotierungskonzentration ND1' der Dotierstoffatome vom ersten Typ. In dem Grabenfüllmaterial 121 ist die Dotierungskonzentration ND2' der Dotierstoffatome vom zweiten Typ jedoch deutlich höher als die Dotierungskonzentration ND1' der Dotierstoffatome vom ersten Typ. Nach dem Diffusionsprozess sind die ersten Gebiete 11 Gebiete, in denen die Dotierstoffatome vom ersten Typ vorherrschen, was zu einer effektiven Dotierungskonzentration vom ersten Dotierungstyp führt. Die zweiten Gebiete 12 sind Gebiete, in denen die Dotierstoffatome vom zweiten Typ überwiegen, was zu einer effektiven Dotierungskonzentration vom zweiten Dotierungstyp führt.At the in 3B In the example shown, the dopants of the second type are chosen so that they diffuse faster than the dopants of the first type. In this example, the temperature and duration of the thermal process are chosen such that the first type dopant atoms remain mainly in the mesa regions 111, so that the maximum of the doping concentration N D1 ' of the first type dopant atoms after the diffusion process is essentially the same the first type doping concentration N D1 or slightly lower than the first type doping concentration N D1 , such as between 90% and 99% of the first type doping concentration. However, the second type dopant diffuses significantly during the thermal process, resulting in the doping concentration N D2 ' of the second type dopant atoms in the mesa region 111 becoming significantly lower than the doping concentration N D1 ' of the first type dopant atoms. However, in the trench filling material 121, the doping concentration N D2 ' of the second type dopant atoms is significantly higher than the doping concentration N D1 ' of the first type dopant atoms. After the diffusion process, the first regions 11 are regions in which the first type dopant atoms predominate, resulting in an effective first doping type doping concentration. The second regions 12 are regions in which the second type dopant atoms predominate, resulting in an effective second doping type doping concentration.

Bezugnehmend auf 3B kann die Dotierungskonzentration ND2' der Dotierstoffatome vom zweiten Typ veränderlich sein, so dass sich Maxima der Dotierungskonzentration ND2' in dem Mesa-Gebiet 111 befinden und sich Minima der Dotierungskonzentration ND2' in dem Grabenfüllmaterial 121 befinden. Grundsätzlich ist ein Unterschied zwischen den Maxima und den Minima umso geringer, je länger der thermische Prozess bei einer gegebenen Temperatur dauert. Andererseits gilt: Je länger die Dauer des thermischen Prozess ist, desto stärker ist eine Diffusion der Dotierstoffe vom ersten Typ und desto niedriger sind die Maxima der Dotierungskonzentration ND1' der Dotierstoffe vom ersten Typ nach dem Diffusionsprozess. Berücksichtigt man diese Effekte, kann die Dauer des thermischen Prozesses bei einer gegebenen Temperatur in geeigneter Weise gewählt werden, um ein gewünschtes Dotierungsprofil zu erreichen.Referring to 3B The doping concentration N D2 ' of the second type dopant atoms may be variable such that maxima of the doping concentration N D2 ' are located in the mesa region 111 and minima of the doping concentration N D2 ' are located in the trench fill material 121. Basically, the longer the thermal process lasts at a given temperature, the smaller the difference between the maxima and the minima. On the other hand, the longer the duration of the thermal process, the stronger is the diffusion of the dopants of the first type and the lower are the maxima of the doping concentration N D1 'of the dopants of the first type after the diffusion process. Taking these effects into account, the duration of the thermal process at a given temperature can be chosen appropriately to achieve a desired doping profile.

Bezug nehmend auf das Obige können die implantierten Gebiete 131 auf verschiedene Arten gebildet werden. Gemäß einem in 4 dargestellten Beispiel beinhaltet das Bilden der implantierten Gebiete 131 das Implantieren von Dotierstoffatomen in Seitenwände 104, 105 der Gräben 103 vor dem Füllen der Gräben 103 mit dem Grabenfüllmaterial 121. Das Bilden der implantierten Gebiete 131 kann das Bilden einer Implantationsmaske 200 auf den Mesa-Gebieten 111 beinhalten, wobei die Implantationsmaske 200 verhindert, dass Dotierstoffatome über die erste Oberfläche 101 in die Mesa-Gebiete 111 implantiert werden.Referring to the above, the implanted areas 131 can be formed in various ways. According to one in 4 In the example shown, forming the implanted regions 131 includes implanting dopant atoms into sidewalls 104, 105 of the trenches 103 prior to filling the trenches 103 with the trench fill material 121. Forming the implanted regions 131 may include forming an implantation mask 200 on the mesa regions 111 include, wherein the implantation mask 200 prevents dopant atoms from being implanted into the mesa regions 111 via the first surface 101.

Bezug nehmend auf das Obige kann das zumindest eine dritte Gebiet 13 auf verschiedene Arten implementiert werden. Im Folgenden werden verschiedene Beispiele des zumindest einen dritten Gebiets 13 erläutert.Referring to the above, the at least a third region 13 can be implemented in various ways. Various examples of the at least one third region 13 are explained below.

Die 4A und 4B zeigen eine mögliche Implementierung eines dritten Gebiets 13, wobei 4A eine Draufsicht auf einen Abschnitt des Halbleiterkörpers 100 zeigt und 4B eine vertikale Querschnittsansicht des Halbleiterkörpers 100 nach dem Bilden des dritten Gebiets 13 zeigt.The 4A and 4B show a possible implementation of a third area 13, where 4A a top view of a section of the semiconductor body 100 shows and 4B shows a vertical cross-sectional view of the semiconductor body 100 after forming the third region 13.

Bei dem in den 4A und 4B dargestellten Beispiel enthält der Halbleiterkörper 100 ein drittes Gebiet 13, das in den Mesa-Gebieten 111 und dem Grabenfüllmaterial 121 gebildet wurde. Das dritte Gebiet 13 grenzt an die ersten und zweiten Gebiete 11, 12 an und befindet sich in der vertikalen Richtung z zwischen der ersten Oberfläche 101 und den ersten und zweiten Gebieten 11, 12. In 4A befinden sich die ersten und zweiten Gebiete 11, 12 außerhalb des Sichtbereichs. Die Position dieser Gebiete 11, 12 unterhalb des dritten Gebiets 13 ist jedoch durch gestrichelte Linien angedeutet.With the one in the 4A and 4B In the example shown, the semiconductor body 100 contains a third region 13 which was formed in the mesa regions 111 and the trench filling material 121. The third region 13 is adjacent to the first and second regions 11, 12 and is located in the vertical direction z between the first surface 101 and the first and second regions 11, 12. In 4A the first and second areas 11, 12 are outside the field of vision. However, the position of these areas 11, 12 below the third area 13 is indicated by dashed lines.

Die 5A und 5B zeigen ein Beispiel, bei dem mehrere dritte Gebiete 13 in dem Halbleiterkörper 100 gebildet wurden. Bei diesem Beispiel sind die dritten Gebiete 13 in der ersten lateralen Richtung x voneinander beabstandet. In der zweiten lateralen Richtung y sind die dritten Gebiete 13 längliche Gebiete und erstrecken sich entlang des Grabenfüllmaterials 121 und der Mesa-Gebiete 111.The 5A and 5B show an example in which several third regions 13 were formed in the semiconductor body 100. In this example, the third regions 13 are spaced apart from one another in the first lateral direction x. In the second lateral direction y, the third areas 13 are elongated areas and extend along the trench fill material 121 and the mesa areas 111.

Die 6A - 6C zeigen ein weiteres Beispiel, bei dem mehrere dritte Regionen 13 in dem Halbleiterkörper 100 gebildet wurden. Bei diesem Beispiel sind die dritten Gebiete 13 in der zweiten lateralen Richtung y voneinander beabstandet. Gemäß einem Beispiel (wie dargestellt) handelt es sich bei den dritten Gebieten 13 um zusammenhängende Gebiete in der ersten lateralen Richtung x. Gemäß einem anderen Beispiel (nicht dargestellt) enthält der Halbleiterkörper 100 mehrere dritte Gebiete 13, die in der ersten lateralen Richtung x voneinander beabstandet sind.The 6A - 6C show another example in which several third regions 13 were formed in the semiconductor body 100. In this example, the third regions 13 are spaced apart from one another in the second lateral direction y. According to one example (as shown), the third areas 13 are contiguous areas in the first lateral direction x. According to another example (not shown), the semiconductor body 100 contains a plurality of third regions 13 which are spaced apart from one another in the first lateral direction x.

Bei jedem der unter Bezugnahme auf die 4A - 4B, 5A - 5B und 6A - 6C erläuterten Beispielen enthält das zumindest eine dritte Gebiet 13 weitere Dotierstoffatome von einem ersten Typ, die in die erste Halbleiterschicht 110 implantiert wurden. Zusätzlich zu diesen implantierten weiteren Dotierstoffatomen vom ersten Typ kann das zumindest eine dritte Gebiet 13 Dotierstoffatome vom ersten Typ und Dotierstoffatome vom zweiten Typ, die aus der Grunddotierung der ersten Halbleiterschicht 110 resultieren, enthalten.For each of those referring to the 4A - 4B , 5A - 5B and 6A - 6C In the examples explained, the at least one third region 13 contains further dopant atoms of a first type that were implanted into the first semiconductor layer 110. In addition to these implanted further first type dopant atoms, the at least one third region 13 may contain first type dopant atoms and second type dopant atoms resulting from the basic doping of the first semiconductor layer 110.

Jedes der unter Bezugnahme auf die 4A - 4B, 5A - 5B und 6A - 6C erläuterten dritten Gebiete 13 kann einen ersten Abschnitt 131 und einen zweiten Abschnitt 132 enthalten. Der erste Abschnitt 131 ist ein Abschnitt, in dem von den Dotierstoffatomen vom ersten und zweiten Typ der Grunddotierung die Dotierstoffatome vom ersten Typ vorherrschen. Der zweite Abschnitt 132 ist ein Abschnitt, in dem von den Dotierstoffatomen von dem ersten und zweiten Typ der Grunddotierung die Dotierstoffatome vom zweiten Typ vorherrschen. Der erste Abschnitt 131 der dritten Gebiete 13 überlappt daher die ersten Gebiete 11 des Superjunction-Gebietes und die zweiten Abschnitte 132 der dritten Gebiete 13 überlappen die zweiten Gebiete 12 des Superjunction-Gebietes. Der erste Abschnitt 131 befindet sich hauptsächlich in einem jeweiligen Mesa-Gebiet 111 und der zweite Abschnitt 132 befindet sich hauptsächlich in einem jeweiligen Grabenfüllmaterial 121. Der erste Abschnitt 131 weist eine effektive Dotierungskonzentration vom ersten Dotierungstyp auf. Der zweite Abschnitt 132 weist entweder eine effektive Dotierungskonzentration vom ersten Dotierungstyp oder eine effektive Dotierungskonzentration vom zweiten Dotierungstyp auf. Ob die effektive Dotierungskonzentration des zweiten Abschnitts 132 vom ersten oder zweiten Dotierungstyp ist, hängt von der Menge von Dotierstoffatomen vom ersten und zweiten Typ, die in der Grunddotierung enthalten sind, und der Menge von weiteren in die erste Halbleiterschicht 110 implantierten Dotierstoffatomen vom ersten Typ ab.Each of the with reference to the 4A - 4B , 5A - 5B and 6A - 6C explained third areas 13 may contain a first section 13 1 and a second section 13 2 . The first section 13 1 is a section in which the dopant atoms of the first and second types of the basic doping are dominated by the dopant atoms of the first type. The second section 13 2 is a section in which the dopant atoms of the first and second types of basic doping are dominated by the dopant atoms of the second type. The first section 13 1 of the third areas 13 therefore overlaps the first areas 11 of the superjunction area and the second sections 13 2 of the third areas 13 overlap the second areas 12 of the superjunction area. The first section 13 1 is located primarily in a respective mesa region 111 and the second section 13 2 is located primarily in a respective trench fill material 121. The first section 13 1 has an effective doping concentration of the first doping type. The second section 13 2 has either an effective doping concentration of the first doping type or an effective doping concentration of the second doping type. Whether the effective doping concentration of the second section 13 2 is of the first or second doping type depends on the amount of dopant atoms of the first and second types contained in the base doping and the amount of further dopant atoms of the first type implanted in the first semiconductor layer 110 away.

Bei dem Beispiel gemäß den 4A - 4B wird das dritte Gebiet 13 so gebildet, dass die effektive Dotierungskonzentration der jeweiligen zweiten Abschnitte 132 vom zweiten Dotierungstyp ist. Bei den Beispielen gemäß den 5A - 5B und 6A - 6B können die dritten Gebiete 13 so gebildet werden, dass die effektive Dotierungskonzentration der jeweiligen zweiten Abschnitte 132 entweder vom ersten Dotierungstyp oder vom zweiten Dotierungstyp ist.In the example according to 4A - 4B the third region 13 is formed such that the effective doping concentration of the respective second sections 13 2 is of the second doping type. In the examples according to 5A - 5B and 6A - 6B The third regions 13 can be formed such that the effective doping concentration of the respective second sections 13 2 is either of the first doping type or of the second doping type.

Bezug nehmend auf das Obige enthält das zumindest eine dritte Gebiet 13 weitere Dotierstoffatome vom ersten Typ. Diese Dotierstoffatome vom ersten Typ werden in den Halbleiterkörper 100 implantiert, um implantierte Gebiete 131 zu bilden, und während des thermischen Prozesses diffundiert und aktiviert.Referring to the above, the at least a third region contains 13 additional first type dopant atoms. These first type dopant atoms are implanted into the semiconductor body 100 to form implanted regions 131 and diffused and activated during the thermal process.

Gemäß einem Beispiel beinhaltet das Implantieren der Dotierstoffatome vom ersten Typ das Implantieren der Dotierstoffatome vom ersten Typ in Seitenwände der Mesa-Gebiete 111 vor dem Füllen der Gräben mit dem Grabenfüllmaterial 121. 7 zeigt eine vertikale Querschnittsansicht des Halbleiterkörpers 100 nach dieser Art von Implantationsprozess. In 7 dargestellte Pfeile zeigen Richtungen (Implantationswinkel), in denen die weiteren Dotierstoffatome vom ersten Dotierungstyp in die Grabenseitenwände 104, 105 implantiert werden, um die implantierten Gebiete 131 zu bilden. Gemäß einem Beispiel werden die implantierten Gebiete 131 in oberen Abschnitten der Seitenwände 104, 105, welches Abschnitte, die an die erste Oberfläche 101 angrenzen, sind, gebildet. Eine vertikale Abmessung (Tiefe) d131 der implantierten Gebiete 131 wird durch geeignetes Auswählen der Implantationswinkel in Abhängigkeit von der Grabenbreite w103 und der Dicke (vertikale Abmessung) der Implantationsmaske 200 eingestellt. Gemäß einem Beispiel werden die implantierten Gebiete 131 so gebildet, dass ihre jeweilige vertikale Abmessung weniger als 50%, weniger als 20% oder weniger als 10% der Dicke d110 der ersten Halbleiterschicht 110 beträgt. Gemäß einem Beispiel liegt die Tiefe d131 zwischen 1,5 und 2,5 Mikrometern (µm).According to one example, implanting the first type dopant atoms includes implanting the first type dopant atoms into sidewalls of the mesa regions 111 prior to filling the trenches with the trench fill material 121. 7 shows a vertical cross-sectional view of the semiconductor body 100 after this type of implantation process. In 7 Arrows shown show directions (implantation angles) in which the further dopant atoms of the first doping type are implanted into the trench sidewalls 104, 105 to form the implanted regions 131. According to one example, the implanted regions 131 are formed in upper portions of the sidewalls 104, 105, which are portions adjacent to the first surface 101. A vertical dimension (depth) d131 of the implanted regions 131 is adjusted by appropriately selecting the implantation angles depending on the trench width w103 and the thickness (vertical dimension) of the implantation mask 200. According to one example, the implanted regions 131 are formed such that their respective vertical dimensions are less than 50%, less than 20%, or less than 10% of the thickness d110 of the first semiconductor layer 110. According to one example, the depth d131 is between 1.5 and 2.5 micrometers (µm).

Gemäß einem Beispiel ist der Implantationswinkel größer als 15°, 20° oder sogar 25°.According to one example, the implantation angle is greater than 15°, 20° or even 25°.

Jedes der in den 4A - 4B, 5A - 5B, 6A - 6C dargestellten dritten Gebiete 13 kann basierend auf dem in 7 dargestellten Prozess gebildet werden. Das heißt, jedes dieser dritten Gebiete 13 kann durch Bilden von implantierten Gebieten 131 gemäß dem Verfahren nach 7 und Durchführen eines thermischen Prozesses gebildet werden.Each of the in the 4A - 4B , 5A - 5B , 6A - 6C shown third areas 13 can be based on the in 7 the process shown can be formed. That is, each of these third areas 13 can be formed by forming implanted areas 131 according to the method 7 and performing a thermal process.

Basierend auf dem in 7 dargestellten Prozess kann ein zusammenhängendes drittes Gebiet 13 von dem in den 4A - 4B dargestellten Typ zum Beispiel durch Implantieren von Dotierstoffatomen vom ersten Typ, die in dem thermischen Prozess schneller als die Dotierstoffatome vom ersten Typ der Grunddotierung diffundieren, in die Seitenwände 104, 105 der Gräben 103 derart gebildet werden, dass ein zusammenhängendes drittes Gebiet 13 basierend auf mehreren implantierten Gebieten 131, die in dem Implantationsprozess gebildet werden, gebildet wird. Gemäß einem Beispiel handelt es sich bei den schneller diffundierenden Dotierstoffatomen vom ersten Typ um Phosphor (P)-Atome. Phosphoratome sind in Silizium Dotierstoffatome vom Typ n. Gemäß einem anderen Beispiel sind, wenn die Dotierstoffatome vom ersten Typ Antimon (Sb)-Atome sind, die weiteren Dotierstoffatome vom ersten Typ Arsen (As)-Atome, die schneller diffundieren als Sb-Atome.Based on the in 7 The process shown can be a connected third area 13 from that in the 4A - 4B shown type, for example by implanting dopant atoms of the first type, which diffuse faster in the thermal process than the dopant atoms of the first type of the basic doping, into the side walls 104, 105 of the trenches 103 in such a way that a connected third th region 13 is formed based on multiple implanted regions 131 formed in the implantation process. According to one example, the faster diffusing dopant atoms of the first type are phosphorus (P) atoms. Phosphorus atoms in silicon are n-type dopant atoms. According to another example, when the first-type dopant atoms are antimony (Sb) atoms, the further first-type dopant atoms are arsenic (As) atoms, which diffuse faster than Sb atoms.

Basierend auf dem in 7 dargestellten Prozess können dritte Gebiete 13 von dem in den 5A - 5B dargestellten Typ durch Implantieren von Dotierstoffatomen vom ersten Typ, die langsamer diffundieren als Dotierstoffatome vom ersten Typ, die zum Bilden eines dritten Gebiets 13 von dem in den 4A - 4B dargestellten Typ verwendet werden, gebildet werden. Gemäß einem Beispiel zum Bilden dritter Gebiete 13 von dem in den 5A - 5B dargestellten Typ sind die in die Seitenwände der Mesa-Gebiete 111 implantierten Dotierstoffatome vom ersten Typ Dotierstoffatome desselben Elements wie die in der Grunddotierung der ersten Halbleiterschicht 110 enthaltenen Dotierstoffatome vom ersten Typ. Gemäß einem Beispiel sind die in dem Implantationsprozess in den Halbleiterkörper 100 implantierten Dotierstoffatome vom ersten Typ Arsen (As)-Atome.Based on the in 7 The process shown can be third areas 13 from that in the 5A - 5B shown type by implanting dopant atoms of the first type, which diffuse more slowly than dopant atoms of the first type, to form a third region 13 from that in the 4A - 4B the type shown can be used. According to an example for forming third areas 13 from that in the 5A - 5B In the type shown, the first type dopant atoms implanted in the side walls of the mesa regions 111 are dopant atoms of the same element as the first type dopant atoms contained in the base doping of the first semiconductor layer 110. According to one example, the dopant atoms of the first type implanted into the semiconductor body 100 in the implantation process are arsenic (As) atoms.

Die 8A - 8B zeigen ein Beispiel eines Verfahrens zum Bilden von dritten Gebieten 13 des in den 6A - 6C dargestellten Typs. 8A ist eine Draufsicht des Halbleiterkörpers 100 nach dem Bilden mehrerer implantierter Gebiete 131. 8B ist eine Draufsicht des Halbleiterkörpers 100 nach dem thermischen Prozess, wobei der thermische Prozess die ersten und zweiten Gebiete 11, 12 basierend auf der Grunddotierung der ersten Halbleiterschicht 110 und die dritten Gebiete 13 basierend auf den in den implantierten Gebieten 131 enthaltenen Dotierstoffatome vom ersten Typ bildet.The 8A - 8B show an example of a method for forming third regions 13 in the 6A - 6C type shown. 8A is a top view of the semiconductor body 100 after forming multiple implanted regions 131. 8B is a top view of the semiconductor body 100 after the thermal process, the thermal process forming the first and second regions 11, 12 based on the basic doping of the first semiconductor layer 110 and the third regions 13 based on the first type dopant atoms contained in the implanted regions 131 .

Bezug nehmend auf 8A beinhaltet das Bilden der implantierten Gebiete 131 das Bilden mehrerer implantierter Gebiete 131 in jeder Seitenwand jedes Mesa-Gebiets 111 derart, dass die implantierten Gebiete 131 in der zweiten lateralen Richtung y voneinander beabstandet sind. Ein Abstand d131 zwischen benachbarten der implantierten Gebiete 131 ist an den Diffusionskoeffizienten der Dotierstoffatome vom ersten Typ und die Parameter des thermischen Prozesses wie etwa Temperatur und Dauer des thermischen Prozesses derart angepasst, dass nach dem thermischen Prozess die aus den implantierten Gebieten 131 resultierenden dritten Gebiete 13 in der zweiten lateralen Richtung y voneinander beabstandet sind. In der ersten lateralen Richtung x können benachbarte dritte Gebiete 13 aneinander angrenzen, so dass ein zusammenhängendes drittes Gebiet 13, das sich in der ersten lateralen Richtung x lateral erstreckt, gebildet wird.Referring to 8A Forming the implanted areas 131 includes forming a plurality of implanted areas 131 in each sidewall of each mesa area 111 such that the implanted areas 131 are spaced apart in the second lateral direction y. A distance d131 between adjacent ones of the implanted regions 131 is adapted to the diffusion coefficient of the dopant atoms of the first type and the parameters of the thermal process, such as temperature and duration of the thermal process, such that after the thermal process the third regions 13 resulting from the implanted regions 131 are spaced apart from each other in the second lateral direction y. In the first lateral direction x, adjacent third regions 13 can adjoin one another, so that a coherent third region 13, which extends laterally in the first lateral direction x, is formed.

Gemäß einem Beispiel beträgt der Abstand d131 zwischen benachbarten der implantierten Gebiete 131 zwischen dem 0,2-fachen und dem 2-fachen des Pitches p (0,2p < d131 < 2p) oder zwischen dem 0,4-fachen und dem 1,0-fachen des Pitches p (0,4p < d131 < p). Die Breite w131 der implantierten Gebiete 131 ist ausgewählt zwischen dem 0,2-fachen und dem 0,8-fachen des Pitches p (0,2p < w131 < 0,8p).According to one example, the distance d131 between adjacent ones of the implanted areas 131 is between 0.2 times and 2 times the pitch p (0.2p < d131 < 2p) or between 0.4 times and 1.0 -fold the pitch p (0.4p < d131 < p). The width w131 of the implanted areas 131 is selected between 0.2 times and 0.8 times the pitch p (0.2p <w131 <0.8p).

In 8B ist die Position der implantierten Gebiete 131 vor dem thermischen Prozess anhand gestrichelter Linien dargestellt. Außerdem ist die Position der ersten und zweiten Gebiete 11, 12 unterhalb der dritten Gebiete 13 in 8B ebenfalls anhand gestrichelter Linien dargestellt.In 8B the position of the implanted areas 131 before the thermal process is shown using dashed lines. In addition, the position of the first and second areas 11, 12 is below the third areas 13 in 8B also shown using dashed lines.

Die in 8A dargestellten implantierten Gebiete 131 können durch Implantieren von Dotierstoffatomen vom ersten Typ in Seitenwände der Mesa-Gebiete 111 gebildet werden. Die 9A - 9B zeigen ein Beispiel eines Verfahrens zum Bilden implantierter Gebiete 131 des in 8A dargestellten Typs.In the 8A The implanted regions 131 shown can be formed by implanting dopant atoms of the first type into sidewalls of the mesa regions 111. The 9A - 9B show an example of a method for forming implanted areas 131 of the in 8A type shown.

Jede der 9A - 9B zeigt einen vertikalen Querschnitt eines Abschnitts des Halbleiterkörpers 100 während des Implantationsprozesses, in dem die implantierten Gebiete 131 gemäß 8A gebildet werden. 9A zeigt eine vertikale Querschnittsansicht in einer ersten Schnittebene E-E, und 9B zeigt eine vertikale Querschnittsansicht in einer zweiten Schnittebene F-F. Der erste Schnitt E-E durchschneidet ein Gebiet, in dem erste implantierte Gebiete 131 gebildet werden, und die zweite Schnittebene F-F durchschneidet ein Gebiet, das frei von implantierten Gebieten 131 ist.Each of the 9A - 9B shows a vertical cross section of a section of the semiconductor body 100 during the implantation process, in which the implanted regions 131 according to 8A be formed. 9A shows a vertical cross-sectional view in a first section plane EE, and 9B shows a vertical cross-sectional view in a second sectional plane FF. The first cut EE cuts through an area in which first implanted areas 131 are formed, and the second cutting plane FF cuts through an area free of implanted areas 131.

Bezug nehmend auf 9A beinhaltet das Bilden der implantierten Gebiete 131 das Implantieren von Dotierstoffatomen vom ersten Typ in die Seitenwände 104, 105 der Mesa-Gebiete 111. Um zu verhindern, dass Dotierstoffatome vom ersten Typ in bestimmte Gebiete des Halbleiterkörpers 100 implantiert werden, deckt die Implantationsmaske 200 jene Abschnitte der Gräben 103 und die angrenzenden Abschnitte der Mesa-Gebiete 111, die davor geschützt werden sollen, dass in sie Dotierstoffatome vom ersten Typ implantiert werden, ab (siehe 9B). Alles, was in Bezug auf den in 7 dargestellten Implantationsprozess erläutert wurde, gilt für den in den 9A - 9B dargestellten Implantationsprozess entsprechend.Referring to 9A Forming the implanted regions 131 involves implanting first-type dopant atoms into the sidewalls 104, 105 of the mesa regions 111. To prevent first-type dopant atoms from being implanted into certain regions of the semiconductor body 100, the implantation mask 200 covers those portions of the trenches 103 and the adjacent sections of the mesa regions 111, which are to be protected from having dopant atoms of the first type implanted into them (see 9B) . Everything related to the in 7 The implantation process shown applies to the implantation process described in the 9A - 9B according to the implantation process shown.

Gemäß einem Beispiel beinhaltet das Bilden von dritten Gebieten 13 von dem in den 8A - 8B dargestellten Typ das Implantieren von Dotierstoffatomen vom ersten Typ, die in dem thermischen Prozess schneller diffundieren als die Dotierstoffatome vom ersten Typ der Grunddotierung. Gemäß einem Beispiel handelt es sich bei den Dotierstoffatomen vom ersten Typ um Phosphor (P)-Atome. Phosphoratome sind in Silizium Dotierstoffatome vom Typ n.According to one example, forming third regions 13 includes that in the 8A - 8B shown type, implanting dopant atoms of the first type, which diffuse faster in the thermal process than the dopant atoms of the first type of the basic doping. According to one example, the dopant atoms of the first type are phosphorus (P) atoms. Phosphorus atoms are n-type dopant atoms in silicon.

Die 10A - 10F zeigen ein Beispiel eines Verfahrens zum Bilden einer Implantationsmaske 200 des in den 9A - 9B dargestellten Typs. Die 10A, 10B, 10E und 10F zeigen vertikale Querschnittsansichten und die 10C und 10D zeigen Draufsichten eines Abschnitts des Halbleiterkörpers 100 in den verschiedenen Stadien des Herstellungsprozesses der Implantationsmaske 200.The 10A - 10F show an example of a method for forming an implantation mask 200 in the 9A - 9B type shown. The 10A , 10B , 10E and 10F show vertical cross-sectional views and the 10C and 10D show top views of a section of the semiconductor body 100 in the various stages of the manufacturing process of the implantation mask 200.

Bezug nehmend auf 10A beinhaltet das Verfahren das Füllen der Gräben 103 mit einem Opfermaterial 201. Das Füllen der Gräben 103 mit dem Opfermaterial 201 kann beinhalten (a) das Abscheiden des Opfermaterials in der Weise, dass das Opfermaterial die Gräben 103 füllt und die erste Oberfläche 101 auf den Mesa-Gebieten 111 abdeckt, und (b) das Durchführen eines Planarisierungsprozesses, bei dem das Opfermaterial von der ersten Oberfläche 101 entfernt wird. Der Planarisierungsprozess kann jede Art von Polier- oder Ätzprozess oder eine Kombination davon beinhalten. Das Opfermaterial 201 ist ein Material, das relativ zu dem Halbleitermaterial des Halbleiterkörpers 100 und dem Material der Ätzmaske 200 selektiv entfernt werden kann. Gemäß einem Beispiel handelt es sich bei dem Opfermaterial 201 um Kohlenstoff.Referring to 10A The method includes filling the trenches 103 with a sacrificial material 201. Filling the trenches 103 with the sacrificial material 201 may include (a) depositing the sacrificial material such that the sacrificial material fills the trenches 103 and the first surface 101 onto the mesa -Areas 111, and (b) performing a planarization process in which the sacrificial material is removed from the first surface 101. The planarization process may include any type of polishing or etching process, or a combination thereof. The sacrificial material 201 is a material that can be selectively removed relative to the semiconductor material of the semiconductor body 100 and the material of the etching mask 200. According to one example, the sacrificial material 201 is carbon.

Bezug nehmend auf 10B beinhaltet das Verfahren weiterhin das Bilden einer Ätzmaskenschicht 202, die die Mesa-Gebiete 111 und das Opfermaterial 201 in den Gräben 103 vollständig abdeckt. Das Bilden der Ätzmaskenschicht 202 kann das Abscheiden der Ätzmaskenschicht 202 beinhalten. Gemäß einem Beispiel enthält die Ätzmaskenschicht 202 ein Oxid, ein Nitrid oder Kombinationen davon.Referring to 10B The method further includes forming an etch mask layer 202 that completely covers the mesa regions 111 and the sacrificial material 201 in the trenches 103. Forming the etch mask layer 202 may include depositing the etch mask layer 202. According to one example, the etch mask layer 202 includes an oxide, a nitride, or combinations thereof.

10C zeigt eine Draufsicht der Ätzmaskenschicht 202. Die gestrichelten Linien in 10C veranschaulichen die Position der mit dem Opfermaterial 201 gefüllten Gräben und der Mesa-Gebiete 111 unterhalb der Ätzmaskenschicht 202. 10C shows a top view of the etch mask layer 202. The dashed lines in 10C illustrate the position of the trenches filled with the sacrificial material 201 and the mesa areas 111 below the etch mask layer 202.

Bezug nehmend auf 10D beinhaltet das Verfahren weiterhin das Strukturieren der Ätzmaskenschicht 202, um die Ätzmaske 200 zu bilden. Das Strukturieren der Ätzmaskenschicht 202 beinhaltet das Herstellen von Öffnungen 203 in der Ätzmaskenschicht 202 über Abschnitten des Opfermaterials 201, das die Gräben 103 füllt. Positionen dieser Öffnungen 203 und ihre Abmessung in der zweiten lateralen Richtung y definieren die Positionen der implantierten Gebiete 131 bzw. deren Abmessung in der zweiten lateralen Richtung y. Das Herstellen der Öffnungen 203 kann das Bilden einer Maske in einem lithographischen Prozess und das Ätzen derjenigen Abschnitte der Ätzmaskenschicht 202, die nicht durch die Maske abgedeckt sind, beinhalten.Referring to 10D The method further includes patterning the etch mask layer 202 to form the etch mask 200. Patterning the etch mask layer 202 includes forming openings 203 in the etch mask layer 202 over portions of the sacrificial material 201 that fills the trenches 103. Positions of these openings 203 and their dimensions in the second lateral direction y define the positions of the implanted areas 131 or their dimensions in the second lateral direction y. Creating the openings 203 may include forming a mask in a lithographic process and etching those portions of the etch mask layer 202 that are not covered by the mask.

10E zeigt eine vertikale Querschnittsansicht des Halbleiterkörpers 100 und der Ätzmaske 200 in einer ersten Schnittebene G-G, in der die Ätzmaske 200 das Opfermaterial 201 abdeckt. 10F zeigt eine vertikale Querschnittsansicht des Halbleiterkörpers 100 und der Ätzmaske 200 in einer zweiten Schnittebene H-H, in der die Ätzmaske 200 das Opfermaterial 201 nicht abdeckt. 10E shows a vertical cross-sectional view of the semiconductor body 100 and the etching mask 200 in a first sectional plane GG, in which the etching mask 200 covers the sacrificial material 201. 10F shows a vertical cross-sectional view of the semiconductor body 100 and the etching mask 200 in a second sectional plane HH, in which the etching mask 200 does not cover the sacrificial material 201.

Der Prozess des Bildens der Ätzmaske 200 beinhaltet weiterhin das Entfernen des Opfermaterials 201 aus den Gräben 103, um eine Anordnung wie in den 9A - 9B dargestellt zu erreichen. Das Entfernen des Opfermaterials 201 aus den Gräben 103 kann einen Ätzprozess, der das Opfermaterial 201 relativ zu dem Material des Halbleiterkörpers 100 und relativ zu dem Material der Ätzmaske 200 selektiv ätzt, beinhalten. Gemäß einem weiteren Beispiel enthält das Opfermaterial 201 Kohlenstoff, und das Entfernen des Opfermaterials 201 beinhaltet ein Veraschen des Opfermaterials 201 in einem Hochtemperaturprozess.The process of forming the etch mask 200 further includes removing the sacrificial material 201 from the trenches 103 to form an arrangement as shown in FIGS 9A - 9B shown. Removing the sacrificial material 201 from the trenches 103 may include an etching process that selectively etches the sacrificial material 201 relative to the material of the semiconductor body 100 and relative to the material of the etch mask 200. According to another example, the sacrificial material 201 contains carbon, and removing the sacrificial material 201 includes ashing the sacrificial material 201 in a high temperature process.

Bezug nehmend auf das Obige kann das Bilden von implantierten Gebieten 131 gemäß den 4A - 4B, 5A - 5B oder 6A - 6C das Implantieren der weiteren Dotierstoffatome vom ersten Typ in die Grabenseitenwände 104, 105, das heißt, die Seitenwände der Mesa-Gebiete 111, beinhalten. Dies ist jedoch nur ein Beispiel. Zusätzlich zum Implantieren der weiteren Dotierstoffatome vom ersten Typ in Seitenwände der Mesa-Gebiete 111 oder alternativ zum Implantieren der weiteren Dotierstoffatome vom ersten Typ in die Seitenwände der Mesa-Gebiete 111 kann das Bilden der implantierten Gebiete 131 das Implantieren der weiteren Dotierstoffatome vom ersten Typ über die erste Oberfläche 101 in den Halbleiterkörper 100 beinhalten. Ein Beispiel eines Verfahrens zum Implantieren der weiteren Dotierstoffatome vom ersten Typ über die erste Oberfläche 101 in den Halbleiterkörper 100 ist in 11 dargestellt.Referring to the above, forming implanted areas 131 according to FIGS 4A - 4B , 5A - 5B or 6A - 6C implanting the further dopant atoms of the first type into the trench sidewalls 104, 105, that is, the sidewalls of the mesa regions 111. However, this is just an example. In addition to implanting the further first type dopant atoms into sidewalls of the mesa regions 111 or alternatively to implanting the further first type dopant atoms into the sidewalls of the mesa regions 111, forming the implanted regions 131 may involve implanting the further first type dopant atoms the first surface 101 in the semiconductor body 100 include. An example of a method for implanting the further first type dopant atoms via the first surface 101 into the semiconductor body 100 is shown in FIG 11 shown.

11 zeigt eine vertikale Querschnittsansicht des Halbleiterkörpers 100 nach dem Implantieren der weiteren Dotierstoffatome vom ersten Typ über die erste Oberfläche 101 in den Halbleiterkörper 100, um die implantierten Gebiete 131 zu bilden. Das Implantieren der Dotierstoffatome vom ersten Typ kann das Bilden einer Implantationsmaske 210 auf der ersten Oberfläche 101 und das Implantieren der Dotierstoffatome vom ersten Typ in jene Oberflächenabschnitte, die nicht durch die Implantationsmaske 210 abgedeckt sind, beinhalten. 11 shows a vertical cross-sectional view of the semiconductor body 100 after implanting the further first type dopant atoms over the first surface 101 into the semiconductor body 100 to form the implanted regions 131. The Implanting the first type dopant atoms may include forming an implantation mask 210 on the first surface 101 and implanting the first type dopant atoms into those surface portions not covered by the implantation mask 210.

Wie in 11 dargestellt, kann das Implantieren der Dotierstoffatome vom ersten Typ das Implantieren der Dotierstoffatome vom ersten Typ nach dem Füllen der Gräben mit dem Grabenfüllmaterial 121 beinhalten. Dies ist jedoch nur ein Beispiel. Es ist ebenso möglich, die Dotierstoffatome vom ersten Typ vor dem Füllen der Gräben über die erste Oberfläche 101 in die Mesa-Gebiete 111 zu implantieren.As in 11 As shown, implanting the first type dopant atoms may include implanting the first type dopant atoms after filling the trenches with the trench fill material 121. However, this is just an example. It is also possible to implant the first type dopant atoms into the mesa regions 111 via the first surface 101 before filling the trenches.

Basierend auf dem in 11 dargestellten Verfahren können in den Mesa-Gebieten 111 implantierte Gebiete 131 des in den 7 und 8A dargestellten Typs gebildet werden. Das heißt, anstatt die weiteren Dotierstoffatome vom ersten Typ in die Grabenseitenwände 104, 105 zu implantieren, können die weiteren Dotierstoffatome vom ersten Typ über die erste Oberfläche 101 in die Mesa-Gebiete 111 implantiert werden. Alles andere, was in Bezug auf das Bilden der in den 7 und 8A dargestellten implantierten Gebiete 131 erläutert wurde wie etwa der Typ von Dotierstoffatomen gilt ebenso für das Verfahren, bei dem die implantierten Gebiete 131 durch Implantieren der weiteren Dotierstoffatome vom ersten Typ über die erste Oberfläche 101 gebildet werden.Based on the in 11 The methods shown can be implanted in the mesa areas 111 areas 131 of the in the 7 and 8A of the type shown can be formed. That is, instead of implanting the further first-type dopant atoms into the trench sidewalls 104, 105, the further first-type dopant atoms may be implanted into the mesa regions 111 via the first surface 101. Anything else related to forming the in the 7 and 8A illustrated implanted regions 131, such as the type of dopant atoms, also applies to the method in which the implanted regions 131 are formed by implanting the further dopant atoms of the first type over the first surface 101.

Das Bilden der dritten Gebiete 13, wie in den 4A - 4B, 5A - 5B oder 6A - 6C dargestellt, ist jedoch nicht darauf beschränkt, implantierte Gebiete 131 nur in den Mesa-Gebieten 111 zu bilden. Es ist auch möglich, die implantierten Gebiete 131 durch Implantieren von Dotierstoffatomen vom ersten Typ über die erste Oberfläche 101 derart, dass sie sich nur in dem Füllmaterial 121 befinden, oder derart, dass sie sich sowohl in den Mesa-Gebieten als auch in dem Füllmaterial befinden, zu bilden. Die Größe und die Position der durch Implantieren von Dotierstoffatomen vom ersten Typ über die erste Oberfläche 101 gebildeten implantierten Gebiete 131 können durch eine Implantationsmaske 210 von dem in 11 dargestellten Typ definiert werden. Die Größe und Position der implantierten Gebiete 131, die erforderlich sind, um einen bestimmten Typ von dritten Gebieten 13 zu bilden, hängt unter anderem von dem Diffusionskoeffizienten der implantierten weiteren Dotierstoffatome vom ersten Typ sowie von der Temperatur und Dauer des thermischen Prozesses, die verwendet werden, um die implantierten Dotierstoffatome vom ersten Typ zu aktivieren (und das zumindest eine dritte Gebiet13 basierend auf den implantierten Gebieten 131 zu bilden), ab. Wenn zum Beispiel die implantierten Gebiete 131 nach dem ersten thermischen Prozess, der die Dotierstoffatome vom ersten und zweiten Typ der Grunddotierung diffundiert, gebildet werden, können schnell diffundierende Dotierstoffatome vom ersten Typ wie etwa Phosphor (P)-Atome verwendet werden, um die implantierten Gebiete 131 zu erzeugen. Bei diesem Beispiel werden die dritten Gebiete 13 basierend auf den implantierten Gebieten 131 in einem zweiten thermischen Prozess gebildet. In diesem Fall kann der zweite thermische Prozess ein spezieller Prozess zum Aktivieren der implantierten Dotierstoffatome vom ersten Typ sein und kann kurz genug sein, um eine signifikante Diffusion der implantierten Dotierstoffatome vom ersten Typ zu vermeiden.Forming the third areas 13, as in the 4A - 4B , 5A - 5B or 6A - 6C shown, but is not limited to, forming implanted areas 131 only in the mesa areas 111. It is also possible to form the implanted regions 131 by implanting first type dopant atoms over the first surface 101 such that they are only in the fill material 121 or such that they are located in both the mesa regions and the fill material are located to form. The size and position of the implanted regions 131 formed by implanting first type dopant atoms over the first surface 101 can be determined by an implantation mask 210 from that in 11 the type shown can be defined. The size and position of the implanted regions 131 required to form a particular type of third region 13 depends, among other things, on the diffusion coefficient of the implanted further dopant atoms of the first type and on the temperature and duration of the thermal process used to activate the implanted dopant atoms of the first type (and to form the at least a third region 13 based on the implanted regions 131). For example, if the implanted regions 131 are formed after the first thermal process that diffuses the dopant atoms of the first and second types of basic doping, fast-diffusing dopant atoms of the first type, such as phosphorus (P) atoms, may be used to form the implanted regions 131 to generate. In this example, the third regions 13 are formed based on the implanted regions 131 in a second thermal process. In this case, the second thermal process may be a special process for activating the implanted first type dopant atoms and may be short enough to avoid significant diffusion of the implanted first type dopant atoms.

Gemäß einem weiteren Beispiel beinhaltet das Bilden eines dritten Gebiets 13 des in den 4A - 4B dargestellten Typs das Bilden eines implantierten Gebiets 131 durch einen Blanket-Implantationsprozess, das heißt, einen Implantationsprozess, bei dem die weiteren Dotierstoffatome vom ersten Typ in das gesamte Oberflächengebiet, das die Mesa-Gebiete 111 und die durch das Füllmaterial 121 gefüllten Gräben enthält, implantiert werden.According to another example, forming a third region 13 includes the in the 4A - 4B of the type shown, forming an implanted region 131 by a blanket implantation process, that is, an implantation process in which the further dopant atoms of the first type are implanted into the entire surface region containing the mesa regions 111 and the trenches filled by the filler material 121 become.

12 zeigt eine vertikale Querschnittsansicht eines Abschnitts eines Superjunction-Transistorbauelements, das basierend auf dem Halbleiterkörper 100 gemäß einem der hierin zuvor erläuterten Beispiele gebildet wurde. Das erste, zweite und dritte Gebiet 11, 12, 13 4 8 Superjunction-Gebiet des Superjunction-Bauelements. Zusätzlich zu dem Superjunction-Gebiet enthält das Transistorbauelement mehrere Transistorzellen 2. Jede dieser Transistorzellen 2 enthält ein Body-Gebiet 21 vom zweiten Dotierungstyp, ein Source-Gebiet 22 vom ersten Dotierungstyp und eine Gate-Elektrode 23. Die Gate-Elektrode 23 ist benachbart zum Body-Gebiet 21 angeordnet und ist durch ein Gate-Dielektrikum 24 von dem Body-Gebiet 21 dielektrisch isoliert. 12 1 shows a vertical cross-sectional view of a portion of a superjunction transistor device formed based on the semiconductor body 100 according to one of the examples previously explained herein. The first, second and third regions 11, 12, 13 4 8 superjunction region of the superjunction device. In addition to the superjunction region, the transistor component contains a plurality of transistor cells 2. Each of these transistor cells 2 contains a body region 21 of the second doping type, a source region 22 of the first doping type and a gate electrode 23. The gate electrode 23 is adjacent to the Body region 21 is arranged and is dielectrically insulated from the body region 21 by a gate dielectric 24.

Bezug nehmend auf 12 sind die Gate-Elektroden 23 der einzelnen Transistorzellen mit einem gemeinsamen Gate-Knoten G verbunden. Außerdem sind die Source- und Body-Gebiete 22, 21 der einzelnen Transistorzellen mit einem gemeinsamen Source-Knoten S des Transistorbauelements verbunden. Verbindungen zwischen den Gate-Elektroden 23 und dem Gate-Knoten G und Verbindungen zwischen den Source- und Body-Gebieten 22, 21 und dem gemeinsamen Source-Knoten S sind in 12 nur schematisch dargestellt. Diese Verbindungen können auf eine herkömmliche Weise implementiert werden.Referring to 12 the gate electrodes 23 of the individual transistor cells are connected to a common gate node G. In addition, the source and body regions 22, 21 of the individual transistor cells are connected to a common source node S of the transistor component. Connections between the gate electrodes 23 and the gate node G and connections between the source and body regions 22, 21 and the common source node S are in 12 only shown schematically. These connections can be implemented in a conventional manner.

In dem Transistorbauelement gemäß 12 sind die ersten Gebiete vom ersten Dotierungstyp Driftgebiete und die zweiten Gebiete 12 vom zweiten Dotierungstyp sind Kompensationsgebiete. Gemäß einem Beispiel sind die Kompensationsgebiete 12 mit dem Source-Knoten S gekoppelt. Dazu können die Kompensationsgebiete 12 an die Body-Gebiete 21 der Transistorzellen 2 angrenzen, wobei diese Body-Gebiete 21, wie oben erläutert, mit dem Source-Knoten S verbunden sind.In the transistor component according to 12 the first regions of the first doping type are drift regions and the second regions 12 of the second doping type are compensation regions. According to one example, the compensation regions 12 are coupled to the source node S. For this purpose, the compensation areas 12 can adjoin the body areas 21 of the transistor cells 2, these body areas 21 being connected to the source node S, as explained above.

Das zumindest eine dritte Gebiet 13 ist in 12 nur schematisch dargestellt. Das zumindest eine dritte Gebiet 13 kann entsprechend einem der hier zuvor erläuterten Beispiele implementiert werden. Bezug nehmend auf die 5A - 5B, 6A - 6C und 8A - 8B kann der Halbleiterkörper 100 mehrere dritte Gebiete 13, die voneinander beabstandet sind, enthalten. Bei diesen Beispielen erstrecken sich Abschnitte der Kompensationsgebiete 12, die zu den dritten Gebieten 13 benachbart sind, in Richtung der ersten Oberfläche 101 und grenzen an die Body-Gebiete 21 an, so dass sie mit den Body-Gebieten 21 verbunden sind und über die Body-Gebiete 21 mit dem Source-Knoten S verbunden sind. Bezug nehmend auf das Obige sind bei dem Beispiel gemäß den 4A - 4B die zweiten Abschnitte 132 des dritten Gebiets 13 so gebildet, dass sie vom zweiten Dotierungstyp sind, so dass die Kompensationsgebiete 12 über diese zweiten Abschnitte 132 mit den Body-Gebieten 21 verbunden sind. Die Gate-Elektroden 23 dienen auf herkömmliche Weise dazu, leitende Kanäle in den Body-Gebieten 24 entlang der Gate-Dielektrika 24 zwischen den Source-Gebieten 22 und den Driftgebieten 11 zu steuern. Das Transistorbauelement befindet sich in einem Ein-Zustand (leitenden Zustand), wenn in den Body-Gebieten 21 entlang der Gate-Dielektrika 24 leitende Kanäle existieren.The at least a third area 13 is in 12 only shown schematically. The at least one third region 13 can be implemented according to one of the examples previously explained here. Referring to the 5A - 5B , 6A - 6C and 8A - 8B The semiconductor body 100 may contain a plurality of third regions 13 that are spaced apart from one another. In these examples, portions of the compensation regions 12 that are adjacent to the third regions 13 extend toward the first surface 101 and are adjacent to the body regions 21 so that they are connected to the body regions 21 and over the body -Areas 21 are connected to the source node S. Referring to the above, in the example according to the 4A - 4B the second sections 13 2 of the third region 13 are formed so that they are of the second doping type, so that the compensation regions 12 are connected to the body regions 21 via these second sections 13 2 . The gate electrodes 23 serve in a conventional manner to control conductive channels in the body regions 24 along the gate dielectrics 24 between the source regions 22 and the drift regions 11. The transistor component is in an on state (conducting state) when conductive channels exist in the body regions 21 along the gate dielectrics 24.

Abschnitte der Body-Gebiete 21, die an die Gate-Dielektrika 24 angrenzen, werden im Folgenden als Kanalgebiete bezeichnet. Das Transistorbauelement ist so implementiert, dass die Driftgebiete 11 und/oder die ersten Abschnitte 131 der dritten Gebiete 13 an die Kanalgebiete angrenzen, so dass im Ein-Zustand ein Strom zwischen den Source- und den Driftgebieten 22, 11 des Transistorbauelements fließen kann.Sections of the body regions 21 that adjoin the gate dielectrics 24 are referred to below as channel regions. The transistor component is implemented in such a way that the drift regions 11 and/or the first sections 13 1 of the third regions 13 adjoin the channel regions, so that in the on state a current can flow between the source and the drift regions 22, 11 of the transistor component.

Die Body-Gebiete 21 können durch Implantieren von Dotierstoffatomen vom zweiten Dotierungstyp über die erste Oberfläche 101 in den Halbleiterkörper 100 und durch Aktivieren der implantierten Dotierstoffatome gebildet werden. Die Source-Gebiete 22 können durch Implantieren von Dotierstoffatomen vom ersten Dotierungstyp über die erste Oberfläche 101 in den Halbleiterkörper 100 und durch Aktivieren der implantierten Dotierstoffatome gebildet werden. Das Aktivieren der implantierten Dotierstoffatome beinhaltet einen thermischen Prozess.The body regions 21 can be formed by implanting dopant atoms of the second doping type over the first surface 101 into the semiconductor body 100 and activating the implanted dopant atoms. The source regions 22 may be formed by implanting dopant atoms of the first doping type over the first surface 101 into the semiconductor body 100 and activating the implanted dopant atoms. Activating the implanted dopant atoms involves a thermal process.

Gemäß einem Beispiel werden die Dotierstoffatome zum Bilden der Body- und Source-Gebiete 21, 22 nach dem thermischen Prozess, der die ersten und zweiten Gebiete 11, 12 basierend auf der Grunddotierung bildet und der die dritten Gebiete 13 basierend auf den implantierten Gebieten 131 bildet, in den Halbleiterkörper 100 implantiert. Gemäß einem anderen Beispiel werden die Dotierstoffatome zum Bilden der Body- und Source-Gebiete 21, 22 vor dem thermischen Prozess, der die ersten, zweiten und dritten Gebiete 11, 12, 13 bildet, implantiert. Bei diesem Beispiel wird derselbe thermische Prozess zum Bilden der ersten, zweiten und dritten Gebiete 11, 12, 13 und zum Bilden der Body- und Source-Gebiete 21, 22 verwendet.According to one example, the dopant atoms are used to form the body and source regions 21, 22 after the thermal process that forms the first and second regions 11, 12 based on the base doping and that forms the third regions 13 based on the implanted regions 131 , implanted into the semiconductor body 100. According to another example, the dopant atoms to form the body and source regions 21, 22 are implanted prior to the thermal process that forms the first, second and third regions 11, 12, 13. In this example, the same thermal process is used to form the first, second and third regions 11, 12, 13 and to form the body and source regions 21, 22.

Gemäß einem Beispiel werden die Body-Gebiete 21 so gebildet, dass sie eine Dotierungskonzentration, die zwischen 1E16 cm-3 und 1E18 cm-3 beträgt, aufweisen, und die Source-Gebiete 22 werden so gebildet, dass sie eine Dotierungskonzentration, die zwischen 1E18 cm-3 und 1E21 cm-3 beträgt, aufweisen.According to one example, the body regions 21 are formed to have a doping concentration that is between 1E16 cm -3 and 1E18 cm -3 and the source regions 22 are formed to have a doping concentration that is between 1E18 cm -3 and 1E21 cm -3 .

Bezug nehmend auf 12 enthält das Transistorbauelement ein Drain-Gebiet 14, das mit einem Drain-Knoten D verbunden ist. Gemäß einem Beispiel wird das Drain-Gebiet 14 durch die zweite Halbleiterschicht 140 gebildet. Bezug nehmend auf das Obige kann die zweite Halbleiterschicht 140 ein Halbleitersubstrat 141 enthalten. Gemäß einem Beispiel wird das Drain-Gebiet 14 durch das Halbleitersubstrat gebildet. Die erste Halbleiterschicht 110 kann auf das Substrat aufgewachsen sein. Bei diesem Beispiel grenzen die Drift- und Kompensationsgebiete 11, 12 an das Drain-Gebiet 14. Gemäß einem weiteren Beispiel, das in 12 anhand gestrichelter Linien dargestellt ist, wird eine Pufferschicht 142 epitaktisch auf das Substrat 141 aufgewachsen. Bei diesem Beispiel bildet die Pufferschicht 142 ein Puffergebiet 15 des Transistorbauelements und die Drift- und Kompensationsgebiete 11, 12 grenzen an das Puffergebiet 15.Referring to 12 the transistor component contains a drain region 14 which is connected to a drain node D. According to one example, the drain region 14 is formed by the second semiconductor layer 140. Referring to the above, the second semiconductor layer 140 may include a semiconductor substrate 141. According to one example, the drain region 14 is formed by the semiconductor substrate. The first semiconductor layer 110 may be grown on the substrate. In this example, the drift and compensation areas 11, 12 border the drain area 14. According to a further example, which is shown in 12 is shown by dashed lines, a buffer layer 142 is grown epitaxially onto the substrate 141. In this example, the buffer layer 142 forms a buffer region 15 of the transistor component and the drift and compensation regions 11, 12 border the buffer region 15.

Gemäß einem Beispiel ist das Puffergebiet 15 vom ersten Dotierungstyp und besitzt eine niedrigere Dotierungskonzentration als das Drain-Gebiet 14. Gemäß einem Beispiel ist die Dotierungskonzentration des Drain-Gebiets 14 zwischen 1E18 cm-3 und 1E21 cm-3 gewählt und die Dotierungskonzentration des Puffergebiets 15 ist zwischen 5E14 cm-3 und 1E17 cm-3 gewählt.According to an example, the buffer region 15 is of the first doping type and has a lower doping concentration than the drain region 14. According to an example, the doping concentration of the drain region 14 is selected between 1E18 cm -3 and 1E21 cm -3 and the doping concentration of the buffer region 15 is chosen between 5E14 cm -3 and 1E17 cm -3 .

Das Transistorbauelement kann als Transistorbauelement vom Typ n oder als Transistorbauelement vom Typ p implementiert werden. Bei einem Bauelement vom Typ n sind die dotierten Gebiete vom ersten Dotierungstyp n-dotierte Gebiete und die dotierten Gebiete vom zweiten Dotierungstyp sind p-dotierte Gebiete. Bei einem Bauelement vom Typ p sind die dotierten Gebiete vom ersten Dotierungstyp p-dotierte Gebiete und die dotierten Gebiete vom zweiten Dotierungstyp sind n-dotierte Gebiete. Außerdem kann das Transistorbauelement als Anreicherungsbauelement oder als Verarmungsbauelement implementiert werden.The transistor device can be implemented as an n-type transistor device or as a p-type transistor device. For a device of type n, the doped regions are n-doped regions of the first doping type and the doped regions of the second doping type are p-doped regions. In a p-type device, the doped regions of the first doping type are p-doped regions and the doped regions of the second doping type are n-doped regions. In addition, the transistor device can be implemented as an enhancement device or as a depletion device.

Das Transistorbauelement schaltet abhängig von einer zwischen dem Gate-Knoten G und dem Source-Knoten S empfangenen Ansteuerspannung ein oder aus. Das Transistorbauelement befindet sich immer dann im Ein-Zustand, wenn die Ansteuerspannung höher ist als eine Schwellenspannung des Bauelements, so dass in den Body-Gebieten 21 entlang des Gate-Dielektrikums 24 ein leitender Kanal vorhanden ist. Zum Beispiel ist bei einem Anreicherungs-Bauelement vom Typ n die Schwellenspannung eine positive Spannung im Bereich von mehreren Volt.The transistor component switches on or off depending on a drive voltage received between the gate node G and the source node S. The transistor component is always in the on state when the drive voltage is higher than a threshold voltage of the component, so that a conductive channel is present in the body regions 21 along the gate dielectric 24. For example, for an n-type enhancement device, the threshold voltage is a positive voltage in the range of several volts.

Das Bauelement befindet sich immer dann im Aus-Zustand, wenn die leitenden Kanäle entlang der Gate-Dielektrika 24 unterbrochen sind und eine Spannung zwischen dem Drain-Knoten D und dem Source-Knoten S derart angelegt ist, dass p/n-Übergänge zwischen den Driftgebieten 11 und den Body-Gebieten 21 und/oder p/n-Übergänge zwischen den ersten Abschnitten 131 der Drittgebiete 13 und den Body-Gebieten 21 in Rückwärtsrichtung vorgespannt sind. In diesem Betriebsmodus werden in den Drift- und Kompensationsgebieten 11, 12 und dem zumindest einen dritten Gebiet 13 Raumladungsgebiete (Verarmungsgebiete) gebildet. Grundsätzlich gilt, je höher eine Stärke der zwischen dem Drain-Knoten D und dem Source-Knoten S angelegten Spannung ist, desto mehr dehnen sich die Verarmungsgebiete in den Drift- und Kompensationsgebieten 11, 12 und dem dritten Gebiet 13 aus. Die Ausdehnung der Verarmungsgebiete ist mit einem elektrischen Feld verbunden. Ein Lawinen-Durchbruch tritt auf, wenn die Stärke des elektrischen Feldes an einer beliebigen Stelle in dem Halbleiterkörper 100 einen kritischen Wert Ecrit erreicht. Dieser kritische Wert Ecrit hängt hauptsächlich von der Art des Halbleitermaterials des Halbleiterkörpers 100 ab und ist außerdem abhängig von der Dotierungskonzentration in den Gebieten, in denen sich das Verarmungsgebiet ausdehnt.The device is always in the off state when the conductive channels along the gate dielectrics 24 are interrupted and a voltage is applied between the drain node D and the source node S such that p / n junctions between the Drift areas 11 and the body areas 21 and / or p / n transitions between the first sections 13 1 of the third areas 13 and the body areas 21 are biased in the reverse direction. In this operating mode, space charge regions (depletion regions) are formed in the drift and compensation regions 11, 12 and the at least one third region 13. In principle, the higher the magnitude of the voltage applied between the drain node D and the source node S, the more the depletion regions in the drift and compensation regions 11, 12 and the third region 13 expand. The expansion of the depletion areas is associated with an electric field. An avalanche breakdown occurs when the strength of the electric field anywhere in the semiconductor body 100 reaches a critical value Ecrit. This critical value Ecrit depends mainly on the type of semiconductor material of the semiconductor body 100 and is also dependent on the doping concentration in the regions in which the depletion region extends.

13 ist ein Signaldiagramm, das in einem Halbleiterbauelement von dem in 12 dargestellten Typ den Betrag |Evert| der vertikalen Komponente des elektrischen Feldes an verschiedenen vertikalen Positionen des Halbleiterkörpers 100, wenn sich das Transistorbauelement im Aus-Zustand befindet, veranschaulicht. 13 zeigt das elektrische Feld entlang einer Kurve, die sich in der vertikalen Richtung z von der ersten Oberfläche 101 durch die erste Halbleiterschicht 110 in die zweite Halbleiterschicht 140 erstreckt. Im Aus-Zustand ist das elektrische Feld an jeder Position einer vertikalen Schnittebene im Wesentlichen gleich. Daher repräsentiert 13 das elektrische Feld in der vertikalen Richtung z an jeder horizontalen Position des Transistorbauelements. Das heißt, 13 repräsentiert das elektrische Feld entlang einer Kurve, die sich entweder durch eines der Driftgebiete 11 oder durch eines der Kompensationsgebiete 12 erstreckt. 13 is a signal diagram used in a semiconductor device from the in 12 shown type has the amount |E vert | the vertical component of the electric field at various vertical positions of the semiconductor body 100 when the transistor device is in the off state. 13 shows the electric field along a curve that extends in the vertical direction z from the first surface 101 through the first semiconductor layer 110 into the second semiconductor layer 140. In the off state, the electric field is essentially the same at every position of a vertical cutting plane. Therefore represented 13 the electric field in the vertical direction z at each horizontal position of the transistor device. That means, 13 represents the electric field along a curve that extends either through one of the drift regions 11 or through one of the compensation regions 12.

Bezug nehmend auf 13 tritt ein Maximum Emax des elektrischen Feldes an einer vertikalen Position, die in der vertikalen Richtung z, von der ersten Oberfläche 101 aus gesehen, unterhalb der Body-Gebiete 21 und oberhalb der vertikalen Position z2 eines unteren Endes des zumindest einen dritten Gebiets 13 liegt, auf. Das „untere Ende“ des zumindest einen dritten Gebiets 13 ist das Ende des zumindest einen dritten Gebiets 13, das dem Drain-Gebiet 14 zugewandt ist. In den 13 bezeichnet z1 die vertikale Position eines oberen Endes des zumindest einen dritten Gebiets 13. Das „obere Ende“ des zumindest einen dritten Gebiets 13 ist der ersten Oberfläche 101 zugewandt. Außerdem bezeichnet z0 die vertikale Position der ersten Oberfläche 101.Referring to 13 a maximum Emax of the electric field occurs at a vertical position which lies in the vertical direction z, viewed from the first surface 101, below the body regions 21 and above the vertical position z2 of a lower end of the at least one third region 13, on. The “lower end” of the at least one third region 13 is the end of the at least one third region 13 that faces the drain region 14. In the 13 z1 denotes the vertical position of an upper end of the at least one third region 13. The “upper end” of the at least one third region 13 faces the first surface 101. In addition, z0 denotes the vertical position of the first surface 101.

Bezug nehmend auf 13 ist das elektrische Feld im Aus-Zustand an jeder vertikalen Position zwischen der Position z2 des unteren Endes des zumindest einen dritten Gebiets 13 und einer Position z3 eines unteren Endes des Superjunction-Gebiets im Wesentlichen gleich. Das heißt, dass die Kurve, die das elektrische Feld repräsentiert, zwischen dem unteren Ende des zumindest einen dritten Gebiets 13 und dem unteren Ende des Superjunction-Gebiets, das die Drift- und Kompensationsgebiete 11, 12 enthält, im Wesentlichen horizontal verläuft. Das ist der Fall, weil an jeder vertikalen Position zwischen dem unteren Ende des zumindest einen dritten Gebiets 13 und dem unteren Ende des Superjunction-Gebiets die Menge von Dotierstoffatomen vom ersten Typ und die Menge von Dotierstoffatomen vom zweiten Typ im Wesentlichen ausgeglichen sind. In diesem Gebiet des Halbleiterkörpers 100 resultieren die Dotierstoffatome vom ersten Typ und die Dotierstoffatome vom zweiten Typ im Wesentlichen aus der Grunddotierung. Bezug nehmend auf das Obige enthält die Grunddotierung im Wesentlichen dieselbe Dotierungskonzentration von Dotierstoffatomen vom ersten Typ und Dotierstoffatomen vom zweiten Typ.Referring to 13 The electric field in the off state is substantially the same at any vertical position between the position z2 of the lower end of the at least one third region 13 and a position z3 of a lower end of the superjunction region. This means that the curve representing the electric field runs essentially horizontally between the lower end of the at least one third region 13 and the lower end of the superjunction region containing the drift and compensation regions 11, 12. This is the case because at each vertical position between the lower end of the at least a third region 13 and the lower end of the superjunction region, the amount of first type dopant atoms and the amount of second type dopant atoms are substantially balanced. In this region of the semiconductor body 100, the dopant atoms of the first type and the dopant atoms of the second type essentially result from the basic doping. Referring to the above, the base doping contains substantially the same doping concentration of first type dopant atoms and second type dopant atoms.

Die Zunahme des elektrischen Feldes in Richtung der ersten Oberfläche 101 derart, dass das Maximum (die Spitze) des elektrischen Feldes in dem Gebiet des zumindest einen dritten Gebiets 13 auftritt, resultiert aus einem Ungleichgewicht zwischen der Menge an Dotierstoffatomen vom ersten Typ und der Menge an Dotierstoffatomen vom zweiten Typ. Dieses Ungleichgewicht wird durch das Vorhandensein des zumindest einen dritten Gebiets 13 verursacht.The increase in the electric field towards the first surface 101 such that the maximum (peak) of the electric field occurs in the area of the at least a third area 13 results from an imbalance between the amount of dopant atoms of the first type and the amount of dopant atoms of the second type. This imbalance is caused by the presence of the at least one third region 13.

Das Transistorbauelement besitzt ein Spannungssperrvermögen, welches das Maximum der Drain-Source-Spannung zwischen dem Drain-Knoten D und dem Source-Knoten S, der das Transistorbauelement standhalten kann, ist. Ein Lawinen-Durchbruch tritt auf, wenn die Drain-Source-Spannung höher ist als das Spannungssperrvermögen. Beim Einsetzen eines Lawinen-Durchbruchs entspricht das Maximum Emax des elektrischen Feldes im Wesentlichen dem kritischen Wert Ecrit.The transistor device has a voltage blocking capacity, which is the maximum of the drain-source voltage between the drain node D and the source node S that the transistor device can withstand. An avalanche breakdown occurs when the drain-source voltage is higher than the voltage blocking capacity. When an avalanche breakthrough occurs, the maximum Emax of the electric field essentially corresponds to the critical value Ecrit.

Das Spannungssperrvermögen des Transistorbauelements ist im Wesentlichen durch das Integral des Betrags |Evert| des elektrischen Feldes entlang der vertikalen Richtung z gegeben. Das heißt, das Spannungssperrvermögen ist im Wesentlichen proportional zu der Fläche unter der Kurve, die den in 13 dargestellten Betrag des elektrischen Feldes repräsentiert. Das Vorhandensein des zumindest einen dritten Gebiets 13 bewirkt eine Verringerung des Spannungssperrvermögens im Vergleich zu einem Transistorbauelement, bei dem das zumindest eine dritte Gebiet 13 weggelassen ist. Das zumindest eine dritte Gebiet 13 erhöht jedoch die Robustheit des Transistorbauelements im Hinblick auf den sogenannten Egawa-Effekt. Dieser wird im Folgenden unter Bezugnahme auf die 14A und 14B erläutert.The voltage blocking capacity of the transistor component is essentially determined by the integral of the amount |Evert| of the electric field along the vertical direction z. That is, the voltage blocking capacity is essentially proportional to the area under the curve corresponding to the in 13 represented amount of the electric field. The presence of the at least one third region 13 causes a reduction in the voltage blocking capacity compared to a transistor component in which the at least one third region 13 is omitted. However, the at least one third region 13 increases the robustness of the transistor component with regard to the so-called Egawa effect. This is explained below with reference to the 14A and 14B explained.

14A zeigt den Betrag des elektrischen Feldes in einem Superjunction-Gebiet, in dem Dotierstoffatome vom ersten Typ und Dotierstoffatome vom zweiten Typ perfekt ausgeglichen sind. In 14 repräsentiert z10 die vertikale Position der Grenzfläche zwischen dem Body-Gebiet und dem Superjunction-Gebiet, und z30 repräsentiert die vertikale Position der Grenzfläche zwischen dem Superjunction-Gebiet und dem Drain-Gebiet. 14A zeigt den Betrag des elektrischen Feldes in einem statischen Zustand des Transistorbauelements beim Einsetzen des Lawinendurchbruchs. Der statische Zustand beinhaltet, dass kein Lawinen-Strom durch das Transistorbauelement fließt. Die Drain-Source-Spannung, bei der der Lawinen-Durchbruch auftritt, ist proportional zu der Fläche unter der Kurve 301, die den Betrag des elektrischen Feldes in 14A repräsentiert. 14A shows the magnitude of the electric field in a superjunction region in which first-type dopant atoms and second-type dopant atoms are perfectly balanced. In 14 z10 represents the vertical position of the interface between the body region and the superjunction region, and z30 represents the vertical position of the interface between the superjunction region and the drain region. 14A shows the magnitude of the electric field in a static state of the transistor component when the avalanche breakdown occurs. The static state means that no avalanche current flows through the transistor device. The drain-source voltage at which the avalanche breakdown occurs is proportional to the area under curve 301, which is the magnitude of the electric field in 14A represented.

In 14B zeigt die Kurve 302 den Betrag des elektrischen Feldes in einem Lawinen-Zustand, in dem ein Lawinen-Strom durch das Superjunction-Gebiet fließt. Dieser Lawinen-Strom kann zu einem lokalen Anstieg von Ladungsträgern in einem Gebiet nahe dem Drain-Gebiet des Transistorbauelements (das heißt, nahe der vertikalen Position z30) führen. Dieser lokale Anstieg von Ladungsträgern kann die Auswirkung besitzen, dass der Betrag des elektrischen Feldes an der Position, die das lokale Maximum von Ladungsträgern enthält, auf den kritischen Wert Ecrit festgesteckt („pinned“) wird und dass der Betrag des elektrischen Feldes innerhalb des Superjunction-Gebietes abnimmt. Die Fläche unter der Kurve 302 ist kleiner als die Fläche unter der Kurve 301, so dass die maximale Drain-Source-Spannung bei Einsetzen des Lawinen-Stroms abnimmt. Dies ist als Egawa-Effekt bekannt. Dieser Effekt kann zu einer Stromfilamentierung führen und kann bewirken, dass das Bauelement beschädigt wird.In 14B Curve 302 shows the magnitude of the electric field in an avalanche state in which an avalanche current flows through the superjunction region. This avalanche current can lead to a local increase in charge carriers in an area near the drain region of the transistor device (i.e., near the vertical position z30). This local increase in charge carriers may have the effect of pinning the magnitude of the electric field at the position containing the local maximum of charge carriers to the critical value Ecrit and increasing the magnitude of the electric field within the superjunction area decreases. The area under curve 302 is smaller than the area under curve 301, so that the maximum drain-source voltage decreases at the onset of the avalanche current. This is known as the Egawa effect. This effect can lead to current filamentation and can cause the device to become damaged.

Bei dem Transistorbauelement gemäß 12 kann ein lokaler Anstieg von Ladungsträgern in dem Superjunction-Gebiet aufgrund eines Lawinen-Stroms zu einem Anstieg des Betrags des elektrischen Feldes in Richtung des Drain-Gebiets 14 führen. Dies ist in 13 anhand gestrichelter Linien dargestellt. Da das Maximum des elektrischen Feldes immer noch im Gebiet des dritten Gebietes 13 auftritt, führt der Anstieg des elektrischen Feldes in Richtung des Drain-Gebietes 14 zu einem Anstieg der Drain-Source-Spannung (das heißt, es kommt zu einer Vergrößerung der Fläche unterhalb der Kurve), was der Gefahr einer Stromfilamentierung entgegenwirkt.In the transistor component according to 12 a local increase in charge carriers in the superjunction region due to an avalanche current can lead to an increase in the magnitude of the electric field in the direction of the drain region 14. This is in 13 shown using dashed lines. Since the maximum of the electric field still occurs in the area of the third region 13, the increase in the electric field towards the drain region 14 leads to an increase in the drain-source voltage (that is, there is an increase in the area below the curve), which counteracts the risk of current filamentation.

Bezug nehmend auf das Obige erhöht das zumindest eine dritte Gebiet 13 lokal die Dotierungskonzentration der Dotierstoffatome vom ersten Typ in dem Superjunction-Gebiet in einem Abschnitt nahe der Body-Gebiete 21, so dass das Maximum des elektrischen Feldes in diesem Gebiet auftritt und so, dass eine „Sicherheitsmarge“ für einen lokalen Anstieg des elektrischen Feldes in Richtung des Drain-Gebiets 14 nach dem Einsetzen eines Lawinen-Stroms besteht.Referring to the above, the at least a third region 13 locally increases the doping concentration of the first type dopant atoms in the superjunction region in a portion near the body regions 21 so that the maximum of the electric field occurs in this region and so that There is a “safety margin” for a local increase in the electric field in the direction of the drain region 14 after the onset of an avalanche current.

Der Lawinen-Strom enthält Ladungsträger eines ersten Typs (wie etwa Elektronen), die in den Driftgebieten 11 zu dem Drain-Gebiet 14 fließen, und Ladungsträger eines zweiten Typs (wie etwa Löcher), die in dem Kompensationsgebiet 12 zu den Body-Gebieten 21 fließen. Dritte Gebiete 13 gemäß den in den 5A - 5B und 6A - 6C dargestellten Beispielen verengen die Querschnittsfläche der Kompensationsgebiete 12 in Richtung der Body-Gebiete 21 und bewirken daher eine Filamentierung des Stroms der Ladungsträger des zweiten Typs in den Kompensationsgebieten 12. Eine solche Stromfilamentierung bewirkt einen lokalen Anstieg der Stromdichte der Ladungsträger vom zweiten Typ, wobei ein solcher lokaler Anstieg der Stromdichte der Ladungsträger vom zweiten Typ einen Lawinen-Durchbruch in den Kompensationsgebieten 12 fördert. Genauer ausgedrückt, ein Lawinen-Durchbruch tritt auf, wenn ein hohes elektrisches Feld vorhanden ist und wenn Ladungsträger verfügbar sind, die eine Stoßionisation verursachen. Ein lokaler Anstieg der Ladungsträgerdichte fördert eine solche Stoßionisation und damit einen Lawinen-Durchbruch. Ein Lawinen-Durchbruch, der in dem Kompensationsgebiet 12 auftritt, trägt dazu bei, die Robustheit des Transistorbauelements weiter zu erhöhen.The avalanche current contains charge carriers of a first type (such as electrons) that flow in the drift regions 11 to the drain region 14, and charge carriers of a second type (such as holes) that flow in the compensation region 12 to the body regions 21 flow. Third areas 13 according to the 5A - 5B and 6A - 6C Examples shown narrow the cross-sectional area of the compensation regions 12 in the direction of the body regions 21 and therefore cause a filamentation of the current of the charge carriers of the second type in the compensation regions 12. Such current filamentation causes a local increase in the current density of the charge carriers of the second type, such local increase in the current density of the charge carriers of the second type promotes an avalanche breakthrough in the compensation regions 12. More specifically, an avalanche breakthrough occurs when a high electrical field is present and if charge carriers are available that cause impact ionization. A local increase in charge carrier density promotes such impact ionization and thus an avalanche breakthrough. An avalanche breakdown that occurs in the compensation region 12 helps to further increase the robustness of the transistor device.

Gemäß einem in 15 dargestellten Beispiel beinhaltet das Verfahren zum Bilden des Superjunction-Gebietes weiterhin das Implantieren von Dotierstoffatomen vom zweiten Dotierungstyp über Böden 106 der Gräben 103 in die zweite Halbleiterschicht 140, um zweite implantierte Gebiete 161 zu bilden.According to one in 15 In the example shown, the method for forming the superjunction region further includes implanting dopant atoms of the second doping type via bottoms 106 of the trenches 103 into the second semiconductor layer 140 to form second implanted regions 161.

Bezug nehmend auf 16, die eine vertikale Querschnittsansicht des fertigen Transistorbauelements zeigt, werden in dem Temperaturprozess in der zweiten Halbleiterschicht 140 dotierte Gebiete 16, die Dotierstoffatome vom zweiten Dotierungstyp enthalten, gebildet. Gemäß einem Beispiel werden diese dotierten Gebiete 16 hauptsächlich in oder nahe bei dem Puffergebiet 15 gebildet.Referring to 16 , which shows a vertical cross-sectional view of the finished transistor device, doped regions 16 containing dopant atoms of the second doping type are formed in the second semiconductor layer 140 in the temperature process. According to one example, these doped regions 16 are formed primarily in or near the buffer region 15.

Bezug nehmend auf 17, die den Betrag |E| des elektrischen Feldes im Sperrzustand eines Transistorbauelements von dem in 16 dargestellten Typ zeigt, verursachen die dotierten Gebiete 16 vom zweiten Dotierungstyp eine zweite Spitze des elektrischen Feldes in dem Puffergebiet 15. Gemäß einem Beispiel sind die Implantationsdosen zum Bilden der ersten implantierten Gebiete 131 und der zweiten implantierten Gebiete 161 so aneinander angepasst, dass die erste Spitze, die durch die dritten Gebiete 13 verursacht wird, höher ist als die zweite Spitze, die durch die zweiten Gebiete 16 verursacht wird. Das Vorhandensein der zweiten Gebiete 16 führt zu einem Anstieg des Spannungssperrvermögens.Referring to 17 , which has the amount |E| of the electric field in the off state of a transistor component from the in 16 As shown in the type shown, the doped regions 16 of the second doping type cause a second peak of the electric field in the buffer region 15. According to one example, the implantation doses for forming the first implanted regions 131 and the second implanted regions 161 are matched to one another so that the first peak , caused by the third regions 13, is higher than the second peak caused by the second regions 16. The presence of the second regions 16 leads to an increase in the voltage blocking capacity.

Bei dem in 12 dargestellten Beispiel handelt es sich bei den Gate-Elektroden 23 um Graben-Elektroden, welches Elektroden, die sich in Gate-Gräben befinden, sind. Die Gate-Gräben erstrecken sich von der ersten Oberfläche 101 in den Halbleiterkörper 100. Das Implementieren der Transistorzellen 2 mit Graben-Gate-Elektroden ist jedoch nur ein Beispiel. Es ist auch möglich, die Transistorzellen 2 mit planaren Gate-Elektroden, welches oberhalb der ersten Oberfläche 101 des Halbleiterkörpers 100 befindliche Gate-Elektroden sind, zu implementieren.At the in 12 In the example shown, the gate electrodes 23 are trench electrodes, which are electrodes that are located in gate trenches. The gate trenches extend from the first surface 101 into the semiconductor body 100. However, implementing the transistor cells 2 with trench gate electrodes is only one example. It is also possible to implement the transistor cells 2 with planar gate electrodes, which are gate electrodes located above the first surface 101 of the semiconductor body 100.

Ein Beispiel für Transistorzellen 2, die mit planaren Gate-Elektroden 23 implementiert sind, ist in 18 schematisch dargestellt. Es ist anzumerken, dass 18 nur einen oberen Abschnitt der ersten Halbleiterschicht 110, in dem die Transistorzellen 2 implementiert sind, zeigt. Das Drain-Gebiet 14 und das optionale Puffergebiet 15 sind in 18 nicht dargestellt.An example of transistor cells 2 implemented with planar gate electrodes 23 is shown in FIG 18 shown schematically. It should be noted that 18 only shows an upper section of the first semiconductor layer 110, in which the transistor cells 2 are implemented. The drain region 14 and the optional buffer region 15 are in 18 not shown.

Bei den Transistorbauelementen gemäß den 12 und 18 ist jedes der ersten und zweiten Gebiete 11, 12 des Superjunction-Gebietes ein langgestrecktes Gebiet und jedes der Body- und Source-Gebiete 21, 22 der Transistorzellen 2 ist ein langgestrecktes Gebiet. Bei den Beispielen gemäß den 12 und 18 erstrecken sich die langgestreckten ersten und zweiten Gebiete 11, 12 und die langgestreckten Body- und Source-Gebiete 21, 22 lateral in derselben Richtung wie etwa der zweiten lateralen Richtung y.In the transistor components according to 12 and 18 each of the first and second regions 11, 12 of the superjunction region is an elongated region and each of the body and source regions 21, 22 of the transistor cells 2 is an elongated region. In the examples according to 12 and 18 The elongated first and second regions 11, 12 and the elongated body and source regions 21, 22 extend laterally in the same direction as approximately the second lateral direction y.

Einige der oben erläuterten Aspekte werden im Folgenden unter Bezugnahme auf nummerierte Beispiele zusammengefasst.Some of the aspects discussed above are summarized below with reference to numbered examples.

Beispiel 1. Verfahren, das beinhaltet: Bilden von Gräben in einer ersten Halbleiterschicht eines Halbleiterkörpers, so dass Mesa-Gebiete zwischen den Gräben gebildet werden, wobei die erste Halbleiterschicht eine Grunddotierung aus Dotierstoffatomen eines ersten Dotierungstyps und Dotierstoffatomen eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps enthält, und wobei die Dotierstoffatome vom zweiten Dotierungstyp einen vom Diffusionskoeffizienten der Dotierstoffatome vom ersten Dotierungstyp verschiedenen Diffusionskoeffizienten aufweisen; Füllen der Gräben mit einem monokristallinen Halbleitermaterial; und Durchführen eines ersten thermischen Prozesses, so dass erste Gebiete mit einer effektiven Dotierung vom ersten Dotierungstyp basierend auf den in der Grunddotierung enthaltenen Dotierstoffatomen vom ersten Dotierungstyp gebildet werden, und zweite Gebiete mit einer effektiven Dotierung vom zweiten Dotierungstyp basierend auf den in der Grunddotierung enthaltenen Dotierstoffatomen vom zweiten Dotierungstyp gebildet werden, wobei das Verfahren weiterhin beinhaltet: Implantieren weiterer Dotierstoffatome vom ersten Dotierungstyp in die erste Halbleiterschicht, um zumindest ein erstes implantiertes Gebiet zu bilden; und Aktivieren der implantierten weiteren Dotierstoffatome vom ersten Dotierungstyp, um zumindest ein drittes Gebiet zu bilden.Example 1. A method including: forming trenches in a first semiconductor layer of a semiconductor body so that mesa regions are formed between the trenches, the first semiconductor layer having a base doping of dopant atoms of a first doping type and dopant atoms of a second doping type complementary to the first doping type contains, and wherein the dopant atoms of the second doping type have a diffusion coefficient different from the diffusion coefficient of the dopant atoms of the first doping type; filling the trenches with a monocrystalline semiconductor material; and performing a first thermal process so that first regions are formed with an effective doping of the first doping type based on the dopant atoms of the first doping type contained in the base doping, and second regions with an effective doping of the second doping type based on the dopant atoms included in the base doping of the second doping type, the method further comprising: implanting further dopant atoms of the first doping type into the first semiconductor layer to form at least a first implanted region; and activating the implanted further dopant atoms of the first doping type to form at least a third region.

Beispiel 2. Verfahren nach Beispiel 1, wobei das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp in Seitenwände der Gräben vor dem Füllen der Gräben beinhaltet.Example 2. The method of Example 1, wherein implanting the further dopant atoms of the first doping type includes implanting the further dopant atoms of the first doping type into sidewalls of the trenches prior to filling the trenches.

Beispiel 3. Verfahren nach Beispiel 1, wobei das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp über eine erste Oberfläche der ersten Halbleiterschicht in die erste Halbleiterschicht beinhaltet.Example 3. Method according to Example 1, wherein implanting the further dopant atoms of the first doping type involves implanting the further Dopant atoms of the first doping type are included in the first semiconductor layer via a first surface of the first semiconductor layer.

Beispiel 4. Verfahren nach Beispiel 3, wobei das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp nach dem Füllen der Gräben beinhaltet.Example 4. Method according to Example 3, wherein implanting the further dopant atoms of the first doping type includes implanting the further dopant atoms of the first doping type after filling the trenches.

Beispiel 5. Verfahren nach Beispiel 4, wobei die implantierten Gebiete vor dem ersten thermischen Prozess gebildet werden, und wobei der erste thermische Prozess die implantierten weiteren Dotierstoffatome vom ersten Dotierungstyp aktiviert, um das zumindest eine dritte Gebiet zu bilden.Example 5. Method according to Example 4, wherein the implanted regions are formed before the first thermal process, and wherein the first thermal process activates the implanted further dopant atoms of the first doping type to form the at least a third region.

Beispiel 6. Verfahren nach Beispiel 4, wobei die implantierten Gebiete nach dem ersten thermischen Prozess gebildet werden, und wobei das Aktivieren der implantierten weiteren Dotierstoffatome vom ersten Dotierungstyp, um das zumindest eine dritte Gebiet zu bilden, einen zweiten thermischen Prozess beinhaltet.Example 6. The method of Example 4, wherein the implanted regions are formed after the first thermal process, and wherein activating the implanted further dopant atoms of the first doping type to form the at least a third region involves a second thermal process.

Beispiel 7. Verfahren nach einem der vorhergehenden Beispiele, wobei das zumindest eine erste implantierte Gebiet mehrere erste implantierte Gebiete, die in einer lateralen Richtung der ersten Halbleiterschicht voneinander beabstandet sind, enthält, so dass die dritten Gebiete nach dem Temperaturprozess in der lateralen Richtung voneinander beabstandet sind.Example 7. The method according to any one of the preceding examples, wherein the at least one first implanted region includes a plurality of first implanted regions spaced apart from one another in a lateral direction of the first semiconductor layer, such that the third regions are spaced apart from one another in the lateral direction after the temperature process are.

Beispiel 8. Verfahren nach einem der vorhergehenden Beispiele, wobei die erste Halbleiterschicht eine Dicke in einer vertikalen Richtung aufweist, und wobei die ersten implantierten Gebiete so gebildet werden, dass eine Abmessung der ersten implantierten Gebiete in der vertikalen Richtung weniger als 25% der Dicke der ersten Halbleiterschicht beträgt.Example 8. The method according to any one of the preceding examples, wherein the first semiconductor layer has a thickness in a vertical direction, and wherein the first implanted regions are formed such that a dimension of the first implanted regions in the vertical direction is less than 25% of the thickness of the first semiconductor layer.

Beispiel 9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das zumindest eine erste implantierte Gebiet so gebildet wird, dass es eine flächenspezifische vertikale Dotierstoffdosis, die zwischen 5% und 40% einer Durchbruchladung des Halbleitermaterials der ersten Halbleiterschicht beträgt, aufweist.Example 9. The method according to any one of the preceding claims, wherein the at least one first implanted region is formed such that it has an area-specific vertical dopant dose that is between 5% and 40% of a breakdown charge of the semiconductor material of the first semiconductor layer.

Beispiel 10. Verfahren nach einem der Beispiele 1 bis 9, wobei die Dotierstoffatome vom ersten Dotierungstyp Atome eines ersten Elementes enthalten, wobei die Dotierstoffatome vom zweiten Dotierungstyp Atome eines zweiten Elements enthalten, und wobei die weiteren Dotierstoffatome vom ersten Dotierungstyp Atome eines von dem ersten Element verschiedenen dritten Elements enthalten.Example 10. Method according to one of Examples 1 to 9, wherein the dopant atoms of the first doping type contain atoms of a first element, the dopant atoms of the second doping type containing atoms of a second element, and wherein the further dopant atoms of the first doping type contain atoms of one of the first element contain various third elements.

Beispiel 11. Verfahren nach Beispiel 10, wobei das erste Element Arsen ist, das zweite Element Bor ist, und das dritte Element Phosphor ist.Example 11. The method of Example 10, wherein the first element is arsenic, the second element is boron, and the third element is phosphorus.

Beispiel 12. Verfahren nach Beispiel 10, wobei das erste Element Antimon ist, das zweite Element Bor ist, und das dritte Element Phosphor oder Arsen ist.Example 12. The method of Example 10, wherein the first element is antimony, the second element is boron, and the third element is phosphorus or arsenic.

Beispiel 13. Verfahren nach einem der Beispiele 1 bis 9, wobei die Dotierstoffatome vom ersten Dotierungstyp Atome eines ersten Elements aufweisen, wobei die Dotierstoffatome vom zweiten Dotierungstyp Atome eines zweiten Elements enthalten, und wobei die weiteren Dotierstoffatome vom ersten Dotierungstyp Atome des ersten Elements enthalten.Example 13. Method according to one of Examples 1 to 9, wherein the dopant atoms of the first doping type contain atoms of a first element, wherein the dopant atoms of the second doping type contain atoms of a second element, and wherein the further dopant atoms of the first doping type contain atoms of the first element.

Beispiel 14. Verfahren nach Beispiel 13, wobei das erste Element Arsen ist, und das zweite Element Bor ist.Example 14. The method of Example 13, wherein the first element is arsenic and the second element is boron.

Beispiel 15. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin beinhaltet: Bilden mehrerer Transistorzellen, die jeweils ein Body-Gebiet vom zweiten Dotierungstyp, ein Source-Gebiet vom ersten Dotierungstyp und eine Gate-Elektrode, die benachbart zu dem Body-Gebiet angeordnet und durch ein Gate-Dielektrikum von dem Body-Gebiet dielektrisch isoliert ist, enthalten.Example 15. The method according to any one of the preceding claims, further comprising: forming a plurality of transistor cells, each having a body region of the second doping type, a source region of the first doping type and a gate electrode arranged adjacent to the body region and is dielectrically isolated from the body region by a gate dielectric.

Beispiel 16. Verfahren nach Beispiel 15, wobei die Transistorzellen so gebildet werden, dass jedes Body-Gebiet zumindest an ein zweites Gebiet und an das zumindest eine dritte Gebiet angrenzt.Example 16. Method according to Example 15, wherein the transistor cells are formed such that each body region is adjacent to at least a second region and to the at least a third region.

Beispiel 17. Verfahren nach einem der vorhergehenden Beispiele, wobei die Gräben so gebildet werden, dass sie ein Aspektverhältnis von mehr als 5:1, mehr als 7:1 oder mehr als 12:1 aufweisen.Example 17. The method of any of the preceding examples, wherein the trenches are formed to have an aspect ratio of greater than 5:1, greater than 7:1, or greater than 12:1.

Beispiel 18. Verfahren nach einem der vorhergehenden Beispiele, wobei jede von einer ersten Dotierungskonzentration der Dotierstoffatome vom ersten Dotierungstyp und einer zweiten Dotierungskonzentration der Dotierstoffatome vom zweiten Dotierungstyp, die in der Grunddotierung enthalten sind, weniger als 1% von einem Durchschnitt der ersten und zweiten Dotierungskonzentration abweicht.Example 18. The method according to any one of the preceding examples, wherein each of a first doping concentration of the first doping type dopant atoms and a second doping concentration of the second doping type dopant atoms included in the base doping is less than 1% of an average of the first and second doping concentrations differs.

Beispiel 19. Verfahren nach einem der vorhergehenden Beispiele, wobei der Halbleiterkörper weiterhin eine zweite Halbleiterschicht vom ersten Dotierungstyp enthält, wobei die erste Halbleiterschicht auf der zweiten Halbleiterschicht gebildet wird.Example 19. The method according to any one of the preceding examples, wherein the semiconductor body further contains a second semiconductor layer of the first doping type, the first semiconductor layer being formed on the second semiconductor layer.

Beispiel 20. Verfahren nach Beispiel 19, wobei die Gräben so gebildet werden, dass sie sich von einer ersten Oberfläche der ersten Halbleiterschicht durch die erste Halbleiterschicht in die zweite Halbleiterschicht erstrecken.Example 20. The method of Example 19, wherein the trenches are formed so that they extend from a first surface of the first semiconductor layer extend through the first semiconductor layer into the second semiconductor layer.

Beispiel 21. Verfahren nach Beispiel 19 oder 20, wobei die zweite Halbleiterschicht eine erste Teilschicht und eine zweite Teilschicht, die zwischen der ersten Teilschicht und der ersten Halbleiterschicht angeordnet ist, enthält, wobei die erste Teilschicht eine höhere Dotierungskonzentration als die zweite Teilschicht aufweist.Example 21. The method according to Example 19 or 20, wherein the second semiconductor layer includes a first sublayer and a second sublayer arranged between the first sublayer and the first semiconductor layer, the first sublayer having a higher doping concentration than the second sublayer.

Beispiel 22. Verfahren nach Beispiel 21, wobei die Gräben so gebildet werden, dass sie sich in die zweite Teilschicht erstrecken und von der ersten Teilschicht beabstandet sind.Example 22. The method of Example 21, wherein the trenches are formed to extend into the second sublayer and spaced from the first sublayer.

Beispiel 23. Verfahren nach Beispiel 21, wobei die Gräben so gebildet werden, dass sie sich durch die zweite Teilschicht in die erste Teilschicht erstrecken.Example 23. The method of Example 21, wherein the trenches are formed to extend through the second sublayer into the first sublayer.

Beispiel 24. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin beinhaltet: Implantieren weiterer zweiter Dotierstoffatome vom zweiten Dotierungstyp in Böden der Gräben vor dem Füllen der Gräben mit dem monokristallinen Halbleitermaterial.Example 24. The method of any preceding claim, further comprising: implanting further second dopant atoms of the second doping type into bottoms of the trenches prior to filling the trenches with the monocrystalline semiconductor material.

Beispiel 25. Verfahren nach Beispiel 24, wobei die weiteren Dotierstoffatome vom zweiten Dotierungstyp Atome vom selben Element wie die in der Grunddotierung enthaltenen Dotierstoffatome vom zweiten Dotierungstyp enthalten.Example 25. Method according to Example 24, wherein the further dopant atoms of the second doping type contain atoms of the same element as the dopant atoms of the second doping type contained in the basic doping.

Beispiel 26. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Halbleiterschicht monokristallines Silizium enthält.Example 26. The method according to any one of the preceding claims, wherein the first semiconductor layer contains monocrystalline silicon.

Beispiel 27. Superjunction-Transistorbauelement, das enthält: mehrere Transistorzellen, die jeweils ein Body-Gebiet, ein Source-Gebiet und eine Gate-Elektrode, die durch ein Gate-Dielektrikum von dem Body-Gebiet dielektrisch isoliert ist, enthalten; ein Superjunction-Gebiet, das an die Body-Gebiete der Transistorzellen angrenzt, wobei das Superjunction-Gebiet mehrere erste Gebiete eines ersten Dotierungstyps und mehrere zweite Gebiete eines zweiten Dotierungstyps, die in einer lateralen Richtung einer ersten Halbleiterschicht abwechselnd angeordnet sind, enthält, wobei die ersten Gebiete und die zweiten Gebiete Dotierstoffatome, die aus einem epitaktischen Wachstumsprozess der ersten Halbleiterschicht resultieren, enthalten, wobei das Superjunction-Gebiet weiterhin zumindest ein drittes Gebiet, das die ersten und zweiten Gebiet in Abschnitten, die an die Bodyregionen angrenzen, überlappt, enthält, wobei die dritten Gebiete weitere Dotierstoffatome vom ersten Typ, die aus einem Implantationsprozess resultieren, enthalten.Example 27. Superjunction transistor device comprising: a plurality of transistor cells each including a body region, a source region and a gate electrode dielectrically isolated from the body region by a gate dielectric; a superjunction region adjacent to the body regions of the transistor cells, the superjunction region containing a plurality of first regions of a first doping type and a plurality of second regions of a second doping type which are arranged alternately in a lateral direction of a first semiconductor layer, wherein the the first regions and the second regions contain dopant atoms resulting from an epitaxial growth process of the first semiconductor layer, the superjunction region further containing at least a third region which overlaps the first and second regions in sections adjacent to the body regions, wherein the third regions contain further dopant atoms of the first type resulting from an implantation process.

Beispiel 28. Superjunction-Transistorbauelement nach Beispiel 27, wobei das zumindest eine dritte Gebiet mehrere dritte Gebiete, die voneinander beabstandet sind, enthält.Example 28. Superjunction transistor device according to Example 27, wherein the at least one third region includes a plurality of third regions spaced apart from one another.

Claims (28)

Verfahren, das aufweist: Bilden von Gräben (103) in einer ersten Halbleiterschicht (110) eines Halbleiterkörpers (100), so dass Mesa-Gebiete (111) zwischen den Gräben (103) gebildet werden, wobei die erste Halbleiterschicht (110) eine Grunddotierung aus Dotierstoffatomen eines ersten Dotierungstyps und Dotierstoffatomen eines zu dem ersten Dotierungstyp komplementären zweiten Dotierungstyps enthält, und wobei die Dotierstoffatome vom zweiten Dotierungstyp einen vom Diffusionskoeffizienten der Dotierstoffatome vom ersten Dotierungstyp verschiedenen Diffusionskoeffizienten aufweisen; Füllen der Gräben (103) mit einem monokristallinen Halbleitermaterial (121); und Durchführen eines ersten thermischen Prozesses, so dass erste Gebiete (11) mit einer effektiven Dotierung vom ersten Dotierungstyp basierend auf den in der Grunddotierung enthaltenen Dotierstoffatomen vom ersten Dotierungstyp gebildet werden, und zweite Gebiete (12) mit einer effektiven Dotierung vom zweiten Dotierungstyp basierend auf den in der Grunddotierung enthaltenen Dotierstoffatomen vom zweiten Dotierungstyp gebildet werden, wobei das Verfahren weiterhin aufweist: Implantieren weiterer Dotierstoffatome vom ersten Dotierungstyp in die erste Halbleiterschicht (110), um zumindest ein erstes implantiertes Gebiet (131) zu bilden; und Aktivieren der implantierten weiteren Dotierstoffatome vom ersten Dotierungstyp, um zumindest ein drittes Gebiet (13) zu bilden.Process comprising: Forming trenches (103) in a first semiconductor layer (110) of a semiconductor body (100), so that mesa regions (111) are formed between the trenches (103), wherein the first semiconductor layer (110) has a base doping of dopant atoms of a first doping type and dopant atoms of a second doping type complementary to the first doping type, and wherein the second doping type dopant atoms have a diffusion coefficient different from the diffusion coefficient of the first doping type dopant atoms; filling the trenches (103) with a monocrystalline semiconductor material (121); and Carrying out a first thermal process so that first regions (11) are formed with an effective doping of the first doping type based on the dopant atoms of the first doping type contained in the basic doping, and second regions (12) with an effective doping of the second doping type based on the Dopant atoms of the second doping type contained in the basic doping are formed, wherein the method further comprises: implanting further dopant atoms of the first doping type into the first semiconductor layer (110) to form at least a first implanted region (131); and Activating the implanted further dopant atoms of the first doping type to form at least a third region (13). Verfahren nach Anspruch 1, wobei das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp in Seitenwände (104, 105) der Gräben (103) vor dem Füllen der Gräben (103) aufweist.Procedure according to Claim 1 , wherein implanting the further dopant atoms of the first doping type comprises implanting the further dopant atoms of the first doping type into side walls (104, 105) of the trenches (103) before filling the trenches (103). Verfahren nach Anspruch 1, wobei das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp über eine erste Oberfläche (101) der ersten Halbleiterschicht (110) in die erste Halbleiterschicht (110) aufweist.Procedure according to Claim 1 , wherein implanting the further dopant atoms of the first doping type comprises implanting the further dopant atoms of the first doping type into the first semiconductor layer (110) via a first surface (101) of the first semiconductor layer (110). Verfahren nach Anspruch 3, wobei das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp das Implantieren der weiteren Dotierstoffatome vom ersten Dotierungstyp nach dem Füllen der Gräben (103) aufweist.Procedure according to Claim 3 , wherein implanting the further dopant atoms of the first doping type comprises implanting the further dopant atoms of the first doping type after filling the trenches (103). Verfahren nach Anspruch 4, wobei die implantierten Gebiete (131) vor dem ersten thermischen Prozess gebildet werden, und wobei der erste thermische Prozess die implantierten weiteren Dotierstoffatome vom ersten Dotierungstyp aktiviert, um das zumindest eine dritte Gebiet (13) zu bilden.Procedure according to Claim 4 , wherein the implanted regions (131) are formed before the first thermal process, and wherein the first thermal process activates the implanted further dopant atoms of the first doping type to form the at least a third region (13). Verfahren nach Anspruch 4, wobei die implantierten Gebiete (131) nach dem ersten thermischen Prozess gebildet werden, und wobei das Aktivieren der implantierten weiteren Dotierstoffatome vom ersten Dotierungstyp, um das zumindest eine dritte Gebiet (13) zu bilden, einen zweiten thermischen Prozess aufweist.Procedure according to Claim 4 , wherein the implanted regions (131) are formed after the first thermal process, and wherein activating the implanted further dopant atoms of the first doping type to form the at least a third region (13) comprises a second thermal process. Verfahren nach einem der vorhergehenden Ansprüche, wobei das zumindest eine erste implantierte Gebiet (131) mehrere erste implantierte Gebiete (131), die in einer lateralen Richtung (y) der ersten Halbleiterschicht (110) voneinander beabstandet sind, aufweist, so dass die dritten Gebiete (13) nach dem Temperaturprozess in der lateralen Richtung (y) voneinander beabstandet sind.Method according to one of the preceding claims, wherein the at least one first implanted region (131) has a plurality of first implanted regions (131) which are spaced apart from one another in a lateral direction (y) of the first semiconductor layer (110), so that the third regions (13) are spaced apart from each other in the lateral direction (y) after the temperature process. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Halbleiterschicht (110) eine Dicke (d110) in einer vertikalen Richtung (z) aufweist, und wobei die ersten implantierten Gebiete (131) so gebildet werden, dass eine Abmessung (d131) der ersten implantierten Gebiete (131) in der vertikalen Richtung (z) weniger als 25% der Dicke der ersten Halbleiterschicht (110) beträgt.Method according to one of the preceding claims, wherein the first semiconductor layer (110) has a thickness (d110) in a vertical direction (z), and wherein the first implanted regions (131) are formed such that a dimension (d131) of the first implanted regions (131) in the vertical direction (z) is less than 25% of the thickness of the first semiconductor layer (110). Verfahren nach einem der vorhergehenden Ansprüche, wobei das zumindest eine erste implantierte Gebiet (131) so gebildet wird, dass es eine flächenspezifische vertikale Dotierstoffdosis, die zwischen 5% und 40% einer Durchbruchladung des Halbleitermaterials der ersten Halbleiterschicht (110) beträgt, aufweist.Method according to one of the preceding claims, wherein the at least one first implanted region (131) is formed such that it has an area-specific vertical dopant dose that is between 5% and 40% of a breakdown charge of the semiconductor material of the first semiconductor layer (110). Verfahren nach einem der Ansprüche 1 bis 9, wobei die Dotierstoffatome vom ersten Dotierungstyp Atome eines ersten Elementes aufweisen, wobei die Dotierstoffatome vom zweiten Dotierungstyp Atome eines zweiten Elements aufweisen, und wobei die weiteren Dotierstoffatome vom ersten Dotierungstyp Atome eines von dem ersten Element verschiedenen dritten Elements aufweisen.Procedure according to one of the Claims 1 until 9 , wherein the dopant atoms of the first doping type have atoms of a first element, the dopant atoms of the second doping type have atoms of a second element, and wherein the further dopant atoms of the first doping type have atoms of a third element different from the first element. Verfahren nach Anspruch 10, wobei das erste Element Arsen ist, das zweite Element Bor ist, und das dritte Element Phosphor ist.Procedure according to Claim 10 , where the first element is arsenic, the second element is boron, and the third element is phosphorus. Verfahren nach Anspruch 10, wobei das erste Element Antimon ist, das zweite Element Bor ist, und das dritte Element Phosphor oder Arsen ist.Procedure according to Claim 10 , where the first element is antimony, the second element is boron, and the third element is phosphorus or arsenic. Verfahren nach einem der Ansprüche 1 bis 9, wobei die Dotierstoffatome vom ersten Dotierungstyp Atome eines ersten Elements aufweisen, wobei die Dotierstoffatome vom zweiten Dotierungstyp Atome eines zweiten Elements aufweisen, und wobei die weiteren Dotierstoffatome vom ersten Dotierungstyp Atome des ersten Elements aufweisen.Procedure according to one of the Claims 1 until 9 , wherein the dopant atoms of the first doping type have atoms of a first element, the dopant atoms of the second doping type have atoms of a second element, and wherein the further dopant atoms of the first doping type have atoms of the first element. Verfahren nach Anspruch 13, wobei das erste Element Arsen ist, und das zweite Element Bor ist.Procedure according to Claim 13 , where the first element is arsenic and the second element is boron. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin aufweist: Bilden mehrerer Transistorzellen, die jeweils ein Body-Gebiet (21) vom zweiten Dotierungstyp, ein Source-Gebiet (22) vom ersten Dotierungstyp und eine Gate-Elektrode (23), die benachbart zu dem Body-Gebiet (21) angeordnet und durch ein Gate-Dielektrikum (24) von dem Body-Gebiet (21) dielektrisch isoliert ist, aufweisen.Method according to one of the preceding claims, further comprising: Forming a plurality of transistor cells, each of which has a body region (21) of the second doping type, a source region (22) of the first doping type and a gate electrode (23) which is arranged adjacent to the body region (21) and through a Gate dielectric (24) is dielectrically insulated from the body region (21). Verfahren nach Anspruch 15, wobei die Transistorzellen so gebildet werden, dass jedes Body-Gebiet (21) zumindest an ein zweites Gebiet (12) und an das zumindest eine dritte Gebiet (13) angrenzt.Procedure according to Claim 15 , wherein the transistor cells are formed such that each body region (21) adjoins at least a second region (12) and the at least a third region (13). Verfahren nach einem der vorhergehenden Ansprüche, wobei die Gräben (103) so gebildet werden, dass sie ein Aspektverhältnis von mehr als 5:1, mehr als 7:1 oder mehr als 12:1 aufweisen.A method according to any preceding claim, wherein the trenches (103) are formed to have an aspect ratio of greater than 5:1, greater than 7:1 or greater than 12:1. Verfahren nach einem der vorhergehenden Ansprüche, wobei jede von einer ersten Dotierungskonzentration der Dotierstoffatome vom ersten Dotierungstyp und einer zweiten Dotierungskonzentration der Dotierstoffatome vom zweiten Dotierungstyp, die in der Grunddotierung enthalten sind, weniger als 1% von einem Durchschnitt der ersten und zweiten Dotierungskonzentration abweicht.A method according to any one of the preceding claims, wherein each of a first doping concentration of the first doping type dopant atoms and a second doping concentration of the second doping type dopant atoms included in the base doping deviates less than 1% from an average of the first and second doping concentrations. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper (100) weiterhin eine zweite Halbleiterschicht (140) vom ersten Dotierungstyp aufweist, wobei die erste Halbleiterschicht (110) auf der zweiten Halbleiterschicht (140) gebildet wird.Method according to one of the preceding claims, wherein the semiconductor body (100) further has a second semiconductor layer (140) of the first doping type, wherein the first semiconductor layer (110) is formed on the second semiconductor layer (140). Verfahren nach Anspruch 19, wobei die Gräben (103) so gebildet werden, dass sie sich von einer ersten Oberfläche (101) der ersten Halbleiterschicht (110) durch die erste Halbleiterschicht (110) in die zweite Halbleiterschicht (140) erstrecken.Procedure according to Claim 19 , wherein the trenches (103) are formed so that they extend from a first surface (101) of the first th semiconductor layer (110) extend through the first semiconductor layer (110) into the second semiconductor layer (140). Verfahren nach Anspruch 19 oder 20, wobei die zweite Halbleiterschicht (140) eine erste Teilschicht (141) und eine zweite Teilschicht (142), die zwischen der ersten Teilschicht (141) und der ersten Halbleiterschicht (110) angeordnet ist, aufweist, wobei die erste Teilschicht (141) eine höhere Dotierungskonzentration als die zweite Teilschicht (142) aufweist.Procedure according to Claim 19 or 20 , wherein the second semiconductor layer (140) has a first sublayer (141) and a second sublayer (142) which is arranged between the first sublayer (141) and the first semiconductor layer (110), wherein the first sublayer (141) has a has a higher doping concentration than the second partial layer (142). Verfahren nach Anspruch 21, wobei die Gräben (103) so gebildet werden, dass sie sich in die zweite Teilschicht (142) erstrecken und von der ersten Teilschicht (141) beabstandet sind.Procedure according to Claim 21 , wherein the trenches (103) are formed so that they extend into the second sub-layer (142) and are spaced from the first sub-layer (141). Verfahren nach Anspruch 21, wobei die Gräben (103) so gebildet werden, dass sie sich durch die zweite Teilschicht (142) in die erste Teilschicht (141) erstrecken.Procedure according to Claim 21 , wherein the trenches (103) are formed so that they extend through the second sub-layer (142) into the first sub-layer (141). Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin aufweist: Implantieren weiterer zweiter Dotierstoffatome vom zweiten Dotierungstyp in Böden (106) der Gräben (103) vor dem Füllen der Gräben (103) mit dem monokristallinen Halbleitermaterial.Method according to one of the preceding claims, further comprising: Implanting further second dopant atoms of the second doping type into bottoms (106) of the trenches (103) before filling the trenches (103) with the monocrystalline semiconductor material. Verfahren nach Anspruch 24, wobei die weiteren Dotierstoffatome vom zweiten Dotierungstyp Atome vom selben Element wie die in der Grunddotierung enthaltenen Dotierstoffatome vom zweiten Dotierungstyp aufweisen.Procedure according to Claim 24 , wherein the further dopant atoms of the second doping type have atoms of the same element as the dopant atoms of the second doping type contained in the basic doping. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Halbleiterschicht (110) monokristallines Silizium aufweist.Method according to one of the preceding claims, wherein the first semiconductor layer (110) comprises monocrystalline silicon. Superjunction-Transistorbauelement, das aufweist: mehrere Transistorzellen (2), die jeweils ein Body-Gebiet (21), ein Source-Gebiet (22) und eine Gate-Elektrode (23), die durch ein Gate-Dielektrikum (24) von dem Body-Gebiet (21) dielektrisch isoliert ist, aufweisen; ein Superjunction-Gebiet, das an die Body-Gebiete (21) der Transistorzellen (21) angrenzt, wobei das Superjunction-Gebiet mehrere erste Gebiete (11) eines ersten Dotierungstyps und mehrere zweite Gebiete (12) eines zweiten Dotierungstyps, die in einer lateralen Richtung einer ersten Halbleiterschicht (110) abwechselnd angeordnet sind, enthält, wobei die ersten Gebiete (11) und die zweiten Gebiete (12) Dotierstoffatome, die aus einem epitaktischen Wachstumsprozess der ersten Halbleiterschicht (110) resultieren, enthalten, wobei das Superjunction-Gebiet weiterhin zumindest ein drittes Gebiet (13), das die ersten und zweiten Gebiet (11, 12) in Abschnitten, die an die Bodyregionen (21) angrenzen, überlappt, enthält, wobei die dritten Gebiete (11) weitere Dotierstoffatome vom ersten Typ, die aus einem Implantationsprozess resultieren, enthalten.Superjunction transistor device comprising: a plurality of transistor cells (2), each of which has a body region (21), a source region (22) and a gate electrode (23), which is dielectrically separated from the body region (21) by a gate dielectric (24). is isolated, have; a superjunction region which adjoins the body regions (21) of the transistor cells (21), wherein the superjunction region contains a plurality of first regions (11) of a first doping type and a plurality of second regions (12) of a second doping type, which are arranged alternately in a lateral direction of a first semiconductor layer (110), wherein the first regions (11) and the second regions (12) contain dopant atoms which result from an epitaxial growth process of the first semiconductor layer (110), wherein the superjunction region further contains at least a third region (13) which overlaps the first and second regions (11, 12) in sections that adjoin the body regions (21), wherein the third regions (11) contain further dopant atoms of the first type resulting from an implantation process. Superjunction-Transistorbauelement nach Anspruch 27, wobei das zumindest eine dritte Gebiet mehrere dritte Gebiete (13), die voneinander beabstandet sind, enthält.Superjunction transistor component Claim 27 , wherein the at least one third region contains a plurality of third regions (13) which are spaced apart from one another.
DE102022119520.1A 2022-08-03 2022-08-03 METHOD FOR MAKING A SUPERJUNCTION DEVICE AND SUPERJUNCTION TRANSISTOR DEVICE Pending DE102022119520A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102022119520.1A DE102022119520A1 (en) 2022-08-03 2022-08-03 METHOD FOR MAKING A SUPERJUNCTION DEVICE AND SUPERJUNCTION TRANSISTOR DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022119520.1A DE102022119520A1 (en) 2022-08-03 2022-08-03 METHOD FOR MAKING A SUPERJUNCTION DEVICE AND SUPERJUNCTION TRANSISTOR DEVICE

Publications (1)

Publication Number Publication Date
DE102022119520A1 true DE102022119520A1 (en) 2024-02-08

Family

ID=89575216

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022119520.1A Pending DE102022119520A1 (en) 2022-08-03 2022-08-03 METHOD FOR MAKING A SUPERJUNCTION DEVICE AND SUPERJUNCTION TRANSISTOR DEVICE

Country Status (1)

Country Link
DE (1) DE102022119520A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052601A1 (en) 2000-05-01 2001-12-20 Yasuhiko Onishi Semiconductor device
US20090057713A1 (en) 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
US20130026560A1 (en) 2010-01-29 2013-01-31 Fuji Electric Co., Ltd. Semiconductor device
US20170263720A1 (en) 2016-03-09 2017-09-14 Infineon Technologies Austria Ag Method of Forming a Semiconductor Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052601A1 (en) 2000-05-01 2001-12-20 Yasuhiko Onishi Semiconductor device
US20090057713A1 (en) 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
US20130026560A1 (en) 2010-01-29 2013-01-31 Fuji Electric Co., Ltd. Semiconductor device
US20170263720A1 (en) 2016-03-09 2017-09-14 Infineon Technologies Austria Ag Method of Forming a Semiconductor Device

Similar Documents

Publication Publication Date Title
DE102009038731B4 (en) Semiconductor component with charge carrier compensation structure and method for manufacturing a semiconductor component
DE10066412B4 (en) Semiconductor component and method for its production
DE102006055068B4 (en) Semiconductor device with improved insulated gate bipolar transistor and method for its production
DE102005052731B4 (en) Silicon carbide semiconductor device and method of manufacturing the same
DE69936050T2 (en) GRABEN-GATE SEMICONDUCTOR COMPONENTS AND METHOD FOR THE PRODUCTION THEREOF
DE102008039845B4 (en) IGBT with a semiconductor body
DE102007030755B3 (en) Semiconductor device having a trench edge having edge and method for producing a border termination
DE102007029121B3 (en) Method for producing a semiconductor component, and semiconductor component
DE102019119020A1 (en) SILICON CARBIDE DEVICE WITH COMPENSATION LAYER AND METHOD OF MANUFACTURING
DE102013007215A1 (en) Power device and manufacturing method therefor
DE102017115412A1 (en) Process for producing a superconducting device
DE102015209570B4 (en) Semiconductor device and method for manufacturing a semiconductor device
DE69924338T2 (en) METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS WITH A TRIANGLE GATE
DE102019114312A1 (en) SILICON CARBIDE DEVICE WITH COMPENSATION AREA AND MANUFACTURING PROCESS
DE112021002169T5 (en) SEMICONDUCTOR DEVICE
DE102005048447B4 (en) Semiconductor power device with charge compensation structure and method of making the same
DE102014101859A1 (en) Superjunction semiconductor device with overcompensation zones
DE102019216309A1 (en) SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SILICIUM CARBIDE SEMICONDUCTOR DEVICE
DE102015118616B3 (en) Latchup-solid transistor
DE102017118957B4 (en) MANUFACTURING A SUPERJUNCTION TRANSISTOR COMPONENT
DE3421927C2 (en) Vertical MOS transistor and method for its production
DE102018130444A1 (en) Method of making a superjunction transistor device
DE112018007354T5 (en) SILICON CARBIDE SEMICONDUCTOR UNIT AND MANUFACTURING METHOD FOR THE SAME
DE102017117442B3 (en) Transistor device with trench edge termination
DE102016112970B3 (en) Method of making a superjunction device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication