DE102022105743A1 - Halbleitervorrichtungen und verfahren zum herstellen von halbleitervorrichtungen - Google Patents

Halbleitervorrichtungen und verfahren zum herstellen von halbleitervorrichtungen Download PDF

Info

Publication number
DE102022105743A1
DE102022105743A1 DE102022105743.7A DE102022105743A DE102022105743A1 DE 102022105743 A1 DE102022105743 A1 DE 102022105743A1 DE 102022105743 A DE102022105743 A DE 102022105743A DE 102022105743 A1 DE102022105743 A1 DE 102022105743A1
Authority
DE
Germany
Prior art keywords
region
doping density
buffer
conductivity type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022105743.7A
Other languages
English (en)
Inventor
Juraj Vavro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE102022105743A1 publication Critical patent/DE102022105743A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In einem Beispiel schließt eine Halbleitervorrichtung einen Kathodenbereich mit einem ersten Leitfähigkeitstyp und einer Kathodenbereichsdotierungsdichte ein. Ein Ladungsspeicherbereich überlagert den Kathodenbereich und weist den ersten Leitfähigkeitstyp und eine Ladungsspeicherbereichsdotierungsdichte, die niedriger als die Kathodenbereichsdotierungsdichte ist, auf. Ein Pufferbereich überlagert den Ladungsspeicherbereich und weist den ersten Leitfähigkeitstyp, eine Pufferbereichsdicke, ein Pufferbereichsdotierungsdichteprofil und eine Pufferbereichsspitzendotierungsdichte auf. Ein Driftbereich überlagert den Pufferbereich und weist den ersten Leitfähigkeitstyp und eine Driftbereichsdotierungsdichte auf. Ein Anodenbereich eines zweiten Leitfähigkeitstyps entgegengesetzt zum ersten Leitfähigkeitstyp grenzt an den Driftbereich an. Die Spitzendotierungsdichte des Pufferbereichs ist höher als die Dotierungsdichte des Ladungsspeicherbereichs und höher als die Dotierungsdichte des Driftbereichs. Die Spitzendotierungsdichte des Pufferbereichs ist vom Ladungsspeicherbereich beabstandet und vom Driftbereich beabstandet. Es sind hierin weitere verwandte Beispiele und Verfahren offenbart.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung macht die Priorität der am 18. März 2021 eingereichten vorläufigen US-Patentanmeldung Nr. 63/162,962 geltend, die hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich allgemein auf Elektronik und insbesondere auf Halbleitervorrichtungsstrukturen und Verfahren zum Bilden von Halbleitervorrichtungen.
  • HINTERGRUND
  • Halbleitervorrichtungen und Verfahren zum Bilden von Halbleitervorrichtungen nach dem Stand der Technik sind unzureichend, was zum Beispiel zu überhöhten Kosten, unzureichender Integration, verringerter Zuverlässigkeit, relativ geringer Leistungsfähigkeit oder zu großen Abmessungen führt. Weitere Einschränkungen und Nachteile konventioneller und herkömmlicher Ansätze werden für den Fachmann durch den Vergleich solcher Ansätze mit der vorliegenden Offenbarung und die Bezugnahme auf die Zeichnungen offensichtlich.
  • Figurenliste
    • 1 veranschaulicht eine partielle Querschnittsansicht einer Halbleitervorrichtung gemäß der vorliegenden Beschreibung;
    • 2 veranschaulicht graphische Informationen, die sich auf Dotierungsdichteprofile für Halbleitervorrichtungen beziehen, einschließlich einer Halbleitervorrichtung gemäß der vorliegenden Beschreibung;
    • 3, 4, 5, 6, 7 und 8 sind partielle Querschnittsansichten, die eine Halbleitervorrichtung in verschiedenen Stadien der Fertigung gemäß einem Verfahren der vorliegenden Beschreibung veranschaulichen;
    • 9 veranschaulicht graphische Informationen, die sich auf Dotierungsdichteprofile und eine Bereichsposition von beispielhaften Halbleitervorrichtungen gemäß der vorliegenden Beschreibung beziehen; und
    • 10 veranschaulicht eine partielle Querschnittsansicht einer Halbleitervorrichtung gemäß der vorliegenden Beschreibung.
  • Die folgende Erörterung stellt verschiedene Beispiele von Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen bereit. Solche Beispiele sind nicht einschränkend, und der Schutzumfang der beiliegenden Ansprüche sollte nicht auf die bestimmten offenbarten Beispiele beschränkt werden. In der folgenden Erörterung sind die Begriffe „Beispiel“ und „z.B.“ nicht einschränkend.
  • Zur Vereinfachung und Übersichtlichkeit der Veranschaulichung sind Elemente in den Figuren nicht notwendigerweise maßstabsgetreu gezeichnet, und die gleichen Bezugszeichen in verschiedenen Figuren bezeichnen die gleichen Elemente. Zusätzlich werden Beschreibungen und Details hinlänglich bekannter Schritte und Elemente aus Gründen der Einfachheit der Beschreibung weggelassen.
  • Zur besseren Übersichtlichkeit der Zeichnungen können bestimmte Bereiche von Vorrichtungsstrukturen, wie dotierte Bereiche oder dielektrische Bereiche, derart veranschaulicht sein, dass sie im Allgemeinen geradlinige Kanten und genaue Winkelecken aufweisen. Der Fachmann versteht jedoch, dass die Kanten von solchen Bereichen aufgrund der Diffusion und Aktivierung von Dotierstoffen oder der Bildung von Schichten im Allgemeinen keine geraden Linien aufweisen können und dass die Ecken keine genauen Winkel sein können.
  • Obwohl die Halbleitervorrichtungen hierin als bestimmte Leitfähigkeitsbereiche vom N-Typ und bestimmte Leitfähigkeitsbereiche vom P-Typ erläutert werden, versteht der Durchschnittsfachmann, dass die Leitfähigkeitstypen umgekehrt werden können und auch gemäß der vorliegenden Beschreibung möglich sind, wobei eine erforderliche Polaritätsumkehr von Spannungen, Inversion des Transistortyps und/oder der Stromrichtung usw. berücksichtigt werden.
  • Außerdem dient die hier verwendete Terminologie nur der Beschreibung bestimmter Beispiele und soll die Offenbarung nicht einschränken. Wie hierin verwendet, sollen die Singularformen auch die Pluralformen einschließen, es sei denn, der Kontext gibt eindeutig etwas anderes an.
  • Wie hierin verwendet, bedeutet „stromführende Elektrode“ ein Element einer Vorrichtung, die Strom durch die Vorrichtung führt, wie eine Source oder ein Drain eines MOS-Transistors, ein Emitter oder ein Kollektor eines Bipolartransistors oder eine Kathode oder Anode einer Diode, und eine „Steuerelektrode“ bedeutet ein Element der Vorrichtung, das den Strom durch die Vorrichtung steuert, wie ein Gate eines MOS-Transistors oder eine Basis eines Bipolartransistors.
  • Der Begriff „Hauptoberfläche“ bei Verwendung in Verbindung mit einem Halbleiterbereich, Wafer oder Substrat bedeutet die Oberfläche des Halbleiterbereichs, Wafers oder Substrats, die eine Schnittstelle zu einem anderen Material, wie einem Dielektrikum, einem Isolator, einem Leiter oder einem polykristallinen Halbleiter, bildet. Die Hauptoberfläche kann eine Topographie aufweisen, die sich in der x-, y- und z-Richtung ändert.
  • Die Begriffe „umfasst“, „umfassend“, „schließt ein“ und/oder „einschließlich“, wenn sie in dieser Beschreibung verwendet werden, sind offene Begriffe, die das Vorhandensein von angegebenen Merkmalen, Anzahlen, Schritten, Operationen, Elementen und/oder Komponenten angeben, aber das Vorhandensein oder die Hinzufügung eines/einer oder mehrerer anderer Merkmale, Anzahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon nicht ausschließen.
  • Der Begriff „oder“ bedeutet ein beliebiges oder mehrere der Elemente in der Liste, die durch „oder“ verbunden sind. Als ein Beispiel bedeutet „x oder y“ ein beliebiges Element des aus drei Elementen bestehenden Satzes {(x), (y), (x, y)}. Als ein anderes Beispiel bedeutet „x, y oder z“ ein beliebiges Element des aus sieben Elementen bestehenden Satzes {(x), (y), (z), (x, y), (x, z), (y, z), (x, y, z)}.
  • Obwohl die Begriffe „erster“, „zweiter“ usw. hierin zur Beschreibung verschiedener Glieder, Elemente, Bereiche, Schichten und/oder Abschnitte verwendet werden können, sollten diese Glieder, Elemente, Bereiche, Schichten und/oder Abschnitte nicht durch diese Begriffe eingeschränkt werden. Diese Begriffe werden nur verwendet, um ein Glied, ein Element, einen Bereich, eine Schicht und/oder einen Abschnitt von einem anderen zu unterscheiden. So könnte zum Beispiel ein erstes Glied, ein erstes Element, ein erster Bereich, eine erste Schicht und/oder ein erster Abschnitt, der/die/das im Folgenden erläutert wird, als ein zweites Glied, ein zweites Element, ein zweiter Bereich, eine zweite Schicht und/oder ein zweiter Abschnitt bezeichnet werden, ohne von den Lehren der vorliegenden Offenbarung abzuweichen.
  • Der Fachmann wird feststellen, dass die Wörter „während“, „solange“ und „bei“, wie hierin verwendet, in Bezug auf die Schaltungsoperation keine exakten Begriffe sind, die bedeuten, dass eine Aktion sofort nach einer initiierenden Aktion erfolgt, sondern dass eine kleine, aber angemessene Verzögerung, wie eine Übertragungsverzögerung, zwischen der Reaktion, die durch die anfängliche Aktion initiiert wird, sein kann. Zusätzlich bedeutet der Begriff „während“, dass eine bestimmte Aktion mindestens innerhalb eines Abschnitts einer Dauer der initiierenden Aktion erfolgt.
  • Die Verwendung des Worts „etwa“, „ungefähr“ oder „im Wesentlichen“ bedeutet, dass ein Wert eines Elements voraussichtlich nahe an einem Zustandswert oder einer Zustandsposition ist. Wie in dem Fachgebiet hinlänglich bekannt ist, gibt es jedoch immer geringe Abweichungen, die eine genaue Angabe von Werten oder Positionen verhindern.
  • Sofern nicht anders angegeben, schließt das Wort „über“ oder „auf“, wie hierin verwendet, Ausrichtungen, Platzierungen oder Beziehungen ein, bei denen die angegebenen Elemente in direktem oder indirektem physischem Kontakt sein können.
  • Sofern nicht anders angegeben, schließt das Wort „überlappend“ Ausrichtungen, Platzierungen oder Beziehungen ein, bei denen die angegebenen Elemente mindestens teilweise oder vollständig zusammenfallen oder in den gleichen oder verschiedenen Ebenen ausgerichtet sein können.
  • Es versteht sich ferner, dass die im Folgenden veranschaulichten und beschriebenen Beispiele bei Nichtvorhandensein eines beliebigen Elements, das hierin nicht ausdrücklich offenbart wird, in geeigneter Weise Beispiele aufweisen können und/oder umgesetzt werden können.
  • DETAILLIERTE BESCHREIBUNG DER ZEICHNUNGEN
  • Bipolartransistoren mit isoliertem Gate (IGBTs) sind drei Anschlüsse aufweisende Halbleitervorrichtungen, die häufig bei elektronischen Schaltanwendungen verwendet werden. IGBTs nutzen eine vierschichtige Diodenstruktur (z. B. P-N-P-N-Struktur), die mittels eines Metall-Oxid-Halbleiter-Gates (MOS-Gates) gesteuert wird. IGBTs stellen einen hohen Wirkungsgrad und eine schnelle Schaltleistungsfähigkeit bereit. In einigen Anwendungen kann eine Hochspannungsdiode zusammen mit einem IGBT in einem Gehäuse untergebracht werden, um ein schnelles Schalten bei niedrigen Schaltverlusten, eine niedrige Durchlassspannung (Vf) und niedrige Leitungsverluste zu begünstigen. Außerdem kann ein weiches Schaltverhalten bei geringerem Spannungsüberschwingen und ohne Oszillationen erreicht werden, um elektromagnetische Störungen (EMI) zu unterdrücken. Bisherige Ansätze bei der Entwicklung von Hochspannungsdioden für IGBT-Anwendungen haben zu hohen Materialkosten, Ineffizienzen bei der Unterbringung zusammen in einem Gehäuse und einer geringeren als der bevorzugten elektrischen Leistungsfähigkeit geführt.
  • Im Allgemeinen beziehen sich die vorliegenden Beispiele auf Halbleitervorrichtungsstrukturen und Verfahren zum Herstellen von Halbleitervorrichtungen, wie Hochspannungsdioden, die einen hohen spezifischen Widerstand aufweisende Substrate mit selektiv dotierten Pufferbereichen und Epitaxieschichten reduzierter Dicke nutzen. In einigen Beispielen nutzen die Halbleitervorrichtungen einen Pufferbereich, der durch Ionenimplantation in ein einen hohen spezifischen Widerstand aufweisendes Substrat gebildet wird, wobei eine dünne Epitaxieschicht (zum Beispiel 40 Mikrometer für eine 750-Volt-Vorrichtung oder 80 Mikrometer für eine 1200-Volt-Vorrichtung) derart gebildet wird, dass sie den Pufferbereich und das einen hohen spezifischen Widerstand aufweisende Substrat überlagert. In der Praxis hat sich herausgestellt, dass die Konfigurationen mit 750-Volt- und 1200-Volt-Diodenstrukturen die Substratkosten verringern, die Schaltweichheit verbessern, ohne Vf signifikant zu beeinflussen, höhere Schaltgeschwindigkeiten und niedrigere Schaltverluste ermöglichen und Dies mit Die-Dicken bereitstellen, die mit IGBT-Dies der aktuellen und der nächsten Generation (einschließlich schnell schaltender IGBT-Dies) vergleichbar sind, um die Effizienzen bei der Unterbringung zusammen in einem Gehäuse zu verbessern.
  • In einem Beispiel schließt eine Halbleitervorrichtung ein Halbleiterwerkstück ein. Das Halbleiterwerkstück schließt eine Halbleiterwerkstückoberseite; eine Halbleiterwerkstückunterseite gegenüber der Halbleiterwerkstückoberseite; einen ersten Bereich an der Halbleiterwerkstückunterseite, der einen ersten Leitfähigkeitstyp und eine erste Bereichsdotierungsdichte aufweist; einen zweiten Bereich, der an den ersten Bereich angrenzt und den ersten Leitfähigkeitstyp und eine zweite Bereichsdotierungsdichte aufweist; einen dritten Bereich, der an den zweiten Bereich angrenzt und den ersten Leitfähigkeitstyp und ein drittes Bereichsdotierungsdichteprofil über einer Dicke des dritten Bereichs mit einer Spitzendotierungsdichte des dritten Bereichs aufweist; und einen vierten Bereich, der an den dritten Bereich angrenzt und den ersten Leitfähigkeitstyp und eine vierte Bereichsdotierungsdichte aufweist, ein. Die Spitzendotierungsdichte des dritten Bereichs ist höher als die Dotierungsdichte des zweiten Bereichs und die Dotierungsdichte des vierten Bereichs. Ein fünfter Bereich befindet sich an der Halbleiterwerkstückoberseite angrenzend an den vierten Bereich und weist einen zweiten Leitfähigkeitstyp entgegengesetzt zum ersten Leitfähigkeitstyp auf. Ein erster Leiter ist mit dem fünften Bereich angrenzend an die Halbleiterwerkstückoberseite verbunden. Ein zweiter Leiter ist mit dem ersten Bereich angrenzend an die Halbleiterwerkstückunterseite verbunden.
  • In einem Beispiel schließt eine Halbleitervorrichtung einen Kathodenbereich mit einem ersten Leitfähigkeitstyp und einer Kathodenbereichsdotierungsdichte ein. Ein Ladungsspeicherbereich überlagert den Kathodenbereich und weist den ersten Leitfähigkeitstyp und eine Ladungsspeicherbereichsdotierungsdichte, die niedriger als die Kathodenbereichsdotierungsdichte ist, auf. Ein Pufferbereich überlagert den Ladungsspeicherbereich und weist den ersten Leitfähigkeitstyp, eine Pufferbereichsdicke, ein Pufferbereichsdotierungsdichteprofil mit einer Pufferbereichsspitzendotierungsdichte auf. Ein Driftbereich überlagert den Pufferbereich und weist den ersten Leitfähigkeitstyp und eine Driftbereichsdotierungsdichte auf. Ein Anodenbereich eines zweiten Leitfähigkeitstyps entgegengesetzt zum ersten Leitfähigkeitstyp grenzt an den Driftbereich an. Die Spitzendotierungsdichte des Pufferbereichs ist höher als die Dotierungsdichte des Ladungsspeicherbereichs und höher als die Dotierungsdichte des Driftbereichs, und die Spitzendotierungsdichte des Pufferbereichs ist vom Ladungsspeicherbereich beabstandet und vom Driftbereich beabstandet.
  • In einem Beispiel schließt ein Verfahren zum Herstellen einer Halbleitervorrichtung das Bereitstellen eines Halbleitersubstrats mit einer Substratoberseite, einer Substratunterseite gegenüber der Substratoberseite, einem ersten Leitfähigkeitstyp und einer Substratdotierungsdichte ein. Das Verfahren schließt das Bilden eines Pufferbereichs des ersten Leitfähigkeitstyps angrenzend an die Halbleitersubstratoberseite ein. Das Verfahren schließt das Bilden eines Driftbereichs des ersten Leitfähigkeitstyps über dem Pufferbereich ein, wobei der Pufferbereich eine Pufferbereichsdicke, ein Pufferbereichsdotierungsdichteprofil und eine Spitzendotierungsdichte aufweist und der Driftbereich eine Driftbereichsdotierungsdichte aufweist, die niedriger als die Spitzendotierungsdichte des Puffers ist. Das Verfahren schließt das Bilden eines Anodenbereichs eines zweiten Leitfähigkeitstyps innerhalb des Driftbereichs ein. Das Verfahren schließt das Entfernen eines Abschnitts des Halbleitersubstrats von der Substratunterseite ein, um eine substratgedünnte Unterseite bereitzustellen. Das Verfahren schließt das Bilden eines Kathodenbereichs des ersten Leitfähigkeitstyps an der substratgedünnten Unterseite mit einer Kathodenbereichsspitzendotierungsdichte ein, wobei ein Teil des Halbleitersubstrats zwischen dem Kathodenbereich und dem Pufferbereich einen Ladungsspeicherbereich bildet, der die Substratdotierungsdichte aufweist, und die Spitzendotierungsdichte des Pufferbereichs höher als die Substratdotierungsdichte ist.
  • Weitere Beispiele sind in der vorliegenden Offenbarung eingeschlossen. Solche Beispiele finden sich in den Figuren, in den Ansprüchen oder in der Beschreibung der vorliegenden Offenbarung.
  • 1 veranschaulicht eine partielle Querschnittsansicht einer Halbleitervorrichtung 10 gemäß der vorliegenden Beschreibung. Die Halbleitervorrichtung 10 ist in einer vereinfachten eindimensionalen Form veranschaulicht, um nicht von der vorliegenden Beschreibung abzulenken, und ist als Hochspannungsdiode mit weicher Abschaltcharakteristik veranschaulicht. Eine Halbleitervorrichtung 100 gemäß der vorliegenden Beschreibung, die ein zweidimensionales Beispiel einer nicht einschränkenden Abschlussstruktur einschließt, ist in 10 veranschaulicht und wird später beschrieben.
  • Die Halbleitervorrichtung 10 schließt ein Halbleiterwerkstück 11 ein, das verschiedene Halbleiterbereiche, -abschnitte, -teile, -schichten und ein Halbleitersubstrat, das in verschiedenen Kombinationen und Strukturabfolgen bereitgestellt ist, einschließen kann. In einem Beispiel schließt das Halbleiterwerkstück 11 ein Halbleitersubstrat mit Bereichen, die innerhalb des Halbleitersubstrats gebildet sind, und Bereichen, die das Halbleitersubstrat überlagernd gebildet sind, ein. Bei den Bereichen, die das Halbleitersubstrat überlagern, kann es sich um Bereiche oder Schichten handeln, die andere Bereiche Schichten überlagern, oder es kann sich um Bereiche handeln, die sich innerhalb anderer Bereiche befinden. Das Halbleiterwerkstück 11 kann auch als Bereich von Halbleitermaterial bezeichnet werden. Das Halbleiterwerkstück 11 weist eine Oberseite 18 und eine Unterseite 19, die der Oberseite 18 gegenüberliegt, auf.
  • In einigen Beispielen schließt das Halbleiterwerkstück 11 einen Kathodenbereich 21, der an die Unterseite 18 angrenzt, und einen Ladungsspeicherbereich 12, der an den Kathodenbereich 21 angrenzt oder diesen überlagert, ein. Im vorliegenden Beispiel weisen der Kathodenbereich 21 und der Ladungsspeicherbereich 12 einen Leitfähigkeitstyp vom N-Typ auf und weist der Kathodenbereich 21 eine Dotierungsdichte auf, die höher als die Dotierungsdichte des Ladungsspeicherbereichs 12 ist. Der Ladungsspeicherbereich 12 weist eine Ladungsspeicherbereichsdicke und eine Ladungsspeicherbereichsdotierungsdichte auf. Gemäß der vorliegenden Beschreibung wird der Ladungsspeicherbereich 12 als Teil eines Halbleitersubstrats 12A (veranschaulicht in 3) bereitgestellt, sodass die Dotierungsdichte des Ladungsspeicherbereichs durch die Dotierungsdichte oder den spezifischen Widerstand des Halbleitersubstrats 12A bestimmt oder festgelegt ist.
  • In einigen Beispielen ist das Halbleitersubstrat 12A ein einen hohen spezifischen Widerstand aufweisendes Substrat vom Leitfähigkeitstyp vom N-Typ mit einem spezifischen Widerstand im Bereich von etwa 55 Ohm-cm bis etwa 140 Ohm-cm. In einigen Beispielen wird ein spezifischer Widerstand von etwa 80 Ohm-cm bis etwa 115 Ohm-cm für das Halbleitersubstrat 12A verwendet. In anderen Beispielen wird ein spezifischer Widerstand von etwa 85 Ohm-cm für das Halbleitersubstrat 12A verwendet. In einigen Beispielen ist das Halbleitersubstrat 12A ein Siliciumsubstrat mit einer (111)-Ausrichtung, es können aber auch andere Ausrichtungen verwendet werden. In anderen Beispielen kann das Halbleitersubstrat andere Halbleitermaterialien umfassen, einschließlich zum Beispiel IV-IV-Halbleitermaterialien oder III-V-Halbleitermaterialien.
  • Gemäß der vorliegenden Beschreibung ist der Ladungsspeicherbereich 12 dazu konfiguriert, während einer Endphase der Sperrverzögerung der Halbleitervorrichtung 10 Träger für einen Schwanzstrom bereitzustellen, und ist dazu konfiguriert, ferner eine hohe Sperrspannung zu unterstützen, wenn sich die Halbleitervorrichtung 10 nahe oder oberhalb ihrer Nennbetriebsspannung (z. B. über einer Nennbusspannung) befindet. Insbesondere ist der Ladungsspeicherbereich 12 nicht als Feldstoppbereich konfiguriert und kann verwendet werden, um die Rückwärtssperrfähigkeit der Halbleitervorrichtung 10 unter den vorstehend beschriebenen Bedingungen zu unterstützen.
  • Gemäß der vorliegenden Beschreibung erstreckt sich der Kathodenbereich 21 von der Unterseite 19 in eine geringe Tiefe in das Halbleiterwerkstück 11 (z. B. in das Halbleitersubstrat 12A) hinein. In einigen Beispielen kann diese Tiefe oder Ladungskathodenbereichsdicke 0,5 Mikrometer bis 1,5 Mikrometer betragen. In einigen Beispielen kann die Tiefe weniger als 0,5 Mikrometer oder mehr als 1,5 Mikrometer betragen. In dieser Konfiguration ist der Kathodenbereich 21 der unterste Bereich der Halbleitervorrichtung 10, der Kathodenbereich 21 ist dazu konfiguriert, einen ohmschen Kontakt mit einem Anschluss 46 bereitzustellen, und gemäß der vorliegenden Beschreibung kann der Kathodenbereich 21 als Feldstoppbereich verwendet werden, wenn zum Beispiel die Halbleitervorrichtung 10 über die angegebene Nennbusspannung hinaus vorgespannt ist.
  • In einigen Beispielen kann der Kathodenbereich 21 als ein erster Bereich der Halbleitervorrichtung 10 bezeichnet werden, und der Ladungsspeicherbereich 12 kann als ein zweiter Bereich der Halbleitervorrichtung 10 bezeichnet werden. In dem vorliegenden Beispiel befinden sich sowohl der Kathodenbereich 21 als auch der Ladungsspeicher 12 innerhalb des Halbleitersubstrats 12A oder sind Teil davon, wobei der Ladungsspeicherbereich 12 an den Kathodenbereich 21 angrenzt, sich über diesem befindet oder diesen überlagert. Wie später beschrieben wird, kann der Kathodenbereich 21 in dem Halbleitersubstrat 12A gebildet werden, nachdem es einem Waferabdünnungsprozess unterzogen worden ist, bei dem Material von der Rückseite des Halbleitersubstrats 12A entfernt wird, um die Unterseite 19 des Halbleiterwerkstücks 11 zu bilden.
  • Die Halbleitervorrichtung 10 schließt einen Pufferbereich 13 ein, der an den Ladungsspeicherbereich 12 angrenzt, sich über diesem befindet oder diesen überlagert. Gemäß der vorliegenden Beschreibung weist der Pufferbereich 13 einen Leitfähigkeitstyp vom N-Typ, eine Pufferbereichsdicke und ein ausgewähltes Dotierungsprofil über der Pufferbereichsdicke, das eine Spitzendotierungsdichte aufweist, auf. Wie in 1 veranschaulicht, ist der Pufferbereich 13 von dem Kathodenbereich 21 beabstandet, wobei der Ladungsspeicherbereich 12 zwischen dem Pufferbereich 13 und dem Kathodenbereich 21 angeordnet ist. In einigen Beispielen kann die Pufferbereichsdicke im Bereich von etwa 25 Mikrometer bis etwa 60 Mikrometer sein. In anderen Beispielen kann die Pufferbereichsdicke im Bereich von etwa 35 Mikrometer bis etwa 45 Mikrometer sein. In weiteren Beispielen kann die Pufferbereichsdicke im Bereich von 41 bis 43 Mikrometer sein. Gemäß der vorliegenden Beschreibung ist die Spitzendotierungsdichte des Pufferbereichs 13 höher als die Dotierungsdichte des Ladungsspeicherbereichs 12.
  • Gemäß der vorliegenden Beschreibung ist der Pufferbereich 13 dazu konfiguriert, die Ausdehnung des Verarmungsbereichs in der Halbleitervorrichtung 10 zu verlangsamen und die Wahrscheinlichkeit, dass sich der Verarmungsbereich in den Ladungsspeicherbereich 12 ausdehnt, wenn sich die Halbleitervorrichtung 10 bei der Nennbusspannung unter einer Sperrvorspannung befindet (z. B. während eines gewöhnlichen Schaltvorgangs), zu reduzieren. Gemäß der vorliegenden Beschreibung unterstützt diese Konfiguration, eine unerwünschte Trägerextraktion von im Ladungsspeicherbereich 12 gespeicherten Trägern durch das elektrische Feld der Sperrvorspannung zu verhindern, sodass ein etwaiger Driftstrom (der eine hohe dI/dt aufweist) reduziert wird. Stattdessen werden im Ladungsspeicherbereich 12 gespeicherte Träger durch Diffusion zu einem Rand des Verarmungsbereichs als Diffusionsstrom (der eine niedrige dI/dt aufweist) extrahiert. Außerdem ist der Pufferbereich 13 derart konfiguriert, dass sich der Verarmungsbereich der Halbleitervorrichtung 10 unter Sperrvorspannungsbedingungen über der Nennbusspannung in den Ladungsspeicherbereich 12 ausdehnen kann und der hohe spezifische Widerstand des Ladungsspeicherbereichs 12 ferner eine hohe Sperrspannung der Halbleitervorrichtung 10 unterstützt.
  • In einigen Beispielen ist ein Abschnitt oder Teil des Pufferbereichs 13 innerhalb des Halbleitersubstrats 12A oder ist ein Teil davon, was in Verbindung mit 3 bis 6 eingehender beschrieben wird. In einigen Beispielen ist ein wesentlicher Abschnitt des Pufferbereichs 13 innerhalb des Halbleitersubstrats 12A. In einigen Beispielen kann sich der Pufferbereich im Bereich von etwa 10 Mikrometer bis etwa 25 Mikrometer in das Halbleitersubstrat 12A hinein sein ausdehnen In einigen Beispielen kann der Pufferbereich 13 als dritter Bereich der Halbleitervorrichtung 10 bezeichnet werden.
  • Die Halbleitervorrichtung 10 schließt einen Driftbereich 14 ein, der an den Pufferbereich 13 angrenzt, sich über diesem befindet oder diesen überlagert. In einigen Beispielen weist der Driftbereich 14 einen Leitfähigkeitstyp vom N-Typ, eine Driftbereichsdicke und eine Dotierungsdichte und ein Dotierungsprofil des Driftbereichs auf. Gemäß der vorliegenden Beschreibung ist der Pufferbereich 14 eine Epitaxieschicht, die unter Verwendung von Epitaxialwachstumstechniken gebildet wird und gemäß einem ausgewählten oder vorbestimmten Dotierungsdichteprofil während des Epitaxialwachstumsprozesses dotiert werden kann. Dies kann als AN-gebildeter Bereich bezeichnet werden, der sich von Bereichen unterscheiden, die unter Verwendung anderer Techniken, wie einer Ionenimplantation, einer Dotierung durch Aufschleudern oder einer Dotierung durch chemische Gasphasenabscheidung, gefolgt von einer Diffusion, um das Dotierungsprofil bereitzustellen, dotiert werden. Wie später beschrieben wird, wird der Driftbereich 14 über dem Halbleitersubstrat 12A gebildet, nachdem der Dotierstoff für den Pufferbereich 13 innerhalb des Halbleitersubstrats 12A bereitgestellt wurde. Der Dotierstoff kann zum Beispiel durch eine Ionenimplantation in das Halbleitersubstrat 12A eingebracht werden.
  • Gemäß der vorliegenden Beschreibung werden die Driftbereichsdicke sowie die Dotierungsdichte und das Dotierungsprofil des Driftbereichs derart ausgewählt, dass die an die Halbleitervorrichtung 10 gestellten Anforderungen hinsichtlich der Sperrspannung in Verbindung mit den Merkmalen des Pufferbereichs 13 und des Ladungsspeicherbereichs 12 erfüllt werden. Gemäß der vorliegenden Beschreibung unterstützen die Merkmale des Pufferbereichs 13 und des Ladungsspeicherbereichs 12 Driftbereiche, die dünner sind als bei bisherigen Vorrichtungen, was Materialkosten einsparen und die elektrische Leistungsfähigkeit weiter verbessern, wie Vf senken, kann.
  • Gemäß der vorliegenden Beschreibung ist die Dotierungsdichte des Driftbereichs niedriger als die Spitzendotierungsdichte des Pufferbereichs 13. In einigen Beispielen kann die derart gebildete Driftbereichsdicke im Bereich von etwa 35 Mikrometer bis etwa 45 Mikrometer sein, und der Driftbereich 14 kann einen spezifischen Widerstand im Bereich von etwa 70 Ohm-cm bis etwa 90 Ohm-cm aufweisen. In einigen Beispielen weist der Driftbereich 14 einen spezifischen Widerstand von etwa 80 Ohm-cm auf. Es versteht sich, dass die endgültige Driftdicke 14 durch die Ausdiffusion des Pufferbereichs 13 und die Platzierung eines Anodenbereichs 16 der Halbleitervorrichtung 10 innerhalb des Driftbereichs 14 oder diesen überlagernd eingestellt werden kann. In einigen Beispielen kann die Dotierungsdichte des Driftbereichs 14 über die Driftbereichsdicke im Wesentlichen konstant sein. In anderen Beispielen kann die Dotierungsdichte über die Driftbereichsdicke variieren. Der Driftbereich 14 kann als vierter Bereich bezeichnet werden, und in einigen Beispielen definiert der Driftbereich 14 eine Oberseite 18 des Halbleiterwerkstücks 11. In anderen Beispielen definiert der Anodenbereich 16 die Oberseite 18 des Halbleiterwerkstücks 11. In den Beispielen, in denen der Driftbereich 18 die Oberseite 18 definiert, ist der Anodenbereich 16 innerhalb des Driftbereichs 14 bereitgestellt. In Beispielen, in denen der Anodenbereich 16 die Oberseite 18 definiert, kann der Anodenbereich 16 derart bereitgestellt sein, dass er den Driftbereich 14 überlagert.
  • Wie zuvor beschrieben, kann der Anodenbereich 16 angrenzend an den Driftbereich 14, darüber, diesen überlagernd oder innerhalb dessen sein. Der Anodenbereich 16 weist einen Leitfähigkeitstyp vom P-Typ auf und erstreckt sich, in einigen Beispielen, von der Oberseite 18 bis in eine Anodenbereichstiefe im Bereich von etwa 3 Mikrometer bis etwa 15 Mikrometer in den Driftbereich 14 hinein. Der Anodenbereich 16 bildet einen PN-Übergang mit dem Driftbereich 14. In einigen Beispielen weist der Anodenbereich 16 eine Dotierungsdichte zwischen 1 × 1016 Atomen/cm3 und 1 × 1017 Atomen/cm3 auf. In einigen Beispielen kann der Anodenbereich 16 als fünfter Bereich der Halbleitervorrichtung 10 bezeichnet werden.
  • Obwohl nicht veranschaulicht, kann die Halbleitervorrichtung 10 ferner einen Anreicherungsbereich der Leitfähigkeit vom P-Typ angrenzend an den Anodenbereich 16, darüber, diesen überlagernd oder innerhalb dessen einschließen, um einen ohmschen Kontakt zu dem Anschluss 44 bereitzustellen, der über dem Halbleiterwerkstück 11 bereitgestellt und mit dem Anodenbereich 16 verbunden ist. Der Anschluss 44 stellt einen Anodenanschluss oder -kontakt 23 für die Halbleitervorrichtung 10 bereit. Ein Anschluss 46 ist angrenzend an die untere Oberfläche 19 bereitgestellt und ist mit dem Kathodenbereich 21 verbunden. Der Anschluss 46 stellt einen Kathodenanschluss oder -kontakt 24 für die Halbleitervorrichtung 10 bereit. Um der Halbleitervorrichtung 10 eine Durchlassvorspannung bereitzustellen, wird an den Anodenanschluss 23 eine positive Vorspannung angelegt und wird an den Kathodenanschluss 24 eine negative Vorspannung angelegt. Um die Halbleitervorrichtung 10 in Sperrrichtung vorzuspannen, werden die Vorspannungen umgekehrt. Der Anschluss 44 und der Anschluss 46 können auch als erster Leiter bzw. zweiter Leiter bezeichnet werden.
  • Nun Bezug nehmend auf 2, die graphische Informationen veranschaulicht, die sich auf Dotierungsprofile für Halbleitervorrichtungen beziehen, was ein beispielhaftes Dotierungsdichteprofil 111 für das Halbleiterwerkstück 11 der Halbleitervorrichtung 10 gemäß der vorliegenden Beschreibung einschließt. Die Y-Achse von 2 entspricht der Trägerkonzentration in Atomen/cm3, und die X-Achse entspricht einem Abstand oder einer Tiefe in Mikrometern in Bezug auf allgemeine Bereichspositionen innerhalb des Halbleiterwerkstücks 11. Der Ursprung der X-Achse entspricht der Unter- oder unteren Seite des Halbleiterwerkstücks 11, wie durch den X-Pfeil in 1 veranschaulicht, und der Abstand nach rechts auf der X-Achse entspricht Bereichen bis zur Ober- oder oberen Seite des Halbleiterwerkstücks 11. Das heißt, in 2 befindet sich der Kathodenbereich 21 nahe dem Ursprung der X-Achse, und der Anodenbereich 16 befindet sich ganz rechts auf der X-Achse.
  • In 2 entspricht das Dotierungsdichteprofil 111 einem Beispiel für ein Dotierungsdichteprofil für das Halbleiterwerkstück 11 gemäß der vorliegenden Beschreibung. Das Dotierungsdichteprofil 4 entspricht einem Ansatz nach dem Stand der Technik, bei dem mehrere Epitaxieschichten auf einem Substrat mit niedrigem spezifischem Widerstand (weniger als 0,002 Ohm-cm) verwendet werden, wobei eine untere Epitaxieschicht einen niedrigeren spezifischen Widerstand aufweist, um eine weichere Umschaltung bereitzustellen, und eine obere Epitaxieschicht einen höheren spezifischen Widerstand aufweist, um eine hohe Sperrspannung zu unterstützen. Das einen niedrigen spezifischen Widerstand aufweisende Substrat wird abgedünnt, um einen Kathodenbereich bereitzustellen. Nachteile dieses Ansatzes schlossen unter anderem die Verwendung sehr dicker Epitaxieschichten (Dicke von 120 Mikrometer oder mehr) ein, was Fertigungskosten und Fertigungsschwierigkeiten im Zusammenhang mit einem kontrollierten Abdünnen des einen niedrigen spezifischen Widerstand aufweisenden Substrats erhöhte. Außerdem führte dieser Ansatz zu einem Diodendie, der dicker als für eine Unterbringung zusammen in einem Gehäuse mit einem IGBT-Die der nächsten Generation gewünscht war.
  • Das Dotierungsdichteprofil 6 entspricht einem Ansatz nach dem Stand der Technik, bei dem eine Non-Punch-Through-Konfiguration (NPT-Konfiguration) verwendet wurde, die ein zonengezogenes Substrat verwendete, bei dem der Driftbereich durch einen Waferabdünnungsprozess definiert wurde und die Kathode durch Dotieren der Rückseite des abgedünnten zonengezogenen Substrats gebildet wurde. Das zonengezogene Substrat stellte eine gewisse Weichschaltfähigkeit bereit, jedoch mit einem Kompromiss im Hinblick auf die Unterstützung der Sperrspannungsanforderungen. Dieser Ansatz führte zu einer Diode mit erhöhter Vf und Schaltverlusten aufgrund einer größeren Dicke des Driftbereichs, was zu erhöhten Leistungsverlusten führte. Außerdem führte dieser Ansatz zu einem Diodendie, der dicker als für eine Unterbringung zusammen in einem Gehäuse mit einem IGBT-Die der nächsten Generation gewünscht war.
  • Bei dem Dotierungsdichteprofil 111 entspricht Abschnitt 111A dem Dotierungsdichteprofilabschnitt für den Kathodenbereich 21, Abschnitt 111B entspricht dem Dotierungsdichteprofilabschnitt für den Ladungsspeicherbereich 12, Abschnitt 111C entspricht dem Dotierungsdichteprofilabschnitt für den Pufferbereich 13, Abschnitt 111D entspricht dem Dotierungsdichteprofilabschnitt für den Driftbereich 14 und Abschnitt 111E entspricht dem Dotierungsdichteprofilabschnitt für den Anodenbereich 16.
  • Gemäß der vorliegenden Beschreibung kann der Ladungsspeicherbereich 12 eine Dotierungsdichte zwischen 1,0×1013 Atomen/cm3 und 1,0×1014 Atomen/cm3 aufweisen. In einigen Beispielen kann der Ladungsspeicherbereich 12 eine Dicke von etwa 10 Mikrometer bis etwa 50 Mikrometer aufweisen. In einigen Beispielen weist das Dotierungsdichteprofil 111C für den Pufferbereich 13 eine Glockenkurvenform auf, wie in 2 veranschaulicht. In einigen Beispielen weist der Pufferbereich 13 eine Spitzendotierungsdichte auf, die sich im Wesentlichen in einem mittleren Abschnitt der Dicke des Pufferbereichs 13 befindet, wie allgemein in 2 veranschaulicht. In einigen Beispielen ist die Spitzendotierungsdichte höher als 1,0×1014 Atome/cm3 und niedriger als 2,0×1015 Atome/cm3. In anderen Beispielen ist die Spitzendotierungsdichte niedriger als 1,0×1015 Atome/cm3. In einigen Beispielen weist das Dotierungsdichteprofil 111C nahe dem Übergang zu dem Driftbereich 14 eine Dotierungsdichte auf, die niedriger als 1,0×1014 Atome/cm3 ist, und weist nahe dem Übergang zu dem Ladungsspeicherbereich 12 eine Dotierungsdichte auf, die niedriger als 1,0×1014 Atome/cm3 ist. Gemäß der vorliegenden Beschreibung weist der Pufferbereich 13 eine Spitzendotierungsdichte auf, die höher als die Dotierungsdichte des Ladungsspeicherbereichs 12 und höher als die Dotierungsdichte des Driftbereichs 14 ist. In einigen Beispielen weist der Pufferbereich 13 eine Spitzendotierungsdichte von etwa 5,0×1014 Atomen/cm3 bis etwa 6,0×1014 Atomen/cm3 auf. In einigen Beispielen ist die Dotierungsdichte des Driftbereichs 14 höher als die Dotierungsdichte des Ladungsspeicherbereichs 12. In einigen Beispielen befindet sich die Spitzendotierungsdichte des Pufferbereichs 13 in einem mittleren Abschnitt der Dicke des Pufferbereichs 13. In einigen Beispielen weist der Pufferbereich 13 eine einzige Spitzendotierungsdichte auf und weist über seine Dicke nicht mehrere Spitzendotierungsdichten auf.
  • Gemäß der vorliegenden Beschreibung schließen einige der Merkmale der Halbleitervorrichtung 10 die Verwendung eines Ladungsspeicherbereichs 12 als Teil des Halbleitersubstrats 12A mit einer Dotierungsdichte von weniger als 1×1014 Atomen/cm3 ein. Der Ladungsspeicherbereich 12 ist nicht dazu konfiguriert, als Feldstoppschicht zu fungieren, sondern ist dazu konfiguriert, die Rückwärtssperrfähigkeit der Halbleitervorrichtung 10 bei Sperrvorspannungsbedingungen über der Nennbusspannung zu unterstützen. Der Ladungsspeicherbereich 12 fungiert ferner als Ladungsspeicherbereich, der während der Sperrverzögerung der Halbleitervorrichtung 10 innerhalb der Nennbusspannung Träger für den Schwanzstrom bereitstellt. Die Halbleitervorrichtung 10 verwendet einen dünneren Driftbereich 14, weil der Pufferbereich 13 und der Ladungsspeicherbereich 12 dazu ausgelegt sind, den Verarmungsbereich der Halbleitervorrichtung 10 während des Betriebs mit einer Sperrvorspannung oberhalb der Nennbusspannung nicht zu stoppen. Da der Driftbereich 13 nicht als Feldstoppschicht konfiguriert ist, ist die Spitzendotierungsdichte des Pufferbereichs 13 niedriger als bei herkömmlichen Feldstoppschichten, die üblicherweise eine Dotierungsdichte von mehr als 5,0×1015 Atomen/cm3 bis 1,0×1017 Atomen/cm3 aufweisen. Insbesondere weist der Pufferbereich 13 gemäß der vorliegenden Beschreibung eine integrierte Gesamtladung vom N-Typ auf, die weniger als etwa 1,5×1012Atome/cm2 beträgt, um die Ausbreitung des elektrischen Felds durch den Pufferbereich 13 in den Ladungsspeicherbereich 12 zu unterstützen. In einigen Beispielen kann dies erreicht werden, indem während der Fertigung für den Pufferbereich 13 eine Ionenimplantationsdosis im Bereich von etwa 4,0×1011 Atomen/cm2 bis etwa 8,0×1011 Atomen/cm2 verwendet wird.
  • Außerdem verwendeten Vorrichtungen nach dem Stand der Technik Substrate mit niedrigem spezifischen Widerstand, die verhinderten, dass der Verarmungsbereich den Kathodenbereich erreicht. Die Halbleitervorrichtung 10 verwendet den einen höheren spezifischen Widerstand aufweisenden Ladungsspeicherbereich 12, der unter Bedingungen einer hohen Sperrvorspannung ein Ausdehnen des Verarmungsbereichs zu dem Kathodenbereich 21 unterstützt. Darüber hinaus nutzt die Halbleitervorrichtung 10 gemäß der vorliegenden Beschreibung keine Protonenbestrahlungsverarbeitung, um zu versuchen, einen Pufferbereich zu schaffen, der komplexe Dotierungsdichteprofile mit mehreren schmalen (zum Beispiel weniger als 2 bis 3 Mikrometer breiten) Dichtespitzen aufweist. Infolgedessen stellt die Halbleitervorrichtung 10 unter anderem niedrigere Kosten für das Ausgangssubstrat, eine verbesserte Schaltweichheit bei akzeptabler Vf-Leistungsfähigkeit bereit, vermeidet eine komplexe Protonenbestrahlung und andere komplexe Prozesse und unterstützt ein Schalten mit höheren Geschwindigkeiten und reduziert Schaltverluste. Außerdem unterstützt die Halbleitervorrichtung 10 eine Die-Dicke, die besser mit der Dicke von IGBT-Dies der aktuellen und nächsten Generation übereinstimmt, was Anforderungen für eine Unterbringung zusammen in einem Gehäuse unterstützt.
  • 3, 4, 5, 6, 7 und 8 sind partielle Querschnittsansichten, die eine Halbleitervorrichtung, wie die Halbleitervorrichtung 10, in verschiedenen Stadien der Fertigung gemäß einem Verfahren der vorliegenden Beschreibung veranschaulichen.
  • 3 veranschaulicht das Halbleitersubstrat 12A, das eine Substratoberseite 18A und eine Substratunterseite 19A gegenüber der Substratoberseite 18A einschließt. Wie zuvor beschrieben, ist das Halbleitersubstrat 12A ein einen hohen spezifischen Widerstand aufweisendes Substrat vom Leitfähigkeitstyp vom N-Typ mit einem spezifischen Widerstand im Bereich von etwa 55 Ohm-cm bis etwa 115 Ohm-cm. In einigen Beispielen wird ein spezifischer Widerstand von etwa 80 Ohm-cm bis etwa 90 Ohm-cm verwendet. In anderen Beispielen wird ein spezifischer Widerstand von etwa 85 Ohm-cm verwendet. In einigen Beispielen ist das Halbleitersubstrat 12A ein Siliciumsubstrat, aber wie zuvor beschrieben können andere Halbleitermaterialien verwendet werden.
  • 4 veranschaulicht das Halbleitersubstrat 12A der Halbleitervorrichtung 10 nach einer zusätzlichen Verarbeitung. Gemäß der vorliegenden Beschreibung sind Dotierstoffe vom N-Typ in die Substratoberseite 18A zu einer anfänglichen Dotierung 13A für den Pufferbereich 13 eingebracht. In einigen Beispielen wird eine Ionenimplantation mit hoher Energie verwendet, um die anfängliche Dotierung 13A bereitzustellen. In einigen Beispielen wird eine Phosphorionenimplantation bei einer Implantationsenergie im Bereich von etwa 100 keV bis etwa 5000 keV verwendet, und eine Implantation erfolgt von etwa 3,0×1011 Atomen/cm2 bis etwa 9,0×1011 Atomen/cm2. In einigen Beispielen wird die Ionenimplantationsdosis derart ausgewählt, dass für den Pufferbereich 13 eine Spitzendotierungsdichte von etwa 5,5 × 1014 Atomen/cm3 bereitgestellt wird. Die Ionenimplantation mit hoher Energie kann eine anfängliche Dotierung 13A mit einer Tiefe in das Halbleitersubstrat 12A von etwa 0,2 bis 4,0 Mikrometer bereitstellen. Es versteht sich, dass andere Dotierstoffe vom N-Typ, wie Arsen oder Antimon, verwendet werden können, wobei jedoch Phosphor in einigen Beispielen bevorzugt wird, weil es eine größere Eindringtiefe in das Halbleitersubstrat 12A und einen größeren Diffusionskoeffizienten im Vergleich zu Arsen und Antimon aufweist. In anderen Beispielen können mehrere Ionenimplantationsdosen und/oder -energien verwendet werden, um die anfängliche Dotierung 13A bereitzustellen. In nachfolgenden Verarbeitungsschritten und abhängig vom thermischen Gesamtbudget für die Herstellung der Halbleitervorrichtung 10 kann die anfängliche Dotierung 13A weiter in das Halbleitersubstrat 12A und in den Driftbereich 14 hinein diffundieren, um den Pufferbereich 13 zu bilden. Das heißt, der Pufferbereich 13 kann innerhalb sowohl des Halbleitersubstrats 12A als auch des Driftbereichs 14 sein.
  • 5 veranschaulicht die Halbleitervorrichtung 10 nach einer weiteren Verarbeitung. Gemäß der vorliegenden Beschreibung ist der Driftbereich 14 unter Verwendung von Epitaxialwachstumstechniken auf der Substratoberseite 18A des Halbleitersubstrats 12A oder diese überlagernd und mit der anfänglichen Dotierung 13A gebildet. In einigen Beispielen wird der Driftbereich 14 während des Epitaxialwachstumsprozesses mit einem Dotierstoff der Leitfähigkeit vom N-Typ dotiert, um ein AS-gebildetes Dotierungsdichteprofil bereitzustellen. In einigen Beispielen kann Phosphor verwendet werden. In anderen Beispielen kann Arsen oder Antimon verwendet werden. Die Dicke und die Dotierungsdichte des Driftbereichs 14 werden zusammen mit dem Ladungsspeicherbereich 12 und dem Pufferbereich 13 derart ausgewählt, dass die an die Halbleitervorrichtung 10 gestellten Anforderungen hinsichtlich der Sperrspannung erfüllt werden. Gemäß der vorliegenden Beschreibung ist die Dotierungsdichte des Driftbereichs niedriger als die Spitzendotierungsdichte des Pufferbereichs 13. In einigen Beispielen kann die Driftbereichsdicke im Bereich von etwa 35 Mikrometer bis etwa 45 Mikrometer sein, und der Driftbereich 14 kann einen spezifischen Widerstand im Bereich von etwa 70 Ohm-cm bis etwa 90 Ohm-cm aufweisen. In einigen Beispielen weist der Driftbereich 14 einen spezifischen Widerstand von etwa 80 Ohm-cm auf. Wie in 5 veranschaulicht, stellen das Halbleitersubstrat 12A, die anfängliche Dotierung 13A und der Driftbereich 14 ein Zwischenhalbleiterwerkstück 11A bereit, das eine Oberseite 18 aufweist, die durch den Driftbereich 14 definiert ist. Wie zuvor angegeben, kann die anfängliche Dotierung 13A sowohl während des Epitaxialwachstumsprozesses als auch während nachfolgender thermischer Prozesse in den Driftbereich 14 und in das Halbleitersubstrat 12A diffundieren.
  • 6 veranschaulicht die Halbleitervorrichtung 10 nach einer zusätzlichen Verarbeitung. In einigen Beispielen wird der Anodenbereich 16 in der Oberseite 18 des Zwischenhalbleiterwerkstücks 11A gebildet. Im vorliegenden Beispiel weist der Anodenbereich 16 einen Leitfähigkeitstyp vom P-Typ auf und kann durch Ionenimplantation, chemische Gasphasenabscheidung, Aufschleudern oder anderen Dotierungstechniken, die dem Durchschnittsfachmann bekannt sind, gebildet werden. Es können Diffusions- oder Tempertechniken verwendet werden, um den Dotierstoff vom P-Typ in die erforderliche Tiefe innerhalb des Driftbereichs 14 zu diffundieren. In einigen Beispielen erstreckt sich der Anodenbereich 16 von der Oberseite 18 bis in eine Anodenbereichstiefe im Bereich von etwa 3 Mikrometer bis etwa 15 Mikrometer in den Driftbereich 14 hinein. Der Anodenbereich 16 bildet einen PN-Übergang mit dem Driftbereich 14. In einigen Beispielen weist der Anodenbereich 16 eine Dotierungsdichte zwischen 1×1016 Atomen/cm3 und 1×1017 Atomen/cm3 auf. Obwohl nicht gezeigt, kann in einem Abschnitt des Anodenbereichs 16 ein Anreicherungsbereich vom P-Typ bereitgestellt sein, um einen ohmschen Kontakt zu dem Anschluss 44 zu verbessern, was als Nächstes beschrieben wird.
  • 7 veranschaulicht die Halbleitervorrichtung 10 nach einer weiteren Verarbeitung. In einigen Beispielen wird das Zwischenhalbleiterwerkstück 11A einem Lebensdauerreduktionsprozess, wie einem Platindotierungsprozess oder anderen Lebensdauerreduktionsprozessen, die einem Durchschnittsfachmann bekannt sind, unterzogen. In einigen Beispielen wird der Anschluss 44 dann über der Oberseite 18 des Zwischenhalbleiterwerkstücks 11A gebildet. Das Material für den Anschluss 44 kann basierend auf den Packaging-Anforderungen an die Halbleitervorrichtung 10, wie den verbindungstechnischen Anforderungen an die Vorrichtung, ausgewählt werden. In einigen Beispielen umfasst der Anschluss 44 ein/e oder mehrere Metalle oder Metallschichten. In einigen Beispielen kann der Anschluss 44 eine Aluminiumlegierung, wie eine Aluminium-Silicium-Kupfer-Legierung (AlSiCu-Legierung), umfassen. In einigen Beispielen wird über der Aluminiumlegierung ein lötbares Material oder Sintermaterial bereitgestellt. In anderen Beispielen kann der Anschluss 44 Titan (Ti) Nickel (Ni) Silber (Ag) oder Chrom (Cr) Ni Gold (Au) umfassen. Der Anschluss 44 kann durch Aufdampfen, Sputtern oder andere Abscheidungstechniken gebildet werden. In einigen Beispielen weist der Anschluss 44 eine Dicke zwischen etwa 3 Mikrometer und 9 Mikrometer auf, Der Anschluss 44 stellt den Anodenkontakt 23 für die Halbleitervorrichtung 10 bereit.
  • 8 veranschaulicht die Halbleitervorrichtung 10 nach einer zusätzlichen Verarbeitung. In einigen Beispielen wird die Dicke des Zwischenhalbleiterwerkstücks 11A unter Verwendung von Schleifen und Ätzen reduziert, um einen unteren Abschnitt von der Rückseite des Halbleitersubstrats 12A zu entfernen. Dadurch wird der Ladungsspeicherbereich 12 der Halbleitervorrichtung 10 gemäß der vorliegenden Beschreibung bereitgestellt. In Beispielen kann die Sollenddicke des Ladungsspeicherbereichs 12 im Bereich von 5 Mikrometer bis 20 Mikrometer sein. Nach dem Abdünnungsprozess wird das Halbleiterwerkstück 11 bereitgestellt, dass die Unterseite 19 aufweist. Die Unterseite 19 kann auch als abgedünnte Unterseite des Substrats bezeichnet werden. Gemäß der vorliegenden Beschreibung wird in der Unterseite 19 des Halbleiterwerkstücks 11 oder daran angrenzend Dotierstoff der Leitfähigkeit vom N-Typ bereitgestellt, um den Kathodenbereich 21 der Halbleitervorrichtung 10 bereitzustellen. In einigen Beispielen werden Ionenimplantations- und -ausheilungstechniken verwendet, um den Kathodenbereich 21 zu bilden. In einigen Beispielen wird ein Dotierstoff der Leitfähigkeit vom N-Typ, wie Phosphor oder Arsen, bei einer niedrigeren Energie zwischen etwa 10 keV und 400 keV und mit einer Ionenimplantationsdosis zwischen 1,0×1015 Atomen/cm2 und 5,0×1016 Atomen/cm2 ionenimplantiert. In einigen Beispielen können mehrere Implantationsstoffe mit verschiedenen Dosen und/oder Energien verwendet werden. In einigen Beispielen können Laserausheilung oder andere Techniken zur örtlich begrenzten Erwärmung (das heißt Techniken, die für den Anschluss 44 nicht schädlich sind) verwendet werden, um den Dotierstoff der Leitfähigkeit vom N-Typ zu aktivieren und zu diffundieren, um den Kathodenbereich 21 zu bilden.
  • Als Nächstes kann der Anschluss 46 angrenzend an die Unterseite 19 des Halbleiterwerkstücks 11 gebildet werden. In einigen Beispielen umfasst der Anschluss 46 ein/e oder mehrere Metalle oder Metallschichten, und das Material für den Anschluss 46 kann basierend auf den Packaging-Anforderungen an die Halbleitervorrichtung 10 ausgewählt werden. In einigen Beispielen kann der Anschluss 46 Al-Ni-Vanadium (V)-Au umfassen und kann Aufdampfen, Sputtern oder andere Abscheidungstechniken, die einem Durchschnittsfachmann bekannt sind, gebildet werden. In anderen Beispielen kann Ti-Ni-Ag, Al-Ni-Ag oder Cr-Ni-Au verwendet werden. In einigen Beispielen weist der Anschluss 46 eine Dicke im Bereich von etwa 1 Mikrometer bis etwa 4 Mikrometer auf. Der Anschluss 46 stellt einen Kathodenkontakt 24 für die Halbleitervorrichtung 10 bereit.
  • 9 veranschaulicht graphische Informationen, die sich auf Dotierungsdichteprofile und Bereichspositionen für beispielhafte Halbleitervorrichtungen gemäß der vorliegenden Beschreibung beziehen, die bei der Halbleitervorrichtung 10 verwendet werden können. 9 schließt das zuvor bei 2 beschriebene Dotierungsdichteprofil 111 und ein alternatives Dotierungsdichteprofil 112 ein. Außerdem veranschaulicht 9 die ungefähre Position des Kathodenbereichs 21, des Ladungsspeicherbereichs 12, des Pufferbereichs 13, des Driftbereichs 14 und des Anodenbereichs 16 für die Dotierungsdichteprofile 111 und 112.
  • Das Dotierungsdichteprofil 112 unterscheidet sich in mancher Hinsicht von dem Dotierungsdichteprofil 111. Zum Beispiel ist die Spitzendotierungsdichte 112C in dem Pufferbereich 13 des Dotierungsdichteprofils 112 niedriger als die Spitzendotierungsdichte 111C in dem Pufferbereich 13 des Dotierungsdichteprofils 111. Außerdem ist die Dotierungsdichte in dem Driftbereich 112D des Dotierungsdichteprofils 112 höher als die Dotierungsdichte in dem Driftbereich 111D des Dotierungsdichteprofils 111. Ferner ist die Dotierungsdichte in dem Driftbereich 112D des Dotierungsdichteprofils 112 höher als die Dotierungsdichte in dem Ladungsspeicherbereich 112B des Dotierungsdichteprofils 112. Darüber hinaus variiert die Dotierungsdichte in dem Driftbereich 112D über seine Dicke. Zum Beispiel nimmt die Dotierungsdichte vom rechten Rand des Pufferbereichs 13 in Richtung des Anodenbereichs 16 ab. In einigen Beispielen wird das Dotierungsprofil 112 für die Halbleitervorrichtung 10 derart ausgewählt, dass eine weichere Umschaltung im Vergleich zu dem Dotierungsdichteprofil 111 bereitgestellt wird.
  • In einigen Beispielen und wie in 9 veranschaulicht, ist der Ladungsspeicherbereich 12 ein Substrat mit hohem spezifischem Widerstand, das eine Dotierungsdichte von weniger als etwa 1,0×1014 Atome/cm3 aufweist, der Pufferbereich 13 ist ein dotierter Bereich, der in das Substrat mit hohem spezifischem Widerstand ionenimplantiert ist und, nachdem er dem thermischen Budget des zur Herstellung der Halbleitervorrichtung 10 verwendeten Prozesses unterzogen wurde, eine Spitzendotierungsdichte unter 2,0×1015 Atomen/cm3 aufweist, und der Driftbereich 14 ist eine Epitaxieschicht, die einen ähnlichen oder niedrigeren spezifischen Widerstand (d. h. eine höhere Dotierungsdichte) aufweisen kann als das Substrat, das zur Bereitstellung des Ladungsspeicherbereichs 12 verwendet wird. Außerdem kann der Driftbereich 14 ein gleichförmiges Dotierungsprofil aufweisen, wie bei dem Dotierungsdichteprofil 111 veranschaulicht, oder kann ein nicht gleichförmiges Dotierungsprofil aufweisen, wie bei dem Dotierungsdichteprofil 112 veranschaulicht. 9 stellt außerdem eine Referenz für die Positionen des Kathodenbereichs 21 und des Anodenbereichs 16 der Halbleitervorrichtung 10 und repräsentative beispielhafte Dotierungsdichteprofile bereit.
  • 10 veranschaulicht eine partielle Querschnittsansicht einer Halbleitervorrichtung 100 gemäß der vorliegenden Beschreibung. Die Halbleitervorrichtung 100 ist ähnlich der Halbleitervorrichtung 10, und nur bestimmte Merkmale der Halbleitervorrichtung 100 werden beschrieben. Insbesondere schließt die Halbleitervorrichtung 100 eine beispielhafte Randabschlussstruktur ein, die einen Abschnitt 161 des Anodenbereichs 16 einschließen kann, der sich entlang der Oberseite 18 des Halbleiterwerkstücks 11 unterhalb eines Dielektrikums 61, wie eines Feldoxiddielektrikums, erstreckt. Ein Kanalstoppbereich der Leitfähigkeit vom N-Typ 27 ist an einem Rand der Halbleitervorrichtung 100 bereitgestellt und kann an der Oberseite 18 mit einem Kanalstoppanschluss 47 in Kontakt stehen, der gleichzeitig mit dem Anschluss 46 gebildet werden kann. Über einem Abschnitt des Anschlusses 46, dem Dielektrikum 61 und dem Kanalstoppanschluss 47 ist eine Passivierung 62 bereitgestellt. In einigen Beispielen schließt die Halbleitervorrichtung 100 einen Anreicherungsbereich 162 ein, der ein Bereich vom Leitfähigkeitstyp vom P-Typ mit einer höheren Dotierungsdichte als der Anodenbereich 16 ist, um einen verbesserten ohmschen Kontakt zu dem Anschluss 44 bereitzustellen.
  • In einigen Beispielen ist die Halbleitervorrichtung 100 eine Hochspannungsdiode, die für den Ladungsspeicherbereich 12 ein Substrat mit hohem spezifischen Widerstand nutzt, wobei der selektiv dotierte Pufferbereich 13 und der eine reduzierte Dicke aufweisende Driftbereich 14 eine Epitaxieschicht, wie zuvor beschrieben, umfassen. Unter anderem ist die Halbleitervorrichtung 100 geeignet weist eine Hochspannungsdiode mit weicher Abschaltcharakteristik auf, um in einer zusammen in einem Gehäuse untergebrachten IGBT-Vorrichtung ein schnelles Schalten bei niedrigen Schaltverlusten zu unterstützen.
  • Aus all dem Vorstehenden kann ein Durchschnittsfachmann bestimmen, dass sich die dritte Spitzendotierungsdichte in einem Beispiel im mittleren Abschnitt der Dicke des dritten Bereichs befindet. In einem anderen Beispiel ist die Dicke des dritten Bereichs im Bereich von 25 Mikrometer bis 60 Mikrometer. In einem weiteren Beispiel beträgt die Spitzendotierungsdichte des dritten Bereichs mehr als 1,0×1014 Atome/cm3 und weniger als 2,0×1015 Atome/cm3.
  • Aus all dem Vorstehenden kann ein Durchschnittsfachmann bestimmen, dass der Kathodenbereich und der Ladungsspeicherbereich in einem Beispiel innerhalb eines Halbleitersubstrats sind. In einem anderen Beispiel ist der Driftbereich ein Epitaxiebereich. In einem weiteren Beispiel ist der Pufferbereich ein ionenimplantierter Bereich.
  • Es versteht sich, dass, obwohl Silicium als beispielhaftes Substratmaterial beschrieben wurde und die auf dem Substrat gebildete Struktur als SiC beschrieben ist, die vorliegende Beschreibung für andere Materialien, einschließlich anderer Halbleitermaterialien, die Heteroübergänge bilden, wie SiGe, SiGeC, GaAs, InGaP, GaN und AlN, für die verschiedenen Bereiche relevant ist.
  • Während der Gegenstand der Erfindung mit spezifischen bevorzugten Beispielen beschrieben wird, stellen die vorstehenden Zeichnungen und Beschreibungen davon nur typische Beispiele dar und werden daher nicht als den Schutzumfang einschränkend betrachtet. Es ist offensichtlich, dass viele Alternativen und Variationen für den Fachmann ersichtlich sein werden. Zum Beispiel können die Leitfähigkeitstypen der verschiedenen Bereiche umgekehrt werden. Außerdem können andere Randabschlussstrukturen aufgenommen werden. Ferner kann die Halbleitervorrichtung 10 wie eine geätzte Mesa-Halbleitervorrichtung bedeckt sein.
  • Wie die nachfolgenden Ansprüche widerspiegeln, können erfinderische Gesichtspunkte in weniger als allen Merkmalen eines einzelnen vorstehend offenbarten Beispiels liegen. Somit sind die nachfolgend ausgedrückten Ansprüche hiermit ausdrücklich in diese detaillierte Beschreibung der Zeichnungen aufgenommen, wobei jeder Anspruch für sich allein als ein separates Beispiel der Erfindung steht. Während des Weiteren einige hierin beschriebene Beispiele einige, aber nicht andere Merkmale einschließen, die in anderen Beispielen eingeschlossen sind, sollen Kombinationen von Merkmalen unterschiedlicher Beispiele innerhalb des Schutzumfangs der Erfindung liegen und sollen unterschiedliche Beispiele bilden, wie für den Fachmann auf dem Gebiet verständlich ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63162962 [0001]

Claims (10)

  1. Halbleitervorrichtung, umfassend: ein Halbleiterwerkstück, umfassend: eine Halbleiterwerkstückoberseite; eine Halbleiterwerkstückunterseite gegenüber der Halbleiterwerkstückoberseite; einen ersten Bereich an der Halbleiterwerkstückunterseite, der einen ersten Leitfähigkeitstyp und eine erste Bereichsdotierungsdichte aufweist; einen zweiten Bereich, der an den ersten Bereich angrenzt und den ersten Leitfähigkeitstyp und eine zweite Bereichsdotierungsdichte aufweist; einen dritten Bereich, der an den zweiten Bereich angrenzt und den ersten Leitfähigkeitstyp und ein drittes Bereichsdotierungsdichteprofil über einer Dicke des dritten Bereichs mit einer Spitzendotierungsdichte des dritten Bereichs aufweist; und einen vierten Bereich, der an den dritten Bereich angrenzt und den ersten Leitfähigkeitstyp und eine vierte Bereichsdotierungsdichte aufweist; wobei: die Spitzendotierungsdichte des dritten Bereichs höher als die Dotierungsdichte des zweiten Bereichs und die Dotierungsdichte des vierten Bereichs ist, einen fünften Bereich an der Halbleiterwerkstückoberseite angrenzend an den vierten Bereich und mit einem zweiten Leitfähigkeitstyp entgegengesetzt zum ersten Leitfähigkeitstyp; einen ersten Leiter, der mit dem fünften Bereich angrenzend an die Halbleiterwerkstückoberseite gekoppelt ist; und einen zweiten Leiter, der mit dem ersten Bereich angrenzend an die Halbleiterwerkstückunterseite gekoppelt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei: sich der erste Bereich und der zweite Bereich innerhalb eines Halbleitersubstrats befinden und der dritte Bereich ein ionenimplantierter Bereich ist; das Dotierungsdichteprofil des dritten Bereichs über der Dicke des dritten Bereichs eine Glockenkurvenform aufweist und der vierte Bereich ein Epitaxiebereich auf dem Halbleitersubstrat ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei: die Dotierungsdichte des vierten Bereichs höher als die Dotierungsdichte des zweiten Bereichs ist.
  4. Halbleitervorrichtung nach Anspruch 1, wobei: die Spitzendotierungsdichte des dritten Bereichs höher als 1,0×1014 Atome/cm3 und niedriger als 1,0×1015 Atome/cm3 ist und die Dotierungsdichte des vierten Bereichs nahe dem dritten Bereich niedriger als 1,0×1014 Atome/cm3 ist.
  5. Halbleitervorrichtung, umfassend: einen Kathodenbereich, der einen ersten Leitfähigkeitstyp und eine Kathodenbereichsdotierungsdichte aufweist; einen Ladungsspeicherbereich, der den Kathodenbereich überlagert und den ersten Leitfähigkeitstyp und eine Ladungsspeicherbereichsdotierungsdichte, die niedriger als die Kathodenbereichsdotierungsdichte ist, aufweist; einen Pufferbereich, der den Ladungsspeicherbereich überlagert und den ersten Leitfähigkeitstyp, eine Pufferbereichsdicke, ein Pufferbereichsdotierungsdichteprofil mit einer Pufferbereichsspitzendotierungsdichte aufweist; einen Driftbereich, der den Pufferbereich überlagert und den ersten Leitfähigkeitstyp und eine Driftbereichsdotierungsdichte aufweist; und einen Anodenbereich eines zweiten Leitfähigkeitstyps entgegengesetzt zum ersten Leitfähigkeitstyp angrenzend an den Driftbereich; wobei: die Spitzendotierungsdichte des Pufferbereichs höher als die Dotierungsdichte des Ladungsspeicherbereichs und höher als die Dotierungsdichte des Driftbereichs ist und die Spitzendotierungsdichte des Pufferbereichs vom Ladungsspeicherbereich beabstandet ist und vom Driftbereich beabstandet ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei: die Spitzendotierungsdichte des Pufferbereichs nahe einem mittleren Abschnitt der Pufferbereichsdicke ist.
  7. Halbleitervorrichtung nach Anspruch 5, wobei: die Spitzendotierungsdichte des Pufferbereichs höher als 1,0×1014 Atome/cm3 und niedriger als 2,0×1015 Atome/cm3 ist.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bereitstellen eines Halbleitersubstrats mit einer Substratoberseite, einer Substratunterseite gegenüber der Substratoberseite, einem ersten Leitfähigkeitstyp und einer Substratdotierungsdichte; Bilden eines Pufferbereichs des ersten Leitfähigkeitstyps angrenzend an die Halbleitersubstratoberseite; Bilden eines Driftbereichs des ersten Leitfähigkeitstyps über dem Pufferbereich; wobei: der Pufferbereich eine Pufferbereichsdicke, ein Pufferbereichsdotierungsdichteprofil und eine Pufferbereichsspitzendotierungsdichte aufweist und der Driftbereich eine Driftbereichsdotierungsdichte aufweist, die niedriger als die Spitzendotierungsdichte des Pufferbereichs ist; Bilden eines Anodenbereichs eines zweiten Leitfähigkeitstyps innerhalb des Driftbereichs; Entfernen eines Abschnitts des Halbleitersubstrats von der Substratunterseite, um eine abgedünnte Unterseite des Substrats bereitzustellen, und Bilden eines Kathodenbereichs des ersten Leitfähigkeitstyps und mit einer an dem abgedünnten Unterseite des Substrats und mit einer Kathodenbereichsspitzendotierungsdichte; wobei: ein Teil des Halbleitersubstrats zwischen dem Kathodenbereich und dem Pufferbereich einen Ladungsspeicherbereich bildet, der die Substratdotierungsdichte aufweist; und die Spitzendotierungsdichte des Pufferbereichs höher als die Substratdotierungsdichte ist.
  9. Verfahren nach Anspruch 8, wobei: das Bilden des Driftbereichs das epitaktische Aufwachsen des Driftbereichs umfasst und die Dotierungsdichte des Driftbereichs höher als die Substratdotierungsdichte ist.
  10. Verfahren nach Anspruch 8, wobei: das Bilden des Pufferbereichs das Bereitstellen des Pufferbereichsdotierungsdichteprofils mit einer einzigen Spitzendotierungsdichte umfasst und das Bilden des Pufferbereichs das Bereitstellen der Spitzendotierungsdichte höher als 1,0×1014 Atome/cm3 und niedriger als 2,0× 1015 Atome/cm3 umfasst.
DE102022105743.7A 2021-03-18 2022-03-11 Halbleitervorrichtungen und verfahren zum herstellen von halbleitervorrichtungen Pending DE102022105743A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163162962P 2021-03-18 2021-03-18
US63/162,962 2021-03-18
US17/649,106 US20220302286A1 (en) 2021-03-18 2022-01-27 Semiconductor devices and methods of manufacturing semiconductor devices
US17/649,106 2022-01-27

Publications (1)

Publication Number Publication Date
DE102022105743A1 true DE102022105743A1 (de) 2022-09-22

Family

ID=83115111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022105743.7A Pending DE102022105743A1 (de) 2021-03-18 2022-03-11 Halbleitervorrichtungen und verfahren zum herstellen von halbleitervorrichtungen

Country Status (3)

Country Link
US (1) US20220302286A1 (de)
CN (1) CN115117144A (de)
DE (1) DE102022105743A1 (de)

Also Published As

Publication number Publication date
US20220302286A1 (en) 2022-09-22
CN115117144A (zh) 2022-09-27

Similar Documents

Publication Publication Date Title
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
EP3379581B1 (de) Iii-v-halbleiterdiode auf gaas basis
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE102014118766B4 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102014103325B4 (de) Leistungsschaltmodule mit verringerter Oszillation und Verfahren zur Herstellung eines Leistungsschaltmoduls
DE102010036743A1 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
EP1097481A2 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
DE102017128243B4 (de) Bipolartransistor mit isoliertem gate, aufweisend erste und zweite feldstoppzonenbereiche, und herstellungsverfahren
DE102012109902A1 (de) Leistungshalbleiterdiode, IGBT, und Verfahren für ihre Herstellung
DE102016104327A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102015105718A1 (de) Halbleiterdiode
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102018132236B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102014118768A1 (de) Halbleiterbauelement mit einem metall-halbleiter-übergang und herstellungsweise dafür
DE102017121878A1 (de) Leistungsdiode

Legal Events

Date Code Title Description
R163 Identified publications notified
R163 Identified publications notified