DE102021120264A1 - semiconductor device - Google Patents

semiconductor device Download PDF

Info

Publication number
DE102021120264A1
DE102021120264A1 DE102021120264.7A DE102021120264A DE102021120264A1 DE 102021120264 A1 DE102021120264 A1 DE 102021120264A1 DE 102021120264 A DE102021120264 A DE 102021120264A DE 102021120264 A1 DE102021120264 A1 DE 102021120264A1
Authority
DE
Germany
Prior art keywords
heat sink
heatsink
semiconductor device
sealing resin
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102021120264.7A
Other languages
German (de)
Inventor
Kotaro Nishihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021120264A1 publication Critical patent/DE102021120264A1/en
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Eine Halbleitervorrichtung (100) weist auf: einen Kühlkörper (5), eine isolierende Schicht (4), welche sich auf einer oberen Fläche des Kühlkörpers (5) befindet, einen Anschlussrahmen (1), welcher an einer oberen Fläche der isolierenden Schicht (4) befestigt ist, ein Halbleiterelement (2), welches auf einer oberen Fläche des Anschlussrahmens (1) montiert ist, ein Versiegelungsharz (6), welches den Kühlkörper (5) und das Halbleiterelement (2) versiegelt, wobei eine untere Fläche (10) des Kühlkörpers (5) freiliegt. Die untere Fläche (10) des Kühlkörpers (5) weist an einem peripheren Randabschnitt davon einen gestuften Abschnitt (7) auf, welcher in gestufter Weise vertieft ist, wobei der gestufte Abschnitt (7) der unteren Fläche eine Vertiefung (11) aufweist, die nach oben vertieft ist und nicht vom Versiegelungsharz (6) freiliegt, und wobei die obere Fläche des Kühlkörpers (5) eine Vertiefung (12) aufweist, die nach unten vertieft ist.A semiconductor device (100) comprises: a heatsink (5), an insulating layer (4) located on an upper surface of the heatsink (5), a lead frame (1) attached to an upper surface of the insulating layer (4 ) is fixed, a semiconductor element (2) mounted on an upper surface of the lead frame (1), a sealing resin (6) sealing the heat sink (5) and the semiconductor element (2), a lower surface (10) of the heat sink (5) is exposed. The bottom surface (10) of the heat sink (5) has a stepped portion (7) at a peripheral edge portion thereof which is recessed in a stepped manner, the bottom surface stepped portion (7) having a recess (11) which is recessed upward and is not exposed from the sealing resin (6), and wherein the upper surface of the heat sink (5) has a recess (12) which is recessed downward.

Description

Hintergrund der ErfindungBackground of the Invention

Gebiet der Erfindungfield of invention

Die vorliegende Offenbarung betrifft eine Halbleitervorrichtung, welche einen Kühlkörper aufweist.The present disclosure relates to a semiconductor device having a heat sink.

Beschreibung des Standes der TechnikDescription of the prior art

Es existiert eine Halbleitervorrichtung, welche einen Kühlkörper, ein Halbleiterelement, und ein Versiegelungsharz aufweist, welches den Kühlkörper und das Halbleiterelement versiegelt, wobei eine untere Fläche des Kühlkörpers freiliegt. In einer solchen Halbleitervorrichtung weist die untere Fläche des Kühlkörpers einen gestuften Abschnitt auf.There is a semiconductor device that includes a heatsink, a semiconductor element, and a sealing resin that seals the heatsink and the semiconductor element with a lower surface of the heatsink exposed. In such a semiconductor device, the bottom surface of the heat sink has a stepped portion.

Zum Beispiel offenbart die Japanische Patentanmeldungs-Offenlegungs-Nr. 2003-7933 eine Technik zum Aushärten eines Versiegelungsharzes, welches einen gestuften Abschnitt umhüllt, um einen Harzhaken auszubilden, wodurch verhindert wird, dass der Kühlkörper aus dem Versiegelungsharz herausfällt. Der Harzhaken bezieht sich auf eine Struktur des ausgehärteten Harzes, welche an einer Unregelmäßigkeit eines Elements wie ein Haken zum Verhindern eines Herausfallens des Elements hängenbleibt. Der Kühlkörper ist typischerweise aus einem Material ausgebildet, das exzellente Wärmeableitungseigenschaften aufweist, wie AI und Cu.For example, Japanese Patent Application Laid-Open No. 2003-7933 discloses a technique of curing a sealing resin covering a stepped portion to form a resin hook, thereby preventing the heat sink from falling out of the sealing resin. The resin hook refers to a structure of the cured resin which is caught on an irregularity of a member like a hook for preventing the member from falling out. The heatsink is typically formed from a material that has excellent heat dissipation properties, such as Al and Cu.

In einer herkömmlichen Halbleitervorrichtung tritt jedoch wahrscheinlich eine Beanspruchungskonzentration auf, wenn eine thermische Beanspruchung und dergleichen auf eine Ecke des gestuften Abschnitts der unteren Fläche des Kühlkörpers einwirkt, sodass eine Trennung an einer Schnittstelle zwischen dem Versiegelungsharz und dem Kühlkörper auftritt. Falls die Trennung entlang einer Seitenfläche des Kühlkörpers bis zu einer Schnittstelle zwischen dem Kühlkörper und einer isolierenden Schicht fortschreitet, welche sich auf einer oberen Fläche des Kühlkörpers befindet, können sich Isolationseigenschaften der Halbleitervorrichtung verschlechtern.However, in a conventional semiconductor device, stress concentration is likely to occur when thermal stress and the like acts on a corner of the stepped portion of the lower surface of the heatsink, so that separation occurs at an interface between the sealing resin and the heatsink. If the separation progresses along a side surface of the heatsink to an interface between the heatsink and an insulating layer located on a top surface of the heatsink, insulating properties of the semiconductor device may deteriorate.

ZusammenfassungSummary

Es ist eine Aufgabe der vorliegenden Offenbarung in einer Halbleitervorrichtung, welche einen Kühlkörper aufweist, eine Technik bereitzustellen, die eine Unterdrückung eines Fortschreitens einer Trennung an einer Schnittstelle zwischen einem Versiegelungsharz und dem Kühlkörper bis zu einer Schnittstelle zwischen dem Kühlkörper und einer isolierenden Schicht ermöglicht, welche auf einer oberen Fläche des Kühlkörpers angeordnet ist.It is an object of the present disclosure, in a semiconductor device having a heatsink, to provide a technique that enables suppression of propagation of separation at an interface between a sealing resin and the heatsink to an interface between the heatsink and an insulating layer, which is arranged on a top surface of the heat sink.

Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist einen Kühlkörper, eine isolierende Schicht, einen Anschlussrahmen, ein Halbleiterelement, und ein Versiegelungsharz auf. Die isolierende Schicht befindet sich auf einer oberen Fläche des Kühlkörpers. Der Anschlussrahmen ist an einer oberen Fläche der isolierenden Schicht befestigt. Das Halbleiterelement ist auf einer oberen Fläche de Anschlussrahmens montiert. Das Versiegelungsharz versiegelt den Kühlkörper und das Halbleiterelement, wobei eine untere Fläche des Kühlkörpers freiliegt. Die untere Fläche des Kühlkörpers weist an einem peripheren Randabschnitt davon einen gestuften Abschnitt der unteren Fläche auf, welcher in gestufter Weise vertieft ist. Der gestufte Abschnitt der unteren Fläche weist eine erste Vertiefung auf, die nach oben vertieft ist und nicht vom Versiegelungsharz freiliegt. Die obere Fläche des Kühlkörpers weist eine zweite Vertiefung auf, die nach unten vertieft ist.A semiconductor device according to the present disclosure includes a heat sink, an insulating layer, a lead frame, a semiconductor element, and a sealing resin. The insulating layer is on a top surface of the heatsink. The lead frame is attached to a top surface of the insulating layer. The semiconductor element is mounted on a top surface of the lead frame. The sealing resin seals the heat sink and the semiconductor element with a lower surface of the heat sink being exposed. The bottom surface of the heat sink has, at a peripheral edge portion thereof, a bottom surface stepped portion which is recessed in a stepped manner. The stepped portion of the bottom surface has a first indentation which is recessed upward and is not exposed from the sealing resin. The top surface of the heatsink has a second indentation that is recessed downward.

Das Versiegelungsharz, mit welchen die erste Vertiefung gefüllt wird, kann ein übermäßiges Verziehen des Kühlkörpers bei einer hohen Temperatur unterdrücken, so dass ein Fortschreiten einer Trennung an der Schnittstelle zwischen dem Versiegelungsharz und dem Kühlkörper ausgehend von einer Ecke der unteren Fläche des gestuften Abschnitts unterdrückt werden kann. Fall darüber hinaus die Trennung an der Schnittstelle zwischen dem Versiegelungsharz und dem Kühlkörper fortschreitet, kann die zweite Vertiefung das Fortschreiten der Trennung an der Schnittstelle zwischen dem Versiegelungsharz und dem Kühlkörper bis zur Schnittstelle zwischen der isolierenden Schicht und dem Kühlkörper unterbinden.The sealing resin with which the first recess is filled can suppress excessive warping of the heatsink at a high temperature, so that progress of separation at the interface between the sealing resin and the heatsink from a corner of the bottom surface of the stepped portion can be suppressed can. In addition, if the separation progresses at the interface between the sealing resin and the heatsink, the second recess can suppress the progress of separation at the interface between the sealing resin and the heatsink to the interface between the insulating layer and the heatsink.

Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Figuren deutlicher.These and other objects, features, aspects and advantages of the present invention will become more apparent from the following detailed description of the present invention in conjunction with the accompanying figures.

Figurenlistecharacter list

  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsform 1. 1 13 is a cross-sectional view of a semiconductor device according to Embodiment 1.
  • 2 ist eine Unteransicht eines Kühlkörpers der Halbleitervorrichtung gemäß Ausführungsform 1. 2 12 is a bottom view of a heat sink of the semiconductor device according to Embodiment 1.
  • 3 ist eine Unteransicht eines Kühlkörpers einer Halbleitervorrichtung gemäß Ausführungsform 2. 3 14 is a bottom view of a heat sink of a semiconductor device according to Embodiment 2.
  • 4 ist eine Unteransicht eines Kühlkörpers einer Halbleitervorrichtung gemäß einer Modifikation 1 von Ausführungsform 2. 4 14 is a bottom view of a heat sink of a semiconductor device according to Modification 1 of Embodiment 2.
  • 5 ist eine Unteransicht eines Kühlkörpers einer Halbleitervorrichtung gemäß einer Modifikation 2 von Ausführungsform 2. 5 14 is a bottom view of a heat sink of a semiconductor device according to Modification 2 of Embodiment 2.
  • 6 ist eine vergrößerte Querschnittsansicht einer Halbleitervorrichtung gemäß Ausführungsform 3. 6 14 is an enlarged cross-sectional view of a semiconductor device according to Embodiment 3.
  • 7 ist eine Querschnittsansicht, welche ein Verziehen einer Halbleitervorrichtung veranschaulicht, wenn ein gestufter Abschnitt der unteren Fläche keine Vertiefung aufweist. 7 14 is a cross-sectional view illustrating warping of a semiconductor device when a stepped portion of the bottom surface has no recess.

Beschreibung der bevorzugten AusführungsformenDescription of the Preferred Embodiments

<Ausführungsform 1 ><Embodiment 1>

Ausführungsform 1 wird nachfolgend mit Bezug zu den Figuren beschrieben. 1 ist eine Querschnittsansicht einer Halbleitervorrichtung 100 gemäß Ausführungsform 1. 2 ist eine Unteransicht eines Kühlkörpers 5 der Halbleitervorrichtung 100.Embodiment 1 will be described below with reference to the figures. 1 1 is a cross-sectional view of a semiconductor device 100 according to Embodiment 1. 2 12 is a bottom view of a heat sink 5 of the semiconductor device 100.

Wie in 1 veranschaulicht, weist die Halbleitervorrichtung 100 den Kühlkörper 5, eine isolierende Schicht 4, eine Vielzahl von Anschlussrahmen 1, eine Vielzahl von Halbleiterelementen 2, und ein Versiegelungsharz 6 auf.As in 1 1, the semiconductor device 100 includes the heat sink 5, an insulating layer 4, a plurality of lead frames 1, a plurality of semiconductor elements 2, and a sealing resin 6. FIG.

Der Kühlkörper 5 ist aus einem Material ausgebildet, welches exzellente Wärmeableitungseigenschaften aufweist, wie AI und Cu. Die isolierende Schicht 4 befindet sich über einer oberen Fläche des Kühlkörpers 5. Die Anschlussrahmen 1 sind an einer oberen Fläche der isolierenden Schicht 4 befestigt. Die Halbleiterelemente 2 sind an oberen Flächen des Anschlussrahmens 1 mittels Verbindungsmaterialien 3 wie Lot befestigt. Die Halbleiterelemente 2 sind am Anschlussrahmen 1 oder an anderen Halbleiterelementen 2 mittels Metalldrähten 14 verbunden.The heatsink 5 is formed of a material excellent in heat dissipation properties, such as Al and Cu. The insulating layer 4 is located over a top surface of the heat sink 5. The lead frames 1 are fixed to a top surface of the insulating layer 4. As shown in FIG. The semiconductor elements 2 are attached to upper surfaces of the lead frame 1 by bonding materials 3 such as solder. The semiconductor elements 2 are connected to the lead frame 1 or to other semiconductor elements 2 by means of metal wires 14 .

Das Versiegelungsharz 6 versiegelt den Kühlkörper 5 und die Halbleiterelemente 2, wobei eine untere Fläche 10 des Kühlkörpers 5 freiliegt. Die isolierende Schicht 4 und das Versiegelungsharz 6 sind aus einem Harz mit exzellenten Isolationseigenschaften ausgebildet wie einem Epoxidharz und einem Phenolharz, und Additiven.The sealing resin 6 seals the heatsink 5 and the semiconductor elements 2 with a lower surface 10 of the heatsink 5 exposed. The insulating layer 4 and the sealing resin 6 are formed of a resin having excellent insulating properties, such as an epoxy resin and a phenolic resin, and additives.

Die Struktur des Kühlkörpers 5 wird als Nächstes beschrieben. Wie in den 1 und 2 veranschaulicht, weist die untere Fläche 10 des Kühlkörpers 5 an einem peripheren Randabschnitt davon einen gestuften Abschnitt 7 der unteren Fläche auf, welcher in gestufter Weise vertieft ist und entlang des peripheren Randabschnitts durchgehend angeordnet ist. The structure of the heat sink 5 will be described next. As in the 1 and 2 1, the bottom surface 10 of the heat sink 5 has, at a peripheral edge portion thereof, a bottom surface stepped portion 7 which is recessed in a stepped manner and is continuous along the peripheral edge portion.

Der gestufte Abschnitt (7) der unteren Fläche weist in einem äußeren peripheren Abschnitt davon eine nutähnliche Vertiefung (11) als eine erste Vertiefung auf, die aufwärts vertieft ist und entlang des äußeren peripheren Abschnitts durchgehend angeordnet ist.The lower surface stepped portion (7) has, in an outer peripheral portion thereof, a groove-like indentation (11) as a first indentation which is indented upward and is continuous along the outer peripheral portion.

Die Vertiefung 11 ist mit dem Versiegelungsharz 6 gefüllt, und liegt nicht vom Versiegelungsharz 6 frei. Der gestufte Abschnitt 7 der unteren Fläche weist die Vertiefung 11 im äußeren peripheren Abschnitt davon auf, das heißt, um eine Ecke davon herum, so dass das Versiegelungsharz 6, mittels welchem die Vertiefung 11 gefüllt ist, das Verziehen des Kühlkörpers 5 bei einer hohen Temperatur unterbinden kann. Ein Fortschreiten einer Trennung an einer Schnittstelle zwischen dem Versiegelungsharz 6 und dem Kühlkörper 5 kann dadurch unterbunden werden.The recess 11 is filled with the sealing resin 6 and is not exposed from the sealing resin 6 . The lower surface stepped portion 7 has the recess 11 in the outer peripheral portion thereof, that is, around a corner thereof, so that the sealing resin 6 with which the recess 11 is filled prevents the heat sink 5 from warping at a high temperature can prevent. Thereby, progress of separation at an interface between the sealing resin 6 and the heat sink 5 can be suppressed.

Die Vertiefung 11 wird mittels Stanzen ausgebildet. Wenn die Vertiefung 11 mittels Stanzen ausgebildet wird, wird der äußere periphere Abschnitt des gestuften Abschnitts 7 der unteren Fläche gestanzt, so dass eine Seitenfläche 9 um den gestanzten Abschnitt herum sich vorwölbend plastisch verformt. Die an der Ecke des gestuften Abschnitts 7 der unteren Fläche verursachte Trennung schreitet wahrscheinlich entlang der Seitenfläche 9 fort, wenn die Seitenfläche 9 glatt ist, aber in Ausführungsform 1 ist es weniger wahrscheinlich, dass die Trennung fortschreitet, da die Seitenfläche 9 deformiert ist.The recess 11 is formed by punching. When the recess 11 is formed by punching, the outer peripheral portion of the lower surface stepped portion 7 is punched so that a side surface 9 protrudingly plastically deforms around the punched portion. The separation caused at the corner of the lower surface stepped portion 7 is likely to progress along the side surface 9 when the side surface 9 is smooth, but in Embodiment 1, since the side surface 9 is deformed, the separation is less likely to progress.

Die obere Fläche des Kühlkörpers 5 weist eine nutähnliche Vertiefung 12 als eine zweite Vertiefung auf, die nach unten vertieft ist und entlang eines äußeren peripheren Abschnitts der oberen Fläche durchgehend angeordnet ist. Ein Abschnitt der isolierenden Schicht 4, welcher der Vertiefung 12 gegenüberliegt, ragt nach unten hervor, um in die Vertiefung 12 einzugreifen. Die obere Fläche des Kühlkörpers 5 weist die Vertiefung 12 auf, so dass ein Fortschreiten der Trennung an der Schnittstelle zwischen dem Versiegelungsharz 6 und dem Kühlkörper 5 bis zur isolierenden Schicht 4 unterbunden werden kann. Das heißt, das Fortschreiten der Trennung an der Schnittstelle zwischen dem Versiegelungsharz 6 und dem Kühlkörper 5 bis zur isolierenden Schicht 4 kann unterbunden werden, bevor die Trennung an der Schnittstelle zwischen dem Versiegelungsharz 6 und dem Kühlkörper 5 entlang der Seitenfläche 9 des Kühlkörpers 5 fortschreitet, was zu der Trennung an der Schnittstelle zwischen der isolierenden Schicht 4 und dem Kühlkörper 5 führt.The top surface of the heat sink 5 has a groove-like depression 12 as a second depression which is depressed downward and is continuous along an outer peripheral portion of the top surface. A portion of the insulating layer 4 which faces the recess 12 protrudes downward to engage the recess 12. As shown in FIG. The upper surface of the heatsink 5 has the recess 12 so that progress of separation at the interface between the sealing resin 6 and the heatsink 5 to the insulating layer 4 can be suppressed. That is, the progress of separation at the interface between the sealing resin 6 and the heat sink 5 up to the insulating layer 4 can be stopped before the separation at the interface between the sealing resin 6 and the heat sink 5 proceeds along the side surface 9 of the heat sink 5. resulting in the separation at the interface between the insulating layer 4 and the heat sink 5.

Die Vertiefung 12 kann eine Vertiefung sein, die nicht durchgehend angeordnet ist, stattdessen kann sie eine Vielzahl von Vertiefungen sein, die mit Unterbrechungen angeordnet sind. Es wird ein hinsichtlich des Unterdrückens der Trennung ein stärkerer Effekt erreicht, wenn die Vertiefung 12 im äußeren peripheren Abschnitt der oberen Fläche des Kühlkörpers 5 angeordnet ist, als wenn die Vertiefung 12 in der Mitte der oberen Fläche des Kühlkörpers 5 angeordnet ist.The pit 12 may be one pit that is not arranged continuously, instead it may be a plurality of pits arranged intermittently. It will be a in terms of suppressing the disconnection, a stronger effect is obtained when the recess 12 is arranged in the outer peripheral portion of the upper surface of the heat sink 5 than when the recess 12 is arranged in the center of the upper surface of the heat sink 5.

Der Effekt der Halbleitervorrichtung 100 wird als Nächstes durch einen Vergleich mit einem Fall beschrieben, in welchem der gestufte Abschnitt 7 der unteren Fläche die Vertiefung 11 nicht aufweist. 7 ist eine Querschnittsansicht, die ein Verziehen einer Halbleitervorrichtung 101 veranschaulicht, wenn der gestufte Abschnitt 7 der unteren Fläche die Vertiefung 11 nicht aufweist.The effect of the semiconductor device 100 will next be described by comparing with a case where the lower surface stepped portion 7 does not have the depression 11 . 7 14 is a cross-sectional view illustrating warping of a semiconductor device 101 when the lower surface stepped portion 7 does not have the depression 11. FIG.

Der Kühlkörper 5 weist typischerweise einen größeren linearen Wärmeausdehnungskoeffizienten auf, als das Versiegelungsharz 6, und daher verzieht sich die Halbleitervorrichtung 101 bei einer hohen Temperatur im Ganzen derart, dass die untere Fläche 10 des Kühlkörpers 5 wie in 7 veranschaulicht, konvex ist.The heatsink 5 typically has a larger coefficient of linear thermal expansion than the sealing resin 6, and therefore the semiconductor device 101 as a whole warps at a high temperature such that the lower surface 10 of the heatsink 5 as shown in FIG 7 illustrated, is convex.

Im Gegensatz dazu weist die Halbleitervorrichtung 100 gemäß Ausführungsform 1 auf: den Kühlkörper 5, die isolierende Schicht 4, welche sich auf der oberen Fläche des Kühlkörpers 5 befindet, die Anschlussrahmen 1, welche an der oberen Fläche der isolierenden Schicht 4 befestigt sind, die Halbleiterelemente 2, welche auf den oberen Flächen der Anschlussrahmen 1 montiert sind, und das Versiegelungsharz 6, welches den Kühlkörper 5 und die Halbleiterelemente 2 versiegelt, wobei die untere Fläche 10 des Kühlkörpers 5 freiliegt, wobei die untere Fläche 10 des Kühlkörpers 5 am peripheren Randabschnitt davon den gestuften Abschnitt 7 aufweist, der in gestufter Weise vertieft ist, wobei der gestufte Abschnitt 7 der unteren Fläche die Vertiefung 11 aufweist, welche nach oben vertieft ist und nicht vom Versiegelungsharz 6 freiliegt, und wobei die obere Fläche des Kühlkörpers 5 die Vertiefung 12 aufweist, die nach unten vertieft ist.In contrast, the semiconductor device 100 according to Embodiment 1 includes: the heatsink 5, the insulating sheet 4 located on the top surface of the heatsink 5, the lead frames 1 fixed on the top surface of the insulating sheet 4, the semiconductor elements 2 mounted on the upper surfaces of the lead frames 1, and the sealing resin 6 sealing the heatsink 5 and the semiconductor elements 2 with the lower surface 10 of the heatsink 5 exposed, the lower surface 10 of the heatsink 5 at the peripheral edge portion thereof has the stepped portion 7 recessed in a stepped manner, the lower surface stepped portion 7 has the recess 11 which is recessed upward and is not exposed from the sealing resin 6, and the upper surface of the heat sink 5 has the recess 12 , which is recessed downwards.

Folglich kann das Versiegelungsharz 6, mit welchem die Vertiefung 11 gefüllt ist, ein übermäßiges Verziehen des Kühlkörpers 5 bei der hohen Temperatur unterbinden, sodass das Fortschreiten der Trennung an der Schnittstelle zwischen dem Versiegelungsharz 6 und dem Kühlkörper 5 ausgehend von der Ecke des gestuften Abschnitts 7 der unteren Fläche unterbunden werden kann. Falls die Trennung an der Schnittstelle zwischen dem Versiegelungsharz 6 und dem Kühlkörper 5 fortschreitet, kann die Vertiefung 12 ferner das Fortschreiten der Trennung an der Schnittstelle zwischen dem Versiegelungsharz 6 und dem Kühlkörper 5 bis zur Schnittstelle zwischen der isolierenden Schicht 4 und dem Kühlkörper 5 unterbinden. Die ermöglicht eine Langzeitverwendung der Halbleitervorrichtung 100.Consequently, the sealing resin 6 with which the recess 11 is filled can suppress the heat sink 5 from being excessively warped at the high temperature, so that the separation at the interface between the sealing resin 6 and the heat sink 5 is prevented from progressing from the corner of the stepped portion 7 the lower surface can be prevented. Further, if the separation progresses at the interface between the sealing resin 6 and the heat sink 5 , the recess 12 can suppress the progress of separation at the interface between the sealing resin 6 and the heat sink 5 to the interface between the insulating layer 4 and the heat sink 5 . This enables long-term use of the semiconductor device 100.

Der Effekt der Unterdrückung des Fortschreitens der Trennung nimmt zu, da sich die Vertiefung 12 in dem äußeren peripheren Abschnitt der oberen Fläche des Kühlkörpers 5 befindet.The effect of suppressing the progress of disconnection increases because the depression 12 is located in the outer peripheral portion of the upper surface of the heat sink 5. FIG.

Die Trennung im äußeren peripheren Abschnitt des gestuften Abschnitts 7 der unteren Fläche kann im Ganzen unterdrückt werden, da die Vertiefung 11 entlang des äußeren peripheren Abschnitts des gestuften Abschnitts 7 der unteren Fläche angeordnet ist.The separation in the outer peripheral portion of the lower surface stepped portion 7 can be suppressed as a whole because the depression 11 is arranged along the outer peripheral portion of the lower surface stepped portion 7 .

<Ausführungsform 2><Embodiment 2>

Die Halbleitervorrichtung 100 gemäß Ausführungsform 2 wird als Nächstes beschrieben. 3 ist eine Unteransicht eines Kühlkörpers 5 der Halbleitervorrichtung 100 gemäß Ausführungsform 2. 4 ist eine Unteransicht des Kühlkörpers 5 der Halbleitervorrichtung 100 gemäß einer Modifikation 1 von Ausführungsform 2. 5 ist eine Unteransicht des Kühlkörpers 5 der Halbleitervorrichtung 100 gemäß einer Modifikation 2 von Ausführungsform 2. In Ausführungsform 2 tragen identische Komponenten wie jene, die in Ausführungsform 1 beschrieben sind, dieselben Bezugszeichen wie jene in Ausführungsform 1, und deren Beschreibung ist ausgelassen.The semiconductor device 100 according to Embodiment 2 will be described next. 3 14 is a bottom view of a heat sink 5 of the semiconductor device 100 according to Embodiment 2. 4 14 is a bottom view of heat sink 5 of semiconductor device 100 according to modification 1 of embodiment 2. 5 14 is a bottom view of heat sink 5 of semiconductor device 100 according to Modification 2 of Embodiment 2. In Embodiment 2, identical components to those described in Embodiment 1 are given the same reference numerals as those in Embodiment 1, and the description thereof is omitted.

Wie in 3 veranschaulicht, ist die Vertiefung 11 in Ausführungsform 2 durchgehend angeordnet. Konkret weist der gestufte Abschnitt 7 der unteren Fläche die nutartige Vertiefung 11 nur in den vier Ecken davon auf.As in 3 As illustrated, in Embodiment 2, the recess 11 is continuously arranged. Concretely, the lower surface stepped portion 7 has the groove-like depression 11 only in the four corners thereof.

Wie in 4 veranschaulicht, kann eine Vielzahl von Vertiefungen 11 in Abständen entlang des äußeren peripheren Abschnitts des gestuften Abschnitts 7 der unteren Fläche angeordnet sein, wobei sie in einer Unteransicht jeweils kreisförmig sind.As in 4 1, a plurality of depressions 11 may be arranged at intervals along the outer peripheral portion of the lower surface stepped portion 7, each being circular in a bottom view.

Wie in 5 veranschaulicht ist es möglich, dass kreisförmige Vertiefungen 11 nur in den vier Ecken des gestuften Abschnitts 7 der unteren Fläche angeordnet sind.As in 5 illustrated, it is possible that circular indentations 11 are arranged only in the four corners of the stepped portion 7 of the lower surface.

Wie oben beschrieben, ist die Vertiefung 11 in Ausführungsform 2 durchgehend angeordnet, so dass eine Prozessierungseffizienz beim Ausbilden der Vertiefung 11 im Vergleich zu jener in Ausführungsform 1 verbessert werden kann, während der Effekt der Unterdrückung des Fortschreitens der Trennung erreicht wird.As described above, in Embodiment 2, the pit 11 is continuously arranged, so a processing efficiency in forming the pit 11 can be improved compared to that in Embodiment 1 while achieving the effect of suppressing the progress of separation.

<Ausführungsform 3><Embodiment 3>

Die Halbleitervorrichtung 100 gemäß Ausführungsform 3 wird als Nächstes beschrieben. 6 ist eine vergrößerte Querschnittsansicht der Halbleitervorrichtung 100 gemäß Ausführungsform 3. In Ausführungsform 3 tragen identische Komponenten wie jene, die in den Ausführungsformen 1 und 2 beschrieben sind, dieselben Bezugszeichen wie jene in den Ausführungsformen 1 und 2, und deren Beschreibung ist ausgelassen.The semiconductor device 100 according to Embodiment 3 will be described next. 6 12 is an enlarged cross-sectional view of the semiconductor device 100 according to Embodiment 3. In Aus Embodiment 3, components identical to those described in Embodiments 1 and 2 bear the same reference numerals as those in Embodiments 1 and 2, and the description thereof is omitted.

Wie in 6 veranschaulicht, weist der gestufte Abschnitt 7 der unteren Fläche die Vertiefung 11 nicht auf, aber stattdessen weist die Seitenfläche 9 des Kühlkörpers 5 in Ausführungsform 3 eine Vertiefung 13 auf. Die Vertiefung 13 ist derart entlang der Richtung der Peripherie der Seitenfläche 9 angeordnet, dass sie von der Seitenfläche 9 nach innen vertieft ist, und nicht vom Versiegelungsharz 6 freiliegt.As in 6 1, the stepped portion 7 of the lower surface does not have the recess 11, but the side surface 9 of the heat sink 5 in Embodiment 3 has a recess 13 instead. The recess 13 is arranged along the direction of the periphery of the side surface 9 such that it is recessed inward from the side surface 9 and is not exposed from the sealing resin 6 .

Wie oben beschrieben, weist die Seitenfläche 9 des Kühlkörpers 5 die Vertiefung 13 in Ausführungsform 3 auf, so dass ein Fortschreiten einer Trennung, welche ausgehend von der Ecke des gestuften Abschnitts 7 der unteren Fläche entlang der Seitenfläche 9 verursacht wird, unterdrückt werden kann. Ein Fortschreiten der Trennung bis zur Schnittstelle zwischen der isolierenden Schicht 4 und dem Kühlkörper 5 kann dadurch unterbunden werden.As described above, the side surface 9 of the heat sink 5 has the recess 13 in Embodiment 3, so progress of separation caused from the corner of the lower surface stepped portion 7 along the side surface 9 can be suppressed. A progression of the separation up to the interface between the insulating layer 4 and the heat sink 5 can be prevented as a result.

Die obere Fläche des Kühlkörpers 5 kann ebenfalls die Vertiefung 12 in Ausführungsform 3 aufweisen. Das Fortschreiten der Trennung bis zur Schnittstelle der isolierenden Schicht 4 und des Kühlkörpers 5 kann dadurch unterbunden werden im Vergleich zu einem Fall, in dem die Vertiefung 12 nicht bereitgestellt ist.The top surface of the heatsink 5 may also have the recess 12 in Embodiment 3. Thereby, the progress of separation up to the interface of the insulating layer 4 and the heat sink 5 can be suppressed compared to a case where the recess 12 is not provided.

Ausführungsformen können frei miteinander kombiniert werden, und können in geeigneter Weise modifiziert oder ausgelassen werden.Embodiments can be freely combined with each other, and can be modified or omitted as appropriate.

Während die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikation und Variationen erdacht werden können, ohne vom Schutzbereich der Erfindung abzuweichen.While the invention has been shown and described in detail, the foregoing description is in all aspects illustrative and not restrictive. It is therefore understood that numerous modifications and variations can be devised without departing from the scope of the invention.

Claims (5)

Halbleitervorrichtung (100) aufweisend: • einen Kühlkörper (5); • eine isolierende Schicht (4), welche sich auf einer oberen Fläche des Kühlkörpers (5) befindet; • einen Anschlussrahmen (1), welcher an einer oberen Fläche der isolierenden Schicht (4) befestigt ist; • ein Halbleiterelement (2), welches auf einer oberen Fläche des Anschlussrahmens (1) montiert ist; und • ein Versiegelungsharz (6), welches den Kühlkörper (5) und das Halbleiterelement (2) versiegelt, wobei eine untere Fläche des Kühlkörpers (5) freiliegt, wobei • die untere Fläche des Kühlkörpers (5) an einem peripheren Randabschnitt davon einen gestuften Abschnitt (7) der unteren Fläche aufweist, welcher in gestufter Weise vertieft ist, • der gestufte Abschnitt (7) der unteren Fläche eine erste Vertiefung (11) aufweist, die nach oben vertieft ist und nicht vom Versiegelungsharz (6) freiliegt, und • die obere Fläche des Kühlkörpers (5) eine zweite Vertiefung (12) aufweist, die nach unten vertieft ist.A semiconductor device (100) comprising: • a heat sink (5); • an insulating layer (4) located on an upper surface of the heat sink (5); • a lead frame (1) fixed to an upper surface of the insulating layer (4); • a semiconductor element (2) mounted on an upper surface of the lead frame (1); and • a sealing resin (6) which seals the heatsink (5) and the semiconductor element (2) with a lower surface of the heatsink (5) being exposed, wherein • the bottom surface of the heat sink (5) has at a peripheral edge portion thereof a bottom surface stepped portion (7) which is recessed in a stepped manner, • the lower surface stepped portion (7) has a first recess (11) which is recessed upward and is not exposed from the sealing resin (6), and • the upper surface of the heat sink (5) has a second indentation (12) which is indented downwards. Halbleitervorrichtung (100) nach Anspruch 1, wobei sich die zweite Vertiefung (12) in einem äußeren peripheren Abschnitt der oberen Fläche des Kühlkörpers (5) befindet.Semiconductor device (100) according to claim 1 wherein the second recess (12) is located in an outer peripheral portion of the top surface of the heat sink (5). Halbleitervorrichtung (100) nach Anspruch 1 oder 2, wobei sich die erste Vertiefung (11) entlang eines äußeren peripheren Abschnitts des gestuften Abschnitts (7) der unteren Fläche befindet.Semiconductor device (100) according to claim 1 or 2 wherein the first depression (11) is located along an outer peripheral portion of the lower surface stepped portion (7). Halbleitervorrichtung (100) nach Anspruch 3, wobei die erste Vertiefung (11) durchgehend angeordnet ist.Semiconductor device (100) according to claim 3 , wherein the first recess (11) is arranged continuously. Halbleitervorrichtung (100) aufweisend: • einen Kühlkörper (5); • eine isolierende Schicht (4), welche sich auf einer oberen Fläche des Kühlkörpers (5) befindet; • einen Anschlussrahmen (1), welcher an einer oberen Fläche der isolierenden Schicht (4) befestigt ist; • ein Halbleiterelement (2), welches auf einer oberen Fläche des Anschlussrahmens (1) montiert ist; und • ein Versiegelungsharz (6), welches den Kühlkörper (5) und das Halbleiterelement (2) versiegelt, wobei eine untere Fläche des Kühlkörpers (5) freiliegt, wobei • die untere Fläche des Kühlkörpers (5) an einem peripheren Randabschnitt davon einen gestuften Abschnitt (7) der unteren Fläche aufweist, welcher in gestufter Weise vertieft ist, und • eine Seitenfläche des Kühlkörpers (5) eine Vertiefung (13) aufweist, welche nach innen vertieft ist und nicht vom Versiegelungsharz (6) freiliegt.A semiconductor device (100) comprising: • a heat sink (5); • an insulating layer (4) located on an upper surface of the heat sink (5); • a lead frame (1) fixed to an upper surface of the insulating layer (4); • a semiconductor element (2) mounted on an upper surface of the lead frame (1); and • a sealing resin (6) which seals the heatsink (5) and the semiconductor element (2) with a lower surface of the heatsink (5) being exposed, wherein • the lower surface of the heat sink (5) has, at a peripheral edge portion thereof, a lower surface stepped portion (7) which is recessed in a stepped manner, and • a side surface of the heat sink (5) has a recess (13) which is recessed inward and is not exposed from the sealing resin (6).
DE102021120264.7A 2020-09-09 2021-08-04 semiconductor device Granted DE102021120264A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-151004 2020-09-09
JP2020151004A JP7407679B2 (en) 2020-09-09 2020-09-09 semiconductor equipment

Publications (1)

Publication Number Publication Date
DE102021120264A1 true DE102021120264A1 (en) 2022-03-10

Family

ID=80266859

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021120264.7A Granted DE102021120264A1 (en) 2020-09-09 2021-08-04 semiconductor device

Country Status (3)

Country Link
JP (1) JP7407679B2 (en)
CN (1) CN114242666A (en)
DE (1) DE102021120264A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
WO1996027903A1 (en) 1995-03-06 1996-09-12 National Semiconductor Corporation Heat sink for integrated circuit packages
US6159764A (en) 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US20080048304A1 (en) 2006-08-22 2008-02-28 Advanced Semiconductor Engineering, Inc. Heat slug for package structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035985A (en) 1999-07-19 2001-02-09 Denso Corp Semiconductor device sealed with resin
JP5153684B2 (en) 2009-02-27 2013-02-27 三菱電機株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5593864B2 (en) 2010-06-10 2014-09-24 トヨタ自動車株式会社 Semiconductor device cooler
CN104137253A (en) 2012-02-24 2014-11-05 三菱电机株式会社 Semiconductor device and method for manufaturing same
DE112012006656B4 (en) 2012-07-05 2021-08-05 Mitsubishi Electric Corporation Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041902A (en) 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
WO1996027903A1 (en) 1995-03-06 1996-09-12 National Semiconductor Corporation Heat sink for integrated circuit packages
US6159764A (en) 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US20080048304A1 (en) 2006-08-22 2008-02-28 Advanced Semiconductor Engineering, Inc. Heat slug for package structure

Also Published As

Publication number Publication date
CN114242666A (en) 2022-03-25
JP7407679B2 (en) 2024-01-04
JP2022045413A (en) 2022-03-22

Similar Documents

Publication Publication Date Title
DE112014004421B4 (en) Pressed heat sink and power module with integrated heat sink
DE2931449C2 (en)
DE102013000911A1 (en) Molded housing for light emitting device and light emitting device using this
DE102018212047B4 (en) semiconductor module
DE10129388A1 (en) Electronic component and method for its production
DE102015207226A1 (en) Semiconductor device and method for manufacturing the semiconductor device
DE112013001113T5 (en) Semiconductor device and its manufacturing method
DE112015007169T5 (en) SEMICONDUCTOR MODULE
DE102019200271A1 (en) Semiconductor device and method for its production
DE102018218101A1 (en) Power module and semiconductor device
AT516750B1 (en) Method for void reduction in solder joints
DE102021120264A1 (en) semiconductor device
DE112012005459T5 (en) Semiconductor device
DE112015006115T5 (en) Leadframe and chip package with leadframe
DE102020211500A1 (en) Semiconductor device
DE112020006455T5 (en) Semiconductor device and method of manufacturing a semiconductor device
DE2557371A1 (en) SEMICONDUCTOR ELEMENT
DE202022101487U1 (en) Vented wafer cassette
DE102013207552A1 (en) Semiconductor module
DE112017007585T5 (en) Semiconductor assembly
DE102018130936B4 (en) Semiconductor package, sheet metal for use in a semiconductor package and method of manufacturing a semiconductor package
DE102020203244A1 (en) Power semiconductor device and method for manufacturing the same
DE112019002922T5 (en) SEMI-CONDUCTOR DEVICE
DE102018217143B4 (en) semiconductor device
EP1153675B1 (en) Material sheets with structures

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division