DE102021114391A1 - Datenspeicherungsvorrichtung mit verstärkerrückkopplung für den impedanzabgleich - Google Patents

Datenspeicherungsvorrichtung mit verstärkerrückkopplung für den impedanzabgleich Download PDF

Info

Publication number
DE102021114391A1
DE102021114391A1 DE102021114391.8A DE102021114391A DE102021114391A1 DE 102021114391 A1 DE102021114391 A1 DE 102021114391A1 DE 102021114391 A DE102021114391 A DE 102021114391A DE 102021114391 A1 DE102021114391 A1 DE 102021114391A1
Authority
DE
Germany
Prior art keywords
differential amplifier
coupled
data storage
storage device
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021114391.8A
Other languages
English (en)
Inventor
John T. Contreras
Joey M. Poss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Publication of DE102021114391A1 publication Critical patent/DE102021114391A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
    • G11B5/55—Track change, selection or acquisition by displacement of the head
    • G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
    • G11B5/5526—Control therefor; circuits, track configurations or relative disposition of servo-information transducers and servo-information tracks for control thereof
    • G11B5/553—Details
    • G11B5/5547—"Seek" control and circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
    • G11B5/55—Track change, selection or acquisition by displacement of the head
    • G11B5/5504—Track change, selection or acquisition by displacement of the head across tape tracks
    • G11B5/5508—Control circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45251—Indexing scheme relating to differential amplifiers the dif amp has a cross coupling circuit in the source circuit of the amplifying transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45454—Indexing scheme relating to differential amplifiers the CSC comprising biasing means controlled by the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45468—Indexing scheme relating to differential amplifiers the CSC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45576—Indexing scheme relating to differential amplifiers the IC comprising input impedance adapting or controlling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

Eine Datenspeicherungsvorrichtung wird offenbart, aufweisend einen Kopf, der über ein magnetisches Medium betätigt wird, wobei der Kopf ein Leseelement aufweist, das eingerichtet ist, um ein Lesesignal zu erzeugen, wenn Daten von dem magnetischen Medium gelesen werden. Ein Common-Source Common-Gate (CS-CG) -Differenzverstärker ist über eine Übertragungsleitung mit einer Übertragungsleitungsimpedanz Z0mit dem Leseelement gekoppelt. Eine Rückkopplungsschaltung ist zwischen einem Ausgang des CS-CG-Differenzverstärkers und einem Eingang des CS-CG-Differenzverstärkers gekoppelt, wobei die Rückkopplungsschaltung eingerichtet ist, damit eine Eingangsimpedanz des CS-CG-Differenzverstärkers im Wesentlichen mit der Übertragungsleitungsimpedanz Z0übereinstimmt.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 63/116 218 , eingereicht am 20. November 2020, die hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
  • HINTERGRUND
  • Datenspeichervorrichtungen wie Plattenlaufwerke weisen eine Platte und einen Kopf ein, der mit einem distalen Ende eines Betätigungsarms verbunden ist, der durch einen Schwingspulenmotor (engl. voice coil motor, VCM) um einen Drehpunkt gedreht wird, um den Kopf radial über der Platte zu positionieren. Die Platte weist eine Vielzahl von radial beabstandeten, konzentrischen Spuren zur Aufzeichnung von Benutzerdatensektoren und Servosektoren auf. Die Servosektoren weisen Kopfpositionierungsinformationen (z. B. eine Spuradresse) auf, die von dem Kopf gelesen und von einem Servosteuersystem verarbeitet werden, um den Betätigungsarm zu steuern, während er von Spur zu Spur sucht.
  • Daten werden in der Regel auf die Platte geschrieben, indem ein Schreibstrom in einer Induktionsspule moduliert wird, um magnetische Übergänge auf der Plattenoberfläche in einem Prozess aufzuzeichnen, der als Sättigungsaufzeichnung bezeichnet wird. Beim Rücklesen werden die magnetischen Übergänge von einem Leseelement (z. B. einem magnetoresistiven Element) erfasst und das resultierende Lesesignal von einem geeigneten Lesekanal demoduliert. Die wärmeunterstützte magnetische Aufzeichnung (heat assisted magnetic recording, HAMR) ist eine jüngste Entwicklung, die die Qualität der geschriebenen Daten verbessert, indem die Plattenoberfläche während der Schreibvorgänge erwärmt wird, um die Koerzitivkraft des magnetischen Mediums zu verringern, wodurch das von der Schreibspule erzeugte Magnetfeld die Plattenoberfläche leichter magnetisieren kann. Jede geeignete Technik kann verwendet werden, um die Oberfläche der Platte bei der HAMR-Aufzeichnung zu erwärmen, wie durch Herstellen einer Laserdiode und eines Nahfeldwandlers (near field transducer, NFT) mit anderen Schreibkomponenten des Kopfes. Die mikrowellenunterstützte magnetische Aufzeichnung (MAMR) ist auch eine jüngste Entwicklung, welche die Qualität der geschriebenen Daten durch Verwenden eines Spin-Torque-Oszillator (STO) verbessert, um ein Hochfrequenz-Hilfsmagnetfeld an das Medium nahe der Resonanzfrequenz der magnetischen Körner anzulegen, wodurch ermöglicht wird, dass das von der Schreibspule erzeugte Magnetfeld die Plattenoberfläche leichter magnetisiert.
  • Figurenliste
    • 1A und 1B zeigen eine Datenspeicherungsvorrichtung in Form eines Plattenlaufwerks, aufweisend einen Kopf, der über eine Platte betätigt wird, und eine Steuerschaltlogik, die mit einem Leseelement des Kopfes über eine Übertragungsleitung gekoppelt ist.
    • 2A zeigt einen Common-Gate (CG) -Verstärker nach dem Stand der Technik, der eingerichtet ist, um eine Vorspannung über ein Leseelement des Kopfs anzulegen und Änderungen des Stroms zu erfassen, der durch das Leseelement fließt, wenn Daten von der Platte gelesen werden.
    • 2B zeigt eine Signal- und Rauschfrequenzreaktion des CG-Verstärkers, einschließlich einer Rauschspitzenbildung aufgrund einer Resonanz der Übertragungsleitung.
    • 3A zeigt eine Ausführungsform, wobei die Steuerschaltlogik einen Common-Source-Common-Gate-Differenzverstärker (CS-CG-Differenzverstärker) mit einer Rückkopplungsschaltung aufweist, die eingerichtet ist, um eine Eingangsimpedanz des CS-CG-Differenzverstärkers im Wesentlichen mit der Übertragungsleitungsimpedanz Z0 abzugleichen.
    • 3B zeigt die Abschwächung der Rauschspitzenbildung eines CS-CG-Differenzverstärkers aufgrund des Abgleichs der Eingangsimpedanz mit der Übertragungsleitungsimpedanz Z0.
    • 4 zeigt eine Ausführungsform eines CS-CG-Differenzverstärkers, wobei die Rückkopplungsschaltung einen Rückkopplungswiderstand aufweist, der zwischen dem Eingang und dem Ausgang des CS-CG-Differenzverstärkers gekoppelt ist.
    • 5 zeigt eine Ausführungsform eines CS-CG-Differenzverstärkers, aufweisend eine erste Rückkopplungsschleife, die eingerichtet ist, um eine Differenzspannung des Leseelements zu steuern, und eine zweite Rückkopplungsschleife, die eingerichtet ist, um eine Gleichtaktspannung des Leseelements zu steuern.
    • 6A zeigt eine Ausführungsform eines CS-CG-Differenzverstärkers, wobei die Rückkopplungsschaltung eine Sourcefolgerschaltung aufweist, aufweisend ein Gate, das mit einem Ausgang des CS-CG-Differenzverstärkers gekoppelt ist, und eine Source, die mit dem Rückkopplungswiderstand gekoppelt ist.
    • 6B zeigt eine Ausführungsform, wobei die erste Rückkopplungsschleife zum Steuern der Differenzspannung des Leseelements einen Differenzvorspannungsstrom einstellt, bis die Verstärkerausgangsspannung im Ruhezustand null erreicht.
    • 6C zeigt eine Ausführungsform, wobei die zweite Rückkopplungsschleife zum Steuern der Gleichtaktspannung des Leseelements einen Gleichtaktvorspannungsstrom einstellt, bis die Gleichtaktspannung im Ruhezustand im Wesentlichen gleich dem Massepotential ist.
    • 6D zeigt eine Ausführungsform einer Vorspannungsschaltung, die eingerichtet ist, um eine Sourcespannung der Sourcefolger-Rückkopplungsschaltung vorzuspannen, um im Wesentlichen mit einer Gleichtakteingangsspannung am Eingang des CS-CG-Differenzverstärkers übereinzustimmen.
    • 7A zeigt eine Ausführungsform, wobei das Gate einer Pseudo-Floating-Sourcefolger-Rückkopplungsschaltung über einen Kondensator mit dem Ausgang des CS-CG-Differenzverstärkers wechselstromgekoppelt ist.
    • 7B und 7C zeigen eine Ausführungsform einer Vorspannungsschaltung, die eingerichtet ist, um eine Gate- und Sourcespannung der Pseudo-Floating-Sourcefolger-Rückkopplungsschaltungen vorzuspannen.
  • DETAILLIERTE BESCHREIBUNG
  • 1A und 1B zeigen eine Datenspeicherungsvorrichtung in Form eines Plattenlaufwerks gemäß einer Ausführungsform, aufweisend einen Kopf 2, der über einem magnetischen Medium wie einer Platte 4 betätigt wird, wobei der Kopf 2 einen Laser 6 aufweist, der eingerichtet ist, um ein Lesesignal beim Lesen von Daten von der Platte 4 zu erzeugen. Während ein Plattenlaufwerk als veranschaulichendes Beispiel hierin verwendet wird, können verschiedene Ausführungsformen der Erfindung auf andere Arten von Datenspeicherungsvorrichtung mit magnetischen Medien wie Bandlaufwerke angewendet werden und/oder diese einschließen. Die Datenspeicherungsvorrichtung weist weiterhin eine Steuerschaltlogik 8 auf, aufweisend einen Common-Source Common-Gate (CS-CG) -Differenzverstärker 10 (z. B. 3A), der über eine Übertragungsleitung 12 mit einer Übertragungsleitungsimpedanz Z0 mit dem Leseelement 6 gekoppelt ist. Die Steuerschaltlogik 8 weist weiterhin eine Rückkopplungsschaltung (z. B. Rückkopplungsschaltung 141 von 3A) auf, die zwischen einem Eingang und einem Ausgang des CS-CG-Differenzverstärkers 10 gekoppelt ist, wobei die Rückkopplungsschaltung eingerichtet ist, damit eine Eingangsimpedanz des CS-CG-Differenzverstärkers 10 im Wesentlichen mit der Übertragungsleitungsimpedanz Z0 übereinstimmt.
  • 1B zeigt ein Blockdiagramm eines idealen (rauschlosen) Verstärkers 16, der eingerichtet ist, um das durch das Leseelement 6 erzeugte Lesesignal zu verstärken. In dieser Ausführungsform erzeugt das Leseelement (z. B. ein magnetoresistives Element) ein Wechselstrom-Lesesignal, das eine Widerstandsänderung des Leseelements darstellt, die durch den variierenden Magnetfluss auf der Platte 4 bewirkt wird. Am Eingang des Verstärkers 16 wird ein Gleichstromversatz durchgesetzt, um an das Leseelement 6 eine Vorspannung anzulegen. Der Ausgang Vout des idealen Verstärkers 16 schließt eine Signalkomponente und eine Rauschkomponente ein, wobei die Rauschkomponente darauf zurückzuführen sein kann, dass der ideale Verstärker 16 ein Rauschen (Spannung Vn und Strom in) eines nicht-idealen Verstärkers und ein Rauschen (Spannung V'n und Strom i'n) von dem Leseelement 6 und dem Medium verstärkt. Zusätzlich zu der Rauschkomponente, die das Signal-Rausch-Verhältnis (SNR) des Lesesignals reduziert, kann die Impedanz Z0 der Übertragungsleitung eine Amplituden- und/oder Phasenverzerrung des Lesesignals (Ausgangssignal Vout) bewirken, die von der Eingangsimpedanz des Verstärkers 16 abhängig ist.
  • 2A zeigt einen Verstärker mit gemeinsamem Gate (CG) nach dem Stand der Technik, der eingerichtet ist, um eine Vorspannung Vbias über ein Leseelement 6 des Kopfs anzulegen und Änderungen des Stroms zu erfassen, der durch das Leseelement 6 fließt, wenn Daten von der Platte gelesen werden. Das Rauschen dieses CG-Verstärkers ist proportional zu seiner Eingangsimpedanz, so dass ein Verringern des Rauschens ein Verringern der Eingangsimpedanz bedeutet. Wie jedoch in 2B gezeigt, kann das Verringern der Eingangsimpedanz des CG-Verstärkers eine Verzerrung in dem Ausgangssignal aufgrund eines Signals bewirken, das durch die Übertragungsleitung mit einem nicht abgeglichenen Abschluss übertragen wird. In einer Ausführungsform wird die Signalübertragungsleitungsresonanz (und Rauschspitzenbildung) abgeschwächt, wie in 3B gezeigt, indem die Eingangsimpedanz eines CS-CG-Differenzverstärkers unter Verwendung einer Rückkopplungsschaltung, wie in 3A gezeigt, an die Übertragungsleitungsimpedanz Z0 angeglichen wird und indem das Spannungsrauschen des Verstärkers verringert wird.
  • Jeder geeignete CS-CG-Differenzverstärker 10 kann in den hierin beschriebenen Ausführungsformen eingesetzt werden. 4 zeigt eine Ausführungsform eines CS-CG-Differenzverstärkers einschließlich eines inneren CG-Verstärkers und eines äußeren CS-Verstärkers. Der CG-Verstärker weist eine Vorspannung Vbias auf, die zwischen den Gates der Feldeffekttransistoren M2 und M3 gekoppelt ist, um Vbias über das Leseelement Rh anzulegen. In einer Ausführungsform wird die an die Gates (und über das Leseelement Rh) angelegte Vbias mit einer Gleichtaktspannung (Gleichstrom-Versatz von Masse) und einer Gegentaktspannung (Spannungsdifferenz zwischen den Gates und über das Leseelement Rh) erzeugt. Der CS-Verstärker weist Feldeffekttransistoren M1 und M4 auf, deren jeweilige Gates mit den Enden des Leseelements Rh verbunden sind. In dieser Ausführungsform weist jede Rückkopplungsschaltung 14i von 3A einen Rückkopplungswiderstand Rf auf, der zwischen dem jeweiligen Ausgang und dem jeweiligen Eingang des CS-CG-Differenzverstärkers verbunden ist. In dieser Ausführungsform kann der Rückkopplungswiderstand Rf eingerichtet sein, damit die Eingangsimpedanz des CS-CG-Differenzverstärkers im Wesentlichen mit der Übertragungsleitungsimpedanz Z0 übereinstimmt, ohne das Rauschen des Verstärkers wesentlich zu erhöhen. Auch in dieser Ausführungsform wird das Rauschen des Verstärkers weiterhin reduziert, indem die Sources und Drains der CS- und CG-Verstärker kreuzgekoppelt werden, wie in 4 gezeigt. Eine weitere Reduzierung des Rauschens wird durch Kreuzkopplung der Sources über jeweilige Kondensatoren 201 und 202 erreicht. In anderen Ausführungsformen können die Sources der CS- und CG-Verstärker direkt kreuzgekoppelt sein (ohne Kondensatoren zu verwenden), und in noch anderen Ausführungsformen können die CS- und CG-Verstärker implementiert sein, ohne die Sources kreuzzukoppeln und/oder ohne die Drains kreuzzukoppeln.
  • 5 zeigt eine Ausführungsform, wobei die der Differential- und Gleichtaktstromquellen verwendet werden, um den Eingang des CS-CG-Differenzverstärkers vorzuspannen. In dieser Ausführungsform legen die Differenzstromquellen 221 und 222 einen Vorspannungsstrom Ibias an das Leseelement Rh an, um die Gleichstrom-Differenzausgangsspannung Vout des CS-CG-Differenzverstärkers aufgrund des Vorspannens des Leseelements Rh mit der Vorspannung Vbias auf Null zu bringen. Die Gleichtaktstromquellen 241 und 242 sind eingerichtet, damit die an das Leseelement Rh angelegte Gleichtaktspannung nahe dem Massepotential liegt, wodurch eine Beschädigung des Leseelements Rh verhindert wird.
  • 6A zeigt eine Ausführungsform eines CS-CG-Differenzverstärkers, wobei jede Rückkopplungsschaltung 14i von 3A eine Sourcefolgerschaltung aufweist, die den Rückkopplungswiderstand Rf vom Ausgang des Verstärkers entkoppelt (und den Belastungseffekt reduziert). Jede Sourcefolgerschaltung weist einen Feldeffekttransistor MS1 bzw. MS2 auf, der mit den Transistoren M1 bzw. M4 des CS-Verstärkers übereinstimmt. In dieser Ausführungsform weist jeder Feldeffekttransistor MS1 und MS2 ein Gate auf, das direkt mit dem jeweiligen Ausgang des CS-CG-Differenzverstärkers gekoppelt ist, und eine Source, die mit dem jeweiligen Rückkopplungswiderstand Rf gekoppelt ist. Jede Sourcefolgerschaltung weist weiterhin eine Stromquelle Isf auf, die mit der Source des Feldeffekttransistors MSi gekoppelt ist, um die Eingangsimpedanz der Sourcefolgerschaltung einzurichten. In einer Ausführungsform spannt eine Vorspannungsschaltung die Sourcespannung der Sourcefolgerschaltungen vor, um im Wesentlichen mit der Gleichtakteingangsspannung Vcm des CS-CG-Differenzverstärkers übereinzustimmen (wobei die Gleichtaktspannung Vcm durch die Vorspannung Vbias des CG-Verstärkers eingestellt wird). Diese Ausführungsform stellt die Gleichtaktausgangsspannung des Verstärkers so ein, dass die Betriebslinearität und der Betriebsbereich des Verstärkers eingerichtet werden. 6D zeigt eine Ausführungsform einer Vorspannungsschaltung, die eingerichtet ist, um die Versorgungsspannung Vcs, die an den CS-CG-Differenzverstärker angelegt wird, auf einen Pegel zu regeln, der die Sourcespannung der Sourcefolgerschaltungen vorspannt, um im Wesentlichen mit der Gleichtakteingangsspannung Vcm des Verstärkers übereinzustimmen. In dieser Ausführungsform können die Stromquelle I1/k und der Feldeffekttransistor MS1/k' durch die Skalare k und k' skaliert werden (wobei k'=Isf/I1* k), um den Leistungsverbrauch der Vorspannungsschaltung zu reduzieren. In der Ausführungsform von 6D ist die Gleichtaktspannung Vcm der Vorspannungsschaltung als der Durchschnitt der Vorspannung Vbias des CG-Verstärkers eingerichtet. In einer anderen Ausführungsform kann die Versatzspannung Voffset der Vorspannungsschaltung leicht erhöht werden (Vcm+ K), um die gemeinsame Versorgungsspannung Vcs einzustellen, um die Linearität oder den Spannungskopf für die Eingangstransistoren des CS-CG-Differenzverstärkers M1 und M4 zu erhöhen.
  • 6B zeigt eine Ausführungsform, wobei die Differenzstromquellen 221 und 222 den Vorspannungsstrom Ibias unter Verwendung eines operativen Transkonduktanzverstärkers (OTA) erzeugen, der als eine negative Rückkopplungsschleife arbeitet, welche die Ruheausgangsspannung Vout des CS-CG-Differenzverstärkers auf null treibt. 6C zeigt eine Ausführungsform, wobei die Gleichtaktstromquellen 241 und 242 die Gleichtaktströme Icm unter Verwendung eines operativen Transkonduktanzverstärkers (OTA) erzeugen, der als eine negative Rückkopplungsschleife arbeitet, welche die Gleichtaktruhespannung des Leseelements Rh gegen Masse treibt.
  • 7A zeigt eine Ausführungsform, wobei das Gate jeder Sourcefolgerschaltung mit dem jeweiligen Ausgang des CS-CG-Differenzverstärkers über einen jeweiligen Kondensator 261 und 262 wechselstromgekoppelt ist. 7B und 7C zeigen eine Ausführungsform einer Vorspannungsschaltung zum Vorspannen der Gate-und Sourcespannung der Sourcefolgerschaltungen, wobei der Skalar k den Leistungsverbrauch der Vorspannungsschaltung reduzieren kann. Die Stromquelle erzeugt einen Vorspannungsstrom (skalierter Vorspannungsstrom Ibias der Stromquelle 22i), und die Spannungsquelle richtet eine Versatzspannung bei der Hälfte der Differenzvorspannung, die über das Leseelement Rh angelegt wird (d. h. bei der Hälfte der Differenzspannung, die durch Vbias des CG-Verstärkers erzeugt wird) ein.
  • Jede geeignete Steuerschaltlogik kann verwendet werden, um die oben beschriebenen Ausführungsformen zu implementieren, wie jede geeignete integrierte Schaltung oder Schaltungen. Beispielsweise kann die Steuerschaltlogik in einer integrierten Lesekanalschaltung oder in einer Komponente getrennt von dem Lesekanal implementiert sein, wie einer Datenspeichersteuerung, oder bestimmte vorstehend beschriebene Vorgänge können durch einen Lesekanal und andere durch eine Datenspeichersteuerung ausgeführt werden. In einer Ausführungsform werden der Lesekanal und die Datenspeichersteuerung als getrennte integrierte Schaltungen umgesetzt, und in einer alternativen Ausführungsform sind sie in einer einzelnen integrierten Schaltung oder einem System auf einem Chip (der SOC) hergestellt. Zusätzlich kann die Steuerschaltlogik eine oder mehrere geeignete Leistungsschaltungen und/oder eine oder mehrere geeignete Vorverstärkerschaltungen einschließen, die als separate integrierte Schaltungen implementiert sind, in den Lesekanal oder die Datenspeicherungskontrollschaltung integriert sind oder in einen SOC integriert sind.
  • In einer Ausführungsform weist die Steuerschaltlogik einen Mikroprozessor auf, der Anweisungen ausführt, wobei die Anweisungen betreibbar sind, um den Mikroprozessor zur Durchführung mindestens eines der hierin beschriebenen Gesichtspunkte zu veranlassen. Die Anweisungen können in jedem computerlesbaren Medium gespeichert sein. In einer Ausführungsform können sie auf einem nichtflüchtigen Halbleiterspeicher außerhalb des Mikroprozessors gespeichert sein oder mit dem Mikroprozessor in einem SOC integriert sein. In noch einer anderen Ausführungsform weist die Steuerschaltlogik eine geeignete Logikschaltung auf, wie eine Zustandsautomat-Schaltlogik. In einigen Ausführungsformen können zumindest einige der Flussdiagrammblöcke unter Verwendung analoger Schaltungen (z. B. analoger Komparatoren, Zeitgeber usw.) umgesetzt werden, und in anderen Ausführungsformen können zumindest einige der Blöcke unter Verwendung digitaler Schaltungen oder einer Kombination von Analog/Digital-Schaltungen umgesetzt werden.
  • Zusätzlich kann jede geeignete elektronische Vorrichtung, wie Rechenvorrichtungen, Datenservervorrichtungen, Medieninhaltsspeicherungsvorrichtungen, Bandlaufwerke usw., die Speichermedien und/oder die Steuerschaltlogik, wie vorstehend beschrieben, aufweisen.
  • Die verschiedenen Merkmale und Prozesse, die vorstehend beschrieben sind, können unabhängig voneinander verwendet oder auf verschiedene Weisen kombiniert werden. Alle möglichen Kombinationen und Unterkombinationen sollen innerhalb des Schutzumfangs dieser Offenlegung fallen. Außerdem können bestimmte Verfahren, Ereignisse oder Prozessblöcke in einigen Umsetzungsformen weggelassen werden. Die hierin beschriebenen Verfahren und Prozesse sind auch nicht auf eine bestimmte Sequenz beschränkt, und die Blöcke oder Zustände, die sich darauf beziehen, können in anderen Sequenzen durchgeführt werden, die geeignet sind. Beispielsweise können beschriebene Aufgaben oder Ereignisse in einer anderen Reihenfolge als der speziell offenbarten ausgeführt werden, oder mehrere können in einem einzelnen Block oder Zustand kombiniert werden. Die beispielhaften Aufgaben oder Ereignisse können seriell, parallel oder auf irgendeine andere Weise ausgeführt werden. Aufgaben oder Ereignisse können zu den offenbarten beispielhaften Ausführungsformen hinzugefügt oder von diesen entfernt werden. Die hierin beschriebenen beispielhaften Systeme und Komponenten können anders als beschrieben eingerichtet sein. Beispielsweise können im Vergleich zu den offenbarten beispielhaften Ausführungsformen Elemente hinzugefügt, entfernt oder umgeordnet werden.
  • Obwohl bestimmte beispielhafte Ausführungsformen beschrieben wurden, wurden diese Ausführungsformen nur beispielhaft dargestellt und sollen den Schutzumfang der hierin offenbarten Erfindungen nicht einschränken. Somit soll nichts in der vorangehenden Beschreibung implizieren, dass irgendein bestimmtes Merkmal, eine bestimmte Eigenschaft, ein Schritt, ein Modul oder ein Block notwendig oder unabdingbar ist. Tatsächlich können die hierin beschriebenen neuen Verfahren und Systeme in einer Vielzahl anderer Formen verkörpert sein; ferner können verschiedene Auslassungen, Ersetzungen und Änderungen in der Form der hierin beschriebenen Verfahren und Systeme vorgenommen werden, ohne vom Schutzumfang der hierin offenbarten Ausführungsformen abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/116218 [0001]

Claims (22)

  1. Datenspeicherungsvorrichtung, aufweisend: ein magnetisches Medium; einen Kopf, der über das magnetische Medium betätigt wird, wobei der Kopf ein Leseelement aufweist, das eingerichtet ist, um ein Lesesignal zu erzeugen, wenn Daten von dem magnetischen Medium gelesen werden; einen Common-Source Common-Gate (CS-CG) -Differenzverstärker, der durch eine Übertragungsleitung mit einer Übertragungsleitungsimpedanz Z0 mit dem Leseelement gekoppelt ist; und eine Rückkopplungsschaltung, die zwischen einem Ausgang des CS-CG-Differenzverstärkers und einem Eingang des CS-CG-Differenzverstärkers gekoppelt ist, wobei die Rückkopplungsschaltung eingerichtet ist, damit eine Eingangsimpedanz des CS-CG-Differenzverstärkers im Wesentlichen mit der Übertragungsleitungsimpedanz Z0 übereinstimmt.
  2. Datenspeicherungsvorrichtung nach Anspruch 1, wobei die Rückkopplungsschaltung einen Rückkopplungswiderstand aufweist, der ein erstes Ende hat, das mit dem Eingang des CS-CG-Differenzverstärkers gekoppelt ist.
  3. Datenspeicherungsvorrichtung nach Anspruch 2, wobei die Rückkopplungsschaltung weiterhin eine Sourcefolgerschaltung aufweist, aufweisend ein Gate, das mit dem Ausgang des CS-CG-Differenzverstärkers gekoppelt ist, und eine Source, die mit einem zweiten Ende des Rückkopplungswiderstands gekoppelt ist.
  4. Datenspeicherungsvorrichtung nach Anspruch 3, wobei das Gate der Sourcefolgerschaltung mit dem Ausgang des CS-CG-Differenzverstärkers über einen Kondensator gekoppelt ist.
  5. Datenspeicherungsvorrichtung nach Anspruch 3, weiterhin aufweisend eine Vorspannungsschaltung, die eingerichtet ist, um eine Sourcespannung der Sourcefolgerschaltung vorzuspannen, sodass diese im Wesentlichen mit einer Gleichtakteingangsspannung an dem Eingang des CS-CG-Differenzverstärkers übereinstimmt.
  6. Datenspeicherungsvorrichtung nach Anspruch 1, wobei der CS-CG-Differenzverstärker aufweist: einen CG-Differenzverstärker, aufweisend gemeinsame Gates; und eine Vorspannung, die zwischen den gemeinsamen Gates des CG-Differenzverstärkers angelegt wird, um die Vorspannung über das Leseelement anzulegen.
  7. Datenspeicherungsvorrichtung nach Anspruch 6, wobei der CG-Differenzverstärker weiterhin kreuzgekoppelte Sources aufweist.
  8. Datenspeicherungsvorrichtung nach Anspruch 7, wobei die Sources des CG-Differenzverstärkers durch jeweilige Kondensatoren kreuzgekoppelt sind.
  9. Datenspeicherungsvorrichtung nach Anspruch 6, wobei der CS-CG-Differenzverstärker weiterhin einen CS-Differenzverstärker aufweist, der Folgendes aufweist: einen ersten und einen zweiten Eingang, die über die Übertragungsleitung mit jeweiligen Enden des Leseelements gekoppelt sind; und erste und zweite Drains, die mit ersten und zweiten Drains des CG-Differenzverstärkers kreuzgekoppelt sind.
  10. Datenspeicherungsvorrichtung, aufweisend: ein magnetisches Medium; einen Kopf, der über das magnetische Medium betätigt wird, wobei der Kopf ein Leseelement aufweist, das eingerichtet ist, um ein Lesesignal zu erzeugen, wenn Daten von dem magnetischen Medium gelesen werden; einen Common-Source Common-Gate (CS-CG) -Differenzverstärker, der durch eine Übertragungsleitung mit dem Leseelement gekoppelt ist; eine Sourcefolger-Rückkopplungsschaltung, die zwischen einem Ausgang des CS-CG-Differenzverstärkers und einem Eingang des CS-CG-Differenzverstärkers gekoppelt ist; und eine Vorspannungsschaltung, die eingerichtet ist, um eine Sourcespannung der Sourcefolger-Rückkopplungsschaltung vorzuspannen, um im Wesentlichen mit einer Gleichtakteingangsspannung am Eingang des CS-CG-Differenzverstärkers übereinzustimmen.
  11. Datenspeicherungsvorrichtung nach Anspruch 10, wobei die Sourcefolger-Rückkopplungsschaltung eingerichtet ist, damit eine Eingangsimpedanz des CS-CG-Differenzverstärkers im Wesentlichen mit einer Übertragungsleitungsimpedanz Z0 der Übertragungsleitung übereinstimmt.
  12. Datenspeicherungsvorrichtung nach Anspruch 10, wobei die Sourcefolger-Rückkopplungsschaltung einen Rückkopplungswiderstand mit einem ersten Ende, das mit dem Eingang des CS-CG-Differenzverstärkers gekoppelt ist, und einem zweiten Ende, das mit einer Source der Sourcefolger-Rückkopplungsschaltung gekoppelt ist, aufweist.
  13. Datenspeicherungsvorrichtung nach Anspruch 12, wobei die Sourcefolger-Rückkopplungsschaltung weiterhin ein Gate aufweist, das mit dem Ausgang des CS-CG-Differenzverstärkers gekoppelt ist.
  14. Datenspeicherungsvorrichtung nach Anspruch 13, wobei das Gate der Sourcefolger-Rückkopplungsschaltung mit dem Ausgang des CS-CG-Differenzverstärkers über einen Kondensator gekoppelt ist.
  15. Datenspeicherungsvorrichtung nach Anspruch 10, wobei der CS-CG-Differenzverstärker aufweist: einen CG-Differenzverstärker, aufweisend gemeinsame Gates; und eine Vorspannung, die zwischen den gemeinsamen Gates des CG-Differenzverstärkers angelegt wird, um die Vorspannung über das Leseelement anzulegen.
  16. Datenspeicherungsvorrichtung nach Anspruch 15, wobei der CG-Differenzverstärker weiterhin kreuzgekoppelte Sources aufweist.
  17. Datenspeicherungsvorrichtung nach Anspruch 16, wobei die Sources des CG-Differenzverstärkers durch jeweilige Kondensatoren kreuzgekoppelt sind.
  18. Datenspeicherungsvorrichtung nach Anspruch 15, wobei der CS-CG-Differenzverstärker weiterhin einen CS-Differenzverstärker aufweist, der Folgendes aufweist: einen ersten und einen zweiten Eingang, die über die Übertragungsleitung mit jeweiligen Enden des Leseelements gekoppelt sind; und erste und zweite Drains, die mit ersten und zweiten Drains des CG-Differenzverstärkers kreuzgekoppelt sind.
  19. Steuerschaltlogik, aufweisend: einen Common-Source Common-Gate (CS-CG) -Differenzverstärker, der eingerichtet ist, um mit einem Leseelement eines Kopfes einer Datenspeicherungsvorrichtung durch eine Übertragungsleitung gekoppelt zu werden, die eine Übertragungsleitungsimpedanz Z0 hat; und eine Rückkopplungsschaltung, die zwischen einem Ausgang des CS-CG-Differenzverstärkers und einem Eingang des CS-CG-Differenzverstärkers gekoppelt ist, wobei die Rückkopplungsschaltung eingerichtet ist, damit eine Eingangsimpedanz des CS-CG-Differenzverstärkers im Wesentlichen mit der Übertragungsleitungsimpedanz Z0 übereinstimmt.
  20. Steuerschaltlogik nach Anspruch 19, wobei der CS-CG-Differenzverstärker aufweist: einen CG-Differenzverstärker, aufweisend gemeinsame Gates; und eine Vorspannung, die zwischen den gemeinsamen Gates des CG-Differenzverstärkers angelegt wird, um die Vorspannung über das Leseelement anzulegen.
  21. Steuerschaltlogik, aufweisend: einen Common-Source Common-Gate (CS-CG) -Differenzverstärker, der eingerichtet ist, um mit einem Leseelement eines Kopfes einer Datenspeicherungsvorrichtung durch eine Übertragungsleitung gekoppelt zu werden; eine Sourcefolger-Rückkopplungsschaltung, die zwischen einem Ausgang des CS-CG-Differenzverstärkers und einem Eingang des CS-CG-Differenzverstärkers gekoppelt ist; und eine Vorspannungsschaltung, die eingerichtet ist, um eine Sourcespannung der Sourcefolger-Rückkopplungsschaltung vorzuspannen, um im Wesentlichen mit einer Gleichtakteingangsspannung am Eingang des CS-CG-Differenzverstärkers übereinzustimmen.
  22. Steuerschaltlogik nach Anspruch 21, wobei der CS-CG-Differenzverstärker aufweist: einen CG-Differenzverstärker, aufweisend gemeinsame Gates; und eine Vorspannung, die zwischen den gemeinsamen Gates des CG-Differenzverstärkers angelegt wird, um die Vorspannung über das Leseelement anzulegen.
DE102021114391.8A 2020-11-20 2021-06-02 Datenspeicherungsvorrichtung mit verstärkerrückkopplung für den impedanzabgleich Pending DE102021114391A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063116218P 2020-11-20 2020-11-20
US63/116,218 2020-11-20
US17/180,998 US11361786B1 (en) 2020-11-20 2021-02-22 Data storage device employing amplifier feedback for impedance matching
US17/180,998 2021-02-22

Publications (1)

Publication Number Publication Date
DE102021114391A1 true DE102021114391A1 (de) 2022-05-25

Family

ID=81453239

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021114391.8A Pending DE102021114391A1 (de) 2020-11-20 2021-06-02 Datenspeicherungsvorrichtung mit verstärkerrückkopplung für den impedanzabgleich

Country Status (3)

Country Link
US (1) US11361786B1 (de)
CN (1) CN114520008B (de)
DE (1) DE102021114391A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11361786B1 (en) * 2020-11-20 2022-06-14 Western Digital Technologies, Inc. Data storage device employing amplifier feedback for impedance matching

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5691663A (en) * 1996-03-25 1997-11-25 Sony Corporation Single-ended supply preamplifier with high power supply rejection ratio
US6331921B1 (en) * 1998-07-06 2001-12-18 Agilent Technologies, Inc Magneto-resistive head read amplifier
US6356152B1 (en) 1999-07-14 2002-03-12 Texas Instruments Incorporated Amplifier with folded super-followers
US7251091B2 (en) 2003-12-30 2007-07-31 Texas Instruments Incorporated Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough
US7190214B2 (en) 2004-01-27 2007-03-13 Texas Instruments Incorporated Amplifier apparatus for use with a sensor
US7092180B2 (en) * 2004-04-01 2006-08-15 Agere Systems Inc. Asymmetry correction for magneto-resistive heads
US7724460B2 (en) 2005-01-13 2010-05-25 Agere Systems Inc. Magneto-resistive head resistance sensor
CN101438344A (zh) * 2006-03-09 2009-05-20 德克萨斯仪器股份有限公司 具有可编程输入阻抗的磁阻磁头前置放大器电路
US7667914B2 (en) 2006-04-17 2010-02-23 Hitachi Global Storage Technologies Netherlands B.V. Direct coupled wide-bandwidth front-end with smart bias control amplifier
JP2010108560A (ja) 2008-10-31 2010-05-13 Toshiba Storage Device Corp 信号増幅装置、記憶装置
US8599506B2 (en) 2009-12-31 2013-12-03 HGST Netherlands B.V. Integrating control of slider bias potential, touch-down detection and fly-height determination in a HDD
ES2551883T3 (es) 2012-02-01 2015-11-24 Telefonaktiebolaget L M Ericsson (Publ) Amplificador de bajo ruido
US8792198B1 (en) 2013-11-22 2014-07-29 Lsi Corporation High impedance low noise cross-coupled amplifier for use in as a preamplifier in a magnetic data storage system
US9431050B1 (en) * 2015-10-30 2016-08-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Preamplifier common-mode noise rejection for two-dimensional magnetic recording
US10056098B1 (en) 2017-11-29 2018-08-21 Western Digital Technologies, Inc. Data storage device employing multi-mode sensing circuitry for multiple head sensor elements
CN110896300A (zh) * 2018-09-12 2020-03-20 武汉芯泰科技有限公司 一种宽带低噪声放大器
US11361786B1 (en) * 2020-11-20 2022-06-14 Western Digital Technologies, Inc. Data storage device employing amplifier feedback for impedance matching

Also Published As

Publication number Publication date
US20220165299A1 (en) 2022-05-26
CN114520008B (zh) 2024-04-19
CN114520008A (zh) 2022-05-20
US11361786B1 (en) 2022-06-14

Similar Documents

Publication Publication Date Title
US7082004B2 (en) Disk storage systems
US8169726B2 (en) Disk file preamplifier frequency-response and time delay compensation
EP0030256B1 (de) Aufzeichnungssysteme mit Servosignalen auf einer unterliegenden Spur
DE3781471T2 (de) Schaltung fuer die vorspannung eines magnetoresistiven sensors und fuer die verstaerkung der erregten signale.
DE69428679T2 (de) Vorrichtung zum auslesen von informationen von einer spur eines aufzeichnungsträgers mit einem schnellstabilisierenden leseverstärker für magnetoresistive köpfe
DE102013016451A1 (de) Implementieren eines integrierten Spin-Torque-Oszillators und einer Schnittstellen-Vorspannungssteuerung für Festplattenlaufwerke
US6175462B1 (en) High input impedance single ended, low supply voltage magnetoresistive preamplifier circuits
US6356152B1 (en) Amplifier with folded super-followers
DE69317998T2 (de) Vorverstärkerkreis für einen magnetoresistiven Kopf
DE69322600T2 (de) Wiedergabeschaltung für einen magnetoresistiven Kopf
DE102021106906A1 (de) Datenspeichervorrichtung mit modensprungkompensation eines lasers
US6420910B1 (en) Quasi-current sensing input impedance controlled preamplifier for magnetoresistive elements
DE102021114391A1 (de) Datenspeicherungsvorrichtung mit verstärkerrückkopplung für den impedanzabgleich
DE19919945B4 (de) Kopfleseverstärkerschaltung
US7724460B2 (en) Magneto-resistive head resistance sensor
US8687311B2 (en) Adjusting a preamp write current to apply an asymmetric signal at a write head
DE19850884B4 (de) Speichervorrichtung
US6404579B1 (en) Current bias voltage sense single ended preamplifier
US7564638B2 (en) Preamplifier circuit and method for a disk drive device
DE69926302T2 (de) Kalibrierung der Schreib-Vorentzerrung in einer Datenspeicheranordnung
US7251091B2 (en) Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough
DE60133515T2 (de) Kapacitives Vorspannungsrückgewinnungsverfahren
US6219194B1 (en) MR head read amplifier with improved write to read recovery time
US5309298A (en) Suppression of magnetic instability in inductive recording heads
DE69714430T2 (de) Magnetisches datenlesegerät sowie induktive und magnetresistive köpfe verwendendes verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MURGITROYD GERMANY PATENTANWALTSGESELLSCHAFT M, DE

Representative=s name: MEWBURN ELLIS LLP, DE

R082 Change of representative

Representative=s name: MURGITROYD GERMANY PATENTANWALTSGESELLSCHAFT M, DE