CN101438344A - 具有可编程输入阻抗的磁阻磁头前置放大器电路 - Google Patents

Abstract

本发明公开了一种用于磁盘驱动系统的前置放大器电路(32)。该前置放大器电路具有第一输入和第二输入，这些输入感测磁阻(MR)磁头元件的每一侧上的电压，该MR磁头元件根据附近磁盘表面的局部磁场呈现变化的电阻。前置放大器电路包括可编程输入阻抗电路，所述可编程输入阻抗电路呈现与第一输入和第二输入中的每个的反馈阻抗并联的阻抗。通过控制可编程输入阻抗电路中的电流源来控制由可编程输入阻抗电路呈现的并联阻抗；较高的电流导致较低的输入阻抗。

Description

具有可编程输入阻抗的磁阻磁头前置放大器电路

【0001】本发明属于放大器领域，并且更具体地涉及磁盘驱动系统中使用的磁阻磁头的前置放大器。

背景技术

【0002】高性能和低成本个人计算机(包括台式工作站、便携式计算机)的持续进步在很大程度上来源于非易失性数据存储技术的发展。在本领域中众所周知的是，近年来传统磁盘驱动的容量大大增加，每兆位的成本不断降低。容量增加与数据可存储在磁盘驱动(特别是“硬”盘驱动，即磁盘驱动中的磁盘不可从读/写磁头的位置移除)中的密度的改善有直接关系。

【0003】在传统的磁盘驱动中，对存储数据的读写通过近场磁处理的方式实现。为了写数据，通过在离磁盘表面很近的地方施加磁场，磁盘表面的铁磁畴被选择性地定向。一种传统的写磁头是众所周知的感应式写入器(writer)，其包括具有间隙的电磁体，该电磁体可放置在磁盘表面附近。该电磁体被选择性地施加电压以建立磁场，磁场在间隙处的强度足以在磁盘表面的编址位置定义具有预期极性的磁“转换模式(transitionpattern)”。通过感测由这些磁转换模式建立的磁场的极性从磁盘中读取数据。传统的读磁头包括由电磁体(可以是和用于写入数据相同的电磁体)构成的感应磁头，其中电流由磁场在磁盘表面感生；最近，读磁头由具有随磁场的极性变化的电阻的磁阻(MR)磁头实现。

【0004】本领域中的基本原理是，MR磁头被偏置到稳定状态运行点，使得由于在磁头沿着磁盘表面移动时随数据变化的磁场造成的MR磁头的电阻变化会在稳定状态运行时呈现出小的信号变化。这些小的信号变化由前置放大器进行放大，并且被放大的信号沿着磁盘驱动系统的数据通道向前传送。现代磁盘驱动系统中MR磁头的偏置电路的示例在2006年1月31日提交的、共同待决的普通转让的、题为“Bias Circuit for aMagnetoresistive Preamplifier Circuit(用于磁阻前置放大器电路的偏置电路)”的美国专利申请第11/344,037号中进行了描述。

【0005】图1图解说明用于现代磁盘驱动系统中的传统前置放大器电路的示例。图1的前置放大器2对应于磁盘驱动前置放大器中的第一放大级，并因此具有用于接收MR读磁头两端的电压的输入HEADP、HEADN。在传统前置放大器2中，输入HEADP、HEADN两端的DC偏移电压由交叉耦合的差分晶体管对消除。更具体地，输入HEADP被连接到npn晶体管2a的基极，该npn晶体管的集电极通过电阻器R1耦合到V_cc电源。输入HEADP也通过电容器C1b电容性地耦合到另一差分晶体管对中的npn晶体管3b的基极；晶体管3b的集电极通过电阻器R4偏置到V_cc电源。相反，输入HEADN被连接到npn晶体管3a的基极，该npn晶体管3a的集电极通过电阻器R3偏置到V_cc。晶体管3a、3b的发射极被连接在一起，通过电流源7连接到V_ee电源，该电源提供电流ITAIL。与此类似，输入HEADN电容性地耦合到npn晶体管2b的基极，该npn晶体管2b的集电极通过电阻器R2偏置到V_cc。晶体管2a、2b的发射极通过电流源6共同连接到V_ee电源，该电流源6也提供电流ITAIL。跨导(gm)级5a在负输入处接收晶体管2a的集电极处的电压，并驱动电流进入晶体管2b的基极，该电压对应于集电极电压和基准电压REF之间的差。与此类似，gm级5b在反相输入处接收来自晶体管3a的集电极的电压，并将该电压和基准电压REF进行比较以产生进入晶体管3b的基极的偏置电流。

【0006】工作中，gm级5a、5b阻止在前置放大器2的输出产生MR磁头处的DC偏置电压，该偏置电压当然被施加给输入HEADP、HEADN。例如，如果输入HEADP处的电压具有相对高的DC稳定状态值，则该电压将趋向于使晶体管2a导通得相对厉害，这将由于电阻器R1两端的电压降而使晶体管2a的集电极处的电压更低。该DC电平由gm级5a补偿，gm级5a响应晶体管2a的集电极处、施加到其反相输入的相对低的电压，提供进入晶体管2b的基极的更多电流；由于晶体管2a、2b的发射极电流的和(sum)由电流源6固定到电流ITAIL，所以进入晶体管2b的基极的这种较高的偏置电流将减少通过晶体管2a的电流，允许其集电极电压升回稳定的电平(由基准电压REF确定)。类似的操作由gm级5b在阻止输入HEADN处的DC电平影响电路工作的过程中提供。

【0007】图1的传统前置放大器2在其输出OUTP、OUTN处提供差分输出级。输出OUTP从晶体管4a的发射极获得，该晶体管4a的基极连接到晶体管2a的集电极，该晶体管4a的集电极以射极跟随器的方式直接偏置到V_cc电源。电阻器R5将晶体管4a的发射极连接到输入HEADP，并且通过电流源8a连接到V_ee电源。与此类似，晶体管4b的集电极直接偏置到V_cc，并且其发射极通过电阻器R6连接到输入HEADN；该发射极节点还通过电流源8b被偏置到V_ee电源。输出OUTN以射极跟随器的方式从晶体管4b的发射极获得。输出OUTP、OUTN被发送给磁盘驱动前置放大器中的下一增益级。

【0008】根据此结构，输入HEADP、HEADN处的信号分别在晶体管2a、2b的集电极处放大，并且分别通过晶体管4a、4b的射极跟随器输出至节点OUTP、OUTN。在该电路的每一侧，反馈回路由电阻器R1的运行通过晶体管4a(对于输入HEADP)以及由电阻器R3的运行通过晶体管4b(对于输入HEADN)来提供。实际上，该前置放大器电路的放大器和反馈部分可以认为是从输出回到输入的带有电阻器(R5，R6)的反相放大器。因此，本领域技术人员将易于导出输入阻抗Z_in：

$Z_{\mathrm{in}}=\frac{R_f}{k+1}$

【0009】其中R_f是相应电阻器R5、R6的电阻，k是分别由晶体管2a、2b和相应集电极电阻器R1、R3构成的放大器的增益。在传统的用于磁盘驱动系统的前置放大器电路中，该输入阻抗Z_in通常与连接MR磁头和输入节点HEADP、HEADN的传输线的阻抗相匹配。该输入阻抗Z_in通常通过设计和特征来确定。

【0010】然而，我们发现关于本发明，使用固定的输入阻抗Z_in在很多磁盘驱动应用中不是最佳的。例如，相同的前置放大器集成电路可以用在广泛的系统应用中，根据系统应用可具有不同导体长度和可能的特性。这些不同的系统实现可以容易地导致MR磁头和前置放大器之间的传输线阻抗，造成该阻抗与前置放大器电路本身的输入阻抗不匹配。这种不匹配自然会导致来自MR磁头的信号的反射和衰减，这也会导致读取误差和性能不佳。此外。还发现关于本发明，这种输入阻抗在一定程度上与频率有关。例如，在与输入阻抗不匹配的频率处，来自MR磁头的信号频率的变化可能无法由前置放大器准确地感测到。

发明内容

【0011】因此，本发明的目标是提供前置放大器电路以及能够在广泛的系统应用中操作相同前置放大器电路的方法。

【0012】本发明进一步的目标是提供这样一种电路以及方法，其中可将用于特定系统应用的输入阻抗进行最优化。

【0013】本发明进一步的目标是提供这样一种电路以及方法，其中在运行期间可将前置放大器的性能最优化。

【0014】对于本领域的普通技术人员来说，参考以下说明并结合其附图，本发明的其它目标和优点将是显而易见的。

【0015】本发明可在磁盘驱动前置放大器电路中实施，其中提供了附加的反馈路径。该附加的反馈路径以差分跨导(gm)电路的方式来提供，包括具有公共发射极并由可控电流源控制的差分晶体管对。通过设置电流源的电流等级，可以设置差分对的跨导；该跨导有效地与前置放大器输入处的反馈电阻器并联。从而，对前置放大器的输入阻抗的控制可以进行编程和调节。

附图说明

【0016】图1是用于磁盘驱动的磁阻(MR)磁头的传统前置放大器的电学示意图。

【0017】图2是根据本发明的优选实施例构造的磁盘驱动系统的电学框图。

【0018】图3是根据本发明的优选实施例构造的、图2的磁盘驱动系统的前置放大器和偏置电路的电学框图。

【0019】图4是根据本发明的优选实施例构造的前置放大器的电学示意图。

具体实施方式

【0020】本发明将结合其优选实施例即在磁盘驱动系统中实现的实施例进行描述。但是，应当预料到，本文描述的偏置电路布局的优点也可以是在其它应用及用途中的优点。因此，应当理解，以下描述仅以示例的方式来提供，而不限于要求保护的发明的范围。

【0021】图2图解说明实现本发明优选实施例的计算机系统的典型示例。在此示例中，个人计算机或工作站12以传统的方式实现，其包括适当的中央处理单元(CPU)、随机存取存储器(RAM)、显卡和声卡或显示和发声的功能单元、网络接口功能等。同样包含在计算机12中的是主机适配器13，其一侧连接至计算机12的系统总线，而另一侧连接至总线B，磁盘驱动控制器15连接至该总线B。总线B优选根据传统标准来实现，传统标准的示例包括增强集成驱动电路(EIDE)标准、小型计算机系统接口(SCSI)标准或串行高级技术附件(SATA)标准。根据需要也可以通过传统的方式将其它磁盘存储装置(硬盘控制器、软盘驱动控制器等)和其它外围设备连接到总线B。

【0022】本领域技术人员将容易地认识到图2的系统可替代地应用到其它系统应用和架构中。例如，很多便携式音频播放器、数字视频记录器和其它公共系统均使用磁盘驱动存储器，因此其本身包括在诸如数字音频播放器等小型系统范围内的诸如前置放大器20、伺服系统控制16、数据通道14等功能单元。磁盘驱动的其它用途和应用在本领域中也是众所周知的。因此，尽管图2图解说明了与计算机系统关联的本发明的系统应用，但是该系统应用只是可利用本发明的广泛系统中的一个，其本身只是以示例的方式被描述。

【0023】控制器15是本领域中众所周知的传统磁盘驱动控制器。在现代磁盘驱动中，驱动电子器件在磁盘驱动中实现而不是作为计算机12本身内的控制器，而控制器15在磁盘驱动本身内的印刷电路板中实现。当然，在较大规模的系统中，控制器15可以在计算机12内实现。在图2概括的方框图内，为了清楚起见，控制器15的各部件根据它们的功能而不是它们的物理集成电路被显示。用于实现磁盘驱动控制器诸如控制器15的典型的集成电路包括数字信号处理器(DSP)、只读存储器(ROM)和随机存取存储器(RAM)、其它非易失性存储器诸如闪存、连接到总线B的接口电路和其它惯用逻辑电路。从功能上说，控制器15包括数据通道14，数据通道14与总线14连接以将数据传送到磁头-磁盘组件18中的前置放大器与磁头偏置电路20以及传送来自前置放大器与磁头偏置电路20中的数据。数据通道14还与伺服控制器16通信，该伺服控制器驱动磁头-磁盘组件18中的音圈马达22和主轴马达24。

【0024】磁头-磁盘组件18包括电子组件和机械组件，这些组件涉及磁存储数据的读与写。在此示例中，磁头-磁盘组件18包括具有铁磁性表面的一个或多个磁盘28(铁磁性表面优选在磁盘的两侧之上)，磁盘在主轴马达24的控制下绕其轴线旋转。多个读/写磁头组件25a、25b可由致动器27进行移动。因此，控制器15中的伺服控制功能元件16的信号控制主轴马达24和音圈马达22，使得致动器27将读/写磁头组件25a、25b置于磁盘表面28的预期位置以写入或读取预期数据。

【0025】根据本发明的优选实施例，读/写磁头组件25包括磁阻(MR)磁头，其专门用于感测磁盘表面28的预期位置的磁畴(magnetic domain)的极性(或许还有幅值)，从而“读取”被存储的与磁性类型对应的数字数据。根据本领域的基本原理，MR感测是基于响应外部磁场特定磁性材料电阻的变化。这种感测需要MR元件如MR读磁头的稳定状态的偏置，使得电阻的变化表现为稳定状态偏置电平上的小信号变化。

【0026】因此，如图3所示，电阻器RMR代表磁阻(MR)磁头，因此电阻器RMR的电阻变化呈现存储在磁盘表面上的磁性数据。前置放大器与磁头偏置电路20包括偏置电路34，该偏置电路34在电阻器RMR两端施加稳定状态偏置；适于在本发明的该优选实施例中使用的偏置电路34的示例在2006年1月31日提交的、共同待决的普通转让的、题为“BiasCircuit for a Magnetoresistive Preamplifier Circuit(用于磁阻前置放大器电路的偏置电路)”的美国专利申请第11/344,037号中进行了描述。前置放大器30感测电阻器RMR两端的电压变化(或可替代地感测电阻器RMR传导的电流的变化)，并因此其本身连接到节点HEADP、HEADN。前置放大器30将电阻器RMR中的这些小信号变化进行放大，并且将放大的信号发送给一个或多个增益级35a、35b，以便最终传送给数据通道14(图2)进行处理。

【0027】根据本发明的优选实施例，前置放大器与磁头偏置电路20还包括前置放大器控制电路32。根据本发明的该实施例，前置放大器控制电路32发出对前置放大器30呈现的输入阻抗进行控制或调节的(模拟或数字)信号以感测节点HEADP、HEADN，这将在下文进一步详细描述。在此示例中，前置放大器控制电路32产生控制信号IPROG，该信号将控制前置放大器30内的一个或多个电流源，这将在下文进一步详细描述。依据前置放大器30内的电流源的结构，该控制信号IPROG可以是模拟信号(即，可变电流)或可替代地可以是数字值，通过接下来的描述这将是显而易见的。无论哪一种情况，希望能够理解从硬连接的意义上通过调整或设置熔线(fusible links)的方式或者从“软(soft)”意义上响应磁盘驱动系统内的寄存器设置、命令或来自别处的其它信号，前置放大器控制电路32本身是可编程的。希望能够进一步理解参考此说明书的本领域技术人员将能够容易地定义并实现这种控制功能。

【0028】从图3可以明显地看到，并且正如以上所述，前置放大器30被连接到作为磁阻(MR)磁头的电阻器RMR，并且磁阻(MR)磁头具有输入HEADP、HEADN以便用于接收电阻器RMR的每侧的电压。前置放大器30向增益级35a发出与电阻器RMR两端的小信号电压变化的放大形式对应的差分输出。

【0029】图4图解说明根据本发明的优选实施例的前置放大器30的结构。根据本发明的优选实施例，前置放大器30的构成有些类似于上述前置放大器2的构成。但是，根据本发明的该优选实施例，可编程的阻抗电路50被包含在前置放大器30内，用于将前置放大器30呈现的输入阻抗调整并控制为电阻器RMR处的信号。可编程阻抗电路50的结构和运行将在下文描述前置放大器30的放大器部分之后详细描述。

【0030】来自电阻器RMR的输入HEADP、HEADN分别在前置放大器30内的npn晶体管42a、43a的基极被接收。更具体地，输入HEADP连接到npn晶体管42a的基极，npn晶体管42a的集电极通过电阻器R41耦合到V_cc电源。晶体管42a的发射极连接到成对的npn晶体管42b的发射极，并且通过电流源46连接到V_ee电源。在这种布局中，晶体管42a和电阻器R41用作输入HEADP处的信号的放大器；该放大器在晶体管42a的集电极处的输出被施加给射极跟随器npn晶体管44a的基极，npn晶体管44a的发射极通过电阻器R45和电流源48a耦合到V_ee。从前置放大器30到增益级35a的第一输出在节点OUTP(图3)处由晶体管44a的发射极驱动。于是，输入HEADP和晶体管42a的基极连接到电阻器R45和电流源48a之间的节点。这样，输出节点OUTP的状态通过电阻器R45反馈给输入HEADP。

【0031】与此类似，输入HEADN连接到npn晶体管43a的基极，npn晶体管43a的集电极通过电阻器R43连接到电源V_cc。晶体管43a的发射极与其配对的晶体管43b的发射极连接，通过电流源47共同耦合到V_ee电源。晶体管43a和电阻器R43形成的放大器的输出施加给射极跟随器npn晶体管44b的基极，npn晶体管44b的集电极连到V_cc电源，而其发射极驱动输出节点OUTN。反馈电阻器R46连接在晶体管44b的发射极和输入节点HEADN之间，并且通过电流源48b被偏置到V_ee电源。由电流源48a、48b提供的电流优选为相同的，并且基于预期的放大特性和磁头偏置规格被设置为预期的水平IREF。与此类似，由电流源46、47提供的电流ITAIL也优选为彼此相同的，并且被设置为适于预期放大和电路响应的水平。

【0032】正如以上关于图1描述的前置放大器2，根据本发明的该实施例的前置放大器30被布置成交叉耦合的差分对，以阻止电阻器RMR处的DC偏移电压沿着增益级35a传播。从图3中可以明显看到，电阻器RMR被MR磁头电路34偏置，因此，输入HEADP、HEADN必然具有稳定状态的DC电压，与写入磁盘28的数据对应的磁场的变化导致电阻关于该DC电压的变化表现为DC偏置电平上的小信号变化。在本领域中众所周知的是，DC电平本身对读取来自磁盘28的数据没有影响，并且因此优选为被阻止放大。

【0033】在HEADP输入侧，npn晶体管42b的集电极通过电阻器R42耦合到V_cc电源；其发射极由上述电流源46进行偏置。晶体管42b的基极由gm级45a的输出驱动，gm级45a在反相输入处接收晶体管42a的集电极处的放大器节点，在其非反相输入处接收基准电压REF。晶体管42b的基极还通过电容器C41a耦合到另一输入HEADN。在运行中，gm级45a驱动与晶体管42a的集电极处被放大的电压和基准电压REF之间的差对应的电流，并将该电流施加给晶体管42b的基极。例如，如果节点HEADP处的DC稳定状态电压是相对低的，则集电极处的电压将是相对高的，原因在于相对少的电流通过晶体管42a和电阻器R41被传导。这种情形将导致gm级45a提供较低的电流进入晶体管42b的基极，使得由电流源46控制的较多的电流ITAIL由晶体管42a而不是42b进行传导，这将晶体管42a的集电极处的电压拉得更低。因此，不论电阻器RMR处节点HEADP的实际DC电压如何，晶体管42a的集电极处的DC电压将保持相对稳定。该电路的响应将取决于由电流源46提供的电流ITAIL。此外，连接到节点HEADN、晶体管42b的基极及gm级45a的电容器C41a将形成频率响应，使得电阻器RMR两端电压的小的信号变化被放大，同时防止两个节点(即在电阻器RMR两端具有恒定电压)的DC电压的变化出现在前置放大器30的输出处。

【0034】与此类似，在输入HEADN侧，晶体管43a的集电极连接到gm级45b的反相输入，gm级45b的非反相输入接收基准电压REF。gm级45b的输出被施加到晶体管43b的基极，晶体管43b的发射极与晶体管43a及其集电极通过电阻器R44共同被偏置到V_cc电源。输入HEADP也被电容性地耦合到晶体管43b的基极。gm级45b在晶体管43a的集电极处的放大器节点保持相对恒定的DC偏置点中的运行类似于上述对gm级45a的描述。

【0035】根据该结构，正如图1的前置放大器2中的情形，前置放大器30在其输出OUTP、OUTN处提供差分输出信号，该输出信号对应电阻器RMR两端电压的小的信号变化，正如在输入HEADP、HEADN处反映的那样。和之前一样，输出OUTP在晶体管44a的发射极获得，而输出OUTN从晶体管44b的发射极获得，这两种器件均以射极跟随器的形式安排。如图3所示，输出OUTP、OUTN被发送给磁盘驱动前置放大器20中的增益级35a。

【0036】根据本发明的优选实施例，可编程阻抗电路50调节并可编程控制由前置放大器30在输入HEADP、HEADN处呈现的输入阻抗。在图4的示例中，可编程阻抗电路50包括一对pnp晶体管54a、54b。晶体管54a、54b的发射极连接在一起，并且这种公共发射极节点通过可控的电流源52从V_cc电源进行偏置。晶体管54a的集电极通过电流源56a被连接到V_ee电源，而晶体管54b的集电极通过电流源56b被连接到V_ee电源。电流源56a、56b的构成优选相同，并且彼此共同受到控制，使得晶体管54a、54b的集电极电流彼此相等。此外，电流源56a、56b优选被自动控制或与电流源52一起进行控制，使得每个电流源56a、56b传导的电流是电流源52传导的电流的大约一半。在此示例中，电流源52传导可选电流IPROG，并且每个电流源56a、56b传导电流IPROG/2。

【0037】电流源52、56a、56b优选以传统的方式根据实现前置放大器30所采用的技术进行构造。如图4所示，如果以双极技术实现前置放大器30，则电流源52、56a、56b可以以传统的方式容易地被实现为双极电流源(即电流控制的电流源)。如果金属氧化物半导体(MOS)器件可用于前置放大器30，则电流源52、56a、56b可以容易地实现为MOS晶体管电流源(即电压控制的电流源)。可替代地使用电流源52、56a、56b的其它传统实现方式。无论如何，根据本发明的该实施例并且根据以下描述显而易见的是，由电流源52、56a、56b传导的电流优选可由来自前置放大器控制电路32(图3)的模拟或数字信号进行控制以设置电流IPROG和IPROG/2的电流水平。下文将要描述的是，该可编程电流水平在提供给输入HEADP、HEADN的输入阻抗中反映出来。

【0038】参见图4，晶体管54a的基极连接到晶体管42b的集电极，并且晶体管54b的基极连接到晶体管43b的集电极。晶体管54a的集电极连接到输入HEADP，而晶体管54b的集电极连接到输入HEADN。因此，前置放大器30每侧的差分放大器对处的电压导致由晶体管54a、54b传导的电流的改变。例如，当晶体管42b处的小信号集电极电压下降以响应输入HEADP处相对低的电压(反过来，这将降低晶体管42a的导电性而提高晶体管42b的导电性)时，晶体管54a将导通得更厉害，使得晶体管54a的集电极电流增长到超出电流源56a传导的电流IPROG/2。超出IPROG/2的任何过量的电流均被施加到晶体管42a的基极，有效地向输入HEADP反馈放大器的结果。此过量电流使流入输入器件的基极的电流增加以响应输入HEADP处电压的一定变化，这对应于输入阻抗的降低。这种影响的程度依赖于被施加到可编程输入阻抗电路50的电流IPROG(当然也依赖于电流IPROG/2)的水平。通过晶体管54b的动作将发生类似的操作。电流IPROG的较高水平将导致晶体管54a、54b对给定的基极电流导通得更厉害，同时产生向输入节点反馈的额外的过量电流。结果，可编程输入阻抗电路50提供来自放大器输出的并联反馈路径(或者更准确地，与放大器输出对应的信号)，该并联反馈路径与来自射极跟随器输出级本身的反馈并联。由于每个输入HEADP、HEADN的输出电流是通过响应电压特别是与每个输入关联的放大器级中的电压而产生的，所以该反馈具有跨导反馈的性质。

【0039】根据本发明的该优选实施例，本领域的读者可以容易地导出前置放大器30的输入阻抗：

$Z_{\mathrm{in}}=\frac{R_f}{(R_f{g}_{m}m+k+1)}$

【0040】其中R_f是反馈电阻器R41、R43的电阻，m是从输入HEADP、HEADN到晶体管42b、43b的集电极处的节点的增益(即从输入分别到晶体管54a、54b的基极的增益)，k是从输入HEADP、HEADN到晶体管42a、43a的集电极处的放大器节点的增益。增益k对应前置放大器30的放大增益；增益m可根据可编程输入阻抗电路50的预期编程范围以及动态范围的考虑进行更改。输入阻抗Z_in的表达式中的跨导g_m由电流源52(和电流源56a、56b)传导的电流IPROG控制。当电流IPROG增长时，可编程输入阻抗电路50的跨导g_m将增长，反过来将降低输入阻抗Z_in。相反，当电流IPROG降低时，可编程输入阻抗电路50的跨导g_m将降低，反过来将增长输入阻抗Z_in。实际上，如果电流IPROG被设置为零，输入阻抗Z_in变为：

$Z_{\mathrm{in}}=\frac{R_f}{k+1}$

即，以上关于图1描述的传统前置放大器电路。

【0041】因此，由于可编程输入阻抗电路50的原因，可根据系统应用对输入阻抗Z_in进行编程或调节。例如，如果电阻器RMR和前置放大器30之间的导体传输线呈现出相对高的特征阻抗，则电流IPROG可以保持得相对低(如果不为零)，使得前置放大器30的输入阻抗可以与传输线阻抗匹配。相反，如果该传导路径的传输线具有低阻抗，则电流IPROG可以被设置为较高水平以降低前置放大器30的输入阻抗。而且，前置放大器30的特性可以确定其输入阻抗依频率的变化；同样，电流IPROG可以被设置，使得在与预期的信号频率对应的频率下，前置放大器30呈现的输入阻抗可以与来自电阻器RMR的传输线导体的阻抗相匹配。

【0042】考虑到本领域读者参考此说明书后可以容易地获得在电流IPROG的设置中前置放大器控制电路32的结构和运行。考虑了这种控制安排的各种示例。例如，前置放大器控制电路32可以包括寄存器，或者接收对应于系统中别处寄存器的数字信号，系统实现人员可对与预期电流IPROG对应的寄存器字的值进行设置或者将其写入该寄存器。该基于寄存器的或可编程的电流选择还允许在使用前置放大器30的过程中(例如在磁盘驱动系统的制造测试或安装环境中)对电流进行调节。可替代地，跳线、保险丝或可编程的非易失性存储器单元可以在前置放大器与磁头偏置电路20中实现，通过这种方式可以在磁盘驱动系统的制造过程中设置电流IPROG。此外，从前置放大器控制电路32发送到前置放大器30的信号IPROG可以是模拟电平，在这种情形下该信号可以直接施加给电流源52、56a、56b；可替代地，前置放大器控制电路32可向前置放大器30提供数字字值，在这种情形下前置放大器30中的数字-模拟转换器电路(未显示)可以将控制字转化为预期的偏置电平。而且可替代地，前置放大器30可包括多个可控且可切换的分流路径(shunt path)，例如在分压器或分流器布局中，通过以上方式数字控制字可以建立预期电流IPROG。考虑到控制电流IPROG的这些和其它方案和前置放大器30的输入阻抗的设置或编程适于根据预期的系统实现与本发明关联使用。

【0043】对于已经参考此说明书的本领域技术人员来说，本发明的各种其它可替代实现将也是显而易见的。例如，尽管在附图中显示并且在说明书中描述的是双极型晶体管，但MOS晶体管可替代地用于实现本发明的电路。而且，各种有源器件的传导类型(npn与pnp；p沟道MOS和n沟道MOS)自然可以被选择并与适当的偏置电压结合使用以实现本发明的电路、系统和方法。

【0044】本发明提供的优点在前置放大器电路的运行中是重要的，特别是在与磁盘驱动系统中的磁阻磁头结合使用的前置放大器电路。根据本发明，前置放大器电路呈现的输入阻抗可被控制以便与向前置放大器提供信号的元件的输入阻抗相匹配，并且与信号传送到前置放大器所经过的连接的传输线特性相匹配。因此，输入阻抗的适当匹配降低了被感测及放大的信号的反射和其它失真，提高了被放大信号的准确度，还提高了前置放大器读取信号的灵敏度，从而实现较高密度的磁盘驱动。

【0045】尽管已经根据本发明的优选实施例进行了描述，但是应当理解在本发明要求保护的范围内，对描述的实施例的改动和替换对本发明适用领域的普通技术人员来说是显而易见的。

Claims (11)

1.一种包括一前置放大器电路的装置，其包括：

一第一放大器级，其接收第一输入并具有一放大器输出；

一第一输出级，其耦合到所述放大器输出，用于呈现与所述放大器输出对应的第一前置放大器输出处的信号；

一第一反馈元件，其耦合在所述第一输出级和所述第一输入之间；和

一可编程输入阻抗电路，包括：

一可控主电流源，其传导可控电流；

一第一晶体管，其具有耦合到所述第一放大器级的控制端，并且具有一传导路径，所述传导路径连接在所述可控主电流源和基准电压电平之间，且所述第一晶体管在其一侧耦合到所述第一输入。

2.根据权利要求1所述的装置，其进一步包括：

一第二放大器级，其接收第二输入并具有一放大器输出；

一第二输出级，其耦合到所述第二放大器级的所述放大器输出，用于呈现与所述第二放大器级的所述放大器输出对应的第二前置放大器输出处的信号；和

一第二反馈元件，其耦合在所述第二输出级和所述第二输入之间；

并且其中所述可编程输入阻抗电路进一步包括：

一第二晶体管，其具有耦合到所述第二放大器级的控制端，并且具有一传导路径，所述传导路径连接在所述可控主电流源和基准电压电平之间，且所述第二晶体管在其一侧耦合到所述第二输入。

3.根据权利要求2所述的装置，其中所述可编程输入阻抗电路进一步包括：

第一电流源和第二电流源，所述第一电流源与所述第一晶体管的所述传导路径串联连接并且用于传导对应于所述可控电流的电流，所述第二电流源与所述第二晶体管的所述传导路径串联连接并且用于传导对应于所述可控电流的电流。

4.根据权利要求2所述的装置，其中所述第一放大器级包括：

一第一放大器晶体管，其具有耦合到所述第一输入的控制端，并且具有一传导路径；

一第一负载，其与所述第一放大器晶体管的所述传导路径串联连接；

一第二放大器晶体管，其具有耦合到所述第二输入的控制端，并且具有一传导路径；

一第二负载，其与所述第二放大器晶体管的所述传导路径串联连接；

一第一尾电流源，其耦合到所述第一放大器晶体管和所述第二放大器晶体管的所述传导路径共同连接的第一末端，用于传导固定电流；和

一第一gm级，其具有耦合到所述第一放大器级的所述放大器输出的输入，并且具有耦合到所述第二放大器晶体管的所述控制端的输出；

其中所述第一放大器级的所述放大器输出位于所述第一负载和所述第一放大器晶体管之间的节点处。

5.根据权利要求4所述的装置，其中所述可编程输入阻抗电路的所述第一晶体管的所述控制端耦合到所述第二负载和所述第二放大器晶体管之间的节点。

6.根据权利要求4所述的装置，其中所述第二放大器级包括：

一第三放大器晶体管，其具有耦合到所述第二输入的控制端，并且具有一传导路径；

一第三负载，其与所述第三放大器晶体管的所述传导路径串联连接；

一第四放大器晶体管，其具有耦合到所述第二输入的控制端，并且具有一传导路径；

一第四负载，其与所述第四放大器晶体管的所述传导路径串联连接；

一第二尾电流源，其耦合到所述第三放大器晶体管和所述第四放大器晶体管的所述传导路径共同连接的第一末端，用于传导固定电流；和

一第二gm级，其具有耦合到所述第二放大器级的所述放大器输出的输入，并且具有耦合到所述第四放大器晶体管的所述控制端的输出；

其中所述第二放大器级的所述放大器输出位于所述第三负载和所述第三放大器晶体管之间的节点处；

并且其中所述可编程输入阻抗电路的所述第二晶体管的所述控制端耦合到所述第四负载和所述第四放大器晶体管之间的节点。

7.根据权利要求1-6任一项所述的装置，其中所述第一输出级包括：

一第一输出晶体管，其具有耦合到所述第一放大器级的所述放大器输出的控制端，并且具有一传导路径；和

一第一基准电流源，其与所述第一输出晶体管的所述传导路径串联连接；

并且其中所述第一反馈元件包括：

一第一反馈电阻器，其一侧在所述第一前置放大器输出处连接到所述第一输出晶体管的所述传导路径，而另一侧连接到所述第一输入。

8.根据权利要求7所述的装置，其中所述第二输出级包括：

一第二输出晶体管，其具有耦合到所述第二放大器级的所述放大器输出的控制端；并且具有一传导路径；和

一第二基准电流源，其与所述第二输出晶体管的所述传导路径串联连接；

并且其中所述第二反馈元件包括：

一第二反馈电阻器，其一侧在所述第二前置放大器输出处连接到所述第二输出晶体管的所述传导路径，而另一侧连接到所述第二输入。

9.根据权利要求1-8任一项所述的装置，其进一步包括：

一前置放大器控制电路，其控制由所述可编程输入阻抗电路的所述可控主电流源传导的所述可控电流；

一磁阻读磁头元件，其耦合到所述第一输入和所述第二输入；和

一磁头偏置电路，其将DC偏置施加到所述磁阻元件。

10.一种操作磁盘驱动系统中的前置放大器电路的方法，其包括：

在第一前置放大器输入处和第二前置放大器输入处接收电阻性磁头元件两端的第一输入电压和第二输入电压；

使用第一放大器级和第二放大器级放大所述第一输入电压和所述第二输入电压；

通过相应的反馈电阻器施加分别从所述第一放大器级和所述第二放大器级到所述第一输入和所述第二输入的反馈；以及

向可编程输入阻抗电路中的主电流源施加控制信号，所述可编程输入阻抗电路具有耦合到所述第一放大器级和所述第二放大器级的输入，并且具有耦合到所述第一输入和所述第二输入的输出，所述控制信号确定所述可编程输入阻抗电路对所述第一输入和所述第二输入的影响。

11.根据权利要求10所述的方法，其中所述第一放大器级和所述第二放大器级中的每一个均包括差分晶体管对；

其中所述第一输入被施加给所述第一放大器级中的第一放大器晶体管的基极，并且所述第二输入被施加给所述第二放大器级中的第一放大器晶体管的基极；

并且所述方法进一步包括：

提供从所述可编程输入阻抗电路进入所述第一放大器级的所述第一放大器晶体管的所述基极的电流以响应所述第一放大器级的运行状态；以及

提供从所述可编程输入阻抗电路进入所述第二放大器级的所述第一放大器晶体管的所述基极的电流以响应所述第二放大器级的运行状态。

Images