DE102021102332A1 - METHOD OF MANUFACTURING AN ARRAY OF SEMICONDUCTOR CHIPS AND ARRANGEMENT OF SEMICONDUCTOR CHIPS - Google Patents

METHOD OF MANUFACTURING AN ARRAY OF SEMICONDUCTOR CHIPS AND ARRANGEMENT OF SEMICONDUCTOR CHIPS Download PDF

Info

Publication number
DE102021102332A1
DE102021102332A1 DE102021102332.7A DE102021102332A DE102021102332A1 DE 102021102332 A1 DE102021102332 A1 DE 102021102332A1 DE 102021102332 A DE102021102332 A DE 102021102332A DE 102021102332 A1 DE102021102332 A1 DE 102021102332A1
Authority
DE
Germany
Prior art keywords
semiconductor chips
carrier
semiconductor
layer
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021102332.7A
Other languages
German (de)
Inventor
Norwin von Malm
Tansen Varghese
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102021102332.7A priority Critical patent/DE102021102332A1/en
Priority to PCT/EP2022/051744 priority patent/WO2022167285A1/en
Publication of DE102021102332A1 publication Critical patent/DE102021102332A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

Es wird ein Verfahren zur Herstellung einer Anordnung von Halbleiterchips (100) mit den folgenden Schritten angegeben:
- Erzeugen einer Halbleiterschichtenfolge (10) umfassend eine aktive Schicht (11) auf einem ersten Träger (1),
- Definieren von Halbleiterchips (101) in der Halbleiterschichtenfolge (10), wobei die Halbleiterchips (101) einen aktiven Bereich (102) umfassen, der ein Teil der aktiven Schicht (11) ist,
- Übertragen von zumindest manchen der Halbleiterchips (101) auf einen Zielträger (4), der eine laterale Abmessung (S4) aufweist, die größer ist als eine laterale Abmessung (S1) des ersten Trägers (1), wobei
- beim Übertragen der Halbleiterchips Gruppen (110) von Halbleiterchips (101) übertragen werden, und
- in jeder Gruppe (110) eine Anordnung der Halbleiterchips (101) auf dem ersten Wafer (1) erhalten bleibt.

Figure DE102021102332A1_0000
A method for producing an arrangement of semiconductor chips (100) is specified, having the following steps:
- Generating a semiconductor layer sequence (10) comprising an active layer (11) on a first carrier (1),
- Defining semiconductor chips (101) in the semiconductor layer sequence (10), the semiconductor chips (101) comprising an active region (102) which is part of the active layer (11),
- Transferring at least some of the semiconductor chips (101) to a target carrier (4) having a lateral dimension (S4) which is greater than a lateral dimension (S1) of the first carrier (1), wherein
- When transferring the semiconductor chips, groups (110) of semiconductor chips (101) are transferred, and
- An arrangement of the semiconductor chips (101) on the first wafer (1) is retained in each group (110).
Figure DE102021102332A1_0000

Description

Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung von Halbleiterchips anzugeben, mit dem Halbleiterchips besonders dicht auf einem Träger angeordnet werden können. Eine weitere zu lösende Aufgabe besteht darin, eine entsprechend hergestellte Anordnung anzugeben.One problem to be solved is to specify a method for producing semiconductor chips, with which semiconductor chips can be arranged particularly densely on a carrier. A further problem to be solved consists in specifying a correspondingly produced arrangement.

Es wird ein Verfahren zur Herstellung einer Anordnung von Halbleiterchips angegeben.A method for producing an arrangement of semiconductor chips is specified.

Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Anordnung von Halbleiterchips erfolgt ein Erzeugen einer Halbleiterschichtenfolge umfassend eine aktive Schicht auf einem ersten Träger. Bei dem ersten Träger kann es sich beispielsweise um ein Aufwachssubstrat handeln.In accordance with at least one embodiment of the method for producing an arrangement of semiconductor chips, a semiconductor layer sequence comprising an active layer is produced on a first carrier. The first carrier can be a growth substrate, for example.

Beim Erzeugen der Halbleiterschichtenfolge auf dem Träger wird die Halbleiterschichtenfolge beispielsweise epitaktisch auf dem Träger abgeschieden.When the semiconductor layer sequence is produced on the carrier, the semiconductor layer sequence is deposited epitaxially on the carrier, for example.

Die Halbleiterschichtenfolge umfasst eine aktive Schicht, bei der es sich um die funktionelle Schicht der Halbleiterschichtenfolge handeln kann. Bei den herzustellenden Halbleiterchips kann es sich um elektronische Halbleiterchips, insbesondere um optoelektronische Halbleiterchips, handeln. Optoelektronische Halbleiterchips sind im Betrieb dazu vorgesehen, elektromagnetische Strahlung zu emittieren und/oder zu detektieren. Bei den herzustellenden optoelektronischen Halbleiterchips handelt es sich beispielsweise um strahlungsemittierende Halbleiterchips, die im Betrieb farbiges Licht, beispielsweise rotes Licht, emittieren. Bei den Halbleiterchips kann es sich dann beispielsweise um Lumineszenzdiodenchips wie Laserdiodenchips oder Leuchtdiodenchips handeln.The semiconductor layer sequence comprises an active layer, which can be the functional layer of the semiconductor layer sequence. The semiconductor chips to be produced can be electronic semiconductor chips, in particular optoelectronic semiconductor chips. During operation, optoelectronic semiconductor chips are intended to emit and/or detect electromagnetic radiation. The optoelectronic semiconductor chips to be produced are, for example, radiation-emitting semiconductor chips which emit colored light, for example red light, during operation. The semiconductor chips can then be, for example, luminescent diode chips such as laser diode chips or light-emitting diode chips.

Beispielsweise basieren die optoelektronischen Halbleiterchips auf einem III/V-Verbindungs-Halbleitermaterial, zum Beispiel auf einem Phosphid-Verbindungs-Halbleitermaterial. Insbesondere können die optoelektronischen Halbleiterchips auf InGaAlP basieren.For example, the optoelectronic semiconductor chips are based on a III/V compound semiconductor material, for example on a phosphide compound semiconductor material. In particular, the optoelectronic semiconductor chips can be based on InGaAlP.

Bei dem ersten Träger handelt es sich beispielsweise um ein Aufwachssubstrat, das im Falle eines optoelektronischen Halbleiterchips, der auf einem Phosphid-Verbindungs-Halbleitermaterial basiert, beispielsweise auf GaAs oder SiGe basiert oder zumindest stellenweise mit diesem Halbleitermaterial gebildet ist.The first carrier is, for example, a growth substrate which, in the case of an optoelectronic semiconductor chip based on a phosphide compound semiconductor material, is based, for example, on GaAs or SiGe or is formed with this semiconductor material at least in places.

Der erste Träger weist eine laterale Abmessung, das heißt eine Abmessung in einer lateralen Richtung auf. Bei der lateralen Richtung handelt es sich um eine Richtung, die parallel zur Haupterstreckungsebene des ersten Trägers verläuft. Beispielsweise verläuft eine Wachstumsrichtung der Halbleiterschichtenfolge senkrecht oder quer zu den lateralen Richtungen. Bei der lateralen Abmessung handelt es sich beispielsweise um die größte Erstreckung des ersten Trägers in einer lateralen Richtung, zum Beispiel um einen Durchmesser. Die laterale Abmessung des ersten Trägers beträgt beispielsweise zwischen 100 mm und 160 mm. Beispielsweise handelt es sich bei dem ersten Träger um einen 6 Zoll Wafer.The first carrier has a lateral dimension, ie a dimension in a lateral direction. The lateral direction is a direction that runs parallel to the main extension plane of the first carrier. For example, a growth direction of the semiconductor layer sequence runs perpendicularly or transversely to the lateral directions. The lateral dimension is, for example, the greatest extension of the first carrier in a lateral direction, for example a diameter. The lateral dimension of the first carrier is between 100 mm and 160 mm, for example. For example, the first carrier is a 6 inch wafer.

Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein Definieren von Halbleiterchips in der Halbleiterschichtenfolge, wobei die Halbleiterchips einen aktiven Bereich umfassen, der ein Teil der aktiven Schicht ist. Bei dem Definieren der Halbleiterchips werden beispielsweise die lateralen Abmessungen der herzustellenden Halbleiterchips festgelegt. Darüber hinaus wird ein aktiver Bereich erzeugt, bei dem es sich um den funktionellen Bereich der Halbleiterchips handelt. Der aktive Bereich ist durch einen Teil der aktiven Schicht gebildet. Für den Fall, dass es sich bei den Halbleiterchips um optoelektronische Halbleiterchips handelt, wird im Betrieb der Halbleiterchips im aktiven Bereich elektromagnetische Strahlung erzeugt oder detektiert.In accordance with at least one embodiment of the method, semiconductor chips are defined in the semiconductor layer sequence, the semiconductor chips comprising an active region which is part of the active layer. When defining the semiconductor chips, for example, the lateral dimensions of the semiconductor chips to be produced are specified. In addition, an active area is created, which is the functional area of the semiconductor chips. The active area is formed by part of the active layer. If the semiconductor chips are optoelectronic semiconductor chips, electromagnetic radiation is generated or detected in the active region during operation of the semiconductor chips.

Die Definition der Halbleiterchips kann während oder nach dem epitaktischen Wachstum der Halbleiterschichtenfolge erfolgen, wobei örtlich die Bandlücke um den aktiven Bereich eines jeden Halbleiterchips geändert wird.The semiconductor chips can be defined during or after the epitaxial growth of the semiconductor layer sequence, the band gap around the active region of each semiconductor chip being changed locally.

Beim Definieren der Halbleiterchips kann beispielsweise ein Ätzen der Halbleiterschichtenfolge erfolgen, so dass diese zumindest im Bereich des aktiven Bereichs Seitenwände aufweist, welche quer oder senkrecht zu den lateralen Richtungen verlaufen. Nach dem Ätzen kann ein Aufwachsen einer Deckschicht zumindest stellenweise an den Seitenflächen erfolgen. Dabei kann die Deckschicht insbesondere mit einem Halbleitermaterial gebildet sein. Zum Beispiel ist eine Bandlücke des Materials der Deckschicht anders, insbesondere größer als die Bandlücke des Materials der Halbleiterschichtenfolge im Bereich des aktiven Bereichs. Ein derartiges Definieren von Halbleiterchips ist beispielsweise in der Druckschrift WO 2019/206669 A1 beschrieben, deren Offenbarungsgehalt hiermit ausdrücklich per Rückbezug aufgenommen ist.When defining the semiconductor chips, the semiconductor layer sequence can be etched, for example, so that it has side walls, at least in the region of the active region, which run transversely or perpendicularly to the lateral directions. After the etching, a cover layer can be grown at least in places on the side surfaces. In this case, the cover layer can be formed in particular with a semiconductor material. For example, a band gap of the material of the cover layer is different, in particular larger than the band gap of the material of the semiconductor layer sequence in the region of the active region. Such a definition of semiconductor chips is for example in the publication WO 2019/206669 A1 described, the disclosure content of which is hereby expressly incorporated by reference.

Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein Übertragen von zumindest manchen der Halbleiterchips auf einen Zielträger, der eine laterale Abmessung aufweist, die größer ist als eine laterale Abmessung des ersten Trägers. Das heißt, der Zielträger weist beispielsweise einen Durchmesser auf, der größer ist als der Durchmesser des ersten Trägers. Bei dem Zielträger kann es sich beispielsweise um einen 12 Zoll Wafer handeln.In accordance with at least one embodiment of the method, at least some of the semiconductor chips are transferred to a target carrier which has a lateral dimension which is greater than a lateral dimension of the first carrier. That is, the target carrier has, for example, a Diameter that is greater than the diameter of the first carrier. The target carrier can be a 12-inch wafer, for example.

Gemäß zumindest einer Ausführungsform des Verfahrens werden die Halbleiterchips beim Übertragen gruppenweise übertragen. Das heißt, es werden nicht einzelne Halbleiterchips auf den Zielträger übertragen, sondern beim Übertragen der Halbleiterchips werden Gruppen von Halbleiterchips übertragen, wobei in jeder Gruppe eine Anordnung der Halbleiterchips zueinander erhalten bleibt.According to at least one embodiment of the method, the semiconductor chips are transferred in groups during the transfer. This means that individual semiconductor chips are not transferred to the target carrier, but when the semiconductor chips are transferred, groups of semiconductor chips are transferred, with an arrangement of the semiconductor chips relative to one another being retained in each group.

Das heißt, die Halbleiterchips einer Gruppe haben die gleiche Anordnung wie sie auf dem ersten Träger ist. Insbesondere die Abstände der Halbleiterchips auf dem ersten Träger bleiben innerhalb der Gruppe beim Übertragen auf den Zielträger erhalten.That is, the semiconductor chips of a group have the same arrangement as it is on the first carrier. In particular, the distances between the semiconductor chips on the first carrier are retained within the group when transferred to the target carrier.

Auf diese Weise ist es möglich, die Halbleiterchips vom ersten Träger, auf dem sie sehr dicht angeordnet sein können, auf den Zielträger zu übertragen, wobei zumindest stellenweise die hohe Dichte der Halbleiterchips erhalten bleibt. So ist es möglich, dass der Zielträger, der eine größere laterale Abmessung als der erste Träger aufweist, die gleiche oder eine ähnliche Dichte von Halbleiterchips aufweist wie der kleinere erste Träger.In this way it is possible to transfer the semiconductor chips from the first carrier, on which they can be arranged very densely, to the target carrier, the high density of the semiconductor chips being maintained at least in places. It is thus possible for the target carrier, which has a larger lateral dimension than the first carrier, to have the same or a similar density of semiconductor chips as the smaller first carrier.

Gemäß zumindest einer Ausführungsform wird ein Verfahren zur Herstellung einer Anordnung von Halbleiterchips angegeben, welches die folgenden Schritte umfassen kann:

  • - Erzeugen einer Halbleiterschichtenfolge umfassend eine aktive Schicht auf einem ersten Träger,
  • - Definieren von Halbleiterchips in der Halbleiterschichtenfolge, wobei die Halbleiterchips einen aktiven Bereich umfassen, der ein Teil der aktiven Schicht ist,
  • - Übertragen von zumindest manchen der Halbleiterchips auf einen Zielträger, der eine laterale Abmessung aufweist, die größer ist als eine laterale Abmessung des ersten Trägers, wobei
  • - beim Übertragen der Halbleiterchips Gruppen von Halbleiterchips übertragen werden, und
  • - in jeder Gruppe eine Anordnung der Halbleiterchips auf dem ersten Wafer erhalten bleibt.
According to at least one embodiment, a method for producing an arrangement of semiconductor chips is specified, which can include the following steps:
  • - producing a semiconductor layer sequence comprising an active layer on a first carrier,
  • - defining semiconductor chips in the semiconductor layer sequence, the semiconductor chips comprising an active region which is part of the active layer,
  • - transferring at least some of the semiconductor chips to a target carrier having a lateral dimension that is greater than a lateral dimension of the first carrier, wherein
  • - when transferring the semiconductor chips, groups of semiconductor chips are transferred, and
  • - An arrangement of the semiconductor chips on the first wafer is retained in each group.

Das Verfahren kann dabei in der angegebenen Reihenfolge oder in einer abweichenden Reihenfolge durchgeführt werden.The method can be carried out in the order given or in a different order.

Dem beschriebenen Verfahren liegt unter anderem die Idee zugrunde, dass bereits definierte Halbleiterchips von einem kleineren ersten Träger auf einen größeren zweiten Träger übertragen werden können. Damit können die Halbleiterchips kostengünstig auf dem kleineren ersten Träger definiert werden und auf einem, gegebenenfalls standardisierten, Zielträger übertragen werden. Beispielsweise handelt es sich bei den Halbleiterchips um strahlungsemittierende Halbleiterchips, wie beispielsweise Leuchtdiodenchips. Die hohe Dichte der Leuchtdiodenchips auf dem Zielträger ermöglicht eine hohe Leuchtdichte bei der Lichtemission.The method described is based, inter alia, on the idea that already defined semiconductor chips can be transferred from a smaller first carrier to a larger second carrier. The semiconductor chips can thus be defined cost-effectively on the smaller first carrier and transferred to a target carrier, which may be standardized. For example, the semiconductor chips are radiation-emitting semiconductor chips, such as light-emitting diode chips. The high density of the light-emitting diode chips on the target carrier enables a high luminance of the light emission.

Bei dem Zielträger kann es sich zum Beispiel um einen Träger handeln, der Vorrichtungen zum Betreiben der übertragenden Halbleiterchips umfasst. Die Halbleiterchips können von den Vorrichtungen unabhängig voneinander in Gruppen oder einzeln zu unterschiedlichen und gleichen Zeiten betrieben werden.The target carrier can be, for example, a carrier that includes devices for operating the transmitting semiconductor chips. The devices can operate the semiconductor chips independently of each other in groups or individually at different and same times.

Beispielsweise handelt es sich bei dem Zielträger um einen CMOS-Wafer, der auf Siliziumbasis gebildet ist und CMOS-basierte Ansteuervorrichtungen umfasst. Mit dem Verfahren kann dann eine Anzeigevorrichtung oder eine Projektionsvorrichtung hergestellt werden, bei dem die einzeln ansteuerbaren Halbleiterchips sehr dicht auf dem Zielträger gepackt sind. Vorteilhafterweise können alle Ätz- und Plasmaprozesse vor der Übertragung auf den Zielträger stattfinden, so dass der Zielträger durch diese Verfahrensschritte nicht beschädigt werden kann.For example, the target carrier is a CMOS wafer that is formed on a silicon basis and includes CMOS-based drive devices. The method can then be used to produce a display device or a projection device in which the individually controllable semiconductor chips are packed very densely on the target carrier. All etching and plasma processes can advantageously take place before the transfer to the target carrier, so that the target carrier cannot be damaged by these method steps.

Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein Erzeugen der Halbleiterchips, wobei zumindest manche der erzeugten Halbleiterchips, beispielsweise alle der erzeugten Halbleiterchips, eine Seitenlänge von höchstens 15 µm, beispielsweise von höchstens 10 µm, insbesondere zwischen wenigstens 1 µm und 10 µm, aufweisen. Das Erzeugen der Halbleiterchips kann beispielsweise durch Ätzverfahren erfolgen, bei denen die Halbleiterschichtenfolge zumindest teilweise durchtrennt wird. Das Erzeugen der Halbleiterchips erfolgt insbesondere nach dem Definieren der Halbleiterchips und beispielsweise vor dem Übertragen der Halbleiterchips auf den Zielträger. Mit dem hier beschriebenen Verfahren ist es insbesondere möglich, die sehr kleinen Halbleiterchips gruppenweise in der Anordnung, wie sie auf dem ersten Träger vorliegen, auf den Zielträger zu übertragen.According to at least one embodiment of the method, the semiconductor chips are produced, with at least some of the semiconductor chips produced, for example all of the semiconductor chips produced, having a side length of at most 15 μm, for example at most 10 μm, in particular between at least 1 μm and 10 μm. The semiconductor chips can be produced, for example, by etching methods in which the semiconductor layer sequence is at least partially severed. The semiconductor chips are produced in particular after the semiconductor chips have been defined and, for example, before the semiconductor chips are transferred to the target carrier. With the method described here it is possible in particular to transfer the very small semiconductor chips to the target carrier in groups in the arrangement as they are present on the first carrier.

Gemäß zumindest einer Ausführungsform des Verfahrens werden vor dem Erzeugen der Halbleiterchips die Gruppen von Halbleiterchips erzeugt. Jede Gruppe umfasst dabei eine Vielzahl von Halbleiterchips, die vorher definiert worden sind. Das heißt, die Halbleiterchips werden erst nach dem Erzeugen der Gruppen, beispielsweise durch ein Ätzverfahren, erzeugt. Die Halbleiterchips einer Gruppe können dabei insbesondere monolithisch zusammenhängend sind. Die im Wachstum abgeschiedenen Halbleiterschichten liegen dann innerhalb einer Gruppe unverändert zusammenhängend vor.In accordance with at least one embodiment of the method, the groups of semiconductor chips are produced before the production of the semiconductor chips. Each group includes a large number of semiconductor chips that have been previously defined. This means that the semiconductor chips are only produced after the groups have been produced, for example by an etching process. In this case, the semiconductor chips of a group can in particular be monolithically connected. The semiconductor layers deposited during growth are then internal half of a group unchanged coherently.

Die Gruppen von Halbleiterchips sind größer als die Halbleiterchips selbst. Beispiel weist zumindest eine der Gruppen, insbesondere jede der Gruppen eine Länge und/oder Breite zwischen wenigstens 1µm, insbesondere wenigstens 20 µm und höchstens 10 mm auf. Das Aspektverhältnis von Länge zu Breite ist dabei zum Beispiel kleiner oder gleich 10.The groups of semiconductor chips are larger than the semiconductor chips themselves. For example, at least one of the groups, in particular each of the groups, has a length and/or width of between at least 1 μm, in particular at least 20 μm and at most 10 mm. For example, the aspect ratio of length to width is less than or equal to 10.

Insbesondere weisen die Gruppen von Halbleiterchips eine Länge auf, die zwischen wenigstens 20 µm und höchstens 10 mm liegen kann. Beispielsweise weisen die Gruppen von Halbleiterchips jeweils eine Breite auf, die zwischen wenigstens 1 µm und höchstens 20 µm liegen kann. Beispielsweise weisen die Gruppen eine Länge und eine Breite von 10 mm beziehungsweise 1 µm, bevorzugt von 1 mm beziehungsweise 10 µm, besonders bevorzugt von 100 µm beziehungsweise 20 µm auf. Die Gruppen, die jeweils eine Vielzahl von Halbleiterchips umfassen können, können also insbesondere rechteckig ausgebildet sein. Die Länge und Breite der Gruppen - mithin ihre Größe - kann auch über die Erstreckungsebene des ersten Trägers unterschiedlich sein. Auf diese Weise kann eine runde Fläche des Trägers effizienter ausgenutzt werden. Das Erzeugen der Gruppen von Halbleiterchips aus der Halbleiterschichtenfolge kann beispielsweise durch Trockenätzen erfolgen.In particular, the groups of semiconductor chips have a length that can be between at least 20 μm and at most 10 mm. For example, the groups of semiconductor chips each have a width that can be between at least 1 μm and at most 20 μm. For example, the groups have a length and a width of 10 mm or 1 μm, preferably 1 mm or 10 μm, particularly preferably 100 μm or 20 μm. The groups, which can each include a multiplicity of semiconductor chips, can therefore in particular be of rectangular design. The length and width of the groups—thus their size—can also vary across the plane of extension of the first carrier. In this way, a round surface of the carrier can be used more efficiently. The groups of semiconductor chips can be produced from the semiconductor layer sequence by dry etching, for example.

Der Abstand der Halbleiterchips zueinander ist beispielsweise für alle Halbleiterchip einer Gruppe der gleiche. Beispielsweise weisen die Halbleiterchips auf dem ersten Träger und in den Gruppen auf dem Zielträger einen Abstand zwischen wenigstens 1 µm und höchstens 15 µm, insbesondere von höchstens 10 µm voneinander auf.The distance between the semiconductor chips is the same for all semiconductor chips in a group, for example. For example, the semiconductor chips on the first carrier and in the groups on the target carrier are at a distance of between at least 1 μm and at most 15 μm, in particular at most 10 μm, from one another.

Im Vergleich mit einer möglichen Übertragung von einzelnen Halbleiterchips sind die Gruppen von Halbleiterchips beim Übertragen mechanisch besonders stabil, so dass die Anordnung von Halbleiterchips mit möglichst wenig Ausschuss hergestellt werden kann. Die Halbleiterchips können vor dem Übertragen auf den Zielträger schon innerhalb der Gruppen auf Defekte hin untersucht werden, so dass Gruppen mit defekten Halbleiterchips nicht auf den Zielträger übertragen werden, wodurch sich wiederum ein geringerer Ausschuss bei den Anordnungen von Halbleiterchips ergibt.In comparison with a possible transfer of individual semiconductor chips, the groups of semiconductor chips are mechanically particularly stable during transfer, so that the arrangement of semiconductor chips can be produced with as little waste as possible. The semiconductor chips can already be examined for defects within the groups before they are transferred to the target carrier, so that groups with defective semiconductor chips are not transferred to the target carrier, which in turn results in less waste in the arrays of semiconductor chips.

Gemäß zumindest einer Ausführungsform des Verfahrens werden die Gruppen von Halbleiterchips vor dem Erzeugen der Halbleiterchips auf einen zweiten Träger übertragen, der eine laterale Abmessung aufweist, die größer ist als eine laterale Abmessung des ersten Trägers. Beispielsweise kann der zweite Träger eine laterale Abmessung aufweisen, die gleich ist zur lateralen Abmessung des Zielträgers. Durch das Übertragen der Gruppen von Halbleiterchips vor dem Erzeugen der Halbleiterchips auf einen zweiten Träger, der nicht der Zielträger ist, ist es möglich, die Gruppen in einzelne Halbleiterchips aufzuteilen, also die Halbleiterchips zu erzeugen, ohne dass dieser Verfahrensschritt auf dem Zielträger erfolgt.In accordance with at least one embodiment of the method, before the semiconductor chips are produced, the groups of semiconductor chips are transferred to a second carrier which has a lateral dimension which is greater than a lateral dimension of the first carrier. For example, the second carrier can have a lateral dimension that is the same as the lateral dimension of the target carrier. By transferring the groups of semiconductor chips to a second carrier, which is not the target carrier, before the semiconductor chips are produced, it is possible to divide the groups into individual semiconductor chips, i.e. to produce the semiconductor chips without this method step taking place on the target carrier.

Das heißt, auf dem zweiten Träger erfolgt ein Erzeugen der Halbleiterchips, beispielsweise durch Trockenätzung. Die Halbleiterchips weisen nach dem Trockenätzen zum Beispiel schräge Seitenflächen auf, die quer zu einer Haupterstreckungsebene, das heißt den lateralen Richtungen, des zweiten Trägers verlaufen. Die Halbleiterchips weiten sich in Richtung des zweiten Trägers auf. Die Halbleiterchips können auf dem zweiten Träger zum Beispiel an ihren Seitenflächen und den freiliegenden Außenflächen passiviert werden und insbesondere an den Seitenflächen mit einer reflektierenden Schicht, zum Beispiel einem dielektrischen und/oder metallischen Spiegel, bedeckt werden. Dies trägt dazu bei, im Betrieb der Halbleiterchips die Abstrahlung in Vorwärtsrichtung, weg vom Zielträger, zu verbessern. Ferner kann ein Übersprechen zwischen den Halbleiterchips (so genannter cross talk) so verhindert werden. Die Seitenflächen schließen beispielsweise einen Winkel von 45 ± 15°, insbesondere von 45 ± 10°, bevorzugt von 45 ± 5° mit der Haupterstreckungsebene ein.This means that the semiconductor chips are produced on the second carrier, for example by dry etching. After the dry etching, the semiconductor chips have, for example, sloping side surfaces which run transversely to a main extension plane, that is to say the lateral directions, of the second carrier. The semiconductor chips widen in the direction of the second carrier. The semiconductor chips can be passivated on the second carrier, for example on their side faces and the exposed outer faces, and in particular on the side faces can be covered with a reflective layer, for example a dielectric and/or metallic mirror. This contributes to improving the radiation in the forward direction, away from the target carrier, during operation of the semiconductor chips. Furthermore, crosstalk between the semiconductor chips (so-called cross talk) can be prevented in this way. The side surfaces enclose, for example, an angle of 45±15°, in particular 45±10°, preferably 45±5° with the main plane of extent.

Nach dem Übertragen der Halbleiterchips auf den Zielträger sind die Halbleiterchips derart angeordnet, dass sie sich in Richtung des Zielträgers verjüngen. Das heißt, eine Querschnittsfläche der Halbleiterchips in Ebenen parallel zur Haupterstreckungsebene des Zielträgers nimmt zumindest stellenweise in Richtung des Zielträgers ab. Auf diese Weise erfolgt bei strahlungsemittierenden optoelektronischen Halbleiterchips eine optimierte Abstrahlung in Vorwärtsrichtung, weg vom Zielträger.After the semiconductor chips have been transferred to the target carrier, the semiconductor chips are arranged in such a way that they taper in the direction of the target carrier. This means that a cross-sectional area of the semiconductor chips in planes parallel to the main extension plane of the target carrier decreases at least in places in the direction of the target carrier. In this way, in the case of radiation-emitting optoelectronic semiconductor chips, there is an optimized emission in the forward direction, away from the target carrier.

Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Übertragen von zumindest manchen der Halbleiterchips oder den Gruppen von Halbleiterchips auf den zweiten Träger oder den Zielträger durch einen Druckprozess. Bei dem Druckprozess kann es sich beispielsweise um einen µ-Transferprintingprozess handeln, bei dem ein Übertragen der Halbleiterchips insbesondere gruppenweise über die Verwendung harter oder weicher Stempel oder laserinduzierte Transferverfahren erfolgt. Ein Erzeugen der Halbleiterchips erfolgt insbesondere vor dem Übertragen auf den Zielträger, wobei die Gruppenanordnung der Halbleiterchips dabei erhalten bleibt.In accordance with at least one embodiment of the method, at least some of the semiconductor chips or the groups of semiconductor chips are transferred to the second carrier or the target carrier by a printing process. The printing process can be a μ-transfer printing process, for example, in which the semiconductor chips are transferred, in particular in groups, using hard or soft stamps or laser-induced transfer methods. The semiconductor chips are produced in particular before they are transferred to the target carrier, with the group arrangement of the semiconductor chips being retained in the process.

Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Definieren der Halbleiterchips eine strukturierte Trennschicht an der dem ersten Träger abgewandten Seite der Halbleiterschichtenfolge aufgebracht, ein Zwischenträger wird an der dem ersten Träger abgewandten Seite der strukturierten Trennschicht aufgebracht und der erste Träger wird abgelöst.According to at least one embodiment of the method, after the semiconductor chips have been defined, a structured separating layer is applied to the side of the semiconductor layer sequence remote from the first carrier, an intermediate carrier is applied to the side of the structured separating layer remote from the first carrier, and the first carrier is detached.

Die Trennschicht ermöglicht eine gruppenweise Übertragung der Halbleiterchips, zum Beispiel durch einen Druckprozess.The separating layer enables the semiconductor chips to be transferred in groups, for example by means of a printing process.

Mit dem Zwischenträger ist es möglich, den ersten Träger, bei dem es sich insbesondere um ein Aufwachssubstrat handelt, abzulösen, so dass lediglich die epitaktisch gewachsenen Schichten übertragen werden. Dabei ist es insbesondere möglich, dass der Zwischenträger und der erste Träger selbe laterale Abmessungen aufweisen. Der Zwischenträger kann dabei mit einem Material gebildet sein, das einen ähnlichen oder den gleichen thermischen Ausdehnungskoeffizienten wie das Material des ersten Trägers aufweist. Beispielsweise ist es möglich, dass der Zwischenträger und der erste Träger jeweils aus dem gleichen Material gebildet sind.With the intermediate carrier, it is possible to detach the first carrier, which is in particular a growth substrate, so that only the epitaxially grown layers are transferred. In this case, it is possible in particular for the intermediate carrier and the first carrier to have the same lateral dimensions. The intermediate carrier can be formed with a material that has a similar or the same thermal expansion coefficient as the material of the first carrier. For example, it is possible that the intermediate carrier and the first carrier are each formed from the same material.

Die Trennschicht ist insbesondere strukturiert. Das heißt, die Trennschicht weist eine Strukturierung auf, welche sich beispielsweise im Raster der späteren Größe der Gruppen von Halbleiterchips wiederholt. Beispielsweise kann es sich bei der Strukturierung um Öffnungen in der Trennschicht handeln. Beispielsweise bilden die Öffnungen in der Draufsicht Kreise, Vierecke oder Polygone. Es können sich eine oder mehrere solcher Öffnungen auf der Fläche zumindest einer der späteren Gruppen befinden.The separating layer is structured in particular. This means that the separating layer has a structure which is repeated, for example, in the grid of the later size of the groups of semiconductor chips. For example, the structuring can be openings in the separating layer. For example, the openings form circles, squares or polygons in the plan view. There may be one or more such openings on the face of at least one of the later groups.

Die Ablösung des ersten Trägers kann beispielsweise durch Polieren und/oder Ätzen erfolgen.The first carrier can be detached, for example, by polishing and/or etching.

Gemäß zumindest einer Ausführungsform des Verfahrens wird zwischen der strukturierten Trennschicht und dem Zwischenträger eine Verbindungsschicht eingebracht, welche die dem ersten Träger abgewandte Seite der Trennschicht bedeckt, Öffnungen in der Trennschicht füllt und dort Pfosten bildet. Die Verbindungsschicht wird beispielsweise ganzflächig über die Trennschicht aufgebracht und erstreckt sich in die Öffnungen der Trennschicht hinein. Die Verbindungsschicht bildet in diesen Öffnungen hervorstehende Pfosten aus, welche beispielsweise in Kontakt mit den definierten Halbleiterchips stehen können. Die Verbindungsschicht ist dabei mit einem dielektrischen oder polymeren Material gebildet, welches insbesondere vom Material der Trennschicht verschieden sein kann.According to at least one embodiment of the method, a connecting layer is introduced between the structured separating layer and the intermediate carrier, which covers the side of the separating layer facing away from the first carrier, fills openings in the separating layer and forms posts there. The connecting layer is applied over the entire surface of the separating layer, for example, and extends into the openings in the separating layer. The connecting layer forms protruding posts in these openings, which can be in contact with the defined semiconductor chips, for example. The connecting layer is formed with a dielectric or polymeric material, which in particular can be different from the material of the separating layer.

Gemäß zumindest einer Ausführungsform des Verfahrens wird die Trennschicht nach dem Ablösen des ersten Trägers entfernt und eine Vielzahl von Halbleiterchips oder Gruppen von Halbleiterchips sind mittels jeweils mindestens einem Pfosten mit dem Zwischenträger verbunden. Die Trennschicht kann dabei beispielsweise durch Ätzen mit flüssigen und/oder gasförmigen Ätzmitteln erfolgen.In accordance with at least one embodiment of the method, the separating layer is removed after the first carrier has been detached, and a multiplicity of semiconductor chips or groups of semiconductor chips are connected to the intermediate carrier by means of at least one post in each case. In this case, the separating layer can be produced, for example, by etching with liquid and/or gaseous etching agents.

Gemäß zumindest einer Ausführungsform des Verfahrens werden die Halbleiterchips vom Zwischenträger auf den zweiten Träger oder auf den Zielträger übertragen, wobei sie von den Pfosten gelöst werden. Die Pfosten weisen dabei im Bereich des Kontakts zur Passivierung 6 eine Kontaktfläche auf, die kleiner ist als die Grundfläche einer der Gruppen von Halbleiterchips. Mit anderen Worten ist über die Pfosten eine Verbindungsfläche zwischen den Gruppen von Halbleiterchips und dem Zwischenträger reduziert, so dass sich die Gruppen von Halbleiterchips besonders leicht vom Zwischenträger lösen lassen.In accordance with at least one embodiment of the method, the semiconductor chips are transferred from the intermediate carrier to the second carrier or to the target carrier, being detached from the posts. In this case, the posts have a contact area in the area of the contact for passivation 6 which is smaller than the base area of one of the groups of semiconductor chips. In other words, a connection area between the groups of semiconductor chips and the intermediate carrier is reduced via the posts, so that the groups of semiconductor chips can be detached particularly easily from the intermediate carrier.

Es wird weiter eine Anordnung von optoelektronischen Halbleiterchips angegeben. Die Anordnung von optoelektronischen Halbleiterchips kann insbesondere mit dem hier beschriebenen Verfahren hergestellt werden. Das heißt, sämtliche für das Verfahren offenbarten Merkmale sind auch für die Anordnung offenbart und umgekehrt.An arrangement of optoelectronic semiconductor chips is also specified. The arrangement of optoelectronic semiconductor chips can be produced in particular using the method described here. This means that all of the features disclosed for the method are also disclosed for the arrangement and vice versa.

Gemäß zumindest einer Ausführungsform der Anordnung umfasst die Anordnung einen Zielträger, der Vorrichtungen zum Betreiben der übertragenen Halbleiterchips umfasst, und eine Vielzahl von Halbleiterchips, die auf dem Zielträger angeordnet und elektrisch angeschlossen sind. Bei dem Zielträger handelt es sich beispielsweise um einen Träger, in den integrierte Schaltungen, zum Beispiel CMOS-basierte Strukturen, zur Ansteuerung der Halbleiterchips integriert sind. Die Halbleiterchips sind dazu eingerichtet, im Betrieb rotes Licht zu emittieren und zumindest manche der Halbleiterchips weisen eine Seitenlänge von höchstens 15 µm auf. Bei dieser Seitenlänge handelt es sich dann um die Länge der Seite der Halbleiterchips mit der größten Erstreckung. Die Halbleiterchips weisen beispielsweise einen rechteckigen oder quadratischen Querschnitt auf.According to at least one embodiment of the arrangement, the arrangement comprises a target carrier, which comprises devices for operating the transferred semiconductor chips, and a multiplicity of semiconductor chips, which are arranged and electrically connected on the target carrier. The target carrier is, for example, a carrier in which integrated circuits, for example CMOS-based structures, are integrated for driving the semiconductor chips. The semiconductor chips are set up to emit red light during operation and at least some of the semiconductor chips have a side length of at most 15 μm. This side length is then the length of the side of the semiconductor chip with the greatest extent. The semiconductor chips have a rectangular or square cross section, for example.

Zumindest manche der Halbleiterchips weisen einen Abstand von höchstens 5 µm zu einem direkt benachbarten Halbleiterchip auf. Die Seitenlänge und der Abstand können dabei zwischen wenigstens 1 µm und höchstens 15 µm, insbesondere zwischen 1 µm und höchstens 10 µm betragen. Zumindest manche der Halbleiterchips, insbesondere alle Halbleiterchips, verjüngen sich zum Zielträger hin, so dass ihre Abstrahlfläche einen größeren Flächeninhalt aufweist als die der Abstrahlfläche abgewandte Bodenfläche. Die Halbleiterchips können dabei jeweils Seitenflächen aufweisen, die in einem optimierten Winkel von zum Beispiel 45 ± 15°, insbesondere 45 ± 10°, bevorzugt 45 ± 5°, stellenweise zur Haupterstreckungsebene des Zielträgers verlaufen. Die Seitenflächen können spiegelnd beschichtet sein, wodurch zum einen ein Übersprechen zwischen benachbarten Halbleiterchips unterbunden ist und zum anderen eine erhöhte Effizienz der Lichtabstrahlung erreicht ist.At least some of the semiconductor chips are at a maximum distance of 5 μm from a directly adjacent semiconductor chip. The side length and the distance can be between at least 1 μm and at most 15 μm, in particular between 1 μm and at most 10 μm. At least some of the semiconductor chips, in particular all semiconductor chips, taper towards the target carrier, so that their emission area is larger Surface area has than the radiating surface facing away from the floor surface. The semiconductor chips can each have side surfaces that run at an optimized angle of, for example, 45±15°, in particular 45±10°, preferably 45±5°, in places to the main extension plane of the target carrier. The side surfaces can have a reflective coating, which on the one hand prevents crosstalk between adjacent semiconductor chips and on the other hand increases the efficiency of the light emission.

Eine solche Anordnung eignet sich besonders gut zur Ausbildung von Projektionsvorrichtungen und/oder Anzeigevorrichtungen mit besonders hoher Auflösung, wobei jeder Halbleiterchip einen Bildpunkt (Pixel) der Projektionsvorrichtung beziehungsweise der Anzeigevorrichtung bilden kann. Insbesondere können solche Projektionsvorrichtungen in AR/VR-Brillen oder Head-up Displays Verwendung finden.Such an arrangement is particularly suitable for forming projection devices and/or display devices with a particularly high resolution, it being possible for each semiconductor chip to form a picture element (pixel) of the projection device or the display device. In particular, such projection devices can be used in AR/VR glasses or head-up displays.

Im Folgenden werden das hier beschriebene Verfahren sowie die hier beschriebene Anordnung anhand von Ausführungsbeispielen und den zugehörigen Figuren näher erläutert.The method described here and the arrangement described here are explained in more detail below using exemplary embodiments and the associated figures.

Anhand der schematischen Schnittdarstellungen der 1A bis 1L ist ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.Based on the schematic sectional views of 1A until 1L a first exemplary embodiment of a method described here is explained in more detail.

Anhand der schematischen Schnittdarstellung der 1L ist ein erstes Ausführungsbeispiel einer hier beschriebenen Anordnung näher erläutert.Based on the schematic sectional view of 1L a first exemplary embodiment of an arrangement described here is explained in more detail.

Anhand der schematischen Schnittdarstellung der 2A bis 2J ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Anhand der schematischen Schnittdarstellung der 2J ist ein weiteres Ausführungsbeispiel einer hier beschriebenen Anordnung näher erläutert.Based on the schematic sectional view of 2A until 2y a further exemplary embodiment of a method described here is explained in more detail. Based on the schematic sectional view of 2y a further exemplary embodiment of an arrangement described here is explained in more detail.

Anhand der schematischen Schnittdarstellung der 3A bis 3I ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.Based on the schematic sectional view of 3A until 3I a further exemplary embodiment of a method described here is explained in more detail.

Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.Elements that are the same, of the same type or have the same effect are provided with the same reference symbols in the figures. The figures and the relative sizes of the elements shown in the figures are not to be regarded as being to scale. Rather, individual elements can be shown in an exaggerated size for better representation and/or for better comprehensibility.

Gemäß einem ersten Ausführungsbeispiel des hier beschriebenen Verfahrens wird zunächst eine Halbleiterschichtenfolge 10 auf einem ersten Träger 1 erzeugt. Die Halbleiterschichtenfolge 10 basiert beispielsweise auf InGaAlP und umfasst eine aktive Schicht 11. Die herzustellenden Halbleiterchips sind beispielsweise optoelektronische Halbleiterchips, die zur Erzeugung von elektromagnetischer Strahlung vorgesehen sind. Im Betrieb emittieren diese Halbleiterchips dann beispielsweise rotes Licht.According to a first exemplary embodiment of the method described here, a semiconductor layer sequence 10 is first produced on a first carrier 1 . The semiconductor layer sequence 10 is based, for example, on InGaAlP and includes an active layer 11. The semiconductor chips to be produced are, for example, optoelectronic semiconductor chips which are provided for generating electromagnetic radiation. During operation, these semiconductor chips then emit red light, for example.

Die aktive Schicht 11 ist zwischen einer n-dotierten Schicht 12 und einer p-dotierten Schicht 13 angeordnet. Die Anordnung der p- und n-dotierten Schichten kann dabei auch umgekehrt sein. Bei dem Träger handelt es sich beispielsweise um einen 6 Zoll Wafer, bei dem zumindest die Aufwachsseite mit GaAs gebildet ist, 1A.The active layer 11 is arranged between an n-doped layer 12 and a p-doped layer 13 . The arrangement of the p- and n-doped layers can also be reversed. The carrier is, for example, a 6-inch wafer in which at least the growth side is formed with GaAs. 1A .

Wie in der schematischen Schnittdarstellung der 1B dargestellt ist, werden im nächsten Verfahrensschritt aktive Bereiche 102 dort definiert, wo später die Halbleiterchips erzeugt werden sollen. Die Halbleiterchips werden beispielsweise durch Mesaätzen und nachfolgendes Überwachsen definiert, wobei beispielsweise im Bereich eines jeden Halbleiterchips die Bandlücke um den aktiven Bereich 102 herum verändert wird. Die aktiven Bereiche 102 sind insbesondere in gleichen Abständen zueinander angeordnet.As in the schematic sectional view of 1B is shown, active areas 102 are defined in the next method step where the semiconductor chips are to be produced later. The semiconductor chips are defined, for example, by mesa etching and subsequent overgrowth, the band gap around the active region 102 being changed, for example, in the region of each semiconductor chip. The active regions 102 are in particular arranged at equal distances from one another.

Im nächsten Verfahrensschritt, 1C, wird eine p-seitige Kontaktierung der herzustellenden Halbleiterchips 101 erzeugt. Dazu wird im Ausführungsbeispiel der 1C eine erste Kontaktschicht 5 an der dem Träger 1 abgewandten Seite der Halbleiterschichtenfolge 10 großflächig über die Halbleiterschichtenfolge 10 aufgebracht. Die Kontaktschicht 5 kann beispielsweise die Halbleiterschichtenfolge 10 an ihrer dem Träger 1 abgewandten Seite vollständig bedecken. Die Kontaktschicht 5 kann beispielsweise strahlungsdurchlässig ausgeführt sein und ein TCO-Material wie beispielsweise ITO, ZnO, IZO und/oder ähnliche enthalten. Auf die Kontaktschicht 5 oder, wenn diese entfällt, direkt auf die Halbleiterschichtenfolge 10 werden erste Kontaktstellen 51 aufgebracht, die mit einem Metall wie Gold gebildet sind und in Aufsicht eine Gitterstruktur ausbilden können.In the next step, 1C , a p-side contact-connection of the semiconductor chips 101 to be produced is produced. For this purpose, in the embodiment 1C a first contact layer 5 is applied over a large area over the semiconductor layer sequence 10 on the side of the semiconductor layer sequence 10 facing away from the carrier 1 . The contact layer 5 can, for example, completely cover the semiconductor layer sequence 10 on its side facing away from the carrier 1 . The contact layer 5 can be designed to be radiation-transmissive, for example, and contain a TCO material such as ITO, ZnO, IZO and/or the like. First contact points 51 are applied to the contact layer 5 or, if this is omitted, directly to the semiconductor layer sequence 10, which are formed with a metal such as gold and can form a lattice structure in plan view.

Im nächsten Verfahrensschritt, 1D, wird eine erste Passivierung 6 an der dem Träger abgewandten Seite der Kontaktschicht 5 beziehungsweise der ersten Kontaktstellen 51 aufgebracht und anschließend planarisiert, beispielsweise mittels chemischem/mechanischem Polieren. Dadurch können die ersten Kontaktstellen 51 an ihrer dem Träger 1 abgewandten Seite 1 frei von der ersten Passivierungsschicht 6 sein. Die erste Passivierungsschicht 6 kann beispielsweise mit einem dielektrischen Material wie Siliziumdioxid gebildet sein. Die erste Passivierungsschicht 6 kann somit die ersten Kontaktstellen 51 seitlich und falls vorhanden die Kontaktschicht 5 an ihrer dem Träger abgewandten Oberseite bedecken.In the next step, 1D , a first passivation 6 is applied to the side of the contact layer 5 or the first contact points 51 facing away from the carrier and is then planarized, for example by means of chemical/mechanical polishing. As a result, the first contact points 51 can be free of the first passivation layer 6 on their side 1 facing away from the carrier 1 . The first passivation layer 6 can be formed with a dielectric material such as silicon dioxide, for example. The first Passivation layer 6 can thus cover first contact points 51 laterally and, if present, cover contact layer 5 on its upper side facing away from the carrier.

In einem nachfolgenden Verfahrensschritt, 1E, wird eine Trennschicht 7, die strukturiert ist und Öffnungen 71 aufweist, an der dem Träger 1 abgewandten Oberseite der ersten Passivierungsschicht 6 aufgebracht. Die Trennschicht ist beispielsweise mit einem dielektrischen Material gebildet. In den Öffnungen 71 der Trennschicht liegt die erste Passivierungsschicht 6 frei.In a subsequent process step, 1E , a separating layer 7 which is structured and has openings 71 is applied to the upper side of the first passivation layer 6 facing away from the carrier 1 . The separating layer is formed with a dielectric material, for example. The first passivation layer 6 is exposed in the openings 71 of the separating layer.

In einem nachfolgenden Verfahrensschritt, 1F, wird an der dem ersten Träger 1 abgewandten Seite der Trennschicht 7 ein Zwischenträger 2 über die Verbindungsschicht 8 befestigt. Die Verbindungsschicht 8 ist beispielsweise mit einem dielektrischen oder polymeren Material gebildet, das vom Material der Trennschicht 6 verschieden ist. Die Verbindungsschicht 8 füllt die Öffnungen 71 der Trennschicht 7 auf und bildet dort Pfosten 81 aus. Der Zwischenträger 2 weist dabei eine laterale Ausdehnung S2 auf, die der lateralen Ausdehnung S1 des ersten Trägers entspricht. Beispielsweise sind beide Träger mit Materialien gebildet, die den gleichen oder einen ähnlichen thermischen Ausdehnungskoeffizienten aufweisen. Dabei ist es möglich, dass der erste Träger 1 und der Zwischenträger 2 aus denselben Materialien gebildet sind.In a subsequent process step, 1F , an intermediate carrier 2 is attached via the connecting layer 8 to the side of the separating layer 7 facing away from the first carrier 1 . The connecting layer 8 is formed, for example, with a dielectric or polymeric material that differs from the material of the separating layer 6 . The connecting layer 8 fills the openings 71 in the separating layer 7 and forms posts 81 there. In this case, the intermediate carrier 2 has a lateral extent S2 which corresponds to the lateral extent S1 of the first carrier. For example, both carriers are formed with materials that have the same or a similar coefficient of thermal expansion. In this case, it is possible for the first carrier 1 and the intermediate carrier 2 to be formed from the same materials.

Im nächsten Verfahrensschritt, 1G, wird der erste Träger 1 abgelöst, was beispielsweise durch Schleifen und/oder Ätzen erfolgt. Ferner erfolgt eine Mesaätzung, bei der Gruppen 110 von Halbleiterchips erzeugt werden. Beispielsweise erfolgt bei der Mesaätzung ein vollständiges Durchtrennen der Halbleiterschichtenfolge 10, der Kontaktschicht 5 und der Passivierung 6 umlaufend entlang der Grenzen der Gruppen 110 von Halbleiterchips. Damit wird zumindest stellenweise die Trennschicht 7 freigelegt (im Schnitt der 1G nicht gezeigt).In the next step, 1G , the first carrier 1 is detached, which is done, for example, by grinding and/or etching. A mesa etching also takes place, in which groups 110 of semiconductor chips are produced. For example, during the mesa etching, the semiconductor layer sequence 10, the contact layer 5 and the passivation 6 are completely severed circumferentially along the boundaries of the groups 110 of semiconductor chips. The separating layer 7 is thus uncovered at least in places (in the section of 1G Not shown).

Im nächsten Verfahrensschritt, 1H, wird die Trennschicht 7 beispielsweise durch Ätzen mit einem flüssigen und/oder gasförmigen Ätzmittel aufgelöst. Die Gruppen 110 von Halbleiterchips sind über die Pfosten 81 mit dem Zwischenträger 2 verbunden. Die Pfosten 81 weisen jeweils eine Kontaktfläche B1 auf, die kleiner ist als die Grundfläche B2 jeder Gruppe 110 von Halbleiterchips.In the next step, 1H , the separating layer 7 is dissolved, for example, by etching with a liquid and/or gaseous etchant. The groups 110 of semiconductor chips are connected to the intermediate carrier 2 via the posts 81 . The posts 81 each have a contact area B1 that is smaller than the base area B2 of each group 110 of semiconductor chips.

Im nächsten Verfahrensschritt, 1I, werden die Gruppen 110 auf einen zweiten Träger 3 übertragen. Die Übertragung kann beispielsweise über einen µ-Transferprintingprozess erfolgen. Der zweite Träger 3 weist eine laterale Erstreckung S3 auf, die größer ist als die laterale Erstreckung S1 des ersten Trägers und die laterale Erstreckung S2 des Zwischenträgers. Beispielsweise weist der zweite Träger 3 eine laterale Erstreckung S3 auf, die der lateralen Erstreckung S4 eines Zielträgers 4 entspricht.In the next step, 1I , the groups 110 are transferred to a second carrier 3 . The transfer can take place, for example, via a μ-transfer printing process. The second carrier 3 has a lateral extent S3 that is greater than the lateral extent S1 of the first carrier and the lateral extent S2 of the intermediate carrier. For example, the second carrier 3 has a lateral extent S3 that corresponds to the lateral extent S4 of a target carrier 4 .

Bei dem Übertragen der Gruppen 110 auf den zweiten Träger 3 erfolgt diese mit einer Übertragungsgenauigkeit, die wenigstens um eine Größenordnung besser ist als der Abstand der aktiven Bereiche 102 zueinander. Bei jedem Übertragungsschritt kann genau eine Gruppe 110 übertragen werden oder es wird eine Vielzahl von Gruppen gleichzeitig übertragen. Insbesondere das Übertragen einiger oder aller Gruppen 110 zur Bildung einer Anordnung von Halbleiterchips ist vorteilhaft, weil dadurch die lithografisch definierte Abfolge der Gruppen erhalten bleiben kann. Ferner ist es möglich, dass beim Übertragen auf den zweiten Träger 3 Gruppen 110 mit defekten Halbleiterchips 101 nicht übertragen werden, wodurch ein Ausschuss reduziert wird. Diese Gruppen können durch andere Gruppen ersetzt werden, wodurch eine Reparatur von Defekten möglich ist. Beim zweiten Träger 3 ist lediglich eine mechanische Verbindung mit den Gruppen 110 notwendig. Ein elektrischer Anschluss muss nicht erfolgen.When the groups 110 are transferred to the second carrier 3, this takes place with a transfer accuracy which is at least one order of magnitude better than the distance between the active areas 102 and one another. Exactly one group 110 can be transmitted in each transmission step, or a large number of groups are transmitted simultaneously. In particular, the transfer of some or all of the groups 110 to form an arrangement of semiconductor chips is advantageous because the lithographically defined sequence of the groups can thereby be preserved. Furthermore, it is possible that when transferring to the second carrier 3, groups 110 with defective semiconductor chips 101 are not transferred, thereby reducing rejects. These groups can be replaced by other groups, allowing repair of defects. In the case of the second carrier 3, only a mechanical connection to the groups 110 is necessary. An electrical connection does not have to be made.

Im nachfolgenden Verfahrensschritt, 1J, werden n-seitig zweite Kontakte 52 aufgebracht und einzelne Halbleiterchips 101 durch eine Mesaätzung erzeugt. Dadurch weist jeder einzelne der Halbleiterchips 101 zumindest einen Kontakt 52 auf. Die Halbleiterchips 101 weiten sich in Richtung des zweiten Trägers 3 auf. Der freie Bereich zwischen den zweiten Kontakten 52 sowie benachbarten Halbleiterchips 110 kann nachfolgend mit einer zweiten Passivierung 9 aufgefüllt werden, die zum Beispiel mit Siliziumdioxid gebildet ist, oder aus einer Schichtfolge eines dielektrischen Materials und eines oder mehrerer Metalle besteht. Die dem zweiten Träger 3 abgewandte Deckfläche der Anordnung kann planarisiert werden, was beispielsweise durch chemisches/mechanisches Polieren erfolgt. Dadurch werden die Kontakte 52 freigelegt.In the subsequent process step, 1y , second contacts 52 are applied on the n-side and individual semiconductor chips 101 are produced by mesa etching. As a result, each individual semiconductor chip 101 has at least one contact 52 . The semiconductor chips 101 widen in the direction of the second carrier 3 . The free area between the second contacts 52 and adjacent semiconductor chips 110 can subsequently be filled with a second passivation 9, which is formed with silicon dioxide, for example, or consists of a layer sequence of a dielectric material and one or more metals. The top surface of the arrangement facing away from the second carrier 3 can be planarized, which is done, for example, by chemical/mechanical polishing. This exposes the contacts 52.

Im nächsten Schritt erfolgt ein Umbonden der auf dem zweiten Träger 3 bereitgestellten Anordnung auf den Zielträger 4 beispielsweise durch hybrides direktes Bonden oder Thermokompressionsbonden. Dabei weist der zweite Träger 3 vorzugsweise dieselbe laterale Ausdehnung S3 und einen ähnlichen oder bevorzugt gleichen thermischen Ausdehnungskoeffizienten wie der Zielträger 4 auf. Das heißt, insgesamt ist die laterale Ausdehnung S1 des ersten Trägers kleiner als die laterale Ausdehnung S4 des Zielträgers. Bei dem Zielträger handelt es sich beispielsweise um einen 12 Zoll Wafer. Der Zielträger 4 umfasst bevorzugt Vorrichtungen 41 zum Betreiben der übertragenen Halbleiterchips 110. Beispielsweise kann es sich bei den Vorrichtungen 41 um CMOS-basierte Ansteuervorrichtungen handeln. Beim Umbonden werden die Kontakte 52 elektrisch und mechanisch mit den Vorrichtungen 41 verbunden.In the next step, the arrangement provided on the second carrier 3 is rebonded onto the target carrier 4, for example by hybrid direct bonding or thermocompression bonding. In this case, the second carrier 3 preferably has the same lateral expansion S3 and a similar or preferably the same thermal expansion coefficient as the target carrier 4 . In other words, overall the lateral extent S1 of the first carrier is smaller than the lateral extent S4 of the target carrier. The target carrier is, for example, a 12-inch wafer. The target carrier 4 preferably includes devices 41 for operating the transferred semiconductor chips 110. For example, the devices 41 can be CMOS-based control devices. Contacts 52 are electrically and mechanically connected to devices 41 during rebonding.

Im abschließenden Verfahrensschritt, 1L, wird der zweite Träger 3 entfernt und es kann beispielsweise eine Optik 20 nachgeordnet werden. Dabei kann es sich um Schichten oder Strukturen zur verbesserten Auskopplung des Lichts oder dessen Ausrichtung in Vorwärtsrichtung handeln.In the final step, 1L , the second carrier 3 is removed and an optical system 20 can be arranged downstream, for example. This can involve layers or structures for improved decoupling of the light or its alignment in the forward direction.

Die dem Zielträger 4 abgewandte Seite kann vor dem Anbringen der Optik 20 durch Schleifen, Ätzen planarisiert werden. Ferner können weitere Strukturen aufgebracht werden, um die Stromaufweitung zu verbessern.The side facing away from the target carrier 4 can be planarized by grinding or etching before the optics 20 are attached. Further structures can also be applied in order to improve the current spread.

Es resultiert eine Anordnung, bei der wie in der 1L gezeigt, der Zielträger 4 Vorrichtungen 41 zum Betreiben der übertragenen Halbleiterchips 101 umfasst, wobei die Halbleiterchips dazu eingerichtet sind, im Betrieb beispielsweise rotes Licht zu emittieren, zumindest manche der Halbleiterchips eine Seitenlänge L von höchstens 15 µm aufweisen, zumindest manche der Halbleiterchips einen Abstand d von höchstens 5 µm zu einem direkt benachbarten Halbleiterchip 101 aufweisen und zumindest manche der Halbleiterchips 101 sich zumindest stellenweise zum Zielträger 4 hin verjüngen.The result is an arrangement in which, as in the 1L shown, the target carrier 4 comprises devices 41 for operating the transferred semiconductor chips 101, the semiconductor chips being set up to emit red light, for example, during operation, at least some of the semiconductor chips having a side length L of at most 15 µm, at least some of the semiconductor chips having a spacing d of at most 5 μm to a directly adjacent semiconductor chip 101 and at least some of the semiconductor chips 101 taper towards the target carrier 4 at least in places.

In Verbindung mit den schematischen Schnittdarstellungen der 2A bis 2J wird ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.In conjunction with the schematic sectional views of 2A until 2y a further exemplary embodiment of a method described here is explained in more detail.

Bei dem Verfahren wird zunächst eine Halbleiterschichtenfolge 10 mit einem aktiven Bereich 11 auf einem ersten Träger 1 zum Beispiel epitaktisch erzeugt, 2A.In the method, a semiconductor layer sequence 10 with an active region 11 is first produced epitaxially on a first carrier 1, for example. 2A .

Im nächsten Verfahrensschritt erfolgt die Definition der Halbleiterchips 101 durch Mesaätzen und Überwachsen, 2B.In the next method step, the semiconductor chips 101 are defined by mesa etching and overgrowth, 2 B .

Abweichend vom Verfahren gemäß dem ersten Ausführungsbeispiel erfolgt anschließend p-seitig eine Mesaätzung, bei der die Halbleiterchips 101 erzeugt werden, 2C.Deviating from the method according to the first exemplary embodiment, a mesa etching then takes place on the p-side, in which the semiconductor chips 101 are produced, 2C .

Im anschließenden Verfahrensschritt, 2D, werden erste Kontaktstellen 51 auf jeden Halbleiterchip 101 aufgebracht und eine erste Passivierung 6, die beispielsweise mit Siliziumdioxid gebildet sein kann, wird zwischen die Halbleiterchips 101 derart eingebracht, dass die Seitenflächen der Halbleiterchips 101 sowie die ersten Kontaktstellen 51 seitlich von der ersten Passivierungsschicht 6 bedeckt sind. Nachfolgend kann eine Planarisierung beispielsweise durch chemisch mechanisches Polieren erfolgen.In the subsequent process step, 2D , first contact points 51 are applied to each semiconductor chip 101 and a first passivation 6, which can be formed with silicon dioxide, for example, is introduced between the semiconductor chips 101 in such a way that the side surfaces of the semiconductor chips 101 and the first contact points 51 are covered laterally by the first passivation layer 6 are. Planarization can then take place, for example, by chemical-mechanical polishing.

Im nächsten Verfahrensschritt, 2E, erfolgt das Aufbringen einer strukturierten Trennschicht 7 mit Öffnungen 71.In the next step, 2E , a structured separating layer 7 with openings 71 is applied.

Im nachfolgenden Verfahrensschritt, 2F, wird die derart hergestellte Anordnung über eine Verbindungsschicht 8 mit einem Zwischenträger 2 verbunden, der die gleichen lateralen Abmessungen aufweist wie der erste Träger 1. Das Verbinden erfolgt mittels einer Verbindungsschicht 8, die in der Öffnung 71 Pfosten 81 ausbildet.In the subsequent process step, 2F , the arrangement produced in this way is connected via a connecting layer 8 to an intermediate carrier 2, which has the same lateral dimensions as the first carrier 1. The connection is made by means of a connecting layer 8, which forms posts 81 in the opening 71.

Im nächsten Verfahrensschritt, 2G, wird der erste Träger 1 entfernt und durch Ätzen werden Gruppen 110 von Halbleiterchips 101 erzeugt.In the next step, 2G , the first carrier 1 is removed and groups 110 of semiconductor chips 101 are produced by etching.

Nachfolgend, 2H, wird die Trennschicht beispielsweise durch Ätzen entfernt, so dass die einzelnen Gruppen 101 durch die Pfosten 81 mit dem Träger 2 verbunden sind.below, 2H , the separating layer is removed, for example by etching, so that the individual groups 101 are connected to the carrier 2 by the posts 81 .

Im Unterschied zum Verfahren gemäß dem ersten Ausführungsbeispiel erfolgt nachfolgend, 21, eine Übertragung der Gruppen 110 direkt auf den Zielträger 4, der eine laterale Abmessung S4 aufweist, die größer ist als die lateralen Abmessungen S1 des ersten Trägers und S2 des Zwischenträgers 2.In contrast to the method according to the first exemplary embodiment, the following 21 , a transfer of the groups 110 directly onto the target support 4, which has a lateral dimension S4 greater than the lateral dimensions S1 of the first support and S2 of the intermediate support 2.

Nachfolgend kann das Aufbringen von n-seitigen zweiten Kontaktstellen 52 erfolgen. Ferner können Kontaktpunkte 53 erzeugt werden, über die eine p-seitige Kontaktierung möglich ist.Subsequently, n-side second contact points 52 can be applied. Furthermore, contact points 53 can be produced via which p-side contacting is possible.

Vorteilhafterweise ist bei dem Verfahren gemäß dem Ausführungsbeispiel der 2A bis 2J ein Verzicht auf den zweiten Träger 3 möglich, was eine einfachere Prozessführung ermöglicht. Andererseits sind die Gruppen 110 durch bereits separierte Halbleiterchips 101 gebildet, die lediglich durch die erste Passivierung 6 mechanisch stabilisiert sind, was zu einer Übertragung von mechanisch weniger stabilen Gruppen 110 führt.Advantageously, in the method according to the embodiment of the 2A until 2y a waiver of the second carrier 3 possible, which allows a simpler process control. On the other hand, the groups 110 are formed by already separated semiconductor chips 101, which are only mechanically stabilized by the first passivation 6, which leads to a transfer of mechanically less stable groups 110.

In Verbindung mit den schematischen Schnittdarstellungen der 3A bis 3I ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Auch bei diesem Ausführungsbeispiel wird zunächst eine Halbleiterschichtenfolge 10 auf einem Substrat 1 umfassend eine aktive Schicht 11 zum Beispiel epitaktisch erzeugt, 3A.In conjunction with the schematic sectional views of 3A until 3I a further exemplary embodiment of a method described here is explained in more detail. In this exemplary embodiment as well, a semiconductor layer sequence 10 is first produced epitaxially on a substrate 1 comprising an active layer 11, for example. 3A .

Nachfolgend erfolgt eine Definition der Halbleiterchips 101 durch beispielsweise Mesaätzen und Überwachsen, 3B. The semiconductor chips 101 are then defined by, for example, mesa etching and overgrowth, 3B .

Im nächsten Verfahrensschritt erfolgt eine Erzeugung der Halbleiterchips 101 durch Mesaätzung durch die aktive Schicht 11 hindurch, wobei p-seitig ein Teil der Halbleiterschichtenfolge 10 nicht durchtrennt wird. In den durch die Mesaätzung erzeugten Öffnungen zwischen den Halbleiterchips 101 werden zweite Kontaktstellen 52 als Durchkontaktierungen erzeugt, die seitlich von der ersten Passivierung 6 umgeben sind. Dies ist in Verbindung mit der 3C dargestellt.In the next method step, the semiconductor chips 101 are produced by mesa etching through the active layer 11, part of the semiconductor layer sequence 10 not being severed on the p-side. In the openings between the semiconductor chips 101 produced by the mesa etching, second contact points 52 are produced as vias, which are laterally surrounded by the first passivation 6 . This is in connection with the 3C shown.

Im nächsten Verfahrensschritt, 3D, wird die Trennschicht 7 mit den Öffnungen 71 aufgebracht.In the next step, 3D , the separating layer 7 with the openings 71 is applied.

Nachfolgend, 3E, erfolgt ein Umbonden auf einen Zwischenträger 2 sowie ein Entfernen des Aufwachssubstrats, das heißt, des ersten Trägers 1, 3F.below, 3E , rebonding to an intermediate carrier 2 takes place and the growth substrate, i.e. the first carrier 1, is removed, 3F .

Im nachfolgenden Verfahrensschritt wird die Trennschicht 7 entfernt, so dass Gruppen 110 von Halbleiterchips 101 über die Pfosten 81 mit dem Zwischenträger 2 verbunden sind.In the subsequent method step, the separating layer 7 is removed, so that groups 110 of semiconductor chips 101 are connected to the intermediate carrier 2 via the posts 81 .

Nachfolgend, 3H, erfolgt ein Übertragen der Gruppen 110 direkt auf den Zielträger 4, der eine laterale Abmessung S4 aufweist, die größer ist als die laterale Abmessung S1 des ersten Trägers 1.below, 3H , the groups 110 are transferred directly to the target carrier 4, which has a lateral dimension S4 that is greater than the lateral dimension S1 of the first carrier 1.

Im letzten Verfahrensschritt, 31, kann ein n-seitiges Kontaktgitter erzeugt werden mit einem Kontaktpunkt 53. Bei diesem Verfahren ist es notwendig, erste Kontaktstellen 51 und zweite Kontaktstellen 52 mit dem Zielträger 4 zu verbinden und an diesen elektrisch anzuschließen. Die Halbleiterchips 101 bleiben p-seitig miteinander verbunden, wodurch es zu einem optischen Übersprechen (cross talk) kommen kann. Andererseits sind Gruppen 110 durch die p-seitige Verbindung über Halbleitermaterial mechanisch etwas stabiler als im Ausführungsbeispiel der 2A bis 2J.In the last step of the process 31 , an n-sided contact grid can be produced with a contact point 53. With this method it is necessary to connect first contact points 51 and second contact points 52 to the target carrier 4 and to connect them electrically. The semiconductor chips 101 remain connected to one another on the p-side, as a result of which optical crosstalk can occur. On the other hand, groups 110 are mechanically somewhat more stable than in the exemplary embodiment in FIG 2A until 2y .

Eine weitere Möglichkeit wäre, die Halbleiterschichtenfolge 10 ganz oder teilweise durchzuätzen und dann ein Gitter von Kontakten aufzubringen, das die Halbleiterschichtenfolge an den Seiten kontaktiert und ein Übersprechen zwischen den Halbleiterchips verhindert. Dieses Gitter kann optional sogar in den ersten Träger hineinragen, wenn die Ätzung bis in diesen erfolgt.A further possibility would be to etch through the semiconductor layer sequence 10 in whole or in part and then to apply a grid of contacts which makes contact with the semiconductor layer sequence on the sides and prevents crosstalk between the semiconductor chips. This lattice can optionally even protrude into the first carrier if the etching takes place right into it.

Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.The invention is not limited to these by the description based on the exemplary embodiments. Rather, the invention encompasses every new feature and every combination of features, which in particular includes every combination of features in the patent claims, even if this feature or this combination itself is not explicitly specified in the patent claims or exemplary embodiments.

BezugszeichenlisteReference List

11
erster Trägerfirst carrier
22
Zwischenträgerintermediate carrier
33
zweiter Trägersecond carrier
44
Zielträgertarget carrier
4141
Vorrichtungenfixtures
55
Kontaktschichtcontact layer
5151
erste Kontaktstellefirst point of contact
5252
zweite Kontaktstellesecond point of contact
5353
Kontaktpunktcontact point
66
erste Passivierungfirst passivation
77
Trennschichtrelease layer
7171
Öffnungopening
88th
Verbindungsschichtconnection layer
8181
Pfostenpost
99
zweite Passivierungsecond passivation
1010
Halbleiterschichtenfolgesemiconductor layer sequence
1111
aktive Schichtactive layer
1212
n-dotierte Schichtn-doped layer
1313
p-dotierte Schichtp-doped layer
2020
Optikoptics
101101
Halbleiterchipssemiconductor chips
102102
aktiver Bereichactive area
110110
Gruppen von HalbleiterchipsGroups of semiconductor chips
LL
Seitenlänge eines HalbleiterchipsSide length of a semiconductor chip
di.e
Abstand direkt benachbarter HalbleiterchipsDistance between directly adjacent semiconductor chips
S1S1
laterale Abmessung des ersten Trägerslateral dimension of the first beam
S2S2
laterale Abmessung des Zwischenträgerslateral dimension of the intermediate carrier
S3S3
laterale Abmessung des zweiten Trägerslateral dimension of the second beam
S4S4
laterale Abmessung des Zielträgerslateral dimension of the target carrier
B1B1
Kontaktflächecontact surface
B2B2
GrundflächeFloor space

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of documents cited by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturPatent Literature Cited

  • WO 2019/206669 A1 [0011]WO 2019/206669 A1 [0011]

Claims (16)

Verfahren zur Herstellung einer Anordnung von Halbleiterchips (100) mit den folgenden Schritten: - Erzeugen einer Halbleiterschichtenfolge (10) umfassend eine aktive Schicht (11) auf einem ersten Träger (1), - Definieren von Halbleiterchips (101) in der Halbleiterschichtenfolge (10), wobei die Halbleiterchips (101) einen aktiven Bereich (102) umfassen, der ein Teil der aktiven Schicht (11) ist, - Übertragen von zumindest manchen der Halbleiterchips (101) auf einen Zielträger (4), der eine laterale Abmessung (S4) aufweist, die größer ist als eine laterale Abmessung (S1) des ersten Trägers (1), wobei - beim Übertragen der Halbleiterchips (101) Gruppen (110) von Halbleiterchips (101) übertragen werden, und - in jeder Gruppe (110) eine Anordnung der Halbleiterchips (101) auf dem ersten Wafer (1) erhalten bleibt.Method for manufacturing an array of semiconductor chips (100), comprising the following steps: - Generating a semiconductor layer sequence (10) comprising an active layer (11) on a first carrier (1), - Defining semiconductor chips (101) in the semiconductor layer sequence (10), the semiconductor chips (101) comprising an active region (102) which is part of the active layer (11), - Transferring at least some of the semiconductor chips (101) to a target carrier (4) having a lateral dimension (S4) which is greater than a lateral dimension (S1) of the first carrier (1), wherein - When transferring the semiconductor chips (101), groups (110) of semiconductor chips (101) are transferred, and - An arrangement of the semiconductor chips (101) on the first wafer (1) is retained in each group (110). Verfahren nach dem vorherigen Anspruch, wobei die Halbleiterchips (101) in der Gruppe (110), in der sie übertragen werden, monolithisch zusammenhängend sind.A method according to the preceding claim, wherein the semiconductor chips (101) in the group (110) in which they are transferred are monolithically contiguous. Verfahren nach einem der vorherigen Ansprüche, wobei ein Erzeugen der Halbleiterchips (101) erfolgt, wobei zumindest manche der erzeugten Halbleiterchips (101) eine Seitenlänge (L) von höchstens 15 µm aufweisen.Method according to one of the preceding claims, the semiconductor chips (101) being produced, at least some of the semiconductor chips (101) produced having a side length (L) of at most 15 µm. Verfahren nach einem der vorherigen Ansprüche, wobei vor dem Erzeugen der Halbleiterchips (101) die Gruppen (110) von Halbleiterchips (101) erzeugt werden, die jeweils eine Vielzahl von Halbleiterchips (101) umfassen.Method according to one of the preceding claims, wherein before the production of the semiconductor chips (101) the groups (110) of semiconductor chips (101) are produced, each comprising a multiplicity of semiconductor chips (101). Verfahren nach dem vorherigen Anspruch, wobei die Gruppen (110) von Halbleiterchips (101) vor dem Erzeugen der Halbleiterchips (101) auf einen zweiten Träger (3) übertragen werden, der eine laterale Abmessung (S3) aufweist, die größer ist als eine laterale Abmessung (S1) des ersten Trägers (1).Method according to the preceding claim, wherein the groups (110) of semiconductor chips (101) are transferred to a second carrier (3) having a lateral dimension (S3) which is greater than a lateral one before the semiconductor chips (101) are produced Dimension (S1) of the first support (1). Verfahren nach einem der vorherigen Ansprüche, wobei das Übertragen von zumindest manchen der Halbleiterchips (101) auf den Zielträger (4) durch einen Druckprozess erfolgt.Method according to one of the preceding claims, wherein at least some of the semiconductor chips (101) are transferred to the target carrier (4) by a printing process. Verfahren nach einem der vorherigen Ansprüche, wobei - nach dem Definieren der Halbleiterchips (101) eine strukturierte Trennschicht (7) an der dem ersten Träger (1) abgewandten Seite der Halbleiterschichtenfolge (10) aufgebracht wird, - ein Zwischenträger (2) an der dem ersten Träger abgewandten Seite der strukturierten Trennschicht (7) aufgebracht wird, und - der erste Träger (1) abgelöst wird.Method according to one of the preceding claims, wherein - After the definition of the semiconductor chips (101), a structured separating layer (7) is applied to the side of the semiconductor layer sequence (10) facing away from the first carrier (1), - An intermediate carrier (2) is applied to the side of the structured separating layer (7) facing away from the first carrier, and - The first carrier (1) is detached. Verfahren nach dem vorherigen Anspruch, wobei der Zwischenträger (2) und der erste Träger (1) gleiche laterale Abmessungen (S1, S2) aufweisen.Method according to the preceding claim, wherein the intermediate carrier (2) and the first carrier (1) have the same lateral dimensions (S1, S2). Verfahren nach einem der beiden vorherigen Ansprüche, wobei zwischen der strukturierten Trennschicht (7) und dem Zwischenträger (2) eine Verbindungsschicht (8) eingebracht wird, welche die dem ersten Träger (1) abgewandte Seite der Trennschicht (7) bedeckt, Öffnungen (71) in der Trennschicht (7) füllt und dort Pfosten (81) bildet.Method according to one of the two preceding claims, wherein a connecting layer (8) is introduced between the structured separating layer (7) and the intermediate carrier (2), which covers the side of the separating layer (7) facing away from the first carrier (1), openings (71 ) fills in the separating layer (7) and forms posts (81) there. Verfahren nach dem vorherigen Anspruch, wobei die Trennschicht (7) nach dem Ablösen des ersten Trägers (1) entfernt wird und eine Vielzahl von Halbleiterchips (101) oder Gruppen von Halbleiterchips (110) mittels jeweils zumindest einem Pfosten (81) mit dem Zwischenträger (2) verbunden ist.Method according to the preceding claim, in which the separating layer (7) is removed after the first carrier (1) has been detached and a multiplicity of semiconductor chips (101) or groups of semiconductor chips (110) are connected to the intermediate carrier ( 2) is connected. Verfahren nach dem vorherigen Anspruch, wobei zumindest manche der Pfosten (81) eine Kontaktfläche (B1) aufweisen, die kleiner als die Grundfläche (B2) der Gruppen (110) von Halbleiterchips (101) ist.Method according to the preceding claim, wherein at least some of the posts (81) have a contact area (B1) which is smaller than the base area (B2) of the groups (110) of semiconductor chips (101). Verfahren nach einem der beiden vorherigen Ansprüche, wobei die Halbleiterchips (101) vom Zwischenträger (2) auf den zweiten Träger (3) oder auf den Zielträger (4) übertragen werden, wobei sie von den Pfosten (81) gelöst werden.Method according to one of the two preceding claims, in which the semiconductor chips (101) are transferred from the intermediate carrier (2) to the second carrier (3) or to the target carrier (4), being detached from the posts (81). Verfahren nach einem der vorherigen Ansprüche, wobei zumindest manche der Halbleiterchips (101) sich zumindest stellenweise zum Zielträger (4) hin verjüngen.Method according to one of the preceding claims, wherein at least some of the semiconductor chips (101) taper towards the target carrier (4) at least in places. Verfahren nach einem der vorherigen Ansprüche, wobei der Zielträger (4) Vorrichtungen (41) zum Betreiben der übertragenen Halbleiterchips (101) umfasst.Method according to one of the preceding claims, wherein the target carrier (4) comprises devices (41) for operating the transferred semiconductor chips (101). Anordnung von optoelektronischen Halbleiterchips mit - einem Zielträger (4), der Vorrichtungen (41) zum Betreiben der übertragenen Halbleiterchips (101) umfasst, und - einer Vielzahl von Halbleiterchips (101), die auf dem Zielträger (4) angeordnet und elektrisch angeschlossen sind, wobei - die Halbleiterchips (101) dazu eingerichtet sind, im Betrieb rotes Licht zu emittieren, - zumindest manche der Halbleiterchips (101) eine Seitenlänge (L) von höchstens 15 µm aufweisen, - zumindest manche der Halbleiterchips (101) einen Abstand von höchstens 5 µm zu einem direkt benachbarten Halbleiterchip (101) aufweisen, und - zumindest manche der Halbleiterchips (101) sich zumindest stellenweise zum Zielträger (4) hin verjüngen.Arrangement of optoelectronic semiconductor chips with - a target carrier (4) which comprises devices (41) for operating the transferred semiconductor chips (101), and - a multiplicity of semiconductor chips (101) which are arranged on the target carrier (4) and are electrically connected, - the semiconductor chips (101) are set up to emit red light during operation, - at least some of the semiconductor chips (101) have a side length (L) of at most 15 µm, - at least some of the semiconductor chips (101) have one Have a maximum distance of 5 microns to a directly adjacent semiconductor chip (101), and - at least some of the semiconductor chips (101) taper at least in places towards the target carrier (4). Anordnung nach dem vorherigen Anspruch, die eine Projektionsvorrichtung oder eine Anzeigevorrichtung bildet, wobei jeder Halbleiterchip (101) einen Bildpunkt bildet.Arrangement according to the preceding claim, forming a projection device or a display device, each semiconductor chip (101) forming a pixel.
DE102021102332.7A 2021-02-02 2021-02-02 METHOD OF MANUFACTURING AN ARRAY OF SEMICONDUCTOR CHIPS AND ARRANGEMENT OF SEMICONDUCTOR CHIPS Pending DE102021102332A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102021102332.7A DE102021102332A1 (en) 2021-02-02 2021-02-02 METHOD OF MANUFACTURING AN ARRAY OF SEMICONDUCTOR CHIPS AND ARRANGEMENT OF SEMICONDUCTOR CHIPS
PCT/EP2022/051744 WO2022167285A1 (en) 2021-02-02 2022-01-26 Method for producing an arrangement of semiconductor chips, and arrangement of semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021102332.7A DE102021102332A1 (en) 2021-02-02 2021-02-02 METHOD OF MANUFACTURING AN ARRAY OF SEMICONDUCTOR CHIPS AND ARRANGEMENT OF SEMICONDUCTOR CHIPS

Publications (1)

Publication Number Publication Date
DE102021102332A1 true DE102021102332A1 (en) 2022-08-04

Family

ID=80684000

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021102332.7A Pending DE102021102332A1 (en) 2021-02-02 2021-02-02 METHOD OF MANUFACTURING AN ARRAY OF SEMICONDUCTOR CHIPS AND ARRANGEMENT OF SEMICONDUCTOR CHIPS

Country Status (2)

Country Link
DE (1) DE102021102332A1 (en)
WO (1) WO2022167285A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150028362A1 (en) 2013-07-26 2015-01-29 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
US20150214420A1 (en) 2013-07-08 2015-07-30 LuxVue Technology Corporation Micro device with stabilization post
DE102014112551A1 (en) 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
WO2019206669A1 (en) 2018-04-27 2019-10-31 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body, arrangement of a plurality of optoelecronic semiconductor bodies, and method for producing an optoelectronic semiconductor body

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5558584A (en) * 1978-10-24 1980-05-01 Sanyo Electric Co Ltd Manufacture of solid display device
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
DE102008011848A1 (en) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing such
DE102012112302A1 (en) * 2012-12-14 2014-06-18 Osram Opto Semiconductors Gmbh Display device and method for producing a display device
DE102015115812A1 (en) * 2015-09-18 2017-03-23 Osram Opto Semiconductors Gmbh Component and method for producing a device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214420A1 (en) 2013-07-08 2015-07-30 LuxVue Technology Corporation Micro device with stabilization post
US20150028362A1 (en) 2013-07-26 2015-01-29 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
DE102014112551A1 (en) 2014-09-01 2016-03-03 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
WO2019206669A1 (en) 2018-04-27 2019-10-31 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body, arrangement of a plurality of optoelecronic semiconductor bodies, and method for producing an optoelectronic semiconductor body

Also Published As

Publication number Publication date
WO2022167285A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
DE102012109460B4 (en) Method for producing a light-emitting diode display and light-emitting diode display
EP2260516B1 (en) Opto-electronic semiconductor chip and method for producing the same
EP2499668B1 (en) Thin-film semiconductor device with protection diode structure and method for producing a thin-film semiconductor device
DE102007062046B4 (en) Light-emitting component arrangement, light-emitting component and method for producing a plurality of light-emitting components
DE102007030129A1 (en) Method for producing a plurality of optoelectronic components and optoelectronic component
DE102008050538A1 (en) Optoelectronic component and method for its production
DE102009056386A1 (en) Process for the production of semiconductor devices
WO2015121062A1 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
DE102008039790B4 (en) Optoelectronic component and method for its production
DE102017113745A1 (en) Semiconductor display, optoelectronic semiconductor device and method of making such
EP3327796B1 (en) Optical-electronic component and method for production thereof
WO2020074351A1 (en) Optoelectronic semiconductor component
DE102013221788A1 (en) Method for producing a contact element and an optoelectronic component and optoelectronic component
DE102018123930A1 (en) Optoelectronic semiconductor chip with first and second contact element and method for producing the optoelectronic semiconductor chip
DE102018111021A1 (en) Light-emitting semi-conductor component and method for producing a light-emitting semiconductor component
DE102015115812A1 (en) Component and method for producing a device
DE102021102332A1 (en) METHOD OF MANUFACTURING AN ARRAY OF SEMICONDUCTOR CHIPS AND ARRANGEMENT OF SEMICONDUCTOR CHIPS
DE102010032813A1 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
DE102020202613A1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR COMPONENT, SEMICONDUCTOR COMPONENT AND OPTOELECTRONIC DEVICE
WO2021122449A1 (en) Method for producing a lighting apparatus
WO2020239749A1 (en) Optoelectronic semiconductor component comprising connection regions, and method for producing the optoelectronic semiconductor component
DE112020005038T5 (en) Method of fabricating a VCSEL device and VCSEL device
DE102019101544A1 (en) Optoelectronic component and method
DE102021121026A1 (en) Process for manufacturing a variety of semiconductor laser chips and semiconductor laser chip
DE112022003396T5 (en) OPTOELECTRONIC SEMICONDUCTOR COMPONENT, ARRANGEMENT OF OPTOELECTRONIC SEMICONDUCTOR COMPONENTS AND METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR COMPONENT

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033620000

Ipc: H01L0021580000

R163 Identified publications notified