DE102020130119A1 - Messvorrichtung zur Vermessung des Busstromes in einer Datenbusleitung mit Zwischenspeicherung der Offsetspannung eines Differenzverstärkers unter Berücksichtigung der Eingangsoffsetspannung - Google Patents

Abstract

Die Erfindung betrifft eine Messvorrichtung zur Erfassung eines digitalisierten Wertes für den Busstrom innerhalb der Eindrahtdatenbusleitung eines Eindrahtdatenbusses (EDB) mittels einer getakteten Schaltung zum Verstärken eines Eingangssignals, wobei die Schaltung zwei Kapazitäten und mehrere Schalter und einen Analog-zu-Digital-Wandler aufweist. In einer ersten Phase werden die Kapazitäten mit den parasitären Werten der Schaltung vorgeladen. In der zweiten Phase wird die eigentliche Spannung gemessen, verstärkt und an den Analog-zu-Digitalwandler weitergegeben.

Description

• Diese Anmeldung nimmt die Priorität der deutschen Patentanmeldung 10 2019 131 258.2 vom 19.11.2020 in Anspruch.
• Oberbegriff
• Die Erfindung richtet sich auf eine getaktete Messvorrichtung zur Busstromvermessung eines Eindrahtdatenbusses (DB) mit Zwischenspeicherung der Offsetspannung eines Differenzverstärkers der Messvorrichtung.
• Allgemeine Einleitung
• Die Erfindung beschäftigt sich mit der Vorverstärkung des Spannungsabfalls an einem bezogen auf die getaktete Verstärkerschaltung externen Bus-Shunt-Widerstands (RS) in einer Eindrahtdatenbusleitung eines Eindrahtdatenbusses. Es soll ein Vollausschlag von beispielsweise 80mV unabhängig von Temperatur und Masse-Versatz mit einem Eingangsoffset kleiner als beispielsweise 40µV und einem sehr geringen Verstärkungsfehler und einem sehr geringen Eingangsstrom für die nachfolgende Wandlung mit einem Standard-Analog-zu-Digital-Wandler erreicht werden.
• Stand der Technik
• Bisherige Lösungen für dieses Problem:
• Zum Ersten sind voll differentielle, getaktete Systeme zu nennen, welche einen hohen Schaltungsaufwand (z.B. Chopper-Verfahren mit anschließender Filterung) aufgrund der Offsetanforderungen besitzen und typischerweise einen speziellen, differentiellen Analog-zu-Digital-Wandler umfassen, womit meist einhergeht, dass mehrere Analog-zu-Digital-Wandler im Gesamtsystem verbaut werden müssen.
• Zum Zweiten sind gemischte Systeme mit differentieller getakteter Eingangsstufe, einem Filter und einer Differentiell-nach-Single-Ended-Wandlung zu nennen, welche für Standard-Analog-zu Digital-Wandler nutzbar sind, aber durch die letzte Stufe meist keine völlige Auslöschung des Offsets garantieren können. Des Weiteren ist auch hier der Schaltungsaufwand sehr groß.
• Zum Dritten sind getaktete Single-Ended-Verstärker zu nennen, welche bei Masse-Versatz, wie er in Automobilen stets vorkommt, untauglich sind.
• Beispielhaft seien die Schriften US 2018/0 062 595 A1 und EP 2 520 942 A2 genannt.
• Aufgabe
• Dem Vorschlag liegt daher die Aufgabe zugrunde, eine Lösung zu schaffen die die obigen Nachteile des Stands der Technik nicht aufweist und weitere Vorteile aufweist.
• Die Verstärkerschaltung zur Vermessung eines Bus-Stromes soll das Eingangssignal einer Bus-Shunt-Widerstandsspannung an einem Bus-Shunt-Widerstand (RS) von beispielsweise 0...80mV als Differenzsignal mit einem Gleichtaktanteil von beispielsweise +-100mV (Masseversatz) für die Wandlung mit einem nachfolgenden Standard-Analog-zu-Digital-Wandler aufbereiten, wobei ein Eingangsoffset von beispielsweise <40µV und ein Verstärkungsfehler von beispielsweise <0,5% für die gesamte Messkette inklusive des Analog-zu-Digital-Wandlers und dessen Referenz einzuhalten wäre. Da in der Anwendungsschaltung typischerweise ein Eingangsfilter vor dem Verstärker vorzusehen ist, muss auf einen geringen Eingangsstrom geachtet werden, damit dieser keine zusätzlichen Fehler während der Messung erzeugt.
• Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 gelöst.
• Lösung der Aufgabe
• Die vorgeschlagene Schaltung umfasst vor allem einen Bus-Shunt-Widerstand (RS), eine Zuleitung, die getaktete Verstärkerschaltung und den Analog-zu-Digitalwandler (ADC).
• Bei einem getakteten Verstärker der eingangs beschriebenen Art wird die Aufgabe vorschlagsgemäß dadurch gelöst, dass eine Speicherung der Offset-Spannung sowie eine Speicherung der Eingangs-und Ausgangsgleichtaktspannung in einer ersten Kapazität (C1) erfolgt und dass eine Verstärkung und die notwendige Differentiell-zu-Single-Ended-Wandlung über einen Ladungsausgleich mit einer zweiten Kapazität (C2) in einer Differenzverstärkerschaltung erfolgt.
• Die Erfindung besteht somit aus einer getakteten Differenzverstärkerschaltung mit zwei Kapazitäten (C1, C2), welche zeitlich synchron zum Takt (CLK) des Analog-zu-Digitalwandlers (ADC) arbeitet.
• In der ersten Phase (ϕ1) wird in der ersten Kapazität (C1) über die Schalterstellung die Offset-Spannung des Differenzverstärkers (V) sowie die Eingangs- und Ausgangsgleichtaktspannung gespeichert.
• In der zweiten Phase (ϕ2), der eigentlichen Wandelphase (Start der Wandlung des Eingangswerts des Analog-zu-Digital-Wandlers durch den Analog-zu-Digital-Wandler(ADC)), wird die Spannung der ersten Kapazität (C1) auf die die Eingangsdifferenzspannung umgeladen. Die verschobene Ladung wird mittels der Differenzverstärkerschaltung in einer zweiten Kapazität (C2) gespeichert. Das Verhältnis der Kapazitätswerte der beiden Kapazitäten (C1, C2) bestimmt den Verstärkungsfaktor, der beispielsweise 40 im gewählten Beispiel betragen kann. Durch den Differenzverstärker (V) steht diese Spannung nun niederohmig am Ausgang des Differenzverstärkers (V) zur Verfügung. Die Wandlung des Ausgangswerts des Differenzverstärkers (V) muss synchron zur Wandlung durch den Analog-zu-Digitalwandler (ADC) in der zweiten Phase (ϕ2) erfolgen, da das Ausgangssignal des Differenzverstärkers (V) nur in dieser zweiten Phase (ϕ2) gültig ist. D.h. Der Analog-zu-Digital-Wandler (ADC) muss so beschaffen sein, dass er das Ausgangssignal des Differenzverstärkers (V) ausschließlich in diesen zweiten Phasen (ϕ2) auswertet.
• In der Variante 1 (1) bleibt ein Restfehler bestehen, da die Eingangsoffsetspannung des Differenzverstärkers (V) am Ausgang des Differenzverstärkers (V) während der ersten Phase (ϕ1) anliegt und damit den Startpunkt für das Umladen bildet. Damit ergibt sich eine Gesamteingangsoffsetspannung von Offsetspannung des Differenzverstärkers (V) geteilt durch die Verstärkung der Schaltung, die durch das Kapazitätsverhältnis der ersten Kapazität (C1) zur zweiten Kapazität (C2) festgelegt ist.
• Um diesen Fehler zu beseitigen, haben die Variante 4 einen vierten Schalter (P4) und einen fünften Schalter (P5) und die Variante 5 einen sechsten Schalter (P6) in Form eines Umschalters mehr, um in der ersten Phase (ϕ1) die Offsetspannung auf der zweiten Kapazität (C2) zu speichern. Damit ist der Startpunkt exakt die Referenzspannung ohne den Offsetfehler.
• Im Folgenden werden die sich somit ergebenden fünf Grundvarianten der Erfindung beschrieben. Ist davon die Rede, dass zwei Komponenten miteinander verbunden sind, so bedeutet dies, wenn nichts anderes angegeben ist, dass sie ein Signal austauschen können. Dies kann durch eine direkte elektrische Verbindung geschehen oder durch eine indirekte Verbindung über Schalter oder andere Bauteile oder Blöcke, wie beispielsweise multiplexer.
• ERSTE VARIANTE (nicht beansprucht)
• Die erste Variante betrifft eine getaktete Schaltung zum Verstärken eines Eingangssignals, mit einer ersten Kapazität (C1), einer zweiten Kapazität (C2) und einem Differenzverstärker (V). Dabei handelt es sich bei dem Eingangssignal um die Differenzspannung, die über einen Bus-Shunt-Widerstand (RS) abfällt. Der Differenzverstärker (V) weist einen positiven Eingang (+) und einen negativen Eingang (-) auf. Außerdem weist der Differenzverstärker (V) eine Eingangsoffsetspannung auf, die auch 0V sein kann. In der Schaltung wird typischerweise ein Bezugspotenzial (VREFH) verwendet, das auch virtuell definiert werden kann. Die Schaltung verfügt über einen positiven Schaltungseingang (IP) und einen negativen Schaltungseingang (IN). Zwischen den positiven Schaltungseingang (IP) und den negativen Schaltungseingang (IN) liegt die parasitäre Koppelkapazität (CK). Über einen ersten Zuleitungswiderstand (RP) ist der positive Schaltungseingang (IP) mit einem ersten Anschluss des Bus-Shunt-Widerstands (RS) verbunden. Über einen zweiten Zuleitungswiderstand (RN) ist der negative Schaltungseingang (IN) mit einem zweiten Anschluss des Bus-Shunt-Widerstands (RS) verbunden. Der Bus-Shunt-Widerstand (RS) ist mit seinem ersten Anschluss und mit seinem zweiten Anschluss in die Eindrahtdatenbusleitung des Eindrahtdatenbusses (EDB) eingefügt, deren Bus-Strom erfasst werden soll. Bei dem Eindrahtdatenbus (EDB) kann es sich beispielsweise um einem LlN-Datenbus oder einen anderen automobilen Eindrahtdatenbus (EDB) analog zum LIN-Bus handeln, wobei die Masserückleitung im Automobil bevorzugt über die Metallkarosserie des Autos erfolgt. Die Taktung der getakteten Schaltung weist eine erste zeitliche Phase (ϕ1) und eine zweite zeitliche Phase (ϕ2) auf. Die erste zeitliche Phase (ϕ1) und eine zweite zeitliche Phase (ϕ2) wechseln sich im zeitlichen Verlauf bevorzugt ab. Weitere zeitliche Phasen können ggf. in komplizierteren Gesamtschaltungen notwendig sein. Wichtig ist, dass die erste zeitliche Phase (ϕ1) und die zweite zeitliche Phase (ϕ2) jeweils während der Dauer des Betriebs zeitlich aufeinander folgen, wobei weitere Phasen ggf. eingefügt sein können. In der ersten Phase (ϕ1) wird die erste Kapazität (C1) mit der Summe aus Eingangsoffsetspannung des Differenzverstärkers (V) und der Potenzialdifferenz des Potenzials am positiven Schaltungseingang (IP) zum Bezugspotential (VREFH) geladen. In dieser ersten Phase (ϕ1) wird die zweite Kapazität (C2) entladen. In der zweiten Phase (ϕ2) wird die erste Kapazität (C1) um die Differenz zwischen dem Potenzial am positiven Schaltungseingang (IP) und dem Potenzial am negativen Schaltungseingang (IP) umgeladen. Die verschobene Ladung wird in dieser zweiten Phase (ϕ2) in der zweiten Kapazität (C2) gespeichert, so dass in dieser zweiten Phase (ϕ2) der Betrag der Ausgangsspannung des Differenzverstärkers (V) bezogen auf das Bezugspotential (VREFH) im Wesentlichen der Betrag der Potenzialdifferenz zwischen dem Potenzial am positiven Schaltungseingang (IP) minus dem Potenzial am negativen Schaltungseingang (IN) multipliziert mit dem Verhältnis des ersten Kapazitätswerts der ersten Kapazität (C1) zum zweiten Kapazitätswert der zweiten Kapazität (C2) abzüglich der Eingangsoffsetspannung des Differenzverstärkers (V) ist. In der ersten Phase (ϕ1) analysiert diese Schaltung somit Ihren eigenen Offset und bestimmt die Neutralisationswerte, während in der zweiten Phase (ϕ2) die eigentliche Verstärkung stattfindet und ein gültiges Verstärkungsergebnis am Ausgang des Differenzverstärkers (V) ausgegeben wird. Ein Analog-zu-Digitalwandler (ADC) wandelt den Wert des Signals am Ausgang des Differenzverstärkers (V) in einen digitalen Strommesswert.
• ZWEITE VARIANTE (beansprucht)
• Die zweite Variante betrifft eine getaktete Schaltung zum Verstärken eines Eingangssignals mit einer ersten Kapazität (C1), einer zweiten Kapazität (C2) und einem Differenzverstärker (V), wobei der Differenzverstärker (V) einen positiven Eingang (+) und einen negativen Eingang (-) und eine Eingangsoffsetspannung, die auch 0V sein kann, aufweist. Dabei handelt es sich bei dem Eingangssignal um die Differenzspannung, die über einen Bus-Shunt-Widerstand (RS) abfällt. Des Weiteren weist die getaktete Schaltung ein Bezugspotenzial (VREFH), einen positiven Schaltungseingang (IP) und einen negativen Schaltungseingang (IN) auf. Zwischen den positiven Schaltungseingang (IP) und den negativen Schaltungseingang (IN) liegt die parasitäre Koppelkapazität (CK). Über einen ersten Zuleitungswiderstand (RP) ist der positive Schaltungseingang (IP) mit einem ersten Anschluss des Bus-Shunt-Widerstands (RS) verbunden. Über einen zweiten Zuleitungswiderstand (RN) ist der negative Schaltungseingang (IN) mit einem zweiten Anschluss des Bus-Shunt-Widerstands (RS) verbunden. Der Bus-Shunt-Widerstand (RS) ist mit seinem ersten Anschluss und mit seinem zweiten Anschluss in die Eindrahtdatenbusleitung des Eindrahtdatenbusses (EDB) eingefügt, deren Bus-Strom erfasst werden soll. Bei dem Eindrahtdatenbus (EDB) kann es sich beispielsweise um einem LIN-Datenbus oder einen anderen automobilen Eindrahtdatenbus analog zum LIN-Bus handeln, wobei die Masserückleitung im Automobil bevorzugt über die Metallkarosserie des Autos erfolgt. Die Taktung der getakteten Schaltung umfasst wieder eine erste zeitliche Phase (ϕ1) und eine zweite zeitliche Phase (ϕ2), die jeweils während der Dauer des Betriebs typischerweise aufeinander folgen. Auf die obigen Ausführungen wird verwiesen. In der ersten Phase (ϕ1) wird die erste Kapazität (C1) mit der Summe aus der Eingangsoffsetspannung des Differenzverstärkers (V) und der Potenzialdifferenz des Potenzials am positiven Schaltungseingang (IP) zum Bezugspotential (VREFH) geladen. In dieser ersten Phase (ϕ1) wird die zweite Kapazität (C2) mit der Eingangsoffsetspannung des Differenzverstärkers (V) geladen. In der zweiten Phase (ϕ2) wird die erste Kapazität (C1) um die Spannungsdifferenz aus dem Potenzial am positiven Schaltungseingang (IP) minus dem Potenzial am negativen Schaltungseingang (IN) umgeladen. In der zweiten Phase (ϕ2) wird die verschobene Ladung in der zweiten Kapazität (C2) gespeichert. In dieser zweiten Phase(ϕ2) ist der Betrag der Ausgangsspannung des Verstärkers (V) bezogen auf das Bezugspotential (VREFH) die Eingangsspannungsdifferenz im Wesentlichen der Betrag der Potenzialdifferenz zwischen dem Potenzial am positiven Schaltungseingang (IP) minus dem Potenzial am negativen Schaltungseingang (IN) multipliziert mit dem Verhältnis des ersten Kapazitätswerts der ersten Kapazität (C1) zum zweiten Kapazitätswert der zweiten Kapazität (C2) abzüglich der Eingangsoffsetspannung des Differenzverstärkers (V). Ein Analog-zu-Digitalwandler (ADC) wandelt den Wert des Signals am Ausgang des Differenzverstärkers (V) in einen digitalen Strommesswert.
• DRITTE VARIANTE (nicht beansprucht)
• Die dritte Variante betrifft eine getaktete Schaltung zum Verstärken eines Eingangssignals mit einer ersten Kapazität (C1), die einen ersten Anschluss und einen zweiten Anschluss aufweist, einer zweiten Kapazität (C2), die einen ersten Anschluss und einen zweiten Anschluss aufweist, einem ersten Schalter (P1), einem zweiten Schalter (P2), einem dritten Schalter (P3), einem Differenzverstärker (V), der einen positiven Eingang (+) und einen negativen Eingang (-) und eine Eingangsoffsetspannung, die auch 0V sein kann, aufweist, einem Bezugspotenzial (VREFH), einem positiven Schaltungseingang (IP) und einem negativen Schaltungseingang (IN). Dabei handelt es sich bei dem Eingangssignal um die Differenzspannung, die über einen Bus-Shunt-Widerstand (RS) abfällt. Zwischen den positiven Schaltungseingang (IP) und den negativen Schaltungseingang (IN) liegt die parasitäre Koppelkapazität (CK). Über einen ersten Zuleitungswiderstand (RP) ist der positive Schaltungseingang (IP) mit einem ersten Anschluss des Bus-Shunt-Widerstands (RS) verbunden. Über einen zweiten Zuleitungswiderstand (RN) ist der negative Schaltungseingang (IN) mit einem zweiten Anschluss des Bus-Shunt-Widerstands (RS) verbunden. Der Bus-Shunt-Widerstand (RS) ist mit seinem ersten Anschluss und mit seinem zweiten Anschluss in die Eindrahtdatenbusleitung des Eindrahtdatenbusses (EDB) eingefügt, deren Bus-Strom erfasst werden soll. Bei dem Eindrahtdatenbus (EDB) kann es sich beispielsweise um einem LIN-Datenbus oder einen anderen automobilen Eindrahtdatenbus analog zum LIN-Bus handeln, wobei die Masserückleitung im Automobil bevorzugt über die Metallkarosserie des Autos erfolgt. Die Taktung der getakteten Schaltung weist eine erste zeitliche Phase (ϕ1) und eine zweite zeitliche Phase (ϕ2) auf, die jeweils während der Dauer des Betriebs typischerweise aufeinander folgen. Auf das oben gesagte wird hier verwiesen. Der negative Eingang (-) des Differenzverstärkers (V) ist mit dem ersten Anschluss der ersten Kapazität (C1) direkt oder indirekt verbunden. Der zweite Anschluss der ersten Kapazität (C1) ist über einen ersten Schalter (P1) mit dem positiven Schaltungseingang (IP) verbunden. Der zweite Anschluss der ersten Kapazität (C1) ist über einen zweiten Schalter (P2) mit dem negativen Schaltungseingang (IN) verbunden. Der erste Anschluss der zweiten Kapazität (C2) ist mit dem negativen Eingang des Differenzverstärkers (V) verbunden. Der zweite Anschluss der zweiten Kapazität (C2) ist mit dem Ausgang des Differenzverstärkers (V) verbunden. Der dritte Schalter (P3) ist so zwischen dem ersten der zweiten Kapazität (C2) und dem zweiten Anschluss der zweiten Kapazität (C2) geschalten, dass er den ersten Anschluss der zweiten Kapazität (C2) mit dem zweiten Anschluss der zweiten Kapazität (C2) verbinden kann. Der positive Eingang (+) des Differenzverstärkers (V) ist mit dem Bezugspotential (VREFH) direkt oder indirekt verbunden. Der erste Schalter (P1) und der dritte Schalter (P3) sind in der ersten Phase (ϕ1) geschlossen. Der erste Schalter (P1) und der dritte Schalter (P2) sind in einer zweiten Phase (ϕ2) geöffnet. Der zweite Schalter (P2) ist in der zweiten Phase (ϕ2) geschlossen. Der zweite Schalter (P2) ist in der ersten Phase (ϕ1) geöffnet. In der zweiten Phase (ϕ2) ist der Betrag der Ausgangsspannung am Ausgang des Differenzverstärkers (V) bezogen auf das Bezugspotential (VREFH) der Betrag der Eingangsspannungsdifferenz zwischen dem Potenzial des positiven Schaltungseingangs (IP) minus dem Potenzial des negativen Schaltungseingangs (IN) multipliziert mit dem Verhältnis des Kapazitätswerts der ersten Kapazität (C1) zum Kapazitätswert der zweiten Kapazität (C1) abzüglich der Eingangsoffsetspannung des Differenzverstärkers (V). Ein Analog-zu-Digitalwandler (ADC) wandelt den Wert des Signals am Ausgang des Differenzverstärkers (V) in einen digitalen Strommesswert.
• VIERTE VARIANTE (nicht beansprucht)
• Die vierte Variante betrifft eine getaktete Schaltung zum Verstärken eines Eingangssignals mit einer ersten Kapazität (C1), die einen ersten Anschluss und einen zweiten Anschluss aufweist, einer zweiten Kapazität (C2), die einen ersten Anschluss und einen zweiten Anschluss aufweist, einem ersten Schalter (P1), einem zweiten Schalter (P2), einem dritten Schalter (P3), einem vierten Schalter (P4), einem fünften Schalter (P5), einem Differenzverstärker (V), der einen positiven Eingang (+) und einen negativen Eingang (-) und eine Eingangsoffsetspannung, die auch 0V sein kann, aufweist, einem Bezugspotenzial (VREFH), einem positiven Schaltungseingang (IP) und einem negativen Schaltungseingang (IN). Dabei handelt es sich bei dem Eingangssignal um die Differenzspannung, die über einen Bus-Shunt-Widerstand (RS) abfällt. Zwischen den positiven Schaltungseingang (IP) und den negativen Schaltungseingang (IN) liegt die parasitäre Koppelkapazität (CK). Über einen ersten Zuleitungswiderstand (RP) ist der positive Schaltungseingang (IP) mit einem ersten Anschluss des Bus-Shunt-Widerstands (RS) verbunden. Über einen zweiten Zuleitungswiderstand (RN) ist der negative Schaltungseingang (IN) mit einem zweiten Anschluss des Bus-Shunt-Widerstands (RS) verbunden. Der Bus-Shunt-Widerstand (RS) ist mit seinem ersten Anschluss und mit seinem zweiten Anschluss in die Eindrahtdatenbusleitung des Eindrahtdatenbusses (EDB) eingefügt, deren Bus-Strom erfasst werden soll. Bei dem Eindrahtdatenbus (EDB) kann es sich beispielsweise um einem LlN-Datenbus oder einen anderen automobilen Eindrahtdatenbus (EDB) analog zum LIN-Bus handeln, wobei die Masserückleitung im Automobil bevorzugt über die Metallkarosserie des Autos erfolgt. Die Taktung der getakteten Schaltung weist eine erste zeitliche Phase (ϕ1) und eine zweite zeitliche Phase (ϕ2) auf, die jeweils während der Dauer des Betriebs aufeinander folgen. Es wird auf die obigen Ausführungen in dieser Hinsicht verwiesen. Der negative Eingang (-) des Differenzverstärkers (V) ist mit dem ersten Anschluss der ersten Kapazität (C1) verbunden. Der zweite Anschluss der ersten Kapazität (C1) ist über den ersten Schalter (P1) mit dem positiven Schaltungseingang (IP) verbunden. Der zweite Anschluss der ersten Kapazität (C1) ist über den zweiten Schalter (P2) mit dem negativen Schaltungseingang (IN) verbunden. Der erste Anschluss der zweiten Kapazität (C2) ist mit dem negativen Eingang (-) des Differenzverstärkers (V) verbunden. Der zweite Anschluss der zweiten Kapazität (C2) ist über einen vierten Schalter (P4) mit dem Ausgang des Differenzverstärkers (V) verbunden. Der zweite Anschluss der zweiten Kapazität (C2) ist über einen fünften Schalter (P5) mit dem Bezugspotential (VREFH) verbunden. Der dritte Schalter (P3) ist zwischen den negativen Eingang (-) des Differenzverstärkers (V) und dem Ausgang des Differenzverstärkers (V) geschaltet. Der positive Eingang (+) des Differenzverstärkers (V) ist mit dem Bezugspotential (VREFH) verbunden. Der der erste Schalter (P1) und der dritte Schalter (P2) und der fünfte Schalter (P5) sind in der ersten Phase (ϕ1) geschlossen. Der erste Schalter (P1) und der dritte Schalter (P2) und der fünfte Schalter (P5) sind in der zweiten Phase (ϕ2) geöffnet. Der zweite Schalter (P2) und der vierte Schalter (P4) sind in der zweiten Phase (ϕ2) geschlossen. Der zweite Schalter (P2) und der vierte Schalter (P4) sind in der ersten Phase (ϕ1) geöffnet. In der zweiten Phase (ϕ2) ist der Betrag der Ausgangsspannung am Ausgang des Differenzverstärkers (V) bezogen auf das Bezugspotential (VREFH) der Betrag der Eingangsspannungsdifferenz zwischen dem Potenzial des positiven Schaltungseingangs (IP) minus dem Potenzial des negativen Schaltungseingangs (IN) multipliziert mit dem Verhältnis des Kapazitätswerts der ersten Kapazität (C1) zum Kapazitätswert der zweiten Kapazität (C1). Ein Analog-zu-Digitalwandler (ADC) wandelt den Wert des Signals am Ausgang des Differenzverstärkers (V) in einen digitalen Strommesswert.
• FÜNFTE VARIANTE (nicht beansprucht)
• Die fünfte Variante betrifft eine getaktete Schaltung zum Verstärken eines Eingangssignals mit einer ersten Kapazität (C1), die einen ersten Anschluss und einen zweiten Anschluss aufweist, eine zweiten Kapazität (C2), die einen ersten Anschluss und einen zweiten Anschluss aufweist, einen ersten Schalter (P1), einen zweiten Schalter (P2), einen dritten Schalter (P3), einen sechsten Schalter (P6), der ein Umschalter zwischen der Verbindung eines ersten Anschlusses des sechsten Schalters (P6) mit einem zweiten Anschluss des sechsten Schalters (P6) einerseits und der Verbindung des ersten Anschlusses des sechsten Schalters (P6) mit einem dritten Anschluss des sechsten Schalters (P6) ist, einen Differenzverstärker (V), der einen positiven Eingang (+) und einen negativen Eingang (-) und eine Eingangsoffsetspannung, die auch 0V sein kann, aufweist, ein Bezugspotenzial (VREFH), einen positiven Schaltungseingang (IP) und einen negativen Schaltungseingang (IN). Dabei handelt es sich bei dem Eingangssignal um die Differenzspannung, die über einen Bus-Shunt-Widerstand (RS) abfällt. Zwischen den positiven Schaltungseingang (IP) und den negativen Schaltungseingang (IN) liegt die parasitäre Koppelkapazität (CK). Über einen ersten Zuleitungswiderstand (RP) ist der positive Schaltungseingang (IP) mit einem ersten Anschluss des Bus-Shunt-Widerstands (RS) verbunden. Über einen zweiten Zuleitungswiderstand (RN) ist der negative Schaltungseingang (IN) mit einem zweiten Anschluss des Bus-Shunt-Widerstands (RS) verbunden. Der Bus-Shunt-Widerstand (RS) ist mit seinem ersten Anschluss und mit seinem zweiten Anschluss in die Eindrahtdatenbusleitung des Eindrahtdatenbusses (EDB) eingefügt, deren Bus-Strom erfasst werden soll. Bei dem Eindrahtdatenbus (EDB) kann es sich beispielsweise um einem LIN-Datenbus oder einen anderen automobilen Eindrahtdatenbus (EDB) analog zum LIN-Bus handeln, wobei die Masserückleitung im Automobil bevorzugt über die Metallkarosserie des Autos erfolgt. Die Taktung der getakteten Schaltung weist eine erste zeitliche Phase (ϕ1) und eine zweite zeitliche Phase (ϕ2) auf, die jeweils während der Dauer des Betriebs typischerweise aufeinander folgen. Auf das oben Gesagte wird verwiesen. Der negative Eingang (-) des Differenzverstärkers (V) ist mit dem ersten Anschluss der ersten Kapazität (C1) verbunden. Der zweite Anschluss der ersten Kapazität (C1) ist über den ersten Schalter (P1) mit dem positiven Schaltungseingang (IP) verbunden. Der zweite Anschluss der ersten Kapazität (C1) über den zweiten Schalter (P2) ist mit dem negativen Schaltungseingang (IN) verbunden. Der erste Anschluss der zweiten Kapazität (C2) ist mit dem negativen Eingang (-) des Differenzverstärkers (V) verbunden. Der zweite Anschluss der zweiten Kapazität (C2) ist mit dem ersten Anschluss des sechsten Schalters (P6) verbunden. Der zweite Anschluss der zweiten Kapazität (C2) kann über den zweiten Anschluss des sechsten Schalters (P6) mit dem Ausgang des Differenzverstärkers (V) verbunden werden. Der zweite Anschluss der zweiten Kapazität (C2) kann ebenso über den dritten Anschluss des sechsten Schalters (P6) mit dem Bezugspotential (VREFH) verbunden werden. Der dritte Schalter (P3) ist zwischen den negativen Eingang (-) des Differenzverstärkers (V) und dem Ausgang des Differenzverstärkers (V) geschaltet. Der positive Eingang (+) des Differenzverstärkers (V) ist mit dem Bezugspotential (VREFH) verbunden. Der erste Schalter (P1) und der dritte Schalter (P2) sind in der ersten Phase (ϕ1) geschlossen. Der erste Schalter (P1) und der dritte Schalter (P2) sind in der zweiten Phase (ϕ2) geöffnet. Der zweite Schalter (P2) ist in der zweiten Phase (ϕ2) geschlossen. Der zweite Schalter (P2) ist in der ersten Phase (ϕ1) geöffnet. Der sechste Schalter (P6) verbindet den zweiten Anschluss der zweiten Kapazität (C2) mit dem Bezugspotenzial (VREFH) in der ersten Phase (ϕ1) und den zweiten Anschluss der zweiten Kapazität (C2) mit dem Ausgang des Differenzverstärkers (V) in der zweiten Phase (ϕ2). In der zweiten Phase (ϕ2) ist der Betrag der Ausgangsspannung am Ausgang des Differenzverstärkers (V) bezogen auf das Bezugspotential (VREFH) dem Betrag der Eingangsspannungsdifferenz zwischen dem Potenzial des positiven Schaltungseingangs (IP) minus dem Potenzial des negativen Schaltungseingangs (IN) multipliziert mit dem Verhältnis des Kapazitätswerts der ersten Kapazität (C1) zum Kapazitätswert der zweiten Kapazität (C1). Ein Analog-zu-Digitalwandler (ADC) wandelt den Wert des Signals am Ausgang des Differenzverstärkers (V) in einen digitalen Strommesswert.
• AUSFÜHRUNGSVARIANTEN (beansprucht)
• Neben diesen fünf Grundvarianten können nun weitere Ausprägungen genannt werden, die auf diese Grundvarianten in variabler Kombination angewendet werden können.
• Bevorzugt umfasst die getaktete Schaltung den besagten Analog-zu-Digital-Wandler (ADC), wobei der Ausgang des Differenzverstärkers (V) mit dem Eingang des Analog-zu-Digitalwandlers (ADC) verbunden ist und wobei die zeitliche Phasenlage der ersten Phase (ϕ1) und die Phasenlage der zweiten Phase (ϕ2) zumindest zeitweise in einem festen zeitlichen Phasenverhältnis und/oder zumindest zeitweise synchron zum Takt eines getakteten Analog-zu-Digital-Wandlers sind, sodass der Analog-zu-Digitalwandler (ADC) den Ausgang des Differenzverstärkers (V) nur zu solchen Zeiten innerhalb der zweiten Phase (ϕ2) auswertet, zu denen das Ausgangssignal des Differenzverstärkers (V) gültig und stabil ist.
• Bevorzugt ist die erste Kapazität (C1) durch die Parallelschaltung mehrerer einzelner, in gleicher Weise ausgeführter Teilkapazitäten gebildet und die zweite Kapazität (C2) durch Reihenschaltung mehrerer solcher Teilkapazitäten gebildet. Hierdurch kann in leichter Weise die Verstärkung unabhängig von Prozessschwankungen als Verhältnis bevorzugt ganzer positiver Zahlen eingestellt werden.
• Bevorzugt umfasst die getaktete Schaltung einen Analog-zu-Digital-Wandler (ADC), wobei der Ausgang des Differenzverstärkers (V) mit dem Eingang des Analog-zu-Digitalwandlers (ADC) verbunden ist und wobei das Bezugspotential (VREFH) des Verstärkers das Bezugspotential des getakteten Analog-zu-Digital-Umsetzers (ADC) ist. Hierdurch wird eine Unabhängigkeit von einem möglichen Masseversatz erreicht.
• Bevorzugt wird die erste Kapazität (C1) als eine Zusammenschaltung von zumindest zwei Teilkapazitäten ausgeführt, wobei die getaktete Schaltung einen siebten Schalter (P7) aufweist und wobei die Verstärkung der getakteten Schaltung eingestellt werden kann, indem der erste Kapazitätswert der ersten Kapazität (C1) mittels des siebten Schalters (P7) durch Überbrücken oder Abtrennen einer oder mehrerer Teilkapazitäten der ersten Kapazität (C1) modifiziert wird. Hierdurch kann die Schaltung leicht an wechselnde Anforderungen im Betrieb angepasst werden.
• Bevorzugt wird die zweite Kapazität (C2) als eine Zusammenschaltung von zumindest zwei Teilkapazitäten ausgeführt, wobei die getaktete Schaltung einen achten Schalter (P8) aufweist und wobei die Verstärkung der Schaltung eingestellt werden kann, indem der zweite Kapazitätswert der zweiten Kapazität (C2) mittels des achten Schalters (P8) durch Überbrücken oder Abtrennen einer oder mehrerer Teilkapazitäten der zweiten Kapazität (C2) modifiziert wird. Auch hierdurch kann die Schaltung leicht an wechselnde Anforderungen im Betrieb angepasst werden.
• Im Sinne dieser Offenlegung bestehen Zweidrahtdatenbusse übrigens aus typischerweise zwei parallelgeführten Eindrahtdatenbussen.
• Vorteil
• Die Verstärkerschaltung kann das durch den Spannungsabfall am Bus-Shunt-Widerstand (RS) in der Eindrahtdatenbusleitung des Eindrahtdatenbusses (EDB) erzeugte Eingangsdifferenzsignal mit einem von Null verschiedenen Gleichtaktanteil für die Wandlung mit einem Standard-Analog-zu-Digital-Wandler (ADC) aufbereiten. Dabei wird ein sehr kleiner Eingangsoffset für die nachfolgende Analog-zu-Digital-Wandler-Schaltung (ADC) und ein sehr kleiner Verstärkungsfehler für die gesamte Messkette inklusive des Analog-zu-Digital-Wandlers (ADC) und dessen Referenz eingehalten. Ein geringer Eingangsstrom stellt sicher, dass dieser keine zusätzlichen Fehler im Eingangsfilter während der Messung erzeugt. Für jede Analog-zu-Digital-Wandlung ist nur ein einziger Phasenübergang nötig. Daraus resultiert ein sehr kleiner Eingangsstrom, welcher keinen zusätzlichen Fehler im Eingangsfilter während der Messung erzeugt.
• Durch die Speicherung der Eingangsgleichtaktspannung ist der hier vorgeschlagene, getaktete Verstärker in einem sehr weiten Bereich insbesondere auch bei Potenzialen unter Massepotenzial an den positiven Schaltungseingang (IP) und/oder an dem negativen Schaltungseingang (IN) einsetzbar. Diese Potenziale sind nur durch die Funktionsfähigkeit der Schalter limitiert. Die Verstärkung ist nur durch die Kapazitätsverhältnisse der ersten Kapazität (C1) und der zweiten Kapazität (C2) bestimmt und erreicht damit eine sehr hohe Linearität. In Halbleiterprozessen kann das Verhältnis von Kapazitäten sehr exakt eingestellt werden, so dass die gewählte Architektur eine sehr hohe Genauigkeit der Verstärkung ermöglicht. Der vorgeschlagene, getaktete Verstärker arbeitet eingangsseitig immer im gleichen Arbeitspunkt, da sowohl der positive Eingang als auch der negative Eingang des Differenzverstärkers (V) in beiden Phasen (ϕ1, ϕ2)nahezu auf dem Potential des Bezugspotenzials (VREFH) sind und zwar unabhängig von dem Potential des positiven Schaltungseingangs (IP) und dem Potenzial des negativen Schaltungseingangs (IN) und damit unabhängig von der Eingangsdifferenzspannung der Gesamtschaltung, so dass auch hier der Einfluss parasitärer Größen minimal ist. Der vorgeschlagene, getaktete Verstärker arbeitet eingangsseitig immer im gleichen Arbeitspunkt, so dass auch hier der Einfluss parasitärer Größen minimal ist. Entsprechend dem bisher beschriebenen Vorschlag wird die Spanungsreferenz von außen zugeführt und wird im Differenzverstärker (V) und im Analog-zu-Digital-Wandler (ADC) benutzt, um den vollen Aussteuerbereich für positive Eingangsspannungen zu erhalten. Hiervon kann abgewichen werden. Der Differenzverstärker kann mit der halben Referenzspannung des Analog-zu-Digital-Wandlers (ADC) betrieben werden, um auch negative Eingangsdifferenzspannungen am Analog-zu-Digital-Wandlers (ADC) abbilden zu können.
• Bevorzugt kann die gewählte Ausgangsgleichtaktspannung die Referenz für den nachfolgenden Analog-zu-Digital-Wandler (ADC) bilden, so dass der volle Aussteuerbereich zur Verfügung steht. In der Topologie der Schaltung begründet sich auch die eingebaute Differentiell-nach-Single-Ended-Wandlung ohne den Nachteil eines dadurch entstehenden Offsets. Des Weiteren wird kein aufwändiger Chopper-Verstärker mit anschließendem Filter für die Eliminierung des Offsets benötigt.
• Die Taktung erfolgt nur bei Wandlung. Das bedeutet, dass als Taktung wird nur ein Phasenwechsel pro Wandlung benötigt wird, so dass ein minimaler Eingangsstrom gewährleistet ist. Dieser ist auch direkt proportional zur Eingangsdifferenzspannung, so dass im kritischsten Punkt von sehr kleinen Eingangsdifferenzen auch der Eingangsstrom minimal ist.
• Parasitäre Kapazitäten am Eingang stören das Ergebnis nicht, da sie nicht Teil des Ladungspfades sind. Die parasitäre Kapazität am Differenzverstärkereingang ist ebenfalls nicht relevant, da sich die Spannung an diesem Punkt während der Wandlung nicht ändert. Die parasitäre Kapazität am Ausgang des Differenzverstärkers (V) hat durch den niederohmigen Differenzverstärkerausgang ebenso keinen Einfluss. Es zeigt sich demnach eine geringe Beeinflussung durch parasitäre Pfade innerhalb der Schaltung.
• Durch die einfache Struktur aus nur einem Differenzverstärker (V), zwei Kapazitäten (C1, C2) und wenigen Schaltern (P1 bis P8) ist die Struktur auch deutlich kleiner als bisherige Lösungen und gleichzeitig deutlich performanter. Die Vorteile sind hierauf aber nicht beschränkt.
• Figurenliste
• 1 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der dritten Variante ohne Bus-Shunt-Widerstand.
• 2 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der dritten Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS).
• 3 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der dritten Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS) in der ersten Phase (ϕ1).
• 4 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der dritten Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS) in der zweiten Phase (ϕ2).
• 5 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der vierten Variante.
• 6 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der vierten Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS).
• 7 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der vierten Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS) in der ersten Phase (ϕ1).
• 8 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der vierten Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS) in der zweiten Phase (ϕ2).
• 9 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der fünften Variante.
• 10 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der fünften Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS).
• 11 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der fünften Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS) in der ersten Phase (ϕ1).
• 12 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der fünften Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS) in der zweiten Phase (ϕ2).
• Beschreibung der Figuren
• Figur 1
• 1 zeigt beispielhaft vereinfacht und schematisch die vorgeschlagene getaktete Verstärkerschaltung in der dritten Variante. Der erste Schalter (P1) ist mit dem negativen Schaltungseingang (IN) und einem ersten Anschluss der ersten Kapazität (C1) verbunden. Der zweite Schalter (P2) ist mit dem positiven Schaltungseingang (IP) und dem ersten Anschluss der ersten Kapazität (C1) verbunden. Der zweite Anschluss der ersten Kapazität (C1) ist mit dem negativen Eingang (-) des Differenzverstärkers (V) verbunden. Der negative Eingang des Differenzverstärkers (V) ist mit einem ersten Anschluss der zweiten Kapazität (C2) verbunden und mit einem ersten Anschluss des dritten Schalters (P3) verbunden. Der zweite Anschluss des dritten Schalters (P3) und der zweite Anschluss der zweiten Kapazität (C2) sind mit dem Ausgang des Differenzverstärkers (V) verbunden. Der positive Anschluss des Differenzverstärkers (V) ist mit dem Bezugspotenzial (VREFH) verbunden. Der Ausgang des Differenzverstärkers (V) ist außerdem mit dem Eingang des Analog-zu-Digital-Wandlers (ADC) verbunden. Der Analog-zu-Digitalwandler (ADC) wird mit einem Takt (CLK) getaktet, der in einem festen Phasenverhältnis zu dem ersten Phasensignal zur Signalisierung der ersten Phase (ϕ1) und zu dem zweiten Phasensignal zur Signalisierung der zweiten Phase (ϕ2) steht. Der erste Schalter (P1) und der dritte Schalter (P3) schließen in der ersten Phase (ϕ1) und öffnen in der zweiten Phase (ϕ2). Der zweite Schalter schließt in der zweiten Phase (ϕ2) und öffnet in der ersten Phase (ϕ1). Der Analog-zu-Digitalwandler (ADC) wandelt den Potenzialwert an seinem Eingang in einem digitalisierten Messwert innerhalb der zweiten Phase (ϕ2) um und gibt diesen bevorzugt über einen Datenbus (DB) aus.
• Figur 2
• Die 2 entspricht in weiten Teilen der 1. Sie zeigt die vorgeschlagene getaktete Verstärkerschaltung in der dritten Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS). Die Spannung am Shunt-Widerstand (RS) wird über zwei Zuleitungswiderstände (RP, RN) und eine Kopplungskapazität (CK) z.B. der Zuleitung mit dem positiven Schaltungseingang (IP) und dem negativen Schaltungseingang (IN) verbunden.
• Figur 3
• Die 3 entspricht der 2. Nun sind die Schalterstellungen in der ersten Phase (ϕ1) eingezeichnet. Der erste Schalter (P1) und der dritte Schalter (P3) sind nun geschlossen. Die zweite Kapazität (C2) wird auf die Kapazitätsspannung V(C2)=OV entladen. Die erste Kapazität (C1) wird auf die Kapazitätsspannung $$\text{V}\left(\text{C1}\right)=\text{V}\left(\text{VREFH}\right)-\text{V}\left(\text{OFFSET}\right)-\text{V}\left(\text{IN}\right)$$

  

  aufgeladen. Die Ausgangsspannung des Differenzverstärkers (V) ist dann: $$\text{V}\left(\text{OUT}\right)=\text{V}\left(\text{VREFH}\right)-\text{V}\left(\text{OFFSET}\right)$$

  
• Figur 4
• Die 4 entspricht der 2. Nun sind die Schalterstellungen in der zweiten Phase (ϕ2) eingezeichnet. Der zweite Schalter (P2) ist nun geschlossen.
• Die erste Kapazität (C1) wird nun auf die Spannung $$\text{V}\left(\text{C1}\right)=\text{V}\left(\text{VREFH}\right)-\text{V}\left(\text{OFFSET}\right)-\text{V}\left(\text{IP}\right)$$

  

  umgeladen.
• Die Spannung über die zweite Kapazität (C2) beträgt dann: $$\text{V}\left(\text{C2}\right)=\left(\text{V}\left(\text{IP}\right)-\text{V}\left(\text{IN}\right)\right)\ast \text{C1/C}2$$

  
• Die Ausgangsspannung des Differenzverstärkers (V) beträgt dann: $$\text{V}\left(\text{OUT}\right)=\text{V}\left(\text{VREFH}\right)-\left(\text{V}\left(\text{IP}\right)-\text{V}\left(\text{IN}\right)\right)\ast \text{C1/C}2-\text{V}\left(\text{OFFSET}\right)$$

  
• Somit kann der Spannungsabfall über den Shunt-Widerstand (RS) mit einer sehr gut fertigungstechnisch einstellbaren Verstärkung von C1/C2 erfasst werden.
• Figur 5
• 5 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der vierten Variante. Sie entspricht weitestgehend der 1 mit dem Unterschied, dass der zweite Anschluss der zweiten Kapazität nun in der ersten Phase (ϕ1) mit dem Bezugspotenzial (VREFH) und in der zweiten Phase (ϕ2) mit dem Ausgang des Differenzverstärkers (V) verbunden wird.
• Figur 6
• Die 6 entspricht in weiten Teilen der 5. Sie zeigt die vorgeschlagene getaktete Verstärkerschaltung in der vierten Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS). Die Spannung am Shunt-Widerstand (RS) wird über zwei Zuleitungswiderstände (RP, RN) und eine Kopplungskapazität (CK) z.B. der Zuleitung mit dem positiven Schaltungseingang (IP) und dem negativen Schaltungseingang (IN) verbunden.
• Figur 7
• Die 7 entspricht der 6. Nun sind die Schalterstellungen in der ersten Phase (ϕ1) eingezeichnet. Der erste Schalter (P1) und der dritte Schalter (P3) und der fünfte Schalter (P5) sind nun geschlossen. Die zweite Kapazität (C2) wird auf die Kapazitätsspannung $$\text{V}\left(\text{C2}\right)=\text{V}\left(\text{OFFSET}\right)$$

  

  geladen. Die erste Kapazität (C1) wird auf die Kapazitätsspannung $$\text{V}\left(\text{C1}\right)=\text{V}\left(\text{VREFH}\right)-\text{V}\left(\text{OFFSET}\right)-\text{V}\left(\text{IN}\right)$$

  

  aufgeladen. Die Ausgangsspannung des Differenzverstärkers (V) ist dann: $$\text{V}\left(\text{OUT}\right)=\text{V}\left(\text{VREFH}\right)-\text{V}\left(\text{OFFSET}\right)$$

  
• Figur 8
• Die 8 entspricht der 6. Nun sind die Schalterstellungen in der zweiten Phase (ϕ2) eingezeichnet. Der zweite Schalter (P2) und der vierte Schalter (P4) sind nun geschlossen.
• Die erste Kapazität (C1) wird nun auf die Spannung $$\text{V}\left(\text{C1}\right)=\text{V}\left(\text{VREFH}\right)-\text{V}\left(\text{OFFSET}\right)-\text{V}\left(\text{IP}\right)$$

  

  umgeladen.
• Die Spannung über die zweite Kapazität beträgt dann: $$\text{V}\left(\text{C2}\right)=\left(\text{V}\left(\text{IP}\right)-\text{V}\left(\text{IN}\right)\right)\ast \text{C1/C}2+\text{V}\left(\text{OFFSET}\right)$$

  
• Die Ausgangsspannung des Differenzverstärkers (V) beträgt dann: $$\text{V}\left(\text{OUT}\right)=\text{V}\left(\text{VREFH}\right)-\left(\text{V}\left(\text{IP}\right)-\text{V}\left(\text{IN}\right)\right)\ast \text{C1/C}2$$

  

  Somit kann der Spannungsabfall über den Shunt-Widerstand (RS) nun jedoch offsetfrei mit einer sehr gut fertigungstechnisch einstellbaren Verstärkung C1/C2 erfasst werden.
• Figur 9
• 9 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der fünften Variante. Sie entspricht weitestgehend der 5. Statt des vierten Schalters (P4) und des fünften Schalters (P6) wird nun jedoch ein Umschalter (P6) als sechster Schalter (P6) verwendet.
• Figur 10
• 10 zeigt die vorgeschlagene getaktete Verstärkerschaltung in der fünften Variante mit einer beispielhaften Beschaltung zur Vermessung eines Shunt-Widerstandes (RS). Sie entspricht im Wesentlichen der 6. Statt des vierten Schalters (P4) und des fünften Schalters (P6) wird nun jedoch ein Umschalter (P6) verwendet.
• Figur 11
• Die 11 entspricht der 10. Nun sind die Schalterstellungen in der ersten Phase (ϕ1) eingezeichnet. Der erste Schalter (P1) und der dritte Schalter (P3) sind nun geschlossen. Der sechste Schalter (P6) verbindet den zweiten Anschluss der zweiten Kapazität (C2) nun mit dem Bezugspotenzial (VREFH). Die zweite Kapazität (C2) wird auf die Kapazitätsspannung $$\text{V}\left(\text{C2}\right)=\text{V}\left(\text{OFFSET}\right)$$

  

  geladen. Die erste Kapazität (C1) wird auf die Kapazitätsspannung $$\text{V}\left(\text{C1}\right)=\text{V}\left(\text{VREFH}\right)-\text{V}\left(\text{OFFSET}\right)-\text{V}\left(\text{IN}\right)$$

  

  aufgeladen. Die Ausgangsspannung des Differenzverstärkers (V) ist dann: $$\text{V}\left(\text{OUT}\right)=\text{V}\left(\text{VREFH}\right)-\text{V}\left(\text{OFFSET}\right)$$

  
• Figur 12
• Die 12 entspricht der 10. Nun sind die Schalterstellungen in der zweiten Phase (ϕ2) eingezeichnet. Der zweite Schalter (P2) ist nun geschlossen. Der sechste Schalter (P6) verbindet nun den zweiten Anschluss der zweiten Kapazität (C2) mit dem Ausgang des Differenzverstärkers (V).
• Die erste Kapazität (C1) wird nun auf die Spannung $$\text{V}\left(\text{C1}\right)=\text{V}\left(\text{VREFH}\right)-\text{V}\left(\text{OFFSET}\right)-\text{V}\left(\text{IP}\right)$$

  

  umgeladen.
• Die Spannung über die zweite Kapazität beträgt dann: $$\text{V}\left(\text{C2}\right)=\left(\text{V}\left(\text{IP}\right)-\text{V}\left(\text{IN}\right)\right)\ast \text{C1/C}2+\text{V}\left(\text{OFFSET}\right)$$

  
• Die Ausgangsspannung des Differenzverstärkers (V) beträgt dann: $$\text{V}\left(\text{OUT}\right)=\text{V}\left(\text{VREFH}\right)-\left(\text{V}\left(\text{IP}\right)-\text{V}\left(\text{IN}\right)\right)\ast \text{C1/C}2$$

  

  Somit kann der Spannungsabfall über den Shunt-Widerstand (RS) nun jedoch offsetfrei mit einer sehr gut fertigungstechnisch einstellbaren Verstärkung C1/C2 erfasst werden.
• Bezugszeichenliste

+

positiver Eingang des Differenzverstärkers (V);

-

negativer Eingang des Differenzverstärkers (V);

ADC

Analog-zu-Digitalwandler;

C1

erste Kapazität;

C2

zweite Kapazität;

CK

parasitäre Koppelkapazität einer Zuleitung;

CLK

Takt des Analog-zu-Digital-Wandlers;

DB

Datenbus;

EDB

Eindrahtdatenbus;

IP

positiver Schaltungseingang;

IN

negativer Schaltungseingang;

ϕ1

erstes Phasensignal der ersten Phase bzw. erste Phase;

ϕ2

zweites Phasensignal der zweiten Phase bzw. zweite Phase;

P1

erster Schalter;

P2

zweiter Schalter;

P3

dritter Schalter;

P4

vierter Schalter;

P5

fünfter Schalter;

P6

sechster Schalter, der ein Umschalter ist;

P7

siebter Schalter;

P8

achter Schalter;

RN

zweiter Zuleitungswiderstand;

RP

erster Zuleitungswiderstand;

RS

Shunt-Widerstand;

V

Differenzverstärker;

VREFH

Bezugspotenzial (bzw. Bezugspotenzialleitung);

• ZITATE ENTHALTEN IN DER BESCHREIBUNG
• Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
• Zitierte Patentliteratur
• DE 102019131258 [0001]
• US 2018/0062595 A1 [0005]
• EP 2520942 A2 [0005]

Claims (4)

1. Messvorrichtung zur Erfassung eines digitalisierten Wertes für den Busstrom innerhalb der Eindrahtdatenbusleitung eines Eindrahtdatenbusses (EDB), - mit einer ersten Kapazität (C1) und - mit einer zweiten Kapazität (C2) und - mit einem Differenzverstärker (V), - wobei der Differenzverstärker (V) einen positiven Eingang (+) und einen negativen Eingang (-) aufweist und - wobei der Differenzverstärker (V) eine Eingangsoffsetspannung aufweist, die auch 0V sein kann, und - mit einem Bezugspotenzial (VREFH) und - mit einem positiven Schaltungseingang (IP) und - mit einem negativen Schaltungseingang (IN) und - mit einem Analog-zu-Digitalwandler (ADC) und - mit einem ersten Zuleitungswiderstand (RP) und - mit einem zweiten Zuleitungswiderstand (RN) und - mit einer Koppelkapazität (CK) und - mit einem Bus-Shunt-Widerstand (RS) und - mit einem Eindrahtdatenbus (EDB), - wobei der Analog-zu-Digitalwandler (ADC) mit einem Takt des Analog-zu-Digital-Wandlers (ADC) getaktet ist und - wobei der Bus-Shunt-Widerstand einen ersten Anschluss und einen zweiten Anschluss aufweist und - wobei der Eindrahtdatenbus (EDB) in einen ersten Teil des Eindrahtdatenbusses (EDB) und in einen zweiten Teil des Eindrahtdatenbusses (EDB) geteilt ist und - wobei der Bus-Shunt-Widerstand (RS) so in den Eindrahtdatenbus (EDB) eingefügt ist, - dass der erste Anschluss des Bus-Shunt-Widerstands (RS) mit dem ersten Teil des Eindrahtdatenbusses (EDB) verbunden ist und - dass der zweite Anschluss des Bus-Shunt-Widerstands (RS) mit dem zweiten Teil des Eindrahtdatenbusses (EDB) verbunden ist, - sodass der Busstrom des Eindrahtdatenbusses (EDB) einen Spannungsabfall über den Bus-Shunt-Widerstand (RS) hervorruft, und - wobei der erste Anschluss des Bus-Shunt-Widerstands (RS) über einen ersten Zuleitungswiderstand (RP) mit dem positiven Schaltungseingang (IP) verbunden ist und - wobei der zweite Anschluss des Bus-Shunt-Widerstands (RS) über einen zweiten Zuleitungswiderstand (RN) mit dem negativen Schaltungseingang (IN) verbunden ist und - wobei die Taktung der getakteten Schaltung eine erste zeitliche Phase (ϕ1) und eine zweite zeitliche Phase (ϕ2) aufweist, die jeweils während der Dauer des Betriebs aufeinander folgen, und - wobei in der ersten Phase (ϕ1) die erste Kapazität (C1) mit der Summe aus der Eingangsoffsetspannung des Differenzverstärkers (V) und der Potenzialdifferenz des Potenzials am positiven Schaltungseingang (IP) zum Bezugspotential (VREFH) geladen wird und - wobei in der ersten Phase (ϕ1) die zweite Kapazität (C2) mit der Eingangsoffsetspannung des Differenzverstärkers (V) geladen wird und - wobei in der zweiten Phase (ϕ2) die erste Kapazität (C1) um die Spannungsdifferenz aus dem Potenzial am positiven Schaltungseingang (IP) minus dem Potenzial am negativen Schaltungseingang (IN) umgeladen wird und - wobei in der zweiten Phase (ϕ2) die verschobene Ladung in der zweiten Kapazität (C2) gespeichert wird und - wobei in der zweiten Phase(ϕ2) der Betrag der Ausgangsspannung des Verstärkers (V) bezogen auf das Bezugspotential (VREFH) die Eingangsspannungsdifferenz im Wesentlichen der Betrag der Potenzialdifferenz zwischen dem Potenzial am positiven Schaltungseingang (IP) minus dem Potenzial am negativen Schaltungseingang (IN) multipliziert mit dem Verhältnis des ersten Kapazitätswerts der ersten Kapazität (C1) zum zweiten Kapazitätswert der zweiten Kapazität (C2) abzüglich der Eingangsoffsetspannung des Differenzverstärkers (V) ist. - wobei die getaktete Schaltung den Analog-zu-Digital-Wandler (ADC) umfasst und - wobei das Bezugspotential (VREFH) des Verstärkers das Bezugspotential des getakteten Analog-zu-Digital-Umsetzers (ADC) ist und - wobei der Ausgang des Differenzverstärkers (V) mit dem Eingang des Analog-zu-Digitalwandlers (ADC) verbunden ist und - wobei die zeitliche Phasenlage der ersten Phase und die Phasenlage der zweiten Phase zumindest zeitweise in einem festen zeitlichen Phasenverhältnis und/oder zumindest zeitweise synchron zum besagten Takt eines getakteten Analog-zu-Digital-Wandlers (ADC) sind und - wobei der Analog-zu-Digital-Wandler (ADC) den Wert des Ausgangssignals am Ausgang des Differenzverstärkers (V) in einen digitalen Wert für den Busstrom durch den Eindrahtdatenbus (EDB) wandelt und als digitalisierten Wertes für den Busstrom innerhalb der Eindrahtdatenbusleitung eines Eindrahtdatenbusses (EDB) ausgibt und/ speichert und/oder bereithält.
2. Messvorrichtung nach Anspruch 1, - wobei die erste Kapazität (C1) durch die Parallelschaltung mehrerer einzelner, in gleicher Weise ausgeführter Teilkapazitäten gebildet ist und die zweite Kapazität (C2) durch Reihenschaltung mehrerer solcher Teilkapazitäten gebildet ist.
3. Messvorrichtung nach einem oder mehreren der Ansprüche 1 bis 2, - wobei die erste Kapazität (C1) eine Zusammenschaltung von zumindest zwei Teilkapazitäten ist und - wobei die getaktete Schaltung einen siebten Schalter (P7) aufweist und - wobei die Verstärkung der Schaltung eingestellt werden kann, indem der erste Kapazitätswert der ersten Kapazität (C1) mittels des siebten Schalters (P7) durch Überbrücken oder Abtrennen einer oder mehrerer Teilkapazitäten der ersten Kapazität (C1) modifiziert wird.
4. Getaktete Schaltung nach einem oder mehreren der Ansprüche 1 bis 3, - wobei die zweite Kapazität (C2) eine Zusammenschaltung von zumindest zwei Teilkapazitäten ist und - wobei die getaktete Schaltung einen achten Schalter (P8) aufweist und - wobei die Verstärkung der Schaltung eingestellt werden kann, indem der zweite Kapazitätswert der zweiten Kapazität (C2) mittels des achten Schalters (P8) durch Überbrücken oder Abtrennen einer oder mehrerer Teilkapazitäten der zweiten Kapazität (C2) modifiziert wird.

Images