DE102020118068A1

DE102020118068A1 - Synchronisation eines netzwerkgeräts für die drahtlose kommunikation, insbesondere eines netzwerk-endgeräts, in einem drahtlosnetzwerk

Info

Publication number: DE102020118068A1
Application number: DE102020118068.3A
Authority: DE
Inventors: Axel Sikora; Alexey Romanov; Francesco Gringoli
Original assignee: HOCHSCHULE OFFENBURG; Mirea Russian Technological Univ; Mirea Russian Technological University
Current assignee: HOCHSCHULE OFFENBURG; Mirea Russian Technological Univ; Mirea Russian Technological University
Priority date: 2020-05-18
Filing date: 2020-07-08
Publication date: 2021-11-18
Also published as: RU2738446C1

Abstract

Die Erfindung betrifft ein Verfahren zur Synchronisation eines Netzwerkgeräts für die drahtlose Kommunikation, insbesondere eines Netzwerk-Endgeräts, in einem Drahtlosnetzwerk, wobei das Netzwerkgerät einen integrierten Schaltkreis für die drahtlose Kommunikation (IWC), eine Synchronisationsevent-Detektoreinrichtung (SED) für das Detektieren von Synchronisationsevents, einen steuerbaren Clock-Generator (CCG) für das Erzeugen eines synchronisierten Zeitsignals TCCGund eine Synchronisationssteuereinrichtung (SCD) zur Steuerung des Synchronisationsvorgangs des Netzwerkgeräts umfasst. In dem Netzwerkgerät werden während einer Synchronisationsphase folgende Verfahrensschritte durchgeführt: Zunächst wird ein Synchronisations-Frame empfangen und ein Synchronisations-Timestamp TAPdetektiert. Anschließend wird ein Timestamp TBmittels einer im IWC enthaltenen IWC-Clock erzeugt, der die Empfangszeit des Synchronisations-Frames definiert. In einem weiteren Schritt wird an einem Port des IWC ein Potenzialwechsel erzeugt, der einen Synchronisationsevent darstellt. Weiterhin wird ein Timestamp TSEmittels der IWC-Clock erzeugt, der den Zeitpunkt des Synchronisationsevents definiert. Die SED detektiert den Synchronisationsevent durch Auswerten der zeitlichen Länge des Potenzialwechsels des Ports des IWC und erzeugt einen Timestamp TSunter Verwendung des synchronisierten Zeitsignals TCCG, wobei der Timestamp TSdenselben Zeitpunkt des Synchronisationsevents definiert wie der Timestamp TSE. Die Timestamps TAP, TB, TSEund TS, die mittels Verarbeitung von ein oder mehreren Synchronisationsevent-Frames gemäß den Schritten (a) bis (d) ermittelt wurden, werden dann zur Synchronisierung des vom CCG erzeugten synchronisierten Zeitsignals TCCGauf das Master-Zeitsignal verwendet.

Description

Die Erfindung betrifft ein Verfahren zur Synchronisation eines Netzwerkgeräts für die drahtlose Kommunikation, insbesondere eines Netzwerk-Endgeräts, in einem Drahtlosnetzwerk, wobei das Netzwerkgerät einen integrierten Schaltkreis für die drahtlose Kommunikation (Integrated Wireless Chip; IWC), eine Synchronisationsevent-Detektoreinrichtung (Synchronisation Event Detector; SED) für das Detektieren von Synchronisationsevents, einen steuerbaren Clock-Generator (Controllable Clock Generator; CCG) für das Erzeugen eines synchronisierten Zeitsignals T_CCG und eine Synchronisationssteuereinrichtung (Synchronization Control Device; SCD) zur Steuerung des Synchronisations-vorgangs des Netzwerkgeräts umfasst. Weiterhin betrifft die Erfindung ein Netzwerkgerät, in welchem das Verfahren implementiert ist, sowie ein Drahtlos-netzwerk mit derartigen Netzwerkgeräten.
Heute ist Time-Sensitive Networking (TSN) der vielversprechendste herstellerunabhängige zeitdeterministische Kommunikationsansatz für industrielle Anwendungen. TSN bezeichnet eine Reihe von Standards, an denen die Time-Sensitive Networking Task Group arbeitet, die Teil der IEEE 802.1-Arbeitsgruppe ist. TSN umfasst zwei Hauptkomponenten: zum einen ein von IEEE 1588 abgeleitetes Protokoll für die Synchronisation von Geräten mit einer Genauigkeit im Sub-Mikrosekundenbereich und zum anderen eine Reihe von Techniken zur Durchsetzung der QoS-Planung von Echtzeit-Nachrichten hoher Priorität. In Anbetracht seiner Vorteile ist zu erwarten, dass TSN langfristig die Mehrheit der derzeitigen industriellen Feldbusse ersetzen wird und ein vereinheitlichtes Kommunikationsmodell für eine breite Palette von Industriegeräten bietet. Da rein drahtgebundene Kommunikationsnetze Einschränkungen bzgl. des Installationsaufwands, der Verbindung beweglicher Teile sowie der Miniaturisierung der Baugruppen aufweisen, werden hybride Lösungen auf der Basis eines drahtgebundenen Backbones und mehrerer Inseln mit drahtlos kommunizierenden Netzknoten in Betracht gezogen.
Forschungen und Entwicklungen des letzten Jahrzehnts haben gezeigt, dass drahtlose Kommunikation in verschiedenen Bereichen der industriellen Automation, einschließlich Robotik, Smart Grids, großflächiger Sensornetzwerke etc., auch in sehr anspruchsvollen elektromagnetischen Umgebungen eingesetzt werden kann. Auch in solchen Umgebungen kann die drahtlose Kommunikation gemäß IEEE 802.11 eine mit drahtgebundenen Ethernet-Netzwerken vergleichbare Bandbreite erreichen, insbesondere im Falle des IEEE 802.11ax (Wi-Fi 6)-Standards der nächsten Generation. Dies macht die IEEE 802.11-Standards zu vielversprechenden Kandidaten für drahtlose TSN-Erweiterungen.
Dennoch kann die zeitliche Synchronisierung mehrerer Geräte und die Planung von Nachrichten mit hoher Priorität über ein drahtloses Netzwerk schwierig sein: In einem kabelgebundenen Netzwerk hat jeder Netzknoten ein dediziertes Kabel als eigenes Übertragungsmedium zur Verfügung. Im Gegensatz dazu teilen sich drahtlos kommunizierende Geräte dasselbe Kommunikationsmedium und steuern den Zugriff über die Distributed Coordination Function (DCF), einem Mechanismus der IEEE 802.11-Standards, mit dem der nicht-deterministische Zugriff von mehreren Teilnehmern auf das betreffende Funknetz geregelt wird. Ein derartiger Zugriff kann jedoch zu nicht vorhersehbaren Backoff-Zeiten führen. Die Verwendung weniger populärer Frequenzbänder und Kanalsprungverfahren können solche Probleme teilweise mildern. Diese Vorgehensweise führt in der Regel aber zu teurer kundenspezifischer Hardware und lässt sich nicht gut auf größere Netzwerke skalieren.
Massive Kollisionen und erneute Übertragungen können durch die Planung von Nachrichten mit spezifischen Datenverbindungs- oder Anwendungsschichtprotokollen über die PHY-Schicht des Standards IEEE802.11 vermieden werden. All diese Ansätze können die Kollisionswahrscheinlichkeit signifikant reduzieren und die Echtzeit-Eigenschaften verbessern. Die Mehrzahl der Scheduling-Methoden, mit Ausnahme der Token-basierten, benötigen dedizierte Synchronisationsmechanismen, die viel empfindlicher auf Paketverluste reagieren als anderer Traffic. Ethernet TSN übernimmt die IEEE 1588-basierte Zeitsynchronisation, deren Genauigkeit durch das präzise Timestamping in beiden Richtungen von Frames garantiert wird, die von TSN-Switches mit stabiler Transportlatenz geliefert werden.
Für industrielle Anwendungen werden oft Low Cost IWCs (Integrated Wireless Chip; integrierter Schaltkreis für die drahtlose Kommunikation) eingesetzt, die beispielsweise in einem Platinen-Computer enthalten sein können. Derartige IWCs sind in der Regel als System-on-α-Chip (SoC) realisiert und können mehrere Prozessoren, Analog-Digital-Wandler-Module und Digital-Analog-Wandler-Module, Modulatoren und Demodulatoren, sowie Verstärker für das Aussenden und das Empfangen des Drahtlossignals beinhalten. Ein SoC integriert sowohl das PHY- als auch das MAC-Modul in einem einzigen Mikrochip. Hierdurch wird eine kostengünstige und energieeffiziente Realisierung erreicht. Gleichzeitig wird jedoch der direkte Zugriff von Entwicklern auf das PHY-Modul unmöglich, wodurch kaum ausreichend genaue Timestamps für gesendete und empfangene Frames erhalten werden können; diese sind jedoch für eine ausreichend genaue Synchronisierung erforderlich. Der Zugriff über externe Schnittstellen auf das PHY-Modul zur Erzeugung von Timestamps für vorgegebene Frames erzeugt einen derart großen Jitter, dass derartige Timestamps für eine Synchronisierung kaum brauchbar sind. Der Jitter wird dabei insbesondere beeinflusst durch die Netzwerk- und Prozessorauslastung.
Eine Lösung dieses Problems wird in A. M. Romanov et al. „High Precision Synchronization between Commercial WiFi-ICs and External Device", 2019, 16th Workshop on Positioning, Navigation and Communications (WPNC), pp. 1-6 beschrieben. Hier wird ein spezielles Verfahren und eine geeignete Hardware angegeben, wodurch eine Synchronisierung der in einem kostengünstigen, im Halbduplexverfahren arbeitenden IEEE 802.11-IWC (Integrated Wireless Chip) enthaltenen Clock mit einer externen Clock, die in einer spezifischen externen Hardware enthalten ist, ermöglicht wird. Die externe Hardware kann dabei insbesondere (im Wesentlichen) mittels eines FPGA (Field Programmable Gate Array) realisiert sein. Für die Synchronisierung wird dabei eine hochgenaue Ausgangsfunktion des IWC verwendet, die auch von extern zugänglich ist. Zur Synchronisierung werden extrem kurze Frames (Ultra Short Frames, USF) erzeugt. Dem Start-Zeitpunkt eines USF wird sowohl ein mittels der Clock des IWC erzeugter Timestamp als auch ein mittels der Clock der externen Hardware erzeugter Timestamp zugeordnet. Diese Wertepaare von Timestamps, die jeweils denselben Zeitpunkt (jedoch mittels der beiden verschiedenen Clocks) kennzeichnen, werden dann unter Anwendung eines spezifischen Algorithmus zur Synchronisierung der beiden Clocks verwendet.
Die Autoren dieses Standes der Technik haben dabei erkannt, dass die meisten kommerziell erhältlichen, kostengünstigen IWCs eine spezielle Eigenschaft aufweisen, die zur Synchronisierung verwendet werden kann: Derartige IWCs sind zur Datenübertragung im Halbduplex ausgebildet. Dabei wird offensichtlich der Eingangsport des Empfängerteils, an dem der IWC im Empfangsmodus sein analoges Empfangssignal erhält, im Sendemodus auf Nullpotenzial gezogen, wohl um ein Empfangen des eigenen Sendesignals zu vermeiden. Im Empfangsmodus weist dieser Port ein von Null verschiedenes Potenzial auf, beispielsweise 600 mV. Die Autoren haben herausgefunden, dass die Schaltvorgänge, die beim Übergang vom Empfangsmodus zum Sendemodus und umgekehrt ausgelöst werden, mit hoher Präzision erfolgen. Jeder dieser Schaltvorgänge kann somit als Synchronisationsereignis verwendet werden, dem von der Clock des IWC und der externen Clock jeweils ein Timestamp zugeordnet wird. Dieses Timestamping wird vom IWC mittels einer in diesem als Hardware integrierten Funktionalität vorgenommen, wobei diese Timestamps nur für die Synchronisation von IWCs untereinander, nicht jedoch zur Synchronisation eines IWC mit einer externen Hardware desselben Geräts vorgesehen sind. Auf diese Weise kann eine hochgenaue Synchronisation der externen Clock mit der Clock des IWC realisiert werden.
An dieser Stelle sei darauf hingewiesen, dass es sich in der vorliegenden Beschreibung bei einem Timestamp um einen Zeitwert handelt, der beispielsweise dem Zählerstand eines Zählers mit N Stellen entsprechen kann. Ein solcher Timestamp kann somit eine Zeit darstellen, deren Nullpunkt dem Start des betreffenden Zählers entspricht. Beispielsweise kann der in einem Timestamp enthaltene Zeitwert, der von einem als Master fungierenden Gerät, beispielsweise einem Access Point (AP) eines drahtlosen Netzwerks, erzeugt wird, in einem Initialisierungsprozess des Geräts auf Null gesetzt werden. Im Folgenden wird der Begriff „Timestamp“, abhängig vom jeweiligen Kontext, entweder als der betreffende zeitliche Wert oder als die betreffende Bitfolge verstanden, die in einem entsprechenden Frame, beispielsweise in einem in einem IEEE 802.11-Netzwerk übertragenen Beacon Frame, enthalten ist.
Im Stand der Technik bekannte Drahtlosnetzwerke bzw. Netzwerkgeräte für die drahtlose Kommunikation weisen den Nachteil auf, dass bei Verwendung von kostengünstigen IWC, die keinen externen Zugriff auf darin enthaltene Timer bzw. Clocks ermöglichen, keine ausreichende Genauigkeit bei der Synchronisation auf ein von einer zentralen Clock erzeugtes Zeitsignal möglich ist.
Ausgehend von diesem Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur Synchronisierung von Geräten, die als Netzwerkknoten in einem Drahtlosnetzwerk fungieren, zu schaffen, das einfach und mit kostengünstiger Hardware realisierbar ist und eine ausreichende Synchronisationsgenauigkeit erreicht. Weiterhin liegt der Erfindung die Aufgabe zugrunde, eine einfache und kostengünstige Vorrichtung in Form eines Netzwerkgeräts zu schaffen, welche das Implementieren des Verfahrens ermöglicht, sowie ein Drahtlosnetzwerk mit derartigen Netzwerkgeräten.
Die Erfindung löst diese Aufgaben mit den Merkmalen der Patentansprüche 1 und 14 sowie 17.
Die Erfindung geht von der Erkenntnis aus, dass viele kostengünstige, insbesondere im Halbduplex arbeitende IWCs einen Port aufweisen, der nach dem Empfang eines Synchronisations-Frames einen Potenzialwechsel erzeugen kann, der als Synchronisationsevent verwendet werden kann bzw. einen Synchronisationsevent darstellt. Dabei kann der den Synchronisationsevent darstellende Potenzialwechsel die Anfangs- oder Endflanke eines Impulses sein, der an dem betreffenden Port als Reaktion auf den Empfang eines Synchronisations-Frames erzeugt wird. Dabei kann es sich selbstverständlich um einen positiven Impuls, d. h. um einen Impuls mit positiver (steigender) Anfangs- und negativer (fallender) Endflanke handeln.
Der betreffende Port, an welchem Synchronisationsevents erzeugt werden, kann ein speziell zu diesem Zweck vorgesehener Port des IWC sein. Insbesondere in diesem Fall kann auch jeder Potenzialwechsel, d. h. jede steigende oder fallende Flanke, einen Synchronisationsevent darstellen, wobei als Reaktion auf den Empfang eines Synchronisations-Frames jeweils ein Potenzialwechsel vorgenommen wird, ohne dass nach einer vorgegebenen Zeit wieder auf ein Ausgangspotenzial zurück gewechselt wird.
Als Port, an welchem Synchronisationsevents erzeugt werden, kann jedoch auch ein geeigneter Port des IWC verwendet werden, der bereits zu einem anderen Zweck vorhanden ist. In diesem Fall kann ein Synchronisationsevent dadurch erzeugt werden, dass an diesem Port ein Signal erzeugt wird, welches sich von allen anderen Signalen unterscheidet, die an diesem Port für den jeweils anderen Zweck erzeugt werden. Insbesondere kann in diesem Fall als Reaktion auf den Empfang eines Synchronisations-Frames ein Impuls mit einer vorbestimmten Dauer erzeugt werden, wobei sich die Impulsdauer von der Impulsdauer aller anderen Impulse unterscheidet, die als Signale an diesem Port erzeugt werden. Als Synchronisationsevent kann dann wiederum die Anfangs- oder Endflanke des Impulses verwendet werden.
Beispielsweise wird bei vielen kostengünstigen, im Halbduplex arbeitenden IWCs bei einem Übergang vom Sendemodus in den Empfangsmodus (und umgekehrt) der Eingangsport des Empfangsteils, dem das analoge, gegebenenfalls verstärkte Drahtlos-Eingangssignal zugeführt wird, ein Potenzialwechsel durchgeführt. Während der Port im Empfangsmodus z.B. ein Potenzial von 600 mV aufweist, wird das Potenzial des Ports im Sendemodus auf annähernd 0 V gezogen, um ein Empfangen des selbst gesendeten Signals zu vermeiden.
Anstelle dieses Empfangssignal-Ports kann beispielsweise auch ein Port eines Coexistence-Interface eines IWC verwendet werden, um Synchronisationsevents zu erzeugen. Bei diesem Port des Coexistence-Interface kann es sich um einen Port handeln, der ein erstes Potenzial (z.B. ein high-Potenzial) aufweist, wenn der IWC aktiv ist (d.h. sendet oder empfängt) und ein zweites Potenzial, wenn der IWC inaktiv ist. Das Signal dieses Ports des Coexistence-Interface ist einer weiteren drahtlosen Sende- und Empfangsvorrichtung, z.B. einer Bluetooth-Kommunikationsvorrichtung, zugeführt, wobei mithilfe dieses Signals festgelegt wird, welche der beiden Kommunikationsvorrichtungen (unter Verwendung desselben Frequenzbandes) kommunizieren darf.
In allen derartigen Fällen kann an dem betreffenden Port als Reaktion auf den Empfang eines Synchronisations-Frames ein Potenzialwechsel, insbesondere ein Impuls, erzeugt werden, wobei der Potenzialwechsel bzw. eine vorgegebene Flanke des Impulses als Synchronisationsevent interpretiert wird. Wie bereits vorstehend erläutert, kann in diesen Fällen, in welchen der betreffende Port auch zu anderen Zwecken verwendet wird, ein Impuls mit einer solchen zeitlichen Dauer erzeugt werden, die sich von der zeitlichen Dauer aller anderen Impulse unterscheidet, die an diesem Port erzeugt bzw. ausgegeben werden.
Die Erzeugung von Potenzialwechseln, die jeweils einen Synchronisationsevent darstellen, kann entweder durch die Software/Firmware oder auch eine geeignete Hardware des IWC als Reaktion auf den Empfang eines Synchronisations-Frames erfolgen oder durch eine entsprechende externe Ansteuerung des IWC. In jedem Fall muss gewährleistet sein, dass Potenzialwechsel, welche Synchronisationsevents darstellen, ausreichend kurzeSchaltzeiten, d. h. eine entsprechend steile Schaltflanke, aufweisen. Darüber hinaus muss gewährleistet sein, dass diese Potenzialwechsel mit einem ausreichend geringen Jitter erzeugt werden. Auf diese Weise ist es möglich, den Potenzialwechsel des Ports zu detektieren und als Synchronisationsevent zu verwenden, welcher die Synchronisation einer, bezogen auf den IWC, externen Clock auf ein Master-Zeitsignal ermöglicht, welches dem Netzwerkgerät durch die Übertragung von Synchronisations-Frames zugeführt wird. Das Master-Zeitsignal kann beispielsweise von einer in einem Access Point eines Drahtlos-Netzwerks enthaltenen Master-Clock erzeugt werden. Die Übertragung des Master-Zeitsignals an das zu synchronisierende Netzwerkgerät erfolgt dabei mittels Timestamps T_AP , die in Synchronisations-Frames enthalten sind. Ein Timestamp T_AP kann beispielsweise so erzeugt werden, dass er den Sende-Zeitpunkt des Starts oder des Endes des Synchronisations-Frames definiert.
Bei Empfang eines Synchronisations-Frames wird vom IWC unter Verwendung einer im IWC enthaltenen Clock ein Timestamp T_B erzeugt, wobei der Timestamp T_B denselben Zeitpunkt innerhalb des Synchronisations-Frames definiert, wie der Timestamp T_AP , also beispielsweise das Ende des Synchronisations-Frames (in diesem Fall also den Empfangzeitpunkt des Endes des Synchronisations-Frames). Ist die Signallaufzeit zwischen dem Gerät, beispielsweise dem Access Point, welches den Synchronisations-Frame sendet, und dem zu synchronisierenden Netzwerkgerät bekannt, so können die beiden Timestamps T_AP und T_B zur Synchronisation der IWC-internen Clock und der Master-Clock verwendet werden. Da in einem drahtlosen Netzwerk der Abstand der Netzwerkgeräte von dem betreffenden Access Point üblicherweise gering ist, kann die Signallaufzeit bei der Synchronisierung vernachlässigt werden, da die Signallaufzeit um Größenordnungen kleiner ist als der zulässige Synchronisierungsfehler. Da die Signalübertragung mit Lichtgeschwindigkeit erfolgt, ergibt sich selbst bei einem Abstand von 100 m zwischen dem Access Point und dem betreffenden Netzwerkgerät nur eine Laufzeit von 333 ns, die deutlich geringer ist als der üblicherweise geforderte maximale Synchronisierungsfehler von beispielsweise 2 µs. Ziel der vorliegenden Erfindung ist jedoch nicht eine Synchronisierung der Master-Clock mit der IWC- internen Clock, sondern eine Synchronisierung der Master-Clock mit dem CCG, da zumindest kostengünstige IWCs keine Schnittstelle aufweisen, über welche ein unmittelbarer Zugriff auf die IWC-interne Clock möglich wäre (d. h. ein Zugriff, der im Wesentlichen jitterfrei und ohne wesentliche Verzögerungszeit erfolgen kann). Aus diesem Grund wird erfindungsgemäß mittels des IWC ein Synchronisationsevent erzeugt, dem sowohl ein mittels der IWC-internen Clock erzeugter Timestamp T_SE als auch ein mittels des CCG erzeugter Timestamp Ts zugeordnet wird. Auf diese Weise können erfindungsgemäß die Timestamps T_AP , T_B , T_SE und T_S zur Synchronisation des CCG auf die Master-Clock verwendet werden.
Der Synchronisationsevent wird durch das Überführen des IWC in einen Sendemodus und das Senden eines Synchronisationsevent-Frames mit einer charakteristischen zeitlichen Länge erzeugt, wobei an einem Port des IWC für die Zeitdauer des Synchronisationsevent-Frames ein Potenzialwechsel erzeugt wird. Das Synchronisationsevent selbst kann dabei die Start- oder Endflanke des Potenzialwechsels des maßgeblichen Ports sein. Dem Synchronisationsevent wird dabei vom IWC ein Timestamp T_SE zugeordnet. Gleichzeitig wird der Synchronisationsevent durch die SED detektiert, und die SED ordnet dem Synchronisationsevent unter Verwendung des Zeitsignals des CCG einen Timestamp Ts zu. Damit kann nach jedem Erhalt eines Synchronisations-Frames ein 4-Tupel von Timestamps T_AP , T_B , T_SE und T_S bestimmt werden, welche zur Synchronisierung des vom CCG erzeugten synchronisierten Zeitsignals T_CCG auf das Master-Zeitsignal verwendet werden.
Die Erfindung gewährleistet auf diese Weise eine sehr gute Genauigkeit der Synchronisation von Netzwerkgeräten auf ein von einer zentralen Clock erzeugtes Zeitsignal, auch wenn die Netzwerkgeräte kostengünstige IWCs beinhalten, die keinen externen Zugriff auf darin enthaltene Timer bzw. Clocks ermöglichen.
Nach einer weiteren Ausführungsform des Verfahrens nach der Erfindung ist die charakteristische zeitliche Länge des Synchronisationsevent-Frames so gewählt, dass sie sich von allen üblichen zeitlichen Längen von Sendeframes unterscheidet, die bei einer Kommunikation zwischen dem Netzwerkgerät und einem weiteren Netzwerkgerät auftreten können, und dass mittels der SED durch Auswerten der zeitlichen Länge des Potenzialwechsels des Ports des IWC ein Synchronisationsevent detektiert wird, wenn die zeitliche Länge des Potenzialwechsels in einem vorgegebenen Bereich liegt. Hierdurch ergibt sich eine relativ einfache Möglichkeit für das Erzeugen von eindeutigen Synchronisationsevents. Das Detektieren derartiger Synchronisationsevents kann durch das Auswerten der Zeitdauer zwischen zwei Potenzialwechseln des betreffenden Ports des IWC erfolgen, die sich durch das Umschalten vom Empfangsmodus in den Sendemodus und zurück ergeben. Nur wenn diese Zeitdauer der vorbestimmten Zeitdauer für einen Synchronisationsevent-Frame entspricht, wird die betreffende Start- oder Endflanke als Synchronisationsevent erkannt.
Nach einer weiteren Ausführungsform wird der Synchronisationsevent-Frame unmittelbar nach dem Empfangen eines Synchronisations-Frames erzeugt oder nach Ablauf einer vorgegebenen Wartezeit, die kürzer oder gleich einer minimalen Wartezeit ist, die bei einer Kommunikation zwischen dem Netzwerkgerät und einem weiteren Netzwerkgerät zwischen einem Empfangen und Senden von Frames auftreten kann, wobei das Erzeugen des Synchronisationsevent-Frames vorzugsweise durch eine mittels Hardware und/oder Software innerhalb des IWC realisierte Funktionalität ausgelöst wird.
Hierdurch wird ermöglicht, dass alle Netzwerkgeräte in dem betreffenden Drahtlosnetzwerk gleichzeitig auf den Synchronisations-Timestamp T_AP synchronisiert werden können, wenn der Synchronisations-Timestamp T_AP in einem Broadcast-Synchronisations-Frame übertragen wird, beispielsweise einem Beacon in einem IEEE 802.11-Übertragungsprotokoll. In diesem Fall würden sämtliche Netzwerkgeräte gleichzeitig in den Sendemodus schalten, um den jeweiligen Synchronisationsevent zu erzeugen. Zwar ergibt sich während der Zeitdauer des Sendens der betreffenden Synchronisationsevent-Frames eine entsprechende Überlagerung der jeweiligen Sendesignale der Netzwerkgeräte, jedoch spielt dies keine Rolle, da die Synchronisationsevent-Frames nicht für die Kommunikation verwendet werden. Zu diesem Zweck bietet es sich an, das Erzeugen des Synchronisationsevent-Frames mittels Hardware und/oder Software innerhalb des IWC zu realisieren und nicht als Folge eines Softwarebefehls, welcher von der SCD an den IWC übertragen werden muss. Denn hierzu müsste der SCD entsprechende Befehle in Echtzeit verarbeiten und dem IWC übermitteln. Dies wäre zwar grundsätzlich möglich, würde jedoch entsprechende Echtzeit-Eigenschaften des SCD erfordern, was einer kostengünstigen Realisierung des SCD entgegenstünde.
Nach einer Ausführungsform des Verfahrens nach der Erfindung wird das vom CCG erzeugte synchronisierte Zeitsignal T_CCG unter Verwendung der Beziehung $T_{C C G} = T_{S R C} \cdot k + T_{m d}$
erzeugt, wobei T_SRC das Ausgangssignal eines Timers des CCG bezeichnet, k einen Synchronisationsfaktor und T_md eine Phasenverschiebung, und wobei der Synchronisationsfaktor k und die Phasenverschiebung T_md durch die SCD aus den Timestamps T_AP , T_B , T_SE und T_S ermittelt werden.
Nach einer bevorzugten Ausführungsform kann zyklisch ein neuer Wert für die Phasenverschiebung T_md bestimmt werden, wobei in einem aktuellen Zyklus der neue Wert für die Phasenverschiebung T_md ermittelt wird durch die vorzeichenrichtige Addition des bisherigen Wertes für die Phasenverschiebung T_md und eines im aktuellen Zyklus ermittelten Synchronisationsfehlers ε, welcher nach der Beziehung $ε = T_{A P} = T_{B} + T_{S E} - T_{S}$
ermittelt wird. Dabei kann während einer Synchronisationsphase der Synchronisationsfaktor k konstant sein. Der Synchronisationsfaktor k kann in einer zuvor durchgeführten Startup-Phase wie weiter unten beschrieben ermittelt werden und auch in einem Festwertspeicher abgelegt werden. Der Festwertspeicher kann hierzu sowohl in dem CCG als auch der SCD vorgesehen sein.
Damit kann in der Synchronisationsphase für jeden Synchronisations-Frame ein 4-Tupel von Timestamps T_AP , T_B , T_SE und T_S bestimmt und hieraus die Phasenverschiebung T_md = ε bestimmt und in den CCG geladen werden.
Nach einer weiteren Ausführungsform kann eine Falsch-positiv-Filterung für detektierte Synchronisationsevents durchgeführt werden, vorzugsweise unter Verwendung der Timestamps T_B und T_SE , bzw. T_BSE = T_SE - T_B und des Synchronisationsfehlers ε, wobei die Timestamps T_AP , T_B , T_SE und T_S , die einem Synchronisationsevent zugeordnet sind, nur dann für die Synchronisation verwendet werden, wenn der betreffende Synchronisationsevent nicht als falsch-positiv erkannt wird. Beispielsweise können für den Synchronisationsfehler ε und/oder die Zeitdifferenz T_BSE (d. h. die Zeit zwischen dem Empfangen des Synchronisations-Frames und dem Synchronisationsevent (gemessen mit der IWC-Clock) jeweils obere und untere Schranken angegeben werden, wobei ein Synchronisationsevent und das betreffende 4-Tupel von Timestamps nur dann für die Synchronisation verwendet werden, wenn die Schranken eingehalten sind.
Nach einer Ausführungsform der Erfindung wird die Synchronisationsphase so lange aufrechterhalten (d. h. die vorstehend erläuterten Schritte der Synchronisationsphase werden so lange durchgeführt), bis ein positives Abbruchkriterium erfüllt ist. Nach dem Erreichen des Abbruchkriteriums kann von der Synchronisationsphase in eine Vorsynchronisationsphase übergegangen werden. Hierzu kann der Synchronisationsfehler ε so lange für aufeinanderfolgende (und ggf. mittels einer Filterung als gültig erkannte) Synchronisationsevents ermittelt und als Wert für T_md in den CCG geladen werden, bis eine Anzahl N_ps von aufeinanderfolgenden Werten des Synchronisationsfehlers ε größer ist als ein Schwellenwert ε_lim . Ist die Anzahl N_ps von aufeinanderfolgenden Werten des Synchronisationsfehlers ε, die größer sind als ein Schwellenwert ε_lim , erreicht, so wird in die Vorsynchronisationsphase übergegangen.
Wird das positive Abbruchkriterium nicht innerhalb einer vorgegebenen Zeit oder mittels einer vorgegebenen Anzahl von Versuchen für das Erreichen der Anzahl N_sync erreicht, so kann nach einer weiteren Ausführungsform von der Vorsynchronisationshase in eine Startup-Phase übergegangen werden.
Nach einer bevorzugten Ausführungsform der Erfindung wird der Synchronisationsfaktor k in einer Startup-Phase ermittelt, in welcher die Schritte (a), (c) und (e) des Anspruchs 1 für eine Mehrzahl von Synchronisations-Frames durchgeführt werden. Auch hierbei kann selbstverständlich eine Falsch-Positiv-Filterung der detektierten Synchronisationsevents vorgenommen werden, wobei hierzu auch die Schritte (b) und (d) des Anspruchs 1 erforderlich sein können, d. h. die Schritte zur Bestimmung der Timestamps T_B und T_SE , falls diese Parameter zur Filterung verwendet werden. Zur Ermittlung des Synchronisationsfaktors k können ein oder mehrere Einzelwerte k_i des Synchronisationsfaktors nach der Beziehung $k_{i} = \frac{T_{A P} [i] - T_{A P} [j]}{T_{S} [i] - T_{S} [j]}$
ermittelt werden, wobei die Indizes [i] und [j] jeweils verschiedene Synchronisationsevents und entsprechende Timestamps T_AP und T_S bezeichnen, wobei vorzugsweise j=i-1 gilt, d. h. die Zeitdifferenzen T_Ap[i] - T_Ap[j] und T_S[i] - T_S[j] werden vorzugsweise für Synchronisationsevents ermittelt, die als Reaktion auf aufeinanderfolgende Synchronisations-Frames ausgelöst werden.
Dabei sei an dieser Stelle darauf hingewiesen, dass es nicht erforderlich ist, jeden Synchronisationsframe, der vom IWC empfangen wird, zur Erzeugung eines Synchronisationsevent-Frames und demzufolge zur Erzeugung eines Synchronisationsevents zu verwenden. Vielmehr können nur ausgewählte Synchronisations-Frames, beispielsweise nur jeder n-te Synchronisations-Frame, dazu verwendet werden, einen Synchronisationsevent-Frame bzw. einen Synchronisationsevent zu erzeugen bzw. weiterzuverwenden. Alternativ kann zwar als Reaktion auf jeden empfangenen Synchronisations-Frame ein Synchronisationsevent-Frame erzeugt werden, jedoch nur ausgewählte Synchronisationsevent-Frames, beispielsweise nur jeder n-te Synchronisationsevent-Frame, verwendet werden, um einen Synchronisationsevent zu erzeugen bzw. weiterzuverwenden.
Zur Ermittlung des Synchronisationsfaktors k kann eine Anzahl N_k von Einzelwerten k_i des Synchronisationsfaktors gemittelt werden. Dabei können die zu mittelnden Einzelwerte k_i des Synchronisationsfaktors unter Verwendung einer oder mehrerer Filterbedingungen selektiert werden.
Nach einer Ausführungsform werden zunächst für eine Anzahl N_s von Synchronisationsevents, vorzugsweise aufeinanderfolgenden Synchronisationsevents oder Synchronisationsevents, die um jeweils eine konstante Anzahl von dazwischen liegenden Synchronisationsevents beabstandet sind, Einzelwerte k_i aus Timestamps für Paare von aufeinanderfolgenden Synchronisationsevents ermittelt. Die Einzelwerte k_i werden nur dann für die weitere Berechnung verwendet, wenn sie unter Anwendung der einen oder mehreren Filterbedingungen selektiert wurden, und der Synchronisationsfaktor k wird nur dann berechnet, wenn eine vorgegebene Mindestanzahl von selektierten Einzelwerten k_i erreicht wurde. Andernfalls wird vorzugsweise die gesamte Anzahl N_s von Synchronisationsevents und zugehörigen Timestamps T_AP und T_S für die Ermittlung des Synchronisationsfaktors k verworfen.
Der in der Startup-Phase bestimmte Wert für den Synchronisationsfaktor k kann gespeichert und bei einem Aktivieren oder Zurücksetzen des Netzwerkgeräts in den CCG geladen werden. Hierdurch wird erreicht, dass die relativ aufwändige Bestimmung des Synchronisationsfaktors k nicht bei jedem Aktivieren oder Zurücksetzen des Netzwerkgeräts neu bestimmt werden muss.
Ein Netzwerkgerät nach der Erfindung kann mittels eines FPGA und eines Computers mit einem IWC, beispielsweise einem Einplatinen-Computer, realisiert sein, auf welchem ein Nicht-Echtzeitbetriebssystem läuft. Das FPGA kann sowohl den CCG als auch die SED realisieren. Gegebenenfalls kann auch eine Potenzialanpassung zwischen dem betreffenden Port des IWC und dem FPGA-Port erforderlich sein, der den Eingangsport der SED realisiert. Die Potenzialanpassung kann selbstverständlich mit einer geeigneten weiteren Hardware realisiert werden.
Es sei ausdrücklich darauf hingewiesen, dass die Hardware zur Realisierung der Funktionalitäten des IWC, der SED, der SCD und des CCG und Funktionalitäten in beliebiger Weise verteilt oder auch zusammengefasst sein kann. Beispielsweise kann die Hardware zur Realisierung der SED auch mit der Hardware für den IWC in einem integrierten Schaltkreis, beispielsweise als SoC, zusammengefasst sein. Der Port des IWC, an welchem der Synchronisationsevent-Frame ausgegeben wird, wäre in diesem Fall als interner Port eines entsprechenden integrierten Schalkreises realisiert.
Weitere Ausführungsformen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
Die Erfindung wird nachstehend anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. In der Zeichnung zeigen:

1 ein schematisches Blockdiagramm der für das Verständnis der Erfindung wesentlichen Komponenten eines Netzwerkgeräts, welches das Synchronisierungsverfahren nach der Erfindung implementiert;
2 ein Diagramm, welches den generellen Ablauf der verschiedenen Phasen des Synchronisierungsverfahrens darstellt;
3 ein Ablaufdiagramm der Startup-Phase einer Ausführungsform des Verfahrens nach der Erfindung;
4 ein Ablaufdiagramm der Vorsynchronisationsphase einer Ausführungsform des Verfahrens nach der Erfindung;
5 ein Ablaufdiagramm der Synchronisationsphase einer Ausführungsform des Verfahrens nach der Erfindung; und
6 Diagramme der Häufigkeitsverteilung des in einem Versuch gemessenen Synchronisierungsfehlers ε, gemessen in einem Netzwerk bestehend aus einem Access Point und zwei zu synchronisierenden Netzwerkgeräten, wobei 6a die Häufigkeitsverteilung für das erste und 6b die Häufigkeitsverteilung für das zweite Gerät zeigen.

1 zeigt ein Blockdiagramm der Komponenten eines im Weiteren nicht näher dargestellten Netzwerkgeräts 100, mit welchem sich das Synchronisierungsverfahren nach der vorliegenden Erfindung realisieren lässt. Das Netzwerkgerät 100 umfasst einen IWC 102, mit welchem das Netzwerkgerät drahtlos mit einem nicht näher dargestellten Access Point verbunden ist. Als drahtloses Übertragungsprotokoll kommen beispielsweise die Standards nach IEEE 802.11 infrage. Da bestimmte Anwendungen, die auf den Netzwerkgeräten laufen, eine Synchronisierung mit einer zentralen Clock bzw. einer von einer zentralen Clock festgelegten Zentralzeit erfordern, kann der Access Point zur Realisierung der Synchronisierung der Netzwerkgeräte in dem von ihm definierten Drahtlosnetzwerk in bestimmten zeitlichen Abständen Synchronisations-Frames senden, in welchen jeweils ein Timestamp T_AP enthalten ist, der von einer zentralen Clock erzeugt wurde. Die zentrale Clock kann beispielsweise in dem Accesspoint selbst vorgesehen sein oder in jedem beliebigen anderen Netzwerkgerät, welches nicht zwingend in dem betreffenden Drahtlosnetzwerk liegen muss. Im Rahmen der IEEE 802.11 Protokolle werden die Synchronisierungsframes als Beacon bezeichnet.
Weiterhin umfasst das Netzwerkgerät 100 einen SED 104 für das Detektieren von Synchronisationsevents sowie einen CCG 106 zur Erzeugung eines synchronisierten Zeitsignals T_CCG und eine SCD 108, welche das Synchronisierungsverfahren steuert. Wie aus 1 ersichtlich, können die SED 104 und der CCG 106 integriert ausgebildet sein, beispielsweise in Form eines FPGA 110.
Dem IWC 102 wird mittels einer nicht näher dargestellten Antenne ein Empfangssignal zugeführt, welches von dem Access Point erzeugt wird. In gleicher Weise erzeugt der IWC 102 ein Sendesignal, welches Daten beinhaltet, die lokal in dem Netzwerkgerät 100 erzeugt werden. Der IWC beinhaltet auch eine IWC-interne Clock, welche ein Zeitsignal erzeugt, das jedoch nicht unmittelbar über eine Schnittstelle des IWC 102 für andere Komponenten innerhalb des Netzwerkgeräts zugänglich ist. Die IWC-interne Clock dient insbesondere für das Erzeugen von Timestamps bei der drahtlosen Kommunikation mit anderen Netzwerkgeräten. Bei kostengünstigen IWCs 102 existiert insbesondere kein dedizierter Port, an welchem ein Signal anliegt, welches Synchronisationsevents beinhaltet, die ausreichend jitterfrei mit zugeordneten, von der IWC-internen Clock erzeugten Timestamps korrespondieren.
Die Erfinder haben jedoch festgestellt, dass auch kostengünstige IWCs 102, die im Halbduplex arbeiten, die Möglichkeit bieten, ein Synchronisationssignal S_sync zu erzeugen, in welchem Synchronisationsevents enthalten sind, die zur Synchronisation einer externen Clock, nämlich in Form des CCG 106, verwendet werden können. Hierbei handelt es sich um den Port des IWC 102, dem das analoge Empfangssignal unmittelbar von der Antenne oder über einen entsprechenden Verstärker zugeführt wird. Es wurde festgestellt, dass dieser Port beim Umschalten vom Empfangsmodus des IWC in den Sendemodus von einem ersten Potenzial, das beispielsweise 600 mV betragen kann, auf ein zweites Potenzial wechselt, bei dem es sich insbesondere um das Null-Potenzial handeln kann. Diese Umschaltvorgänge erfolgen hochpräzise und können zudem von derartigen IWC mit einem Timestamp versehen werden, d. h. ein derartiger IWC 102 ist der Lage, einen Timestamp zu erzeugen, welcher den betreffenden Schaltzeitpunkt definiert, wobei hier das Zeitsignal der IWC-internen Clock verwendet wird.
Zur Erzeugung von Synchronisationsevents in Form von entsprechenden Potenzialwechseln kann in einer weiteren Ausführungsform auch ein Port eines Coexistence-Interface des IWC 102 verwendet werden, welcher für den Fall, dass der IWC aktiv ist (d. h. senden und/oder empfangen darf) ein erstes Potenzial aufweist und für den Fall, dass der IWC inaktiv ist und demzufolge eine andere Drahtlos-Kommunikationsvorrichtung aktiv sein darf, ein zweites Potenzial.
Es sei angemerkt, dass die Erfindung nicht auf solche Varianten von IWCs beschränkt ist, bei welchen der Port für das analoge Eingangssignal „missbraucht“ wird. Vielmehr können auch solche IWCs verwendet werden, bei denen ein entsprechender separater Port vorgesehen ist, an dem ein Signal ausgegeben wird, in dem Synchronisationsevents enthalten sind, die jeweils als Reaktion auf den Empfang eines Synchronisations-Frames erzeugt werden.
Bei der in 1 dargestellten Ausführungsform ist dieser Port des IWC 102 mit dem Bezugszeichen 102a bezeichnet und mit einem Eingangsport des SED 104 verbunden. Dabei kann auch eine nicht näher dargestellte Hardware zur Potenzialanpassung bzw. Potenzialtrennung vorgesehen sein. Der SED 104 ist so ausgebildet, dass er in der Lage ist, Synchronisationsevents zu detektieren, die in dem ihm zugeführten Synchronisierungssignal S_sync enthalten sind, also insbesondere die Schaltvorgänge, die infolge des Umschaltens des IWC 102 von dem Empfangsmodus in den Sendemodus und umgekehrt erzeugt werden.
Der SED 104 ist das Zeitsignal T_CCG zugeführt, das vom CCG 106 erzeugt wird. Wie bereits vorstehend erwähnt, können die SED 104 und der CCG 106, ggf. bis auf eine Hardware zur Potenzialanpassung, in einem einzigen integrierten Schaltkreis 110, beispielsweise einem FPGA, realisiert sein. Die SED kann das ihr zugeführte Signal T_CCG dazu verwenden, um bei Detektieren eines Synchronisationsevents einen entsprechenden Timestamp zu erzeugen.
Die SCD 108 erhält von der SED 104 die entsprechenden Timestamps und ist zur Steuerung und Ausführung aller Aktionen des nachstehend beschriebenen Synchronisierungsverfahrens ausgebildet. Die SCD 108 kann als herkömmlicher Computer und insbesondere auch als einfacher Einplatinen-Computer ausgebildet sein. Sie steuert den CCG 106 derart an, dass das erzeugte synchronisierte Zeitsignal T_CCG den von der SCD 108 ermittelten Vorgaben entspricht. Hierzu lädt die SCD 108 insbesondere entsprechende Synchronisationsparameter (siehe unten) in den CCG 106. Der SCD 108 kann auch das Synchronisationssignal T_CCG zugeführt sein, so dass diese das synchronisierte Zeitsignal auch verwenden und ggf. für entsprechende Anwendungen, insbesondere Softwareanwendungen, bereitstellen kann. Weiterhin ist die SCD 108 auch mit dem IWC 102 verbunden und kann von diesem Timestamps abrufen, die der IWC 102 unter Verwendung der IWC-internen Clock erzeugt, oder vom IWC 102 empfangene Daten, insbesondere die in Synchronisations-Frames enthaltenen Timestamps, die mittels des Master-Zeitsignals erzeugt wurden. Sie kann den IWC 102 auch in geeigneter Weise ansteuern, beispielsweise, um den IWC zu veranlassen, einen Synchronisationsevent-Frame mit einer charakteristischen Länge zu erzeugen.
Im Folgenden werden verschiedene Varianten des Synchronisierungsverfahrens nach der Erfindung erläutert. Das Verfahren ermöglicht es dabei insbesondere, die Anforderungen an die Echtzeitfähigkeit der SCD 108 zu reduzieren. Erreicht wird dies durch das Verschieben aller zeitkritischen Operationen in die Firmware des IWC 102 oder in die Hard- oder Firmware des SED 104 bzw. des CCG 106, wobei die SED und der CCG auch als Low-Cost-FPGA realisiert werden können.
Das Master-Zeitsignal bzw. entsprechende Timestamps T_AP können beispielsweise unter Verwendung der Zeitsynchronisationsfunktion übertragen werden, die in IEEE 802.11 als Master-Clock-Source definiert ist. Dabei werden die Timestamps T_AP durch Synchronisations-Frames übertragen, die als Beacon bezeichnet werden. Die Erfindung ermöglicht jedoch auch das Verwenden von separat erzeugten Synchronisations-Frames unter Verwendung beliebiger Übertragungsprotokolle.
Das Ziel des Verfahrens ist die Synchronisierung mehrerer drahtloser Knoten, d. h. mehrerer drahtloser Netzwerkgeräte 100, die mit einem Access Point verbunden sind. Zu diesem Zweck muss jedes Netzwerkgerät 110 die in 1 dargestellte Hardware-Infrastruktur beinhalten.
Jedes Mal, wenn der IWC 102 einen gültigen Synchronisations-Frame, z.B. ein Beacon, erhält, generiert er am Port 102a ein Synchronisationsevent. Gleichzeitig speichert er den im Synchronisations-Frame enthaltenen Synchronisations-Timestamp T_AP . Weiterhin generiert und speichert der IWC 102 einen Timestamp T_B , der den Empfang des Synchronisations-Frames definiert, und einen Timestamp T_SE , der den Zeitpunkt des Synchronisationsevents definiert. Die Timestamps T_B und T_SE werden demgemäß unter Verwendung des Zeitsignals der IWC-internen Clock erzeugt.
Wie bereits vorstehend erläutert, kann der Synchronisationsevent in einer Flanke des Signals (z.B. der Spannung) bestehen, welches der SED 104 über den Port 102a zugeführt ist. Die SED 104 detektiert jedes Synchronisationsevent. Dieses kann aus einer Schaltflanke des Synchronisationssignals S_sync bestehen, welches durch das Senden eines Synchronisations-Frames am Port 102a erzeugt wird. Ein Synchronisationsevent kann dabei sowohl durch die (negative) Schaltflanke gebildet sein, die durch den Übergang des IWC 102 vom Empfangsmodus in den Sendemodus erzeugt wird (d.h. durch den Start eines Synchronisationsevent-Frames, der vom IWC 102 gesendet wird) oder durch die (positive) Schaltflanke, die durch den Übergang des IWC 102 vom Sendemodus in den Empfangsmodus erzeugt wird (d.h. durch das Ende eines Synchronisationsevent-Frames, der vom IWC 102 gesendet wird). Der Synchronisationsevent kann jedoch auch auf jede andere Weise an einem entsprechenden Port des IWC erzeugt werden (siehe die vorstehenden Ausführungen).
Die SED 104 muss jedoch nicht nur das Vorhandensein einer entsprechenden Schaltflanke im Synchronisationssignal S_sync detektieren, sondern auch, ob es sich tatsächlich um eine Schaltflanke handelt, die durch einen Synchronisationsevent-Frame erzeugt wurde. Hierzu weist, wie bereits vorstehend erläutert, jeder Synchronisationsevent-Frame eine charakteristische Länge auf, die bei einer normalen Datenübertragung unter Berücksichtigung des betreffenden Übertragungsprotokolls normalerweise nicht oder zumindest extrem selten auftritt. Beispielsweise kann die Länge eines Synchronisationsevent-Frames kürzer sein als die Länge aller üblicherweise auftretenden Frames. Die SED 104 muss somit in der Lage sein, auch die Abstände von Schaltflanken zueinander zu detektieren, die durch entsprechende Frames (sei es durch die Frames bei der normalen Datenübertragung oder durch Synchronisationsevent-Frames) erzeugt werden. Da ein Sendeframe im Synchronisationssignal S_sync beispielsweise durch eine fallende Schaltflanke eingeleitet und durch eine steigende Schaltflanke beendet wird, kann die SED 104 solche Sendeframes detektieren, die infolge der charakteristischen Länge nur Synchronisationsevent-Frames sein können. Von einem so detektierten Synchronisationsevent-Frame kann die SED 104 dann das betreffende Synchronisationsevent, beispielsweise die fallende oder steigende Flanke (d. h. die Start- oder die Endflanke) im Synchronisationssignal S_sync als Synchronisationsevent detektieren.
Der Synchronisationsevent-Frame zur Erzeugung eines Synchronisationsevents kann vom IWC 102 grundsätzlich zu einem beliebigen Zeitpunkt nach Erhalt eines Synchronisations-Frames erzeugt werden. Dies kann entweder von der Hardware und/oder der Firmware des IWC 102 autonom gesteuert werden oder auf Anforderung eines entsprechenden Befehls durch die SCD 108, nachdem der IWC 102 der SCD 108 den Erhalt eines Synchronisation-Frames angezeigt hat. Das Senden des Synchronisationsevent-Frames kann insbesondere so erfolgen, wie das Senden jedes normalen Frames, beispielsweise eines Datenframes, unter Berücksichtigung der Vorgaben des jeweiligen Sendeprotokolls. Bei den Protokollen gemäß den verschiedenen IEEE 802.11-Standards wird der IWC 102 insbesondere prüfen, ob der betreffende Kanal frei ist und er somit einen Frame senden kann, ohne eine Kollision zu erzeugen.
Diese Vorgehensweise erzeugt jedoch zusätzlichen Traffic, der für die eigentliche Datenübertragung nicht erforderlich wäre. Denn ein Synchronisationsevent-Frame dient grundsätzlich nur dem Zweck, im Synchronisationssignal S_sync ein entsprechendes Synchronisationsevent zu erzeugen. Ein Synchronisationsevent-Frame wird somit normalerweise keinerlei Nutzdaten beinhalten. Allerdings ist dies auch nicht ausgeschlossen. Es müsste dann jedoch für den Synchronisationsevent-Frame eine Länge gewählt werden, in welcher vernünftigerweise auch Nutzdaten integriert werden können. Gleichzeitig müsste die Länge von Synchronisationsevent-Frames immer noch charakteristisch sein. Dies ist zwar nicht ausgeschlossen, in der Praxis ist dies jedoch, abhängig vom verwendeten Protokoll, nur mit einem erhöhten Aufwand beim Detektieren der Framelänge zu realisieren sein.
Aus diesem Grund ist es einfacher, für die Synchronisationsevent-Frames eine Länge zu definieren, die kürzer ist als die Länge aller anderen Frames des betreffenden Protokolls. Dementsprechend werden derartige Frames kaum ausreichend Platz beinhalten, um sinnvollerweise Daten übertragen zu können. Beispielsweise kann bei Verwendung der Protokolle gemäß dem IEEE 802.11-Standard für die Synchronisationsevent-Frames bei einer Datenübertragungsrate von 6 Mb/s eine Länge von 12 Byte gewählt werden. Dies führt zu einer zeitlichen Dauer von ca. 16 µs für einen Synchronisationsevent-Frame, die durch die SED 104 zu detektieren ist.
Nach einer anderen Variante kann ein Netzwerkgerät unmittelbar oder in einem vordefinierten kurzen zeitlichen Abstand nach dem Empfang eines Synchronisations-Frames einen Synchronisationsevent-Frame erzeugen. Das Erzeugen kann dabei von der Hardware bzw. Firmware des IWC übernommen werden, so dass der Startzeitpunkt eines Synchronisationsevent-Frames mit ausreichender Genauigkeit eingehalten werden kann. Vorzugsweise wird der Startzeitpunkt so definiert, dass der Abstand zwischen dem Ende des empfangenen Synchronisations-Frames und dem Beginn des Synchronisationsevent-Frames, abhängig von dem jeweils verwendeten Übertragungsprotokoll, kleiner oder gleich einer minimalen Wartezeit zwischen dem Empfang und dem Senden eines Frames durch ein Netzwerkgerät ist. Auf diese Weise kann erreicht werden, dass nach dem Empfang eines Synchronisations-Frames, der als Broadcast-Frame gesendet wird und demzufolge von sämtlichen Netzwerkgeräten empfangen und verarbeitet wird, sämtliche Netzwerkgeräte mit dem Senden eines Synchronisationsevent-Frames reagieren. Hierdurch kommt es zwar zu Überlagerungen der betreffenden Synchronisationsevent-Frames im betreffenden Übertragungskanal, jedoch ist dies nicht nachteilig, da die Synchronisationsevent-Frames in diesem Fall keine Nutzdaten beinhalten, sondern nur zum Erzeugen eines Synchronisationsevents am Port 102a des IWC 102 dienen. Auf diese Weise kann der durch das erforderliche Senden von Synchronisationsevent-Frames erzeugte Traffic bzw. ein entsprechendes Belegen des Übertragungskanals minimiert werden.
Bei allen Varianten erzeugt die SED 104 nach dem Detektieren eines Synchronisationsevents einen Timestamp T_s unter Verwendung des synchronisierten bzw. zu synchronisierenden Zeitsignals T_CCG , welches durch den CCG erzeugt wird.
Es sei auch an dieser Stelle nochmals darauf hingewiesen, dass die Synchronisationsevents auch an anderen Ports des IWC 102 in Form entsprechender Potenzialwechsel erzeugt werden können. Es muss lediglich gewährleistet sein, dass ein als Synchronisationsevent zu interpretierender Potenzialwechsel als Reaktion auf den Empfang eines Synchronisations-Frames mit einem ausreichend geringen Jitter erzeugt bzw. der Zeitpunkt des Erzeugens eines Synchronisationsevents mit einem ausreichend genauen Timestamp T_SE versehen werden kann.
Die SCD liest periodisch, entsprechend einem vorbestimmten Synchronisationsverfahren, alle Timestamps T_AP , T_B , T_SE , T_s von dem IWC 102 und der SED 104 aus und ermittelt hieraus, unter Verwendung eines vorgegebenen Synchronisationsalgorithmus, Synchronisationsparameter, welche dann an den CCG 106 übermittelt werden und welche der CCG zur Synchronisierung des Zeitsignals T_CCG verwendet. Dabei bietet es sich an, das Zeitsignal T_CCG unter Verwendung der folgenden Beziehung zu ermitteln: $T_{C C G} = T_{S R C} \cdot k + T_{m d}$
Hier ist mit k ein Synchronisationsfaktor und T_md eine Phasenverschiebung bezeichnet. T_SRC bezeichnet die Ausgabe eines im CCG 104 enthaltenen Präzisionstimers. Die Auflösung des Präzisionstimers, also die Auflösung von T_SRC , kann beispielsweise 1/256 µs betragen, was etwa zwei dezimale Ordnungen kleiner ist als ein in der Praxis gewünschter Synchronisierungsfehler.
Wie in 2 dargestellt, kann der in der SCD realisierte Synchronisationsalgorithmus drei Phasen umfassen: eine Startup-Phase, eine Vorsynchronisationsphase und eine Synchronisationsphase.
In der Startup-Phase wird zunächst nur der Wert für den Synchronisationsfaktor k bestimmt, mit dem der Wert des Präzisionstimers im CCG 104 multipliziert werden muss, um - ohne Berücksichtigung der Phasenverschiebung T_md - das synchronisierte bzw. zu synchronisierende Zeitsignal T_CCG zu berechnen. Schlägt die Bestimmung des Synchronisationsfaktors k mittels eines geeigneten Algorithmus fehl, so kann die Bestimmung beliebig oft wiederholt werden. Selbstverständlich kann hierbei auch ein Abbruchkriterium vorgesehen sein, so dass nach einer vorgegebenen Anzahl von Versuchen zur Bestimmung von k eine Fehlermeldung erzeugt und die Startup-Phase abgebrochen wird. Wurde der Wert für den Synchronisationsfaktor k erfolgreich bestimmt, so wird in die Vorsynchronisations-Phase übergegangen.
Die Startup-Phase kann übergangen werden, wenn ein gültiger Wert für den Synchronisationsfaktor k, der in einer früher durchgeführten Startup-Phase ermittelt wurde, in einem Speicher, vorzugsweise einem Festwertspeicher, abgelegt wurde. In der Startup-Phase kann dann zu Beginn geprüft werden, ob ein gültiger Wert für den Synchronisationsfaktor k vorhanden ist. Ist dies der Fall, so kann dieser aus dem Speicher geholt und in den CCG 106 geladen werden. Anschließend kann sofort in die Vorsynchronisations-Phase übergegangen werden.
In der Vorsynchronisations-Phase kann dann die Phasenverschiebung T_md mittels eines geeigneten Algorithmus ermittelt werden. Dabei kann die Phasenverschiebung T_md rekursiv so lange ermittelt werden, bis der Synchronisationsfehler ε für eine vorgegebene Anzahl Nsync von Zyklen eine Schranke ε_lim unterschreitet. Dabei kann in der Vorsynchronisations-Phase bei der Bestimmung der Phasenverschiebung T_md eine partielle Filterung (bzw. ein bestimmter erster Filteralgorithmus) verwendet werden. Ist die vorgenannte Bedingung für das Beenden der Vorsynchronisations-Phase erreicht, so wird in die Synchronisations-Phase übergegangen.
In der Synchronisations-Phase wird ebenfalls zyklisch der Wert für die Phasenverschiebung T_md ermittelt. Dabei kann eine volle Filterung (bzw. ein bestimmter zweiter Filteralgorithmus) angewendet werden. Ist ein Abbruchkriterium erfüllt, so wird von der Synchronisations-Phase in die Vorsynchronisations-Phase übergegangen. Als Abbruchkriterium kann beispielsweise eine Falsch-Positiv-Filterung der ermittelten Werte für die Phasenverschiebung T_md durchgeführt werden. Werden eine Anzahl N_ps falsch-positiver Werte festgestellt, so wird in die Vorsynchronisations-Phase übergegangen. Selbstverständlich besteht auch die Möglichkeit, von der Vorsynchronisations-Phase in die Startup-Phase überzugehen, wenn das Kriterium für den Übergang in die Synchronisations-Phase nach einer vorgegebenen Anzahl von Zyklen oder nach einer vorgegebenen Zeitspanne nicht erreicht wird.
Die einzelnen Verfahrensschritte der Startup-Phase werden nachstehend anhand eines in 3 dargestellten, beispielhaften Flussdiagramms erläutert. Zu Beginn der Startup-Phase wird zunächst geprüft, ob aus früheren Synchronisationsprozessen brauchbare Werte für den Synchronisationsfaktor k und die Phasenverschiebung T_md vorhanden sind. Diese können in einem geeigneten Festwertspeicher in der SCD 108 oder auch dem CCG 106 gespeichert sein. Sind solche brauchbaren Werte vorhanden, so kann unmittelbar in die Vorsynchronisations-Phase übergegangen werden. Die brauchbaren Werte für k und T_md werden dann aus dem Festwertspeicher in den CCG 106 geladen. Befindet sich der Festwertspeicher im CCG 106, so muss lediglich geprüft werden, ob solch ein gültiges Wertepaar vorhanden ist, welches für die Vorsynchronisations-Phase verwendbar ist.
Zu Beginn der Startup-phase wird zunächst der Synchronisationsfaktor k=1 gesetzt (gleichzeitig kann auch die Phasenverschiebung T_md =0 gesetzt werden, um diesen Anfangswert beim Übergang in die Vorsynchronisations-Phase zu verwenden; dieses Setzen des Anfangswerts für T_md kann jedoch auch erst in der Vorsynchronisations-Phase erfolgen). Jedes Mal, wenn die SCD 108 einen neuen Timestamp T_s von der SED 104 erhält, liest die SCD 108 auch den letzten Satz von (zugehörigen) Timestamps T_AP , T_B und T_SE aus dem IWC 102 aus. Die Werte für T_B und T_SE , die für eine Berechnung des Synchronisationsfaktors k nicht unmittelbar erforderlich sind, können für eine Falsch-Positiv-Filterung mitverwendet werden, um ungültige bzw. nicht plausible Synchronisationsevents auszuschließen. Für die Falsch-Positiv-Filterung kann beispielsweise eine Bedingung für die Differenzzeit $T_{B S E} = T_{S E} - T_{B}$
vorgegeben werden, die für gültige Synchronisationsevents erfüllt sein muss. Diese Differenzzeit ist gleich dem Zeitintervall zwischen dem Empfang eines Synchronisations-Frames (als maßgeblicher Zeitpunkt kann beispielsweise das Ende eines Synchronisations-Frames definiert werden) und dem Zeitpunkt, an welchem das maßgebliche Synchronisationsevent erzeugt wird (beispielsweise das Ende des gesendeten Synchronisationsevent-Frames). Dieses Zeitintervall ist so groß, wie die zeitliche Länge des Synchronisationsevent-Frames zuzüglich der Wartezeit zwischen dem Empfang des Synchronisations-Frames und dem Senden des Synchronisationsevent-Frames. Unter Berücksichtigung der Schalteigenschaften des IWC bzw. der hierdurch bedingten endlichen Flankensteilheit der Schaltflanken im Synchronisationssignal S_sync kann ein unterer und ein oberer Grenzwert T_BSE,low, T_BsE,high für T_BSE festgelegt werden. $T_{B S E, l o w} \leq T_{B S E} \leq T_{B S E, h i g h}$
Beträgt die Länge der Synchronisationsevent-Frames beispielsweise 40 µs und die Wartezeit 10 µs, so kann einschließlich einer Umschaltzeit des IWC vom Sendemodus in den Empfangsmodus von beispielsweise 2-3 µs die folgende partielle Filterbedingung für einen gültigen Synchronisationsevent bzw. ein gültiges 4-Tupel von Timestamps T_AP , T_B , T_SE und T_S definiert werden: 52µs < T_BSE < 53 µs. Die vorgenannten obere und untere Grenzen für T_BSE müssen selbstverständlich abhängig von den jeweiligen Schalteigenschaften des IWC, der vorgegebenen Wartezeit und der zeitlichen Dauer der Synchronisations-Frames angepasst werden.
Nach dieser Vorgehensweise wird in der Startup-Phase für das Bestimmen des Synchronisationsfaktors k zunächst eine vorgegebene Anzahl N_s von gültigen Synchronisations-Frames ermittelt und gespeichert. Dabei ist es nicht erforderlich, unmittelbar aufeinanderfolgende Synchronisations-Frames zu verwenden. Vielmehr kann die SCD 108 vorgeben, dass nur ausgewählte Synchronisations-Frames verarbeitet werden. Beispielsweise kann nur jeder n-te Synchronisations-Frame verwendet werden. Hierdurch kann die Verarbeitungsgeschwindigkeit in der SCD 108 reduziert werden, so dass auch kostengünstigere Hardware eingesetzt werden kann.
Im nächsten Schritt werden von der SCD 108 aus der Anzahl Ns von Wertepaaren von Timestamps T_S[i] und T_AP[i] (1 ≤ i ≤ N_S ) eine Mehrzahl von Werten k_i für den Synchronisationsfaktor k nach der folgenden Beziehung ermittelt: $k_{i} = \frac{T_{A P} [i] - T_{A P} [j]}{T_{S} [i] - T_{S} [j]}$
Hierbei bezeichnen die Indices i und j grundsätzlich beliebige zu verwertende Synchronisationsevents bzw. die zugehörigen Timestamps T_S[i], T_S[j] und T_Ap[i], T_Ap[j]. Es bietet sich jedoch an, jeweils aufeinanderfolgende Paare von Synchronisationsevents bzw. Timestamps zu verwenden, so dass gilt j = i - 1. Die so ermittelten Werte k_i für den Synchronisationsfaktor k können nochmals einer Filterung unterzogen werden, um die Genauigkeit des Verfahrens zu verbessern. Beispielsweise können alle Werte von k_i unberücksichtigt bleiben, für welche die Differenz des betreffenden Synchronisationsfaktors k_i und des Mittelwerts über sämtliche Synchronisationsfaktoren k_i kleiner ist als 50 % des Maximums über sämtliche Differenzen, die jeweils gebildet werden aus einem Synchronisationsfaktor k_i und dem Mittelwert über sämtliche Synchronisationsfaktoren k_i. Dies ist ein empirischer Weg, um die Anzahl der Peaks nach der numerischen Differenzierung gemäß der vorstehenden Gleichung (2) zu reduzieren. Der endgültige Wert für den Synchronisationsfaktor k kann dann als Mittelwert über sämtliche Synchronisationsfaktoren k_i gebildet werden, die nach der vorstehend erläuterten, empirischen Filterung als verwertbar detektiert werden.
Für den Fall, dass die Anzahl der nach diesem Filterverfahren verbleibenden Werte k_i für den Synchronisationsfaktor kleiner ist als eine vorgegebene Mindestanzahl N_k,lim ist bei der Ausführungsform nach 3 vorgesehen, dass ein vollkommen neuer Satz von N_s Synchronisation-Frames bestimmt werden muss, d. h. das Verfahren zur Bestimmung des Synchronisationsfaktors k wird neu gestartet.
Selbstverständlich können jedoch auch beliebige andere Filterverfahren zur Erhöhung der Genauigkeit verwendet werden. Auch kann auf eine derartige Filterung gänzlich verzichtet werden. Dies gilt selbstverständlich auch für die partielle Filterung der Timestamps unter Verwendung der Gleichungen (2) und (3).
Nach der Ermittlung des Werts für den Synchronisationsfaktor k wird dieser in den CCG 106 geladen und kann auch zusätzlich in einem Festwertspeicher gespeichert werden, so dass der Wert für den Synchronisationsfaktor k bereits zu Beginn einer folgenden Startup-Phase, die beispielsweise beim Einschalten oder Initialisieren oder Zurücksetzen eines Netzwerkgerät 100 gestartet wird, zur Verfügung steht. Anschließend wird in die Vorsynchronisations-Phase übergegangen.
Es sei an dieser Stelle darauf hingewiesen, dass der Synchronisationsfaktor k selbstverständlich auch mit jedem anderen Verfahren zur linearen Interpolation zwischen T_SRC und T_AP bestimmt werden kann.
In der Vorsynchronisations-Phase muss dann die Phasenverschiebung T_md bestimmt werden. 4 zeigt eine Ausführungsform eines Vorsynchronisations-Verfahrens. Bei dieser Ausführungsform wird zyklisch für aufeinanderfolgende oder ausgewählte empfangene Synchronisations-Frames jeweils das betreffende 4-Tupel von Timestamps T_AP , T_B , T_SE und T_S bestimmt. Dabei kann selbstverständlich wiederum eine partielle Filterung (Falsch-Positiv-Filterung) unter Verwendung der Gleichungen (2) und (3) erfolgen. In einem weiteren Schritt wird dann der Synchronisationsfehler ε nach der Beziehung $ε = T_{A P} - T_{B} + T_{S E} - T_{S}$
berechnet. Anschließend wird der bisher gültige Wert für die Phasenverschiebung T_md um den Synchronisationsfehler ε berichtigt, d. h. der ermittelte Synchronisationsfehler ε wird (vorzeichenrichtige) zu dem bisher gültigen Wert für die Phasenverschiebung T_md addiert. Hierzu wird der Wert für die Phasenverschiebung T_ms in den CCG 106 geladen. Selbstverständlich kann die SCD 108 auch den neuen Wert für die Phasenverschiebung T_md berechnen und dann den neu berechneten Wert in den CCG 106 laden, wenn der CCG eine derartige Berechnung nicht selbst durchführen kann.
In einem weiteren Schritt wird dann geprüft ob der aktuell ermittelte Synchronisationsfehler ε kleiner ist als ein Schwellenwert ε_lim . Ist dies der Fall, so wird ein entsprechender Zähler um Eins erhöht. Andernfalls wird der Zähler zurückgesetzt (d. h. auf den Wert Null gesetzt). Ist der Zählerstand nach dem Inkrementieren größer als ein vorgegebener Schwellenwert Nsync, so wird die Vorsynchronisations-Phase verlassen und in die Synchronisations-Phase übergegangen. Wird der Zähler infolge des Überschreitens des zulässigen Schwellenwerts ε_lim für den Synchronisationsfehler zurückgesetzt, so kann im Rahmen eines Abbruchkriteriums geprüft werden, ob von der Vorsynchronisations-Phase in die Startup-Phase übergegangen werden muss, weil kein brauchbarer Wert für die Phasenverschiebung T_md ermittelt werden kann. Hierzu kann beispielsweise geprüft werden, wie oft ein Reset für den Zähler in aufeinanderfolgenden Zyklen erfolgt. Wird ein entsprechender vorgegebener Maximalwert überschritten, so kann in die Startup-Phase übergegangen werden.
In der Synchronisations-Phase, die im Folgenden anhand einer Ausführungsform gemäß 5 erläutert wird, wird ebenfalls zyklisch für aufeinanderfolgende oder ausgewählte empfangene Synchronisations-Frames der Wert für die Phasenverschiebung T_md bestimmt. Hierzu wird wiederum jeweils das betreffende 4-Tupel von Timestamps T_AP , T_B , T_SE und T_S bestimmt. Auch hier kann wiederum eine partielle Filterung (Falsch-Positiv-Filterung) unter Verwendung der Gleichungen (2) und (3) erfolgen, um ungültige Synchronisationsevents auszusortieren. In einem weiteren Schritt wird dann der Synchronisationsfehler ε nach Gleichung (3) berechnet. In einem nächsten Schritt wird geprüft, ob der neu ermittelte Wert für den Synchronisationsfehler ε kleiner ist als die vorgegebene Schwelle ε_lim . Ist diese Bedingung erfüllt, so wird der Synchronisationsfehler ε bzw. ein entsprechend korrigierter neuer Wert für die Phasenverschiebung T_md in den CCG 106 geladen (siehe die vorstehende Beschreibung für die Vorsynchronisations-Phase) und ein (zu Beginn des Verfahrens in der Synchronisations-Phase selbstverständlich auf Null gesetzter) Zähler zurückgesetzt. Anschließend wird ein weiterer Zyklus durchgeführt. Ist der Synchronisationsfehler ε nicht kleiner als die vorbestimmte Schwelle ε_lim , so wird der Zähler inkrementieren und es wird ein weiterer Zyklus durchgeführt, wenn der inkrementieren T Zählerwert nicht größer ist als ein vorgegebener Schwellenwert N_lim. Andernfalls wird in die Vorsynchronisations-Phase übergegangen.
In der Synchronisations-Phase kann zusätzlich zu der vorstehend beschriebenen partiellen Filterung mittels der Gleichungen (2) und (3) auch eine Filterung der ermittelten Werte für den Synchronisationsfehler ε erfolgen. Zur Filterung können beispielsweise ein oberer und ein unterer Grenzwert ε_high , ε_low für den Synchronisationsfehler ε festgelegt werden. Es werden dann nur solche Synchronisationsevents bzw. die zugehörigen Timestamps T_AP , T_B , T_SE , T_S verwendet, für die sich ein Synchronisationsfehler ε ergibt, welcher der folgenden Bedingungen genügt: $ε_{l o w} \leq ε \leq ε_{h i g h}$
Die Grenzwerte können dabei entsprechend der Länge der gesendeten Synchronisationsevent-Frames gewählt werden. Dabei hat sich in der Praxis herausgestellt, dass gute Ergebnisse erzielt werden, wenn gefordert wird, dass der Betrag des Synchronisationsfehlers ε kleiner oder gleich der zeitlichen Länge der Synchronisationsevent-Frames ist, d. h. es gilt $- Δ t_{S E F} \leq ε \leq Δ t_{S E F},$
wobei mit Δt \_SEF die Zeitdauer eines Synchronisationsevent-Frames bezeichnet ist. Mit dieser Bedingung können insbesondere solche fälschlich als Synchronisationsevent, Frames erkannte Frames ausgeschlossen werden, die eine ähnliche Länge die die Synchronisationsevent-Frames aufweisen und nach einem Synchronisationsevent-Frame gesendet werden. Durch die partielle Falsch-Positiv-Filterung gemäß den Gleichungen (2) und (3) sowie die zusätzliche Falsch-Positiv-Filterung gemäß Gleichung (7) kann auch unter Verwendung einer Hardware mit verhältnismäßig geringer Rechenleistung, die dementsprechend kostengünstig ist, eine sehr gute Synchronisationsgenauigkeit erreicht werden.
Da sich die Gleichung (5) mit Gleichung (2) auch als $ε = T_{A P} + T_{B S E} - T_{S}$
schreiben lässt, kann bei der Berechnung des Synchronisationsfehlers ε für T_BSE auch ein konstanter Wert verwendet werden, insbesondere ein Wert, der beispielsweise durch die Mittelung von T_BSE-Werten über mehrere (beispielsweise 100) Zyklen gewonnen wird. Diese ist natürlich unabhängig davon, dass der in jedem Zyklus ermittelte Wert für T_BSE für die partielle Filterung gemäß den Gleichungen (2) und (3) verwendet werden kann. Da das Timestamping durch den IWC 102 verhältnismäßig ungenau bzw. mit einer geringen Auflösung von z.B. 1 µs erfolgt, kann hierdurch die Genauigkeit drastisch gesteigert werden.
Die Erfinder haben zur Realisierung und Erprobung des vorstehend erläuterten Verfahrens folgenden Versuch durchgeführt: Es wurden zwei drahtlose Knoten bzw. Netzwerkgeräte hergestellt, die aus jeweils einem Raspberry PI 3B Embedded-Computer mit einem Cypress CYW43438 IWC bestehen. Jeder IWC wurde über einen Hochgeschwindigkeitskomparator mit einem FPGA-basierten Board verbunden. Ein erstes der beiden Netzwerkgeräte verwendete ein Digilent Nexys 4 DDR-Entwicklungskit zur Implementierung von SED und CCG. Dieses Board war mit einem Xilinx Artyx-7 FPGA ausgestattet, der mit 50 MHz arbeitete. Das zweite der Netzwerkgeräte umfasste für den gleichen Zweck ein Lattice iCEstick-Entwicklungskit. Dieses Kit verwendete ein kostengünstiges iCE40HX1-FPGA, das mit 48 MHz lief. Die Verwendung verschiedener FPGAs mit unterschiedlichen Taktgeneratoren zeigt, dass die guten Ergebnisse durch das vorstehend beschriebene Synchronisationsverfahren und nicht durch unterschiedliche Taktfrequenzen oder Phasenverschiebungen erreicht werden. Als Access Point wurde ein kostengünstiger NETGEAR N150 verwendet, der auch die Beacon Frames zur Synchronisierung erzeugte. Der Synchronisationsfehler wurde jeweils auf beiden Netzwerkgeräten aufgezeichnet. Der Test wurde mit jeweils belasteter CPU der Raspberry PI 3B Computer und bei (teilweise) ausgelastetem Kommunikationskanal durchgeführt.
6 zeigt die Häufigkeitsverteilungen des mit diesem Aufbau und dem vorstehend erläuterten Verfahren erreichten Synchronisationsfehlers ε (Gleichung 8) für beide Netzwerkgeräte (6a - Netzwerkgerät 1; 6b - Netzwerkgerät 2). Die Messungen wurden bei einer Auslastung der CPU jedes Netzwerkgeräts von 90% durchgeführt. Das Netzwerk wurde für den Test mit einer Übertragungsrate von 15 Mb/s (UDP Übertragung) vom ersten zum zweiten Netzwerkgerät ausgelastet. Für T_BSE aus Gleichung (8) wurde ein Wert von 53 µs verwendet, der zuvor mittels geeigneter Messungen und Mittelwertbildung bestimmt wurde. Der Versuch wurde über einen Zeitraum von mehr als 12 Stunden durchgeführt. Der RMS-Wert der Verteilung in 6 war kleiner als 500 ns. Damit konnte gezeigt werden, dass mit dem Verfahren nach der Erfindung auch mit einer sehr kostengünstigen Hardware und ohne Einsatz eines Echtzeit-Betriebssystems eine sehr gute Synchronisierungsgenauigkeit erreicht werden kann.
Bezugszeichenliste

100: Netzwerkgerät
102: IWC (Integrated Wirless Circuit)
102a: Port
104: SEC (Synchronisationsevent-Detektoreinrichtung)
106: CCG (steuerbarer Clock-Generator; Controllable Clock Generator)
108: SCD (Synchronisationssteuereinrichtung; Synchronization Control Device)
110: FPGA
ε: Synchronisationsfehler
εlim: Schwellenwert für den Synchronisationsfehler
εhigh: Obergrenze für ε
εlow: Untergrenze für ε
k: Synchronisationsfaktor
TAP: Synchronisations-Timestamp
TB: Timestamp (Empfang eines Synchronisations-Frames)
TSE: Timestamp (Erzeugen eines Synchronisationsevents)
TS: Timestamp (Detektieren eines Synchronisationsevents)
TSRC: Wert des Präzisionstimers im CCG 104
TCCG: Zeit(signal) des CCG war bis zu
Tmd: Phasenverschiebung
ΔtSEF: zeitliche Länge eines Synchronisationsevent-Frames
NS: Anzahl von Synchronisation-Frames für die Ermittlung von k
Nk,lim: Mindestanzahl von Synchronisation-Frames für die Ermittlung von k
Nsync: Anzahl von Zyklen in Vorsynchronisations-Phase
Nps: Anzahl von Zyklen in Synchronisations-Phase

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

A. M. Romanov et al. „High Precision Synchronization between Commercial WiFi-ICs and External Device“, 2019, 16^th Workshop on Positioning, Navigation and Communications (WPNC), pp. 1-6 [0007]

Claims

Verfahren zur Synchronisation eines Netzwerkgeräts für die drahtlose Kommunikation, insbesondere eines Netzwerk-Endgeräts, in einem Drahtlosnetzwerk, wobei das Netzwerkgerät einen integrierten Schaltkreis für die drahtlose Kommunikation (IWC), eine Synchronisationsevent-Detektoreinrichtung (SED) für das Detektieren von Synchronisationsevents, einen steuerbaren Clock-Generator (CCG) für das Erzeugen eines synchronisierten Zeitsignals T_CCG und eine Synchronisationssteuereinrichtung (SCD) zur Steuerung des Synchronisationsvorgangs des Netzwerkgeräts umfasst, und wobei in dem Netzwerkgerät während einer Synchronisationsphase folgende Verfahrensschritte durchgeführt werden: (a) Empfangen eines Synchronisations-Frames und Detektieren eines Synchronisations-Timestamps T_AP, welcher in dem Synchronisations-Frame enthalten ist und welcher von einem weiteren Netzwerkgerät, insbesondere einem Access Point, unter Verwendung eines Master-Zeitsignals erzeugt wurde, (b) Erzeugen eines Timestamps T_B mittels einer im IWC enthaltenen IWC-Clock, der die Empfangszeit des Synchronisations-Frames definiert, (c) Erzeugen eines Synchronisationsevents durch den IWC, wobei als Reaktion auf den Empfang eines Synchronisations-Frames an einem Port des IWC ein den Synchronisationsevent darstellender Potenzialwechsel erzeugt wird, (d) Erzeugen eines Timestamps T_SE mittels der IWC-Clock, der den Zeitpunkt des Synchronisationsevents definiert, (e) Detektieren des Synchronisationsevents mittels der SED durch Auswerten der zeitlichen Länge des Potenzialwechsels des Ports des IWC und Erzeugen eines Timestamps Ts durch den SED unter Verwendung des synchronisierten Zeitsignals T_CCG, wobei der Timestamp Ts denselben Zeitpunkt des Synchronisationsevents definiert wie der Timestamp T_SE, und (f) Verwenden der Timestamps T_AP, T_B, T_SE und Ts, die mittels Verarbeitung von ein oder mehreren Synchronisationsevent-Frames gemäß den Schritten (a) bis (d) ermittelt wurden, zur Synchronisierung des vom CCG erzeugten synchronisierten Zeitsignals T_CCG auf das Master-Zeitsignal.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, (a) dass der Port des IWC, an welchem ein den Synchronisationsevent darstellender Potenzialwechsel erzeugt wird, ein Eingangsport eines Empfangsteils des IWC ist, dem das analoge, gegebenenfalls verstärkte Drahtlos-Eingangssignal zugeführt wird, (b) wobei dieser Port des IWC in einem Sendemodus des IWC ein erstes Potenzial und in einem Empfangsmodus des IWC ein zweites Potenzial aufweist und (c) wobei der IWC zur Erzeugung eines Synchronisationsevents für eine vorbestimmte charakteristische Zeitdauer für das Senden eines Synchronisationsevent-Frames vom Empfangsmodus in den Sendemodus gesteuert wird, um an diesem Port des IWC einen Impuls mit der charakteristischen Zeitdauer zu erzeugen, dessen Anfangs- oder Endflanke als Synchronisationsevent detektiert wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, (a) dass der Port des IWC, an welchem ein den Synchronisationsevent darstellender Potenzialwechsel erzeugt wird, ein Port eines Coexistence-Interface des IWC ist, welcher zur Verbindung mit einem entsprechenden Port einer weiteren drahtlosen Kommunikationsvorrichtung vorgesehen ist, (b) wobei dieser Port des IWC in einem aktiven Modus des IWC, in welchem der IWC senden und/oder empfangen kann, ein erstes Potenzial und in einem passiven Modus des IWC, in welchem der IWC nicht senden und/oder empfangen kann, ein zweites Potenzial aufweist und (c) wobei der IWC zur Erzeugung eines Synchronisationsevents für eine vorbestimmte charakteristische Zeitdauer vom aktiven Modus in den passiven Modus gesteuert wird, um an diesem Port des IWC einen Impuls mit der charakteristischen Zeitdauer zu erzeugen, dessen Anfangs- oder Endflanke als Synchronisationsevent detektiert wird.
Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die charakteristische Zeitdauer so gewählt ist, dass sie sich von der Impulsdauer aller anderen Impulse unterscheidet, die an dem betreffenden Port auftreten können, und dass mittels der SED eine Anfangs- oder Endflanke eines an dem betreffenden Port erzeugten Impulses dann als Synchronisationsevent detektiert wird, wenn die Impulsdauer der charakteristischen Zeitdauer entspricht oder innerhalb einer vorgegebenen Toleranz liegt.
Verfahren nach Anspruch 2 oder 4 und 2, dadurch gekennzeichnet, dass der Synchronisationsevent-Frame unmittelbar nach dem Empfangen eines Synchronisations-Frames erzeugt wird oder nach Ablauf einer vorgegebenen Wartezeit, die kürzer oder gleich einer minimalen Wartezeit ist, die bei einer Kommunikation zwischen dem Netzwerkgerät und einem weiteren Netzwerkgerät zwischen einem Empfangen und Senden von Frames auftreten kann, wobei das Erzeugen des Synchronisationsevent-Frames vorzugsweise durch eine mittels Hardware und/oder Software innerhalb des IWC realisierte Funktionalität ausgelöst wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das vom CCG erzeugte synchronisierte Zeitsignal T_CCG unter Verwendung der Beziehung $T_{C C G} = T_{S R C} \cdot k + T_{m d}$
erzeugt wird, wobei T_SRC das Ausgangssignal eines Timers des CCG bezeichnet, k einen Synchronisationsfaktor und T_md eine Phasenverschiebung, und wobei der Synchronisationsfaktor k und die Phasenverschiebung T_md durch die SCD aus den Timestamps T_AP, T_B, T_SE und T_S ermittelt werden.
Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zyklisch ein neuer Wert für die Phasenverschiebung T_md bestimmt wird, wobei in einem aktuellen Zyklus der neue Wert für die Phasenverschiebung T_md ermittelt wird durch die vorzeichenrichtige Addition des bisherigen Wertes für die Phasenverschiebung T_md und eines im aktuellen Zyklus ermittelten Synchronisationsfehlers ε, welcher nach der Beziehung $ε = T_{A P} - T_{B} + T_{S E} - T_{S}$
ermittelt wird.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass eine Falsch-positiv-Filterung für detektierte Synchronisationsevents durchgeführt wird, vorzugsweise unter Verwendung der Timestamps T_B und T_SE, wobei die Timestamps T_AP, T_B, T_SE und Ts, die einem Synchronisationsevent zugeordnet sind, nur dann für die Synchronisation verwendet werden, wenn das betreffende Synchronisationsevent nicht als falsch-positiv erkannt wird.
Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Synchronisationsphase so lange aufrechterhalten wird und die ermittelten Werte für T_md jeweils in den CCG geladen werden, bis ein negatives Abbruchkriterium erfüllt ist, und dass nach dem Erreichen des ersten negativen Abbruchkriteriums von der Synchronisationsphase in eine Vorsynchronisationsphase übergegangen wird, wobei als Abbruchkriterium vorzugsweise der Synchronisationsfehler ε so lange für aufeinanderfolgende und gegebenenfalls selektierte Synchronisationsevents ermittelt und als Wert für T_md in den CCG geladen wird, bis eine Anzahl N_ps von aufeinanderfolgenden Werten des Synchronisationsfehlers ε größer ist als ein Schwellenwert ε_lim.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Vorsynchronisationshase so lange aufrechterhalten wird, bis ein positives Abbruchkriterium erreicht ist, und dass nach dem Erreichen des positiven Abbruchkriteriums in die Synchronisationsphase übergegangen wird, wobei als positives Abbruchkriterium vorzugsweise der Synchronisationsfehler ε so lange für aufeinanderfolgende Synchronisationsevents ermittelt und als Wert für T_md in den CCG geladen wird, bis eine Anzahl Nsync von aufeinanderfolgenden Werten des Synchronisationsfehlers ε kleiner ist als ein Schwellenwert ε_lim.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass von der Vorsynchronisationshase in eine Startup-Phase übergegangen wird, wenn das positive Abbruchkriterium nicht innerhalb einer vorgegebenen Zeit oder mittels einer vorgegebenen Anzahl von Versuchen für das Erreichen der Anzahl Nsync erreicht wird.
Verfahren einem der Ansprüche 6 bis 11, dadurch gekennzeichnet, dass der Synchronisationsfaktor k in einer Startup-Phase ermittelt wird, in welcher die Schritte (a), (c) und (e) des Anspruchs 1 für eine Mehrzahl von Synchronisations-Frames durchgeführt werden, wobei zur Ermittlung des Synchronisationsfaktors k ein oder mehrere Einzelwerte k_i des Synchronisationsfaktors nach der Beziehung $k_{i} = \frac{T_{A P} [i] - T_{A P} [j]}{T_{S} [i] - T_{S} [j]}$
ermittelt werden, wobei die Indizes [i] und [j] jeweils verschiedene Synchronisationsevents und entsprechende Timestamps T_AP und Ts bezeichnen, wobei vorzugsweise j = i - 1 gilt.
Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass zur Ermittlung des Synchronisationsfaktors k eine Anzahl N_k von Einzelwerten k_i des Synchronisationsfaktors gemittelt werden.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die zu mittelnden Einzelwerte k_i des Synchronisationsfaktors unter Verwendung einer oder mehrerer Filterbedingungen selektiert werden.
Verfahren nach den Ansprüchen 12, 13 und 14, dadurch gekennzeichnet, dass zunächst für eine Anzahl N_s von Synchronisationsevents, vorzugsweise aufeinanderfolgenden Synchronisationsevents, Einzelwerte k_i aus Timestamps für Paare von aufeinanderfolgenden Synchronisationsevents ermittelt werden, dass die Einzelwerte k_i nur für die weitere Berechnung verwendet werden, wenn sie unter Anwendung der einen oder mehreren Filterbedingungen selektiert wurden, und dass der Synchronisationsfaktor k nur dann berechnet wird, wenn eine vorgegebene Mindestanzahl von selektierten Einzelwerten k_i erreicht wurde, und dass vorzugsweise andernfalls die gesamte Anzahl N_s von Synchronisationsevents und zugehörigen Timestamps T_AP und Ts für die Ermittlung des Synchronisationsfaktors k verworfen wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Wert für den Synchronisationsfaktor k gespeichert wird und bei einem Aktivieren oder Zurücksetzen des Netzwerkgeräts in den CCG geladen wird.
Netzwerkgerät, insbesondere Netzwerk-Endgerät, für die drahtlose Kommunikation in einem drahtlosen Netzwerk, (a) mit einem integrierten Schaltkreis für die drahtlose Kommunikation (IWC), welcher einen Port aufweist, an welchem als Reaktion auf den Empfang eines Synchronisations-Frames ein Potenzialwechsel erzeugbar ist, der einen Synchronisationsevent darstellt, und welcher eine interne IWC-Clock umfasst, (b) mit einem steuerbaren Clock-Generator (CCG) für das Erzeugen eines synchronisierten Zeitsignals T_CCG, welches für weitere Funktionalitäten des Netzwerkgeräts verwendbar ist, (c) mit einer Synchronisationsevent-Detektoreinrichtung (SED) für das Detektieren von Synchronisationsevents, welche einen Eingangsport aufweist, dem das Potenzial des Ports des IWC, an welchem die Synchronisationsevents darstellenden Potenzialwechsel erzeugt werden, oder ein hiervon abhängiges Potenzial zugeführt ist und dem das Zeitsignal des steuerbaren Clock-Generators zugeführt ist, und (d) mit einer Synchronisationssteuereinrichtung (SCD) zur Steuerung des Synchronisationsvorgangs des Netzwerkgeräts, welche mit der SED, mit dem IWC mit dem CCG verbunden ist, dadurch gekennzeichnet, (e) dass die SCD, der IWC und der CCG derart ausgebildet sind, dass sie das Verfahren nach einem der vorhergehenden Ansprüche durchführen.
Netzwerkgerät nach Anspruch 17, dadurch gekennzeichnet, dass der Port des IWC, an welchem die Synchronisationsevents darstellenden Potenzialwechsel erzeugt werden, ein Eingangsport des IWC für das Zuführen eines analogen drahtlosen Empfangssignals ist.
Netzwerkgerät nach Anspruch 17, dadurch gekennzeichnet, dass der Port des IWC, an welchem die Synchronisationsevents darstellenden Potenzialwechsel erzeugt werden, ein Port eines Coexistence-Interface des IWC ist, der in einem aktiven Modus des IWC, in welchem der IWC senden und/oder empfangen kann, ein erstes Potenzial und in einem passiven Modus des IWC, in welchem der IWC nicht senden und/oder empfangen kann, ein zweites Potenzial aufweist.
Netzwerkgerät nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass die SED und der CCG mittels eines Field Programmable Gate Array und die SCD mittels eines Computers realisiert sind, auf welchem insbesondere ein Nicht-Echtzeitbetriebssystem läuft.
Drahtlosnetzwerk mit einem Access Point und zwei oder mehreren Netzwerkgeräten nach einem der Ansprüche 17 bis 20, wobei der Access Point Synchronisations-Frames als Broadcast-Frames überträgt.