DE102020006887A1 - Einfach zertifizierbare und qualifizierbare Computerprogrammstruktur und Computersystem - Google Patents

Einfach zertifizierbare und qualifizierbare Computerprogrammstruktur und Computersystem Download PDF

Info

Publication number
DE102020006887A1
DE102020006887A1 DE102020006887.1A DE102020006887A DE102020006887A1 DE 102020006887 A1 DE102020006887 A1 DE 102020006887A1 DE 102020006887 A DE102020006887 A DE 102020006887A DE 102020006887 A1 DE102020006887 A1 DE 102020006887A1
Authority
DE
Germany
Prior art keywords
algorithms
safety
components
block
relevance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102020006887.1A
Other languages
English (en)
Inventor
Ernst Schmitz
Ronald Forster
Michael Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Defence and Space GmbH
MBDA Deutschland GmbH
Bundesamt fuer Ausruestung Informationstechnik und Nutzung der Bundeswehr
Original Assignee
Airbus Defence and Space GmbH
MBDA Deutschland GmbH
Bundesamt fuer Ausruestung Informationstechnik und Nutzung der Bundeswehr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Airbus Defence and Space GmbH, MBDA Deutschland GmbH, Bundesamt fuer Ausruestung Informationstechnik und Nutzung der Bundeswehr filed Critical Airbus Defence and Space GmbH
Priority to DE102020006887.1A priority Critical patent/DE102020006887A1/de
Publication of DE102020006887A1 publication Critical patent/DE102020006887A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

Es wird eine Computerprogrammstruktur und ein Computersystem vorgestellt, mindestens einen ersten Block und einen zweiten Block und eine Schnittstelle aufweisend, dadurch gekennzeichnet, dass der erste Block Algorithmen aufweist, die hoch-sicherheitsrelevant sind, der zweite Block Algorithmen aufweist, die sicherheitsrelevant sind ein dritter Block Algorithmen aufweist, die nicht sicherheitsrelevant sind und die Blöcke durch Schnittstellen verbunden sind.

Description

  • Die Erfindung betrifft ein Computerprogrammprodukt mit modularer Struktur, ein Computersystem mit einer solchen modularen Struktur sowie ein modular strukturiertes Steuerungsmodul.
  • Es ist bekannt, dass beispielsweise die in Flugkörpern verwendeten Digitalprozessoren etwa alle zwei Jahre obsolet werden. Als Ersatz wird in der Regel handelsübliche Rechnerhardware verwendet, die einen sehr hohen Aufwand für Qualifizierung und Zertifizierung erfordern.
  • Aus der deutschen Patentanmeldung DE 10 2004 061 344 A1 ist beispielsweise ein Verfahren zur sicheren Auslegung eines Systems, die zugehörige Systemkomponente und die Software bekannt. Aufgabe dieser Erfindung war es ebenfalls das Sicherheitsniveau eines Systems auf nachvollziehbare Weise transparent zu machen. Als Lösung wurde vorgeschlagen, jede Systemkomponente mit einem Merkmal auszustatten, das über die Sicherheitsklasse der Systemkomponente aus einer Mehrzahl von Sicherheitsklassen informiert. Die Sicherheitsklassen werden bevorzugt durch Normung festgelegt und erlauben eine quantifizierbare Bestimmung des Sicherheitsniveaus des Systems. Darauf aufbauend wird die Sicherheitsklasse des Systems bestimmt, und zwar bevorzugt während des Produktivbetriebs mittels eines Computerprogramms.
  • Weiter ist aus der Gebrauchsmusterschrift DE 20 2014 011 088 U1 ein System zur Beurteilung von Ressourcen in einem Computernetzwerk auf Übereinstimmung mit Anforderungen an ein Computersystem offenbart. Das System umfasst einen Prozessor, der für Folgendes konfiguriert ist: Beurteilen einer Übereinstimmung einer Hardware- oder Software-Ressource des Computersystems mit Anforderungen an das Computersystem; Beurteilen einer Übereinstimmung eines oder mehrerer Objekte des Interesses, die mit der Hardware- oder Software-Ressource in Verbindung stehen, mit Anforderungen an die Objekte des Interesses, wobei das eine oder die mehreren Objekte des Interesses Inhalte der Hardware- oder Software-Ressource umfassen, die die Übereinstimmung der Hardware- oder Software-Ressource beeinflussen; und Beurteilen einer Gesamt-Übereinstimmung der Hardware- oder Software-Ressource auf der Grundlage der Übereinstimmung der Hardware- oder Software-Ressource mit den Anforderungen an das Computersystem und der Übereinstimmung des einen oder der mehreren Objekte des Interesses, die mit der Hardware- oder Software-Ressource in Verbindung stehen, mit den Anforderungen an die Objekte des Interesses, wobei das Beurteilen der Gesamt-Übereinstimmung der Hardware- oder Software-Ressource umfasst: Berechnen eines Produkts aus einem Wert der Übereinstimmung der Hardware- oder Software-Ressource mit jeder der Vielzahl von Anforderungen an das Computersystem und einer Summenfunktion von Werten der Übereinstimmung des einen oder der mehreren Objekte des Interesses, die mit der Hardware- oder Software-Ressource in Verbindung stehen, mit jeder der Vielzahl von Anforderungen an die Objekte des Interesses.
  • Abschließend ist aus der europäischen Patentschrift EP 2 706 478 B1 ein Rechensystem, bekannt, welches eine erste Zentraleinheit (CPU) und eine zweite CPU (104), die mit der ersten CPU und einem Hostprozessor gekoppelt ist, umfasst wobei, in Antwort auf eine Anforderung durch den Hostprozessor, die zweite CPU hochzufahren, die erste CPU dafür konfiguriert ist, ein sicheres Hochfahren der zweiten CPU durchzuführen, das ein Entschlüsseln eines verschlüsselten Codes umfasst, um einen entschlüsselten Code zu generieren, der durch die zweite CPU ausführbar ist, auf den der Hostprozessor aber nicht zugreifen kann, dadurch gekennzeichnet, dass der Hostprozessor den verschlüsselten Code aus einem Flash-Speicher in einen dynamischen Direktzugriffsspeicher (DRAM/Dynamic Random Access Memory) schreibt, wobei der verschlüsselte Code einen erststufigen Code und einen zweitstufigen Code zum Durchführen eines zweistufigen Hochfahrvorgangs umfasst, wobei die erste CPU ferner dafür konfiguriert ist: den entschlüsselten erststufigen Code zur Ausführung durch die zweite CPU zu authentifizieren, und die zweite CPU zu autorisieren, den entschlüsselten erststufigen Code aus einem in der zweiten CPU enthaltenen privaten lokalen Speicher auszuführen.
  • Der Nachteil dieser Systeme und Verfahren liegt darin, dass für den Fall einer Obsoleszenz einer Komponente keine Vorkehrungen getroffen sind diese einfach austauschen zu können ohne eine vollständige Zertifizierung und Qualifizierung des gesamten Systems durchführen zu müssen. Das Problem verstärkt sich, wenn beispielsweise eingeführte Waffensysteme über Jahrzehnte betrieben werden, die Verfügbarkeit der Hard- und Softwarekomponenten, aufgrund immer schneller aufeinander folgender Entwicklungszyklen, jedoch immer kürzer ist.
  • Aufgabe der Erfindung war es daher, ein zertifizierbares und qualifizierbares Computersystem, insbesondere ein Führungs- und Waffeneinsatzsystem, bestehend aus modularer Software und modularer Hardware, herzustellen, welches die zukünftigen Anforderungen an Performance, IT-Sicherheit und funktionaler Sicherheit, sowie günstigen wirtschaftlichen Aspekten in Bezug auf Pflege, Erweiterbarkeit und Obsoleszenz-Bereinigung, erfüllt.
  • Diese Aufgabe wird gelöst durch die kennzeichnenden Merkmale des Hauptanspruchs. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen beschrieben.
  • Der Vorteil der Erfindung liegt darin, dass die Prozessoren eines Computersystems derart angeordnet sind, dass allgemein, erhöht und hoch sicherheitsrelevante Daten den Prozessoren zugeordnet sind. Sofern die Prozessoren oder weitere Bauteile eines Computersystems aufgrund eines Defektes oder aufgrund von Obsoleszenz ausgetauscht werden müssen, wird aufgrund der Architektur einerseits der Validationsaufwand und anderseits die Qualitätsanforderungen festgelegt. Beide Faktoren beeinflussen die Kosten.
  • Sicherheitsrelevante Daten sind zunächst notwendig für einfache Steuerungs- oder Verwaltungsaufgaben eines Systems. Im Allgemeinen nicht mit Rückkopplungen zur Regelung ausgestattet verarbeiten sie Informationen in eine Richtung. Aus diesem Grund können sicherheitsrelevante Daten auch Sensordaten sein, die aufgenommen und zur Auswertung weitergeleitet werden.
  • Erhöht sicherheitsrelevante Daten können beispielsweise Daten eines Regelungssystems sein. Die sicherheitsrelevanten Daten müssen zumindest einer ersten Überprüfung bzw. Plausibilitätsprüfung unterlegen sein. Gleichzeitig können erhöht sicherheitsrelevante Daten auch Daten zur Regelung sein oder Steuerungsdaten zur Weitergabe an Blöcke mit lediglich sicherheitsrelevanten Daten.
  • Zuletzt sind hochsicherheitsrelevante Daten plausibilitätsgeprüfte Daten., die zur Steuerung und Regelung eines Systems notwendig sind. Oder Daten die zur Generierung von erhöht sicherheitsrelevanten Daten bzw. sicherheitsrelevanten Daten genutzt werden. Höchstsicherheitsrelevante Daten werden von Algorithmen der untergeordneten Blöcke verarbeitet.
  • Als Block wird erfindungsgemäß eine in sich geschlossene Einheit von elektronischen Bauelementen verstanden. Dabei kann es sich beispielsweise um Platinen handeln, die über eine Steckverbindung, also eine definierte Schnittstelle verbindbar oder austauschbar sind. Selbstverständlich können Blöcke auch aus mehreren beispielsweise Platinen bestehen, die zunächst untereinander verbunden sind und eine gemeinsame Schnittstelle zur Computerstruktur aufweisen.
  • Ausgeführte Schnittstellen sind z.B. Steckverbindungen mit definierten Pin-Belegungen aber auch Softwareprotokolle, die Daten nach einem definierten Protokoll übertragen.
  • Als handelsübliche Komponenten werden erfindungsgemäß beispielsweise Betriebssysteme bezeichnet, die einfach marktverfügbar sind.
  • Gehärtete Komponenten sind bereinigte und damit speziell auf den Zweck angepasste Hardware, die aber noch allgemeinverfügbare Bauteile verwendet.
  • Einzelgefertigte Komponenten sind für den Zweck zusammengestellte und nur mit den notwendigsten Merkmalen ausgestatte Hardware.
  • Eine vorteilhafte Ausgestaltung ist in Unteranspruch 5 beschrieben. Die Hardware der Blöcke ist als Komponenten unterschiedlicher Güteklassen wie beispielsweise handelsübliche, gehärtete oder einzelgefertigte Komponenten hergestellt. Korrespondierend werden die Blöcke mit Algorithmen zur Verarbeitung von sicherheitsrelevanten, erhöht sicherheitsrelevanten und hochsicherheitsrelevanten Daten versehen. Es entsteht eine qualitative Rangordnung. Dabei sind sowohl Hardwarekomponenten als auch die darauf gespeicherten Algorithmen mit lediglich sicherheitsrelevanten Daten günstig und schnell austauchbar, weil die Validierung der neunen Blöcke nur auf niedriger Ebene erfolgt.
  • Gehärtete Hardwarekomponenten werden für Algorithmen mit erhöhter Sicherheitsrelevanz verwendet. Ein Austausch ist aufgrund der exklusiveren Komponenten teurer und die Validierung erfordert mehr Aufwand, da die Anzahl der Verknüpfungen zu weiteren Hardwarekomponenten umfangreicher ist.
  • Der teuerste und umfangreichste Aufwand zum Austausch von Hardwarekomponenten betrifft die einzelgefertigten Komponenten, auf welchen Algorithmen mit höchster Sicherheitsrelevanz gespeichert sind. Die Algorithmen sind verknüpft mit nahezu allen Hardwarekomponenten des Systems und die Bauteile sind aufgrund ihrer Exklusivität sehr teuer.
  • Anspruch 6 betrifft ein modular strukturiertes Steuerungsmodul, dessen Hardware in unterschiedliche Module geordnet ist. Die Module einer ersten Klasse weisen Komponenten und Algorithmen mit allgemeinerer Sicherheitsrelevanz, die Module der zweiten Klasse Komponenten und Algorithmen mit erhöhter Sicherheitsrelevanz und die Module der dritten Klasse Komponenten und Algorithmen mit hoher Sicherheitsrelevanz auf. Die Klassifizierung erlaubt es Kosten zu sparen, da beim Austausch der Module sowohl die Hardwarekosten als auch die Verifizierung der neuen Module mit ansteigender Klasse zunimmt und durch die strikte Trennung lediglich notwendiger Aufwand betrieben werden muss.
  • Es beschreibt 1 ein erfindungsgemäßes Computersystem in schematischer Darstellung.
  • Es beschreibt Figur ein Computersystem 1 welches in einer ersten Klasse11 erste Hardwaremodule 12 mit gespeicherten Algorithmen niedriger Sicherheitsrelevanz aufweist. Die Hardwaremodule 12 der ersten Klasse 11 weisen eine hohe Anzahl für einfache Systemfunktionen auf. Die zweite Klasse 21 weist zweite Hardwaremodule 22 aus gehärteten Komponenten mit Algorithmen erhöhter Sicherheitsrelevanz auf. Die Komponenten der zweiten Klasse übernehmen Überwachungs- und Steuerungsaufgaben eines höheren Niveaus bzw. einer gehobenen Klasse. Die Hardwaremodule 32 der dritten Klasse 31 übernehmen systemrelevante steuerungs- und regelungsaufgaben mit höchster Sicherheitsrelevanz und sind daher auf den hochwertigsten Bauteilen des Systems gespeichert. Ihre Anzahl ist gering, jedoch ist die Anzahl der Verknüpfung und damit der Komplexität der Schnittstellen mit den Hardwarekomponenten (12. 22) der unteren Klassen (11, 21) am höchsten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102004061344 A1 [0003]
    • DE 202014011088 U1 [0004]
    • EP 2706478 B1 [0005]

Claims (6)

  1. Computersystem mindestens einen ersten Block und einen zweiten Block und eine Schnittstelle aufweisend, dadurch gekennzeichnet, dass - der erste Block Algorithmen aufweist, die allgemein sicherheitsrelevant sind, - der zweite Block Algorithmen aufweist, die erhöht sicherheitsrelevant sind - ein dritter Block Algorithmen aufweist, die hoch sicherheitsrelevant sind und - die Blöcke durch Schnittstellen verbunden sind.
  2. Computersystem nach Anspruch 1, dadurch gekennzeichnet, dass nicht sicherheitsrelevante Algorithmen auf handelsübliche Komponenten gespeichert sind.
  3. Computersystem nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, dass sicherheitsrelevante und systemimmanente Algorithmen auf gehärteten Komponenten gespeichert sind.
  4. Computersystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass Algorithmen nach Standard Geheim und höher auf einzelgefertigten Komponenten gespeichert sind.
  5. Computerprogrammprodukt welches Algorithmen unterschiedlicher Sicherheitsrelevanz aufwiest, dadurch gekennzeichnet, dass -Algorithmen mit allgemeiner Sicherheitsrelevanz in einem ersten Block zusammengefasst sind, -Algorithmen mit erhöhter Sicherheitsrelevanz in einem zweiten Block zusammengefasst sind und Algorithmen mit hoher Sicherheitsrelevanz in einem dritten Block zusammengefasst sind, derart, dass die Algorithmen blockweise auf verschiedenen, verbundenen Geräten speicherbar sind.
  6. Modular strukturiertes Steuerungsmodul, Module mit unterschiedlicher Sicherheitsrelevanz aufweisend, dadurch gekennzeichnet, dass - mindestens ein erstes Modul Komponenten und Algorithmen mit allgemeinerer Sicherheitsrelevanz, - mindestens ein zweites Modul Komponenten und Algorithmen mit erhöhter Sicherheitsrelevanz und - mindestens ein drittes Modul Komponenten und Algorithmen mit hoher Sicherheitsrelevanz aufweist.
DE102020006887.1A 2020-11-10 2020-11-10 Einfach zertifizierbare und qualifizierbare Computerprogrammstruktur und Computersystem Ceased DE102020006887A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102020006887.1A DE102020006887A1 (de) 2020-11-10 2020-11-10 Einfach zertifizierbare und qualifizierbare Computerprogrammstruktur und Computersystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020006887.1A DE102020006887A1 (de) 2020-11-10 2020-11-10 Einfach zertifizierbare und qualifizierbare Computerprogrammstruktur und Computersystem

Publications (1)

Publication Number Publication Date
DE102020006887A1 true DE102020006887A1 (de) 2022-05-12

Family

ID=81256263

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020006887.1A Ceased DE102020006887A1 (de) 2020-11-10 2020-11-10 Einfach zertifizierbare und qualifizierbare Computerprogrammstruktur und Computersystem

Country Status (1)

Country Link
DE (1) DE102020006887A1 (de)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6098133A (en) 1997-11-28 2000-08-01 Motorola, Inc. Secure bus arbiter interconnect arrangement
DE102004061344A1 (de) 2004-12-20 2006-07-06 Siemens Ag Verfahren zur sicheren Auslegung eines Systems, zugehörige Systemkomponente und Software
US7669051B2 (en) 2000-11-13 2010-02-23 DigitalDoors, Inc. Data security system and method with multiple independent levels of security
US9043931B2 (en) 2013-04-02 2015-05-26 Sung Ub Moon USB drive with multiple printed circuit board layers for storing data in a memory
US9680875B2 (en) 2015-01-20 2017-06-13 Cisco Technology, Inc. Security policy unification across different security products
DE202014011088U1 (de) 2013-12-05 2017-10-18 AO Kaspersky Lab System zur Beurteilung von Ressourcen in einem Computernetzwerk auf Übereinstimmung mit Anforderungen an ein Computersystem
EP2706478B1 (de) 2012-08-17 2018-10-31 Avago Technologies General IP (Singapore) Pte. Ltd. Schutz von sicherer Software in einem CPU-System mit mehrfacher Sicherheit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6098133A (en) 1997-11-28 2000-08-01 Motorola, Inc. Secure bus arbiter interconnect arrangement
US7669051B2 (en) 2000-11-13 2010-02-23 DigitalDoors, Inc. Data security system and method with multiple independent levels of security
DE102004061344A1 (de) 2004-12-20 2006-07-06 Siemens Ag Verfahren zur sicheren Auslegung eines Systems, zugehörige Systemkomponente und Software
EP2706478B1 (de) 2012-08-17 2018-10-31 Avago Technologies General IP (Singapore) Pte. Ltd. Schutz von sicherer Software in einem CPU-System mit mehrfacher Sicherheit
US9043931B2 (en) 2013-04-02 2015-05-26 Sung Ub Moon USB drive with multiple printed circuit board layers for storing data in a memory
DE202014011088U1 (de) 2013-12-05 2017-10-18 AO Kaspersky Lab System zur Beurteilung von Ressourcen in einem Computernetzwerk auf Übereinstimmung mit Anforderungen an ein Computersystem
US9680875B2 (en) 2015-01-20 2017-06-13 Cisco Technology, Inc. Security policy unification across different security products

Similar Documents

Publication Publication Date Title
EP3412018B1 (de) Verfahren zum austausch von nachrichten zwischen sicherheitsrelevanten vorrichtungen
EP1246033A1 (de) Verfahren zur Überwachung konsistenter Speicherinhalte in redundanten Systemen
EP3811262A1 (de) Recheneinrichtung und betriebsverfahren hierfür
EP0465793A2 (de) Mehrrechnersystem für Steuer- und Diagnosegeräte bei einem Kraftfahrzeug
DE102020006887A1 (de) Einfach zertifizierbare und qualifizierbare Computerprogrammstruktur und Computersystem
DE102013021231A1 (de) Verfahren zum Betrieb eines Assistenzsystems eines Fahrzeugs und Fahrzeugsteuergerät
DE102005037723B4 (de) Steuerungseinheit für Verbundbetrieb
DE102016206988A1 (de) Servereinrichtung betreibend eine Software zur Steuerung einer Funktion eines schienengebundenen Transportsicherungssystems
DE10213754A1 (de) Sensor-Maschinen-Interface und Verfahren zu dessen Betrieb
DE19504488C1 (de) Verfahren zur Initialisierung von peripheren Einrichtungen durch eine programmgesteuerte Zentraleinrichttung eines Kommunikationssystems
DE2717375C3 (de) Einrichtung zur Ortung von Programmoder Hardwarefehlern
EP3172671B1 (de) Verfahren zur parallelen verarbeitung von daten in einem rechnersystem mit mehreren rechnereinheiten und rechnersystem mit mehreren rechnereinheiten
DE102020209228A1 (de) Verfahren zum Überwachen wenigstens einer Recheneinheit
EP3884636A1 (de) Verfahren zum bearbeiten von anwendungsprogrammen auf einem verteilten automatisierungssystem
WO1999044135A1 (de) Synchronisations- und/oder datenaustauschverfahren für sichere, hochverfügbare rechner und hierzu geeignete einrichtung
EP1176508B1 (de) Anordnung zur Überwachung des ordnungsgemässen Betriebes von die selben oder einander entsprechende Aktionen ausführenden Komponenten eines elektrischen Systems
DE102007007537A1 (de) Leitsystem einer technischen Anlage
EP2225640A1 (de) Verfahren zum identifizieren gegenseitiger beeinflussung von softwarekomponenten
DE102022200291A1 (de) Verfahren zum Überwachen eines elektronischen Systems
DE102022208087A1 (de) Verfahren zum Überprüfen einer Verarbeitung von Nutzdaten
DE10252109A1 (de) Verfahren zur Parametrierung
EP4261722A1 (de) Ausgeben einer gemeinsamen, kryptographisch geschützten gerätekonfigurationsinformation
DE102020201092A1 (de) Verfahren zur Überprüfung einer Signalverbindung
DE102022108231A1 (de) Sicherheitssystem
EP3789832A1 (de) Vorrichtung und verfahren zur ausführung einer sicherheitsfunktion

Legal Events

Date Code Title Description
R086 Non-binding declaration of licensing interest
R012 Request for examination validly filed
R016 Response to examination communication
R083 Amendment of/additions to inventor(s)
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final