DE102020005864A1

DE102020005864A1 - Verifizierungsschaltung für eine Zeilentreiberfehlerdetektion

Info

Publication number: DE102020005864A1
Application number: DE102020005864.7A
Authority: DE
Inventors: Anirudh Oberoi; Gurvinder Singh
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2019-09-25
Filing date: 2020-09-24
Publication date: 2021-03-25

Abstract

Ein Bildsensor kann ein Array von Bildgebungspixeln und eine Verifizierungsschaltung einschließen. Eine Zeilensteuerschaltung, einschließlich Zeilentreiber, kann Steuersignale an die Pixel in dem Array von Bildgebungspixeln bereitstellen. Die Verifizierungsschaltung kann den ordnungsgemäßen Betrieb der Zeilentreiber testen. Die Verifizierungsschaltung ist konfiguriert, um den ersten und den zweiten Speicherkondensator auf eine erste Vorspannung vorzuladen, den ersten und den zweiten Speicherkondensator auf eine zweite Vorspannung beabsichtigt zu entladen, nur den ersten Speicherkondensator auf die erste Vorspannung zurückzusetzen, und eine erste Abtastung von dem ersten Speicherkondensator und eine zweite Abtastung von dem zweiten Speicherkondensator zu verwenden, um den Betrieb des Zeilentreiber zu testen. Wenn der Zeilentreiber ordnungsgemäß arbeitet, wird ein Spannungsausschlag zwischen den zwei Abtastungen detektiert. Wenn der Zeilentreiber hoch hängen bleibt oder niedrig hängen bleibt, können die erste und die zweite Abtastung gleich sein.

Description

Diese Anmeldung beansprucht die Vorteile und beansprucht die Priorität der am Mittwoch, 25. September 2019 eingereichten indischen Patentanmeldung Nr. 201911038711 , die durch Bezugnahme in ihrer Gesamtheit hierin aufgenommen wird.
HINTERGRUND
Diese Erfindung bezieht sich allgemein auf Bildgebungssysteme, und genauer auf Bildgebungssysteme mit Bildsensoren und Verfahren und eine Schaltung zum Testen der Integrität der Komponenten in dem Bildsensor.
Bildsensoren werden üblicherweise in elektronischen Vorrichtungen verwendet, wie etwa in Mobiltelefonen, Kameras und Computern zum Erfassen von Bildern. Herkömmliche Bildsensoren werden auf einem Halbleitersubstrat unter Verwendung einer Technologie, die einen komplementären Metall-Oxid-Halbleiter (complementary metal-oxidesemiconductor, CMOS) nutzt, oder einer Technologie, die eine ladungsgekoppelte Vorrichtung (charge-coupled device, CCD) nutzt, hergestellt. Die Bildsensoren können ein Array aus Bildsensorpixeln einschließen, von denen jedes eine Fotodiode und andere Betriebsschaltungen wie auf dem Substrat ausgebildete Transistoren einschließt.
Im Verlauf der Einsatzdauer einer elektronischen Vorrichtung können Bildsensoren in der elektronischen Vorrichtung fehleranfällig sein. Herkömmliche Bildsensoren sind manchmal mit Verfahren und Schaltungen zum Testen der Funktionalität des Bildsensors bereitgestellt. Jedoch kann das Verifizieren des ordnungsgemäßen Betriebs eines Bildgebungssystems überschüssige Komponenten erfordern, die große Mengen an Platz auf einem Bildsensor beanspruchen, die die Komplexität der Herstellung erhöhen usw.
Daher wäre es wünschenswert, verbesserte Bildgebungssysteme mit einer Verifizierungsschaltung bereitzustellen.
Figurenliste

1 ist ein Diagramm eines veranschaulichenden Systems, das ein Bildgebungssystem und ein Host-Subsystem gemäß einer Ausführungsform enthält.
2 ist ein Diagramm eines veranschaulichenden Bildsensors mit einem Array aus Bildpixeln, einer Verifizierungsschaltung, die mit dem Array aus Bildpixeln gekoppelt ist, und einer Steuerschaltung, die mit dem Array von Bildgebungspixeln gekoppelt ist, gemäß einer Ausführungsform.
3 ist ein Schaltungsdiagramm eines veranschaulichenden Pixels, das in einem Bildsensor, wie beispielsweise dem Bildsensor von 2, gemäß einer Ausführungsform enthalten sein kann.
4 ist ein schematisches Diagramm einer veranschaulichenden Verifizierungsschaltung, die in einem Bildsensor, wie beispielsweise dem Bildsensor von 2, gemäß einer Ausführungsform enthalten sein kann.
5 ist ein Schaltungsdiagramm eines veranschaulichenden Verifizierungsschaltungsblocks, der verwendet wird, um einen ordnungsgemäßen Betrieb eines Zeilentreibers gemäß einer Ausführungsform zu testen.
6 ist ein Zeitablaufdiagramm, das den Betrieb der Verifizierungsschaltung von 5 während einer Vorladephase und einer Entladephase gemäß einer Ausführungsform zeigt.
7 ist ein Zeitablaufdiagramm, das den Betrieb der Verifizierungsschaltung von 5 während einer Lesephase zeigt, wenn das getestete Zeilentreibersignal normal gemäß einer Ausführungsform arbeitet.
8 ist ein Zeitablaufdiagramm, das den Betrieb der Verifizierungsschaltung von 5 während einer Lesephase zeigt, wenn das getestete Zeilentreibersignal gemäß einer Ausführungsform hoch hängen bleibt.
9 ist ein Zeitablaufdiagramm, das den Betrieb der Verifizierungsschaltung von 5 während einer Lesephase zeigt, wenn das getestete Zeilentreibersignal gemäß einer Ausführungsform niedrig hängen bleibt.

DETAILLIERTE BESCHREIBUNG
Ausführungsformen der vorliegenden Erfindung betreffen Bildsensoren und insbesondere Bildsensoren mit einer Verifizierungsschaltung. Der Fachmann wird erkennen, dass die vorliegenden Ausführungsbeispiele auch ohne einige oder alle dieser spezifischen Details in die Praxis umgesetzt werden können. In anderen Fällen wurden bereits bekannte Vorgänge nicht ausführlich beschrieben, um die vorliegenden Ausführungsformen nicht unnötig undurchsichtig zu machen.
Bildgebungssysteme, die digitale Kameramodule aufweisen, werden in elektronischen Vorrichtungen wie Digitalkameras, Mobiltelefonen und anderen elektronischen Vorrichtungen in großem Umfang genutzt. Ein Digitalkamera-Modul kann einen oder mehrere Bildsensoren einschließen, die eintreffendes Licht sammeln, um ein Bild zu erfassen.
In einigen Situationen können Bildgebungssysteme einen Teil eines größeren Systems bilden, wie z. B. eines Überwachungssystems oder eines Sicherheitssystems für ein Fahrzeug (z. B. ein Automobil, einen Bus oder ein beliebiges anderes Fahrzeug). Bei einem Fahrzeugsicherheitssystem können durch das Bildgebungssystem erfasste Bilder vom Fahrzeug-Sicherheitssystem verwendet werden, um Umweltbedingungen in der Umgebung des Fahrzeugs zu bestimmen. Beispiele für Fahrzeug-Sicherheitssysteme können ein Park-Assistenzsystem einschließen sowie ein automatisches oder halbautomatisches Geschwindigkeitsregelsystem, ein automatisches Bremssystem, ein Kollisionsvermeidungssystem, ein Spurhaltesystem (gelegentlich bezeichnet als Spurabweichungsvermeidungssystem) ein Fußgängererkennungssystem usw.
Zumindest in einigen Fällen kann ein Bildgebungssystem einen Teil eines halbautonomen oder autonomen selbstfahrenden Fahrzeugs bilden. Derartige Bildgebungssysteme können Bilder erfassen und unter Verwendung dieser Bilder in der Nähe befindliche Fahrzeuge erkennen. Wenn ein in der Nähe befindliches Fahrzeug in einem Bild erfasst wird, kann das Fahrzeugsicherheitssystem manchmal ein Warnlicht, einen Warnalarm betätigen oder kann Brems-, aktive Lenk- oder andere aktive Kollisionsvermeidungsmaßnahmen aktivieren. Ein Fahrzeug-Sicherheitssystem kann kontinuierlich von einem Bildgebungssystem mit einem Digitalkamera-Modul erfasste Bilder verwenden, um das Vermeiden von Kollisionen mit Objekten (z. B. mit anderen Automobilen oder anderen Objekten in der Umgebung) zu unterstützen, um ein unbeabsichtigtes Abweichen (z. B. Überfahren von Fahrbahnbegrenzungen) zu vermeiden oder um auf andere Weise den sicheren Betrieb eines Fahrzeugs während eines normalen Betriebsmodus des Fahrzeugs zu unterstützen.
Bildsensoren können Arrays bzw. Anordnungen aus Bildpixeln einschließen. Die Pixel in den Bildsensoren können lichtempfindliche Elemente wie Photodioden einschließen, die das auftreffende Licht in elektrische Ladung umwandeln. Bildsensoren können eine beliebige Anzahl von Pixeln aufweisen (z. B. Hunderte oder Tausende oder mehr). Ein typischer Bildsensor kann beispielsweise hunderte, tausende oder Millionen von Pixeln haben (z. B. Megapixel).
1 ist ein Diagramm eines veranschaulichenden Bildgebungssystems, das einen Bildsensor verwendet, um Bilder aufzunehmen. Ein System 100 von 1 kann ein Fahrzeugsicherheitssystem (z. B. ein aktives Bremssystem oder ein anderes Fahrzeugsicherheitssystem) sein, kann ein Überwachungssystem sein oder kann eine elektronische Vorrichtung sein wie eine Kamera, ein Mobiltelefon, eine Videokamera oder eine andere elektronische Vorrichtung, die digitale Bilddaten aufnimmt.
Wie in 1 gezeigt, kann das System 100 ein Bildgebungssystem, wie beispielsweise ein Bildgebungssystem 10, und Host-Subsysteme, wie beispielsweise ein Host-Subsystem 20, einschließen. Das Bildgebungssystem 10 kann das Kameramodul 12 einschließen. Das Kameramodul 12 kann einen oder mehrere Bildsensoren 14 und eine oder mehrere Linsen einschließen. Die Linsen im Kameramodul 12 können beispielsweise M*N individuelle, in einem M-x-N-Array angeordnete Linsen einschließen. Die individuellen Bildsensoren 14 können in einem entsprechenden M-x-N-Bildsensor-Array (als Beispiel) angeordnet sein. Die Werte für M und N können jeweils gleich oder größer eins sein, können jeweils gleich oder größer zwei sein, können größer 10 sein oder können irgendwelche anderen geeigneten Werte aufweisen. Jeder Bildsensor im Kameramodul 12 kann einer bestimmten integrierten Schaltung einer Bildsensoranordnung jeweils gleich sein oder zu verschiedenen Arten von Bildsensoren gehören.
Während der Bilderfassungsvorgänge kann jede Linse Licht auf einen zugeordneten Bildsensor 14 bündeln. Der Bildsensor 14 kann lichtempfindliche Elemente (z. B. Pixel) einschließen, die das Licht in digitale Daten umwandeln. Bildsensoren können eine beliebige Anzahl von Pixeln aufweisen (z. B. Hunderte, Tausende, Millionen oder mehr). Ein typischer Bildsensor kann beispielsweise Millionen von Pixeln aufweisen (z. B. Megapixel). Als Beispiele kann der Bildsensor 14 eine Vorspannungsschaltlogik (z. B. Source-Folger-Lastschaltungen), eine Abtast-Halte-Schaltung, eine Schaltlogik für korreliertes doppeltes Abtasten (correlated double sampling (CDS) circuitry), eine Verstärkerschaltlogik, eine Analog-Digital-(analog-to-digital converter (ADC))-Wandler-Schaltlogik, eine Datenausgabeschaltlogik, einen Speicher (z. B. eine Pufferschaltlogik), eine Adressschaltlogik usw. einschließen.
Stand- und Video-Bilddaten vom Bildsensor 14 können über den Pfad 26 zur Bildverarbeitungs- und Datenformatierungsschaltung 16 bereitgestellt werden. Die Bildverarbeitungs- und Datenformatierungsschaltungsanordnung 16 kann verwendet werden, um Bildverarbeitungsfunktionen auszuführen, wie z. B. Datenformatierung, Weißabgleich und Belichtung, Implementierung der Video-Bildstabilisierung, Gesichtserkennung usw. Die Bildverarbeitungs- und Datenformatierungsschaltungsanordnung 16 kann auch eingesetzt werden, um bei Bedarf Rohbilddaten der Kamera zu komprimieren (z. B. in das JPEG-Format (Joint Photographic Experts Group)). In einer typischen Ausgestaltung, die gelegentlich als System-on-a-Chip-Ausgestaltung (SOC-Ausgestaltung) bezeichnet wird, sind der Kamerasensor 14 und die Bildverarbeitungs- und Datenformatierungsschaltungsanordnung 16 auf einem gemeinsamen Halbleitersubstrat (z. B. einem gemeinsamen Silicium-Chip einer integrierten Bildsensorschaltung) implementiert. Bei Bedarf können der Kamerasensor 14 und die Bildverarbeitungsschaltungsanordnung 16 auf separaten Halbleitersubstraten ausgebildet werden. Beispielsweise können der Kamerasensor 14 und die Bildverarbeitungsschaltungsanordnung 16 auf separaten, aufeinander gestapelten Substraten ausgebildet werden.
Das Bildgebungssystem 10 (z. B. die Bildverarbeitungs- und Datenformatierungsschaltungsanordnung 16) kann über den Pfad 18 erfasste Bilddaten zum Host-Subsystem 20 übermitteln. Das Host-Subsystem 20 kann ein aktives Steuersystem beinhalten, das Steuersignale zum Steuern von Fahrzeugfunktionen wie Bremsen oder Lenken an externe Vorrichtungen schickt. Das Host-Subsystem 20 kann Verarbeitungssoftware zum Erfassen von Objekten in Bildern einschließen, zum Erfassen von Bewegungen von Objekten zwischen Einzelbildern, zum Bestimmen der Abstände zu Objekten in Bildern, zum Filtern oder anderweitigen Bearbeiten von Bildern, die vom Bildgebungssystem 10 bereitgestellt werden. Das Host-Subsystem 20 kann ein Warnsystem einschließen, das konfiguriert ist, um das Bildgebungssystem 10 zu deaktivieren und/oder eine Warnung zu generieren (z. B. eine Warnleuchte auf der Armaturentafel eines Automobils, eine akustische Warnung oder eine andere Warnung), falls die Prüf-Bilddaten in Zusammenhang mit einem Bildsensor angeben, dass der Bildsensor nicht korrekt funktioniert.
Falls gewünscht, kann das System 100 einem Benutzer zahlreiche hochentwickelte Funktionen bereitstellen. Beispielsweise kann einem Nutzer in einem Computer oder einem hochentwickelten Mobiltelefon die Möglichkeit geboten werden, Nutzeranwendungen ablaufen zu lassen. Zum Implementieren dieser Funktionen kann das Host-Subsystem 20 des Systems 100 Eingabe-Ausgabe-Vorrichtungen 22 aufweisen, wie z. B. Tastaturen, Eingabe-Ausgabe-Ports, Joysticks und Anzeigen und eine Speicher- und Verarbeitungsschaltungsanordnung 24. Die Datenspeicher- und Verarbeitungsschaltlogik 24 kann flüchtigen und nichtflüchtigen Speicher (z. B. Speicher mit wahlfreiem Zugriff, Flash-Speicher, Festplattenlaufwerke, Halbleiterlaufwerke usw.) einschließen. Die Datenspeicher- und Verarbeitungsschaltung 24 kann auch Mikroprozessoren, Mikrocontroller, digitale Signalprozessoren, anwendungsspezifische integrierte Schaltungen usw. umfassen. Während des Betriebs des Bildgebungssystems 10 kann das Kameramodul 12 kontinuierlich Einzelbilder erfassen und dem Host-Subsystem 20 bereitstellen.
Das System 100 kann ein Fahrzeugsicherheitssystem sein. Bei einem Fahrzeugsicherheitssystem können durch den Bildsensor erfasste Bilder vom Fahrzeugsicherheitssystem verwendet werden, um die Bedingungen des Umfelds in der Umgebung des Fahrzeugs zu bestimmen. Beispiele für Fahrzeugsicherheitssysteme sind etwa eine Einparkhilfe, ein automatischer oder halbautomatischer Tempomat, ein ABS-System, ein Kollisionsvermeidungssystem, ein Spurassistent (gelegentlich bezeichnet als Spurhalteassistent), ein Fußgängermeldesystem, etc. sein. Zumindest in einigen Fällen kann ein Bildsensor Teil eines selbstfahrenden Fahrzeugs beim halbautonomen oder autonomen Fahren sein. Fahrzeug-Sicherheitsstandards können erfordern, dass der korrekte Betrieb beliebiger Komponenten eines Fahrzeug-Sicherheitssystems (einschließlich des Bildsensors) vor, während und/oder nach dem Betrieb des Fahrzeugs überprüft wird. Die Prüfvorgänge für Komponenten für den Bildsensor können durch das Bildgebungssystem vor, während und/oder nach dem Betrieb eines Fahrzeugs ausgeführt werden (z. B. beim Einschalten und/oder Ausschalten des Bildgebungssystems).
Ein Beispiel einer Anordnung für das Kameramodul 12 ist in 2 dargestellt. Wie in 2 dargestellt, schließt das Kameramodul 12 einen Bildsensor 14 und eine Steuer- und Verarbeitungsschaltung 16 ein. Der Bildsensor 14 kann ein Pixel-Array wie beispielsweise das Array 30 aus Pixeln 28 (hierin gelegentlich als Bildsensorpixel oder Bildpixel 28 bezeichnet), Zeilensteuerschaltungen 32, Spaltensteuer- und Ausleseschaltungen 42 und Verifizierungsschaltung 47 einschließen. Die Steuerschaltung 16 kann mit der Zeilensteuerschaltung 32 gekoppelt sein und sie kann über den globalen Datenpfad 44 mit der Spaltensteuer- und Ausleseschaltung 42 gekoppelt sein. Die Zeilensteuerschaltung 32 kann Zeilenadressen von der Steuerschaltung 16 empfangen und kann Zeilentreiber 34 aufweisen, die entsprechende Zeilensteuersignale über die Kontrollpfade 128 zu den Bildpixeln 28 liefert (z. B. Dual-Konvertierungs-Steuersignale, Pixel-Rücksetzsteuersignale, Ladungsübertragungs-Steuersignale, Blooming-Kontrollsignale, Zeilenauswahl-Steuersignale oder andere erwünschte Pixelsteuersignale). Die Verifizierungsschaltung 47 kann auch die Zeilensteuersignale empfangen und kann den ordnungsgemäßen Betrieb der Zeilensteuersignale verifizieren.
Die Spaltensteuer- und Ausleseschaltung 42 kann über eine oder mehrere Signalleitungen, wie z. B. die Spaltenleitungen 40, mit den Spalten des Pixel-Arrays 30 gekoppelt sein. Die Spaltenleitungen 40 können mit jeder Spalte der Bildpixel 28 im Bildpixel-Array 30 gekoppelt sein (z. B. kann jede Pixel-Spalte mit einer entsprechenden Spaltenleitung 40 verbunden sein). Eine oder mehrere Spaltenleitungen können auch mit der Verifizierungsschaltung 47 gekoppelt sein. Die Spaltenleitungen 40 können zum Auslesen von Bildsignalen von den Bildpixeln 28 und zur Übertragung von Vorspannungssignalen (z. B. Vorspannungsströmen oder Vorspannungen) an die Bildpixel 28 verwendet werden. Während der Auslesevorgänge der Bildpixel kann eine Pixelzeile im Bildpixel-Array 30 unter Verwendung der Zeilensteuerschaltung 32 ausgewählt werden und Bilddaten, die den Bildpixeln 28 der betreffenden Pixelzeile zugeordnet sind, können durch die Schaltlogik 42 an den Spaltenleitungen 40 ausgelesen werden.
Die Spaltensteuer- und Ausleseschaltung 42 kann eine Anzahl von Spaltenausleseschaltungen 46 einschließen. Jede Spaltenausleseschaltung 46 kann mit einer entsprechenden Spaltenleitung 40 gekoppelt sein und sie kann Bildsignale von den mit der dazugehörigen Spaltenleitung gekoppelten Pixeln 28 auslesen und empfangen. Jede Spaltenausleseschaltung 46 kann Spaltenschaltung einschließen, wie z. B. einen Spaltenverstärker zum Verstärken von aus dem Array 30 ausgelesenen Signalen, eine Sample- und Hold-Schaltung zum Abtasten und Speichern von aus dem Array 30 ausgelesenen Signalen, eine Analog-Digital-Wandler-(ADC)-Schaltung zum Umwandeln von ausgelesenen analogen Signalen in entsprechende digitale Signale und Spaltenspeicher zum Speichern der ausgelesenen Signale und aller anderen gewünschten Daten. Die Spaltenausleseschaltungen 46 können digitale Pixelwerte über die Leitung 44 zur Kontroll- und Verarbeitungsschaltung 16 ausgeben.
Das Array 30 kann eine beliebige Anzahl von Zeilen und Spalten aufweisen. Generell richten sich die Größe des Arrays 30 und die Anzahl der Zeilen und Spalten in Array 30 nach der spezifischen Implementierung des Bildsensors 14. Während Zeilen und Spalten hierin generell als horizontal bzw. vertikal beschrieben sind, können sich Zeilen und Spalten auf beliebige rasterähnliche Strukturen beziehen (z. B. können hierin als Zeilen beschriebene Merkmale vertikal angeordnet sein und hierin als Spalten beschriebene Merkmale können horizontal angeordnet sein).
Über die Lebensdauer des Bildsensors hinweg kann der Bildsensor anfällig für einen Ausfall sein. Daher kann der Bildsensor 14 in 2 eine Verifizierungsschaltung 47 zum Testen der Funktionalität des Bildsensors einschließen. In einigen Ausführungsformen kann die Verifizierungsschaltung 47 Verifizierungsschaltungsblöcke einschließen, die mit jeweiligen Reihen von Bildgebungspixeln in dem Array 30 gekoppelt sind. Die Verifizierungsschaltung 47 kann, falls gewünscht, Logikschaltungen, Vergleichsschaltungen und/oder Flip-Flop-Schaltungen einschließen.
Falls gewünscht, können die Zeilensteuerschaltung 32 und das Pixel-Array 30 zusammen in einer einzelnen integrierten Schaltung integriert sein (als ein Beispiel). Alternativ können die Zeilensteuerschaltung 32 und das Pixel-Array 30 in separaten Halbleitersubstraten implementiert sein. In einem Beispiel können das Pixel-Array 30 und die Verifizierungsschaltung 47 in einem ersten Chip ausgebildet sein, während die zusätzliche Schaltung (z. B. Zeilensteuerschaltung 32, Spaltensteuer- und Ausleseschaltung 42, usw.) in einem zweiten Chip ausgebildet ist. Der erste Chip kann manchmal als Pixel-Sensorchip bezeichnet werden. Der zweite Chip kann als anwendungsspezifischer integrierter Schaltungs-Chip (ASIC = application specific integrated circuit) bezeichnet werden. Die zwei Chips können durch leitfähige Verbindungsschichten (z.B. Hybridbindungen und/oder Bindungen an peripheren Kontaktpads) verbunden sein. Falls gewünscht, können die Pixel des Pixel-Arrays 32 auch zwischen mehreren Halbleitersubstraten aufgeteilt werden.
In der vorstehend beschriebenen Ausführungsform, bei der Bildsensor 14 unter Verwendung von gestapelten Chips angewandt wird, kann es wünschenswert sein, dass die Verifizierungsschaltung (z. B. die Verifizierungsschaltung 47 in dem Pixel-Sensorchip) nur nMOS-Transistoren (n-Kanal-Metalloxidhalbleiter-Transistoren) aufweist. Das Einschließen von nur nMOS-Transistoren in dem Pixel-Sensorchip (und keine pMOS-Transistoren) kann die Menge an Implantationsschritten zum Bilden des Chips während der Herstellung reduzieren. Zusätzlich kann das Bilden des Pixel-Sensorchips ausschließlich mit nMOS-Transistoren (und ohne pMOS-Transistoren) Kontamination reduzieren. Daher kann es wünschenswert sein, in dem Pixel-Sensorchip nur nMOS-Transistoren zu verwenden. Selbst wenn der gesamte Bildsensor 14 unter Verwendung eines einzelnen Halbleitersubstrats gebildet wird, kann es wünschenswert sein, dass die Verifizierungsschaltung 47 nur nMOS-Transistoren aufweist, um die Komplexität der Herstellung des Bildsensors zu reduzieren.
3 ist ein Schaltdiagramm, das die veranschaulichende Struktur der Pixel 28 in 3 zeigt. Wie in 3 gezeigt, schließt das Pixel 28 eine Photodiode 54, einen Floating-Diffusion-Bereich (FD) 56 und einen Transfertransistor 58 ein. Die Fotodiode 54 kann Licht erfassen, indem auftreffende Photonen in Elektronen oder Löcher umgewandelt werden. Der Transfertransistor 58 kann aktiviert werden, um Ladung von Fotodiode 54 auf den schwebenden Diffusionsbereich 56 zu übertragen. Ein Zeilenauswahltransistor 64 ist zwischen dem Drain des Source-Folgertransistors 60 und der Spaltenausgangsleitung 40 angeordnet. Um Ladung aus dem Floating-Diffusion-Bereich 56 auszulesen, wird der Zeilenauswahltransistor 64 aktiviert und die Spannung entsprechend der Ladung an dem Floating-Diffusion-Bereich auf der Spaltenausgangsleitung 40 ausgelesen. Der schwebende Diffusionsbereich 56 ist mit dem Source-Folger-Transistor 60 und dem Rücksetztransistor 62 gekoppelt. Der Source-Folgertransistor ist auch mit einer Vorspannungsversorgungsleitung 63 gekoppelt, die eine Vorspannung (z.B. V_AAPIX) bereitstellt.
Nachdem die Ladungsspannungsumwandlung abgeschlossen und das resultierende Signal aus den Pixeln (durch Aktivieren des Zeilenauswahltransistors 64) übertragen ist, kann das Pixel zurückgesetzt werden, indem der Rücksetztransistor 62 aktiviert wird und der schwebende Diffusionsbereich mit der Vorspannungsversorgungsleitung 63 gekoppelt wird. In einigen Anordnungen können alle Transistoren in dem Pixel 28 nMOS Transistoren sein. Mit anderen Worten sind der Transfertransistor 58, der Rücksetztransistor 62, der Source-Folger-Transistor 60 und der Zeilenauswahltransistor 64 allesamt nMOS-Transistoren. Der Transfertransistor 58 hat ein Gate, das das Transfersteuersignal TX empfängt. Der Zeilenauswahltransistor 64 hat ein Gate, das das Zeilenauswahlsteuersignal RS empfängt. Der Rücksetztransistor 62 hat ein Gate, das das Rücksetzsteuersignal RST empfängt. Die in 3 gezeigte Pixelstruktur ist lediglich veranschaulichend. Falls gewünscht, kann das Pixel 28 beliebige andere gewünschte Pixelkomponenten in beliebigen Konfigurationen einschließen (z. B. eine oder mehrere Speicherdioden, einen oder mehrere Speicherkondensatoren, einen Anti-Blooming-Transistor, einen oder mehrere Doppelwandlungsverstärkungstransistoren, einen oder mehrere Doppelwandlungsverstärkungskondensatoren usw.).
4 ist ein schematisches Diagramm, das eine veranschaulichende Verifizierungsschaltung 47 zeigt, die in dem Bildsensor enthalten sein kann. Wie gezeigt, kann jede Zeile von Bildgebungspixeln in dem Pixel-Array 30 einen zugeordneten Verifizierungsschaltungsblock 47V aufweisen. Jeder Verifizierungsschaltungsblock 47V kann eine oder mehrere Zeilensteuersignale empfangen, die der Zeile zugeordnet ist (z. B. Transfersteuersignale TX, Zeilenauswahlsteuersignale RS, Rücksetzsteuersignale RST, usw.). Der Verifizierungsschaltungsblock 47V kann den ordnungsgemäßen Betrieb der Zeilensteuersignale verifizieren (z. B. um sicherzustellen, dass eines oder mehrere der Zeilensteuersignale in der gewünschten Weise aktiviert werden). Die Verifizierungsschaltungsblöcke können mit einer Spaltenausgangsleitung 40 gekoppelt sein.
In 4 ist ein Verifizierungsschaltungsblock für jede Zeile von Bildgebungspixeln dargestellt. Dieses Beispiel dient lediglich der Veranschaulichung. Zwei oder mehr Verifizierungsschaltungsblöcke können für jede Zeile von Bildgebungspixeln, falls gewünscht, enthalten sein. Ein Verifizierungsschaltungsblock kann, falls gewünscht, zwischen mehreren Zeilen von Bildgebungspixeln geteilt werden. In 4 nutzen die Verifizierungsschaltungsblöcke eine gemeinsame Ausgangsleitung 40. Dieses Beispiel ist lediglich veranschaulichend und zusätzliche Ausgangsleitungen können, falls gewünscht, enthalten sein.
Die Verifizierungsschaltungsblöcke 47V von 4 können verwendet werden, um den Betrieb eines Zeilentreibers (z. B. Zeilentreiber 34 in 2) in einem Bildsensor zu testen. Zeilentreiber können verwendet werden, um Zeilensteuersignale an Zeilen von Bildgebungspixeln in einem Pixel-Array (z. B. auf Steuerleitungen 128) bereitzustellen. Beispielhafte Zeilensteuersignale, die von entsprechenden Zeilentreibern bereitgestellt werden können, schließen ein Transfertransistorsteuersignal, ein Rücksetztransistorsteuersignal, ein Zeilenauswahltransistorsteuersignal, ein Doppelumwandlungsverstärkungstransistorsteuersignal, usw. ein.
Unabhängig von dem spezifischen Steuersignal, das von einem Zeilentreiber bereitgestellt wird, ist es wünschenswert, dass es den ordnungsgemäßen Betrieb des Zeilentreibers verifizieren kann. Während des normalen Betriebs kann ein Steuersignal entweder bei einem logisch niedrigen Pegel (z. B. einer ersten Spannung) oder einem logisch hohen Pegel (z. B. einer zweiten Spannung, die sich von der ersten Spannung unterscheidet) bereitgestellt werden. Das Steuersignal kann zwischen dem niedrigen und dem hohen Pegel umgeschaltet werden, um Transistoren in den Bildgebungspixeln in einer gewünschten Weise zu steuern. Jedoch kann der Zeilentreiber in einigen Fällen nicht ordnungsgemäß arbeiten und kann scheitern, das Steuersignal zwischen dem niedrigen und dem hohen Pegel umzuschalten. Das Steuersignal kann immer auf dem hohen Pegel bereitgestellt werden (z. B. in einem „hoch hängen bleibendem“ Szenario) oder kann immer auf dem niedrigen Pegel bereitgestellt werden (z. B. in einem „niedrig hängen bleibendem“ Szenario). Wenn der Zeilentreiber „hoch hängen bleibt“ oder „niedrig hängen bleibt“, werden die Bildgebungspixel nicht ordnungsgemäß arbeiten. Die Verifizierungsschaltung, wie beispielsweise der Verifizierungsschaltungsblock von 5, kann verwendet werden, um zu verifizieren, dass der Zeilentreiber normal arbeitet und nicht hoch hängen oder niedrig hängen bleibt.
Der Verifizierungsschaltungsblock 47V von 5 schließt einen ersten Vorspannungsversorgungsanschluss 102 ein. Der Vorspannungsversorgungsanschluss 102 kann eine Vorspannung (V_DDPRECH) bereitstellen. Ein Transistor 104 (z. B. der Vorladetransistor 104) kann mit dem Vorspannung-Versorgungsanschluss gekoppelt sein. Der erste Transistor 104 ist zwischen einem Transistor 106 und dem Vorspannungsversorgungsanschluss gekoppelt. Der Transistor 106 kann zwischen dem Transistor 104 und dem Knoten 107 gekoppelt sein. Der Transistor 108 kann zwischen dem Knoten 107 und dem Knoten 109 gekoppelt sein. Der Transistor 110 kann zwischen dem Knoten 109 und dem Transistor 112 gekoppelt sein. Der Transistor 112 kann zwischen dem Transistor 110 und dem Vorspannungsversorgungsanschluss 124 gekoppelt sein. Der Vorspannungsversorgungsanschluss 124 kann eine Vorspannung (V_SSHLOGIC) bereitstellen, die sich von VDDPRECH unterscheidet.
Die Transistoren 110 und 112 sind daher in Reihe zwischen dem Knoten 109 und dem Vorspannungsversorgungsanschluss 124 gekoppelt. Die Transistoren 114 und 116 können auch in Reihe zwischen dem Knoten 109 und dem Vorspannungsversorgungsanschluss 124 (parallel zu den Transistoren 110 und 112) gekoppelt sein.
Der Kondensator 118 ist mit dem Knoten 107 gekoppelt, der bei einer Spannung VS2 ist. Der Transistor 120 ist zwischen dem Kondensator 118 und dem Transistor 122 gekoppelt. Der Transistor 122 ist zwischen dem Transistor 120 und dem Knoten 149 (der mit dem Kondensator 150 gekoppelt ist) gekoppelt.
Ein Transistor 126 (z. B. der Vorladetransistor 126) kann mit dem Vorspannung-Versorgungsanschluss gekoppelt sein. Der erste Transistor 126 ist zwischen einem Transistor 128 und dem Vorspannungsversorgungsanschluss 102 gekoppelt. Der Transistor 128 kann zwischen dem Transistor 126 und dem Knoten 129 gekoppelt sein. Der Transistor 130 kann zwischen dem Knoten 129 und dem Knoten 131 gekoppelt sein. Der Transistor 132 kann zwischen dem Knoten 131 und dem Transistor 134 gekoppelt sein. Der Transistor 134 können zwischen dem Transistor 132 und dem Vorspannungsversorgungsanschluss 124 gekoppelt sein.
Die Transistoren 132 und 134 sind daher in Reihe zwischen dem Knoten 131 und dem Vorspannungsversorgungsanschluss 124 gekoppelt. Die Transistoren 136 und 138 können auch in Reihe zwischen dem Knoten 131 und dem Vorspannungsversorgungsanschluss 124 (parallel zu den Transistoren 132 und 134) gekoppelt sein.
Der Kondensator 140 ist mit dem Knoten 129 gekoppelt, der bei einer Spannung VS1 ist. Der Transistor 142 ist zwischen dem Kondensator 140 und dem Transistor 144 gekoppelt. Der Transistor 144 ist zwischen dem Transistor 142 und dem Knoten 149 (der mit dem Kondensator 150 gekoppelt ist) gekoppelt.
Der Transistor 148 ist zwischen dem Knoten 149 und dem Transistor 146 eingefügt. Der Transistor 146 ist zwischen dem Vorspannungsversorgungsanschluss 102 und dem Transistor 148 eingefügt. Der Kondensator 150 (manchmal als Floating-Diffusion-Bereich FD, Floating-Diffusion-Knoten FD, usw. bezeichnet) ist mit einem Gate des Transistors 152 (manchmal als Source-Folgertransistor bezeichnet) gekoppelt. Der Transistor 152 ist zwischen dem Vorspannungsversorgungsanschluss 102 und dem Transistor 154 gekoppelt. Der Transistor 154 ist zwischen dem Source-Folgertransistor 152 und der Spaltenausgangsleitung 40 gekoppelt. Wenn der Transistor 154 aktiviert wird, kann eine Ausgangsspannung PIXOUT, die proportional zu der Spannung an dem Floating-Diffusion-Bereich 150 ist, an die Spaltenleitung 40 ausgegeben werden.
Die Transistoren 104 und 126 können jeweilige Gates aufweisen, die ein Vorladesteuersignal „prech‟ empfangen. Diese Transistoren können daher als Vorladetransistoren oder Vorladesteuertransistoren bezeichnet werden. Die Transistoren 106 und 128 können jeweilige Gates aufweisen, die ein Steuersignal ,convdd' empfangen. Convdd kann in einem Beispiel ein Steuersignal sein, das normalerweise während des normalen Betriebs der Bildgebungspixel hoch ist. Die Transistoren 106 und 128 können als Vorladetransistoren oder Vorladesteuertransistoren bezeichnet werden.
Die Transistoren 108 und 130 können jeweilige Gates aufweisen, die ein Zeilentreibersignal „rowdrv‟ empfangen. Das Zeilentreibersignal kann ein beliebiges Steuersignal aus einem Zeilentreiber in dem Bildsensor sein. Die Verifizierungsschaltung 47V testet, ob das Zeilentreibersignal „rowdrv‟ ordnungsgemäß arbeitet. Das Zeilentreibersignal kann ein Transfertransistorsteuersignal (TX), ein Rücksetztransistorsteuersignal (RST), ein Zeilenauswahltransistorsteuersignal (RS), ein Doppelumwandlungsverstärkungstransistorsteuersignal, usw. sein. Die Transistoren 108 und 130 können als Zeilentreibertransistoren, Testtransistoren, Verifizierungstransistoren usw. bezeichnet werden.
Die Transistoren 110 und 132 können jeweilige Gates aufweisen, die ein Zeilenauswahllesesteuersignal „sel_row_rd‟ empfangen. Diese Transistoren können als Lesephase-Entlade-Freigabetransistoren, Lesephase-Auswahltransistoren, Entladetransistoren, usw. bezeichnet werden. Die Transistoren 112 und 134 können jeweilige Gates aufweisen, die ein Entladelesesteuersignal ,disch_rd‟ empfangen. Diese Transistoren können als Lesephase-Entlade-Freigabetransistoren, Lesephase-Entladetransistoren, Entladetransistoren, usw. bezeichnet werden.
Die Transistoren 114 und 136 können jeweilige Gates aufweisen, die ein Zeilenauswahlverschlusssteuersignal „sel_row_sh‟ empfangen. Diese Transistoren können als Verschlussphase-Entlade-Freigabetransistoren, Verschlussphase-Auswahltransistoren, Entladetransistoren, usw. bezeichnet werden. Die Transistoren 116 und 138 können jeweilige Gates aufweisen, die ein Entladesteuersignal „disch‟ empfangen. Diese Transistoren können als Verschlussphase-Entlade-Freigabetransistoren, Entlade-Freigabetransistoren, Verschlussphase-Entladetransistoren, Entladetransistoren, usw. bezeichnet werden.
Der Transistor 120 kann ein Gate aufweisen, das ein Kondensatortransfersteuersignal CS2 empfängt. Der Transistor 120 kann als ein Transfertransistor, Kondensatortransfertransistor, usw. bezeichnet werden. Der Transistor 142 kann ein Gate aufweisen, das ein Kondensatortransfersteuersignal CS1 empfängt. Der Transistor 142 kann als ein Transfertransistor, Kondensatortransfertransistor, usw. bezeichnet werden.
Die Transistoren 122, 144, 148 und 154 können ein Zeilenauswahlsteuersignal RS empfangen. Das Zeilenauswahlsteuersignal kann aktiviert werden, wenn das Testen der Zeile von Pixeln, einschließlich der Verifizierungsschaltung 47 erforderlich ist. Die Transistoren 122, 144, 148 und 154 können als Zeilenauswahltransistoren bezeichnet werden. Der Transistor 146 kann ein Gate aufweisen, das ein Rücksetzsteuersignal RST empfängt. Der Transistor 146 kann als Rücksetztransistor bezeichnet werden.
Die Anordnung für die Verifizierungsschaltung, die in 5 dargestellt ist, ist lediglich veranschaulichend. Falls gewünscht, können ein oder mehrere der Transistoren, die in 5 dargestellt sind, weggelassen werden. Zum Beispiel können ein oder mehrere Transistoren 104, 106, 108, 110, 112, 114, 116, 126, 128, 130, 132, 134, 136, 138, 120, 122, 142, 144, 146, 148, 152, und 154 weggelassen werden.
Der Betrieb der Verifizierungsschaltung von 5 kann drei Phasen aufweisen. Erstens können die Kondensatoren 118 und 140 während einer Vorladephase auf V_DDPRECH geladen werden. Als nächstes können die Kondensatoren 118 und 140 während einer beabsichtigten Entladephase auf V_SSHLOGIC entladen werden. Zum Schluss kann eine Lesephase verwendet werden, um zu verifizieren, ob der getestete Zeilentreiber ordnungsgemäß arbeitet. Diese Phasen des Betriebs werden im Detail in Verbindung mit 6-9 erläutert.
6 ist ein Zeitablaufdiagramm, das den Betrieb der Verifizierungsschaltung 47V von 5 während der Vorladephase und einer beabsichtigten Entladephase zeigt. Wie gezeigt, können während der Vorladephase die Steuersignale prech und convdd hoch angehoben werden. Dies bewirkt, dass die Transistoren 104 und 106 aktiviert werden, wobei der Kondensator 118 zu V_VDDPRECH vom Vorspannungsversorgungsanschluss 102 geladen wird. Dies bewirkt auch, dass die Transistoren 126 und 128 aktiviert werden, wobei der Kondensator 140 zu V_VDDPRECH vom Vorspannungsversorgungsanschluss 102 geladen wird.
Die verbleibenden Steuersignale (z. B. sel_row_sh, disch, sel_row_rd, disch_rd und rowdrv) können während der Vorladephase niedrig bleiben, so dass die Kondensatoren 118 und 140 auf dem vorgeladenen Pegel bleiben. Da mehrere Transistoren in Reihe aktiviert werden müssen, damit eine Entladung auftritt, kann einer der Transistoren (z. B. Transistor 108 oder Transistor 130) während der Vorladephase hoch angehoben werden, ohne eine Entladung der Kondensatoren zu verursachen.
Bei t₁ (nachdem die Vorladephase abgeschlossen ist), werden die Kondensatoren 118 und 140 zu V_DDPRECH geladen. Als Nächstes kann es eine beabsichtigte Entladephase geben. Dies kann während der Verschlussphase des Betriebs der Bildgebungspixel auftreten, die das Signal von dem Zeilentreiber empfangen. Während der beabsichtigten Entladephase werden die Steuersignale sel-row-sh und disch hoch angehoben. Diese führt dazu, dass die Transistoren 114, 116, 136, und 138 aktiviert werden. Während die Transistoren 114 und 116 aktiviert sind, wird eine Aktivierung des Transistors 108 zu einer Entladung des Kondensators 118 zu V_SSHLOGIC führen. Während die Transistoren 136 und 138 aktiviert sind, wird eine Aktivierung des Transistors 130 zu einer Entladung des Kondensators 140 zu V_SSHLOGIC führen. Das rowdrv-Steuersignal kann ein oder mehrere Male während der beabsichtigten Entladephase (wenn es ordnungsgemäß arbeitet) aktiviert werden, wodurch bewirkt wird, dass die Kondensatoren 118 und 140 entladen werden.
Deshalb werden sich bei t₂, wenn der Zeilentreiber ordnungsgemäß arbeitet und rowdrv während der beabsichtigten Entladephase aktiviert wird, beide Kondensatoren 118 und 140 bei V_SSHLOGIC befinden. Wenn der Zeilentreiber fehlerhaft ist und rowdriv hoch hängen bleibt, werden die Kondensatoren immer noch entladen (da die Transistoren 108 und 130 während der beabsichtigten Entladephase aktiviert werden). Deshalb befinden sich, selbst wenn der Zeilentreiber hoch hängen bleibt, beide Kondensatoren 118 und 140 bei t₂ bei V_SSHLOGIC. Wenn der Zeilentreiber fehlerhaft ist und rowdrv niedrig hängen bleibt, dann werden die Transistoren 108 und 130 während der beabsichtigten Entladephase nicht aktiviert. Deshalb werden die Kondensatoren 118 und 140 nicht entladen und beide Kondensatoren 118 und 140 befinden sich immer noch auf dem vorgeladenen Pegel V_DDPRECH bei t2.
Nach der beabsichtigten Entladephase kann eine Lesephase durchgeführt werden. 7 zeigt die Lesephase, wenn der Zeilentreiber ordnungsgemäß arbeitet. 8 zeigt die Lesephase, wenn der Zeilentreiber hoch hängen bleibt. 9 zeigt die Lesephase, wenn der Zeilentreiber niedrig hängen bleibt.
Wie in 7 gezeigt, können während der Lesephase die Steuersignale sel_row_rd, rs, disch_rd, rst und cs2 bei t₁ hoch angehoben werden. Das Aktivieren von sel_row_rd während der gesamten Lesephase bewirkt, dass die Transistoren 110 und 132 während der gesamten Lesephase aktiviert werden. Das Aktivieren von disch_rd während der gesamten Lesephase bewirkt, dass die Transistoren 112 und 134 während der gesamten Lesephase aktiviert werden. Da die Transistoren 110 und 112 beide während der gesamten Lesephase aktiviert sind, würde jede Aktivierung von rowdrv bewirken, dass der Kondensator 118 zu V_SHHLOGIC entladen wird. Da die Transistoren 132 und 134 beide während der gesamten Lesephase aktiviert sind, würde jede Aktivierung von rowdrv bewirken, dass der Kondensator 140 zu V_SHHLOGIC entladen wird.
Das Zeilenauswahl-Steuersignal RS ist während der gesamten Lesephase aktiviert, was bewirkt, dass die Transistoren 122, 144, 148, und 154 während der gesamten Lesephase aktiviert werden. Dies ermöglicht das Abtasten von PIXOUT auf die Spaltenausgangsleitung 40.
Wie in 7 gezeigt, werden das Rücksetzsteuersignal RST und das Kondensatorübertragungssignal CS2 zwischen t₁ und t_-2 hoch angehoben. Folglich wird der Floating-Diffusion-Bereich 150 zu V_DDPRECH zurückgesetzt. Da der Zeilentreiber normal arbeitet, beginnen die Kondensatoren 118 und 140 die Lesephase (z. B. vor t₁) bei V_SSHLOGIC. Die Transistoren 120, 122, 148 und 146 werden jedoch alle zwischen t₁ und t_-2 aktiviert. Dies führt dazu, dass der Kondensator 118 zu V_DDPRECH zurückgesetzt wird. Jedoch bleibt CS1 niedrig zu diesem Zeitpunkt. Deshalb wird der Transistor 142 nicht aktiviert und der Kondensator 140 bleibt bei V_SSHLOGIC.
Nachdem die Steuersignale rst und cs2 niedrig gesunken sind (Deaktivieren der Transistoren 120 und 146), kann die Spannung am Floating-Diffusion 150 bei t₃ abgetastet werden. Diese Abtastung kann als der Rücksetzpegel des Floating-Diffusion-Bereichs betrachtet werden und kann als Sample-and-Hold-Reset (SHR) bezeichnet werden.
Bei t₄ wird CS1 hoch angehoben. Dies bewirkt, dass die Spannung vom Kondensator 140 (V_SSHLOGIC) zum Floating-Diffusion-Bereich 150 übertragen wird. Folglich fällt die FD Spannung ab, wie in 7 gezeigt. Bei ts wird die FD Spannung abgetastet. Diese Abtastung kann als der Signalpegel des Floating-Diffusion-Bereichs betrachtet werden und kann als Sample-and-Hold-Signal (SHS) bezeichnet werden.
Bei t₆ können die Steuersignale (z. B. CS1, sel_row_rd, rs, disch_rd) auf niedrige Pegel zurückkehren.
Wie in 7 gezeigt, gibt es einen Ausschlag in PIXOUT zwischen SHR bei t3 und SHS bei ts. Die Differenz zwischen PIXOUT zwischen den beiden Abtastungen zeigt an, dass das getestete Zeilentreiber-Signal ordnungsgemäß arbeitet. Wie in den 8 und 9 gezeigt wird, kann PIXOUT keine Änderung zwischen t₃ und t₅ haben, wenn der Zeilentreiber hoch hängen bleibt oder niedrig hängen bleibt.
8 ist ein Zeitablaufdiagramm, das die Lesephase zeigt, wenn der Zeilentreiber hoch hängen bleibt. Wie in Verbindung mit 6 diskutiert, werden die Kondensatoren 118 und 140 immer noch in die Lesephase bei V_SSHLOGIC eintreten, wenn der Zeilentreiber hoch hängen bleibt.
Während der Lesephase können die Steuersignale sel_row_rd, rs, disch_rd, rst und cs2 bei ti hoch angehoben werden. Das Aktivieren von sel_row_rd während der gesamten Lesephase bewirkt, dass die Transistoren 110 und 132 während der gesamten Lesephase aktiviert werden. Das Aktivieren von disch_rd während der gesamten Lesephase bewirkt, dass die Transistoren 112 und 134 während der gesamten Lesephase aktiviert werden. Da die Transistoren 110 und 112 beide während der gesamten Lesephase aktiviert sind, würde jede Aktivierung von rowdrv bewirken, dass der Kondensator 118 zu V_SHHLOGlC entladen wird. Da die Transistoren 132 und 134 beide während der gesamten Lesephase aktiviert sind, würde jede Aktivierung von rowdrv bewirken, dass der Kondensator 140 zu V_SHHLOGIC entladen wird.
Das Zeilenauswahl-Steuersignal RS ist während der gesamten Lesephase aktiviert, was bewirkt, dass die Transistoren 122, 144, 148, und 154 während der gesamten Lesephase aktiviert werden. Dies ermöglicht das Abtasten von PIXOUT auf die Spaltenausgangsleitung 40.
Wie in 8 gezeigt, werden das Rücksetzsteuersignal RST und das Kondensatorübertragungssignal CS2 zwischen ti und t_-2 hoch angehoben. Folglich wird der Floating-Diffusion-Bereich 150 zu V_DDPRECH zurückgesetzt. Zwischen t₁ und t_-2 sind alle Transistoren 120, 122, 148 und 146 aktiviert. Dies führt dazu, dass der Kondensator 118 zu V_DDPRECH zurückgesetzt wird. CS1 bleibt zu diesem Zeitpunkt niedrig. Deshalb wird der Transistor 142 nicht aktiviert und der Kondensator 140 bleibt bei V_SSHLOGIC.
Nachdem die Steuersignale rst und cs2 niedrig gesunken sind (Deaktivieren der Transistoren 120 und 146), kann die Spannung VS2 am Kondensator 118, aufgrund einer unbeabsichtigten Entladung des Kondensators, von V_DDPRECH zu V_SSHLOGIC sinken. Obwohl der Kondensator zu Beginn der Lesephase auf V_DDPRECH zurückgesetzt wurde, bedeutet die Tatsache, dass das Zeilentreibersignal rowdrv hoch hängen bleibt, dass die Transistoren 108, 110 und 112 alle aktiviert sind. Deshalb wird der Kondensator unbeabsichtigt zurück zu V_SHHLOGIC entladen, obwohl er zuvor auf V_DDPRECH zurückgesetzt wurde.
Die Spannung bei Floating-Diffusion 150 kann bei t₃ abgetastet werden. Während dieser Abtastung (SHR) wird die Floating-Diffusion bei V_SSHLOGIC abgetastet, aufgrund der unbeabsichtigten Entladung, die durch das hoch hängen bleibende rowdrv verursacht wird.
Bei t₄ wird CS1 hoch angehoben. Dies bewirkt, dass die Spannung vom Kondensator 140 (V_SSHLOGIC) zum Floating-Diffusion-Bereich 150 übertragen wird. Jedoch befindet sich FD bereits bei V_SSHLOGIC, so dass es keine Änderung zu der FD Spannung gibt. Bei t₅ wird die FD Spannung abgetastet (SHS).
Bei t6 können die Steuersignale (z. B. CS1, sel_row_rd, rs, disch_rd) auf niedrige Pegel zurückkehren.
Wie in 8 gezeigt, gibt es keinen Ausschlag in PIXOUT zwischen SHR bei t₃ und SHS bei ts. Das Fehlen eines Ausschlags von PIXOUT zwischen den beiden Abtastungen zeigt an, dass das getestete Zeilentreiber-Signal nicht ordnungsgemäß arbeitet.
9 ist ein Zeitablaufdiagramm, das die Lesephase zeigt, wenn der Zeilentreiber niedrig hängen bleibt. Wie in Verbindung mit 6 diskutiert, werden die Kondensatoren 118 und 140 in die Lesephase bei V_DDPRECH eintreten, wenn der Zeilentreiber niedrig hängen bleibt.
Während der Lesephase können die Steuersignale sel_row_rd, rs, disch_rd, rst und cs2 bei t₁ hoch angehoben werden. Das Aktivieren von sel_row_rd während der gesamten Lesephase bewirkt, dass die Transistoren 110 und 132 während der gesamten Lesephase aktiviert werden. Das Aktivieren von disch_rd während der gesamten Lesephase bewirkt, dass die Transistoren 112 und 134 während der gesamten Lesephase aktiviert werden. Da die Transistoren 110 und 112 beide während der gesamten Lesephase aktiviert sind, würde jede Aktivierung von rowdrv bewirken, dass der Kondensator 118 zu V_SHELOGIC entladen wird. Da die Transistoren 132 und 134 beide während der gesamten Lesephase aktiviert sind, würde jede Aktivierung von rowdrv bewirken, dass der Kondensator 140 zu V_SHHLOGIC entladen wird.
Das Zeilenauswahl-Steuersignal RS ist während der gesamten Lesephase aktiviert, was bewirkt, dass die Transistoren 122, 144, 148, und 154 während der gesamten Lesephase aktiviert werden. Dies ermöglicht das Abtasten von PIXOUT auf die Spaltenausgangsleitung 40.
Wie in 9 gezeigt, werden das Rücksetzsteuersignal RST und das Kondensatorübertragungssignal CS2 zwischen t₁ und t_-2 hoch angehoben. Folglich wird der Floating-Diffusion-Bereich 150 zu V_DDPRECH zurückgesetzt. Zwischen t₁ und t_-2 sind alle Transistoren 120, 122, 148 und 146 aktiviert. Dies würde dazu führen, dass der Kondensator 118 auf V_DDPRECH zurückgesetzt wird, wenn der Kondensator 118 während der beabsichtigten Entladephase ordnungsgemäß entladen worden wäre. Da rowdrv jedoch niedrig hängen bleibt, befindet sich der Kondensator 118 bereits bei V_DDPRECH und das Zurücksetzen ändert den Kondensatorspannungspegel nicht. CS1 bleibt zu diesem Zeitpunkt niedrig. Der Transistor 142 ist nicht aktiviert und der Kondensator 140 bleibt auch bei V_DDPRECH.
Nachdem die Steuersignale rst und cs2 niedrig gesunken sind (Deaktivieren der Transistoren 120 und 146), kann die Spannung am Floating-Diffusion 150 bei t₃ abgetastet werden. Diese Abtastung kann als der Rücksetzpegel des Floating-Diffusion-Bereichs betrachtet werden und kann als Sample-and-Hold-Reset (SHR) bezeichnet werden.
Bei t₄ wird CS1 hoch angehoben. Dies bewirkt, dass die Spannung vom Kondensator 140 (V_DDPRECH) zum Floating-Diffusion-Bereich 150 übertragen wird. Jedoch befindet sich FD bereits bei V_DDPRECH, so dass es keine Änderung zu der FD Spannung gibt. Bei t₅ wird die FD Spannung abgetastet (SHS).
Bei t₆ können die Steuersignale (z. B. CS1, sel_row_rd, rs, disch_rd) auf niedrige Pegel zurückkehren.
Wie in 9 gezeigt, gibt es keinen Ausschlag in PIXOUT zwischen SHR bei t₃ und SHS bei ts. Das Fehlen eines Ausschlags von PIXOUT zwischen den beiden Abtastungen zeigt an, dass das getestete Zeilentreiber-Signal nicht ordnungsgemäß arbeitet.
Die Verifizierungsschaltung von 5 kann daher bestimmen, ob ein Zeilentreibersteuersignal ordnungsgemäß zwischen einem hohen Zustand und einem niedrigen Zustand umschaltet. Die Transistoren, die verwendet werden, um die Verifizierungsschaltung von 5 zu bilden, können alle n-Kanal-Metalloxidhalbleiter-Transistoren (nMOS-Transistoren) sein. Das Einschließen von nur nMOS-Transistoren in dem Pixel-Sensorchip (und keine pMOS-Transistoren) kann die Menge an Implantationsschritten zum Bilden des Chips während der Herstellung reduzieren. Zusätzlich kann das Bilden des Pixel-Sensorchips ausschließlich mit nMOS-Transistoren (und ohne pMOS-Transistoren) Kontamination reduzieren. Die Verifizierungsschaltung von 5 kann betrieben werden, indem nur nMOS-Transistoren verwendet werden. Zusätzlich kann die Verifizierungsschaltung von 5 das Zeilentreibersteuersignal ohne irgendeine Zwischenmodifikation des Zeilentreibersteuersignals testen (z. B. ist kein Pegelwandler erforderlich, um das Zeilentreibersteuersignal vor dem Testen umzuwandeln). Die Verifizierungsschaltung empfängt das Zeilentreibersteuersignal in exakt der gleichen Form, wie es die Pixel tun. Dies reduziert die Möglichkeit für einen Ausfall in der Verifizierungsschaltung. Die Verifizierungsschaltung von 5 nimmt auch minimalen Raum auf dem Pixel-Sensorchip ein, im Vergleich zu Anordnungen, bei denen ein Pegelwandler, eine Flip-Flop-Schaltung oder eine zusätzliche Schaltung verwendet wird.
Es versteht sich, dass in 5 zwei identische Schaltungen mit dem Floating-Diffusion-Bereich gekoppelt sind. Zum Beispiel bilden die Transistoren 104, 106, 108, 110, 112, 114, 116, 120 und 122 sowie der Kondensator 118 einen ersten Zweig der Schaltung. Die Transistoren 126, 128, 130, 132, 134, 136, 138, 142, und 144 sowie der Kondensator 140 bilden einen zweiten Zweig der Schaltung. Der erste und der zweite Zweig haben die gleiche Struktur. In einigen Fällen kann einer der zwei Zweige weggelassen werden und die Verifizierungsschaltung kann nur einen einzigen Zweig einschließen. Wenn zum Beispiel ein Drei-Transistor-Auslesen (ein 3T-Lesevorgang) verwendet wird, kann nur ein Zweig erforderlich sein. Wenn ein Vier-Transistor-Auslesen (ein 4T-Lesevorgang) verwendet wird, können zwei Zweige wie in 5 verwendet werden, um die Detektion eines hoch hängen gebliebenen Zeilentreibersignals zu ermöglichen.
Gemäß einer Ausführungsform kann ein Bildsensor ein Array von Bildgebungspixeln, einen Zeilentreiber, der ein Steuersignal an das Array von Bildgebungspixeln bereitstellt, und eine Verifizierungsschaltung einschließen, die konfiguriert ist, um den Betrieb des Zeilentreibers zu testen. Die Verifizierungsschaltung kann einen Speicherkondensator, einen ersten Vorspannungsversorgungsanschluss, einen ersten Transistor, der zwischen dem Speicherkondensator und dem ersten Vorspannungsversorgungsanschluss eingefügt ist, einen zweiten Vorspannungsversorgungsanschluss und einen zweiten und einen dritten Transistor, die in Reihe zwischen dem Speicherkondensator und dem zweiten Vorspannungsversorgungsanschluss gekoppelt sind, einschließen.
Gemäß einer anderen Ausführungsform kann der zweite Transistor ein Gate aufweisen, das Steuersignale von dem Zeilentreiber empfängt.
Gemäß einer anderen Ausführungsform kann die Verifizierungsschaltung auch einen Floating-Diffusion-Bereich und einen vierten Transistor einschließen, der zwischen dem Speicherkondensator und dem Floating-Diffusion-Bereich eingefügt ist.
Gemäß einer anderen Ausführungsform kann die Verifizierungsschaltung auch einen Source-Folgertransistor mit einem Gate einschließen, der mit dem Floating-Diffusion-Bereich gekoppelt ist und einen Zeilenauswahltransistor, der zwischen dem Source-Folgertransistor und einer Ausgangsleitung gekoppelt ist.
Gemäß einer anderen Ausführungsform kann die Verifizierungsschaltung auch einen fünften Transistor einschließen, der zwischen dem Speicherkondensator und dem zweiten Vorspannungsversorgungsanschluss in Reihe mit dem zweiten Transistor und parallel zu dem dritten Transistor gekoppelt ist.
Gemäß einer anderen Ausführungsform können der erste, zweite, dritte, vierte und fünfte Transistor und der Speicherkondensator mindestens einen Teil eines ersten Verifizierungsschaltungszweigs bilden und die Verifizierungsschaltung kann einen zweiten Verifizierungsschaltungszweig mit der gleichen Anordnung wie der erste Verifizierungsschaltungszweig einschließen.
Gemäß einer anderen Ausführungsform kann der Speicherkondensator ein erster Speicherkondensator sein und die Verifizierungsschaltung kann auch einen zweiten Speicherkondensator, einen sechsten Transistor, der zwischen dem zweiten Speicherkondensator und dem ersten Vorspannungsversorgungsanschluss eingefügt ist, einen siebten und einen achten Transistor, die in Reihe zwischen dem zweiten Speicherkondensator und dem zweiten Vorspannungsversorgungsanschluss gekoppelt sind, einen neunten Transistor, der zwischen dem zweiten Speicherkondensator und dem Floating-Diffusion-Bereich eingefügt ist, und einen zehnten Transistor, der zwischen dem zweiten Speicherkondensator und dem zweiten Vorspannungsversorgungsanschluss in Reihe mit dem siebten Transistor und parallel zum achten Transistor gekoppelt ist, einschließen.
Gemäß einer anderen Ausführungsform kann der zweite Transistor ein Gate aufweisen, das Steuersignals von dem Zeilentreiber empfängt und der siebte Transistor kann ein Gate aufweisen, das Steuersignale von dem Zeilentreiber empfängt.
Gemäß einer anderen Ausführungsform kann die Verifizierungsschaltung auch einen elften Transistor, wobei der erste und der elfte Transistor in Reihe zwischen dem ersten Speicherkondensator und dem ersten Vorspannungsversorgungsanschluss gekoppelt sind, und einen zwölften Transistor einschließen, wobei der sechste und zwölfte Transistor in Reihe zwischen dem zweiten Speicherkondensator und dem ersten Vorspannungsversorgungsanschluss gekoppelt sind.
Gemäß einer anderen Ausführungsform kann die Verifizierungsschaltung auch einen Rücksetztransistor einschließen, der zwischen dem Floating-Diffusion-Bereich und dem ersten Vorspannungsversorgungsanschluss gekoppelt ist.
Gemäß einer Ausführungsform kann ein Bildsensor ein Array von Bildgebungspixeln mit einer ersten Zeile, einem Zeilentreiber, der konfiguriert ist, um ein Steuersignal an die erste Zeile bereitzustellen, und einen Verifizierungsschaltungsblock einschließen, der konfiguriert ist, um das Steuersignal zu empfangen und den Betrieb des Zeilentreibers zu testen. Der Verifizierungsschaltungsblock kann einen Ladespeicherbereich, einen Vorladetransistor, der zwischen dem Ladespeicherbereich und einem ersten Vorspannungsversorgungsanschluss gekoppelt ist, und einen Verifizierungstransistor einschließen, der zwischen dem Ladespeicherbereich und einem zweiten Vorspannungsversorgungsanschluss gekoppelt ist und der ein Gate aufweist, welches das Steuersignal empfängt.
Gemäß einer anderen Ausführungsform können der Ladespeicherbereich, der Vorladetransistor und der Verifizierungstransistor mindestens einen Teil eines ersten Zweigs von dem Verifizierungsschaltungsblock bilden und der Verifizierungsschaltungsblock kann einen zweiten Zweig einschließen, der gleich dem ersten Zweig ist.
Gemäß einer anderen Ausführungsform kann der Verifizierungsschaltungsblock auch einen ersten Transistor einschließen, der mit dem Vorladetransistor gekoppelt ist. Der Vorladetransistor und der erste Transistor können in Reihe zwischen dem ersten Vorspannungsversorgungsanschluss und dem Ladespeicherbereich gekoppelt sein.
Gemäß einer anderen Ausführungsform kann der Verifizierungsschaltungsblock auch einen zweiten und einen dritten Transistor einschließen, die in Reihe mit dem Verifizierungstransistor, zwischen dem Ladespeicherbereich und dem zweiten Vorspannungsversorgungsanschluss gekoppelt sind.
Gemäß einer anderen Ausführungsform kann der Verifizierungsschaltungsblock auch einen vierten und einen fünften Transistor einschließen, die in Reihe mit dem Verifizierungstransistor zwischen dem Ladespeicherbereich und dem zweiten Vorspannungsversorgungsanschluss gekoppelt sind. Der vierte und der fünfte Transistor können parallel zu dem zweiten und dem dritten Transistor zwischen dem Verifizierungstransistor und dem zweiten Vorspannungsversorgungsanschluss gekoppelt sein.
Gemäß einer anderen Ausführungsform kann der Verifizierungsschaltungsblock auch einen Floating-Diffusion-Bereich und einen sechsten und einen siebten Transistor einschließen, die in Reihe zwischen dem Ladespeicherbereich und dem Floating-Diffusion-Bereich gekoppelt sind.
Gemäß einer anderen Ausführungsform kann der Verifizierungsschaltungsblock einen achten und einen neunten Transistor, die in Reihe zwischen dem Floating-Diffusion-Bereich und dem ersten Vorspannungsversorgungsanschluss gekoppelt sind, einen Source-Folgertransistor mit einem Gate, das mit dem Floating-Diffusion-Bereich gekoppelt ist, und einen Zeilenauswahltransistor einschließen, der zwischen dem Source-Folgertransistor und einer Spaltenausgangsleitung gekoppelt ist.
Gemäß einer Ausführungsform kann ein Bildsensor auch ein Array von Bildgebungspixeln, einen Zeilentreiber, der ein Steuersignal an das Array von Bildgebungspixeln bereitstellt, und eine Verifizierungsschaltung, die einen ersten und einen zweiten Speicherkondensator und einen ersten und einen zweiten Transistor mit einem jeweiligen ersten und zweiten Gate, welche das Steuersignal empfangen, einschließen. Die Verifizierungsschaltung kann konfiguriert sein, um den ersten und den zweiten Speicherkondensator auf eine erste Vorspannung vorzuladen, den ersten und den zweiten Speicherkondensator auf eine zweite Vorspannung unter Verwendung des ersten und des zweiten Transistors beabsichtigt zu entladen, nur den ersten Speicherkondensator auf die erste Vorspannung zurückzusetzen, und eine erste Abtastung von dem ersten Speicherkondensator und eine zweite Abtastung von dem zweiten Speicherkondensator zu verwenden, um den Betrieb des Zeilentreiber zu testen.
Gemäß einer anderen Ausführungsform kann das Vorladen des ersten und des zweiten Speicherkondensators auf die erste Vorspannung einschließen, dass ein erster und ein zweiter Vorladetransistor aktiviert werden, die zwischen dem ersten und dem zweiten Speicherkondensator und einem ersten Vorspannungsversorgungsanschluss eingefügt sind.
Gemäß einer anderen Ausführungsform können der erste und der zweite Transistor zwischen dem ersten und dem zweiten Speicherkondensator und einem zweiten Vorspannungsversorgungsanschluss gekoppelt sein und das beabsichtigte Entladen des ersten und des zweiten Speicherkondensators auf die zweite Vorspannung kann das Aktivieren des ersten und des zweiten Transistors einschließen.
Das Vorhergehende ist lediglich veranschaulichend für die Grundsätze dieser Erfindung, und durch den Fachmann können vielfältige Modifikationen vorgenommen werden. Die vorhergehenden Ausführungsformen können einzeln oder in einer beliebigen Kombination implementiert werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

IN 201911038711 [0001]

Claims

Bildsensor, umfassend: ein Array von Bildgebungspixeln; einen Zeilentreiber, der ein Steuersignal an das Array von Bildgebungspixeln bereitstellt; und eine Verifizierungsschaltung, die konfiguriert ist, um den Betrieb eines Zeilentreibers zu testen, wobei die Verifizierungsschaltung Folgendes umfasst: einen Speicherkondensator; einen ersten Vorspannungsversorgungsanschluss; einen ersten Transistor, der zwischen dem Speicherkondensator und dem ersten Vorspannungsversorgungsanschluss eingefügt ist; einen zweiten Vorspannungsversorgungsanschluss; und einen zweiten und einen dritten Transistor, die in Reihe zwischen dem Speicherkondensator und dem zweiten Vorspannungsversorgungsanschluss gekoppelt sind.
Bildsensor nach Anspruch 1, wobei der zweite Transistor ein Gate aufweist, welches das Steuersignal von dem Zeilentreiber empfängt.
Bildsensor nach Anspruch 1, wobei die Verifizierungsschaltung ferner Folgendes umfasst: einen Floating-Diffusion-Bereich; einen vierten Transistor, der zwischen dem Speicherkondensator und dem Floating-Diffusion-Bereich eingefügt ist; einen Source-Folgertransistor mit einem Gate, das mit dem Floating-Diffusion-Bereich gekoppelt ist; und einen Zeilenauswahltransistor, der zwischen dem Source-Folgertransistor und der Ausgangsleitung gekoppelt ist.
Bildsensor nach Anspruch 3, wobei die Verifizierungsschaltung ferner Folgendes umfasst: einen fünften Transistor, der zwischen dem Speicherkondensator und dem zweiten Vorspannungsversorgungsanschluss in Reihe mit dem zweiten Transistor und parallel zu dem dritten Transistor gekoppelt ist.
Bildsensor nach Anspruch 4, wobei der erste, zweite, dritte, vierte und fünfte Transistor und der Speicherkondensator mindestens einen Teil eines ersten Verifizierungsschaltungszweigs bilden und wobei die Verifizierungsschaltung einen zweiten Verifizierungsschaltungszweig mit der gleichen Anordnung wie der erste Verifizierungsschaltungszweig umfasst.
Bildsensor nach Anspruch 4, wobei der Speicherkondensator ein erster Speicherkondensator ist und wobei die Verifizierungsschaltung ferner Folgendes umfasst: einen zweiten Speicherkondensator; einen sechsten Transistor, der zwischen dem zweiten Speicherkondensator und dem ersten Vorspannungsversorgungsanschluss eingefügt ist; siebte und achte Transistoren, die in Reihe zwischen dem zweiten Speicherkondensator und dem zweiten Vorspannungsversorgungsanschluss gekoppelt sind; einen neunten Transistor, der zwischen dem zweiten Speicherkondensator und dem Floating-Diffusion-Bereich eingefügt ist; einen zehnten Transistor, der zwischen dem zweiten Speicherkondensator und dem zweiten Vorspannungsversorgungsanschluss in Reihe mit dem siebten Transistor und parallel zu dem achten Transistor gekoppelt ist, wobei der zweite Transistor ein Gate aufweist, welches das Steuersignal von dem Zeilentreiber empfängt und wobei der siebte Transistor ein Gate aufweist, welches das Steuersignal von dem Zeilentreiber empfängt; einen elften Transistor, wobei der erste und der elfte Transistor in Reihe zwischen dem ersten Speicherkondensator und dem ersten Vorspannungsversorgungsanschluss gekoppelt sind; und einen zwölften Transistor, wobei der sechste und zwölfte Transistor in Reihe zwischen dem zweiten Speicherkondensator und dem ersten Vorspannungsversorgungsanschluss gekoppelt sind.
Bildsensor nach Anspruch 4, wobei die Verifizierungsschaltung ferner Folgendes umfasst: einen Rücksetztransistor, der zwischen dem Floating-Diffusion-Bereich und dem ersten Vorspannungsversorgungsanschluss gekoppelt ist.
Bildsensor, umfassend: ein Array von Bildgebungspixeln mit einer ersten Zeile; einen Zeilentreiber, der konfiguriert ist, um ein Steuersignal an die erste Zeile bereitzustellen; und einen Verifizierungsschaltungsblock, der konfiguriert ist, um das Steuersignal zu empfangen und den Betrieb des Zeilentreibers zu testen, wobei der Verifizierungsschaltungsblock einen Ladespeicherbereich, einen Vorladetransistor, der zwischen dem Ladespeicherbereich und einem ersten Vorspannungsversorgungsanschluss gekoppelt ist, und einen Verifizierungstransistor umfasst, der zwischen dem Ladespeicherbereich und einem zweiten Vorspannungsversorgungsanschluss gekoppelt ist und der ein Gate aufweist, welches das Steuersignal empfängt.
Bildsensor nach Anspruch 8, wobei der Verifizierungsschaltungsblock ferner Folgendes umfasst: einen ersten Transistor, der mit dem Vorladetransistor gekoppelt ist, wobei der Vorladetransistor und der erste Transistor in Reihe zwischen dem ersten Vorspannungsversorgungsanschluss und dem Ladespeicherbereich gekoppelt sind; einen zweiten und einen dritten Transistor, die in Reihe mit dem Verifizierungstransistor zwischen dem Ladespeicherbereich und dem zweiten Vorspannungsversorgungsanschluss gekoppelt sind; einen vierten und einen fünften Transistor, die in Reihe mit dem Verifizierungstransistor zwischen dem Ladespeicherbereich und dem zweiten Vorspannungsversorgungsanschluss gekoppelt sind, wobei der vierte und fünfte Transistor parallel zu dem zweiten und dritten Transistor zwischen dem Verifizierungstransistor und dem zweiten Vorspannungsversorgungsanschluss gekoppelt sind; einen Floating-Diffusion-Bereich; einen sechsten und einen siebten Transistor, die in Reihe zwischen dem Ladespeicherbereich und dem Floating-Diffusion-Bereich gekoppelt sind; einen achten und einen neunten Transistor, die in Reihe zwischen dem Floating-Diffusion-Bereich und dem ersten Vorspannungsversorgungsanschluss gekoppelt sind; einen Source-Folgertransistor mit einem Gate, das mit dem Floating-Diffusion-Bereich gekoppelt ist; und einen Zeilenauswahltransistor, der zwischen dem Source-Folgertransistor und einer Spaltenausgangsleitung gekoppelt ist.
Bildsensor, umfassend: ein Array von Bildgebungspixeln; einen Zeilentreiber, der ein Steuersignal an das Array von Bildgebungspixeln bereitstellt; und eine Verifizierungsschaltung, die einen ersten und einen zweiten Speicherkondensator und einen ersten und einen zweiten Transistor einschließt, mit einem jeweiligen ersten und zweiten Gate, die das Steuersignal empfangen, wobei die Verifizierungsschaltung konfiguriert ist zum: Vorladen des ersten und des zweiten Speicherkondensators auf eine erste Vorspannung; beabsichtigtes Entladen des ersten und des zweiten Speicherkondensators auf eine zweite Vorspannung unter Verwendung des ersten und des zweiten Transistors; Zurücksetzen nur des ersten Speicherkondensators zurück auf die erste Vorspannung; und Verwenden einer ersten Abtastung von dem ersten Speicherkondensator und einer zweiten Abtastung von dem zweiten Speicherkondensator, um den Betrieb des Zeilentreibers zu testen.