DE102019218998A1 - Method and control circuit for controlling at least one power transistor to be switched - Google Patents

Method and control circuit for controlling at least one power transistor to be switched Download PDF

Info

Publication number
DE102019218998A1
DE102019218998A1 DE102019218998.9A DE102019218998A DE102019218998A1 DE 102019218998 A1 DE102019218998 A1 DE 102019218998A1 DE 102019218998 A DE102019218998 A DE 102019218998A DE 102019218998 A1 DE102019218998 A1 DE 102019218998A1
Authority
DE
Germany
Prior art keywords
power transistor
gate
transistor
switching
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019218998.9A
Other languages
German (de)
Inventor
Ricardo Erckert
Thoralf Rosahl
Alexander Barner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102019218998.9A priority Critical patent/DE102019218998A1/en
Priority to EP20817289.0A priority patent/EP4070456A1/en
Priority to PCT/EP2020/084085 priority patent/WO2021110661A1/en
Priority to CN202080084486.5A priority patent/CN114766079A/en
Publication of DE102019218998A1 publication Critical patent/DE102019218998A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

Es wird ein Verfahren zum Ansteuern von mindestens einem zu schaltenden Leistungstransistor (T1, T2) bereitgestellt. Das Verfahren umfasst das Anlegen einer Versorgungsspannung (Vsup) an einen ersten Leistungstransistor (T1); das Laden des ersten Leistungstransistors (T1) mit einem Gate-Ladestrom (Ig); das Ermitteln eines schaltrelevanten Transistorparameters des ersten Leistungstransistors (T1) in Antwort auf den Gate-Ladestrom (Ig); das Anpassen eines Ansteuerprofils zum Schalten des ersten Leistungstransistors (T1) in Abhängigkeit des ermittelten Transistorparameters des ersten Leistungstransistors (T1) sowie das Ansteuern des ersten Leistungstransistors (T1) gemäß dem angepassten Ansteuerprofil.Ferner wird eine Ansteuerschaltung zum Ansteuern von mindestens einem zu schaltenden Leistungstransistor (T1, T2) bereitgestellt.A method for controlling at least one power transistor (T1, T2) to be switched is provided. The method comprises applying a supply voltage (Vsup) to a first power transistor (T1); charging the first power transistor (T1) with a gate charging current (Ig); determining a switching-relevant transistor parameter of the first power transistor (T1) in response to the gate charging current (Ig); the adaptation of a control profile for switching the first power transistor (T1) as a function of the determined transistor parameter of the first power transistor (T1) and the control of the first power transistor (T1) according to the adapted control profile. Furthermore, a control circuit for controlling at least one power transistor to be switched ( T1, T2) provided.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Ansteuern von mindestens einem zu schaltenden Leistungstransistor sowie eine Ansteuerschaltung zum Ansteuern von mindestens einem zu schaltenden Leistungstransistor.The present invention relates to a method for controlling at least one power transistor to be switched and a control circuit for controlling at least one power transistor to be switched.

Stand der TechnikState of the art

Werden zwei Leistungstransistoren beispielsweise in einer Halbbrückenkonfiguration betrieben und zyklisch gegenläufig ein- und ausgeschaltet, so fallen in Abhängigkeit von der Richtung des fließenden Stroms in einem der beiden Transistoren Schaltverluste an. Diese können zusätzlich zu den Leitverlusten, den ohmschen Verlusten im durchgeschalteten Zustand, einen signifikanten Beitrag zur Gesamtverlustleistung haben.If two power transistors are operated, for example, in a half-bridge configuration and cyclically switched on and off in opposite directions, switching losses occur in one of the two transistors as a function of the direction of the current flowing. In addition to the conduction losses, the ohmic losses in the connected state, these can make a significant contribution to the total power loss.

Zur Minimierung der Schaltverluste von Leistungstransistoren versucht man die Transistoren so schnell wie möglich zu schalten, das heißt mit hohem du/dt ein- und auszuschalten. Die nutzbare Schaltgeschwindigkeit hängt von einer Mehrzahl von Transistorparametern ab wie beispielsweise das Verhältnis von Vdsmax zur Versorgungsspannung, parasitären Induktivitäten des Aufbaus sowie intrinsischen Eigenschaften des Leistungstransistors. Ferner kann die nutzbare Schaltgeschwindigkeit auch von Eigenschaften der Ansteuerschaltung selbst abhängen.To minimize the switching losses of power transistors, an attempt is made to switch the transistors as quickly as possible, i.e. to switch them on and off with a high du / dt. The usable switching speed depends on a number of transistor parameters such as the ratio of Vdsmax to the supply voltage, parasitic inductances of the structure and intrinsic properties of the power transistor. Furthermore, the usable switching speed can also depend on properties of the control circuit itself.

Viele in Produktion befindliche Ansteuerschaltungen, auch als Treiberschaltung oder Gate-Treiberschaltung bezeichnet, arbeiten als geschaltete Spannungsquellen und stellen den Gate-Ladestrom durch externe Widerstände ein. Häufig werden dazu auch zwei getrennte Widerstände für den Ladestrom beziehungsweise den Entladestrom bereitgestellt.Many control circuits in production, also known as driver circuits or gate driver circuits, work as switched voltage sources and set the gate charging current through external resistors. Often, two separate resistors are also provided for the charging current and the discharging current.

Ansteuerschaltungen der neueren Generation des Standes der Technik bieten die Möglichkeit, den Gate-Ladestrom durch interne, programmierbare Stromquellen einzustellen. In Abhängigkeit von der Anzahl der programmierbaren Stromquellen und der Timer-gesteuerten Phasen können die Gate-Ströme für das Erreichen von Vth, di/dt, du/dt sowie das Laden auf Vgsmax unabhängig voneinander eingestellt werden. Dadurch ist ein sogenanntes Gateshaping möglich, wonach durch eine Anpassung der Ansteuerparamater ein den jeweils vorliegenden Randbedingungen wie beispielsweise der Temperatur, Ladestrom, Transistorparameter ein verbessertes Schaltverhalten zur Reduzierung der Schaltverluste ermöglicht wird.Control circuits of the newer generation of the prior art offer the possibility of setting the gate charging current by means of internal, programmable current sources. Depending on the number of programmable current sources and the timer-controlled phases, the gate currents for reaching Vth, di / dt, du / dt and charging to Vgsmax can be set independently of one another. This enables what is known as gate shaping, according to which, by adapting the control parameters to the respective boundary conditions such as temperature, charging current, transistor parameters, improved switching behavior to reduce switching losses is made possible.

Die Widerstände bei Verwendung der bestehenden Spannungsquellentreiber müssen für den worst case der Leistungstransistoren, zum Beispiel kalte Temperatur, fast corner, maximaler Ladestrom, so gewählt werden, dass in keinem Betriebspunkt Vdsmax von durch parasitäre Leitungsinduktivitäten verursachten dynamischen Spannungsspitzen überschritten wird. Für alle anderen Arbeitspunkte muss man dadurch deutlich höhere Schaltverluste in Kauf nehmen.The resistances when using the existing voltage source drivers must be selected for the worst case of the power transistors, e.g. cold temperature, fast corner, maximum charging current, so that at no operating point Vdsmax is exceeded by dynamic voltage peaks caused by parasitic line inductances. This means that significantly higher switching losses have to be accepted for all other operating points.

Bei Verwendung von Stromquellen-Treibern besteht zwar die Möglichkeit, das Stromprofil der Ansteuerung an die jeweilige Temperatur und den Laststrom anzupassen, aber die Transistorstreuung der Transistorparamater ist in der Applikation vollkommen unbekannt. Das bedeutet, man muss die Schaltung für die jeweilige Temperatur auf die „fast corner“ auslegen und nimmt für nominale oder langsame Transistoren trotz Temperaturanpassung einen schlechteren Wirkungsgrad als notwendig in Kauf. Gegenüber dem durch Widerstände angepassten Treiber erreicht man jedoch bereits eine Verbesserung, weil eine Kompensation des Temperatur- und Laststromverhaltens grundsätzlich erfolgen kann.When using current source drivers it is possible to adapt the current profile of the control to the respective temperature and the load current, but the transistor spread of the transistor parameters is completely unknown in the application. This means that you have to design the circuit for the respective temperature on the "fast corner" and accept a lower efficiency than necessary for nominal or slow transistors despite temperature adjustment. Compared to the driver adapted by means of resistors, however, an improvement is already achieved because the temperature and load current behavior can in principle be compensated for.

Offenbarung der ErfindungDisclosure of the invention

Das erfindungsgemäße Verfahren zum Ansteuern von mindestens einem zu schaltenden Leistungstransistor umfasst grundsätzlich die folgenden Schritte: In einem Schritt a) erfolgt das Anlegen einer Versorgungsspannung an einen ersten Leistungstransistor. In einem weiteren Schritt b) erfolgt das Laden des ersten Leistungstransistors mit einem Gate-Ladestrom. In einem weiteren Schritt c) erfolgt das Ermitteln eines schaltrelevanten Transistorparameters des ersten Leistungstransistors in Antwort auf den Gate-Ladestrom. In einem weiteren Schritt d) erfolgt das Anpassen eines Ansteuerprofils zum Schalten des ersten Leistungstransistors in Abhängigkeit des ermittelten Transistorparameters des ersten Leistungstransistors. In einem weiteren Schritt e) erfolgt das Ansteuern des ersten Leistungstransistors gemäß dem angepassten Ansteuerprofil.The method according to the invention for controlling at least one power transistor to be switched basically comprises the following steps: In a step a), a supply voltage is applied to a first power transistor. In a further step b), the first power transistor is charged with a gate charging current. In a further step c), a switching-relevant transistor parameter of the first power transistor is determined in response to the gate charging current. In a further step d), a control profile for switching the first power transistor is adapted as a function of the determined transistor parameter of the first power transistor. In a further step e) the control of the first power transistor takes place according to the adapted control profile.

Ein Leistungstransistor ist bevorzugt ein IGBT-Transistor oder SiC-Transistor, wobei die Erfindung nicht darauf beschränkt ist. Ein Ansteuerprofil kann beispielsweise ein Gate-Ladestrom-Zeit-Diagramm sein. Ein solches Diagramm kann beispielsweise analog sein oder aber eine Abfolge von zeitdiskreten Gate-Stromwerten als Funktion der Zeit sein. Ein solches Ansteuerprofil ist variabel in den Zeitintervallen einstellbar und kann auf Basis des jeweils gemessenen Transistorparameters angepasst werden. Ein schaltrelevanter Transistorparameter ist beispielsweise eine Threshold-Spannung, die Steilheit gm=di/dt, die Kapazitäten Cgd, Cgs, Cds oder die entsprechenden Gate-Ladungen, wobei die Erfindung nicht hierauf beschränkt ist.A power transistor is preferably an IGBT transistor or SiC transistor, the invention not being restricted thereto. A control profile can be, for example, a gate charge current-time diagram. Such a diagram can, for example, be analog or else a sequence of time-discrete gate current values as a function of time. Such a control profile can be set variably in the time intervals and can be adapted on the basis of the transistor parameter measured in each case. A transistor parameter relevant to switching is, for example, a threshold voltage, the slope gm = di / dt, the capacitances Cgd, Cgs, Cds or the corresponding gate charges, the invention not being restricted to this.

Das erfindungsgemäße Verfahren hat den Vorteil, dass eine Selbsterkennung der individuellen Transistorparameter bereitgestellt wird. Der Erfindung liegt ferner die Erkenntnis zugrunde, dass die Streuung insbesondere der oben genannten Transistorparameter, also Threshold-Spannung Vth, die Steilheit gm=di/dt, sowie die Kapazitäten Cgd, Cgs, Cds durch Anpassung des Ansteuerprofils der Ansteuerschaltung kompensiert werden kann. Auf dieser Basis kann dann ein passendes, korrigiertes Ansteuerprofil erzeugt werden, welches den individuellen, gemessenen Transistorparametern gerecht wird. Die Korrektur der Ansteuerung kann für den Leistungstransistor individuell errechnet werden. Dadurch können Schaltverluste verringert werden, auch für nominelle oder langsame Transistoren, sogenannte slow corner. Beispielsweise kann der erste Leistungstransistor an ein gewünschtes Referenzschaltverhalten durch das angepasste Ansteuerprofil angeglichen werden. Bei zyklischem Schalten mit anderen Leistungstransistoren können Schaltverluste dadurch minimiert werden, dass jeder einzelne Leistungstransistor dem gewünschten Referenzschaltverhalten angeglichen wird. Dadurch wird das Schaltverhalten synchronisiert und Schaltverluste in einem solchen parallelen Betrieb reduziert.The method according to the invention has the advantage that self-recognition of the individual transistor parameters is provided. The invention is also based on the knowledge that the scatter in particular of the above-mentioned transistor parameters, i.e. the threshold voltage Vth, the slope gm = di / dt, and the capacitances Cgd, Cgs, Cds can be compensated for by adapting the control profile of the control circuit. On this basis, a suitable, corrected control profile can then be generated, which does justice to the individual, measured transistor parameters. The correction of the control can be calculated individually for the power transistor. As a result, switching losses can be reduced, even for nominal or slow transistors, so-called slow corners. For example, the first power transistor can be matched to a desired reference switching behavior by means of the adapted control profile. In the case of cyclical switching with other power transistors, switching losses can be minimized by adapting each individual power transistor to the desired reference switching behavior. This synchronizes the switching behavior and reduces switching losses in such parallel operation.

Bevorzugt wird vor dem Schritt e) das Wiederholen der Schritte a) bis c) für einen zweiten Leistungstransistor durchgeführt, welcher elektrisch mit dem ersten Leistungstransistor parallel oder in Serie geschaltet ist. Dabei umfasst der Schritt d) das Anpassen eines Ansteuerprofils des ersten Leistungstransistors und des zweiten Leistungstransistors in Anhängigkeit der ermittelten Transistorparameter des ersten und des zweiten Leistungstransistors und der Schritt e) das Ansteuern auch des zweiten Leistungstransistors gemäß dem dafür angepassten Ansteuerprofil. Dadurch können beispielsweise zwei zyklisch, synchronisiert beziehungsweise parallel zu schaltende Leistungstransistoren wie beispielsweise zwei gegenläufig zu schaltende Leistungstransistoren in ihrem Schaltverhalten angeglichen werden. Dies kann hier insbesondere ohne ein Referenzschaltverhalten erfolgen, sondern direkt gegeneinander, da das Anpassen des Ansteuerprofils auf Basis beider Transistorparameter erfolgt. Hierdurch können ebenfalls Schaltverluste reduziert und der Parallelbetrieb von Leistungstransistoren synchronisiert werden. Insbesondere ist vor allem die sequentielle Durchführung für parallel geschaltete (Drain und Source), aber getrennt ansteuerbare Gate-Transistoren für deren Schaltsymmetrierung von Bedeutung.Before step e), steps a) to c) are preferably repeated for a second power transistor which is electrically connected in parallel or in series with the first power transistor. Step d) comprises adapting a control profile of the first power transistor and the second power transistor as a function of the determined transistor parameters of the first and second power transistor, and step e) also activates the second power transistor in accordance with the control profile adapted for it. In this way, for example, two power transistors to be switched cyclically, synchronized or in parallel, such as two power transistors to be switched in opposite directions, can be matched in terms of their switching behavior. This can take place here in particular without a reference switching behavior, but directly against one another, since the control profile is adapted on the basis of both transistor parameters. This can also reduce switching losses and synchronize the parallel operation of power transistors. In particular, the sequential implementation for parallel-connected (drain and source), but separately controllable gate transistors for their switching symmetry is important.

In einer besonderen Ausführungsform ist vorgesehen, dass die in Serie oder parallel geschalteten Leistungstransistoren an die Versorgungsspannung angeschlossen sind, dass der Schritt a) das Einschalten des zweiten Leistungstransistors und daraufhin das Ausschalten des zweiten Leistungstransistors umfasst, derart dass die Versorgungsspannung am ersten Leistungstransistor anliegt, und ferner vor dem Wiederholen der Schritte a) bis d) für den zweiten Leistungstransistor der erste Leistungstransistor ausgeschaltet wird, derart dass die Versorgungsspannung am zweiten Leistungstransistor anliegt. Dadurch kann jeweils eine definierte Versorgungsspannung an den ersten und zweiten Leistungstransistor gelegt werden. Nach diesem Prinzip können die einzelnen Leistungstransistoren sukzessive vermessen werden unter gleichen Bedingungen, sodass die Transistorparameter berechtigt verglichen werden können.In a particular embodiment it is provided that the series or parallel connected power transistors are connected to the supply voltage, that step a) comprises switching on the second power transistor and then switching off the second power transistor, so that the supply voltage is applied to the first power transistor, and furthermore, before repeating steps a) to d) for the second power transistor, the first power transistor is switched off such that the supply voltage is applied to the second power transistor. As a result, a defined supply voltage can be applied to the first and second power transistors. According to this principle, the individual power transistors can be measured successively under the same conditions, so that the transistor parameters can be compared in a justified manner.

Bevorzugt umfasst das Ermitteln des schaltrelevanten Transistorparameters das Bestimmen eines ersten Zeitpunkts, bei welchem der Leistungstransistor vollständig eingeschaltet ist, und ferner das Ermitteln der Gate-Einschaltladung auf Basis des Gate-Ladestroms und des ersten Zeitpunktes. Die Gate-Einschaltladung ist dabei ein besonders signifikanter Transistorparameter, welcher relevante Rückschlüsse auf das zu verwendende Ansteuerprofil zulässt.The determination of the switching-relevant transistor parameter preferably comprises the determination of a first point in time at which the power transistor is completely switched on, and furthermore the determination of the gate switch-on charge on the basis of the gate charging current and the first point in time. The gate switch-on charge is a particularly significant transistor parameter, which allows relevant conclusions to be drawn about the control profile to be used.

In einer besonderen Ausführungsform ist vorgesehen, dass das Ermitteln des schaltrelevanten Transistorparameters das Bestimmen eines zweiten Zeitpunkts umfasst, bei welchem eine Gate-Source-Spannung ein Maximum im Einschaltvorgang erreicht, sowie ferner das Ermitteln der dazugehörigen Gate-Ladung auf Basis des Gate-Ladestroms und des zweiten bestimmten Zeitpunkts. Auch diese Gate-Ladung bis zum vollständigen Aufbau der Gate-Spannung jenseits des Miller-Plateaus ist ein sensitiver Parameter und lässt Rückschlüsse auf das zu verwendende Ansteuerprofil zu.In a particular embodiment, it is provided that determining the switching-relevant transistor parameter comprises determining a second point in time at which a gate-source voltage reaches a maximum in the switch-on process, and also determining the associated gate charge on the basis of the gate charging current and of the second specific point in time. This gate charge up to the complete build-up of the gate voltage beyond the Miller plateau is also a sensitive parameter and allows conclusions to be drawn about the control profile to be used.

Bevorzugt umfasst das Verfahren das Ermitteln des schaltrelevanten Transistorparameters das Abtasten der Gate-Spannung des Leistungstransistors zum ersten Zeitpunkt, bei welchem der Leistungstransistor vollständig eingeschaltet ist, wobei das Verfahren weiterhin das Ermitteln der Threshold-Spannung aus der abgetasteten Gate-Spannung umfasst. Die Threshold-spannung ist ein weiterer sehr wichtiger Transistorparameter beziehungsweise Kenngröße zur Bestimmung eines optimalen Ansteuerprofils.The method preferably comprises determining the switching-relevant transistor parameter, sampling the gate voltage of the power transistor at the first point in time at which the power transistor is completely switched on, the method further comprising determining the threshold voltage from the sampled gate voltage. The threshold voltage is another very important transistor parameter or parameter for determining an optimal control profile.

In einer besonderen Ausführungsform der Erfindung erfolgt das Ermitteln der Threshold-Spannung in einem ersten Gate-Ladezyklus, und wobei in einem zweiten Gate-Ladezyklus, in welchem die Schritte a) bis d) wiederholt werden, das Ermitteln eines schaltrelevanten Transistorparameters des ersten Leistungstransistors in Antwort auf den Gate-Ladestrom das Ermitteln der Gate-Source-Ladung und/oder der Gate-Drain-Ladung auf Basis der im ersten Gate-Ladezyklus ermittelten Threshold-Spannung erfolgt. Aus den Ladungen können ferner auch die korrespondierenden Kapazitäten aus dem bekannten Gate-Ladestrom bestimmt werden, welche ein weiterer besonderer Transistorparameter für das Bestimmen des Ansteuerstroms darstellt. Hierbei können zwei Komparatoren mit Schwellenspannungen leicht unterhalb und leicht oberhalb der bestimmten Threshold-Spannung verwendet werden, sodass Zeitpunkte für den Anfang und das Ende des Miller-Plateaus bestimmt werden können.In a particular embodiment of the invention, the threshold voltage is determined in a first gate charging cycle, and a switching-relevant transistor parameter of the first power transistor is determined in a second gate charging cycle in which steps a) to d) are repeated Response to the gate charging current, determining the gate-source charge and / or the gate-drain charge on the basis of the threshold voltage determined in the first gate charging cycle takes place. From the charges, the corresponding capacitances can also be determined from the known gate charging current, which represents a further special transistor parameter for determining the drive current. Here, two comparators can be used with threshold voltages slightly below and slightly above the specific threshold voltage, so that points in time for the beginning and the end of the Miller plateau can be determined.

In einer besonderen Ausführungsform ist vorgesehen, dass das Ermitteln der schaltrelevanten Transistorparameter in bestimmten zeitlichen Abständen durchgeführt wird, ferner umfassend das Anpassen des Ansteuerprofils nach jeder Ermittlung. Dadurch kann das Ansteuerprofil zeitlich angepasst werden. Beispielsweise kann sich ein Leistungstransistor über die Zeit verändern und auch unterschiedlich schnell verändern. Ein zyklisches Bestimmen ermöglicht somit ein zeitabhängiges, flexibles Anpassen und berücksichtigt die Transistorparameterdrift einzelner Transistorparameter zum Beispiel in Abhängigkeit der Threshold-Spannung von der Temperatur, der Abhängigkeit des Miller-Plateau-Levels vom Drainstrom.In a particular embodiment it is provided that the determination of the switching-relevant transistor parameters is carried out at certain time intervals, furthermore including the adaptation of the control profile after each determination. This allows the control profile to be adjusted over time. For example, a power transistor can change over time and also change at different speeds. A cyclical determination thus enables a time-dependent, flexible adaptation and takes into account the transistor parameter drift of individual transistor parameters, for example as a function of the threshold voltage on the temperature, the dependence of the Miller plateau level on the drain current.

Weiterhin wird ein Computerprogrammprodukt zur Verfügung gestellt, umfassend Befehle, die bei der Ausführung des Programms durch einen Computer diesen veranlassen, das Verfahren nach den obigen Ausführungsformen auszuführen. Durch ein solches Programm kann die Parametermessung und die Ablaufsteuerung auf einem Microcontroller implementiert werden. Der Microcontroller könnte in einem solchen Fall die Hardware der Ansteuerschaltung wie die steuerbare Gate-Stromquelle, Messungseinheiten etc. nutzen. Es besteht auch die Möglichkeit, die für Anpassung des Ansteuerprofils notwendigen Berechnungen auf demselben Chip durchzuführen.Furthermore, a computer program product is provided, comprising instructions which, when the program is executed by a computer, cause the computer to execute the method according to the above embodiments. With such a program, the parameter measurement and the sequence control can be implemented on a microcontroller. In such a case, the microcontroller could use the hardware of the control circuit such as the controllable gate current source, measurement units, etc. It is also possible to carry out the calculations necessary for adapting the control profile on the same chip.

Erfindungsgemäß wird weiterhin eine Ansteuerschaltung zum Ansteuern von zumindest einem zu schaltenden Leistungstransistor zur Verfügung gestellt. Die Ansteuerschaltung umfasst dabei eine Versorgungsspannung, welche an einem ersten Leistungstransistor angelegt ist. Ferner umfasst die Ansteuerschaltung eine erste steuerbare Stromquelle, welche dazu eingerichtet ist, den ersten Leistungstransistor mit einem Gate-Ladestrom zu laden. Ferner umfasst die Ansteuerschaltung eine erste Messeinheit, welche dazu eingerichtet ist, einen schaltrelevanten Transistorparameter des ersten Leistungstransistors in Antwort auf den Gate-Ladestrom zu ermitteln. Ferner umfasst die Ansteuerschaltung eine Steuereinheit, welche dazu eingerichtet ist, ein Ansteuerprofil zum Schalten des ersten Leistungstransistors in Abhängigkeit des ermittelten Transistorparameters anzupassen. Ferner ist die erste steuerbare Stromquelle dazu eingerichtet, den ersten Leistungstransistor gemäß dem angepassten Ansteuerprofil anzusteuern. Die Vorteile der Ansteuerschaltung sind den obigen Ausführungen zum Verfahren zu entnehmen.According to the invention, a control circuit for controlling at least one power transistor to be switched is also provided. The control circuit comprises a supply voltage which is applied to a first power transistor. Furthermore, the control circuit comprises a first controllable current source, which is set up to charge the first power transistor with a gate charging current. Furthermore, the control circuit comprises a first measuring unit, which is set up to determine a switching-relevant transistor parameter of the first power transistor in response to the gate charging current. Furthermore, the control circuit comprises a control unit which is set up to adapt a control profile for switching the first power transistor as a function of the transistor parameter determined. Furthermore, the first controllable current source is set up to control the first power transistor in accordance with the adapted control profile. The advantages of the control circuit can be found in the above explanations on the method.

In einer besonderen Ausführungsform ist vorgesehen, dass die Versorgungsspannung der Ansteuerschaltung an dem ersten Leistungstransistor und einem zweiten Leistungstransistor, welcher mit dem ersten Leistungstransistor parallel oder in Serie geschaltet ist, angelegt ist. Ferner umfasst die Ansteuerschaltung eine zweite steuerbare Stromquelle, welche dazu eingerichtet ist, den zweiten Leistungstransistor mit einem Gate-Ladestrom zu laden. Ferner umfasst in dieser Ausführungsform die Ansteuerschaltung eine zweite Messeinheit, welche dazu eingerichtet ist, einen schaltrelevanten Transistorparameter des zweiten Leistungstransistors in Antwort auf den Gate-Ladestrom zu ermitteln. Ferner ist eine Steuereinheit umfasst, welche dazu eingerichtet ist, ein Ansteuerprofil zum Schalten des ersten und des zweiten Leistungstransistors in Abhängigkeit der ermittelten Transistorparameter des ersten und des zweiten Leistungstransistors anzupassen. Weiterhin ist die zweite steuerbare Stromquelle derart eingerichtet, den zweiten Leistungstransistor gemäß dem angepassten Ansteuerprofil anzusteuern.In a particular embodiment it is provided that the supply voltage of the control circuit is applied to the first power transistor and a second power transistor, which is connected in parallel or in series with the first power transistor. Furthermore, the control circuit comprises a second controllable current source, which is set up to charge the second power transistor with a gate charging current. Furthermore, in this embodiment, the control circuit comprises a second measuring unit, which is set up to determine a switching-relevant transistor parameter of the second power transistor in response to the gate charging current. Furthermore, a control unit is included which is set up to adapt a control profile for switching the first and the second power transistor as a function of the determined transistor parameters of the first and the second power transistor. Furthermore, the second controllable current source is set up to control the second power transistor in accordance with the adapted control profile.

Bevorzugt ist die Messeinheit dazu eingerichtet, einen ersten Zeitpunkt zu bestimmen, bei welchem der Leistungstransistor vollständig eingeschaltet ist, und wobei die Steuereinheit dazu eingerichtet ist, die Gate-Einschaltladung auf Basis des Gate-Ladestroms und den bestimmten ersten Zeitpunkt zu ermitteln. Die Messeinheit kann einen ersten Komparator umfassen, dessen erster Eingang mit einem Drain-Anschluss des Leistungstransistors verbunden ist und an dessen zweitem Eingang eine erste Schwellenspannung anliegt, und ferner dazu eingerichtet sein, ein erstes Zeitsignal indikativ für einen ersten Zeitpunkt zu erzeugen, bei welchem die Drain-Source-Spannung unter die erste Schwellenspannung fällt, und das erste Zeitsignal an die Steuereinheit zu senden, wobei die Steuereinheit dazu eingerichtet ist, die Gate-Einschaltladung auf Basis des Gate-Ladestroms und des ersten Zeitpunkts zu ermitteln.The measuring unit is preferably set up to determine a first point in time at which the power transistor is completely switched on, and the control unit is set up to determine the gate switch-on charge on the basis of the gate charging current and the determined first point in time. The measuring unit can comprise a first comparator, the first input of which is connected to a drain connection of the power transistor and a first threshold voltage is applied to the second input, and can also be configured to generate a first time signal indicative of a first point in time at which the Drain-source voltage falls below the first threshold voltage, and to send the first time signal to the control unit, wherein the control unit is configured to determine the gate switch-on charge on the basis of the gate charge current and the first point in time.

In bevorzugter Ausführungsform ist vorgesehen, dass die Messeinheit dazu eingerichtet ist, einen zweiten Zeitpunkt zu bestimmen, bei welchem die Gate-Source-Spannung ein Maximum erreicht, wobei die Steuereinheit dazu eingerichtet ist, die Gate-Ladung auf Basis des Gate-Ladestroms und des zweiten Zeitpunkts zu ermitteln. Die Messeinheit kann dazu einen zweiten Komparator umfassen, dessen erster Eingang mit einem Gate-Anschluss des Leistungstransistors verbunden ist und an dessen zweitem Eingang eine zweite Schwellenspannung anliegt, und ferner dazu eingerichtet ist, ein zweites Zeitsignal indikativ für einen Zeitpunkt zu erzeugen, bei welchem die Gate-Source-Spannung über die zweite Schwellenspannung angestiegen ist, wobei die zweite Schwellenspannung oberhalb der Threshold-Spannung liegt, und das zweite Zeitsignal an die Steuereinheit zu senden, wobei die Steuereinheit dazu eingerichtet ist, die Gate-Ladung auf Basis des Gate-Ladestroms und des zweiten Zeitpunkts zu ermitteln.In a preferred embodiment it is provided that the measuring unit is set up to determine a second point in time at which the gate-source voltage reaches a maximum, the control unit being set up to calculate the gate charge on the basis of the gate charge current and the to determine the second point in time. For this purpose, the measuring unit can comprise a second comparator, the first input of which is connected to a gate connection of the power transistor and to the latter a second threshold voltage is applied to the second input, and is further configured to generate a second time signal indicative of a point in time at which the gate-source voltage has risen above the second threshold voltage, the second threshold voltage being above the threshold voltage, and to send the second time signal to the control unit, wherein the control unit is configured to determine the gate charge on the basis of the gate charge current and the second point in time.

Bevorzugt ist die Messeinheit dazu eingerichtet, die Gate-Spannung des Leistungstransistors zum ersten Zeitpunkt, bei welchem der Leistungstransistor vollständig eingeschaltet ist, abzutasten, und wobei die Steuereinheit dazu eingerichtet ist, die Threshold-Spannung aus der abgetasteten Gate-Spannung zu ermitteln. Die Messeinheit umfasst eine Abtastschaltung, welche mit dem Gate-Anschluss des Leistungstransistors und der Steuereinheit verbunden ist, und ferner dazu eingerichtet ist, die Gate-Spannung des Leistungstransistors zum ersten Zeitpunkt, bei welchem der Leistungstransistor vollständig eingeschaltet ist, abzutasten und ein Zustandssignal indikativ für den abgetasteten Spannungswert an die Steuereinheit zu senden, wobei die Steuereinheit dazu eingerichtet ist, die Threshold-Spannung aus der abgetasteten Gate-Spannung zu ermitteln.The measuring unit is preferably set up to sample the gate voltage of the power transistor at the first point in time at which the power transistor is completely switched on, and the control unit is set up to determine the threshold voltage from the sampled gate voltage. The measuring unit comprises a sampling circuit which is connected to the gate connection of the power transistor and the control unit, and is further configured to sample the gate voltage of the power transistor at the first point in time at which the power transistor is completely switched on and to provide a status signal indicative of to send the sampled voltage value to the control unit, wherein the control unit is set up to determine the threshold voltage from the sampled gate voltage.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.Advantageous developments of the invention are given in the subclaims and described in the description.

FigurenlisteFigure list

Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:

  • 1 eine Ansteuerschaltung zum Ansteuern von mindestens einem Leistungstransistor nach einer Ausführungsform der Erfindung,
  • 2 ein schematisch dargestelltes Verfahren zum Ansteuern von mindestens einem Leistungstransistor nach einer Ausführungsform der Erfindung,
  • 3 ein schematischer Spannungs-Zeit-Verlauf eines mit Spannung versorgten Leistungstransistors in Antwort auf einen Gate-Ladestrom zur Illustration der Erfindung,
  • 4 ein beispielhaftes Ansteuerprofil für einen Leistungstransistor als Gate-Strom-Zeit-Diagramm,
  • 5 Simulationsergebnisse unter Anwendung des erfindungsgemäßen Verfahrens für verschiedene Leistungstransistoren,
  • 6 eine Ansteuerschaltung zum Ansteuern von mindestens einem Leistungstransistor nach einer weiteren Ausführungsform der Erfindung,
  • 7 eine Ansteuerschaltung nach einer weiteren Ausführungsform der Erfindung, und
  • 8 ein schematischer Spannungs-Zeit-Verlauf eines mit Spannung versorgten Leistungstransistors in Antwort auf einen Gate-Ladestrom zur Illustration der Erfindung bei einem ersten Gate-Ladezyklus und einem zweiten Gate-Ladezyklus.
Exemplary embodiments of the invention are explained in more detail with reference to the drawings and the following description. Show it:
  • 1 a control circuit for controlling at least one power transistor according to one embodiment of the invention,
  • 2 a schematically illustrated method for controlling at least one power transistor according to an embodiment of the invention,
  • 3rd a schematic voltage-time curve of a power transistor supplied with voltage in response to a gate charging current to illustrate the invention,
  • 4th an exemplary control profile for a power transistor as a gate-current-time diagram,
  • 5 Simulation results using the method according to the invention for various power transistors,
  • 6th a control circuit for controlling at least one power transistor according to a further embodiment of the invention,
  • 7th a control circuit according to a further embodiment of the invention, and
  • 8th a schematic voltage-time curve of a power transistor supplied with voltage in response to a gate charging current to illustrate the invention in a first gate charging cycle and a second gate charging cycle.

Ausführungsformen der ErfindungEmbodiments of the invention

In der 1 ist eine Ansteuerschaltung 10 zum Ansteuern von mindestens einem Leistungstransistor T1, T2 nach einer Ausführungsform der Erfindung gezeigt. In der 2 ist das korrespondierende Verfahren zum Ansteuern von mindestens einem Leistungstransistor T1, T2 nach einer Ausführungsform der Erfindung schematisch dargestellt. In der 3 ist ferner ein Spannungs-Zeit-Verlauf eines Leistungstransistors T1, T2 in Antwort auf einen Gate-Ladestrom zur Illustration der Erfindung hinsichtlich der hier offenbarten Messungen gezeigt. Im Folgenden werden diese drei Figuren zur besseren Illustration gemeinsam beschrieben.In the 1 is a control circuit 10 to control at least one power transistor T1 , T2 shown according to an embodiment of the invention. In the 2 is the corresponding method for controlling at least one power transistor T1 , T2 shown schematically according to one embodiment of the invention. In the 3rd is also a voltage-time curve of a power transistor T1 , T2 in response to a gate charge current to illustrate the invention in terms of the measurements disclosed herein. In the following, these three figures are described together for better illustration.

1 zeigt eine Ansteuerschaltung 10 nach einer Ausführungsform der Erfindung. In dem vorliegenden Beispiel sind zwei Leistungstransistoren T1, T2 vorgesehen, wobei die Erfindung nicht darauf beschränkt ist. Ein Leistungstransistor T1, T2 ist dabei bevorzugt ein IGBT. Die Ansteuerschaltung 10 in dieser beispielhaften Ausführungsform umfasst dabei eine erste Ansteuerteilschaltung, welche mit dem ersten Leistungstransistor T1 verbunden ist und eine zweite Ansteuerteilschaltung, welche mit dem zweiten Leistungstransistor T2 verbunden ist. Erste und zweite Ansteuerteilschaltung sind grundsätzlich identisch aufgebaut. In einer weiteren, einfachen Ausführungsform der Erfindung, welche hier nicht ausdrücklich gezeigt ist, umfasst die Ansteuerschaltung 10 nur die erste Ansteuerteilschaltung, welche mit dem ersten Leistungstransistor T1 verbunden ist ohne einen zweiten Leistungstransistor T2. 1 shows a control circuit 10 according to one embodiment of the invention. In the present example there are two power transistors T1 , T2 provided, but the invention is not limited thereto. A power transistor T1 , T2 is preferably an IGBT. The control circuit 10 In this exemplary embodiment, it comprises a first control subcircuit which is connected to the first power transistor T1 is connected and a second control subcircuit which is connected to the second power transistor T2 connected is. The first and second control subcircuits are basically constructed identically. In a further, simple embodiment of the invention, which is not expressly shown here, the control circuit comprises 10 only the first control subcircuit, which is connected to the first power transistor T1 is connected without a second power transistor T2 .

Die Ansteuerschaltung 10 umfasst eine Versorgungsspannung Vsup. Wenn der zweite Leistungstransistor T2 durchgeschaltet ist, so liegt am Lastknoten N1, Last ist hier nicht explizit dargestellt, zwischen den Leistungstransistoren T1, T2 die Versorgungsspannung Vsup. Dadurch wird eine definierte Spannung Vsup an dem Lastknoten N1 geladen. Dann liegt die Versorgungsspannung Vsup am Drain-Anschluss des ersten Leistungstransistors T1.The control circuit 10 includes a supply voltage Vsup. When the second power transistor T2 is switched through, it is at the load node N1 , Load is not explicitly shown here, between the power transistors T1 , T2 the supply voltage Vsup. This creates a defined voltage Vsup at the load node N1 loaded. The supply voltage Vsup is then applied to the drain connection of the first power transistor T1 .

In der weiteren Ausführungsform der Erfindung, welche hier nicht ausdrücklich gezeigt ist, bei der kein zweiter Leistungstransistor T2 vorgesehen ist, kann die Versorgungsspannung Vsup direkt am Drain-Anschluss des ersten Leistungstransistors T1 liegen, ohne dass es auf ein Vorschalten ankommt. Der Source-Anschluss ist hier und im Folgenden bevorzugt auf Erde gelegt. Das Anlegen beziehungsweise das Bereitstellen der Versorgungsspannung Vsup an den ersten Leistungstransistor T1 entspricht dem Schritt a in 2. Vsup kann beispielsweise 200 V sein, wobei die Erfindung nicht darauf beschränkt ist.In the further embodiment of the invention, which is not expressly shown here, at the no second power transistor T2 is provided, the supply voltage Vsup can be directly at the drain connection of the first power transistor T1 lying without it being a matter of an upstream connection. The source connection is preferably connected to earth here and in the following. The application or provision of the supply voltage Vsup to the first power transistor T1 corresponds to step a in 2 . Vsup can be, for example, 200 V, but the invention is not limited thereto.

Weiterhin ist eine erste steuerbare Stromquelle I1 bereitgestellt. Diese steuerbare Stromquelle I1 ist dazu eingerichtet, den ersten Leistungstransistor T1 mit einem Gate-Ladestrom Ig zu laden. Hierbei wird bevorzugt ein konstanter Gate-Ladestrom I1 verwendet, beispielsweise 10 mA, wobei die Erfindung nicht darauf beschränkt ist. Das Laden des ersten Leistungstransistors T1 mit dem Gate-Ladestrom Ig entspricht dem Schritt b in 2. In Antwort auf den Ladevorgang ergibt sich in Reaktion auf den Gate-Ladestrom Ig ein charakteristischer Spannungsverlauf für den ersten Leistungstransistor T1, welcher in 3 beispielhaft dargestellt ist.There is also a first controllable power source I1 provided. This controllable power source I1 is set up to use the first power transistor T1 to charge with a gate charging current Ig. A constant gate charging current is preferred here I1 is used, for example 10 mA, the invention not being limited thereto. Charging the first power transistor T1 with the gate charging current Ig corresponds to step b in 2 . In response to the charging process, a characteristic voltage profile results for the first power transistor in response to the gate charging current Ig T1 which in 3rd is shown by way of example.

Ferner umfasst die Ansteuerschaltung 10 eine erste Messeinheit, welche dazu eingerichtet ist, einen schaltrelevanten Transistorparameter des ersten Leistungstransistors T1 in Antwort auf den Gate-Ladestrom Ig zu ermitteln. Die hier in bevorzugter Ausführung ausgeführten Messeinheiten werden in der weiteren Beschreibung und im Zusammenhang mit der 3 näher beschrieben. Ein schaltrelevanter Transistorparameter kann hierbei beispielsweise eine Threshold-Spannung Vth, eine Gate-Ladung Qg1 oder eine Steilheit gm= di/dt sein, wobei die Erfindung nicht darauf beschränkt ist. Das Ermitteln des schaltrelevanten Transistorparameters des ersten Leistungstransistors T1 entspricht dabei dem Schritt c in 2.The control circuit also includes 10 a first measuring unit, which is set up to measure a switching-relevant transistor parameter of the first power transistor T1 to be determined in response to the gate charge current Ig. The measuring units executed here in a preferred embodiment are used in the further description and in connection with the 3rd described in more detail. A transistor parameter relevant to switching can be, for example, a threshold voltage Vth, a gate charge Qg1 or a slope gm = di / dt, the invention not being restricted to this. Determining the switching-relevant transistor parameter of the first power transistor T1 corresponds to step c in 2 .

Des Weiteren ist eine Steuereinheit 21 vorgesehen, welche dazu eingerichtet ist, ein Ansteuerprofil zum Schalten des ersten Leistungstransistors T1 in Abhängigkeit des ermittelten Transistorparameters anzupassen. Das Anpassen des Ansteuerprofils zum Schalten des ersten Leistungstransistors T1 in Abhängigkeit des ermittelten Transistorparameters des ersten Leistungstransistors T1 entspricht dem Schritt d in 2. Das Anpassen des Ansteuerprofils kann dabei das erstmalige Erstellen eines Ansteuerprofils zum Schalten des ersten Leistungstransistors T1 umfassen oder das Korrigieren eines vorherigen Ansteuerprofils. Das Ansteuerprofil ist dabei bevorzugt ein Gate-Strom-Zeit-Diagramm, das heißt ein individuelles Ansteuerprofil der Gate-Stromstärke Ig als Funktion der Zeit, siehe auch 4 für eine beispielhafte Ausführung der Erfindung.There is also a control unit 21 provided, which is set up to provide a control profile for switching the first power transistor T1 to be adapted depending on the determined transistor parameter. Adapting the control profile for switching the first power transistor T1 as a function of the determined transistor parameter of the first power transistor T1 corresponds to step d in 2 . The adaptation of the control profile can be the first creation of a control profile for switching the first power transistor T1 or the correction of a previous control profile. The control profile is preferably a gate current-time diagram, that is to say an individual control profile of the gate current intensity Ig as a function of time, see also 4th for an exemplary embodiment of the invention.

Ferner ist die erste steuerbare Stromquelle I1 dazu eingerichtet, den ersten Leistungstransistor T1 gemäß dem angepassten Ansteuerprofil anzusteuern. Dazu kann beispielsweise die Steuereinheit 21 ein Steuersignal 23 an die steuerbare Stromquelle I1 senden, welche wiederum in Antwort einen entsprechenden Gate-Strom zum Schalten des ersten Leistungstransistors T1 erzeugen. Das Ansteuern des ersten Leistungstransistors T1 zum Schalten des ersten Leistungstransistors T1 gemäß dem angepassten Leistungstransistor T1 entspricht dabei dem Schritt e in 2. Bis zu diesem Punkt stellt die bisherige Beschreibung eine eigene Ausführungsform der Erfindung dar. Die Anpassung des Ansteuerprofils kann dabei beispielsweise gegen einen Referenzleistungstransistor erfolgen, sodass der erste Leistungstransistor T1 ein gewünschtes Schaltverhalten durch das angepasste Ansteuerprofil erhält. Durch diese Selbsterkennung der individuellen Transistorparameter kann ein passendes, korrigiertes Ansteuerprofil erzeugt werden, welches den individuellen, gemessenen Transistorparametern gerecht wird. Dadurch kann ein paralleler, synchronisierter Betrieb von Leistungstransistoren verbessert werden. Typische Anwendungen hier und im Folgenden sind beispielsweise Inverter oder Brückenschaltungen wie Halbbrücken oder Vollbrücken.Furthermore, the first controllable power source is I1 set up the first power transistor T1 to be controlled according to the adjusted control profile. For example, the control unit 21 a control signal 23 to the controllable power source I1 send, which in turn, in response, a corresponding gate current for switching the first power transistor T1 produce. Driving the first power transistor T1 for switching the first power transistor T1 according to the matched power transistor T1 corresponds to step e in 2 . Up to this point, the previous description represents a specific embodiment of the invention. The control profile can be adapted, for example, to a reference power transistor, so that the first power transistor T1 receives a desired switching behavior through the adapted control profile. Through this self-recognition of the individual transistor parameters, a suitable, corrected control profile can be generated which does justice to the individual, measured transistor parameters. As a result, a parallel, synchronized operation of power transistors can be improved. Typical applications here and below are, for example, inverters or bridge circuits such as half bridges or full bridges.

Die Ansteuerschaltung 10 umfasst ferner in dieser beispielhaften Ausführungsform, dass die Versorgungsspannung Vsup parallel an den ersten Leistungstransistor T1 und einen zweiten Leistungstransistor T2, welcher mit dem ersten Leistungstransistor T1 in Serie geschaltet ist, angelegt ist. In anderen Ausführungsformen können die Leistungstransistoren parallel geschaltet sein. Zwischen dem ersten und zweiten Leistungstransistor T1, T2 kann dabei ein Lastknoten N1 vorgesehen sein, an welchen eine Last, hier nicht gezeigt, verbunden sein kann.The control circuit 10 further comprises in this exemplary embodiment that the supply voltage Vsup is applied in parallel to the first power transistor T1 and a second power transistor T2 , which with the first power transistor T1 is connected in series, is applied. In other embodiments, the power transistors can be connected in parallel. Between the first and second power transistor T1 , T2 can be a load node N1 be provided to which a load, not shown here, can be connected.

In dieser Ausführungsform umfasst die Ansteuerschaltung 10 ferner eine zweite steuerbare Stromquelle 12, welche dazu eingerichtet ist, den zweiten Leistungstransistor T2 mit einem Gate-Ladestrom Ig zu laden. Ferner ist eine zweite Messeinheit vorgesehen, welche dazu eingerichtet ist, einen schaltrelevanten Transistorparameter des zweiten Leistungstransistors T2 in Antwort auf den Gate-Ladestrom Ig zu ermitteln. Ferner umfasst die Ansteuerschaltung 10 eine Steuereinheit 21, 22, welche dazu eingerichtet ist, ein Ansteuerprofil zum Schalten des ersten und des zweiten Leistungstransistors T1, T2 in Abhängigkeit der ermittelten Transistorparameter des ersten und des zweiten Leistungstransistors T1, T2 anzupassen. Hierzu können beispielsweise die Steuereinheiten 21, 22 die erfassten Transistorparameterwerte durch Austauschsignale 25 austauschen. Auch kann eine gemeinsame Steuereinheit statt zwei separaten Steuereinheiten verwendet werden, welche somit die Information beider ermittelter Transistorparameter erhält. Die vorliegende Ausführungsform ermöglicht somit ein gegenseitiges Abgleichen des Schaltverhaltens der Leistungstransistoren T1 und T2. Dadurch können in einem synchronen beziehungsweise parallelen Betrieb der beiden Leistungstransistoren T1, T2 Schaltverluste gemindert werden. Der Parallelbetrieb von Leistungstransistoren T1, T2 wird dadurch synchronisiert. Dies kann hier insbesondere ohne ein Referenzschaltverhalten erfolgen, sondern direkt gegeneinander, da das Anpassen des Ansteuerprofils auf Basis beider Transistorparameter erfolgt.In this embodiment, the control circuit comprises 10 also a second controllable power source 12th , which is set up, the second power transistor T2 to charge with a gate charging current Ig. Furthermore, a second measuring unit is provided which is set up to measure a switching-relevant transistor parameter of the second power transistor T2 to be determined in response to the gate charge current Ig. The control circuit also includes 10 a control unit 21 , 22nd , which is set up for this purpose, a control profile for switching the first and the second power transistor T1 , T2 as a function of the determined transistor parameters of the first and the second power transistor T1 , T2 adapt. For example, the control units 21 , 22nd the detected transistor parameter values by exchange signals 25th change. A common control unit can also be used instead of two separate control units, which thus share the information of both obtained transistor parameter. The present embodiment thus enables a mutual balancing of the switching behavior of the power transistors T1 and T2 . As a result, the two power transistors can operate synchronously or in parallel T1 , T2 Switching losses are reduced. The parallel operation of power transistors T1 , T2 is thereby synchronized. This can take place here in particular without a reference switching behavior, but directly against one another, since the control profile is adapted on the basis of both transistor parameters.

Die zweite steuerbare Stromquelle I2 kann entsprechend eingerichtet sein, den zweiten Leistungstransistor T2 gemäß dem angepassten Ansteuerprofil anzusteuern. Die Erfindung schließt die Möglichkeiten ein, dass nur das Ansteuerprofil eines der beiden Leistungstransistoren T1, T2 angepasst wird. In einem anderen Fall können auch beide Ansteuerprofile angepasst werden. In einem weiteren Fall, wenn die Transistorparameter identisch oder nahezu identisch sind, kann auch keine Anpassung erfolgen, da ein synchroner Betrieb bereits hinreichend möglich ist.The second controllable power source I2 can be set up accordingly, the second power transistor T2 to be controlled according to the adjusted control profile. The invention includes the possibility that only the control profile of one of the two power transistors T1 , T2 is adjusted. In another case, both control profiles can also be adapted. In a further case, when the transistor parameters are identical or almost identical, no adaptation can take place either, since synchronous operation is already sufficiently possible.

Hinsichtlich des Verfahrens entspricht dies vor dem Schritt e dem Wiederholen der Schritte a bis c für einen zweiten Leistungstransistor T2, welcher elektrisch mit dem ersten Leistungstransistor T1 in Serie geschaltet ist, wobei der Schritt d) das Anpassen eines Ansteuerprofils des ersten Leistungstransistors T1 und des zweiten Leistungstransistors T2 in Anhängigkeit der ermittelten Transistorparameter des ersten und des zweiten Leistungstransistors T1, T2 umfasst. Ferner kann dann der Schritt e) auch für den zweiten Leistungstransistor durchgeführt werden, nämlich das Ansteuern des zweiten Leistungstransistors T2 gemäß dem dafür angepassten Ansteuerprofil. Um das jeweilige Messen bei gleicher definierter Versorgungsspannung Vsup durchzuführen, wird vor dem Schritt a) das Einschalten des zweiten Leistungstransistors T2 und daraufhin das Ausschalten des zweiten Leistungstransistors T2 durchgeführt, derart dass die Versorgungsspannung Vsup am ersten Leistungstransistor T1 anliegt. Vor dem Wiederholen der Schritte a) bis d) für den zweiten Leistungstransistor T2 wird der erste Leistungstransistor T1 ausgeschaltet, derart dass die Versorgungsspannung Vsup am nun zu messenden zweiten Leistungstransistor T2 anliegt. Durch das vorherige Einschalten von T1 wurde der Lastknoten N1 auf Erde gezogen.With regard to the method, this corresponds to repeating steps a to c for a second power transistor before step e T2 , which is electrically connected to the first power transistor T1 is connected in series, step d) adapting a control profile of the first power transistor T1 and the second power transistor T2 as a function of the determined transistor parameters of the first and the second power transistor T1 , T2 includes. Furthermore, step e) can then also be carried out for the second power transistor, namely the control of the second power transistor T2 according to the adjusted control profile. In order to carry out the respective measurement with the same defined supply voltage Vsup, the second power transistor is switched on before step a) T2 and then turning off the second power transistor T2 performed in such a way that the supply voltage Vsup at the first power transistor T1 is present. Before repeating steps a) to d) for the second power transistor T2 becomes the first power transistor T1 turned off, so that the supply voltage Vsup at the second power transistor to be measured now T2 is present. By previously turning on T1, it became the load node N1 pulled to earth.

Im Folgenden werden bevorzugte Ausführungsformen der Messeinheit am Beispiel der vorliegenden Ansteuerschaltung 10 näher beschrieben.Preferred embodiments of the measuring unit are described below using the example of the present control circuit 10 described in more detail.

Die Messeinheit kann dazu eingerichtet sein, einen ersten Zeitpunkt t1 zu bestimmen, bei welchem der Leistungstransistor T1, T2 vollständig eingeschaltet ist. In der 3 entspricht einem vollständigen Einschalten, wenn die Drain-Source-Spannung Vds hinreichend abgefallen ist.The measuring unit can be set up to determine a first point in time t1 at which the power transistor T1 , T2 is fully turned on. In the 3rd corresponds to a full turn-on when the drain-source voltage Vds has dropped sufficiently.

Zunächst wird beim Laden mit dem Gate-Ladestrom Ig nahezu ausschließlich die Gate-Drain-Kapazität Cgd geladen, bis die Gate-Source-Spannung Vgs die Threshold-Spannung Vth erreicht hat. Ab Erreichen der Threshold-Spannung Vth bleibt die Gate-Source-Spannung Vgs weitestgehend, das heißt näherungsweise, konstant, was auch als Miller-Plateau bezeichnet wird. In diesem zeitlichen Regime wird die Kapazität Cgd umgeladen, siehe dazu 3.Initially, when charging with the gate charging current Ig, almost exclusively the gate-drain capacitance Cgd is charged until the gate-source voltage Vgs has reached the threshold voltage Vth. Once the threshold voltage Vth is reached, the gate-source voltage Vgs remains largely, that is to say approximately, constant, which is also referred to as the Miller plateau. In this time regime, the capacity Cgd is reloaded, see also 3rd .

Zum Bestimmen des ersten Zeitpunktes t1 kann die Messeinheit bevorzugt einen ersten Komparator K1 umfassen. Ein erster positiver Eingang kann dabei, wie in 1 gezeigt, mit einem Drain-Anschluss des Leistungstransistors T1, T2 verbunden werden, hinsichtlich des ersten Leistungstransistors entspricht das dem Lastknoten N1. An einem negativen Eingang liegt eine erste Schwellenspannung V1 an.To determine the first point in time t1, the measuring unit can preferably have a first comparator K1 include. A first positive input can, as in 1 shown with a drain connection of the power transistor T1 , T2 are connected, with regard to the first power transistor, this corresponds to the load node N1 . A first threshold voltage is applied to a negative input V1 at.

Der erste Komparator K1 kann ferner ausgangsseitig mit einer Steuereinheit 21, 22 verbunden sein. Ferner kann der erste Komparator K1 dazu eingerichtet sein, ein erstes Zeitsignal st1 indikativ für einen ersten Zeitpunkt t1 zu erzeugen, bei welchem die Drain-Source-Spannung Vds unter die erste Schwellenspannung V1 fällt, siehe dazu auch 3. Das erste Zeitsignal st1 wird dabei entsprechend an die Steuereinheit 21, 22 gesendet, sodass diese den Zeitpunkt t1 erhält.The first comparator K1 can also be equipped with a control unit on the output side 21 , 22nd be connected. Furthermore, the first comparator K1 be set up to generate a first time signal st1 indicative of a first point in time t1 at which the drain-source voltage Vds is below the first threshold voltage V1 falls, see also 3rd . The first time signal st1 is sent to the control unit accordingly 21 , 22nd sent so that it receives time t1.

Der erste Komparator K1 und die Spannungsquelle V1 können dabei Teil einer DESAT-Schaltung, auch Entsättigungs-Schaltung genannt, zum Schutz vor Kurzschlüssen des eingeschalteten Leistungstransistors, sein, welche ohnehin als Schutzschaltung in vielen Ansteuerschaltungen bereits vorintegriert sind. Dadurch kann vorteilhaft bestehende Schaltungsarchitektur verwendet werden. In der vorliegenden Ausführungsform sind ferner beispielhaft eine Stromquelle I und eine Schutzdiode D1 vorgesehen, welche den ersten Komparator K1 vor hohen Strömen schützt.The first comparator K1 and the voltage source V1 can be part of a DESAT circuit, also called a desaturation circuit, to protect against short circuits in the switched-on power transistor, which is already pre-integrated as a protective circuit in many control circuits. As a result, existing circuit architecture can advantageously be used. In the present embodiment, a current source I and a protection diode are also exemplified D1 provided which the first comparator K1 protects against high currents.

Die Steuereinheit 21,22 ist ferner dazu eingerichtet, die Gate-Einschaltladung Qg1=Qgs+Qgd auf Basis des Gate-Ladestroms Ig und des ersten Zeitpunkts t1 zu ermitteln, siehe dazu auch veranschaulichend die 3. Die Gate-Einschaltladung Qg1 kann mittels der Gleichung Qg1=Ig*t1 von der Steuereinheit 21, 22 errechnet werden. Somit kann diese Größe zur Anpassung des Ansteuerprofils zur Verfügung gestellt werden.The control unit 21, 22 is also set up to determine the gate switch-on charge Qg1 = Qgs + Qgd on the basis of the gate charging current Ig and the first point in time t1, see also illustrative in FIG 3rd . The gate turn-on charge Qg1 can be obtained from the control unit by means of the equation Qg1 = Ig * t1 21 , 22nd can be calculated. This size can thus be made available for adapting the control profile.

Die Messeinheit kann ferner dazu eingerichtet sein, einen zweiten Zeitpunkt t2 zu bestimmen, bei welchem die Gate-Source-Spannung Vgs ein Maximum Vgsmax erreicht, siehe dazu den Bereich in 3, in welchem die Spannung Vgs vom Miller-Plateau bis zur maximalen Gate-Source-Spannung Vgsmax ansteigt.The measuring unit can also be set up to determine a second point in time t2 at which the gate-source voltage Vgs reaches a maximum Vgsmax, see the area in FIG 3rd , in which the voltage Vgs rises from the Miller plateau to the maximum gate-source voltage Vgsmax.

Die Messeinheit kann dazu einen zweiten Komparator K2 umfassen. Der erste Eingang des zweiten Komparators K2 kann dazu mit einem Gate-Anschluss des Leistungstransistors T1, T2 verbunden sein. An dem zweiten Eingang kann, wie in dem Ausführungsbeispiel gezeigt, eine zweite Schwellenspannung V2 angelegt sein.For this purpose, the measuring unit can have a second comparator K2 include. The first input of the second comparator K2 can do this with a gate connection of the power transistor T1 , T2 be connected. As shown in the exemplary embodiment, a second threshold voltage can be applied to the second input V2 be created.

Ferner ist, wie in 1 beispielhaft zu sehen, der zweite Komparator K2 ausgangsseitig mit der Steuereinheit 21, 22 verbunden. Der zweite Komparator K2 ist dabei ferner dazu eingerichtet, ein zweites Zeitsignal st2 indikativ für einen Zeitpunkt t2 zu erzeugen, bei welchem die Gate-Source-Spannung Vgs über die zweite Schwellenspannung V2 angestiegen ist, siehe dazu auch die 3. Die zweite Schwellenspannung V2 liegt dabei oberhalb der Threshold-Spannung Vth. Furthermore, as in 1 to see an example, the second comparator K2 on the output side with the control unit 21 , 22nd connected. The second comparator K2 is also set up to generate a second time signal st2 indicative of a point in time t2 at which the gate-source voltage Vgs exceeds the second threshold voltage V2 has increased, see also the 3rd . The second threshold voltage V2 is above the threshold voltage Vth.

Der zweite Komparator K2 ist ferner dazu eingerichtet, das zweite Zeitsignal st2 an die Steuereinheit 21, 22 zu senden. Die Steuereinheit 21, 22a ist ferner dazu eingerichtet, die entsprechende Gate-Ladung Qg2 auf Basis des Gate-Ladestroms Ig und dem zweiten Zeitpunkt t2 zu ermitteln. Dies kann wiederum gemäß der Gleichung Qg2=Ig*t2 erfolgen.The second comparator K2 is also set up to send the second time signal st2 to the control unit 21 , 22nd to send. The control unit 21 , 22a is also set up to determine the corresponding gate charge Qg2 on the basis of the gate charge current Ig and the second point in time t2. Again, this can be done according to the equation Qg2 = Ig * t2.

Die Messeinheit kann ferner eine Abtastschaltung 30 umfassen. Die Abtastschaltung 30 kann dabei dazu eingerichtet sein, die Gate-Spannung des Leistungstransistors T1, T2 zum ersten Zeitpunkt t1, bei welchem der Leistungstransistor T1, T2 vollständig eingeschaltet ist, abzutasten. Die Abtastschaltung 30 kann dazu mit dem Gate-Anschluss des Leistungstransistors T1, T2 und mit der Steuereinheit 21, 22 verbunden sein, also mit anderen Worten ausgedrückt zwischengeschaltet sein zwischen Gate-Anschluss und Steuereinheit 21, 22. Das Abtasten der Gate-Spannung kann bevorzugt mit einer Sample & Hold-Schaltung 34 erfolgen. Ferner kann ein A/D-Wandler 36 von der Abtastschaltung umfasst sein, welcher das abgetastete analoge Signal in ein diskretes Signal umwandelt. Die Abtastschaltung 30 kann dann ein Zustandssignal 32, welches indikativ für den abgetasteten Spannungswert ist, an die Steuereinheit 21, 22 senden. Die Steuereinheit 21, 22 wiederum kann dazu eingerichtet sein, die Threshold-Spannung Vth aus der abgetasteten Gate-Spannung zu ermitteln. Somit steht vorteilhaft der Steuereinheit 21, 22 auch dieser Transistorparamater zur Anpassung des Ansteuerprofils zur Verfügung.The measuring unit can also have a sampling circuit 30th include. The sampling circuit 30th can be set up for this purpose, the gate voltage of the power transistor T1 , T2 at the first time t1, at which the power transistor T1 , T2 is fully switched on. The sampling circuit 30th can do this with the gate connection of the power transistor T1 , T2 and with the control unit 21 , 22nd be connected, in other words, be interposed between the gate terminal and the control unit 21 , 22nd . The sampling of the gate voltage can preferably be done with a sample & hold circuit 34 respectively. Furthermore, an A / D converter 36 can be included in the sampling circuit, which converts the sampled analog signal into a discrete signal. The sampling circuit 30th can then be a status signal 32 , which is indicative of the sampled voltage value, to the control unit 21 , 22nd send. The control unit 21 , 22nd in turn, it can be set up to determine the threshold voltage Vth from the sampled gate voltage. Thus, the control unit is advantageous 21 , 22nd this transistor parameter is also available for adapting the control profile.

Die gemessenen Transistorparameter können in einem mehrdimensionalen Kennfeld inklusive Größen wie zum Beispiel Temperatur und Gate-Ladestrom abgelegt werden und die Ansteuerschaltung kann dann auf die ermittelten Parameter zugreifen.The measured transistor parameters can be stored in a multi-dimensional map including variables such as temperature and gate charging current, and the control circuit can then access the parameters determined.

Das Ermitteln der schaltrelevanten Transistorparameter kann in bestimmten zeitlichen Abständen durchgeführt werden. Dies umfasst ferner das Anpassen des Ansteuerprofils nach jeder Ermittlung. Dadurch kann eine Parameterdrift der Transistorparameter festgestellt werden und somit einer Anpassung des Ansteuerprofils adäquat Rechnung getragen werden.The determination of the switching-relevant transistor parameters can be carried out at certain time intervals. This also includes the adaptation of the control profile after each determination. In this way, a parameter drift of the transistor parameters can be determined and an adaptation of the control profile can thus be adequately taken into account.

Bevorzugt sollte während der Parameterbestimmung die am Lastknoten N1 anliegende Last nicht bestromt werden, das heißt, sie muss sich, wie beispielsweise in einer Volbrückenkonfiguration möglich, auf der Lastseite hochohmig schalten lassen. Dies legt zum Beispiel nahe, das beschriebene Verfahren während des Hochlaufs vor Aktivierung der Last oder während einer Nachlaufphase des Systems nach Lastabschaltung durchzuführen.During the parameter determination, the one at the load node should be preferred N1 applied load are not energized, that is, it must be possible to switch it to high resistance on the load side, as is possible, for example, in a full bridge configuration. This suggests, for example, that the described method should be carried out during run-up before activation of the load or during a run-down phase of the system after load shutdown.

In der 4 ist ein beispielhaftes Ansteuerprofil eines Leistungstransistors 21, 22 gezeigt. Das Ansteuerprofil entspricht einem Gate-Strom-Zeit-Diagramm mit zeitdiskreten Stromwerten. In diesem Beispiel wird nach einem Durchschalten des Gate-Stroms Ig in einem ersten Zeitintervall in einem zweiten Zeitintervall der Gate-Strom abgesenkt und dann stufenweise wieder hochgestellt. Ab dem vierten Zeitintervall wird dann der maximale Gate-Strom bereitgestellt.In the 4th is an exemplary drive profile of a power transistor 21 , 22nd shown. The control profile corresponds to a gate current-time diagram with time-discrete current values. In this example, after the gate current Ig has been switched through in a first time interval, the gate current is reduced in a second time interval and then increased again in stages. The maximum gate current is then provided from the fourth time interval.

Die Stromwerte sind entsprechend einstellbar und können individuell für jeden Leistungstransistor T1, T2 gemäß den vorherigen Beschreibungen angepasst werden. Mittels der diskreten Werte kann besonders geeignet eine Anpassung erfolgen. Die Erfindung ist jedoch nicht darauf beschränkt. Grundsätzlich sind auch analoge, das heißt zeitkontinuierliche, Gate-Strom-Zeit-Diagramme als Ansteuerprofile von der Erfindung umfasst.The current values can be adjusted accordingly and can be set individually for each power transistor T1 , T2 can be adjusted according to the previous descriptions. Adaptation can take place particularly suitably by means of the discrete values. However, the invention is not limited to this. In principle, analog, that is to say time-continuous, gate current-time diagrams are also included as control profiles by the invention.

In der 5 sind Simulationsergebnisse für das elektrische Antwortverhalten auf einen Gate-Strom unter Anwendung des erfindungsgemäßen Verfahrens und für drei verschiedene Leistungstransistoren T1, T2, T3 gezeigt. Hierbei ist der Zeitverlauf der Gate-Source-Spannung Vgs und der Drain-Source-Spannung Vds beim Laden des Gate-Anschlusses des jeweiligen Leistungstransistors T1, T2, T3 gezeigt.In the 5 are simulation results for the electrical response behavior to a gate current using the method according to the invention and for three different power transistors T1 , T2 , T3 shown. Here, the time course of the gate-source voltage Vgs and the drain-source voltage Vds when charging the gate connection of the respective power transistor T1 , T2 , T3 shown.

In der vorliegenden Beispielsimulation wurde der Gate-Ladestrom Ig auf 10 mA eingestellt. Als ein Drain-Pullup-Widerstand der jeweiligen Leistungstransistoren wurde ein Widerstand von 100 kΩ nach 800 V Versorgungsspannung Vsup verwendet.In the present example simulation, the gate charging current Ig was set to 10 mA. As a drain pull-up resistor of the respective Power transistors a resistance of 100 kΩ according to 800 V supply voltage Vsup was used.

Der erste Zeitpunkt t1 wird mit dem ersten Komparator K1 gemessen, wie oben beschrieben. Der erste Komparator K1 kann, wie oben beschrieben, der Komparator einer DESAT-Schaltung sein. In dem vorliegenden Beispiel wurde eine erste Schwellenspannung V1 auf 8 V festgelegt. Die Schnittpunkte der jeweils in Antwort auf den Gate-Ladestrom fallenden Drain-Source-Spannungen Vds1,Vds2, Vds3, siehe auch 3, mit dem ersten Schwellenwert V1 definieren die von dem ersten Komparator K1 bestimmten Zeitpunkte t1-1, t1-2, t1-3, welche erkennbar unterschiedlich sind.The first time t1 is with the first comparator K1 measured as described above. The first comparator K1 can, as described above, be the comparator of a DESAT circuit. In the present example, a first threshold voltage V1 fixed at 8 V. The points of intersection of the drain-source voltages Vds1, Vds2, Vds3 respectively falling in response to the gate charging current, see also 3rd , with the first threshold V1 define those of the first comparator K1 certain points in time t1-1, t1-2, t1-3, which are noticeably different.

Zu diesen Zeitpunkten t1-1, t1-2, t1-3 werden dann auch die Threshold-Spannungen Vth1, Vth2, Vth3 der jeweiligen Leistungstransistoren, in dieser Figur als die Plateau-Spannungen der Gate-Source Spannungen Vgs1, Vgs2, Vgs3 erkennbar, von der Abtastschaltung 30, insbesondere der Sample & Hold-Schaltung 32 wie oben beschrieben, ermittelt und mittels eines AD-Wandlers gewandelt. Auch die Threshold-Spannungen Vth1, Vth2, Vth3 sind von Leistungstransistor zu Leistungstransistor signifikant verschieden.At these times t1-1, t1-2, t1-3, the threshold voltages Vth1, Vth2, Vth3 of the respective power transistors can be seen in this figure as the plateau voltages of the gate-source voltages Vgs1, Vgs2, Vgs3, from the sampling circuit 30th , especially the sample & hold circuit 32 as described above, determined and converted by means of an AD converter. The threshold voltages Vth1, Vth2, Vth3 are also significantly different from power transistor to power transistor.

Ferner ist auch deutlich, dass die Zeitpunkte t2-1, t2-2, t2-3, welche anzeigen, wann die Gate-Source-Spannung das Miller-Plateau verlassen hat beziehungsweise ihr Maximum Vgsmax erreichen, sich ebenfalls signifikant unterschieden, was mittels des zweiten Komparators K2 bestimmt werden kann, siehe die obige Beschreibung dazu.It is also clear that the times t2-1, t2-2, t2-3, which indicate when the gate-source voltage has left the Miller plateau or when it reaches its maximum Vgsmax, also differ significantly, which is achieved by means of the second comparator K2 can be determined, see the description above.

Der Leistungstransistor T1 ist offenkundig ein schneller Schalttransistor, hier ein SiC-Transistor. Der Leistungstransistor T2 ist ein nominaler Schalttransistor. Der Leistungstransistor T3 stellt offenkundig einen langsamen Schalttransistor dar. Der erste Leistungstransistor T1 umfasst die ermittelten Transistorparameter Qg1-1=Qgs+Qgd=10mA*4,56 µs=45.6 nAs und Vth1=5,53V, der zweite Leistungstransistor T2 umfasst die Transistorparameter Qg1-2= Qgs+Qgd=10mA*6,05 µs=60,5 nAs und Vth2=5,31V, der dritte Leistungstransistor umfasst die ermittelten Transistorparamater Qg1-3= Qgs+Qgd=10mA*7,80 µs=78,0 nAs und Vth3=6,06V. Diese Transistorparameter sind sichtbar signifikant für das unterschiedliche Einschaltverhalten und können direkt zur Bestimmung des Ansteuerprofils jedes Leistungstransistors T1, T2, T3 benutzt werden.The power transistor T1 is obviously a fast switching transistor, here a SiC transistor. The power transistor T2 is a nominal switching transistor. The power transistor T3 obviously represents a slow switching transistor. The first power transistor T1 comprises the determined transistor parameters Qg1-1 = Qgs + Qgd = 10mA * 4.56 µs = 45.6 nAs and Vth1 = 5.53V, the second power transistor T2 includes the transistor parameters Qg1-2 = Qgs + Qgd = 10mA * 6.05 µs = 60.5 nAs and Vth2 = 5.31V, the third power transistor includes the determined transistor parameters Qg1-3 = Qgs + Qgd = 10mA * 7.80 µs = 78.0 nAs and Vth3 = 6.06V. These transistor parameters are visibly significant for the different switch-on behavior and can be used to directly determine the control profile of each power transistor T1 , T2 , T3 to be used.

In der 6 wird eine weitere Ausführungsform der Erfindung gezeigt. In dieser Ausführungsform ist eine gegenüber der 1 komplexere Schaltungstopologie ausgebildet, welche sechs Leistungstransistoren T1, T2, T3, T4, T5, T6 umfasst. Die beispielhafte Schaltungstopologie entspricht einer B6-Brückenschaltung.In the 6th there is shown another embodiment of the invention. In this embodiment, one is opposite to that 1 more complex circuit topology, which has six power transistors T1 , T2 , T3 , T4 , T5 , T6 includes. The exemplary circuit topology corresponds to a B6 bridge circuit.

Die Ansteuerschaltung umfasst dabei sechs Leistungstransistoren T1, T2, T3, T4, T5, T6. Erster und zweiter Transistor T1, T2 bilden ein erstes Paar und sind parallel zu einer Versorgungsspannung Vsup geschaltet. Dies entspricht im Wesentlichen dem, was auch in 1 gezeigt ist. Ferner sind jedoch auch der dritte und vierte Leistungstransistor T3, T4 mit der Versorgungsspannung Vsup und einer Kapazität C parallel geschaltet sowie fünfter und sechster Leistungstransistor T5, T6. Zwischen den gepaarten Leistungstransistoren ist jeweils beispielhaft ein Lastknoten N1 beziehungsweise N2 beziehungsweise N3 positioniert, an welchen jeweils eine induktive Last L1, L2, L3 elektrisch verbunden ist. Ausgangsseitig ist jede Last L1, L2, L3 über den gemeinsamen Ausgangsknoten Nx miteinander verbunden.The control circuit comprises six power transistors T1 , T2 , T3 , T4 , T5 , T6 . First and second transistor T1 , T2 form a first pair and are connected in parallel with a supply voltage Vsup. This essentially corresponds to what is also in 1 is shown. However, there are also the third and fourth power transistors T3 , T4 connected in parallel with the supply voltage Vsup and a capacitance C as well as fifth and sixth power transistors T5 , T6 . A load node is in each case, for example, between the paired power transistors N1 respectively N2 respectively N3 positioned, each of which has an inductive load L1 , L2 , L3 is electrically connected. Every load is on the output side L1 , L2 , L3 connected to one another via the common output node Nx.

Zunächst sind alle Leistungstransistoren T1, T2, T3, T4, T5, T6 abgeschaltet, entsprechend auch der zweite Leistungstransistor T2. Alle Lastknoten N1, N2, N3 werden durch kurzzeitiges Einschalten der einen Brückenhälfte T2, T4, T6 vorgeladen. Der beziehungsweise die Leistungstransistoren T2, T4, T6 dieser Brückenhälfte werden daraufhin wieder abgeschaltet. Der oben beschriebene Verfahrensablauf, Schritte a bis d, zur Ermittlung der Transistorparameter wird auf einen Leistungstransistor, zum Beispiel T1, angewendet. Der gemessene Leistungstransistor T1 wird wieder ausgeschaltet. Wiederholung der Schritte a bis d erfolgt, bis alle Leistungstransistoren T1, T2, T3, T4, T5, T6 der B6-Brücke vermessen sind. Die Ansteuerschaltung 10 ist hierbei lediglich symbolisch durch die steuerbaren Stromquellen I1, I2, I3, I4, I5, I6 dargestellt, welche auf Basis der vermessenen Transistorparameter den jeweiligen Leistungstransistor zum Schalten ansteuern gemäß der vorigen Beschreibung. Für deren detaillierte Beschaltung wird auf 1 und die dazugehörige Beschreibung hingewiesen.First up are all power transistors T1 , T2 , T3 , T4 , T5 , T6 switched off, accordingly also the second power transistor T2 . All load nodes N1 , N2 , N3 are activated by briefly switching on one half of the bridge T2 , T4 , T6 subpoenaed. The power transistor (s) T2 , T4 , T6 this half of the bridge are then switched off again. The method sequence described above, steps a to d, for determining the transistor parameters is applied to a power transistor, for example T1. The measured power transistor T1 is switched off again. Repeat steps a through d until all power transistors T1 , T2 , T3 , T4 , T5 , T6 the B6 bridge are measured. The control circuit 10 is only symbolic here due to the controllable power sources I1 , I2 , I3 , I4 , I5 , I6 shown, which on the basis of the measured transistor parameters control the respective power transistor for switching according to the previous description. For their detailed wiring, please refer to 1 and the associated description.

Grundsätzlich ist die Erfindung nicht auf bestimmte Topologien beschränkt. Auch für Schaltnetze höherer Leistungsklasse, zum Beispiel bei Vollbrückentopologie, kann die Transistorparameterbestimmung angewandt werden.In principle, the invention is not restricted to specific topologies. The transistor parameter determination can also be used for switching networks of a higher performance class, for example with a full bridge topology.

7 und 8 zeigen eine Ansteuerschaltung 10 nach einer weiteren Ausführungsform der Erfindung und einen schematischen Spannungs-Zeit-Verlauf eines mit Spannung versorgten Leistungstransistors in Antwort auf einen Gate-Ladestrom zur Illustration der Erfindung bei einem ersten Gate-Ladezyklus und einem zweiten Gate-Ladezyklus. 7th and 8th show a control circuit 10 according to a further embodiment of the invention and a schematic voltage-time curve of a power transistor supplied with voltage in response to a gate charging current to illustrate the invention in a first gate charging cycle and a second gate charging cycle.

In dieser Ausführungsform der Ansteuerschaltung 10 erfolgt das Ermitteln der Threshold-Spannung Vth in einem ersten Gade-Ladezyklus, siehe dazu auch die 8, linker Teil. Dies erfolgt wie in der Ansteuerschaltung 10 von 1 beschrieben.In this embodiment the control circuit 10 the threshold voltage Vth is determined in a first Gade charging cycle, see also FIG 8th , left part. This is done as in the control circuit 10 of 1 described.

In einem zweiten Gate-Ladezyklus, siehe rechter Teil der 8, werden die Schritte a) bis d) wiederholt. Das Ermitteln eines schaltrelevanten Transistorparameters des ersten Leistungstransistors T1 in Antwort auf den Gate-Ladestrom Ig umfasst hierbei das Ermitteln der Gate-Source-Ladung Qgs und/oder der Gate-Drain-Ladung Qgd auf Basis der im ersten Gate-Ladezyklus ermittelten Threshold-Spannung Vth. Dazu umfasst die Ansteuerschaltung 10 zusätzlich zu der in 1 gezeigten Ausführungsform einen dritten Komparator K3 und einen vierter Komparator K4, welche mit dem Gate-Anschluss des ersten Leistungstransistors T1 verbunden sind. Der dritte Komparator K3 weist dabei eine Schwellenspannung von leicht oberhalb der im ersten Gate-Ladezyklus bestimmten Threshold-Spannung Vth auf, zum Beispiel Vth+0,5 V, und der vierte Komparator K4 weist dabei eine Schwellenspannung von leicht unterhalb der im ersten Gate-Ladezyklus bestimmten Threshold-Spannung Vth auf, zum Beispiel Vth-0,5 V. Der vierte Komparator K4 erzeugt ausgangsseitig somit ein viertes Zeitsignal st 4 indikativ für einen Zeitpunkt t3a des Erreichens des Miller-Plateaus, siehe 8, rechter Teil. Der dritte Komparator K3 erzeugt somit ein drittes Zeitsignal st 3 indikativ für den Zeitpunkt t3b des Verlassens des Miller-Plateaus, siehe 8, rechter Teil. Diese Zeitsignale st3, st4 werden der Steuereinheit 21 übermittelt. Die Threshold-Spannungen Vth beziehungsweise die davon abweichenden Schwellenwerte können beispielsweise über einen Digital-Analog-Wandler 38 den Komparatoren K3, K4 als Analogsignal übermittelt werden. Aus diesen Zeitpunkten t3a und t3b, und damit in Abhängigkeit der Threshold-Spannung Vth, können nun die Gate-Source-Ladung Qgs bestimmt werden Qgs≈Ig*t3a, die Gate-Drain-Ladung Qgd≈Ig (t3b-t3a), die Ladung Qon≈Ig*(t2-t3b) sowie Cgs≈Qgs/Vth alles bei bekanntem Gate-Ladestrom Igs. Der Zeitpunkt t2 entspricht dabei einem Zeitpunkt, bei welchem Vgs=Vgsmax-0,5V liegt, also leicht unterhalb dem Maximum. Dies kann mit Hilfe des in 1 gezeigten zweiten Komparator K2 mit entsprechender Schwellenspannung erfasst werden. Der Vorteil dieser Ausführung ist, dass die zusätzlichen Ladeparameter des Leistungstransistors bestimmt werden können.In a second gate charge cycle, see right part of the 8th , steps a) to d) are repeated. The determination of a switching-relevant transistor parameter of the first power transistor T1 In response to the gate charging current Ig, this includes determining the gate-source charge Qgs and / or the gate-drain charge Qgd on the basis of the threshold voltage Vth determined in the first gate charging cycle. To this end, the control circuit includes 10 in addition to the in 1 embodiment shown a third comparator K3 and a fourth comparator K4 , which is connected to the gate connection of the first power transistor T1 are connected. The third comparator K3 has a threshold voltage of slightly above the threshold voltage Vth determined in the first gate charging cycle, for example Vth + 0.5 V, and the fourth comparator K4 has a threshold voltage of slightly below the threshold voltage Vth determined in the first gate charging cycle, for example Vth-0.5 V. The fourth comparator K4 thus generates on the output side a fourth time signal st 4 indicative of a point in time t3a of the reaching of the Miller plateau, see 8th , right part. The third comparator K3 thus generates a third time signal st 3 indicative of the point in time t3b of leaving the Miller plateau, see 8th , right part. These time signals st3, st4 are sent to the control unit 21 transmitted. The threshold voltages Vth or the threshold values deviating therefrom can, for example, be via a digital-to-analog converter 38 the comparators K3 , K4 be transmitted as an analog signal. From these times t3a and t3b, and thus depending on the threshold voltage Vth, the gate-source charge Qgs can now be determined Qgs≈Ig * t3a, the gate-drain charge Qgd≈Ig (t3b-t3a), the Charge Qon≈Ig * (t2-t3b) and Cgs≈Qgs / Vth all with a known gate charge current Igs. The point in time t2 corresponds to a point in time at which Vgs = Vgsmax-0.5V, that is to say slightly below the maximum. This can be done using the in 1 second comparator shown K2 can be detected with the corresponding threshold voltage. The advantage of this design is that the additional charging parameters of the power transistor can be determined.

Claims (14)

Verfahren zum Ansteuern von mindestens einem zu schaltenden Leistungstransistor, umfassend die Schritte: a) Anlegen einer Versorgungsspannung (Vsup) an einen ersten Leistungstransistor (T1); b) Laden des ersten Leistungstransistors (T1) mit einem Gate-Ladestrom (Ig); c) Ermitteln eines schaltrelevanten Transistorparameters des ersten Leistungstransistors (T1) in Antwort auf den Gate-Ladestrom (Ig); d) Anpassen eines Ansteuerprofils zum Schalten des ersten Leistungstransistors (T1) in Abhängigkeit des ermittelten Transistorparameters des ersten Leistungstransistors (T1); e) Ansteuern des ersten Leistungstransistors (T1) gemäß dem angepassten Ansteuerprofil.Method for controlling at least one power transistor to be switched, comprising the steps: a) applying a supply voltage (Vsup) to a first power transistor (T1); b) charging the first power transistor (T1) with a gate charging current (Ig); c) determining a switching-relevant transistor parameter of the first power transistor (T1) in response to the gate charging current (Ig); d) adapting a control profile for switching the first power transistor (T1) as a function of the determined transistor parameter of the first power transistor (T1); e) controlling the first power transistor (T1) according to the adapted control profile. Verfahren nach Anspruch 1, wobei vor dem Schritt e) das Wiederholen der Schritte a) bis c) für einen zweiten Leistungstransistor (T2) erfolgt, welcher elektrisch mit dem ersten Leistungstransistor (T1) parallel oder in Serie geschaltet ist, wobei der Schritt d) das Anpassen eines Ansteuerprofils des ersten Leistungstransistors (T1) und des zweiten Leistungstransistors (T2) in Anhängigkeit der ermittelten Transistorparameter des ersten und des zweiten Leistungstransistors (T1, T2) umfasst, und der Schritt e) das Ansteuern auch des zweiten Leistungstransistors (T2) gemäß dem dafür angepassten Ansteuerprofil umfasst.Procedure according to Claim 1 , steps a) to c) being repeated before step e) for a second power transistor (T2) which is electrically connected in parallel or in series with the first power transistor (T1), step d) adapting a control profile of the first power transistor (T1) and the second power transistor (T2) as a function of the determined transistor parameters of the first and the second power transistor (T1, T2), and step e) also the control of the second power transistor (T2) according to the control profile adapted for it includes. Verfahren nach Anspruch 2, wobei die parallel oder in Serie geschalteten Leistungstransistoren (T1, T2) an die Versorgungsspannung (Vsup) angeschlossen sind, wobei ferner der Schritt a) das Einschalten des zweiten Leistungstransistors (T2) und daraufhin das Ausschalten des zweiten Leistungstransistors (T2) umfasst, derart dass die Versorgungsspannung (Vsup) am ersten Leistungstransistor (T1) anliegt, und ferner vor dem Wiederholen der Schritte a) bis d) für den zweiten Leistungstransistor (T2) der erste Leistungstransistor (T1) ausgeschaltet wird, derart dass die Versorgungsspannung (Vsup) am zweiten Leistungstransistor (T2) anliegt.Procedure according to Claim 2 , wherein the power transistors (T1, T2) connected in parallel or in series are connected to the supply voltage (Vsup), wherein furthermore step a) comprises switching on the second power transistor (T2) and then switching off the second power transistor (T2), such that the supply voltage (Vsup) is applied to the first power transistor (T1), and furthermore, before repeating steps a) to d) for the second power transistor (T2), the first power transistor (T1) is switched off, so that the supply voltage (Vsup) on second power transistor (T2) is present. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Ermitteln des schaltrelevanten Transistorparameters das Bestimmen eines ersten Zeitpunkts (t1) umfasst, bei welchem der Leistungstransistor (T1, T2) vollständig eingeschaltet ist, und ferner das Ermitteln der Gate-Einschaltladung (Qg1) auf Basis des Gate-Ladestroms (Ig) und des ersten Zeitpunktes (t1) umfasst.Method according to one of the Claims 1 to 3rd , wherein determining the switching-relevant transistor parameter comprises determining a first point in time (t1) at which the power transistor (T1, T2) is completely switched on, and furthermore determining the gate switch-on charge (Qg1) on the basis of the gate charging current (Ig) and the first point in time (t1). Verfahren nach einem der Ansprüche 1 bis 4, wobei das Ermitteln des schaltrelevanten Transistorparameters das Bestimmen eines zweiten Zeitpunkts (t2) umfasst, bei welcher eine Gate-Source-Spannung (Vgs) ein Maximum (Vgsmax) im Einschaltvorgang erreicht, sowie ferner das Ermitteln der dazugehörigen Gate-Ladung (Qg2) auf Basis des Gate-Ladestroms (Ig) und des zweiten Zeitpunkts (t2).Method according to one of the Claims 1 to 4th , wherein determining the switching-relevant transistor parameter comprises determining a second point in time (t2) at which a gate-source voltage (Vgs) reaches a maximum (Vgsmax) in the switch-on process, and also determining the associated gate charge (Qg2) Base of the gate charging current (Ig) and the second point in time (t2). Verfahren nach einem der Ansprüche 1 bis 5, wobei das Ermitteln des schaltrelevanten Transistorparameters das Abtasten der Gate-Spannung des Leistungstransistors (T1, T2) zum ersten Zeitpunkt (t1) umfasst, bei welcher der Leistungstransistor (T1, T2) vollständig eingeschaltet ist, wobei das Verfahren weiterhin das Ermitteln der Threshold-Spannung (Vth) aus der abgetasteten Gate-Spannung umfasst.Method according to one of the Claims 1 to 5 , wherein the determination of the switching-relevant transistor parameter is the sampling of the gate voltage of the power transistor (T1, T2) at the first point in time (t1), in which the power transistor (T1, T2) is completely switched on, the method further comprising determining the threshold voltage (Vth) from the sampled gate voltage. Verfahren nach Anspruch 6, wobei das Ermitteln der Threshold-Spannung (Vth) in einem ersten Gate-Ladezyklus erfolgt, und wobei in einem zweiten Gate-Ladezyklus, in welchem die Schritte a) bis d) wiederholt werden, das Ermitteln eines schaltrelevanten Transistorparameters des ersten Leistungstransistors (T1) in Antwort auf den Gate-Ladestrom (Ig) das Ermitteln der Gate-Source-Ladung (Qgs) und/oder der Gate-Drain-Ladung (Qgd) auf Basis der im ersten Gate-Ladezyklus ermittelten Threshold-Spannung (Vth) erfolgt.Procedure according to Claim 6 , wherein the threshold voltage (Vth) is determined in a first gate charging cycle, and wherein in a second gate charging cycle in which steps a) to d) are repeated, the determination of a switching-relevant transistor parameter of the first power transistor (T1 ) in response to the gate charge current (Ig) the gate-source charge (Qgs) and / or the gate-drain charge (Qgd) is determined on the basis of the threshold voltage (Vth) determined in the first gate charge cycle . Verfahren nach einem der Ansprüche 1 bis 7, wobei das Ermitteln der schaltrelevanten Transistorparameter in bestimmten zeitlichen Abständen durchgeführt wird, ferner umfassend das Anpassen des Ansteuerprofils nach jeder Ermittlung.Method according to one of the Claims 1 to 7th , wherein the determination of the switching-relevant transistor parameters is carried out at certain time intervals, further comprising the adaptation of the control profile after each determination. Computerprogrammprodukt, umfassend Befehle, die bei der Ausführung des Programms durch einen Computer diesen veranlassen, das Verfahren nach einem der Ansprüche 1 bis 8 auszuführen.Computer program product, comprising instructions which cause the program to be executed by a computer, the method according to one of the Claims 1 to 8th to execute. Ansteuerschaltung (10) zum Ansteuern von mindestens einem zu schaltenden Leistungstransistor (T1, T2), - eine Versorgungsspannung (Vsup), welche an einem ersten Leistungstransistor (T1) angelegt ist; - eine erste steuerbare Stromquelle (11), welche dazu eingerichtet ist, den ersten Leistungstransistor (T1) mit einem Gate-Ladestrom (Ig) zu laden; - eine erste Messeinheit, welche dazu eingerichtet ist, einen schaltrelevanten Transistorparameter des ersten Leistungstransistors (T1) in Antwort auf den Gate-Ladestrom (Ig) zu ermitteln; - eine Steuereinheit (21), welche dazu eingerichtet ist, ein Ansteuerprofil zum Schalten des ersten Leistungstransistors (T1) in Abhängigkeit des ermittelten Transistorparameters anzupassen; und - wobei die erste steuerbare Stromquelle (I1) ferner dazu eingerichtet ist, den ersten Leistungstransistor (T1) gemäß dem angepassten Ansteuerprofil anzusteuern.Control circuit (10) for controlling at least one power transistor (T1, T2) to be switched, - A supply voltage (Vsup) which is applied to a first power transistor (T1); - A first controllable current source (11) which is set up to charge the first power transistor (T1) with a gate charging current (Ig); - A first measuring unit which is set up to determine a switching-relevant transistor parameter of the first power transistor (T1) in response to the gate charging current (Ig); - A control unit (21) which is set up to adapt a control profile for switching the first power transistor (T1) as a function of the transistor parameter determined; and - wherein the first controllable current source (I1) is further set up to control the first power transistor (T1) in accordance with the adapted control profile. Ansteuerschaltung (10) nach Anspruch 10, wobei ferner die Versorgungsspannung (Vsup) an den ersten Leistungstransistor (T1) und einem zweiten Leistungstransistor (T2), welcher mit dem ersten Leistungstransistor (T1) parallel oder in Serie geschaltet ist, angelegt ist, ferner umfassend: - eine zweite steuerbare Stromquelle (12), welche dazu eingerichtet ist, den zweiten Leistungstransistor (T2) mit einem Gate-Ladestrom (Ig) zu laden; - eine zweite Messeinheit, welche dazu eingerichtet ist, einen schaltrelevanten Transistorparameter des zweiten Leistungstransistors (T2) in Antwort auf den Gate-Ladestrom (Ig) zu ermitteln; - eine Steuereinheit (21, 22), welche dazu eingerichtet ist, ein Ansteuerprofil zum Schalten des ersten und des zweiten Leistungstransistors (T1, T2) in Abhängigkeit der ermittelten Transistorparameter des ersten und des zweiten Leistungstransistors (T1, T2) anzupassen; - und wobei die zweite steuerbare Stromquelle (12) derart eingerichtet ist, den zweiten Leistungstransistor (T2) gemäß dem angepassten Ansteuerprofil anzusteuern.Control circuit (10) according to Claim 10 wherein the supply voltage (Vsup) is also applied to the first power transistor (T1) and a second power transistor (T2) which is connected in parallel or in series with the first power transistor (T1), further comprising: - a second controllable current source ( 12), which is set up to charge the second power transistor (T2) with a gate charging current (Ig); - A second measuring unit which is set up to determine a switching-relevant transistor parameter of the second power transistor (T2) in response to the gate charging current (Ig); - A control unit (21, 22) which is set up to adapt a control profile for switching the first and the second power transistor (T1, T2) as a function of the determined transistor parameters of the first and the second power transistor (T1, T2); - and wherein the second controllable current source (12) is set up to control the second power transistor (T2) in accordance with the adapted control profile. Ansteuerschaltung (10) nach einem der Ansprüche 10 bis 11, wobei die Messeinheit dazu eingerichtet ist, einen ersten Zeitpunkt (t1) zu bestimmen, bei welchem der Leistungstransistor (T1, T2) vollständig eingeschaltet ist; und wobei die Steuereinheit (21,22) dazu eingerichtet ist, die Gate-Einschaltladung (Qg1) auf Basis des Gate-Ladestroms (Ig) und des bestimmten ersten Zeitpunkts (t1) zu ermitteln.Control circuit (10) according to one of the Claims 10 to 11 , wherein the measuring unit is set up to determine a first point in time (t1) at which the power transistor (T1, T2) is completely switched on; and wherein the control unit (21, 22) is set up to determine the gate switch-on charge (Qg1) on the basis of the gate charge current (Ig) and the determined first point in time (t1). Ansteuerschaltung (10) nach einem der Ansprüche 10 bis 12, wobei die Messeinheit dazu eingerichtet ist, einen zweiten Zeitpunkt (t2) zu bestimmen, bei welchem die Gate-Source-Spannung (Vgs) ein Maximum (Vgsmax) erreicht, wobei die Steuereinheit (21, 22) dazu eingerichtet ist, die Gate-Ladung (Qg2) auf Basis des Gate-Ladestroms (Ig) und des zweiten Zeitpunkts (t2) zu ermitteln.Control circuit (10) according to one of the Claims 10 to 12th , wherein the measuring unit is set up to determine a second point in time (t2) at which the gate-source voltage (Vgs) reaches a maximum (Vgsmax), the control unit (21, 22) being set up to control the gate To determine charge (Qg2) on the basis of the gate charge current (Ig) and the second point in time (t2). Ansteuerschaltung (10) nach einem der Ansprüche 10 bis 13, wobei die Messeinheit dazu eingerichtet ist, die Gate-Spannung des Leistungstransistors (T1, T2) zum ersten Zeitpunkt (t1), bei welcher der Leistungstransistor (T1, T2) vollständig eingeschaltet ist, abzutasten, und wobei die Steuereinheit (21, 22) dazu eingerichtet ist, die Threshold-Spannung (Vth) aus der abgetasteten Gate-Spannung zu ermitteln.Control circuit (10) according to one of the Claims 10 to 13th , wherein the measuring unit is set up to sample the gate voltage of the power transistor (T1, T2) at the first point in time (t1) at which the power transistor (T1, T2) is completely switched on, and wherein the control unit (21, 22) is set up to determine the threshold voltage (Vth) from the sampled gate voltage.
DE102019218998.9A 2019-12-05 2019-12-05 Method and control circuit for controlling at least one power transistor to be switched Pending DE102019218998A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102019218998.9A DE102019218998A1 (en) 2019-12-05 2019-12-05 Method and control circuit for controlling at least one power transistor to be switched
EP20817289.0A EP4070456A1 (en) 2019-12-05 2020-12-01 Method and drive circuit for driving at least one power transistor to be switched
PCT/EP2020/084085 WO2021110661A1 (en) 2019-12-05 2020-12-01 Method and drive circuit for driving at least one power transistor to be switched
CN202080084486.5A CN114766079A (en) 2019-12-05 2020-12-01 Method and control circuit for controlling at least one power transistor to be switched

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019218998.9A DE102019218998A1 (en) 2019-12-05 2019-12-05 Method and control circuit for controlling at least one power transistor to be switched

Publications (1)

Publication Number Publication Date
DE102019218998A1 true DE102019218998A1 (en) 2021-06-10

Family

ID=73695013

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019218998.9A Pending DE102019218998A1 (en) 2019-12-05 2019-12-05 Method and control circuit for controlling at least one power transistor to be switched

Country Status (4)

Country Link
EP (1) EP4070456A1 (en)
CN (1) CN114766079A (en)
DE (1) DE102019218998A1 (en)
WO (1) WO2021110661A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4312369A1 (en) * 2022-07-25 2024-01-31 Infineon Technologies Austria AG Gate charge profiler for power transistors
LU502669B1 (en) * 2022-08-12 2024-02-13 Elmos Semiconductor Se METHOD FOR SELECTING A CONTROL PARAMETER SET, INTEGRATED CIRCUIT AND POWER ASSEMBLY

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113765341B (en) * 2021-07-26 2024-04-09 华为技术有限公司 Driver, motor driving circuit and power system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009225506A (en) * 2008-03-13 2009-10-01 Toshiba Corp Power converter
EP2445110B1 (en) * 2010-10-22 2014-05-14 ABB Research Ltd Gate driver unit for electrical switching device
US8760215B2 (en) * 2011-07-15 2014-06-24 Delphi Technologies, Inc. Threshold voltage based power transistor operation

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4312369A1 (en) * 2022-07-25 2024-01-31 Infineon Technologies Austria AG Gate charge profiler for power transistors
US11901888B1 (en) 2022-07-25 2024-02-13 Infineon Technologies Austria Ag Gate charge profiler for power transistors
LU502669B1 (en) * 2022-08-12 2024-02-13 Elmos Semiconductor Se METHOD FOR SELECTING A CONTROL PARAMETER SET, INTEGRATED CIRCUIT AND POWER ASSEMBLY
WO2024033428A1 (en) 2022-08-12 2024-02-15 Elmos Semiconductor Se Method for selecting a drive parameter set, integrated circuit and power assembly

Also Published As

Publication number Publication date
CN114766079A (en) 2022-07-19
EP4070456A1 (en) 2022-10-12
WO2021110661A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
EP4070456A1 (en) Method and drive circuit for driving at least one power transistor to be switched
DE102013219475B4 (en) ELECTRONIC CIRCUIT WITH AN ELECTRONIC SWITCH AND A MONITORING CIRCUIT
DE102013213639B4 (en) LED controller with current ripple control and method for controlling an LED device
EP2920883B1 (en) Method and device for switching an electronic component on or off
DE102018206733A1 (en) Short circuit detector and device
EP1887698A2 (en) Level shift for an actuator switch for high performance semiconductor components
DE102015102878A1 (en) Electronic drive circuit
DE102009046255A1 (en) Driving method for a semiconductor switch
EP2608399A2 (en) Method for ground fault detection during operation of a converter
DE102012224336A1 (en) Method for operating an electric power converter and electric power converters
DE102015008110B4 (en) Process for monitoring at least two LED chains of different lengths
DE112015006875T5 (en) power converter
DE102016116957A1 (en) Switching power supply device and light irradiation device with the same
WO2020193284A1 (en) Determining phase current by means of the on-resistance and the junction temperature of a field effect transistor
EP2294686A1 (en) Method and device for generating pwm signals
DE112015004739T5 (en) DC converter
DE3227296A1 (en) PULSE WIDTH MODULATOR CIRCUIT
DE10000020A1 (en) Integrated gate driver circuit for energizing power semiconductor components with MOS gate control, has time delay circuit
DE102010024128A1 (en) Alternating voltage regulators
DE112019000314T5 (en) Method for measuring current-voltage properties
DE102015214631B3 (en) Dimming device and method for power control of a lighting device
EP1071210A2 (en) Cicuit arrangement
DE102015113796B4 (en) Method for driving a transistor device and electronic circuit
AT515848B1 (en) Circuit arrangement and method for controlling a semiconductor switching element
DE102008034989B4 (en) Circuit arrangement and method for controlling the power consumption of lighting systems with AC power supply