DE102019207981A1

DE102019207981A1 - Circuit arrangement with at least one half bridge

Info

Publication number: DE102019207981A1
Application number: DE102019207981.4A
Authority: DE
Inventors: Jochen Kurfiss; Ruediger Quinten; Samy Arnaout; Uwe Schiller
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2019-05-31
Filing date: 2019-05-31
Publication date: 2020-12-03
Also published as: WO2020239797A1

Abstract

Die Erfindung betrifft eine Schaltungsanordnung (10) mit mindestens einer Halbbrücke. Die Schaltungsanordnung (10) umfasst für jede Halbbrücke einen ersten Leistungstransistor (T1) und einen zweiten Leistungstransistor (T2), welche über einen Gate-Treiber (12) angesteuert werden, wobei ein erster Anschluss eines Bootstrap-Kondensators (C_BS) mit einem Bootstrap-Anschluss (BHx) des Gate-Treibers (12) elektrisch in Verbindung ist und ein zweiter Anschluss des Bootstrap-Kondensators (C_BS) elektrisch mit einem Source-Anschluss (22) des ersten Leistungstransistors (T1) in Verbindung ist. Ferner ist vorgesehen, dass der zweite Anschluss des Bootstrap-Kondensators (C_BS) zusätzlich unter Verwendung eines Feedback-Kondensators (C_FB) mit einem Massepotential (16) verbunden ist, so dass zusammen mit dem Bootstrap-Kondensator (C_BS) ein Kapazitiver Spannungsteiler vorliegt.

The invention relates to a circuit arrangement (10) with at least one half bridge. The circuit arrangement (10) comprises a first power transistor (T1) and a second power transistor (T2) for each half-bridge, which are controlled via a gate driver (12), a first connection of a bootstrap capacitor (C_BS) with a bootstrap Terminal (BHx) of the gate driver (12) is electrically connected and a second terminal of the bootstrap capacitor (C_BS) is electrically connected to a source terminal (22) of the first power transistor (T1). It is also provided that the second connection of the bootstrap capacitor (C_BS) is additionally connected to a ground potential (16) using a feedback capacitor (C_FB), so that a capacitive voltage divider is present together with the bootstrap capacitor (C_BS).

Description

Die Erfindung betrifft eine Schaltungsanordnung mit mindestens einer Halbbrücke umfassend für jede Halbbrücke einen ersten Leistungstransistor und einen zweiten Leistungstransistor, welche über einen Bootstrap-Treiber angesteuert werden, wobei ein erster Anschluss eines Bootstrap-Kondensators mit einem Bootstrap-Anschluss des Bootstrap-Treibers elektrisch in Verbindung ist und ein zweiter Anschluss des Bootstrap-Kondensators elektrisch mit einem Source-Anschluss des ersten Leistungstransistors in Verbindung ist. Weitere Aspekte der Erfindung betreffen die Verwendung der Schaltungsanordnung sowie ein Fahrzeug, welches solche Schaltungsanordnung umfasst.The invention relates to a circuit arrangement with at least one half bridge comprising a first power transistor and a second power transistor for each half bridge, which are controlled via a bootstrap driver, a first connection of a bootstrap capacitor being electrically connected to a bootstrap connection of the bootstrap driver and a second connection of the bootstrap capacitor is electrically connected to a source connection of the first power transistor. Further aspects of the invention relate to the use of the circuit arrangement and a vehicle which includes such a circuit arrangement.

Stand der TechnikState of the art

Inverter werden verwendet, um aus einer Gleichspannung eine ein- oder mehrphasige Wechselspannung zu erzeugen. Beispielsweise kann ein dreiphasiger Inverter zur Erzeugung einer dreiphasigen Wechselspannung zum Betrieb eines Elektromotors, beispielsweise in einem Elektrofahrzeug oder in einem Hybridfahrzeug, verwendet werden.Inverters are used to generate a single or multi-phase alternating voltage from a direct voltage. For example, a three-phase inverter can be used to generate a three-phase AC voltage for operating an electric motor, for example in an electric vehicle or in a hybrid vehicle.

Bei üblichen Invertern, beispielsweise für elektrische 48V Antriebe, wird zur Ansteuerung jeder Phase einer elektrischen Maschine eine Halbbrücke bestehend aus zwei MOSFETs (metal oxide semiconductor field effect transistor) angesteuert, welche eine Motorphase abwechselnd mit der Versorgungsspannung und der Bezugsmasse verbinden. Zusammen mit einem Pufferkondensator bilden diese einen Kommutierkreis. Zur Ansteuerung der MOSFETs werden Gate-Treiber verwendet, welche in einer Bootstrap-Schaltung angeordnet sind. Bei der Umschaltung werden hohe Ströme zwischen den beiden MOSFETs umgeschaltet und durch parasitäre Leitungsinduktivitäten treten durch Induktion Überspannungen auf. Diese führen zu Verlusten und können die MOSFETs selbst oder umliegende Bauteile schädigen.With conventional inverters, for example for electric 48V drives, a half-bridge consisting of two MOSFETs (metal oxide semiconductor field effect transistor) is activated to control each phase of an electric machine, which alternately connect a motor phase with the supply voltage and the reference ground. Together with a buffer capacitor, these form a commutation circuit. Gate drivers which are arranged in a bootstrap circuit are used to control the MOSFETs. When switching over, high currents are switched between the two MOSFETs and overvoltages occur due to parasitic line inductances due to induction. These lead to losses and can damage the MOSFETs themselves or surrounding components.

Zur Verringerung der beim Schalten auftretenden Transienten und damit zur Verringerung der Überspannungen ist bekannt, einen sogenannten Snubber-Kondensator zwischen dem Drain- und dem Source- Anschluss low-side MOSFETs der Halbbrücke einzusetzen. Eine solche Schaltung ist beispielsweise aus EP 1 786 244 B1 im Zusammenhang mit einer dimmbaren Ballaststeuerschaltung bekannt.To reduce the transients that occur during switching and thus to reduce the overvoltages, it is known to use a so-called snubber capacitor between the drain and source connection of low-side MOSFETs of the half-bridge. Such a circuit is off, for example EP 1 786 244 B1 known in connection with a dimmable ballast control circuit.

Nachteilig an dem Einsatz eines solchen Snubber-Kondensators ist, dass die Integration eines Kondensators direkt auf einem Träger einer die MOSFETs enthaltenen Leistungselektronik mechanisch problematisch ist. Darüber hinaus ist ein solcher Kondensator im Bereich der MOSFETs hohen Temperaturen und Rippelströmen ausgesetzt und verursacht Schwingungen beim Abschalten der MOSFETs.The disadvantage of using such a snubber capacitor is that the integration of a capacitor directly on a carrier of power electronics containing the MOSFETs is mechanically problematic. In addition, such a capacitor is exposed to high temperatures and ripple currents in the area of the MOSFETs and causes oscillations when the MOSFETs are switched off.

Eine weitere Möglichkeit zur Reduzierung von Überspannungen besteht darin, den MOSFET durch größere Gatewiderstände langsamer zu schalten. Dadurch verlangsamt sich eine Spannungsänderung dU/dt, wie auch eine Stromänderung dl/dt im Schaltvorgang. In beiden Teilen entstehen Verluste im Linearbetrieb, welche zur Erwärmung des MOSFETs führen. Um diese Verluste gering zu halten, wäre es wünschenswert, gezielt nur die für das Entstehenden der Überspannung relevante Stromänderung dl/dt zu beeinflussen.Another way to reduce overvoltages is to switch the MOSFET more slowly with larger gate resistors. As a result, a change in voltage dU / dt slows down, as does a change in current dl / dt in the switching process. In both parts there are losses in linear operation, which lead to the heating of the MOSFET. In order to keep these losses low, it would be desirable to specifically influence only the current change dl / dt relevant to the overvoltage that occurs.

Es ist somit eine Aufgabe der Erfindung, eine Reduzierung der Transienten der MOSFETs zu erzielen, welche die bekannten Nachteile nicht aufweist.It is therefore an object of the invention to achieve a reduction in the transients of the MOSFETs which does not have the known disadvantages.

Offenbarung der ErfindungDisclosure of the invention

Es wird eine Schaltungsanordnung mit mindestens einer Halbbrücke vorgeschlagen. Die Schaltungsanordnung umfasst für jede Halbbrücke einen ersten Leistungstransistor und einen zweiten Leistungstransistor, welche über einen Gate-Treiber angesteuert werden, wobei ein erster Anschluss eines Bootstrap-Kondensators mit einem Bootstrap-Anschluss des Gate-Treibers elektrisch in Verbindung ist und ein zweiter Anschluss des Bootstrap-Kondensators elektrisch mit einem Source-Anschluss des ersten Leistungstransistors in Verbindung ist. Ferner ist vorgesehen, dass der zweite Anschluss des Bootstrap-Kondensators zusätzlich unter Verwendung eines Feedback-Kondensators mit einem Massepotential verbunden ist, so dass zusammen mit dem Bootstrap-Kondensator ein Kapazitiver Spannungsteiler vorliegt.A circuit arrangement with at least one half bridge is proposed. The circuit arrangement comprises a first power transistor and a second power transistor for each half bridge, which are controlled via a gate driver, a first connection of a bootstrap capacitor being electrically connected to a bootstrap connection of the gate driver and a second connection of the bootstrap -Capacitor is electrically connected to a source terminal of the first power transistor. It is further provided that the second connection of the bootstrap capacitor is additionally connected to a ground potential using a feedback capacitor, so that a capacitive voltage divider is present together with the bootstrap capacitor.

Bei der Schaltungsanordnung werden die beiden Leistungstransistoren unter Verwendung des Gate-Treibers derart angesteuert, dass diese abwechselnd leitend werden. Die Ansteuerungssignale für die Leistungstransistoren werden dazu von einer Steuerschaltung erzeugt. Die Gate-Treiber sind dabei in einer Bootstrap-Schaltung angeordnet, bei der eine Ausgangsspannung des Gate-Treibers über den Bootstrap-Kondensator mit einem Eingang des Gate-Treiber verbunden wird. Bei Anordnung in einer Halbbrücke wird der erste Leistungstransistor üblicherweise auch als High-Side Leistungstransistor bezeichnet und der zweite Leistungstransistor wird üblicherweise auch als Low-Side Leistungstransistor bezeichnet.In the circuit arrangement, the two power transistors are controlled using the gate driver in such a way that they become conductive alternately. For this purpose, the control signals for the power transistors are generated by a control circuit. The gate drivers are arranged in a bootstrap circuit in which an output voltage of the gate driver is connected to an input of the gate driver via the bootstrap capacitor. When arranged in a half bridge, the first power transistor is usually also referred to as a high-side power transistor and the second power transistor is usually also referred to as a low-side power transistor.

Mögliche Schaltvorgänge des ersten Leistungstransistors und des zweiten Leistungstransistors umfassend dabei jeweils insbesondere ein aktives Ausschalten, ein passives Ausschalten, ein aktives Einschalten und ein passives Einschalten. Bei einem aktiven Schaltvorgang wird das Gate des jeweiligen Leistungstransistors aktiv angesteuert, also beispielsweise aktiv auf ein hohes Potential oder auf ein Massepotential gezogen. Entsprechende Ansteuersignale werden von dem Gate-Treiber bereitgestellt. Bei einem passiven Schaltvorgang wird das Gate eines der beiden Leistungstransistoren nicht aktiv angesteuert, sondern dessen Zustand wird maßgeblich vom jeweils komplementären Leistungstransistor bestimmt. Beispielsweise wird der zweite Leistungstransistor passiv ausgeschaltet und der erste Leistungstransistor wird aktiv eingeschaltet oder der erste Leistungstransistor wird aktiv ausgeschaltet und gleichzeitig wird entsprechend der zweite Leistungstransistor passiv eingeschaltet. Bei den Schaltvorgängen muss immer zunächst einer der Leistungstransistoren ausgeschaltet werden bevor der komplementäre Leistungstransistor eingeschaltet wird. Dazwischen wird eine Totzeit eingehalten, die ein gleichzeitiges Einschalten beider Leistungstransistoren verhindert. Die möglichen Schaltvorgänge sind in den 1a bis 4b skizziert.Possible switching operations of the first power transistor and the second power transistor each include, in particular, an active switch-off, a passive switch-off, an active switch-on and a passive switch-on. When switching is active, the gate of the respective power transistor is actively driven, for example actively pulled to a high potential or to a ground potential. Corresponding control signals are provided by the gate driver. In the case of a passive switching process, the gate of one of the two power transistors is not actively activated, but its state is largely determined by the respective complementary power transistor. For example, the second power transistor is passively switched off and the first power transistor is actively switched on or the first power transistor is actively switched off and at the same time the second power transistor is correspondingly switched on passively. During the switching processes, one of the power transistors must always be switched off before the complementary power transistor is switched on. In between, a dead time is observed which prevents both power transistors from being switched on at the same time. The possible switching operations are in the 1a to 4b outlined.

Die Leistungstransistoren sind bevorzugt als Leistungs-MOSFETs (metal oxide semiconductor field-effect transistor, Metall-Oxid-Halbleiter-Feldeffekttransistor) ausgestaltet.The power transistors are preferably designed as power MOSFETs (metal oxide semiconductor field-effect transistor, metal-oxide-semiconductor field-effect transistor).

Der kapazitive Spannungsteiler stellt eine Schaltungsmaßnahme dar, mit deren Hilfe die bei einem aktiven Einschalten des ersten Leistungstransistors und der damit verbundenen Kommutierung des Drainstroms des ersten Leistungstransistors eine durch die Stromänderung dl/dt an parasitären Induktivitäten abfallende Spannung auf die Gate-Source-Spannung des ersten Leistungstransistors rückgekoppelt wird, um dadurch die Stromänderung zu begrenzen und damit die Transienten über dem zweiten Leistungstransistor beim passiven Ausschalten zu verringern. Die durch die Stromänderung dl/dt an einer Induktivität L auftretende Induktionsspannung ist durch -L. dl/dt gegeben. Alle anderen Schaltvorgänge bleiben durch den kapazitiven Spannungsteiler unbeeinflusst. Unter Transienten wird hier der Einschwingvorgang bei den Stromflüssen der Schaltung verstanden, welche nach Änderung des Schaltzustands des ersten und/oder des zweiten Leistungstransistors auftreten.The capacitive voltage divider is a circuit measure with the aid of which the voltage dropping due to the change in current dl / dt at parasitic inductances on the gate-source voltage of the first power transistor when the first power transistor is actively switched on and the associated commutation of the drain current of the first power transistor Power transistor is fed back in order to limit the current change and thus to reduce the transients across the second power transistor when switched off passively. The induction voltage occurring at an inductance L due to the change in current dl / dt is given by -L. dl / dt given. All other switching processes remain unaffected by the capacitive voltage divider. Transients are understood here to mean the settling process in the current flows of the circuit which occur after the switching state of the first and / or the second power transistor has changed.

Um eine unerwünschte Erhöhung der Schaltverluste der Schaltungsanordnung zu vermeiden, ist es bevorzugt die RC-Zeitkonstante für den Feedback-Kondensator und einen Bootstrap-Widerstand zwischen dem zweiten Anschluss des Bootstrap-Kondensators und dem einem Source-Anschluss des ersten Leistungstransistors so zu wählen, dass eine Erhöhung der Schaltverluste durch aufgrund der Ladezeit des Feedback-Kondensators verlängerte Schaltzeiten des ersten Leistungstransistors und/oder des zweiten Leistungstransistors weniger als 5 % beträgt.In order to avoid an undesired increase in the switching losses of the circuit arrangement, it is preferred to select the RC time constant for the feedback capacitor and a bootstrap resistor between the second connection of the bootstrap capacitor and the one source connection of the first power transistor so that an increase in the switching losses due to the switching times of the first power transistor and / or the second power transistor being longer due to the charging time of the feedback capacitor is less than 5%.

Die RC-Zeitkonstante ist dabei das Produkt aus der Kapazität C des Feedback-Kondensators und dem elektrischen Widerstand R des Bootstrap-Widerstands. Wird die Kapazität des Feedback-Kondensators zu klein gewählt, kann dieser wenig Ladung aufnehmen und ist schnell aufgeladen. Dadurch würde ein Einschaltvorgang des ersten Leistungstransistors nicht wesentlich beeinflusst werden, insbesondere wird eine Stromänderung dl/dt nicht verlangsamt. Analog würde das gleiche bei einem zu kleinen elektrischen Widerstand des Bootstrap-Widerstands passieren. Der Ladestrom des Feedback-Kondensators würde erhöht werden, so dass dieser schneller voll wäre und somit ebenfalls die Stromänderung dl/dt nicht verlangsamen kann. Wird wiederum die Kapazität und/oder der elektrische Widerstand zu groß gewählt, so dauert das Aufladen des Kondensators länger. Werden hierdurch die Schaltvorgänge an den Leistungstransistoren zu stark verlangsamt erhöhen sich auch die elektrischen Leistungsverluste.The RC time constant is the product of the capacitance C of the feedback capacitor and the electrical resistance R of the bootstrap resistor. If the capacity of the feedback capacitor is chosen too small, it can take up little charge and is charged quickly. As a result, a switch-on process of the first power transistor would not be significantly influenced, in particular a change in current dl / dt is not slowed down. Similarly, the same thing would happen if the electrical resistance of the bootstrap resistor was too low. The charging current of the feedback capacitor would be increased so that it would be full more quickly and thus likewise cannot slow down the change in current dl / dt. If, in turn, the capacitance and / or the electrical resistance is selected too high, the charging of the capacitor takes longer. If the switching processes at the power transistors are slowed down too much as a result, the electrical power losses also increase.

Insbesondere bei Anwendung der Schaltungsanordnung in einem Inverter für einen 48 V Motor in der Leistungsklasse 20kW ist es bevorzugt, die Kapazität des Feedback-Kondensators im Bereich von 1 nF bis 10 nF zu wählen.In particular when using the circuit arrangement in an inverter for a 48 V motor in the 20 kW power class, it is preferred to select the capacitance of the feedback capacitor in the range from 1 nF to 10 nF.

Des Weiteren ist es insbesondere bei Anwendung der Schaltungsanordnung in einem Inverter für einen 48 V Motor bevorzugt, den elektrischen Widerstand des Bootstrap-Widerstand im Bereich von 5 Ω bis 15 Ω zu wählen.Furthermore, especially when using the circuit arrangement in an inverter for a 48 V motor, it is preferred to select the electrical resistance of the bootstrap resistor in the range from 5 Ω to 15 Ω.

Bevorzugt ist der Feedback-Kondensator als ein Keramik-Vielschicht-Chipkondensator, Silizium-Kondensator oder als SMD Folienkondensator ausgestaltet.The feedback capacitor is preferably designed as a ceramic multilayer chip capacitor, silicon capacitor or as an SMD film capacitor.

Die Schaltungsanordnung kann eine oder mehrere Halbbrücken umfassen, je nachdem wie viele Phasen ein durch die Schaltungsanordnung angesteuerter elektrischer Verbraucher benötigt, wie beispielweise ein Elektromotor. Bevorzugt weist die Schaltungsanordnung drei Halbbrücken auf, so dass ein Elektromotor mit drei Phasen versorgt und angesteuert werden kann. Alternativ kann die Schaltungsanordnung beispielsweise eine einzige Halbrücke, fünf Halbbrücken oder sechs Halbrücken aufweisen, je nach benötigter Anzahl der Phasen.The circuit arrangement can comprise one or more half bridges, depending on how many phases an electrical consumer controlled by the circuit arrangement requires, such as an electric motor, for example. The circuit arrangement preferably has three half bridges, so that an electric motor can be supplied and controlled with three phases. Alternatively, the circuit arrangement can have, for example, a single half bridge, five half bridges or six half bridges, depending on the number of phases required.

Bevorzugt umfasst die Schaltungsanordnung einen ersten Träger und einen zweiten Träger, wobei für jede Halbbrücke der Gate-Treiber auf dem ersten Träger aufgenommen ist und für jede Halbbrücke der erste Leistungstransistor und der zweite Leistungstransistor auf dem zweiten Träger aufgenommen sind, und wobei für jede Halbbrücke der Feedback-Kondensator ebenfalls auf dem ersten Träger aufgenommen ist.The circuit arrangement preferably comprises a first carrier and a second carrier, the gate driver being accommodated on the first carrier for each half bridge and the first power transistor and the second power transistor being accommodated on the second carrier for each half bridge, and with the Feedback capacitor is also included on the first carrier.

Der zweite Träger nimmt somit die Leistungselektronik auf, während der erste Träger die Ansteuerelektronik der Schaltungsanordnung aufnimmt. Der zweite Träger für die Leistungselektronik umfasst bevorzugt eine flächige Metallstruktur, um die Wärme abzuführen, welche durch die ersten und zweiten Leistungstransistoren aufgrund von elektrischen Verlusten entsteht. Bevorzugt ist der zweite Träger als ein Direct Bonded Copper Träger ausgestaltet, bei dem auf einem Keramikkern beidseitig Kupfer aufgebracht ist. Kupferleiterbahnen werden dabei bevorzugt durch Strukturieren des Kupfers erzeugt. Die Leistungselektronik, also insbesondere der erste und der zweite Leistungstransistor, ist mit den Kupferleiterbahnen verlötet. Alternativ ist es denkbar, den zweiten Träger als eine Metallkern-Leiterplatte auszuführen.The second carrier thus accommodates the power electronics, while the first carrier accommodates the control electronics of the circuit arrangement. The second carrier for the power electronics preferably comprises a flat metal structure in order to dissipate the heat that is generated by the first and second power transistors due to electrical losses. The second carrier is preferably designed as a direct bonded copper carrier, in which copper is applied on both sides of a ceramic core. Copper conductor tracks are preferably produced by structuring the copper. The power electronics, that is to say in particular the first and the second power transistor, are soldered to the copper conductor tracks. Alternatively, it is conceivable to design the second carrier as a metal core printed circuit board.

Der erste Träger umfasst die Ansteuerungselektronik, welche im Vergleich zur Leistungselektronik nur eine geringe elektrische Verlustleistung aufweist. Dementsprechend ist es bevorzugt, den ersten Träger als eine übliche Leiterplatte bzw. gedruckte Schaltung auszuführen, welche einen isolierenden Träger, beispielsweise aus einem Kunststoff, mit darauf angeordneten Leiterbahnen, beispielsweise aus Kupfer, umfasst.The first carrier includes the control electronics, which have only a low electrical power loss compared to the power electronics. Accordingly, it is preferred to design the first carrier as a conventional printed circuit board or printed circuit, which comprises an insulating carrier, for example made of a plastic, with conductor tracks, for example made of copper, arranged thereon.

Die Schaltungsanordnung ist bevorzugt als ein Inverter für einen Elektromotor ausgestaltet.The circuit arrangement is preferably designed as an inverter for an electric motor.

Bevorzugt wird eine der vorgeschlagenen Schaltungsanordnung in einem Elektrofahrzeug, in einem Hybridfahrzeug, in einem eBike, in einem eScooter, einem integrierten Startergenerator, einem Motor einer Pumpe oder eines Kompressors, in einem Motor eines e-Waste Heat Recovery Systems, in einem Motor für einen eTurbo oder in einer Boost Recuperation Machine (BRM) verwendet.One of the proposed circuit arrangements is preferred in an electric vehicle, in a hybrid vehicle, in an eBike, in an eScooter, an integrated starter generator, a motor of a pump or a compressor, in a motor of an e-waste heat recovery system, in a motor for one eTurbo or used in a Boost Recuperation Machine (BRM).

Beispielsweise bei einer Boost Recuperation Machine wird ein Startergenerator eines Verbrennungsmotors durch eine elektrische Maschine ersetzt, welche beim Bremsen elektrische Energie rekuperiert und durch elektrisches Boosten den Verbrennungsmotor temporär unterstützt. Die vorgeschlagene Schaltungsanordnung dient dabei der Ansteuerung der elektrischen Maschine.For example, in a boost recuperation machine, a starter generator of an internal combustion engine is replaced by an electrical machine which recupers electrical energy when braking and temporarily supports the internal combustion engine through electrical boosting. The proposed circuit arrangement is used to control the electrical machine.

Ein Weiterer Aspekt der Erfindung betrifft ein Fahrzeug umfassend mindestens einen Elektromotor und mindestens eine der hierin vorgeschlagenen Schaltungsanordnung. Bei dem Fahrzeug kann es sich insbesondere um ein Elektrofahrzeug oder um ein Hybridfahrzeug handeln.Another aspect of the invention relates to a vehicle comprising at least one electric motor and at least one of the circuit arrangements proposed herein. The vehicle can in particular be an electric vehicle or a hybrid vehicle.

Vorteile der ErfindungAdvantages of the invention

Die vorgeschlagene Schaltungsanordnung umfasst mit dem kapazitiven Spannungsteiler eine zusätzliche Schaltungsmaßnahme, mit deren Hilfe die bei einem aktiven Einschalten des ersten Leistungstransistors und der damit verbundenen Kommutierung des Drainstroms des ersten Leistungstransistors durch parasitäre Leitungsinduktivitäten verursachte Überspannung reduziert wird. Hierdurch werden zum einen elektrische Verluste reduziert und zum anderen eine mögliche Schädigung von umliegenden elektrischen Bauteilen verhindert.With the capacitive voltage divider, the proposed circuit arrangement includes an additional circuit measure with the aid of which the overvoltage caused by parasitic line inductances when the first power transistor is actively switched on and the associated commutation of the drain current of the first power transistor is reduced. This on the one hand reduces electrical losses and on the other hand prevents possible damage to surrounding electrical components.

Vorteilhafter Weise kann der für den kapazitiven Spannungsteiler eingesetzte Feedback-Kondensator auf einer Ansteuerplatine untergebracht werden, so dass eine aufwändige Montage eines zusätzlichen Kondensators auf einem Träger für die Leistungselektronik entfällt. Gegenüber dem Einsatz eines im Stand der Technik üblichen Snubber-Kondensators wird der Feedback-Kondensator dadurch auch nicht den erhöhten Temperaturen und Rippelströmen im Bereich der Leistungselektronik ausgesetzt. Dies ermöglicht den Einsatz von vergleichsweise preiswerten Kondensatoren, wie beispielsweise Folienkondensatoren, welche nicht für den Einsatz unter erhöhten Temperaturen und Strömen ausgestalteten sind.Advantageously, the feedback capacitor used for the capacitive voltage divider can be accommodated on a control circuit board, so that there is no need for complex mounting of an additional capacitor on a carrier for the power electronics. Compared to the use of a snubber capacitor customary in the prior art, the feedback capacitor is not exposed to the increased temperatures and ripple currents in the field of power electronics. This enables the use of comparatively inexpensive capacitors, such as film capacitors for example, which are not designed for use at elevated temperatures and currents.

Durch die mit der Verringerung der auftretenden Spannungen eingehende Verringerung der Schalttransienten sinken zudem die Anforderungen an die verwendeten Leistungstransistoren, so dass preiswertere Leistungstransistoren mit geringerer Chipfläche eingesetzt werden können.As a result of the reduction in the switching transients, which goes along with the reduction in the voltages that occur, the requirements for the power transistors used also decrease, so that more economical power transistors with a smaller chip area can be used.

Durch die Limitierung der maximalen Überspannung können insbesondere im 48V Bereich kostengünstige Brückentreiber eingesetzt werden, welche bereits alle notwendigen Sicherheits- und Überwachungsfeatures als hochintegrierte - nicht galvanisch getrennte - Varianten beinhalten. Übersteigt die maximal mögliche transiente Spannung einen bestimmten Schwellwert, so muss - mangels Verfügbarkeit - auf Hochvolt-Bauelemente zurückgegriffen werden, welche nicht über eine Hochintegration verfügen. Die fehlenden Funktionen müssen folglich diskret aufgebaut werden, was den Bauraum und die Kosten ansteigen lässt.By limiting the maximum overvoltage, inexpensive bridge drivers can be used, especially in the 48V range, which already contain all the necessary safety and monitoring features as highly integrated - not galvanically isolated - variants. If the maximum possible transient voltage exceeds a certain threshold value, high-voltage components that do not have a high level of integration must be used due to a lack of availability. The missing functions must therefore be set up discreetly, which increases the installation space and costs.

FigurenlisteFigure list

Ausführungsformen der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert.Embodiments of the invention are explained in more detail with reference to the drawings and the following description.

Es zeigen:

1a und 1b einen ersten Schaltvorgang,
2a und 2b einen zweiten Schaltvorgang,
3a und 3b einen dritten Schaltvorgang,
4a und 4b einen vierten Schaltvorgang,
5 ein schematisches Schaltbild für die erfindungsgemäße Schaltungsanordnung,
6 Verlauf der Drain/Source-Spannung am zweiten Leistungstransistor mit und ohne Einsatz des Feedback-Kondensators,
7a Verlauf der Spannung am Bootstrap Anschluss eines Gate-Treibers ohne den Einsatz des Feedback-Kondensators und
7b Verlauf der Spannung am Bootstrap-Anschluss eines Gate-Treibers mit Einsatz des Feedback-Kondensators.

Show it:

1a and 1b a first switching process,
2a and 2 B a second switching process,
3a and 3b a third shift,
4a and 4b a fourth shift,
5 a schematic circuit diagram for the circuit arrangement according to the invention,
6th Course of the drain / source voltage at the second power transistor with and without the use of the feedback capacitor,
7a Voltage curve at the bootstrap connection of a gate driver without the use of the feedback capacitor and
7b Voltage curve at the bootstrap connection of a gate driver with the use of the feedback capacitor.

Ausführungsformen der ErfindungEmbodiments of the invention

In der nachfolgenden Beschreibung der Ausführungsformen der Erfindung werden gleiche oder ähnliche Elemente mit gleichen Bezugszeichen bezeichnet, wobei auf eine wiederholte Beschreibung dieser Elemente in Einzelfällen verzichtet wird. Die Figuren stellen den Gegenstand der Erfindung nur schematisch dar.In the following description of the embodiments of the invention, the same or similar elements are denoted by the same reference numerals, a repeated description of these elements being dispensed with in individual cases. The figures represent the subject matter of the invention only schematically.

In den 1a bis 4b sind jeweils verschiedene Schaltvorgänge dargestellt, welche bei aktivem und passivem Schalten von Leistungstransistoren T1, T2 einer Halbbrücke auftreten können.In the 1a to 4b different switching processes are shown, which occur with active and passive switching of power transistors T1 , T2 a half bridge can occur.

Die 1a, 2a, 3a und 4a zeigen jeweils fünf Kurven 201, 202, 203, 204, 205. Auf der X-Achse ist die Zeit und auf der Y-Achse ist die Spannung U bzw. der Strom laufgetragen. Die erste Kurve 201 beschreibt den qualitativen Verlauf der Drain-Source-Spannung am ersten Leistungstransistor T1. Die zweite Kurve 202 beschreibt den qualitativen Verlauf der Gate-Source-Spannung am ersten Leistungstransistor T1. Die dritte Kurve 203 beschreibt den qualitativen Verlauf der Drain-Source Spannung am zweiten Leistungstransistor T2 und die vierte Kurve 204 beschreibt den qualitativen Verlauf der Gate-Source-Spannung am zweiten Leistungstransistor T2. Die fünfte Kurve 205 beschreibt qualitativ den Drainstrom, wobei in den 1a und 2a der Drainstrom durch den zweiten Leistungstransistor T2 und in den 3a und 4a der Drainstrom durch den ersten Leistungstransistor T1 dargestellt ist.The 1a , 2a , 3a and 4a each show five curves 201 , 202 , 203 , 204 , 205 . The time is shown on the X-axis and the voltage U or the current is shown on the Y-axis. The first corner 201 describes the qualitative profile of the drain-source voltage at the first power transistor T1 . The second curve 202 describes the qualitative curve of the gate-source voltage at the first power transistor T1 . The third curve 203 describes the qualitative curve of the drain-source voltage at the second power transistor T2 and the fourth curve 204 describes the qualitative curve of the gate-source voltage at the second power transistor T2 . The fifth curve 205 qualitatively describes the drain current, where in the 1a and 2a the drain current through the second power transistor T2 and in the 3a and 4a the drain current through the first power transistor T1 is shown.

1a und 1b zeigen einen ersten Schaltvorgang, bei dem der erste Leistungstransistor T1 aktiv eingeschaltet wird und der zweite Leistungstransistor T2 passiv ausgeschaltet wird. 1a zeigt dabei die qualitativen Verläufe der Spannungen und des Drainstroms und 1b zeigt einen Stromverlauf 206 durch die Halbbrücke. 1a and 1b show a first switching process in which the first power transistor T1 is actively switched on and the second power transistor T2 is switched off passively. 1a shows the qualitative curves of the voltages and the drain current and 1b shows a current curve 206 through the half bridge.

2a und 2b zeigen einen zweiten Schaltvorgang, bei dem der erste Leistungstransistor T1 passiv eingeschaltet wird und der zweite Leistungstransistor T2 aktiv ausgeschaltet wird. 2a zeigt dabei die qualitativen Verläufe der Spannungen und des Drainstroms und 2b zeigt einen Stromverlauf 206 durch die Halbbrücke. 2a and 2 B show a second switching process in which the first power transistor T1 is switched on passively and the second power transistor T2 is actively switched off. 2a shows the qualitative curves of the voltages and the drain current and 2 B shows a current curve 206 through the half bridge.

3a und 3b zeigen einen dritten Schaltvorgang, bei dem der erste Leistungstransistor T1 passiv ausgeschaltet wird und der zweite Leistungstransistor T2 aktiv eingeschaltet wird. 3a zeigt dabei die qualitativen Verläufe der Spannungen und des Drainstroms und 3b zeigt einen Stromverlauf 206 durch die Halbbrücke. 3a and 3b show a third switching process in which the first power transistor T1 is switched off passively and the second power transistor T2 is actively switched on. 3a shows the qualitative curves of the voltages and the drain current and 3b shows a current curve 206 through the half bridge.

4a und 4b zeigen einen vierten Schaltvorgang, bei dem der erste Leistungstransistor T1 aktiv ausgeschaltet wird und der zweite Leistungstransistor T2 passiv eingeschaltet wird. 4a zeigt dabei die qualitativen Verläufe der Spannungen und des Drainstroms und 4b zeigt einen Stromverlauf 206 durch die Halbbrücke. 4a and 4b show a fourth switching process in which the first power transistor T1 is actively switched off and the second power transistor T2 is switched on passively. 4a shows the qualitative curves of the voltages and the drain current and 4b shows a current curve 206 through the half bridge.

5 zeigt ein schematisches Schaltbild für die erfindungsgemäße Schaltungsanordnung 10. Durch die Schaltungsanordnung 10 wird eine Eingangsspannung U_in, welche zwischen einem Massepotential 16 und dem Eingang A der Schaltungsanordnung 10 anliegt in eine Ausgangsspannung Uout umgesetzt, welche zwischen dem Ausgang B und dem Massepotential 16 anliegt. Bei der Eingangsspannung U_in handelt es sich um eine Gleichspannung, welche beispielsweise 12 V oder 48 V beträgt. Bei der Ausgangsspannung Uout handelt es sich um eine Wechselspannung. 5 shows a schematic circuit diagram for the circuit arrangement according to the invention 10 . By the circuit arrangement 10 becomes an input voltage U _in , which is between a ground potential 16 and the input A of the circuit arrangement 10 is applied converted into an output voltage Uout, which is between output B and the ground potential 16 is applied. The input voltage U _in is a direct voltage, which is 12 V or 48 V, for example. The output voltage Uout is an alternating voltage.

Zur Erzeugung der Ausgangsspannung Uout aus der Eingangsspannung U_in dient eine Halbbrücke, welche einen ersten Leistungstransistor T1 und einen zweiten Leistungstransistor T2 umfasst. Jeder der Leistungstransistoren T1, T2 umfasst jeweils einen Source-Anschluss 22, einen Drain-Anschluss 24 und einen Gate-Anschluss 26. Der Drain-Anschluss 24 des zweiten Leistungstransistors T2 ist mit dem Source-Anschluss 22 des ersten Leistungstransistors T1 verbunden, wobei eine dabei verwendete Anschlussleitung eine parasitäre Induktivität L2 aufweist. Der Ausgang B der Schaltungsanordnung 10 ist ebenfalls mit dem Drain-Anschluss 24 des zweiten Leistungstransistors T2 und über die parasitäre Induktivität L2 auch mit dem Source-Anschluss 22 des ersten Leistungstransistors T1 verbunden.A half-bridge, which has a first power transistor, is used to generate the output voltage Uout from the input voltage U _in T1 and a second power transistor T2 includes. Each of the power transistors T1 , T2 each includes a source connection 22nd , a drain connection 24 and a gate terminal 26th . The drain connection 24 of the second power transistor T2 is with the source connector 22nd of the first power transistor T1 connected, with a connecting line used here a parasitic inductance L2 having. The output B of the circuit arrangement 10 is also with the drain connection 24 of the second power transistor T2 and about the parasitic inductance L2 also with the source connection 22nd of the first power transistor T1 connected.

Parasitäre Induktivitäten treten an realen Bauteilen und realen Leitungen auf, da jeder Stromdurchflossene Leiter ein Magnetfeld aufweist. Bei Änderung des Stroms, ändert sich auch dieses Magnetfeld, wobei durch Selbstinduktion an diesen parasitären Induktivitäten Spannungen auftreten können. Des Weiteren weisen reale Leitungen üblicherweise einen elektrischen Widerstand R auf, welcher unabhängig von einer besonderen Funktion immer vorhanden ist. Parasitic inductances occur on real components and real lines, since every conductor through which current flows has a magnetic field. When the current changes, this magnetic field also changes, and voltages can occur through self-induction at these parasitic inductances. Furthermore, real lines usually have an electrical resistance R, which is always present regardless of a particular function.

Widerstände werden auch als separate Bauelemente eingesetzt. beispielsweise im Rahmen eines Spannungsteilers oder zur gezielten Begrenzung eines Stromflusses.Resistors are also used as separate components. for example as part of a voltage divider or for the targeted limitation of a current flow.

Zur Ansteuerung der beiden Leistungstransistoren T1, T2 ist ein Gate-Treiber 12 vorgesehen, welcher als eine integrierte Schaltung ausgebildet ist. In der Darstellung der 5 ist ein vereinfachtes Ersatzschaltbild für den Gate-Treiber 12 dargestellt, wobei der Gate-Treiber 12 für die Ansteuerung der beiden Leistungstransistoren T1, T2 jeweils einen Operationsverstärker 14 aufweist. Die Operationsverstärker 14 sind dabei jeweils mit der Eingangsspannung U_in verbunden, wobei die Verbindung hier einmal direkt und einmal über einen Widerstand R und eine Diode D erfolgt. Eine Steuerschaltung zum Erzeugen von Steuersignalen, welche durch die Operationsverstärker 14 verstärkt werden, ist in dem Ersatzschaltbild des Gate-Treibers 12 nicht dargestellt.To control the two power transistors T1 , T2 is a gate driver 12 provided, which is designed as an integrated circuit. In the representation of the 5 is a simplified equivalent circuit diagram for the gate driver 12 shown with the gate driver 12 for controlling the two power transistors T1 , T2 one operational amplifier each 14th having. The operational amplifier 14th are each connected to the input voltage U _in , the connection being made once directly and once via a resistor R and a diode D. A control circuit for generating control signals which are transmitted by the operational amplifier 14th are amplified is in the equivalent circuit diagram of the gate driver 12 not shown.

Der Gate-Treiber 12 umfasst einen Bootstrap-Anschluss BHx, welcher über einen Bootstrap-Kondensator C_BS und einen Bootstrap-Widerstand R_BS mit dem Drain-Anschluss 24 des zweiten Leistungstransistors T2 und über die parasitäre Induktivität L2 auch mit dem Source-Anschluss 22 des ersten Leistungstransistors T1 verbunden ist. Der Gate-Treiber 12 weist weiterhin einen ersten Gate-Ausgang GHx auf, welcher über einen Widerstand R mit dem Gate-Anschluss 26 des ersten Leistungstransistors T1 verbunden ist. Ein erster Source-Ausgang SHx ist über einen Widerstand R und die parasitäre Induktivität L2 mit dem Source-Anschluss 22 des ersten Leistungstransistors T1 verbunden. Ein zweiter Gate-Ausgang GLx des Gate-Treibers 12 ist über einen Widerstand R mit dem Gate-Anschluss 26 des zweiten Leistungstransistors T2 verbunden und ein zweiter Source-Ausgang SLx ist über einen Widerstand R und eine parasitäre Induktivität L3 mit dem Source-Anschluss 22 des zweiten Leistungstransistors T2 verbunden.The gate driver 12 comprises a bootstrap connection BHx, which is connected via a bootstrap capacitor C_BS and a bootstrap resistor R_BS with the drain connector 24 of the second power transistor T2 and about the parasitic inductance L2 also with the source connection 22nd of the first power transistor T1 connected is. The gate driver 12 furthermore has a first gate output GHx, which is connected to the gate connection via a resistor R 26th of the first power transistor T1 connected is. A first source output SHx is via a resistor R and the parasitic inductance L2 with the source connector 22nd of the first power transistor T1 connected. A second gate output GLx of the gate driver 12 is via a resistor R to the gate connection 26th of the second power transistor T2 connected and a second source output SLx is via a resistor R and a parasitic inductance L3 with the source connector 22nd of the second power transistor T2 connected.

Sowohl der Gate-Treiber 12 als auch der Source-Anschluss 22 des zweiten Leistungstransistors T2 sind mit dem Massepotential 16 verbunden, wobei die Verbindung des zweiten Leistungstransistors T2 über die parasitäre Induktivität L3 und eine parasitäre Induktivität L4 erfolgt.Both the gate driver 12 as well as the source connection 22nd of the second power transistor T2 are with the ground potential 16 connected, the connection of the second power transistor T2 about the parasitic inductance L3 and a parasitic inductance L4 he follows.

Ferner umfasst die Schaltungsanordnung 10 eine erste Schutzdiode D1 und eine zweite Schutzdiode D2. Die erste Schutzdiode D1 ist zwischen dem zweiten Source-Ausgang SLx und dem Massepotential 16 angeordnet und die zweite Schutzdiode D2 ist zwischen dem ersten Source-Ausgang SHx und dem Massepotential 16 angeordnet. Die Schutzdioden D1 und D2 dienen zur Limitierung der energiereichen transienten Überspannung, welche beim aktiven Ausschalten des zweiten Leistungstransistors T2, bzw. des ersten Leistungstransistors T1 entsteht. Bei einem passiven Ausschaltvorgang entstehen jedoch Überspannungen, welche durch die Schutzdioden D1 und D2 nicht verringert werden. Insbesondere diese bei einem passiven Ausschaltvorgang entstehenden Überspannungen werden durch einen Feedback-Kondensator C_FB verringert.The circuit arrangement also includes 10 a first protection diode D1 and a second protection diode D2 . The first protection diode D1 is between the second source output SLx and the ground potential 16 arranged and the second protection diode D2 is between the first source output SHx and the ground potential 16 arranged. The protection diodes D1 and D2 serve to limit the high-energy transient overvoltage that occurs when the second power transistor is actively switched off T2 , or the first power transistor T1 arises. In the case of a passive switch-off process, however, overvoltages occur which are caused by the protective diodes D1 and D2 cannot be decreased. In particular, these overvoltages that arise during a passive switch-off process are controlled by a feedback capacitor C_FB decreased.

Der Feedback-Kondensator C_FB ist mit einem ersten Anschluss mit dem Massepotential 16 und mit einem zweiten Anschluss mit einem zweiten Anschluss des Bootstrap-Kondensators C_BS verbunden, wobei ein erster Anschluss des Bootstrap-Kondensators C_BS mit dem Bootstrap-Anschluss BHx des Gate-Treibers 12 verbunden ist. Der Feedback-Kondensator C_FB und der Bootstrap-Kondensator C_BS bilden dabei einen kapazitiven Spannungsteiler.The feedback capacitor C_FB is with a first connection with the ground potential 16 and with a second connection with a second connection of the bootstrap capacitor C_BS connected, a first connection of the bootstrap capacitor C_BS to the bootstrap connector BHx of the gate driver 12 connected is. The feedback capacitor C_FB and the bootstrap capacitor C_BS form a capacitive voltage divider.

Der Feedback-Kondensator C_FB bzw. der durch diesen aufgebaute kapazitive Spannungsteiler stellt eine Schaltungsmaßnahme dar, mit deren Hilfe die beim aktiven Einschalten des ersten Leistungstransistors T1 und der damit verbundenen Kommutierung des Drainstroms durch die Stromänderung dl/dt an den parasitären Induktivitäten L1, L2, L3, L4 abfallende Spannung auf die Gate/Source-Spannung des ersten Leistungstransistors T1 rückgekoppelt wird, um dadurch die Stromänderung zu begrenzen und damit die Transienten über den zweiten Leistungstransistor T2 beim passiven Ausschalten zu verringern. Beim aktiven Einschalten des ersten Leistungstransistors T1 müssen nach Erreichen des Nulldurchgangs des Drainstroms die Ladungsträger aus der Inversdiode des ersten Leistungstransistors T1 herausgetrieben werden. Während dieser Zeit wird mit derselben Stromänderung ein Kurzschlussstrom in umgekehrter Richtung aufgebaut. Wenn nun alle Ladungsträger aus der Raumladungszone des ersten Leistungstransistors T1 entfernt wurden, muss der Strom nun wieder abgebaut werden. Die nun resultierende Stromänderung ist abhängig von der Diodencharakteristik und wird meist mit Softness Faktor bezeichnet. Die Stromänderung verursacht nun eine Überspannung zwischen Drain und Source des zweiten Leistungstransistors T2. Die induzierte Spannung ist aufgrund des geringen vorhandenen Querstroms im Vergleich zum aktiven Ausschalten nicht sehr energiereich und kann mit geringem Aufwand (z.B. einem Keramik-Vielschicht-Chipkondensator) abgefangen werden, um den zweiten Leistungstransistor T2 vor einem Lawinendurchbruch (Avalanche) zu schützen.The feedback capacitor C_FB or the capacitive voltage divider built up by this represents a circuit measure with the aid of which the active switching on of the first power transistor T1 and the associated commutation of the drain current due to the change in current dl / dt at the parasitic inductances L1 , L2 , L3 , L4 voltage drop to the gate / source voltage of the first power transistor T1 is fed back in order to limit the current change and thus the transients via the second power transistor T2 when switched off passively. When the first power transistor is actively switched on T1 must after reaching the zero crossing of the drain current, the charge carriers from the inverse diode of the first power transistor T1 be driven out. During this time, a short-circuit current is built up in the opposite direction with the same change in current. If now all charge carriers from the space charge zone of the first power transistor T1 have been removed, the current must now be reduced again. The resulting change in current depends on the diode characteristics and is usually referred to as the softness factor. The change in current now causes an overvoltage between the drain and source of the second power transistor T2 . Due to the low cross-current present, the induced voltage is not very energetic compared to active switch-off and can be intercepted with little effort (for example a ceramic multilayer chip capacitor) to connect the second power transistor T2 to protect against an avalanche.

Ein erster Strompfad 30 beim aktiven Einschalten des ersten Leistungstransistors T1 ermöglicht eine schwache Rückkopplung durch die parasitäre Induktivität L2. Durch den Anstieg des Drainstroms im ersten Leistungstransistor T1 entsteht ein Spannungsabfall U_L2, welcher einem Anstieg der Gate-Source Spannung des ersten Leistungstransistors T1 entgegenwirkt.A first current path 30th when the first power transistor is actively switched on T1 allows weak feedback through the parasitic inductance L2 . Due to the increase in the drain current in the first power transistor T1 there is a voltage drop U _L2 , which increases the gate-source voltage of the first power transistor T1 counteracts.

Durch den zusätzlichen Feedback-Kondensator C_FB entsteht eine weitere Rückkopplung auf die Gate/Source Spannung des ersten Leistungstransistors T1. Durch die Stromänderung dl/dt des Drainstroms des zweiten Leistungstransistors T2, der sich im Diodenbetrieb befindet, entsteht auch an den parasitären Induktivitäten L3 und L4 eine Spannung, die über den Bootstrap-Widerstand R_BS den Feedback-Kondensator C_FB auflädt. Der Ladestrom I_{C_FB} eines zweiten Strompfades 40 bewirkt einen zusätzlichen Spannungsabfall am Bootstrap-Widerstand R_BS, der dem Anstieg der Gate/Source-Spannung des ersten Leistungstransistors T1 entgegenwirkt. Dadurch wird die Stromänderung dl/dt des Drainstroms verringert und entsprechend die Stromänderung DI/dt des Reverse-Recovery-Stroms, was zu einer Verringerung der Drain/Source-Überspannung beim Sperren der Reverse-Diode des zweiten Leistungstransistors T2 führt.With the additional feedback capacitor C_FB there is a further feedback to the gate / source voltage of the first power transistor T1 . Due to the current change dl / dt of the drain current of the second power transistor T2 , which is in diode operation, also arises from the parasitic inductances L3 and L4 a voltage across the bootstrap resistor R_BS the feedback capacitor C_FB charges. The charging current I _{C_FB of} a second current path 40 causes an additional voltage drop at the bootstrap resistor R_BS , the rise in the gate / source voltage of the first power transistor T1 counteracts. This reduces the current change dl / dt of the drain current and correspondingly the current change DI / dt of the reverse recovery current, which leads to a reduction in the drain / source overvoltage when the reverse diode of the second power transistor is blocked T2 leads.

6 zeigt den Verlauf der Drain/Source-Spannung am zweiten Leistungstransistor T2 bei einem passiven Ausschalten des zweiten Leistungstransistors T2. Auf der X-Achse ist dabei die Zeit t in ms und auf der Y-Achse die Spannung in V aufgetragen. Eine erste Spannungskurve 100 zeigt die Spannung zwischen dem Drain-Anschluss 24 und dem Source-Anschluss 22 des zweiten Leistungstransistors T2 für eine Schaltungsanordnung nach dem Stand der Technik, bei der der Feedback-Kondensator C_FB, vergleiche 5, fehlt. Eine zweite Spannungskurve 102 zeigt die Spannung zwischen dem Drain-Anschluss 24 und dem Source-Anschluss 22 des zweiten Leistungstransistors T2 für die in 5 dargestellte Schaltungsanordnung 10 mit dem Feedback-Kondensator C_FB. 6th shows the profile of the drain / source voltage at the second power transistor T2 when the second power transistor is passively switched off T2 . The time t is plotted in ms on the X-axis and the voltage in V on the Y-axis. A first tension curve 100 shows the voltage between the drain terminal 24 and the source connector 22nd of the second power transistor T2 for a circuit arrangement according to the prior art, in which the feedback capacitor C_FB , compare 5 , is missing. A second tension curve 102 shows the voltage between the drain terminal 24 and the source connector 22nd of the second power transistor T2 for the in 5 circuit arrangement shown 10 with the feedback capacitor C_FB .

Wie der Darstellung der 6 entnommen werden kann, sind bei der zweiten Spannungskurve 102 die Spannungsmaxima jeweils deutlich niedriger ausgeprägt als bei der ersten Spannungskurve 100. Die Drain/Source-Spannung am zweiten Leistungstransistor T2 ist deutlich reduziert. Des Weiteren kann der Darstellung der 6 entnommen werden, dass eine Zeit, bis die Drain/Source-Spannung ihren endgültigen Wert erreicht, nahezu unverändert ist. Eine Schaltzeit des zweiten Leistungstransistors T2 wird somit durch den Einsatz des Feedback-Kondensators C_FB nicht nachteilig verlängert.Like depicting the 6th can be seen from the second voltage curve 102 the stress maxima are each significantly lower than in the first stress curve 100 . The drain / source voltage at the second power transistor T2 is significantly reduced. Furthermore, the representation of the 6th it can be understood that a time until the drain / source voltage reaches its final value is almost unchanged. A switching time of the second power transistor T2 is thus achieved through the use of the feedback capacitor C_FB not disadvantageously extended.

7a zeigt den Verlauf der Spannung U_BHx zwischen dem Bootstrap-Anschluss BHx des Gate-Treibers 12, vergleiche 5, und dem Massepotential 16 für eine Schaltungsanordnung nach dem Stand der Technik ohne den Einsatz eines Feedback-Kondensators C_FB. 7b zeigt den Verlauf der Spannung U_BHx zwischen dem Bootstrap-Anschluss BHx des Gate-Treibers 12, vergleiche 5, und dem Massepotential 16 für die Schaltungsanordnung 10 der 5 mit einem Feedback-Kondensator C_FB. 7a shows the profile of the voltage U _BHx between the bootstrap connection BHx of the gate driver 12 , compare 5 , and the ground potential 16 for a circuit arrangement according to the prior art without the use of a feedback capacitor C_FB . 7b shows the profile of the voltage U _BHx between the bootstrap connection BHx of the gate driver 12 , compare 5 , and the ground potential 16 for the circuit arrangement 10 the 5 with a feedback capacitor C_FB .

In den 7a und 7b ist jeweils der Verlauf der Spannung U_BHx zwischen dem Bootstrap Anschluss BHx des Gate-Treibers 12 und dem Massepotential 16 dargestellt. Auf der X-Achse ist jeweils die Zeit t in ms und auf der Y-Achse ist die Spannung in V aufgetragen. In einem ersten Zeitabschnitt 50 ist der zweite Leistungstransistor T2, vergleiche 1, aktiv ausgeschaltet. In einem zweiten Zeitabschnitt 52 ist der der zweite Leistungstransistor T2 passiv ausgeschaltet.In the 7a and 7b is the profile of the voltage U _BHx between the bootstrap connection BHx of the gate driver 12 and the ground potential 16 shown. The time t is plotted in ms on the X-axis and the voltage in V is plotted on the Y-axis. In a first period of time 50 is the second power transistor T2 , compare 1 , active switched off. In a second period of time 52 is the second power transistor T2 passively switched off.

Wie der Darstellung der 7a entnommen werden kann, treten in dem gezeigten Beispiel ohne den Einsatz eines Feedback-Kondensators C_FB im ersten Zeitabschnitt 50 Spannungsspitzen von bis zu 83,2 V bei einem aktiven Ausschalten des zweiten Leistungstransistors T2 auf. Für den zweiten Zeitabschnitt 52, bei dem ein passives Ausschalten des zweiten Leistungstransistors T2 dargestellt ist, treten sogar Spannungsspitzen von bis zu 87,8 V auf. Ist der zweite Leistungstransistor T2 beispielweise für eine maximale Spannung (absolute maximum rating) von 90 V ausgelegt, ist nur noch eine geringe Sicherheitsmarge vorhanden. Eine Verwendung von Bauelementen, welche für höhere Spannungen ausgelegt sind ist zwar möglich, würde die Kosten für diese Bauelemente jedoch erhöhen.Like depicting the 7a can be taken, occur in the example shown without the use of a feedback capacitor C_FB in the first period 50 Voltage peaks of up to 83.2 V when the second power transistor is actively switched off T2 on. For the second period 52 , in which a passive switching off of the second power transistor T2 is shown, voltage peaks of up to 87.8 V occur. Is the second power transistor T2 For example, designed for a maximum voltage (absolute maximum rating) of 90 V, there is only a small safety margin. The use of components which are designed for higher voltages is possible, but would increase the costs for these components.

7b zeigt, dass bei einer erfindungsgemäßen Schaltungsanordnung 10, welche sich hier nur den Einsatz des Feedback-Kondensators C_FB unterscheidet, die Spannungsmaxima deutlich reduziert werden. Bei Einsatz eines Feedback-Kondensators C_FB betragen die Spannungsspitzen bis zu 81,2 V im ersten Zeitabschnitt 50, bei dem ein aktives Ausschalten des zweiten Leistungstransistors T2 erfolgt. Die Spannungsspitzen sind somit durch den Feedback-Kondensator C_FB reduziert. Für den zweiten Zeitabschnitt 52, bei dem ein passives Ausschalten des zweiten Leistungstransistors T2 dargestellt ist, können die Spannungsmaxima noch deutlicher reduziert werden und betragen nun maximal 66,6 V. 7b shows that in a circuit arrangement according to the invention 10 , which is only the use of the feedback capacitor C_FB differs, the voltage maxima are significantly reduced. When using a feedback capacitor C_FB the voltage peaks are up to 81.2 V in the first time period 50 , in which an active switching off of the second power transistor T2 he follows. The voltage peaks are thus due to the feedback capacitor C_FB reduced. For the second period 52 , in which a passive switching off of the second power transistor T2 is shown, the voltage maxima can be reduced even more clearly and are now a maximum of 66.6 V.

Den Spannungsverläufen der 7a und 7b kann entnommen werden, dass das Einfügen des Feedback-Kondensators C_FB im Wesentlichen nur den passiven Ausschaltvorgang des zweiten Leistungstransistors T2 bzw. den aktiven Einschaltvorgang des ersten Leistungstransistors T1 Auswirkungen beeinflusst. Im aktiven Ausschaltvorgang wird die Überspannung aufgrund der Ansteuerung über die Schutzdioden D1 und D2 unabhängig vom Strom auf einem konstanten Wert gehalten. Die Überspannung in den passiven Ausschaltvorgängen ist nahezu linear mit dem zu schaltenden Strom verbunden. Das bedeutet, dass bis dato die mögliche Stromhöhe nicht ausschließlich durch die thermischen Aspekte limitiert war, sondern auch durch die maximale Überspannung beim passiven Ausschaltvorgang. Durch die Einführung des Feedback Kondensators C_FB ist es nun möglich, mit der Schaltungsanordnung 10 höhere Ströme betreiben zu können. Die Höhe der Ströme wird nur noch durch thermische Aspekte begrenzt, jedoch nicht mehr durch die auftretenden Überspannungen.The voltage curves of the 7a and 7b can be seen that the insertion of the feedback capacitor C_FB essentially only the passive switch-off of the second power transistor T2 or the active switch-on process of the first power transistor T1 Impacts. In the active switch-off process, the overvoltage is due to the control via the protective diodes D1 and D2 kept at a constant value regardless of the current. The overvoltage in the passive switch-off processes is almost linearly related to the current to be switched. This means that up to now the possible current level was not only limited by the thermal aspects, but also by the maximum overvoltage in the passive switch-off process. With the introduction of the feedback capacitor C_FB it is now possible with the circuit arrangement 10 to be able to operate higher currents. The level of the currents is only limited by thermal aspects, but no longer by the overvoltages that occur.

Die Erfindung ist nicht auf die hier beschriebenen Ausführungsbeispiele und die darin hervorgehobenen Aspekte beschränkt. Vielmehr ist innerhalb des durch die Ansprüche angegebenen Bereichs eine Vielzahl von Abwandlungen möglich, die im Rahmen fachmännischen Handelns liegen.The invention is not restricted to the exemplary embodiments described here and the aspects emphasized therein. Rather, within the range specified by the claims, a large number of modifications are possible that are within the scope of expert knowledge.

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturPatent literature cited

EP 1786244 B1 [0004]

Claims

Circuit arrangement (10) with at least one half bridge comprising a first power transistor (T1) and a second power transistor (T2) for each half bridge, which are controlled via a gate driver (12), a first connection of a bootstrap capacitor (C_BS) with a bootstrap connection (BHx) of the gate driver (12) is electrically connected and a second connection of the bootstrap capacitor (C_BS) is electrically connected to a source connection (22) of the first power transistor (T1), characterized that the second connection of the bootstrap capacitor (C_BS) is additionally connected to a ground potential (16) using a feedback capacitor (C_FB), so that a capacitive voltage divider is present together with the bootstrap capacitor (C_BS).

Circuit arrangement (10) according to Claim 1 , characterized in that the RC time constant for the feedback capacitor (C_FB) and a bootstrap resistor (R_BS) between the second connection of the bootstrap capacitor (C_BS) and a source connection (22) of the first power transistor (T1 ) is chosen so that an increase in switching losses due to the switching times of the first power transistor (T1) and / or the second power transistor (T2) being longer due to the charging time of the feedback capacitor (C_FB) is less than 5%.

Circuit arrangement (10) according to Claim 1 or 2 , characterized in that the capacitance of the feedback capacitor (C_FB) is selected in the range from 1 nF to 10 nF.

Circuit arrangement (10) according to one of the Claims 1 to 3 , characterized in that the feedback capacitor (C_FB) is designed as a ceramic multilayer chip capacitor, silicon capacitor or as an SMD film capacitor.

Circuit arrangement (10) according to one of the Claims 1 to 4th , characterized in that the electrical resistance of the bootstrap resistor (R_BS) is selected in the range from 5 Ω to 15 Ω.

Circuit arrangement (10) according to one of the Claims 1 to 5 , characterized in that the circuit arrangement (10) has a half bridge, three half bridges, five half bridges or six half bridges.

Circuit arrangement (10) according to one of the Claims 1 to 6th , characterized in that the circuit arrangement (10) comprises a first carrier and a second carrier, the gate driver (12) being received on the first carrier for each half bridge and the first power transistor (T1) and the second power transistor for each half bridge (T2) are received on the second carrier, and the feedback capacitor (C_FB) for each half bridge is also received on the first carrier.

Circuit arrangement (10) according to one of the Claims 1 to 7th , characterized in that the circuit arrangement (10) is designed as an inverter for an electric motor.

Using a circuit arrangement (10) according to one of the Claims 1 to 8th in an electric vehicle, in a hybrid vehicle, in an eBike, in an eScooter, an integrated starter generator, a motor of a pump or a compressor, in a motor of an e-waste heat recovery system, in a motor for an eTurbo or in a boost recuperation Machine (BRM).

Vehicle comprising at least one electric motor and a circuit arrangement (10) according to Claim 8 .