DE102019206823A1 - Process for the formation of a high-voltage power module family - Google Patents

Process for the formation of a high-voltage power module family Download PDF

Info

Publication number
DE102019206823A1
DE102019206823A1 DE102019206823.5A DE102019206823A DE102019206823A1 DE 102019206823 A1 DE102019206823 A1 DE 102019206823A1 DE 102019206823 A DE102019206823 A DE 102019206823A DE 102019206823 A1 DE102019206823 A1 DE 102019206823A1
Authority
DE
Germany
Prior art keywords
conductor track
power
voltage power
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102019206823.5A
Other languages
German (de)
Inventor
Thomas Suenner
Christian Schiele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102019206823.5A priority Critical patent/DE102019206823A1/en
Priority to PCT/EP2020/060849 priority patent/WO2020229090A1/en
Publication of DE102019206823A1 publication Critical patent/DE102019206823A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Verfahren zur Ausbildung einer Hochvoltleistungsmodulfamilie (1) mit mindestens zwei Varianten von Hochvoltleistungsmodulen (1A) mit unterschiedlicher Stromtragfähigkeit bei identischem geometrischen Aufbau und identischen äußeren Abmessungen, sowie eine korrespondierende Hochvoltleistungsmodulfamilie (1), welche mindestens zwei Varianten von Hochvoltleistungsmodulen (1A) mit unterschiedlicher Stromtragfähigkeit umfasst. Hierbei wird eine Skalierung der Hochvoltleistungsmodule (1A) zur Anpassung an eine umzusetzende Stromtragfähigkeit durch eine Skalierung der Chipgrößen der Halbleiterbauteile (3A, 5A) bei identischer Chiptechnologie und identischer Anschluss- und Verbindungstechnologie vorgenommen, wobei jeweils mindestens ein Halbleiterbauteil (3A, 5A), mindestens eine Kollektorleiterbahn (11LA, 11HA) und mindestens eine Emitterleiterbahn (9LA, 9HA) bereitgestellt werden, wobei an der mindestens einen Emitterleiterbahn (9LA, 9HA) Positionierungsmittel (9.1LA, 9.1HA) ausgebildet sind, welche das mindestens eine Halbleiterbauteil (3A, 5A) während eines Lötvorgangs in seiner Position halten, wobei die mindestens eine Emitterleiterbahn (9LA, 9HA) der mindestens zwei Varianten von Hochvoltleistungsmodulen (1A) jeweils so ausgelegt wird, dass die geometrische Größe der Positionierungsmittel (9.1LA, 9.1HA) proportional zur Chipgröße der Halbleiterbauteile (3A, 5A) skaliert, während die Außenkontur der mindestens einen Emitterleiterbahn (9LA, 9HA) identisch ist, und wobei das mindestens eine Halbleiterbauteil (3A, 5A) über korrespondierende Lötverbindungen stoffschlüssig mit der mindestens einen Kollektorleiterbahn (11LA, 11HA) und der mindestens einen Emitterleiterbahn (9LA, 9HA) elektrisch leitend verbunden wird.Process for the formation of a high-voltage power module family (1) with at least two variants of high-voltage power modules (1A) with different current-carrying capacities with an identical geometric structure and identical external dimensions, as well as a corresponding high-voltage power module family (1) which comprises at least two variants of high-voltage power modules (1A) with different current-carrying capacities . Here, the high-voltage power modules (1A) are scaled to adapt to a current carrying capacity to be implemented by scaling the chip sizes of the semiconductor components (3A, 5A) with identical chip technology and identical connection and connection technology, with at least one semiconductor component (3A, 5A), at least a collector conductor track (11LA, 11HA) and at least one emitter conductor track (9LA, 9HA) are provided, positioning means (9.1LA, 9.1HA) being formed on the at least one emitter conductor track (9LA, 9HA), which position the at least one semiconductor component (3A, 5A ) hold in its position during a soldering process, the at least one emitter conductor track (9LA, 9HA) of the at least two variants of high-voltage power modules (1A) being designed so that the geometric size of the positioning means (9.1LA, 9.1HA) is proportional to the chip size of the Semiconductor components (3A, 5A) scaled, while the outer contour of the min At least one emitter conductor (9LA, 9HA) is identical, and the at least one semiconductor component (3A, 5A) is connected in an electrically conductive manner to the at least one collector conductor (11LA, 11HA) and the at least one emitter conductor (9LA, 9HA) via corresponding soldered connections .

Description

Die Erfindung betrifft ein Verfahren zur Ausbildung einer Hochvoltleistungsmodulfamilie mit mindestens zwei Varianten von Hochvoltleistungsmodulen mit unterschiedlicher Stromtragfähigkeit. Gegenstand der vorliegenden Erfindung ist auch eine korrespondierende Hochvoltleistungsmodulfamilie, welche mindestens zwei Varianten von Hochvoltleistungsmodulen mit unterschiedlicher Stromtragfähigkeit umfasst.The invention relates to a method for forming a high-voltage power module family with at least two variants of high-voltage power modules with different current carrying capacities. The present invention also relates to a corresponding high-voltage power module family which comprises at least two variants of high-voltage power modules with different current-carrying capacities.

Die Leistungselektronik für Hybrid-Elektrofahrzeuge bzw. Elektrofahrzeuge samt zugehöriger Hochvoltleistungsmodule sind zunehmend hohen Bauraumforderungen unterworfen, folglich werden die Hochvoltleistungsmodule samt elektrischen Zuleitungen kleiner konstruiert. Gleichzeitig steigt die Stromdichte auf Grund gestiegener Leistungsanforderungen an. Kleinere Zuleitungen und höhere Ströme haben allerdings höhere elektrische Verluste (ohmsch als auch frequenzbehaftet) zur Folge. Daher sind bauraumoptimierte Halbleiterleistungsmodul in der Regel mechanisch in Längsrichtung aufgebaut, dies führt jedoch dazu, dass die elektrischen Eigenschafften stark asymmetrisch sind. Im Bereich der Hochvoltleistungsmodule werden Packages üblicherweise applikationsspezifisch entwickelt. Grund hierfür ist, dass sich die Anforderungsprofile sehr stark unterscheiden, und die darzustellenden Leistungen in einem weiten Leistungsbereich variieren. Je nach Applikation werden daher Packages mit unterschiedlichen Anschluss- und Verbindungstechnologiekonzepten industrialisiert.The power electronics for hybrid electric vehicles or electric vehicles including the associated high-voltage power modules are increasingly subject to high installation space requirements, and consequently the high-voltage power modules, including the electrical supply lines, are designed to be smaller. At the same time, the current density increases due to increased power requirements. However, smaller supply lines and higher currents result in higher electrical losses (ohmic as well as frequency-prone). Therefore, space-optimized semiconductor power modules are usually built mechanically in the longitudinal direction, but this means that the electrical properties are highly asymmetrical. In the area of high-voltage power modules, packages are usually developed specifically for the application. The reason for this is that the requirement profiles differ greatly and the services to be presented vary in a wide range of services. Depending on the application, packages are therefore industrialized with different connection and connection technology concepts.

Offenbarung der ErfindungDisclosure of the invention

Das Verfahren zur Ausbildung einer Hochvoltleistungsmodulfamilie mit den Merkmalen des unabhängigen Patentanspruchs 1 sowie die korrespondierende Hochvoltleistungsmodulfamilie, welche mindestens zwei Varianten von Hochvoltleistungsmodulen mit unterschiedlicher Stromtragfähigkeit umfasst, haben jeweils den Vorteil, dass eine Skalierung der Leistungsfähigkeit der einzelnen Varianten von Hochvoltleistungsmodulen innerhalb eines definierten Packages erlaubt wird. Dabei sind alle Schnittstellen nach außen identisch. Das bedeutet, dass externe Leistungskontakte, externe Steuerkontakte, Kühlkonzept sowie erforderlicher Bauraum für die einzelnen Varianten von Hochvoltleistungsmodulen identisch ausgeführt sind. Für den Kunden ergibt sich hierdurch der Vorteil, dass mit einmaligem Applikationsaufwand unterschiedliche Leistungsklassen in einem identischen Modul-Design abgedeckt werden können. Für den Hersteller ergibt sich der Vorteil geringerer Materialkosten durch Verwendung von Gleichteilen. Vorhandene Fertigungskapazitäten können effizienter genutzt werden, da durch die Verwendung von Gleichteilen der Rüstaufwand sinkt. Auch die Linienauslastung steigt, da schwankende Abrufe der unterschiedlichen Varianten sich gegenseitig ausgleichen können. Zudem kann auf Grund der Ähnlichkeit der Varianten innerhalb der Familie durch eine Lebensdauererprobung die gesamte Modulfamilie freigegeben werden. Ermöglicht wird dies durch den gleichartigen geometrischen Aufbau und die Verwendung identischer Anschluss- und Verbindungstechnologie und Halbleitertechnologie.The method for forming a high-voltage power module family with the features of independent claim 1 and the corresponding high-voltage power module family, which includes at least two variants of high-voltage power modules with different current carrying capacities, each have the advantage that the performance of the individual variants of high-voltage power modules can be scaled within a defined package . All external interfaces are identical. This means that external power contacts, external control contacts, cooling concept and the required installation space for the individual variants of high-voltage power modules are identical. For the customer, this has the advantage that, with a one-time application effort, different performance classes can be covered in an identical module design. For the manufacturer there is the advantage of lower material costs through the use of identical parts. Existing production capacities can be used more efficiently, since the use of identical parts reduces the set-up effort. The line utilization also increases, as fluctuating calls from the different variants can compensate each other. In addition, due to the similarity of the variants within the family, the entire family of modules can be approved through a service life test. This is made possible by the similar geometrical structure and the use of identical connection and connection technology and semiconductor technology.

Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren zur Ausbildung einer Hochvoltleistungsmodulfamilie mit mindestens zwei Varianten von Hochvoltleistungsmodulen mit unterschiedlicher Stromtragfähigkeit bei identischem geometrischen Aufbau und identischen äußeren Abmessungen zur Verfügung. Hierbei wird eine Skalierung der Hochvoltleistungsmodule zur Anpassung an eine umzusetzende Stromtragfähigkeit durch eine Skalierung der Chipgrößen der Halbleiterbauteile bei identischer Chiptechnologie und identischer Anschluss- und Verbindungstechnologie vorgenommen, wobei jeweils mindestens ein Halbleiterbauteil, mindestens eine Kollektorleiterbahn und mindestens eine Emitterleiterbahn bereitgestellt werden. An der mindestens einen Emitterleiterbahn sind Positionierungsmittel ausgebildet, welche das mindestens eine Halbleiterbauteil während eines Lötvorgangs in seiner Position halten, wobei die mindestens eine Emitterleiterbahn der mindestens zwei Varianten von Hochvoltleistungsmodulen jeweils so ausgelegt wird, dass die geometrische Größe der Positionierungsmittel proportional zur Chipgröße der Halbleiterbauteile skaliert, während die Außenkontur der mindestens einen Emitterleiterbahn identisch ist. Das mindestens eine Halbleiterbauteil wird über korrespondierende Lötverbindungen stoffschlüssig mit der mindestens einen Kollektorleiterbahn und der mindestens einen Emitterleiterbahn elektrisch leitend verbunden.Embodiments of the present invention provide a method for forming a high-voltage power module family with at least two variants of high-voltage power modules with different current carrying capacities with an identical geometric structure and identical external dimensions. Here, the high-voltage power modules are scaled to adapt to a current-carrying capacity to be implemented by scaling the chip sizes of the semiconductor components with identical chip technology and identical connection and connection technology, with at least one semiconductor component, at least one collector conductor track and at least one emitter conductor track being provided in each case. Positioning means are formed on the at least one emitter conductor track that hold the at least one semiconductor component in its position during a soldering process, the at least one emitter conductor track of the at least two variants of high-voltage power modules being designed in such a way that the geometric size of the positioning means scales proportionally to the chip size of the semiconductor components , while the outer contour of the at least one emitter conductor track is identical. The at least one semiconductor component is connected to the at least one collector conductor track and the at least one emitter conductor track in an electrically conductive manner by means of corresponding soldered connections.

Zudem wird eine Hochvoltleistungsmodulfamilie vorgeschlagen, welche mindestens zwei Varianten von Hochvoltleistungsmodulen mit unterschiedlicher Stromtragfähigkeit bei identischem geometrischen Aufbau und identischen äußeren Abmessungen umfasst.In addition, a high-voltage power module family is proposed which includes at least two variants of high-voltage power modules with different current carrying capacities with an identical geometric structure and identical external dimensions.

Der geometrische Aufbau der einzelnen Varianten der Hochvoltleistungsmodule sind ist so gestaltet, dass die Halbleiterbauteile symmetrisch angesteuert werden. Die Skalierung der Performance erfolgt durch Skalierung der Chipgröße der Halbleiterbauteile bei identischer Chip-Technologie. Die mindestens eine Emitterleiterbahn ist hierbei so ausgelegt, dass die Größe ihrer Positionierungsmittel proportional zur Chipgröße der Halbleiterbauteile skaliert, während ihre Außenkontur identisch ist. Die Position bzw. Anordnung der Halbleiterbauteile in den einzelnen Varianten der Hochvoltleistungsmodulen bleibt unverändert. Hierdurch kommt es zu keiner bzw. nur zu einer marginalen Änderung der Bondgeometrie. Die Belegung der externen Steuerkontakte und Leistungskontakte bleibt unverändert. Alle anderen Komponenten sind über alle Varianten Hochvoltleistungsmodule hinweg Gleichteile.The geometric structure of the individual variants of the high-voltage power modules is designed so that the semiconductor components are controlled symmetrically. The performance is scaled by scaling the chip size of the semiconductor components with identical chip technology. The at least one emitter conductor track is designed in such a way that the size of its positioning means is scaled proportionally to the chip size of the semiconductor components, while its outer contour is identical. The position or arrangement of the semiconductor components in the individual variants of the high-voltage power modules remains unchanged. This does not result in any or only to a marginal change in the bond geometry. The assignment of the external control contacts and power contacts remains unchanged. All other components are identical parts across all versions of high-voltage power modules.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiterbildungen sind vorteilhafte Verbesserungen des im unabhängigen Patentanspruch 1 angegebenen Verfahrens zur Ausbildung einer Hochvoltleistungsmodulfamilie und der im unabhängigen Patentanspruch 10 angegebenen korrespondierende Hochvoltleistungsmodulfamilie möglich.The measures and developments listed in the dependent claims make it possible to improve the method specified in independent claim 1 for forming a high-voltage power module family and the corresponding high-voltage power module family specified in independent claim 10.

Besonders vorteilhaft ist, dass die korrespondierenden stoffschlüssigen Lötverbindungen des mindestens einen Hochvoltbauteils mit der mindestens einen Kollektorleiterbahn und der mindestens einen Emitterleiterbahn in einem gemeinsamen Reflow-Lötprozess ausgebildet werden können. Da die äußeren Abmessungen der einzelnen Varianten der Hochvoltleistungsmodule identisch sind, kann für alle Hochvoltleistungsmodule der gleiche Reflow-Lötofen verwendet werden.It is particularly advantageous that the corresponding materially bonded soldered connections of the at least one high-voltage component with the at least one collector conductor track and the at least one emitter conductor track can be formed in a common reflow soldering process. Since the external dimensions of the individual variants of the high-voltage power modules are identical, the same reflow soldering oven can be used for all high-voltage power modules.

In vorteilhafter Ausgestaltung des Verfahrens kann die geometrische Größe der Positionierungsmittel an Abmessungen einer korrespondierenden Anschlussoberfläche des mindestens einen Halbleiterbauteils angepasst werden. Die Positionierungsmittel können vorzugsweise als Prägung in die mindestens eine Emitterleiterbahn eingebracht werden. Dies ermöglicht eine einfache und kostengünstige Realisierung der unterschiedlichen Emitterleiterbahnen mit identischen äußeren Abmessungen.In an advantageous embodiment of the method, the geometric size of the positioning means can be adapted to the dimensions of a corresponding connection surface of the at least one semiconductor component. The positioning means can preferably be introduced as an embossing into the at least one emitter conductor track. This enables simple and inexpensive implementation of the different emitter conductor tracks with identical external dimensions.

In weiterer vorteilhafter Ausgestaltung des Verfahrens können Menge und geometrische Größe von Lotpasten, welche zur Ausbildung der Lötverbindungen auf die mindestens eine Kollektorleiterbahn und die mindestens eine Emitterleiterbahn aufgedruckt werden, an Abmessungen von korrespondierenden Anschlussoberflächen des mindestens einen Halbleiterbauteils angepasst werden.In a further advantageous embodiment of the method, the quantity and geometric size of solder pastes, which are printed onto the at least one collector conductor track and the at least one emitter conductor track to form the soldered connections, can be adapted to the dimensions of corresponding connection surfaces of the at least one semiconductor component.

In weiterer vorteilhafter Ausgestaltung des Verfahrens können Form und geometrische Größe von externen Leistungskontakten und externen Steuerkontakten bei allen Varianten der Hochvoltleitungsmodule identisch ausgeführt werden. Zudem können die externen Leistungskontakte und die externen Steuerkontakte bei allen Varianten der Hochvoltleistungsmodule an identischen Positionen angeordnet werden. Des Weiteren kann mindestens eine elektrische Verbindung zwischen einem der externen Steuerkontakte und einem korrespondierenden Anschluss des mindestens einen Halbleiterbauteils oder zwischen einem der externen Steuerkontakte und der mindestens einen Emitterleiterbahn oder der mindestens einen Kollektorleiterbahn bei allen Varianten der Hochvoltleistungsmodule identisch ausgeführt werden. Die mindestens eine elektrische Verbindung wird vorzugsweise als Bondverbindung ausgeführt.In a further advantageous embodiment of the method, the shape and geometric size of external power contacts and external control contacts can be made identical for all variants of the high-voltage line modules. In addition, the external power contacts and the external control contacts can be arranged in identical positions for all versions of the high-voltage power modules. Furthermore, at least one electrical connection between one of the external control contacts and a corresponding connection of the at least one semiconductor component or between one of the external control contacts and the at least one emitter conductor track or the at least one collector conductor track can be made identically in all variants of the high-voltage power modules. The at least one electrical connection is preferably designed as a bond connection.

In weiterer vorteilhafter Ausgestaltung des Verfahrens können Form und Größe einer Ummoldung bei allen Varianten der Hochvoltleistungsmodule identisch ausgeführt werden. Dadurch können für die einzelnen Varianten der Hochvoltleistungsmodule das identische Moldwerkzeug verwendet werden.In a further advantageous embodiment of the method, the shape and size of a sheathing can be made identical for all variants of the high-voltage power modules. This means that the same molding tool can be used for the individual variants of the high-voltage power modules.

In vorteilhafter Ausgestaltung der Hochvoltleistungsmodulfamilie können die mindestens zwei Varianten von Hochvoltleistungsmodulen jeweils einen ersten Leistungstransistor und einen zweiten Leistungstransistor umfassen, welche parallel zwischen einer ersten Kollektorleiterbahn und einer ersten Emitterleiterbahn angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren mit der ersten Kollektorleiterbahn und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren mit der ersten Emitterleiterbahn elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn fließender Strom auf die beiden Leistungstransistoren aufteilt, wenn die Leistungstransistoren jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei kann ein erster externer Leistungskontakt direkt an einem ersten Kontaktbereich mit der ersten Kollektorleiterbahn kontaktiert werden, wobei ein zweiter externer Leistungskontakt über ein erstes Verbindungselement an einem zweiten Kontaktbereich mit der ersten Emitterleiterbahn kontaktiert werden kann. Vorzugsweise ist der zweite Kontaktbereich mechanisch unsymmetrisch zwischen den mit der ersten Emitterleiterbahn verbundenen Leistungstransistoren so positioniert, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren ergibt. Über eine solche spezielle Leitungsführung können die effektiv wirksamen Induktivitäten und ohmschen Widerstände der beiden parallel zwischen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn angeordneten Leistungstransistoren aneinander angepasst werden. Dies führt zu symmetrischen Steuerspannungen an den beiden parallelen Leistungstransistoren und zum gleichmäßigen Einschalten bzw. Ausschalten, sodass während des Normalbetriebs und im Kurzschlussfall der Energieeintrag über die beiden parallelen Leistungstransistoren gleich verteilt wird. Im Normalbetrieb kann so eine ideale Chipfläche für beide Leistungstransistoren bestimmt werden. Im Kurzschlussfall ergibt sich durch die gleiche Aufteilung der Ströme die maximale Ausreizung der thermischen Zerstörgrenze der beiden Leistungstransistoren. Zudem kann durch die elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren der Abstand zwischen den beiden parallelen Leistungstransistoren erhöht werden, wodurch eine bessere Kühlanbindung ermöglicht wird.In an advantageous embodiment of the high-voltage power module family, the at least two variants of high-voltage power modules can each comprise a first power transistor and a second power transistor, which are arranged in parallel between a first collector conductor track and a first emitter conductor track, with a first connection surface of the power transistors in each case with the first collector conductor track and a second each Connection surface of the power transistors is electrically conductively connected to the first emitter conductor, so that a current flowing between the first collector conductor and the first emitter conductor is divided between the two power transistors when the power transistors are each switched on via an applied control voltage. In this case, a first external power contact can be contacted directly at a first contact area with the first collector conductor track, wherein a second external power contact can be contacted with the first emitter conductor track via a first connecting element at a second contact area. The second contact area is preferably positioned mechanically asymmetrically between the power transistors connected to the first emitter conductor track in such a way that electrical symmetry results with the same effective control voltages at the two power transistors. The effectively effective inductances and ohmic resistances of the two power transistors arranged in parallel between the first collector conductor track and the first emitter conductor track can be adapted to one another via such a special line routing. This leads to symmetrical control voltages at the two parallel power transistors and to even switching on and off, so that the energy input over the two parallel power transistors is evenly distributed during normal operation and in the event of a short circuit. In this way, an ideal chip area can be determined for both power transistors during normal operation. In the event of a short circuit, the equal distribution of the currents results in the maximum exploitation of the thermal destruction limit of the two power transistors. In addition, due to the electrical symmetry, the same effective control voltages can be applied to the two power transistors Distance between the two parallel power transistors can be increased, which enables a better cooling connection.

In weiterer vorteilhafter Ausgestaltung der Hochvoltleistungsmodulfamilie können ein dritter Leistungstransistor und ein vierter Leistungstransistor parallel zwischen einer zweiten Kollektorleiterbahn und einer zweiten Emitterleiterbahn angeordnet werden, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren mit der zweiten Kollektorleiterbahn und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren mit der zweiten Emitterleiterbahn elektrisch leitend verbunden werden kann, so dass sich ein zwischen der zweiten Kollektorleiterbahn und der zweiten Emitterleiterbahn fließender Strom auf die beiden Leistungstransistoren aufteilt, wenn die Leistungstransistoren jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei kann ein dritter externer Leistungskontakt direkt an einem dritten Kontaktbereich mit der zweiten Kollektorleiterbahn kontaktiert werden, und die zweite Emitterleiterbahn kann über ein zweites Verbindungselement an einem vierten Kontaktbereich mit der ersten Kollektorleiterbahn kontaktiert werden. Vorzugsweise kann der vierte Kontaktbereich bezogen auf den Abstand zwischen dem dritten Leistungstransistor und dem parallelgeschalteten vierten Leistungstransistor mechanisch und elektrisch symmetrisch zwischen den beiden Leistungstransistoren positioniert werden. Dies führt zu symmetrischen Steuerspannungen an den beiden parallelen Leistungstransistoren und zum gleichmäßigen Einschalten bzw. Ausschalten, sodass während des Normalbetriebs und im Kurzschlussfall der Energieeintrag über die beiden parallelen Leistungstransistoren gleich verteilt wird.In a further advantageous embodiment of the high-voltage power module family, a third power transistor and a fourth power transistor can be arranged in parallel between a second collector conductor track and a second emitter conductor track, a first connection surface of the power transistors being electrically conductive with the second collector conductor track and a second connection surface of the power transistors being electrically conductive with the second emitter conductor track can be connected, so that a current flowing between the second collector conductor track and the second emitter conductor track is divided between the two power transistors when the power transistors are each switched on via an applied control voltage. Here, a third external power contact can be contacted directly at a third contact area with the second collector conductor track, and the second emitter conductor track can be contacted with the first collector conductor track via a second connection element at a fourth contact area. The fourth contact area can preferably be positioned mechanically and electrically symmetrically between the two power transistors in relation to the distance between the third power transistor and the fourth power transistor connected in parallel. This leads to symmetrical control voltages at the two parallel power transistors and to even switching on and off, so that the energy input over the two parallel power transistors is evenly distributed during normal operation and in the event of a short circuit.

In weiterer vorteilhafter Ausgestaltung der Hochvoltleistungsmodulfamilie können der erste Leistungstransistor und der parallelgeschaltete zweite Leistungstransistor einen Low-Side-Pfad zwischen dem zweiten externen Leistungskontakt und dem ersten externen Leistungskontakt ausbilden, und der dritte Leistungstransistor und der parallelgeschaltete vierte Leistungstransistor können einen High-Side-Pfad zwischen dem dritten externen Leistungskontakt und dem ersten externen Leistungskontakt ausbilden. Des Weiteren kann eine erste Freilaufdiode parallel zum ersten Leistungstransistor und zum zweiten Leistungstransistor zwischen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn angeordnet werden. Eine zweite Freilaufdiode kann parallel zum dritten Leistungstransistor und zum vierten Leistungstransistor zwischen der zweiten Kollektorleiterbahn und der zweiten Emitterleiterbahn angeordnet werden. Dadurch kann das Halbleiterleistungsmodul als B2-Brücke eingesetzt werden, wobei dann am ersten externen Leistungskontakt ein Wechselspannungspotential anliegt, am zweiten externen Leistungskontakt ein erstes Gleichspannungspotential anliegt, und am dritten externen Leistungskontakt ein zweites Gleichspannungspotential anliegt. Hierbei weisen die B2-Brücken unabhängig von der umgesetzten Stromtragfähigkeit die gleichen äußeren Abmessungen auf. Auch B6-Brücken, welche aus drei solchen B2-Brücken aufgebaut wird, weisen unabhängig von der umgesetzten Stromtragfähigkeit die gleichen äußeren Abmessungen auf die gleichen äußeren Abmessungen auf. Die Leistungstransistoren können beispielsweise als IGBTs (Insulated Gate Bipolar Transistors), MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor, Metall-Oxid-Halbleiter-Feldeffekttransistor), usw. ausgeführt werden.In a further advantageous embodiment of the high-voltage power module family, the first power transistor and the second power transistor connected in parallel can form a low-side path between the second external power contact and the first external power contact, and the third power transistor and the fourth power transistor connected in parallel can form a high-side path between form the third external power contact and the first external power contact. Furthermore, a first freewheeling diode can be arranged in parallel to the first power transistor and to the second power transistor between the first collector conductor track and the first emitter conductor track. A second freewheeling diode can be arranged in parallel with the third power transistor and the fourth power transistor between the second collector conductor track and the second emitter conductor track. As a result, the semiconductor power module can be used as a B2 bridge, an AC voltage potential then being applied to the first external power contact, a first DC voltage potential being applied to the second external power contact, and a second DC voltage potential being applied to the third external power contact. The B2 bridges have the same external dimensions regardless of the current carrying capacity. B6 bridges, which are made up of three such B2 bridges, also have the same external dimensions and the same external dimensions regardless of the current carrying capacity. The power transistors can be implemented as IGBTs (Insulated Gate Bipolar Transistors), MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors, metal-oxide-semiconductor field-effect transistors), etc.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. In der Zeichnung bezeichnen gleiche Bezugszeichen Komponenten bzw. Elemente, die gleiche bzw. analoge Funktionen ausführen.Exemplary embodiments of the invention are shown in the drawing and are explained in more detail in the following description. In the drawing, the same reference symbols designate components or elements that perform the same or analogous functions.

FigurenlisteFigure list

  • 1 zeigt ein schematisches Ablaufdiagramm eines Ausführungsbeispiels eines erfindungsgemäßen Verfahrens zur Ausbildung einer Hochvoltleistungsmodulfamilie. 1 shows a schematic flow diagram of an exemplary embodiment of a method according to the invention for forming a high-voltage power module family.
  • 2 zeigt eine schematische Darstellung eines Ausführungsbeispiels einer ersten Variante eines Hochvoltleistungsmoduls einer erfindungsgemäßen Hochvoltleistungsmodulfamilie. 2 shows a schematic representation of an embodiment of a first variant of a high-voltage power module of a high-voltage power module family according to the invention.
  • 3 zeigt eine schematische Darstellung eines Ausführungsbeispiels einer zweiten Variante eines Hochvoltleistungsmoduls der erfindungsgemäßen Hochvoltleistungsmodulfamilie. 3 shows a schematic representation of an embodiment of a second variant of a high-voltage power module of the high-voltage power module family according to the invention.

Ausführungsformen der ErfindungEmbodiments of the invention

Wie aus 1 ersichtlich ist, wird im dargestellten Ausführungsbeispiel eines erfindungsgemäßen Verfahrens 100 zur Ausbildung einer Hochvoltleistungsmodulfamilie 1 mit mindestens zwei Varianten von Hochvoltleistungsmodulen 1A, 1B mit unterschiedlicher Stromtragfähigkeit bei identischem geometrischen Aufbau und identischen äußeren Abmessungen, in einem Schritt S100 eine Skalierung der Hochvoltleistungsmodule 1A, 1B zur Anpassung an eine umzusetzende Stromtragfähigkeit durch eine Skalierung der Chipgrößen der Halbleiterbauteile 3A, 3B, 5A, 5B bei identischer Chiptechnologie und identischer Anschluss- und Verbindungstechnologie vorgenommen. Daher werden im Schritt S110 jeweils mindestens ein Halbleiterbauteil 3A, 3B, 5A, 5B, mindestens eine Kollektorleiterbahn 11LA, 11LB, 11HA, 11HB und mindestens eine Emitterleiterbahn 9LA, 9LB, 9HA, 9HB bereitgestellt. Hierbei sind an der mindestens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB Positionierungsmittel 9.1LA, 9.1LB, 9.1HA, 9.1HB ausgebildet, welche das mindestens eine Halbleiterbauteil 3A, 3B, 5A, 5B während eines Lötvorgangs in seiner Position halten, wobei die mindestens eine Emitterleiterbahn 9LA, 9LB, 9HA, 9HB der mindestens zwei Varianten von Hochvoltleistungsmodulen 1A, 1B jeweils so ausgelegt wird, dass die geometrische Größe der Positionierungsmittel 9.1LA, 9.1LB, 9.1HA, 9.1HB proportional zur Chipgröße der Halbleiterbauteile 3A, 3B, 5A, 5B skaliert, während die Außenkontur der mindestens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB identisch ist. In einem Schritt S120 wird das mindestens eine Halbleiterbauteil 3A, 3B, 5A, 5B über korrespondierende Lötverbindungen stoffschlüssig mit der mindestens einen Kollektorleiterbahn 11LA, 11LB, 11HA, 11HB und der mindestens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB elektrisch leitend verbunden.How out 1 As can be seen, in the illustrated embodiment of a method according to the invention 100 for the formation of a high-voltage power module family 1 with at least two variants of high-voltage power modules 1A , 1B with different ampacity with identical geometrical structure and identical external dimensions, in one step S100 a scaling of the high-voltage power modules 1A , 1B for adaptation to a current carrying capacity to be implemented by scaling the chip sizes of the semiconductor components 3A , 3B , 5A , 5B made with identical chip technology and identical connection and connection technology. Hence, in step S110 at least one semiconductor component each 3A , 3B , 5A , 5B , at least one collector conductor track 11LA , 11LB , 11HA , 11HB and at least one emitter trace 9LA , 9LB , 9HA , 9HB provided. Here are on the at least one emitter conductor 9LA , 9LB , 9HA , 9HB Positioning means 9.1LA , 9.1LB , 9.1HA , 9.1HB formed which the at least one semiconductor component 3A , 3B , 5A , 5B hold in position during a soldering operation, wherein the at least one emitter conductor 9LA , 9LB , 9HA , 9HB the at least two variants of high-voltage power modules 1A , 1B each is designed so that the geometric size of the positioning means 9.1LA , 9.1LB , 9.1HA , 9.1HB proportional to the chip size of the semiconductor components 3A , 3B , 5A , 5B scaled, while the outer contour of the at least one emitter conductor 9LA , 9LB , 9HA , 9HB is identical. In one step S120 is the at least one semiconductor component 3A , 3B , 5A , 5B Integrally with the at least one collector conductor track via corresponding soldered connections 11LA , 11LB , 11HA , 11HB and the at least one emitter line 9LA , 9LB , 9HA , 9HB electrically connected.

Im dargestellten Ausführungsbeispiel werden die korrespondierenden stoffschlüssigen Lötverbindungen des mindestens einen Halbleiterbauteils 3A, 3B, 5A, 5B mit der mindestens einen Kollektorleiterbahn 11LA, 11LB, 11HA, 11HB und der mindestens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB in einem gemeinsamen Reflow-Lötprozess ausgebildet.In the illustrated embodiment, the corresponding materially bonded soldered connections of the at least one semiconductor component are made 3A , 3B , 5A , 5B with the at least one collector conductor track 11LA , 11LB , 11HA , 11HB and the at least one emitter line 9LA , 9LB , 9HA , 9HB formed in a common reflow soldering process.

Wie aus 2 und 3 weiter ersichtlich ist, weisen die beiden dargestellten Varianten von Hochvoltleistungsmodulen 1A, 1B der Hochvoltleistungsmodulfamilie 1 unterschiedliche Stromtragfähigkeiten bei identischem geometrischen Aufbau und identischen äußeren Abmessungen auf.How out 2 and 3 It can also be seen that the two variants shown have high-voltage power modules 1A , 1B the high-voltage power module family 1 different current carrying capacities with identical geometrical structure and identical external dimensions.

Wie aus 2 und 3 weiter ersichtlich ist, umfassen die beiden dargestellten Varianten von Hochvoltleistungsmodulen 1A, 1B jeweils einen ersten Leistungstransistor 5LAA, 5LBA und einen zweiten Leistungstransistor 5LAB, 5LBB, welche parallel zwischen einer ersten Kollektorleiterbahn 11LA, 11LB und einer ersten Emitterleiterbahn 9LA, 9LB angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB mit der ersten Kollektorleiterbahn 11LA, 11LB und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB mit der ersten Emitterleiterbahn 9LA, 9LB elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn 11LA, 11LB und der ersten Emitterleiterbahn 9LA, 9LB fließender Strom auf die beiden Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB aufteilt, wenn die Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Wie aus 2 und 3 weiter ersichtlich ist, ist ein erster externer Leistungskontakt P direkt an einem ersten Kontaktbereich KB1 mit der ersten Kollektorleiterbahn 11LA, 11LB kontaktiert. Ein zweiter externer Leistungskontakt TL ist über ein erstes Verbindungselement 13 an einem zweiten Kontaktbereich KB2 mit der ersten Emitterleiterbahn 9LA, 9LB kontaktiert. Im dargestellten Ausführungsbeispiel der Hochvoltleistungsmodulfamilie 1 ist der zweite Kontaktbereich KB2 mechanisch unsymmetrisch zwischen den mit der ersten Emitterleiterbahn 9L verbundenen Leistungstransistoren 5LAA, 5LAB, 5LBA, 5LBB so positioniert, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungstransistoren 5LAA, 5LAB, 5LBA, 5LBB ergibt.How out 2 and 3 It can also be seen that the two variants shown comprise high-voltage power modules 1A , 1B a first power transistor each 5LAA , 5LBA and a second power transistor 5LAB , 5LBB , which are parallel between a first collector conductor 11LA , 11LB and a first emitter trace 9LA , 9LB are arranged, each having a first connection surface of the power transistors 5LAA , 5LBA , 5LAB , 5LBB with the first collector conductor track 11LA , 11LB and in each case a second connection surface of the power transistors 5LAA , 5LBA , 5LAB , 5LBB with the first emitter conductor 9LA , 9LB is electrically connected, so that there is a between the first collector conductor 11LA , 11LB and the first emitter trace 9LA , 9LB current flowing to the two power transistors 5LAA , 5LBA , 5LAB , 5LBB splits when the power transistors 5LAA , 5LBA , 5LAB , 5LBB are each switched on via an applied control voltage. How out 2 and 3 can also be seen is a first external power contact P directly at a first contact area KB1 with the first collector conductor track 11LA , 11LB contacted. A second external power contact TL is via a first connecting element 13 at a second contact area KB2 with the first emitter conductor 9LA , 9LB contacted. In the illustrated embodiment of the high-voltage power module family 1 is the second contact area KB2 mechanically asymmetrical between those with the first emitter conductor 9L connected power transistors 5LAA , 5LAB , 5LBA , 5LBB positioned so that there is an electrical symmetry with the same effective control voltages on the two power transistors 5LAA , 5LAB , 5LBA , 5LBB results.

Wie aus 2 und 3 weiter ersichtlich ist, sind bei den beiden dargestellten Varianten von Hochvoltleistungsmodulen 1A, 1B jeweils ein dritter Leistungstransistor 5HAA, 5HBA und ein vierter Leistungstransistor 5HAB, 5HBB parallel zwischen einer zweiten Kollektorleiterbahn 11HA, 11HB und einer zweiten Emitterleiterbahn 9HA, 9HB angeordnet, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren 5HAA, 5HBA, 5HAB, 5HBB mit der zweiten Kollektorleiterbahn 11HA, 11HB und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren 5HAA, 5HBA, 5HAB, 5HBB mit der zweiten Emitterleiterbahn 9HA, 9HB elektrisch leitend verbunden ist, so dass sich ein zwischen der zweiten Kollektorleiterbahn 11HA, 11HB und der zweiten Emitterleiterbahn 9HA, 9HB fließender Strom auf die beiden Leistungstransistoren 5HAA, 5HBA, 5HAB, 5HBB aufteilt, wenn die Leistungstransistoren 5HAA, 5HBA, 5HAB, 5HBB jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei ist ein dritter externer Leistungskontakt TH direkt an einem dritten Kontaktbereich KB3 mit der zweiten Kollektorleiterbahn 11HA, 11HB kontaktiert, und die zweite Emitterleiterbahn 9HA, 9HA ist über ein zweites Verbindungselement 12 an einem vierten Kontaktbereich KB4 mit der ersten Kollektorleiterbahn 11LA, 11LB kontaktiert. Wie aus 2 und 3 weiter ersichtlich ist, ist der vierte Kontaktbereich KB4 bezogen auf den Abstand zwischen dem dritten Leistungstransistor 5HAA, 5HBA und dem parallelgeschalteten vierten Leistungstransistor 5HAB, 5HBB mechanisch und elektrisch symmetrisch zwischen den beiden Leistungstransistoren 5HAA, 5HAB, 5HBA, 5HBB positioniert.How out 2 and 3 It can also be seen that the two variants shown have high-voltage power modules 1A , 1B a third power transistor each 5HAA , 5HBA and a fourth power transistor 5HAB , 5HBB parallel between a second collector conductor 11HA , 11HB and a second emitter trace 9HA , 9HB arranged, each having a first connection surface of the power transistors 5HAA , 5HBA , 5HAB , 5HBB with the second collector conductor 11HA , 11HB and in each case a second connection surface of the power transistors 5HAA , 5HBA , 5HAB , 5HBB with the second emitter conductor 9HA , 9HB is electrically connected, so that there is a between the second collector conductor 11HA , 11HB and the second emitter trace 9HA , 9HB current flowing to the two power transistors 5HAA , 5HBA , 5HAB , 5HBB splits when the power transistors 5HAA , 5HBA , 5HAB , 5HBB are each switched on via an applied control voltage. Here is a third external power contact TH directly on a third contact area KB3 with the second collector conductor 11HA , 11HB contacted, and the second emitter trace 9HA , 9HA is via a second connector 12 at a fourth contact area KB4 with the first collector conductor track 11LA , 11LB contacted. How out 2 and 3 As can be seen further, is the fourth contact area KB4 based on the distance between the third power transistor 5HAA , 5HBA and the fourth power transistor connected in parallel 5HAB , 5HBB mechanically and electrically symmetrical between the two power transistors 5HAA , 5HAB , 5HBA , 5HBB positioned.

Wie aus 2 und 3 weiter ersichtlich ist, sind die beiden Hochvoltleistungsmodule 1A, 1B im dargestellten Ausführungsbeispiel der Hochvoltleistungsmodulfamilie 1 jeweils als B2-Brücke ausgeführt. Daher liegt am ersten externen Leistungskontakt P jeweils ein Wechselspannungspotential an. Am zweiten externer Leistungskontakt TL liegt jeweils ein erstes Gleichspannungspotential an, und am dritten externen Leistungskontakt TH liegt jeweils ein zweites Gleichspannungspotential an. Die Leistungstransistoren 5LAA, 5LAB, 5HBA, 5HBB sind jeweils als IGBT (IGBT: Insulated Gate Bipolar Transistor - Bipolartransistoren mit isoliertem Gate) ausgeführt. Zudem bilden der erste Leistungstransistor 5LAA, 5LBA und der parallelgeschaltete zweite Leistungstransistor 5LAB, 5LBB jeweils einen Low-Side-Pfad zwischen dem zweiten externen Leistungskontakt TL und dem ersten externen Leistungskontakt P aus. Der dritte Leistungstransistor 5HAA, 5HBA und der parallelgeschaltete vierte Leistungstransistor 5HAB, 5HBB bilden jeweils einen High-Side-Pfad zwischen dem dritten externen Leistungskontakt TH und dem ersten externen Leistungskontakt P aus. Des Weiteren ist eine erste Freilaufdiode 3LA, 3LB parallel zum ersten Leistungstransistor 5LAA, 5LBA und zum zweiten Leistungstransistor 5LAB, 5LBB zwischen der ersten Kollektorleiterbahn 11LA, 11LB und der ersten Emitterleiterbahn 9LA, 9LB angeordnet, und eine zweite Freilaufdiode 3HA, 3HB ist parallel zum dritten Leistungstransistor 5HAA, 5HBA und zum vierten Leistungstransistor 5HAB, 5HBB zwischen der zweiten Kollektorleiterbahn 11HA, 11HB und der zweiten Emitterleiterbahn 9HA, 9HB angeordnet. Die beiden Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB sind beabstandet zueinander in der gleichen Ebene angeordnet und mit einer nicht dargestellten Kühlvorrichtung gekoppelt. Daher wirken die beiden Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB jeweils als Wärmesenke zur Entwärmung des Hochvoltleistungsmoduls 1A, 1B. Zudem werden die Leistungstransistoren 5LAA, 5LAB, 5HBA, 5HBB und die Freilaufdioden 3LA, 3LB, 3HA, 3HB über die jeweilige Kollektorleiterbahn 11LA, 11LB, 11HA, 11HB entwärmt.How out 2 and 3 can also be seen are the two high-voltage power modules 1A , 1B in the illustrated embodiment of the high-voltage power module family 1 each designed as a B2 bridge. Therefore lies on the first external power contact P an alternating voltage potential. At the second external power contact TL a first DC voltage potential is applied in each case, and at the third external power contact TH a second DC voltage potential is applied in each case. The power transistors 5LAA , 5LAB , 5HBA , 5HBB are each designed as IGBT (IGBT: Insulated Gate Bipolar Transistor - bipolar transistors with insulated gate). They also form the first power transistor 5LAA , 5LBA and the parallel connected second power transistor 5LAB , 5LBB each have a low-side path between the second external power contact TL and the first external power contact P out. The third power transistor 5HAA , 5HBA and the fourth power transistor connected in parallel 5HAB , 5HBB each form a high-side path between the third external power contact TH and the first external power contact P out. There is also a first freewheeling diode 3LA , 3LB parallel to the first power transistor 5LAA , 5LBA and to the second power transistor 5LAB , 5LBB between the first collector conductor track 11LA , 11LB and the first emitter trace 9LA , 9LB arranged, and a second freewheeling diode 3HA , 3HB is parallel to the third power transistor 5HAA , 5HBA and to the fourth power transistor 5HAB , 5HBB between the second collector conductor track 11HA , 11HB and the second emitter trace 9HA , 9HB arranged. The two collector conductors 11LA , 11LB , 11HA , 11HB are spaced apart from one another in the same plane and coupled to a cooling device, not shown. This is why the two collector conductors work 11LA , 11LB , 11HA , 11HB each as a heat sink for cooling the high-voltage power module 1A , 1B . In addition, the power transistors 5LAA , 5LAB , 5HBA , 5HBB and the freewheeling diodes 3LA , 3LB , 3HA , 3HB via the respective collector conductor track 11LA , 11LB , 11HA , 11HB heats up.

Wie durch einen Vergleich der 2 und 3 ersichtlich ist, ist die Chipgröße der Halbleiterbauteile 3A, 5A der in 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A größer als die Chipgröße der Halbleiterbauteile 3B, 5B der in 3 dargestellten zweiten Variante des Hochvoltleistungsmoduls 1B. Daher weist auch die dargestellte erste Variante des Hochvoltleistungsmoduls 1A eine größere Stromtragfähigkeit als die in 3 dargestellte zweite Variante des Hochvoltleistungsmoduls 1B auf.How by comparing the 2 and 3 can be seen is the chip size of the semiconductor components 3A , 5A the in 2 first variant of the high-voltage power module shown 1A larger than the chip size of the semiconductor components 3B , 5B the in 3 second variant of the high-voltage power module shown 1B . The first variant of the high-voltage power module shown therefore also has 1A a greater ampacity than that in 3 Second variant of the high-voltage power module shown 1B on.

Wie aus 2 und 3 weiter ersichtlich ist, ist die geometrische Größe der Positionierungsmittel 9.1LA, 9.1LB, 9.1HA, 9.1HB an Abmessungen einer korrespondierenden Anschlussoberfläche des mindestens einen Halbleiterbauteils 3A, 3B, 5A, 5B angepasst. Das bedeutet, dass die Positionierungsmittel 9.1LA, 9.1HA der Emitterleiterbahnen 9LA, 9HA der in 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A größer als die Positionierungsmittel 9.1LB, 9.1HB der Emitterleiterbahnen 9LB, 9HB der in 3 dargestellten zweiten Variante des Hochvoltleistungsmoduls 1B sind, während die äußeren Abmessungen der Emitterleiterbahnen 9LA, 9HA der in 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A gleich den äußeren Abmessungen der Emitterleiterbahnen 9LB, 9HB der in 3 dargestellten zweiten Variante des Hochvoltleistungsmoduls 1B sind.How out 2 and 3 can also be seen is the geometric size of the positioning means 9.1LA , 9.1LB , 9.1HA , 9.1HB on the dimensions of a corresponding connection surface of the at least one semiconductor component 3A , 3B , 5A , 5B customized. That means that the positioning means 9.1LA , 9.1HA of the emitter tracks 9LA , 9HA the in 2 first variant of the high-voltage power module shown 1A larger than the positioning means 9.1LB , 9.1HB of the emitter tracks 9LB , 9HB the in 3 second variant of the high-voltage power module shown 1B are while the outer dimensions of the emitter conductor tracks 9LA , 9HA the in 2 first variant of the high-voltage power module shown 1A equal to the outer dimensions of the emitter conductor tracks 9LB , 9HB the in 3 second variant of the high-voltage power module shown 1B are.

Wie aus 2 und 3 weiter ersichtlich ist, sind die Positionierungsmittel 9.1LA, 9.1LB, 9.1HA, 9.1HB als Prägung in die Emitterleiterbahnen 9LA, 9LB, 9HA, 9HB eingebracht.How out 2 and 3 can also be seen are the positioning means 9.1LA , 9.1LB , 9.1HA , 9.1HB as an embossing in the emitter conductor tracks 9LA , 9LB , 9HA , 9HB brought in.

Zur Ausbildung der korrespondierenden stoffschlüssigen Lötverbindungen des mindestens einen Halbleiterbauteils 3A, 3B, 5A, 5B mit der mindestens einen Kollektorleiterbahn 11LA, 11LB, 11HA, 11HB und der mindestens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB werden Menge und geometrische Größe von Lotpaste, welche jeweils auf die beiden Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB und die beiden Emitterleiterbahnen 9LA, 9LB, 9HA, 9HB aufgedruckt wird, an die Abmessungen der korrespondierenden Anschlussoberflächen der Halbleiterbauteile 3A, 3B, 5A, 5B angepasst. Daher wird bei der in 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A eine größere Menge Lotpaste als bei der in 3 dargestellten zweite Varianten des Hochvoltleistungsmoduls 1B verwendet und aufgedruckt.To form the corresponding materially bonded soldered connections of the at least one semiconductor component 3A , 3B , 5A , 5B with the at least one collector conductor track 11LA , 11LB , 11HA , 11HB and the at least one emitter line 9LA , 9LB , 9HA , 9HB the amount and geometric size of solder paste, which are respectively applied to the two collector conductors 11LA , 11LB , 11HA , 11HB and the two emitter tracks 9LA , 9LB , 9HA , 9HB is printed on the dimensions of the corresponding connection surfaces of the semiconductor components 3A , 3B , 5A , 5B customized. Therefore, the in 2 first variant of the high-voltage power module shown 1A a larger amount of solder paste than the in 3 second variants of the high-voltage power module shown 1B used and printed.

Wie aus 2 und 3 weiter ersichtlich ist, weisen die dargestellten Hochvoltleistungsmodule 1A, 1B jeweils noch weiter externe Kontakte KH, EH, G1H, G2H, KL, EL, G1L, G2L auf. Hierbei ist der externe Kontakt KL jeweils über eine elektrische Verbindung mit der ersten Kollektorleiterbahn 11LA, 11LB bzw. den Kollektoranschlüssen der Leistungstransistoren 5LAA, 5LAB, 5LBA, 5LBB der Low-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt EL ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit der ersten Emitterleiterbahn 9LA, 9LB bzw. Emitteranschlüssen der Leistungstransistoren 5LAA, 5LAB, 5LBA, 5LBB der Low-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt G1L ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Gateanschluss des ersten Leistungstransistors 5LAA, 5LBA der Low-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt G2L ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Gateanschluss des zweiten Leistungstransistors 5LAB, 5LBB der Low-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Analog ist der externe Kontakt KH über eine elektrische Verbindung mit der zweiten Kollektorleiterbahn 11HA, 11HB bzw. Kollektoranschlüssen der Leistungstransistoren 5HAA, 5HAB, 5HBA, 5HBB der High-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt EH ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit der zweiten Emitterleiterbahn 9HA, 9HB bzw. Emitteranschlüssen der Leistungstransistoren 5HAA, 5HAB, 5HBA, 5HBB der High-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt G1H ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Gateanschluss des dritten Leistungstransistors 5HAA, 5HBA der High-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt G2H ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Gateanschluss des vierten Leistungstransistors 5HAB, 5HBB der High-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden.How out 2 and 3 It can also be seen that the high-voltage power modules shown 1A , 1B further external contacts KH , EH , G1H , G2H , KL , Tbsp , G1L , G2L on. Here is the external contact KL each via an electrical connection to the first collector conductor track 11LA , 11LB or the collector connections of the power transistors 5LAA , 5LAB , 5LBA , 5LBB the low-side of the respective high-voltage power module 1A , 1B connected. The external contact Tbsp is about one as a bond wire 15th executed electrical connection with the first emitter conductor track 9LA , 9LB or emitter connections of the power transistors 5LAA , 5LAB , 5LBA , 5LBB the low-side of the respective high-voltage power module 1A , 1B connected. The external contact G1L is about one as a bond wire 15th executed electrical connection to a gate terminal of the first power transistor 5LAA , 5LBA the low-side of the respective high-voltage power module 1A , 1B connected. The external contact G2L is about one as a bond wire 15th executed electrical connection to a gate terminal of the second power transistor 5LAB , 5LBB the low-side of the respective high-voltage power module 1A , 1B connected. The external contact is analogous KH via an electrical connection to the second collector conductor path 11HA , 11HB or collector connections of the power transistors 5HAA , 5HAB , 5HBA , 5HBB the high side of the respective high-voltage power module 1A , 1B connected. The external contact EH is about one as a bond wire 15th executed electrical connection with the second emitter conductor track 9HA , 9HB or emitter connections of the power transistors 5HAA , 5HAB , 5HBA , 5HBB the high side of the respective high-voltage power module 1A , 1B connected. The external contact G1H is about one as a bond wire 15th executed electrical connection to a gate terminal of the third power transistor 5HAA , 5HBA the high side of the respective high-voltage power module 1A , 1B connected. The external contact G2H is about one as a bond wire 15th executed electrical connection to a gate terminal of the fourth power transistor 5HAB , 5HBB the high side of the respective high-voltage power module 1A , 1B connected.

Wie aus 2 und 3 weiter ersichtlich ist, ist der zweite Kontaktbereich KB2 bezogen auf den Abstand zwischen dem ersten Leistungstransistor 5LAA, 5LBA und dem zweiten Leistungstransistor 5LAB, 5LBB mechanisch in Richtung des zweiten Leistungstransistors 5LAB, 5LBB verschoben, welcher räumlich weiter vom zweiten Leistungskontakt TL entfernt ist als der erste Leistungstransistor 5LAA, 5LBA. Zudem ist eine erste Steuerspannung zwischen dem externen Emitterkontakt EL und dem mit dem Steueranschluss des ersten Leistungstransistors 5LAA, 5LBA verbundenen ersten externen Gatekontakt G1L angelegt. Eine zweite Steuerspannung ist zwischen dem externen Emitterkontakt EL und dem mit dem Steueranschluss des zweiten Leistungstransistors 5LAB, 5LBB verbundenen zweiten externen Gatekontakt G2L angelegt. Der externe Emitterkontakt EL ist an einem Emitterkontaktierpunkt mit der ersten Emitterleiterbahn 9LA, 9LB verbunden. Hierbei ist der Emitterkontaktierpunkt mit der ersten Emitterleiterbahn 9LA, 9LB bezogen auf den Abstand zwischen dem ersten Leistungstransistor 5LAA, 5LBA und dem zweiten Leistungstransistor 5LAB, 5LBB mechanisch in Richtung des ersten Leistungstransistors 5LAA, 5LBA verschoben.How out 2 and 3 can also be seen is the second contact area KB2 based on the distance between the first power transistor 5LAA , 5LBA and the second power transistor 5LAB , 5LBB mechanically in the direction of the second power transistor 5LAB , 5LBB moved, which is spatially further from the second power contact TL is removed than the first power transistor 5LAA , 5LBA . In addition, there is a first control voltage between the external emitter contact Tbsp and with the control terminal of the first power transistor 5LAA , 5LBA connected first external gate contact G1L created. A second control voltage is between the external emitter contact Tbsp and with the control connection of the second power transistor 5LAB , 5LBB connected second external gate contact G2L created. The external emitter contact Tbsp is at an emitter contact point with the first emitter trace 9LA , 9LB connected. Here, the emitter contact point is with the first emitter conductor track 9LA , 9LB based on the distance between the first power transistor 5LAA , 5LBA and the second power transistor 5LAB , 5LBB mechanically in the direction of the first power transistor 5LAA , 5LBA postponed.

Wie aus 2 und 3 weiter ersichtlich ist, sind Form und geometrische Größe der externen Leistungskontakte TL, TH, P und der externen Steuerkontakte KL, EL G1L, G2L, KH, EH, G1H, G2H bei den dargestellten Varianten der Hochvoltleistungsmodule 1A, 1B identisch ausgeführt. Zudem sind die externen Leistungskontakte TL, TH, P und die externen Steuerkontakte KL, EL G1L, G2L, KH, EH, G1H, G2H bei den dargestellten Varianten der Hochvoltleistungsmodule 1A, 1B an identischen Positionen angeordnet. Dadurch sind auch die elektrischen Verbindungen zwischen den externen Steuerkontakten KL, EL G1L, G2L, KH, EH, G1H, G2H und korrespondierenden Anschlüssen Halbleiterbauteile 5A, 5B oder zwischen den externen Steuerkontakten KL, KH, EL, EH und den Emitterleiterbahnen 9LA, 9LB, 9HA, 9HB oder den Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB bei den dargestellten Varianten der Hochvoltleistungsmodule 1A, 1B identisch ausgeführt.How out 2 and 3 can also be seen are the shape and geometric size of the external power contacts TL , TH , P and the external control contacts KL , Tbsp G1L , G2L , KH , EH , G1H , G2H with the variants of the high-voltage power modules shown 1A , 1B executed identically. In addition, the external power contacts are TL , TH , P and the external control contacts KL , Tbsp G1L , G2L , KH , EH , G1H , G2H with the variants of the high-voltage power modules shown 1A , 1B arranged in identical positions. This also makes the electrical connections between the external control contacts KL , Tbsp G1L , G2L , KH , EH , G1H , G2H and corresponding connections of semiconductor components 5A , 5B or between the external control contacts KL , KH , Tbsp , EH and the emitter tracks 9LA , 9LB , 9HA , 9HB or the collector conductors 11LA , 11LB , 11HA , 11HB with the variants of the high-voltage power modules shown 1A , 1B executed identically.

Des Weiteren sind Form und Größe einer nicht dargestellten Ummoldung bei allen Varianten der Hochvoltleistungsmodule 1A, 1B identisch ausgeführt.Furthermore, the shape and size of a sheathing (not shown) are the same for all variants of the high-voltage power modules 1A , 1B executed identically.

Claims (14)

Verfahren (100) zur Ausbildung einer Hochvoltleistungsmodulfamilie (1) mit mindestens zwei Varianten von Hochvoltleistungsmodulen (1A, 1B) mit unterschiedlicher Stromtragfähigkeit bei identischem geometrischen Aufbau und identischen äußeren Abmessungen, wobei eine Skalierung der Hochvoltleistungsmodule (1A, 1B) zur Anpassung an eine umzusetzende Stromtragfähigkeit durch eine Skalierung der Chipgrößen der Halbleiterbauteile (3A, 3B, 5A, 5B) bei identischer Chiptechnologie und identischer Anschluss- und Verbindungstechnologie vorgenommen wird, wobei jeweils mindestens ein Halbleiterbauteil (3A, 3B, 5A, 5B), mindestens eine Kollektorleiterbahn (11LA, 11LB, 11HA, 11HB) und mindestens eine Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) bereitgestellt werden, wobei an der mindestens einen Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) Positionierungsmittel (9.1LA, 9.1LB, 9.1HA, 9.1HB) ausgebildet sind, welche das mindestens eine Halbleiterbauteil (3A, 3B, 5A, 5B) während eines Lötvorgangs in seiner Position halten, wobei die mindestens eine Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) der mindestens zwei Varianten von Hochvoltleistungsmodulen (1A, 1B) jeweils so ausgelegt wird, dass die geometrische Größe der Positionierungsmittel (9.1LA, 9.1LB, 9.1HA, 9.1HB) proportional zur Chipgröße der Halbleiterbauteile (3A, 3B, 5A, 5B) skaliert, während die Außenkontur der mindestens einen Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) identisch ist, und wobei das mindestens eine Halbleiterbauteil (3A, 3B, 5A, 5B) über korrespondierende Lötverbindungen stoffschlüssig mit der mindestens einen Kollektorleiterbahn (11LA, 11LB, 11HA, 11HB) und der mindestens einen Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) elektrisch leitend verbunden wird.Method (100) for forming a high-voltage power module family (1) with at least two variants of high-voltage power modules (1A, 1B) with different current-carrying capacities with an identical geometric structure and identical external dimensions, with a scaling of the high-voltage power modules (1A, 1B) for adaptation to a current-carrying capacity to be implemented by scaling the chip sizes of the semiconductor components (3A, 3B, 5A, 5B) with identical chip technology and identical connection and connection technology, with at least one semiconductor component (3A, 3B, 5A, 5B), at least one collector conductor track (11LA, 11LB , 11HA, 11HB) and at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) are provided, with positioning means (9.1LA, 9.1LB, 9.1HA, 9.1HB) on the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) are formed, which the at least one semiconductor component (3A, 3B, 5A, 5B) during a soldering process in its position hold, the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) of the at least two variants of high-voltage power modules (1A, 1B) being designed in such a way that the geometric size of the positioning means (9.1LA, 9.1LB, 9.1HA, 9.1HB ) scaled proportionally to the chip size of the semiconductor components (3A, 3B, 5A, 5B), while the outer contour of the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) is identical, and the at least one semiconductor component (3A, 3B, 5A, 5B ) is connected to the at least one collector conductor track (11LA, 11LB, 11HA, 11HB) and the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) in an electrically conductive manner via corresponding soldered connections. Verfahren (100) nach Anspruch 1, dadurch gekennzeichnet, dass die korrespondierenden stoffschlüssigen Lötverbindungen des mindestens einen Halbleiterbauteils (3A, 3B, 5A, 5B) mit der mindestens einen Kollektorleiterbahn (11LA, 11LB, 11HA, 11HB) und der mindestens einen Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) in einem gemeinsamen Reflow-Lötprozess ausgebildet werden.Method (100) according to Claim 1 , characterized in that the corresponding cohesive soldered connections of the at least one semiconductor component (3A, 3B, 5A, 5B) with the at least one collector conductor track (11LA, 11LB, 11HA, 11HB) and the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) be formed in a common reflow soldering process. Verfahren (100) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die geometrische Größe der Positionierungsmittel (9.1LA, 9.1LB, 9.1HA, 9.1HB) an Abmessungen einer korrespondierenden Anschlussoberfläche des mindestens einen Halbleiterbauteils (3A, 3B, 5A, 5B) angepasst werden.Method (100) according to Claim 1 or 2 , characterized in that the geometric size of the positioning means (9.1LA, 9.1LB, 9.1HA, 9.1HB) are adapted to the dimensions of a corresponding connection surface of the at least one semiconductor component (3A, 3B, 5A, 5B). Verfahren (100) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Positionierungsmittel (9.1LA, 9.1LB, 9.1HA, 9.1HB) als Prägung in die mindestens eine Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) eingebracht werden.Method (100) according to one of the Claims 1 to 3 , characterized in that the positioning means (9.1LA, 9.1LB, 9.1HA, 9.1HB) are introduced as an embossing into the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB). Verfahren (100) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass Menge und geometrische Größe von Lotpaste, welche zur Ausbildung der Lötverbindungen auf die mindestens eine Kollektorleiterbahn (11LA, 11LB, 11HA, 11HB) und die mindestens eine Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) aufgedruckt wird, an Abmessungen von korrespondierenden Anschlussoberflächen des mindestens einen Halbleiterbauteils (3A, 3B, 5A, 5B) angepasst wird.Method (100) according to one of the Claims 1 to 4th , characterized in that the quantity and geometric size of solder paste which is printed on the at least one collector conductor track (11LA, 11LB, 11HA, 11HB) and the at least one emitter conductor track (9LA, 9LB, 9HA, 9HB) to form the soldered connections, in terms of dimensions of corresponding connection surfaces of the at least one semiconductor component (3A, 3B, 5A, 5B) is adapted. Verfahren (100) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass Form und geometrische Größe von externen Leistungskontakten (TL, TH, P) und externen Steuerkontakten (KL, EL G1L, G2L, KH, EH, G1H, G2H) bei allen Varianten der Hochvoltleistungsmodule (1A, 1B) identisch ausgeführt werden.Method (100) according to one of the Claims 1 to 5 , characterized in that the shape and geometric size of external power contacts (TL, TH, P) and external control contacts (KL, EL G1L, G2L, KH, EH, G1H, G2H) are identical for all versions of the high-voltage power modules (1A, 1B) will. Verfahren (100) nach Anspruch 6, dadurch gekennzeichnet, dass die externen Leistungskontakte (TL, TH, P) und die externen Steuerkontakte (KL, EL G1L, G2L, KH, EH, G1H, G2H) bei allen Varianten der Hochvoltleistungsmodule (1A, 1B) an identischen Positionen angeordnet werden.Method (100) according to Claim 6 , characterized in that the external power contacts (TL, TH, P) and the external control contacts (KL, EL G1L, G2L, KH, EH, G1H, G2H) are arranged in identical positions for all versions of the high-voltage power modules (1A, 1B) . Verfahren (100) nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass mindestens eine elektrische Verbindung zwischen einem der externen Steuerkontakte (KL, EL G1L, G2L, KH, EH, G1H, G2H) und einem korrespondierenden Anschluss des mindestens einen Halbleiterbauteils (5A, 5B) oder zwischen einem der externen Steuerkontakte (KL, EL G1L, G2L, KH, EH, G1H, G2H) und der mindestens einen Emitterleiterbahn (9LA, 9LB, 9HA, 9HB) oder der mindestens einen Kollektorleiterbahn (11LA, 11LB, 11HA, 11HB) bei allen Varianten der Hochvoltleistungsmodule (1A, 1B) identisch ausgeführt wird.Method (100) according to Claim 6 or 7th , characterized in that at least one electrical connection between one of the external control contacts (KL, EL G1L, G2L, KH, EH, G1H, G2H) and a corresponding connection of the at least one semiconductor component (5A, 5B) or between one of the external control contacts ( KL, EL G1L, G2L, KH, EH, G1H, G2H) and the at least one emitter conductor (9LA, 9LB, 9HA, 9HB) or the at least one collector conductor (11LA, 11LB, 11HA, 11HB) for all versions of the high-voltage power modules (1A , 1B) is carried out identically. Verfahren (100) nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass Form und Größe einer Ummoldung bei allen Varianten der Hochvoltleistungsmodule (1A, 1B) identisch ausgeführt wird.Method (100) according to one of the Claims 1 to 8th , characterized in that the shape and size of a sheathing is identical in all variants of the high-voltage power modules (1A, 1B). Hochvoltleistungsmodulfamilie (1), welche mindestens zwei Varianten von Hochvoltleistungsmodulen (1A, 1B) mit unterschiedlicher Stromtragfähigkeit bei identischem geometrischen Aufbau und identischen äußeren Abmessungen umfasst und nach dem Verfahren gemäß Anspruch 1 bis 9 ausgebildet ist.High-voltage power module family (1), which comprises at least two variants of high-voltage power modules (1A, 1B) with different current carrying capacities with an identical geometric structure and identical external dimensions and according to the method according to Claim 1 to 9 is trained. Hochvoltleistungsmodulfamilie (1) nach Anspruch 10, dadurch gekennzeichnet, dass die mindestens zwei Varianten von Hochvoltleistungsmodulen (1A, 1B) jeweils einen ersten Leistungstransistor (5LAA, 5LBA) und einen zweiten Leistungstransistor (5LAB, 5LBB) umfassen, welche parallel zwischen einer ersten Kollektorleiterbahn (11LA, 11LB) und einer ersten Emitterleiterbahn (9LA, 9LB) angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren (5LAA, 5LBA, 5LAB, 5LBB) mit der ersten Kollektorleiterbahn (11LA, 11LB) und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren (5LAA, 5LBA, 5LAB, 5LBB) mit der ersten Emitterleiterbahn (9LA, 9LB) elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn (11LA, 11LB) und der ersten Emitterleiterbahn (9LA, 9LB) fließender Strom auf die beiden Leistungstransistoren (5LAA, 5LBA, 5LAB, 5LBB) aufteilt, wenn die Leistungstransistoren (5LAA, 5LBA, 5LAB, 5LBB) jeweils über eine angelegte Steuerspannung leitend geschaltet sind, wobei ein erster externer Leistungskontakt (P) direkt an einem ersten Kontaktbereich (KB1) mit der ersten Kollektorleiterbahn (11LA, 11LB) kontaktiert ist, wobei ein zweiter externer Leistungskontakt (TL) über ein erstes Verbindungselement (13) an einem zweiten Kontaktbereich (KB2) mit der ersten Emitterleiterbahn (9LA, 9LB) kontaktiert ist.High-voltage power module family (1) Claim 10 , characterized in that the at least two variants of high-voltage power modules (1A, 1B) each comprise a first power transistor (5LAA, 5LBA) and a second power transistor (5LAB, 5LBB), which are connected in parallel between a first collector conductor track (11LA, 11LB) and a first Emitter conductor track (9LA, 9LB) are arranged, with a first connection surface of the power transistors (5LAA, 5LBA, 5LAB, 5LBB) with the first collector conductor track (11LA, 11LB) and a second connection surface of the power transistors (5LAA, 5LBA, 5LAB, 5LBB) is electrically conductively connected to the first emitter conductor track (9LA, 9LB), so that a current flowing between the first collector conductor track (11LA, 11LB) and the first emitter conductor track (9LA, 9LB) flows to the two power transistors (5LAA, 5LBA, 5LAB, 5LBB ) when the power transistors (5LAA, 5LBA, 5LAB, 5LBB) are each switched on via an applied control voltage, where e in the first external power contact (P) is contacted directly at a first contact area (KB1) with the first collector conductor track (11LA, 11LB), a second external power contact (TL) via a first connecting element (13) on a second contact area (KB2) the first emitter conductor track (9LA, 9LB) is contacted. Hochvoltleistungsmodulfamilie (1) nach Anspruch 11, dadurch gekennzeichnet, dass ein dritter Leistungstransistor (5HAA, 5HBA) und ein vierter Leistungstransistor (5HAB, 5HBB) parallel zwischen einer zweiten Kollektorleiterbahn (11HA, 11HB) und einer zweiten Emitterleiterbahn (9HA, 9HB) angeordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren (5HAA, 5HBA, 5HAB, 5HBB) mit der zweiten Kollektorleiterbahn (11HA, 11HB) und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren (5HAA, 5HBA, 5HAB, 5HBB) mit der zweiten Emitterleiterbahn (9HA, 9HB) elektrisch leitend verbunden ist, so dass sich ein zwischen der zweiten Kollektorleiterbahn (11HA, 11HB) und der zweiten Emitterleiterbahn (9HA, 9HB) fließender Strom auf die beiden Leistungstransistoren (5HAA, 5HBA, 5HAB, 5HBB) aufteilt, wenn die Leistungstransistoren (5HAA, 5HBA, 5HAB, 5HBB) jeweils über eine angelegte Steuerspannung leitend geschaltet sind, wobei ein dritter externer Leistungskontakt (TH) direkt an einem dritten Kontaktbereich (KB3) mit der zweiten Kollektorleiterbahn (11HA, 11HB) kontaktiert ist, und wobei die zweite Emitterleiterbahn (9HA, 9HA) über ein zweites Verbindungselement (12) an einem vierten Kontaktbereich (KB4) mit der ersten Kollektorleiterbahn (11LA, 11LB) kontaktiert ist.High-voltage power module family (1) Claim 11 , characterized in that a third power transistor (5HAA, 5HBA) and a fourth power transistor (5HAB, 5HBB) are arranged in parallel between a second collector conductor track (11HA, 11HB) and a second emitter conductor track (9HA, 9HB), each having a first connection surface of the Power transistors (5HAA, 5HBA, 5HAB, 5HBB) are electrically connected to the second collector conductor track (11HA, 11HB) and a second connection surface of the power transistors (5HAA, 5HBA, 5HAB, 5HBB) is electrically conductively connected to the second emitter conductor track (9HA, 9HB), see above that a current flowing between the second collector conductor (11HA, 11HB) and the second emitter conductor (9HA, 9HB) is divided between the two power transistors (5HAA, 5HBA, 5HAB, 5HBB) when the power transistors (5HAA, 5HBA, 5HAB, 5HBB) are each switched on via an applied control voltage, with a third external power contact (TH) directly connected to a third contact area (KB3) the second collector conductor track (11HA, 11HB) is contacted, and wherein the second emitter conductor track (9HA, 9HA) is contacted via a second connecting element (12) at a fourth contact area (KB4) with the first collector conductor track (11LA, 11LB). Hochvoltleistungsmodulfamilie (1) nach Anspruch 12, dadurch gekennzeichnet, dass der erste Leistungstransistor (5LAA, 5LBA) und der parallelgeschaltete zweite Leistungstransistor (5LAB, 5LBB) einen Low-Side-Pfad zwischen dem zweiten externen Leistungskontakt (TL) und dem ersten externen Leistungskontakt (P) ausbilden, und der dritte Leistungstransistor (5HAA, 5HBA) und der parallelgeschaltete vierte Leistungstransistor (5HAB, 5HBB) einen High-Side-Pfad zwischen dem dritten externen Leistungskontakt (TH) und dem ersten externen Leistungskontakt (P) ausbilden.High-voltage power module family (1) Claim 12 , characterized in that the first power transistor (5LAA, 5LBA) and the second power transistor (5LAB, 5LBB) connected in parallel form a low-side path between the second external power contact (TL) and the first external power contact (P), and the third The power transistor (5HAA, 5HBA) and the fourth power transistor (5HAB, 5HBB) connected in parallel form a high-side path between the third external power contact (TH) and the first external power contact (P). Hochvoltleistungsmodulfamilie (1) nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass eine erste Freilaufdiode (3LA, 3LB) parallel zum ersten Leistungstransistor (5LAA, 5LBA) und zum zweiten Leistungstransistor (5LAB, 5LBB) zwischen der ersten Kollektorleiterbahn (11LA, 11LB) und der ersten Emitterleiterbahn (9LA, 9LB) angeordnet ist, und eine zweite Freilaufdiode (3HA, 3HB) parallel zum dritten Leistungstransistor (5HAA, 5HBA) und zum vierten Leistungstransistor (5HAB, 5HBB) zwischen der zweiten Kollektorleiterbahn (11HA, 11HB) und der zweiten Emitterleiterbahn (9HA, 9HB) angeordnet ist,High-voltage power module family (1) Claim 12 or 13 , characterized in that a first freewheeling diode (3LA, 3LB) is arranged in parallel to the first power transistor (5LAA, 5LBA) and to the second power transistor (5LAB, 5LBB) between the first collector conductor (11LA, 11LB) and the first emitter conductor (9LA, 9LB) and a second freewheeling diode (3HA, 3HB) is arranged in parallel to the third power transistor (5HAA, 5HBA) and to the fourth power transistor (5HAB, 5HBB) between the second collector conductor (11HA, 11HB) and the second emitter conductor (9HA, 9HB),
DE102019206823.5A 2019-05-10 2019-05-10 Process for the formation of a high-voltage power module family Withdrawn DE102019206823A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019206823.5A DE102019206823A1 (en) 2019-05-10 2019-05-10 Process for the formation of a high-voltage power module family
PCT/EP2020/060849 WO2020229090A1 (en) 2019-05-10 2020-04-17 High-voltage power module family, and method for forming same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019206823.5A DE102019206823A1 (en) 2019-05-10 2019-05-10 Process for the formation of a high-voltage power module family

Publications (1)

Publication Number Publication Date
DE102019206823A1 true DE102019206823A1 (en) 2020-11-12

Family

ID=70295150

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019206823.5A Withdrawn DE102019206823A1 (en) 2019-05-10 2019-05-10 Process for the formation of a high-voltage power module family

Country Status (2)

Country Link
DE (1) DE102019206823A1 (en)
WO (1) WO2020229090A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19726534A1 (en) * 1997-06-23 1998-12-24 Asea Brown Boveri Power semiconductor module with closed submodules
DE102018124419A1 (en) * 2017-10-04 2019-04-04 Infineon Technologies Ag SEMICONDUCTOR CHIPPING AND PROCESSING FOR MAKING THEREOF

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19646396C2 (en) * 1996-11-11 2001-06-28 Semikron Elektronik Gmbh Power semiconductor module for different circuit variants
JP2001298033A (en) * 2000-04-12 2001-10-26 Hitachi Ltd Semiconductor device
JP2016149516A (en) * 2015-02-05 2016-08-18 株式会社東芝 Semiconductor device
US11171126B2 (en) * 2015-09-04 2021-11-09 Octavo Systems Llc Configurable substrate and systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19726534A1 (en) * 1997-06-23 1998-12-24 Asea Brown Boveri Power semiconductor module with closed submodules
DE102018124419A1 (en) * 2017-10-04 2019-04-04 Infineon Technologies Ag SEMICONDUCTOR CHIPPING AND PROCESSING FOR MAKING THEREOF

Also Published As

Publication number Publication date
WO2020229090A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
DE102015101086B4 (en) SEMICONDUCTOR POWER MODULE ARRANGEMENT
EP4128337B1 (en) Power module with at least three power units
DE102013104742B4 (en) Wiring element and semiconductor module with the same
WO2000042654A1 (en) Electronic semiconductor module
DE102017116434A1 (en) SIGNAL PIN ASSEMBLY FOR A POWER MODULE FOR SEVERAL DEVICES
DE102017213872B4 (en) Single sided power device assembly and method of manufacture
DE112017007673B4 (en) Semiconductor device, power conversion device and method of manufacturing a semiconductor device
DE102017214248B4 (en) Apparatus having a power stage attached to an inductive element and method of making same
DE102017100947A1 (en) Electronic component and circuit
DE102017120747A1 (en) SMD housing with topside cooling
EP3619739B1 (en) Semiconductor module
DE102021203144A1 (en) Power module for an electric drive of an electric vehicle or a hybrid vehicle, inverter with such a power module
EP3949103A1 (en) Electronic circuit module
DE102020208440A1 (en) Method of manufacturing a half-bridge module, half-bridge module and inverter
DE102016217728A1 (en) Carrier assembly, in particular for power electronics
WO2019219535A1 (en) Heat extraction assembly for a semiconductor power module
DE102019206823A1 (en) Process for the formation of a high-voltage power module family
DE102019206820A1 (en) Semiconductor power module
DE102021213497A1 (en) Semiconductor package, semiconductor module, power converter, electric axle drive and motor vehicle
DE10102750B4 (en) circuitry
DE102019206821A1 (en) Semiconductor power module
DE102019206822A1 (en) Semiconductor power module
EP3399549A1 (en) Semi-conductor module
EP4030604A1 (en) Power converter with at least two power semiconductor modules
DE102022207542A1 (en) Power semiconductor module

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee