DE102019204100A1 - Power transistor cell for battery systems - Google Patents

Power transistor cell for battery systems Download PDF

Info

Publication number
DE102019204100A1
DE102019204100A1 DE102019204100.0A DE102019204100A DE102019204100A1 DE 102019204100 A1 DE102019204100 A1 DE 102019204100A1 DE 102019204100 A DE102019204100 A DE 102019204100A DE 102019204100 A1 DE102019204100 A1 DE 102019204100A1
Authority
DE
Germany
Prior art keywords
power transistor
semiconductor substrate
epitaxial layer
transistor cell
dopant concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019204100.0A
Other languages
German (de)
Inventor
Johannes Grabowski
Joachim Joos
Walter Von Emden
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102019204100.0A priority Critical patent/DE102019204100A1/en
Priority to PCT/EP2020/056762 priority patent/WO2020193169A1/en
Publication of DE102019204100A1 publication Critical patent/DE102019204100A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition

Abstract

Leistungstransistorzelle (100) mit einem Halbleitersubstrat (101), das eine Vorderseite und eine Rückseite aufweist, wobei die Vorderseite der Rückseite gegenüberliegt, wobei das Halbleitersubstrat (101) eine erste Dotierstoffkonzentration eines ersten Ladungsträgertyps aufweist, und eine erste Epitaxieschicht (102) auf der Vorderseite des Halbleitersubstrats (101) angeordnet ist, wobei die erste Epitaxieschicht (102) eine zweite Dotierstoffkonzentration eines zweiten Ladungsträgertyps aufweist, wobei auf der ersten Epitaxieschicht (102) Sourcegebiete (103) angeordnet sind und wobei auf der Rückseite eine Metallschicht (107) angeordnet ist, die als Drainanschluss fungiert, dadurch gekennzeichnet, dass im Betrieb der Leistungstransistorzelle (100) ein vertikaler Strom vom Drainanschluss über das Halbleitersubstrat (101) über ein in der ersten Epitaxieschicht (102) entstehendes Kanalgebiet zu den Sourcegebieten (103) fließt.Power transistor cell (100) having a semiconductor substrate (101) which has a front side and a rear side, the front side being opposite to the rear side, the semiconductor substrate (101) having a first dopant concentration of a first charge carrier type, and a first epitaxial layer (102) on the front side of the semiconductor substrate (101) is arranged, the first epitaxial layer (102) having a second dopant concentration of a second charge carrier type, source regions (103) being arranged on the first epitaxial layer (102) and a metal layer (107) being arranged on the rear side, which functions as a drain connection, characterized in that when the power transistor cell (100) is in operation, a vertical current flows from the drain connection via the semiconductor substrate (101) via a channel region formed in the first epitaxial layer (102) to the source regions (103).

Description

Die Erfindung betrifft eine Leistungstransistorzelle für Batteriesysteme, einen Leistungstransistor mit einer Vielzahl solcher Leistungstransistorzellen und ein Batteriesystem mit derartigen Leistungstransistoren.The invention relates to a power transistor cell for battery systems, a power transistor with a multiplicity of such power transistor cells and a battery system with such power transistors.

Stand der TechnikState of the art

Elektromobilitätslösungen umfassen neben passiv verschalteten Batteriepacks aktive Komponenten wie Inverter, DC-DC-Wandler, zusätzliche 12V/48V Batterien, Leistungsumwandlungseinheiten und Laderegler. Derartige Lösungen sind aufwendig und kostenintensiv.In addition to passively connected battery packs, electromobility solutions include active components such as inverters, DC-DC converters, additional 12V / 48V batteries, power conversion units and charge controllers. Such solutions are complex and costly.

Die passive Verschaltung der einzelnen Batteriezellen und die fertigungsbedingten Unterschiede der Batteriezellen in Bezug auf Innenwiderstand und Kapazität führen im Betrieb der Batteriepacks zu unterschiedlichen Belastungen der einzelnen Batteriezellen. Die Kapazität des gesamten Batteriepacks wird dabei auf die Leistungsfähigkeit der schlechtesten Batteriezelle abgestellt. Dadurch wird die nutzbare Kapazität des gesamten Batteriepacks auf eine Nennkapazität von 60-80% begrenzt, um eine Tiefenentladung der Batteriezelle mit der geringsten Kapazität zu vermeiden. Daher weisen die einzelnen Batteriezellen Schalter auf, die es erlauben eine Batteriezelle auf das Batteriebussystem zuzuschalten oder vom Batteriebussystem abzuschalten.The passive interconnection of the individual battery cells and the production-related differences between the battery cells in terms of internal resistance and capacity lead to different loads on the individual battery cells when the battery pack is in operation. The capacity of the entire battery pack is based on the performance of the worst battery cell. This limits the usable capacity of the entire battery pack to a nominal capacity of 60-80% in order to avoid deep discharge of the battery cell with the lowest capacity. Therefore, the individual battery cells have switches that allow a battery cell to be connected to the battery bus system or disconnected from the battery bus system.

Für Automobilanwendungen qualifizierte Leistungstransistoren umfassen typischerweise die Spannungsklassen im Bereich von 25 V - 100 V. Das bedeutet sie weisen eine Durchbruchspannung im Bereich von 25 V - 100 V auf. Diese Leistungstransistoren sind auf die Anforderungen im Bordnetz eines Fahrzeugs optimiert.Power transistors qualified for automotive applications typically have voltage classes in the range of 25 V - 100 V. This means that they have a breakdown voltage in the range of 25 V - 100 V. These power transistors are optimized for the requirements in the vehicle electrical system.

Es sind auch Leistungstransistoren für Lithium-Ionen-Batteriezellen bekannt, die eine Durchbruchspannung von 12 V aufweisen.Power transistors for lithium-ion battery cells that have a breakdown voltage of 12 V are also known.

Nachteilig ist hierbei, dass diese Leistungstransistoren im eingeschalteten Zustand einen hohen Drain-Source-Widerstand aufweisen.The disadvantage here is that these power transistors have a high drain-source resistance when they are switched on.

Die Aufgabe der Erfindung ist es diesen Nachteil zu überwinden.The object of the invention is to overcome this disadvantage.

Offenbarung der ErfindungDisclosure of the invention

Die Leistungstransistorzelle umfasst ein Halbleitersubstrat, das eine Vorderseite und eine Rückseite aufweist, wobei die Vorderseite der Rückseite gegenüberliegt. Das Halbleitersubstrat weist eine erste Dotierstoffkonzentration eines ersten Ladungsträgertyps auf. Eine erste Epitaxieschicht ist auf der Vorderseite des Halbleitersubstrats angeordnet, wobei die erste Epitaxieschicht eine zweite Dotierstoffkonzentration eines zweiten Ladungsträgertyps aufweist. Auf der ersten Epitaxieschicht sind Sourcegebiete angeordnet. Auf der Rückseite des Halbleitersubstrats ist eine Metallschicht angeordnet, die als Drainanschluss fungiert. Erfindungsgemäß fließt im Betrieb der Leistungstransistorzelle ein vertikaler Strom vom Drainanschluss über das Halbleitersubstrat über ein in der ersten Epitaxieschicht entstehendes Kanalgebiet zu den Sourcegebieten. Unter dem Begriff Betrieb der Leistungstransistorzelle wird hierbei verstanden, dass die Leistungstransistorzelle leitet.The power transistor cell comprises a semiconductor substrate which has a front side and a rear side, the front side being opposite to the rear side. The semiconductor substrate has a first dopant concentration of a first charge carrier type. A first epitaxial layer is arranged on the front side of the semiconductor substrate, the first epitaxial layer having a second dopant concentration of a second charge carrier type. Source regions are arranged on the first epitaxial layer. A metal layer that functions as a drain connection is arranged on the rear side of the semiconductor substrate. According to the invention, when the power transistor cell is in operation, a vertical current flows from the drain connection via the semiconductor substrate to the source regions via a channel region that is formed in the first epitaxial layer. The term operation of the power transistor cell is understood here to mean that the power transistor cell is conducting.

Der Vorteil ist hierbei, dass der Drain-Source-Widerstand der Leistungstransistorzelle im eingeschalteten Zustand gering ist. Des Weiteren weist die Leistungstransistorzelle eine geringe Durchbruchspannung, niedrige Schaltfrequenzen und eine niedrige Sperrschichtspannung auf.The advantage here is that the drain-source resistance of the power transistor cell is low when it is switched on. Furthermore, the power transistor cell has a low breakdown voltage, low switching frequencies and a low junction voltage.

In einer Weiterbildung ist zwischen der Vorderseite des Halbleitersubstrats und der ersten Epitaxieschicht eine zweite Epitaxieschicht angeordnet. Mit anderen Worten die Schichtfolge der Leistungstransistorzelle ist Halbleitersubstrat, zweite Epitaxieschicht, erste Epitaxieschicht und Sourcegebiete. Die zweite Epitaxieschicht weist eine dritte Dotierstoffkonzentration des ersten Ladungsträgertyps auf, wobei die dritte Dotierstoffkonzentration geringer ist als die erste Dotierstoffkonzentration.In one development, a second epitaxial layer is arranged between the front side of the semiconductor substrate and the first epitaxial layer. In other words, the layer sequence of the power transistor cell is the semiconductor substrate, second epitaxial layer, first epitaxial layer and source regions. The second epitaxial layer has a third dopant concentration of the first charge carrier type, the third dopant concentration being less than the first dopant concentration.

Vorteilhaft ist hierbei, dass große Kanalweiten bei guter Kontrolle der Kanallänge hergestellt werden können. Der Body-Bereich ist an den Source-Bereich angebunden. Dies ist für die Safe-Operating-Area vorteilhaft.The advantage here is that large channel widths can be produced with good control of the channel length. The body area is connected to the source area. This is advantageous for the safe operating area.

In einer weiteren Ausgestaltung ist die erste Epitaxieschicht unmittelbar auf der Vorderseite des Halbleitersubstrats angeordnet. Mit anderen Worten die erste Epitaxieschicht ist eine in-situ dotierte Body-Epitaxieschicht auf der Vorderseite des Halbleitersubstrats.In a further configuration, the first epitaxial layer is arranged directly on the front side of the semiconductor substrate. In other words, the first epitaxial layer is an in-situ doped body epitaxial layer on the front side of the semiconductor substrate.

Der Vorteil ist hierbei, dass die Herstellung der Leistungstransistorzelle kostengünstig ist, da die Driftzone entfällt und die Sourcegebiete nicht direkt mit der ersten Epitaxieschicht verbunden sein müssen. Das Drain-Source-Feld wird über die erste Epitaxieschicht aufgenommen. Das bedeutet das Feld im Sperrbetrieb kann vollständig über den gesperrten Übergang zwischen erster Epitaxieschicht und dem Halbleitersubstrat aufgenommen werden.The advantage here is that the production of the power transistor cell is inexpensive since the drift zone is omitted and the source regions do not have to be connected directly to the first epitaxial layer. The drain-source field is recorded via the first epitaxial layer. This means that the field in blocking operation can be completely absorbed via the blocked transition between the first epitaxial layer and the semiconductor substrate.

In einer Weiterbildung reicht ein Graben von einer Oberfläche der Sourcegebiete bis in das Halbleitersubstrat. Eine Grabenoberfläche des Grabens weist eine Isolationsschicht auf. Der Graben ist mindestens teilweise mit einem Halbleitermaterial verfüllt, das den ersten Ladungsträgertyp aufweist.In one development, a trench extends from a surface of the source regions into the semiconductor substrate. A trench surface of the trench has an insulation layer. The ditch is at least partially filled with a semiconductor material which has the first charge carrier type.

Vorteilhaft ist hierbei, dass das Drain-Source-Feld aufgrund der niedrigen Sperrspannung am Gateoxid anliegen kann. Das bedeutet, dass das Drain-Souce-Feld zusätzlich über das Gateoxid aufgenommen werden kann. Außerdem führt dies, wenn die Leistungstransistorzelle eingeschaltet ist, zu einer Akkumulation bzw. Widerstandsreduktion im hochdotierten Halbleitersubstrat.It is advantageous here that the drain-source field can be applied to the gate oxide due to the low reverse voltage. This means that the drain source field can also be absorbed via the gate oxide. In addition, when the power transistor cell is switched on, this leads to an accumulation or resistance reduction in the highly doped semiconductor substrate.

In einer weiteren Ausgestaltung ist der erste Ladungsträgertyp n-leitend und der zweite Ladungsträgertyp p-leitend.In a further embodiment, the first type of charge carrier is n-conductive and the second type of charge carrier is p-conductive.

In einer Weiterbildung ist die erste Dotierstoffkonzentration höher als die zweite Dotierstoffkon zentration .In one development, the first dopant concentration is higher than the second dopant concentration.

Der Vorteil ist hierbei, dass der Flächenwiderstand gering ist.The advantage here is that the sheet resistance is low.

In einer weiteren Ausgestaltung ist die erste Dotierstoffkonzentration derart hoch, dass das Halbleitersubstrat entartet ist, insbesondere größer 1E19 cm^-3.In a further embodiment, the first dopant concentration is so high that the semiconductor substrate is degenerate, in particular greater than 1E19 cm ^ -3.

In einer Weiterbildung umfasst das Halbleitersubstrat Silizium, Siliziumkarbid oder Galliumnitrid.In one development, the semiconductor substrate comprises silicon, silicon carbide or gallium nitride.

Der erfindungsgemäße Leistungstransistor umfasst eine Vielzahl von erfindungsgemäßen Leistungstransistorzellen.The power transistor according to the invention comprises a multiplicity of power transistor cells according to the invention.

Das erfindungsgemäße Batteriesystem weist eine Vielzahl von Batteriezellen auf, wobei jede Batteriezelle einen erfindungsgemäßen Leistungstransistor aufweist. Vorteilhaft ist hierbei, dass das Batteriesystem kostengünstig ist, da der Leistungstransistor hohe Eingangskapazitäten und hohe Ausgangskapazitäten aufweisen kann und weder eine erhöhte Avalanchefestigkeit, noch ein optimierter Linearbetrieb notwendig sind. Das Batteriesystem weist eine hohe Lebensdauer bzw. Reichweite auf.The battery system according to the invention has a plurality of battery cells, each battery cell having a power transistor according to the invention. The advantage here is that the battery system is inexpensive, since the power transistor can have high input capacities and high output capacities and neither increased avalanche resistance nor optimized linear operation are necessary. The battery system has a long service life and range.

Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. den abhängigen Patentansprüchen.Further advantages emerge from the following description of exemplary embodiments and the dependent claims.

FigurenlisteFigure list

Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:

  • 1 eine erste Leistungstransistorzelle,
  • 2 eine zweite Leistungstransistorzelle,
  • 3 eine dritte Leistungstransistorzelle, und
  • 4 eine vierte Leistungstransistorzelle.
The present invention is explained below with reference to preferred embodiments and accompanying drawings. Show it:
  • 1 a first power transistor cell,
  • 2 a second power transistor cell,
  • 3 a third power transistor cell, and
  • 4th a fourth power transistor cell.

1 zeigt eine erste Leistungstransistorzelle 100. Die erste Leistungstransistorzelle 100 umfasst eine erste Metallschicht 107, die als Drainanschluss fungiert. Auf der ersten Metallschicht 107 ist das Halbleitersubstrat 101 angeordnet, das eine erste Dotierstoffkonzentration eines ersten Ladungsträgertyps aufweist. Auf dem Halbleitersubstrat 101 ist eine erste Epitaxieschicht 102 angeordnet, die eine zweite Dotierstoffkonzentration eines zweiten Ladungsträgertyps aufweist. Das bedeutet die erste Epitaxieschicht 102 ist unmittelbar auf dem Halbleitersubstrat 101 angeordnet. Der erste Ladungsträgertyp und der zweite Ladungsträgertyp sind verschieden. Der erste Ladungsträgertyp ist beispielsweise n und der zweite Ladungsträgertyp p. Die erste Epitaxieschicht 102 ist somit eine p-Bodyzone und das Halbleitersubstrat 101 n-dotiert. Auf der ersten Epitaxieschicht 102 sind Sourcegebiete 103 angeordnet, wobei die Sourcegebiete 103 den ersten Ladungsträgertyp aufweisen. Auf den Sourcegebieten 103 ist eine zweite Metallschicht 108 angeordnet. Die erste Leistungstransistorzelle 100 weist einen Graben 104 auf, der sich von einer Oberfläche der Sourcegebiete 103 bis in das Halbleitersubstrat 101 erstreckt. Auf der Grabenoberfläche ist eine Isolationsschicht 105 angeordnet. Der Graben 104 ist teilweise mit einem Halbleitermaterial, z. B. Polysilizium verfüllt. Der verfüllte Bereich fungiert als Gate 109. Somit besteht der MOS-Kopf aus einem p-Body Bereich direkt auf dem hochdotierten Halbleitersubstrat 101. Der Bodybereich ist beispielsweise in-situ dotiert epitaktisch abgeschieden. Die Bodydotierung ist relativ hoch bei gleichzeitig kurzem Kanal. Die Sourcegebiete 103 sind mittels flacher Implants erzeugt. Ein optionales Cap-Oxid schützt vor einem Gate-Source-Durchbruch. Bei der ersten Leistungstransistorzelle 100 handelt es sich somit um eine Graben-NMOSFET-Zelle. 1 shows a first power transistor cell 100 . The first power transistor cell 100 comprises a first metal layer 107 that acts as a drain connection. On the first metal layer 107 is the semiconductor substrate 101 arranged, which has a first dopant concentration of a first charge carrier type. On the semiconductor substrate 101 is a first epitaxial layer 102 arranged, which has a second dopant concentration of a second charge carrier type. That means the first epitaxial layer 102 is directly on the semiconductor substrate 101 arranged. The first type of charge carrier and the second type of charge carrier are different. The first type of charge carrier is, for example, n and the second type of charge carrier is p. The first epitaxial layer 102 is thus a p-body zone and the semiconductor substrate 101 n-doped. On the first epitaxial layer 102 are source areas 103 arranged, the source regions 103 have the first load carrier type. In the source areas 103 is a second metal layer 108 arranged. The first power transistor cell 100 shows a ditch 104 on that extends from a surface of the source regions 103 right down to the semiconductor substrate 101 extends. There is an insulation layer on the trench surface 105 arranged. The ditch 104 is partially covered with a semiconductor material, e.g. B. filled with polysilicon. The filled area acts as a gate 109 . The MOS head thus consists of a p-body area directly on the highly doped semiconductor substrate 101 . The body region is deposited epitaxially, for example, doped in-situ. The body doping is relatively high with a short channel. The source areas 103 are created using flat implants. An optional cap oxide protects against a gate-source breakdown. With the first power transistor cell 100 it is therefore a trench NMOSFET cell.

Die erste Leistungstransistorzelle 100 weist eine niedrige Durchbruchspannung auf, sodass auf eine extra angelegte Driftzone verzichtet wird. Das Feld kann im Sperrbetrieb vollständig über den p-Body und das hochdotierte Halbleitersubstrat aufgenommen werden. Aufgrund der niedrigen Sperrspannung kann der Graben bis in das hochdotierte Halbleitersubstrat 101 hineinragen. Des Weiteren kann eine kurze Kanallänge gewählt werden. Die Isolationsschicht 105 dient als Gateoxid und weist eine geringe Dicke auf, kleiner 15 nm. Dies führt zusammen mit der kurzen Kanallänge zu einem geringen Bodywiderstand. In Verbindung mit niedrigen Sperrschichttemperaturen und geringer dVds/dt, d. h. Änderung der Drain-SourceSpannung nach der Zeit, kann auf einen Source-Bodykontakt verzichtet werden. Das bedeutet die erste Leistungstransistorzelle 100 weist keinen Source-Bodykontakt auf.The first power transistor cell 100 has a low breakdown voltage so that an extra drift zone is not required. In blocking operation, the field can be completely absorbed via the p-body and the highly doped semiconductor substrate. Because of the low reverse voltage, the trench can reach into the highly doped semiconductor substrate 101 protrude. A short channel length can also be selected. The insulation layer 105 serves as gate oxide and has a small thickness, less than 15 nm. This, together with the short channel length, leads to a low body resistance. In conjunction with low junction temperatures and low dVds / dt, ie change in the drain-source voltage over time, there is no need for a source-body contact. The means the first power transistor cell 100 has no source-body contact.

2 zeigt eine zweite Leistungstransistorzelle 200. Die zweite Leistungstransistorzelle 200 umfasst eine erste Metallschicht 207, die als Drainanschluss fungiert. Auf der ersten Metallschicht 207 ist das Halbleitersubstrat 201 angeordnet, das eine erste Dotierstoffkonzentration des ersten Ladungsträgertyps aufweist. Auf dem Halbleitersubstrat 201 ist eine zweite Epitaxieschicht 206 angeordnet, die eine dritte Dotierstoffkonzentration des ersten Ladungsträgertyps aufweist. Auf der zweiten Epitaxieschicht 206 ist eine erste Epitaxieschicht 202 angeordnet, die eine zweite Dotierstoffkonzentration eines zweiten Ladungsträgertyps aufweist. Das bedeutet zwischen dem Halbleitersubstrat 201 und der ersten Epitaxieschicht 202 ist eine zweite Epitaxieschicht 206 angeordnet. Auf der ersten Epitaxieschicht 202 sind Sourcegebiete 203 angeordnet, wobei die Sourcegebiete den ersten Ladungsträgertyp aufweisen. Auf den Sourcegebieten 203 ist eine zweite Metallschicht 208 angeordnet. Die zweite Leistungstransistorzelle 200 weist einen Graben 204 auf, der sich von einer Oberfläche der Sourcegebiete 203 bis in das Halbleitersubstrat 201 erstreckt. Auf der Grabenoberfläche ist eine Isolationsschicht 205 angeordnet. Bei der zweiten Leistungstransistorzelle 200 handelt es sich somit um eine Graben-DMOSFET-Zelle. 2 shows a second power transistor cell 200 . The second power transistor cell 200 comprises a first metal layer 207 that acts as a drain connection. On the first metal layer 207 is the semiconductor substrate 201 arranged, which has a first dopant concentration of the first charge carrier type. On the semiconductor substrate 201 is a second epitaxial layer 206 arranged, which has a third dopant concentration of the first charge carrier type. On the second epitaxial layer 206 is a first epitaxial layer 202 arranged, which has a second dopant concentration of a second charge carrier type. That means between the semiconductor substrate 201 and the first epitaxial layer 202 is a second epitaxial layer 206 arranged. On the first epitaxial layer 202 are source areas 203 arranged, wherein the source regions have the first charge carrier type. In the source areas 203 is a second metal layer 208 arranged. The second power transistor cell 200 shows a ditch 204 on that extends from a surface of the source regions 203 right down to the semiconductor substrate 201 extends. There is an insulation layer on the trench surface 205 arranged. In the second power transistor cell 200 it is therefore a trench DMOSFET cell.

3 zeigt eine dritte Leistungstransistorzelle 300. Die dritte Leistungstransistorzelle 300 umfasst eine erste Metallschicht 307, die als Drainanschluss fungiert. Auf der ersten Metallschicht 307 ist das Halbleitersubstrat 301 angeordnet, das eine erste Dotierstoffkonzentration eines ersten Ladungsträgertyps aufweist. Auf dem Halbleitersubstrat 301 ist eine erste Epitaxieschicht 302 angeordnet, die eine zweite Dotierstoffkonzentration eines zweiten Ladungsträgertyps aufweist. Das bedeutet die erste Epitaxieschicht 302 ist unmittelbar auf dem Halbleitersubstrat 301 angeordnet. Auf einem Teilbereich der ersten Epitaxieschicht 302 ist ein Sourcegebiet 303 angeordnet. Die Leistungstransistorzelle 300 weist einen Gatebereich 309 auf, der von einer Isolationsschicht 305 umgeben ist. Auf der Isolationsschicht 305 ist eine zweite Metallschicht 308 angeordnet. Bei der dritten Leistungstransistorzelle 300 handelt es sich somit um eine planare NMOSFET-Zelle. 3 shows a third power transistor cell 300 . The third power transistor cell 300 comprises a first metal layer 307 that acts as a drain connection. On the first metal layer 307 is the semiconductor substrate 301 arranged, which has a first dopant concentration of a first charge carrier type. On the semiconductor substrate 301 is a first epitaxial layer 302 arranged, which has a second dopant concentration of a second charge carrier type. That means the first epitaxial layer 302 is directly on the semiconductor substrate 301 arranged. On a part of the first epitaxial layer 302 is a source area 303 arranged. The power transistor cell 300 has a gate area 309 on that of a layer of insulation 305 is surrounded. On the insulation layer 305 is a second metal layer 308 arranged. In the third power transistor cell 300 it is therefore a planar NMOSFET cell.

Die dritte Leistungstransistorzelle 300 weist eine niedrige Durchbruchspannung auf, sodass auf eine extra angelegte Driftzone verzichtet wird. Das Feld kann im Sperrbetrieb vollständig über den p-Body und das hochdotierte Halbleitersubstrat aufgenommen werden.The third power transistor cell 300 has a low breakdown voltage so that an extra drift zone is not required. In blocking operation, the field can be completely absorbed via the p-body and the highly doped semiconductor substrate.

4 zeigt eine vierte Leistungstransistorzelle 400. Die vierte Leistungstransistorzelle 400 umfasst eine erste Metallschicht 307, die als Drainanschluss fungiert. Auf der ersten Metallschicht 407 ist das Halbleitersubstrat 401 angeordnet, das eine erste Dotierstoffkonzentration eines ersten Ladungsträgertyps aufweist. Auf einem Bereich der Vorderseite des Halbleitersubstrats 401 ist eine zweite Epitaxieschicht 406 angeordnet, die eine dritte Dotierstoffkonzentration eines ersten Ladungsträgertyps aufweist. Auf einem Bereich der zweiten Epitaxieschicht 406 ist eine erste Epitaxieschicht 402 angeordnet. Auf einem Bereich der ersten Epitaxieschicht 402 ist ein Sourcegebiet 403 angeordnet. Oberhalb des Halbleitersubstrats 401 ist ein Gatebereich 409 angeordnet, der von einer Isolationsschicht 405 umgeben ist. Auf der Isolationsschicht 405 ist eine zweite Metallschicht 408 angeordnet. Bei der vierten Leistungstransistorzelle 400 handelt es sich somit um eine planare DMOSFET-Zelle. 4th Figure 3 shows a fourth power transistor cell 400 . The fourth power transistor cell 400 comprises a first metal layer 307 that acts as a drain connection. On the first metal layer 407 is the semiconductor substrate 401 arranged, which has a first dopant concentration of a first charge carrier type. On an area of the front side of the semiconductor substrate 401 is a second epitaxial layer 406 arranged, which has a third dopant concentration of a first charge carrier type. On an area of the second epitaxial layer 406 is a first epitaxial layer 402 arranged. On an area of the first epitaxial layer 402 is a source area 403 arranged. Above the semiconductor substrate 401 is a gate area 409 arranged by an insulation layer 405 is surrounded. On the insulation layer 405 is a second metal layer 408 arranged. In the fourth power transistor cell 400 it is therefore a planar DMOSFET cell.

Die erste Dotierstoffkonzentration aller vier Leistungstransistorzellen ist größer als die zweite Dotierstoffkonzentration und die dritte Dotierstoffkonzentration. Das bedeutet die vier unterschiedlichen Leistungstransistorzellen weisen ein hochdotiertes n-Halbleitersubstrat auf, auf dem eine erste p-dotierte Epitaxieschicht angeordnet ist. Die Sourcegebiete sind n-dotiert. Die zweite Epitaxieschicht ist n-dotiert.The first dopant concentration of all four power transistor cells is greater than the second dopant concentration and the third dopant concentration. This means that the four different power transistor cells have a highly doped n-type semiconductor substrate on which a first p-doped epitaxial layer is arranged. The source regions are n-doped. The second epitaxial layer is n-doped.

Das Halbleitersubstrat 101, 201, 301 und 401 kann Silizium, Siliziumkarbid oder Galliumnitrid sein.The semiconductor substrate 101 , 201 , 301 and 401 can be silicon, silicon carbide or gallium nitride.

Ein Leistungstransistor umfasst eine Vielzahl von ersten Leistungstransistorzellen 100, zweiten Leistungstransistorzellen 200, dritten Leistungstransitorzellen 300 oder vierten Leistungstransistorzellen 400. Bei allen vier Leistungstransistorzellen bzw. Leistungstransistoren ist die Durchbruchspannung sehr gering. Die Leistungstransistoren können als Schalter in einem Batteriesystem eingesetzt werden. Dazu weist jede Batteriezelle einen erfindungsgemäßen Leistungsschalter auf. Sind die Batteriezellen beispielsweise Lithium-Ionen-Zellen, so weisen diese eine Ladeschlussspannung von 4,2 bzw. 4,35 V auf. Oberhalb dieser Spannung werden die Batteriezellen zerstört. Durch die direkte, induktionsarme Anbindung der Batteriezellen mittels Leistungsschalter an das Batteriesystem und dem kapazitiven Anteil der Batteriezelle selbst sind Spannungsspitzen oberhalb der Ladeschlussspannung gering. Somit ist eine Durchbruchspannung des Leistungstransistors zwischen 5 V und 10 V ausreichend.A power transistor comprises a plurality of first power transistor cells 100 , second power transistor cells 200 , third power transistor cells 300 or fourth power transistor cells 400 . The breakdown voltage is very low in all four power transistor cells or power transistors. The power transistors can be used as switches in a battery system. For this purpose, each battery cell has a circuit breaker according to the invention. If the battery cells are lithium-ion cells, for example, then these have an end-of-charge voltage of 4.2 or 4.35 V. The battery cells are destroyed above this voltage. Due to the direct, low-induction connection of the battery cells to the battery system using a circuit breaker and the capacitive part of the battery cell itself, voltage peaks above the end-of-charge voltage are low. A breakdown voltage of the power transistor between 5 V and 10 V is therefore sufficient.

Durch den Einbauort der Batteriezellen und der Entwärmung bzw. thermischen Kopplung der Batteriezellen, sowie deren aktiven Kühlung auf 40°C - 60°C, reduziert sich die notwendige Sperrschichttemperatur des Leistungstransistors auf einen Bereich < 150°C.Due to the installation location of the battery cells and the cooling or thermal coupling of the battery cells, as well as their active cooling to 40 ° C - 60 ° C, the necessary junction temperature of the power transistor is reduced to a range of <150 ° C.

Wird der Leistungstransistor als Batterieschalter verwendet, so wird er in der Regel in einem nicht getakteten Betrieb betrieben. Das bedeutet das Schalten erfolgt zustandsabhängig. Daher kann der Leistungstransistor hohe Eingangskapazitäten und hohe Ausgangskapazitäten aufweisen. Des Weiteren ist eine erhöhte Avalanchefestigkeit nicht notwendig und ein optimierter Linearbereich ebenso wenig.If the power transistor is used as a battery switch, it is usually operated in non-clocked mode. That means the switching is state-dependent. Therefore, the power transistor can have high input capacitances and high output capacitances. Furthermore, an increased avalanche resistance is not necessary, and neither is an optimized linear range.

Durch die niedrige Durchbruchspannung und die Verwendung des Schalters bei niedrigen Schaltfrequenzen, d. h. < 1 kHz kann das Gateoxid relativ dünn ausgestaltet sein, z. B. 13 nm. Dadurch kann eine hohe p-Body Dotierung bei fester thermischer Gate-Sourcespannung gewählt werden. Dies führt in Verbindung mit einer kurzen Kanallänge zu einem geringen Bodywiderstand. Wird der Schalter bei niedrigen Temperaturen betrieben kann auf einen Source-Body-Kontakt verzichtet werden. Somit reduziert sich die Komplexität des Leistungstransistors und der Bauraumbedarf ist aufgrund einer geringen Mesaweite bzw. eines reduzierten Pitches gering.Due to the low breakdown voltage and the use of the switch at low switching frequencies, i. H. <1 kHz, the gate oxide can be made relatively thin, e.g. B. 13 nm. This allows a high p-body doping with a fixed thermal gate-source voltage can be selected. In connection with a short canal length, this leads to a low body resistance. If the switch is operated at low temperatures, there is no need for a source-body contact. This reduces the complexity of the power transistor and the installation space requirement is low due to a small mesa or a reduced pitch.

Claims (10)

Leistungstransistorzelle (100) mit einem Halbleitersubstrat (101), das eine Vorderseite und eine Rückseite aufweist, wobei die Vorderseite der Rückseite gegenüberliegt, wobei das Halbleitersubstrat (101) eine erste Dotierstoffkonzentration eines ersten Ladungsträgertyps aufweist, und eine erste Epitaxieschicht (102) auf der Vorderseite des Halbleitersubstrats (101) angeordnet ist, wobei die erste Epitaxieschicht (102) eine zweite Dotierstoffkonzentration eines zweiten Ladungsträgertyps aufweist, wobei auf der ersten Epitaxieschicht (102) Sourcegebiete (103) angeordnet sind und wobei auf der Rückseite eine Metallschicht (107) angeordnet ist, die als Drainanschluss fungiert, dadurch gekennzeichnet, dass im Betrieb der Leistungstransistorzelle (100) ein vertikaler Strom vom Drainanschluss über das Halbleitersubstrat (101) über ein in der ersten Epitaxieschicht (102) entstehendes Kanalgebiet zu den Sourcegebieten (103) fließt.Power transistor cell (100) having a semiconductor substrate (101) which has a front side and a rear side, the front side being opposite to the rear side, the semiconductor substrate (101) having a first dopant concentration of a first charge carrier type, and a first epitaxial layer (102) on the front side of the semiconductor substrate (101) is arranged, the first epitaxial layer (102) having a second dopant concentration of a second charge carrier type, source regions (103) being arranged on the first epitaxial layer (102) and a metal layer (107) being arranged on the rear side, which functions as a drain connection, characterized in that when the power transistor cell (100) is in operation, a vertical current flows from the drain connection via the semiconductor substrate (101) via a channel region formed in the first epitaxial layer (102) to the source regions (103). Leistungstransistorzelle (100) nach Anspruch 1, dadurch gekennzeichnet, dass eine zweite Epitaxieschicht (106) zwischen der Vorderseite des Halbleitersubstrats (101) und der ersten Epitaxieschicht (102) angeordnet ist, wobei die zweite Epitaxieschicht (102) eine dritte Dotierstoffkonzentration des ersten Leitungsträgertyps aufweist, wobei die dritte Dotierstoffkonzentration geringer ist als die erste Dotierstoffkonzentration.Power transistor cell (100) according to Claim 1 , characterized in that a second epitaxial layer (106) is arranged between the front side of the semiconductor substrate (101) and the first epitaxial layer (102), the second epitaxial layer (102) having a third dopant concentration of the first conduction carrier type, the third dopant concentration being lower than the first dopant concentration. Leistungstransistorzelle (100) nach Anspruch 1, dadurch gekennzeichnet, dass die erste Epitaxieschicht (102) unmittelbar auf der Vorderseite des Halbleitersubstrats (101) angeordnet ist.Power transistor cell (100) according to Claim 1 , characterized in that the first epitaxial layer (102) is arranged directly on the front side of the semiconductor substrate (101). Leistungstransistorzelle (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Graben (104) von einer Oberfläche der Sourcegebiete (103) bis in das Halbleitersubstrat (101) reicht, wobei eine Grabenoberfläche des Grabens (104) eine Isolationsschicht (105) aufweist und der Graben (104) mindestens teilweise mit einem Halbleitermaterial, das den ersten Ladungsträgertyp aufweist, verfüllt ist.Power transistor cell (100) according to one of the preceding claims, characterized in that a trench (104) extends from a surface of the source regions (103) into the semiconductor substrate (101), a trench surface of the trench (104) having an insulation layer (105) and the trench (104) is at least partially filled with a semiconductor material that has the first charge carrier type. Leistungstransistorzelle (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der erste Ladungsträgertyp n-leitend und der zweite Ladungsträgertyp p-leitend ist.Power transistor cell (100) according to one of the preceding claims, characterized in that the first type of charge carrier is n-conductive and the second type of charge carrier is p-conductive. Leistungstransistorzelle (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Dotierstoffkonzentration höher ist als die zweite Dotierstoffkonzentration .Power transistor cell (100) according to one of the preceding claims, characterized in that the first dopant concentration is higher than the second dopant concentration. Leistungstransistorzelle (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Dotierstoffkonzentration derart hoch ist, dass das Halbleitersubstrat (101) entartet ist.Power transistor cell (100) according to one of the preceding claims, characterized in that the first dopant concentration is so high that the semiconductor substrate (101) is degenerate. Leistungstransistorzelle (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitersubstrat (101) Silizium, Siliziumkarbid oder Galliumnitrid umfasst.Power transistor cell (100) according to one of the preceding claims, characterized in that the semiconductor substrate (101) comprises silicon, silicon carbide or gallium nitride. Leistungstransistor mit einer Vielzahl von Leistungstransistorzellen (100) nach einem der Ansprüche 1 bis 8.Power transistor with a plurality of power transistor cells (100) according to one of the Claims 1 to 8th . Batteriesystem mit einer Vielzahl von Batteriezellen, wobei jede Batteriezelle einen Leistungstransistor nach Anspruch 9 aufweist.Battery system with a plurality of battery cells, each battery cell having a power transistor Claim 9 having.
DE102019204100.0A 2019-03-26 2019-03-26 Power transistor cell for battery systems Pending DE102019204100A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019204100.0A DE102019204100A1 (en) 2019-03-26 2019-03-26 Power transistor cell for battery systems
PCT/EP2020/056762 WO2020193169A1 (en) 2019-03-26 2020-03-13 Power transistor cell for battery systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019204100.0A DE102019204100A1 (en) 2019-03-26 2019-03-26 Power transistor cell for battery systems

Publications (1)

Publication Number Publication Date
DE102019204100A1 true DE102019204100A1 (en) 2020-10-01

Family

ID=69846081

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019204100.0A Pending DE102019204100A1 (en) 2019-03-26 2019-03-26 Power transistor cell for battery systems

Country Status (2)

Country Link
DE (1) DE102019204100A1 (en)
WO (1) WO2020193169A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005035153A1 (en) * 2005-07-27 2007-02-01 Infineon Technologies Austria Ag Semiconductor component e.g. power transistor, has drift zone, and drift control zone made of semiconductor material and arranged adjacent to drift zone in body, where accumulation dielectric is arranged between zones

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366495A (en) * 1979-08-06 1982-12-28 Rca Corporation Vertical MOSFET with reduced turn-on resistance
JPS5742164A (en) * 1980-08-27 1982-03-09 Hitachi Ltd Semiconductor device
JP3217690B2 (en) * 1996-03-22 2001-10-09 株式会社東芝 Method for manufacturing semiconductor device
JP4440188B2 (en) * 2005-01-19 2010-03-24 パナソニック株式会社 Manufacturing method of semiconductor device
US9466711B2 (en) * 2008-01-29 2016-10-11 Fuji Electric Co., Ltd. Semiconductor device
JP6530361B2 (en) * 2016-10-07 2019-06-12 トヨタ自動車株式会社 Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005035153A1 (en) * 2005-07-27 2007-02-01 Infineon Technologies Austria Ag Semiconductor component e.g. power transistor, has drift zone, and drift control zone made of semiconductor material and arranged adjacent to drift zone in body, where accumulation dielectric is arranged between zones

Also Published As

Publication number Publication date
WO2020193169A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
DE112008003787B4 (en) Semiconductor device
DE102013205153B4 (en) SEMICONDUCTOR ARRANGEMENT WITH A POWER TRANSISTOR AND A HIGH VOLTAGE COMPONENT INTEGRATED IN A COMMON SEMICONDUCTOR BODY
DE102010039258B4 (en) Transistor device with reduced short-circuit current
DE102007018631B4 (en) Semiconductor device with compensation zones and discharge structures for the compensation zones
DE102010036501B4 (en) Semiconductor device with a floating semiconductor zone and integrated circuit
DE102014111360B4 (en) SEMICONDUCTOR COMPONENT AND ELECTRONIC CIRCUIT FOR SWITCHING HIGH VOLTAGES
DE102007019561B4 (en) Semiconductor device and manufacturing method thereof
DE102013112831B4 (en) Charge compensation semiconductor component
DE102014109859B4 (en) SEMICONDUCTOR DEVICES WITH A FIELD ELECTRODE, SYNCHRONOUS RECTIFICATION DEVICE AND POWER SUPPLY
DE102010011258A1 (en) Semiconductor device and method for manufacturing the same
DE102008063208A1 (en) Semiconductor device, method for operating a semiconductor device and method for producing a semiconductor device
DE112018000992T5 (en) Silicon carbide semiconductor device and power converter
DE102007037858A1 (en) Semiconductor device with improved dynamic behavior
DE10214151A1 (en) Semiconducting component with increased breakdown voltage in edge region has shorter distance from edge cell trench to that of adjacent cell than between trenches of cells in cell field
DE102014101239A1 (en) BIPOLAR SEMICONDUCTOR SWITCH AND A MANUFACTURING METHOD THEREFOR
DE102013107379A1 (en) Integrated semiconductor device and bridge circuit with the integrated semiconductor device
DE102018115110B3 (en) SILICON CARBIDE SEMICONDUCTOR DEVICE
DE102014110006A1 (en) Charge compensation semiconductor devices
DE102017201147A1 (en) Semiconductor device
DE112005003720T5 (en) SOI trench lateral IGBT
DE102012216909A1 (en) Semiconductor device with lateral element
DE112018006450T5 (en) SILICON CARBIDE SEMI-CONDUCTOR ARRANGEMENT AND POWER CONVERTER
DE19918198B4 (en) Structure of a P-channel trench MOSFET
DE102018132111A1 (en) Silicon carbide semiconductor device and method for its manufacture, power conversion device, automobile and rail vehicle
DE112018006467B4 (en) SILICON CARBIDE SEMICONDUCTOR ARRANGEMENT AND POWER CONVERTER

Legal Events

Date Code Title Description
R163 Identified publications notified