DE102019117602B3 - Silicon wafer composite, geometry standard and method for producing a micro component - Google Patents

Silicon wafer composite, geometry standard and method for producing a micro component Download PDF

Info

Publication number
DE102019117602B3
DE102019117602B3 DE102019117602.6A DE102019117602A DE102019117602B3 DE 102019117602 B3 DE102019117602 B3 DE 102019117602B3 DE 102019117602 A DE102019117602 A DE 102019117602A DE 102019117602 B3 DE102019117602 B3 DE 102019117602B3
Authority
DE
Germany
Prior art keywords
silicon wafer
nanometers
geometry
material measure
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019117602.6A
Other languages
German (de)
Inventor
Sebastian Bütefisch
Thomas Weimann
Thomas Ahbe
Michelle Weinert
Peter Hinze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bundesministerium fuer Wirtschaft und Energie
Original Assignee
Bundesministerium fuer Wirtschaft und Energie
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bundesministerium fuer Wirtschaft und Energie filed Critical Bundesministerium fuer Wirtschaft und Energie
Priority to DE102019117602.6A priority Critical patent/DE102019117602B3/en
Application granted granted Critical
Publication of DE102019117602B3 publication Critical patent/DE102019117602B3/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00563—Avoid or control over-etching
    • B81C1/00571—Avoid or control under-cutting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01Q—SCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q40/00—Calibration, e.g. of probes
    • G01Q40/02—Calibration standards and methods of fabrication thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0135—Controlling etch progression
    • B81C2201/014—Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Die Erfindung betrifft ein Siliziumwaferverbund (10) aus(a) einem (110)-Siliziumwafer (12) und(b) einem (111)-Siliziumwafer (14), der an den (110)-Siliziumwafer angebondet ist.The invention relates to a silicon wafer composite (10) comprising (a) a (110) silicon wafer (12) and (b) a (111) silicon wafer (14) which is bonded to the (110) silicon wafer.

Description

Die Erfindung betrifft ein Geometrie-Normal sowie ein Verfahren zum Herstellen eines Mikrobauteils.The invention relates to a geometry standard and a method for producing a micro component.

Geometrie-Normale werden als Verkörperungen von geometrischen Eigenschafen eines Körpers verwendet. Beispielweise verkörpern Geometrie-Normale Kantenverrundungen oder Stegbreiten in einem optischen Gitter. Beispielsweise werden Geometrie-Normale beim Kalibrieren von Rasterkraftmikroskopen eingesetzt. Um eine möglichst hohe Genauigkeit zu erreichen, sollte das Geometrie-Normal Kanten mit möglichst geringen Kantenradien und bekannten Abmessungen haben. Es ist zudem vorteilhaft, wenn die Flächen, die als Referenzflächen des Geometrie-Normals dienen, eine möglichst geringe Rauheit haben. Diese Ziele sind bei kleinen Geometrie-Normalen nur schwer erreichbar.Geometry normals are used as embodiments of the geometric properties of a body. For example, geometry-normalized edge rounding or web widths embody in an optical grating. For example, geometry standards are used when calibrating atomic force microscopes. In order to achieve the highest possible accuracy, the geometry standard should have edges with the smallest possible edge radii and known dimensions. It is also advantageous if the surfaces that serve as reference surfaces of the geometry standard have the lowest possible roughness. These goals are difficult to achieve with small geometry standards.

Es ist möglich, Geometrie-Normale auf Basis von sogenannten SOI (silicon on insulator)-Wafern herzustellen. Derartige SOI-Wafer werden dadurch hergestellt, dass auf einem Siliziumwafer eine Oxidschicht erzeugt wird. Dann wird auf diese Oxidschicht ein weiterer Wafer aufgebracht. Wird nun eine Ausnehmung in den so entstandenen Siliziumwaferverbund hineingeätzt, so bilden sich glatte Seitenwände der Ausnehmungen.It is possible to produce geometry standards based on so-called SOI (silicon on insulator) wafers. Such SOI wafers are produced by producing an oxide layer on a silicon wafer. Then another wafer is applied to this oxide layer. If a recess is now etched into the silicon wafer composite formed in this way, smooth side walls of the recesses are formed.

Am Boden der Ausnehmungen bilden sich sogenannte Unterätzungen. Der Grund dafür ist, dass der Materialabtrag in Ätzrichtung über die Ätzfront inhomogen erfolgt. Manche Bereiche der Ätzfront erreichen damit die Oxidschicht früher als andere. Es hat sich herausgestellt, dass das Ätzen noch eine vergleichsweise lange Zeit weiter durchgeführt werden muss, selbst wenn die Ätzfront bereits lokal die Oxidschicht erreicht hat. Da die Ätzfront nur noch lokal weiter fortschreitet, kommt es zu einem Ätzfortschritt in Ätzrichtung, aber auch in seitliche Richtung in die Oxidschicht. Die Kante zwischen den Seitenflächen der Ausnehmung und dem Boden hat daher eine nach außen gewölbte Sicke geometrisch unbestimmter Form. Das ist beispielsweise für die Kalibrierung von Cantilevern für Rasterkraftmikroskope unerwünscht.So-called undercuts form on the bottom of the recesses. The reason for this is that the material is removed inhomogeneously in the etching direction via the etching front. Some areas of the etching front thus reach the oxide layer earlier than others. It has been found that the etching has to be carried out for a comparatively long time, even if the etching front has already reached the oxide layer locally. Since the etching front only progresses locally, there is an etching progress in the etching direction, but also in the lateral direction into the oxide layer. The edge between the side surfaces of the recess and the floor therefore has an outwardly curved bead of geometrically undefined shape. This is undesirable, for example, for the calibration of cantilevers for atomic force microscopes.

Das Strukturieren von Halbleiterchips auf Siliziumbasis ist eine etablierte Technik, die beispielsweise in der US 2003/012925 A1 und der US 2004/113185 A1 beschrieben ist.The structuring of silicon-based semiconductor chips is an established technique that is used, for example, in US 2003/012925 A1 and the US 2004/113185 A1 is described.

Der Erfindung liegt die Aufgabe zugrunde, Nachteile im Stand der Technik zu vermindern.The invention has for its object to reduce disadvantages in the prior art.

Die Erfindung löst das Problem durch ein Geometrie-Normal mit den Merkmalen von Anspruch 1 und ein Geometrie-Normal mit den Merkmalen von Anspruch 6.The invention solves the problem by means of a geometry normal with the features of claim 1 and a geometry normal with the features of claim 6.

Gemäß einem zweiten Aspekt löst die Erfindung das Problem durch ein Verfahren zum Herstellen eines Mikrobauteils mit den Merkmalen von Anspruch 7.According to a second aspect, the invention solves the problem by a method for producing a micro component with the features of claim 7.

Vorteilhaft an der Erfindung ist, dass eine Ausnehmung herstellbar ist, deren Kante zwischen einer Seitenwand und dem Boden eine geringe Kantenverrundung hat. Der Grund ist, dass der (111)-Siliziumwafer eine Ätzstoppschicht darstellt. Anders als bei der Verwendung eines SOI-Wafers kommt es aber zu keiner Unterätzung, weil die (111)-Ebene sowohl in Ätzrichtung als auch in seitliche Richtung ein Weiterätzen verhindert. Bei einem SOI-Wafer wird auch die Oxidschicht vom Ätzmedium angegriffen, das kann bei Verwendung eines (111)-Siliziumwafers nicht passieren.An advantage of the invention is that a recess can be produced, the edge of which has a slight rounded edge between a side wall and the bottom. The reason is that the (111) silicon wafer is an etch stop layer. In contrast to the use of an SOI wafer, there is no undercutting because the (111) plane prevents further etching both in the etching direction and in the lateral direction. In the case of a SOI wafer, the oxide layer is also attacked by the etching medium, which cannot happen when using a (111) silicon wafer.

Im Rahmen der vorliegenden Beschreibung wird unter dem Merkmal, dass der (110)-Siliziumwafer an den anderen Siliziumwafer angebondet ist, insbesondere verstanden, dass keine Zwischenschicht zwischen den beiden Wafern existiert.In the context of the present description, the feature that the (110) silicon wafer is bonded to the other silicon wafer means in particular that there is no intermediate layer between the two wafers.

Insbesondere werden die beiden Siliziumwafer durch Waferbonden miteinander verbunden, beispielsweise sogenannte direktes Waferbonden. Dazu werden zunächst die miteinander zu verbindenden Oberflächen der jeweiligen Siliziumwafer aktiviert, beispielsweise durch Plasmaätzen oder durch eine Mischung aus Schwefelsäure und Wasserstoffperoxid. Danach werden die Siliziumwafer lokal miteinander in Kontakt gebracht, sodass diese sich verbinden. Die Verbindungsstelle breitet sich über die gesamte Verbindungsfläche zwischen den beiden Wafern aus. In einem nachfolgenden Schritt werden die beiden miteinander vorverbundenen Wafer bei 1000 ±100 °C fest miteinander verbunden.In particular, the two silicon wafers are connected to one another by wafer bonding, for example so-called direct wafer bonding. For this purpose, the surfaces of the respective silicon wafers to be joined are first activated, for example by plasma etching or by a mixture of sulfuric acid and hydrogen peroxide. The silicon wafers are then brought into contact locally so that they bond. The connection point spreads over the entire connection area between the two wafers. In a subsequent step, the two pre-bonded wafers are firmly bonded together at 1000 ± 100 ° C.

Es ist auch möglich, die beiden Siliziumwafer durch eutektisches Bonden, Glas-Frit-Bonden oder adhäsives Bonden miteinander zu verbinden, wenn zum Ätzen der Ausnehmung ein Medium verwendet wird, das das Material der entsprechenden Zwischenschicht nicht zu ätzen vermag.It is also possible to connect the two silicon wafers to one another by eutectic bonding, glass frit bonding or adhesive bonding if a medium is used to etch the recess which is not capable of etching the material of the corresponding intermediate layer.

Unter einem Geometrie-Normal wird eine Maßverkörperung für eine geometrische Größe verstanden. Jedes Normal besitzt einen Kalibrierschein, in dem die Eigenschaften der Maßverkörperung beschrieben sind.A geometry standard is understood to be a material measure for a geometric variable. Every standard has a calibration certificate, in which the properties of the material measure are described.

Werden ein (100)-Siliziumwafer und ein (111)-Siliziumwafer, der an den (100)-Siliziumwafer angebondet ist, verwendet bildet sich eine Ausnehmung, deren Seitenfläche nicht senkrecht zum Boden verläuft, was in der Regel weniger erwünscht ist.If a (100) silicon wafer and a (111) silicon wafer which is bonded to the (100) silicon wafer are used, a recess is formed whose side surface is not perpendicular to the floor, which is generally less desirable.

Vorzugsweise hat der (110)-Siliziumwafer eine Dicke von höchstens 300 Nanometer. Geometrie-Normale und andere Strukturen mit einer so geringen Schichtdicke des obersten Siliziumwafers sind besonders empfindlich gegen Unterätzungen. Die Erfindung hat daher in Bezug auf solche Strukturen besonders große Vorteile. The (110) silicon wafer preferably has a thickness of at most 300 nanometers. Geometry normals and other structures with such a thin layer thickness of the uppermost silicon wafer are particularly sensitive to undercuts. The invention therefore has particularly great advantages with regard to such structures.

Der Boden der Ausnehmung eines erfindungsgemäßen Geometrie-Normals hat vorzugsweise eine Rauheit von höchstens 5 Nanometer. Die Rauheit wird durch die Mittenrauheit Ra gemessen.The bottom of the recess of a geometry standard according to the invention preferably has a roughness of at most 5 nanometers. The roughness is measured by the center roughness R a .

Alternativ oder zusätzlich erstreckt sich der Boden der Ausnehmung parallel zu einer Oberfläche des (110)-Siliziumwafers. Es ergibt sich so eine konstante Tiefe der Ausnehmung, was für ein Geometrie-Normal günstig ist.Alternatively or additionally, the bottom of the recess extends parallel to a surface of the (110) silicon wafer. This results in a constant depth of the recess, which is favorable for a geometry standard.

Vorzugsweise hat zumindest eine Oberkante zwischen einer Seitenwand der Ausnehmung und einer Oberfläche des (110)-Siliziumwafers einen Kantenradius von höchstens 20 Nanometer, höchstens 10 Nanometer. Erreichbar sind Kantenradien von wenigen Nanometern. Vorzugseise beträgt da der Kantenradius zumindest 0,5 Nanometer. Derartige kleine Kantenradien sind mit dem oben beschriebenen Siliziumwaferverbund durch Ätzen erreichbar.Preferably, at least one upper edge between a side wall of the recess and a surface of the (110) silicon wafer has an edge radius of at most 20 nanometers, at most 10 nanometers. Edge radii of a few nanometers can be reached. The edge radius is preferably at least 0.5 nanometers. Such small edge radii can be achieved by etching with the silicon wafer composite described above.

Günstig ist es, wenn zumindest eine Unterkante zwischen der Seitenwand der Ausnehmungen und dem Boden der Ausnehmungen einen Kantenradius von höchstens 20 Nanometer, insbesondere höchstens 10 Nanometer, hat. Es ist mit Methoden nach dem Stand der Technik nicht möglich, einen derartig kleinen Kantenradius zu erreichen, da es zu dem oben beschriebenen Effekt des Unterätzens kommt. Durch die erfindungsgemäße Verwendung des Siliziumwaferverbunds zum Herstellen des Geometrie-Normals sind so kleine Kantenradien auch an der Unterkante der Ausnehmungen erreichbar. In der Regel ist der Kantenradius größer als 1 Nanometer.It is favorable if at least one lower edge between the side wall of the recesses and the bottom of the recesses has an edge radius of at most 20 nanometers, in particular at most 10 nanometers. It is not possible with methods according to the prior art to achieve such a small edge radius since the under-etching effect described above occurs. By using the silicon wafer composite according to the invention to produce the geometry standard, small edge radii can also be achieved on the lower edge of the recesses. As a rule, the edge radius is greater than 1 nanometer.

Vorzugsweise hat ein Unterkantenbereich der Seitenwand eine Unterätzungstiefe von höchstens 20 Nanometer, insbesondere höchstens 10 Nanometer. Die Unterätzungstiefe ist der Abstand zwischen der Ausgleichsebene durch diese Seitenwand einerseits und dem äußersten Punkt des Unterkantenbereichs andererseits. Der Unterkantenbereich ist der Bereich in einer Umgebung der Unterkante der Ausnehmung, der eine Unterätzung zeigt.A lower edge region of the side wall preferably has an undercut depth of at most 20 nanometers, in particular at most 10 nanometers. The undercut depth is the distance between the compensation plane through this side wall on the one hand and the outermost point of the lower edge area on the other hand. The lower edge area is the area in a vicinity of the lower edge of the recess that shows an undercut.

Das Geometrie-Normal umfasst vorzugsweise eine Mehrzahl an Stegen, die nebeneinander angeordnet sind und von denen zumindest einer eine Stegbreite von höchstens 200 Nanometer hat. Vorzugsweise haben alle Stege die gleiche Stegbreite und/oder Steghöhe. Derartig schmale Stege sind mit Verfahren nach dem Stand der Technik nicht herstellbar, da die oben beschriebenen Unterätzungen dazu führen, dass die Struktur kollabiert. Die Verwendung des Siliziumwaferverbunds ermöglicht, wie oben beschrieben, ein zumindest im Wesentlichen unterätzungsfreies Herstellen von Strukturen mit einer sehr kleinen Stegbreite.The geometry standard preferably comprises a plurality of webs which are arranged next to one another and at least one of which has a web width of at most 200 nanometers. All of the webs preferably have the same web width and / or web height. Such narrow webs cannot be produced using methods according to the prior art, since the undercuts described above lead to the structure collapsing. As described above, the use of the silicon wafer composite enables structures with a very small web width to be produced, at least essentially without being undercut.

Günstig ist es, wenn ein Steghöhe zumindest eines Stegs höchstens 500 Nanometer, insbesondere höchstens 200 Nanometer, beträgt. Eine derartige Steghöhe führt, insbesondere in Kombination mit einer geringen Stegbreite wie oben beschrieben, zu einer mechanisch anfälligen Struktur, die mit Verfahren aus dem Stand der Technik herstellbar sind.It is expedient if a web height of at least one web is at most 500 nanometers, in particular at most 200 nanometers. Such a web height, in particular in combination with a small web width as described above, leads to a mechanically susceptible structure which can be produced using methods from the prior art.

Gemäß einer bevorzugten Ausführungsform bilden die Stege des Geometrie-Normal ein äquidistantes Gitter. Günstig ist es, wenn ein Verhältnis aus Stegbreite zum lichten Abstand zweiter benachbarter Stege zwischen 0,8 und 1,2 beträgt. Derartige Geometrie-Normale werden beispielsweise für die Kalibrierung von optischen Messgeräten benötigt. Wichtig ist, dass diese eine möglichst geringe Kantenverrundung haben, was mit dem erfindungsgemäßen Verfahren erreichbar ist.According to a preferred embodiment, the webs of the geometry normal form an equidistant grid. It is favorable if a ratio of the web width to the clear distance between two adjacent webs is between 0.8 and 1.2. Geometry standards of this type are required, for example, for the calibration of optical measuring devices. It is important that these have as little edge rounding as possible, which can be achieved with the method according to the invention.

Ein erfindungsgemäßes Verfahren umfasst vorzugsweise die Schritte eines Oxidierens der Oberfläche des (110)-Siliziumwafers, sodass eine Oxidschicht entsteht, und des Abätzen dieser Oxidschicht. Diese Schritte werden vorzugsweise vor dem Aufbringen der Maskierschicht und damit dem Durchführen des Verfahrens gemäß dem unabhängigen Verfahrensanspruch durchgeführt. Auf diese Weise kann die Dicke des (110)-Siliziumwafers prozesssicher auf geringe Dicken eingestellt werden.A method according to the invention preferably comprises the steps of oxidizing the surface of the (110) silicon wafer, so that an oxide layer is formed, and etching off this oxide layer. These steps are preferably carried out before the masking layer is applied and thus the method is carried out in accordance with the independent method claim. In this way, the thickness of the (110) silicon wafer can be reliably set to small thicknesses.

Vorzugsweise werden die Schritte so und/oder so oft durchgeführt, dass der (110)-Siliziumwafer eine Dicke von höchstens 500 Nanometer, insbesondere höchstens 200 Nanometer hat.The steps are preferably carried out so and / or so often that the (110) silicon wafer has a thickness of at most 500 nanometers, in particular at most 200 nanometers.

Im Folgenden wird die Erfindung anhand der beigefügten Zeichnungen näher erläutert. Dabei zeigt

  • 1 in den 1a bis 1 d schematisch ein erfindungsgemäßes Verfahren an einem Siliziumwaferverbund zum Herstellen eines erfindungsgemäßen Geometrie-Normals und in 1e einen schematischen Vergleich eines Geometrie-Normals nach Herstellung nach einem Verfahren gemäß dem Stand der Technik (links) und gemäß dem erfindungsgemäßen Verfahren (rechts),
  • 2a zeigt eine weitere Ausführungsform eines erfindungsgemäßen Geometrie-Normals in Form eines Gitter-Normals und die
  • 2b, 2c, 2d zeigen schematisch Schritte einer bevorzugten Ausführungsform eines erfindungsgemäßen Verfahrens.
The invention is explained in more detail below with reference to the accompanying drawings. It shows
  • 1 in the 1a to 1 d schematically shows a method according to the invention on a silicon wafer composite for producing a geometry standard according to the invention and in 1e a schematic comparison of a geometry standard after production by a method according to the prior art (left) and according to the inventive method (right),
  • 2a shows a further embodiment of a geometry standard according to the invention in the form of a grid normal and the
  • 2 B , 2c , 2d schematically show steps of a preferred embodiment of a method according to the invention.

Die 1a bis 1d zeigen einen Siliziumwaferverbund 10 aus einem (110)-Siliziumwafer 12, der an einen (111)-Siliziumwafer 14 per Waferbonden angebondet ist. Zwischen den beiden Siliziumwafern 12, 14 existiert keine Zwischenschicht. In 1a eingezeichnet ist zudem eine Maskierschicht 16, die auf dem Siliziumwaferverbund 10 vorhanden sein kann, nicht aber sein muss.The 1a to 1d show a silicon wafer composite 10th from a (110) silicon wafer 12th , which is bonded to a (111) silicon wafer 14 by wafer bonding. Between the two silicon wafers 12th , 14 there is no intermediate layer. In 1a a masking layer is also shown 16 that on the silicon wafer composite 10th can be present, but need not be.

1a zeigt den ersten Schritt zum Herstellen eines erfindungsgemäßen Geometrie-Normals. Zunächst wird die Maskierschicht 16 auf den Siliziumwaferverbund 12 aufgebracht. 1a shows the first step for producing a geometry standard according to the invention. First, the masking layer 16 on the silicon wafer composite 12th upset.

1b zeigt den zweiten Schritt, bei dem der (110)-Siliziumwafer 12 anisotrop geätzt wird. Das erfolgt beispielsweise mittels Kalilauge. 1b shows the second step in which the (110) silicon wafer 12th is etched anisotropically. This is done, for example, with potassium hydroxide solution.

1c zeigt den Zustand nach dem Ende des Ätzens. Die Ätzfront stoppt an der Oberfläche des (110)-Siliziumwafers 12. 1c shows the state after the end of the etching. The etch front stops at the surface of the (110) silicon wafer 12th .

1d zeigt den Zustand nach dem Entfernen der Maskierschicht 16, sodass ein erfindungsgemäßes Geometrie-Normal 18 entstanden ist. 1d shows the state after removal of the masking layer 16 , so that a geometry normal according to the invention 18th arose.

1e zeigt links ein Geometrie-Normal 18, das nach einem Verfahren gemäß den Stand der Technik hergestellt wird. Es ist zu erkennen, dass es zu einer Unterätzung 20 kommt, die eine Unterätzungstiefe U hat. Die Unterätzungstiefe U wird bestimmt als Abstand zwischen einer Ebene E, entlang der sich eine Seitenwand 22.1 einer Ausnehmung 24 erstreckt, sowie dem von der Ausnehmung 24 zuäußerst liegenden Punkt der Seitenwand 22. Die Ausnehmung 24 ist durch anisotropes Ätzen wie in den 1a bis 1d erläutert, entstanden. 1e shows a geometry normal on the left 18th which is produced by a method according to the prior art. It can be seen that there is an undercut 20 comes that is an undercut depth U Has. The depth of undercut U is determined as the distance between a plane E along which there is a side wall 22.1 a recess 24th extends, as well as that of the recess 24th outermost point of the side wall 22 . The recess 24th is by anisotropic etching as in the 1a to 1d explained, emerged.

Im rechten Teilbild von 1e ist ein Geometrie-Normal 18 gezeigt, das mit dem geschilderten Verfahren hergestellt wurde. Es ist zu erkennen, dass es zu keiner Unterätzung kommt. In the right part of 1e is a geometry normal 18th shown, which was produced with the described method. It can be seen that there is no undercutting.

1e zeigt im rechten Teilbild, dass eine Oberkante 30 zwischen der Seitenwand 22 und der Ausnehmung 24 und einer Oberfläche 32 des (110)-Siliziumwafers 12 einen sehr kleinen Kantenradius K30 haben kann. Kantenradien bis zu K = 4 Nanometer sind erreichbar. 1e shows in the right part of the picture that an upper edge 30th between the side wall 22 and the recess 24th and a surface 32 of the (110) silicon wafer 12th can have a very small edge radius K 30 . Edge radii up to K = 4 nanometers can be achieved.

2a zeigt eine weitere Ausführungsform eines Geometrie-Normals 18, das eine Mehrzahl an Stegen 26.i (i = 1, 2, ... N) aufweist. Jeder Steg hat eine Stegbreite B und eine Steghöhe H. Im vorliegenden Fall beträgt die Steghöhe H = 200 Nanometer. Die Stegbreite B beträgt B = 220 Nanometer. Ein lichter Abstand A zwischen zwei benachbarten Stegen beträgt im vorliegenden Fall A = 220 Nanometer. Ein Verhältnis V = B/A beträgt damit V = 1. 2a shows a further embodiment of a geometry standard 18th that a plurality of webs 26.i (i = 1, 2, ... N). Each web has a web width B and a bridge height H . In the present case, the web height is H = 200 nanometers. The web width B is B = 220 nanometers. A clear distance A between two adjacent webs in the present case A = 220 nanometers. A relationship V = B / A is thus V = 1.

Die 2b, 2c und 2c zeigen, wie eine Dicke d des (110)-Siliziumwafers 12 vermindert werden kann. Wie 2c zeigt, wird dazu zunächst eine Oxidschicht 28 auf dem (110)-Siliziumwafer 12 gebildet. Dadurch wandelt sich ein Teil des Siliziums des (110)-Siliziumwafers 12 in Siliziumoxid um. In einem nachfolgenden Schritt wird diese Oxidschicht beispielsweise mittels Flusssäure abgeätzt, sodass ein (110)-Siliziumwafer 12 entsteht, der eine kleinere Dicke d hat. Die genannten Schritte können mehrfach wiederholt werden, bis eine vorgegebene Soll-Dicke dsoll erreicht ist.The 2 B , 2c and 2c show how a fat one d of the (110) silicon wafer 12th can be reduced. How 2c shows, first an oxide layer 28 on the (110) silicon wafer 12th educated. This changes part of the silicon of the (110) silicon wafer 12th in silicon oxide. In a subsequent step, this oxide layer is etched off using, for example, hydrofluoric acid, so that a (110) silicon wafer 12th arises of a smaller thickness d Has. The steps mentioned can be repeated several times until a predetermined target thickness d target is reached.

Eine Unterkante 34 zwischen der Seitenwand 22 und einem Boden 36 der Ausnehmung 24 hat einen Kantenradius K34, der in der Regel zwischen K34 = 1 nm und K34 = 9 nm liegt.A bottom edge 34 between the side wall 22 and a floor 36 the recess 24th has an edge radius K 34 , which is usually between K 34 = 1 nm and K34 = 9 nm.

BezugszeichenlisteReference list

1010th
SiliziumwaferverbundSilicon wafer composite
1212th
(110)-Siliziumwafer(110) silicon wafers
1414
(111)-Siliziumwafer(111) silicon wafers
1616
MaskierschichtMasking layer
1818th
Geometrie-Normal Geometry normal
2020
UnterätzungUndercut
2222
SeitenwandSide wall
2424th
AusnehmungRecess
2626
Stegweb
2828
Oxidschicht Oxide layer
3030th
OberkanteTop edge
3232
Oberflächesurface
3434
UnterkanteLower edge
3636
Boden ground
AA
lichter Abstandclear distance
BB
StegbreiteWeb width
dd
Dickethickness
HH
SteghöheWeb height
II.
Laufindex Running index
KK
KantenradiusEdge radius
UU
UnterätzungstiefeUndercut depth
VV
Verhältnisrelationship

Claims (8)

Geometrie-Normal (18) aus einer Maßverkörperung für eine geometrische Größe und einem Kalibrierschein, in dem die Eigenschaften der Maßverkörperung beschrieben sind, wobei die Maßverkörperung (a) einen Siliziumwaferverbund (10), der einen (110)-Siliziumwafer (12) oder einen (100)-Siliziumwafer und einen (111)-Siliziumwafer (14), der an den (110)-Siliziumwafer oder einen (100)-Siliziumwafer angebondet ist, und (b) eine Ausnehmung (24), (i) die seitlich vom (110)-Siliziumwafer (12) berandet ist und (ii) deren Boden (36) durch eine Oberfläche (32) des (111)-Siliziumwafers (14) gebildet ist, aufweist.Geometry normal (18) from a material measure for a geometric size and a calibration certificate, in which the properties of the material measure are described, the material measure (a) a silicon wafer composite (10) which connects a (110) silicon wafer (12) or a (100) silicon wafer and a (111) silicon wafer (14) which connects to the (110) silicon wafer or a (100) Silicon wafer is bonded, and (b) a recess (24), (i) which is laterally bordered by the (110) silicon wafer (12) and (ii) whose bottom (36) through a surface (32) of the (111) -Silicon wafers (14) is formed. Geometrie-Normal (18) nach Anspruch 1, dadurch gekennzeichnet, dass der Boden (36) der Ausnehmung (24) (a) eine Rauheit von höchstens 3 Nanometer hat und/oder (b) sich parallel zu einer Oberfläche des (110)-Siliziumwafers (12) erstreckt.Geometry-Normal (18) according to Claim 1 , characterized in that the bottom (36) of the recess (24) (a) has a roughness of at most 3 nanometers and / or (b) extends parallel to a surface of the (110) silicon wafer (12). Geometrie-Normal (18) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass (a) zumindest eine Oberkante (30) zwischen einer Seitenwand (22) der Ausnehmung (24) und einer Oberfläche (32) des (110)-Siliziumwafers einen Kantenradius (K) von höchstens 20 Nanometer, insbesondere höchstens 10 Nanometer, hat und (b) zumindest eine Unterkante (34) zwischen der Seitenwand (22) der Ausnehmung (24) und dem Boden einen Kantenradius (K) von höchstens 20 Nanometer, insbesondere höchstens 10 Nanometer, hat.Geometry normal (18) according to one of the Claims 1 or 2nd , characterized in that (a) at least one upper edge (30) between a side wall (22) of the recess (24) and a surface (32) of the (110) silicon wafer has an edge radius (K) of at most 20 nanometers, in particular at most 10 Nanometer, and (b) at least one lower edge (34) between the side wall (22) of the recess (24) and the bottom has an edge radius (K) of at most 20 nanometers, in particular at most 10 nanometers. Geometrie-Normal (18) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein Unterkantenbereich der Seitenwand (22) eine Unterätzungstiefe (U) von höchstens 20 Nanometer, insbesondere höchstens 10 Nanometer, insbesondere höchstens 5 Nanometer, hat.Geometry normal (18) according to one of the Claims 1 to 3rd , characterized in that a lower edge region of the side wall (22) has an undercut depth (U) of at most 20 nanometers, in particular at most 10 nanometers, in particular at most 5 nanometers. Geometrie-Normal (18) aus einer Maßverkörperung für eine geometrische Größe und einem Kalibrierschein, in dem die Eigenschaften der Maßverkörperung beschrieben sind, wobei die Maßverkörperung (a) einen Siliziumwaferverbund (10), der einen (110)-Siliziumwafer (12) oder einen (100)-Siliziumwafer und einen (111)-Siliziumwafer (14), der an den (110)-Siliziumwafer oder einen (100)-Siliziumwafer angebondet ist, und (b) eine Mehrzahl an Stegen (26), die nebeneinander angeordnet sind und von denen zumindest einer eine Stegbreite (B) von höchstens 200 Nanometer hat, aufweist, (c) wobei eine Steghöhe (H) zumindest eines Stegs höchstens 500 Nanometer, insbesondere höchstens 200 Nanometer, beträgt.Geometry normal (18) from a material measure for a geometric size and a calibration certificate, in which the properties of the material measure are described, the material measure (a) a silicon wafer composite (10) which is a (110) silicon wafer (12) or a (100) silicon wafer and a (111) silicon wafer (14) which is attached to the (110) silicon wafer or a (100) Silicon wafer is bonded, and (b) a plurality of webs (26) which are arranged next to one another and at least one of which has a web width (B) of at most 200 nanometers, (c) wherein a web height (H) of at least one web is at most 500 nanometers, in particular at most 200 nanometers. Geometrie-Normal (18) nach Anspruch 5, dadurch gekennzeichnet, dass (a) die Stege (26) ein äquidistantes Gitter bilden und (b) ein Verhältnis aus Stegbreite (B) zu lichtem Abstand (A) zweier Stege (26) zwischen 0,8 und 1,2 beträgt.Geometry-Normal (18) according to Claim 5 , characterized in that (a) the webs (26) form an equidistant grid and (b) the ratio of web width (B) to the clear distance (A) between two webs (26) is between 0.8 and 1.2. Verfahren zum Herstellen eines Geometrie-Normals (18) nach einem der vorstehenden Ansprüche, das eine Maßverkörperung für eine geometrische Größe und einen Kalibrierschein, in dem die Eigenschaften der Maßverkörperung beschrieben sind, wobei das Herstellen der Maßverkörperung die folgenden Schritten aufweist: (a) Aufbringen einer Maskierschicht (16) auf einen Siliziumwaferverbund (10) aus einem (110)-Siliziumwafer (12) und einem (111)-Siliziumwafer, der an den (110)-Siliziumwafer (12) angebondet ist, und (b) anisotropes Ätzen des (110)-Siliziumwafers (12), sodass eine Ausnehmung (24) entsteht, deren Boden (36) durch eine Oberfläche (32) des (111)-Siliziumwafers (14) gebildet ist, und (c) Entfernen der Maskierschicht (16).Method for producing a geometry standard (18) according to one of the preceding claims, comprising a material measure for a geometric variable and a calibration certificate, in which the properties of the material measure are described, the production of the material measure comprising the following steps: (a) applying a masking layer (16) to a silicon wafer composite (10) comprising a (110) silicon wafer (12) and a (111) silicon wafer bonded to the (110) silicon wafer (12), and (b) anisotropically etching the (110) silicon wafer (12) so that a recess (24) is formed, the bottom (36) of which is formed by a surface (32) of the (111) silicon wafer (14), and (c) removing the masking layer (16). Verfahren nach Anspruch 7, gekennzeichnet durch die Schritte: (a) Oxidieren der Oberfläche (32) des (110)-Siliziumwafers (12), sodass eine Oxidschicht (28) entsteht, und (b) Abätzen der Oxidschicht (28).Procedure according to Claim 7 , characterized by the steps: (a) oxidizing the surface (32) of the (110) silicon wafer (12) so that an oxide layer (28) is formed, and (b) etching off the oxide layer (28).
DE102019117602.6A 2019-06-28 2019-06-28 Silicon wafer composite, geometry standard and method for producing a micro component Active DE102019117602B3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102019117602.6A DE102019117602B3 (en) 2019-06-28 2019-06-28 Silicon wafer composite, geometry standard and method for producing a micro component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019117602.6A DE102019117602B3 (en) 2019-06-28 2019-06-28 Silicon wafer composite, geometry standard and method for producing a micro component

Publications (1)

Publication Number Publication Date
DE102019117602B3 true DE102019117602B3 (en) 2020-07-30

Family

ID=71524773

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019117602.6A Active DE102019117602B3 (en) 2019-06-28 2019-06-28 Silicon wafer composite, geometry standard and method for producing a micro component

Country Status (1)

Country Link
DE (1) DE102019117602B3 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030012925A1 (en) 2001-07-16 2003-01-16 Motorola, Inc. Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing
US20040113185A1 (en) 2002-11-18 2004-06-17 Hamamatsu Photonics K.K. Back illuminated photodiode array, manufacturing method and semiconductor device thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030012925A1 (en) 2001-07-16 2003-01-16 Motorola, Inc. Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing
US20040113185A1 (en) 2002-11-18 2004-06-17 Hamamatsu Photonics K.K. Back illuminated photodiode array, manufacturing method and semiconductor device thereof

Similar Documents

Publication Publication Date Title
DE102017216835B9 (en) MEMS device and manufacturing method for a MEMS device
DE2921184A1 (en) CONVERTER AND METHOD OF MANUFACTURING
EP1169650B1 (en) Different sacrificial layer thickness under fixed and movable electrodes (capacitive acceleration sensor)
DE19719601A1 (en) Acceleration sensor with spring-mounted seismic mass
DE3889440T2 (en) Straight and linear bendable element, made from a single plate.
DE102020108433B4 (en) Device with a membrane and method of manufacture
DE10310339B4 (en) Method for producing a semiconductor device
DE102017102190B4 (en) Membrane components and method for forming a membrane component
DE4133008A1 (en) CAPACITIVE PRESSURE SENSOR AND PRODUCTION METHOD THEREFOR
WO1991012497A1 (en) Crystal-oriented motion sensor and process for manufacturing it
DE102019117602B3 (en) Silicon wafer composite, geometry standard and method for producing a micro component
DE102020214925A1 (en) Method of fabricating a single cavity polysilicon SOI substrate
DE102017109971A1 (en) pressure sensor
WO2010060684A2 (en) Method for the production of a micromechanical component, component produced using said method, and use thereof
DE19820758C1 (en) Manufacturing process for micromechanical components
DE102019202794B3 (en) Micromechanical sensor device and corresponding manufacturing method
DE102016216870B4 (en) Method for producing a micromechanical component with an exempted pressure sensor device
DE102016217123B4 (en) Method for producing a micromechanical component and micromechanical component
DE602004005862T2 (en) METHOD FOR DISCONNECTING A USEFUL LAYER AND COMPONENT OBTAINED BY THE METHOD
DE4334666C1 (en) Method for anisotropic etching of monocrystalline materials
DE102008024808B3 (en) Geometry model i.e. millimeter linear model, has mono-crystal plate including plate-recess, which is bounded by plate-boundary and passes along crystal plane of plate, so that plate is retrofitted between recesses to common shared recess
CH684716A5 (en) Capacitive sensor.
WO2019063404A1 (en) Pressure sensor chip and method for the production thereof
DE102020215619A1 (en) Process for fabricating vertically separated electrically isolated micromechanical structures and micromechanical device
DE102014116276A1 (en) An epitaxial wafer, device and method of making an epitaxial wafer and a device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: GRAMM, LINS & PARTNER PATENT- UND RECHTSANWAEL, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final