DE102019105744A1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
DE102019105744A1
DE102019105744A1 DE102019105744.2A DE102019105744A DE102019105744A1 DE 102019105744 A1 DE102019105744 A1 DE 102019105744A1 DE 102019105744 A DE102019105744 A DE 102019105744A DE 102019105744 A1 DE102019105744 A1 DE 102019105744A1
Authority
DE
Germany
Prior art keywords
region
area
igbt
diode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102019105744.2A
Other languages
German (de)
Inventor
Junichi Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102019105744A1 publication Critical patent/DE102019105744A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8618—Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Abstract

Eine Halbleitervorrichtung kann ein Halbleitersubstrat umfassen, das mit einem IGBT-Bereich und einem Diodenbereich versehen ist. Das Halbleitersubstrat kann n-Typ-Emitter-Gebiete, die in dem IGBT-Bereich bereitgestellt sind, ein p-Typ-Body-Gebiet, das in dem IGBT-Bereich bereitgestellt ist, ein p-Typ-Anodengebiet, das in dem Diodenbereich bereitgestellt ist, und ein n-Typ-Drift-Gebiet, das über den IGBT-Bereich und den Diodenbereich bereitgestellt ist, umfassen. Das Drift-Gebiet kann in einem Grenz-Zwischengraben-Halbleitergebiet, das an einer Stelle am nächsten zum Diodenbereich angeordnet ist, eine Hochkonzentrationsschicht umfassen. Eine n-Typ-Verunreinigungskonzentration in der Hochkonzentrationsschicht kann höher als die n-Typ-Verunreinigungskonzentration in dem Drift-Gebiet unter der Hochkonzentrationsschicht sein.A semiconductor device may include a semiconductor substrate provided with an IGBT region and a diode region. The semiconductor substrate may include n-type emitter regions provided in the IGBT region, a p-type body region provided in the IGBT region, a p-type anode region provided in the diode region and an n-type drift region provided across the IGBT region and the diode region. The drift region may comprise a high concentration layer in a boundary inter-trench semiconductor region located at a location closest to the diode region. An n-type impurity concentration in the high concentration layer may be higher than the n-type impurity concentration in the drift region below the high concentration layer.

Description

QUERVERWEISCROSS REFERENCE

Diese Anmeldung beansprucht die Priorität der am 08. März 2018 eingereichten japanischen Patentanmeldung mit der Nummer 2018-042179 , deren Inhalte hiermit durch die Bezugnahme in die vorliegende Anmeldung aufgenommen sind.This application claims the benefit of priority of Japanese Patent Application No. 08 / 820,198 filed on Mar. 8, 2018 2018-042179 , the contents of which are hereby incorporated by reference into the present application.

TECHNISCHES GEBIET DER ERFINDUNGTECHNICAL FIELD OF THE INVENTION

Die hier offenbarte Technik betrifft eine Halbleitervorrichtung.The technique disclosed herein relates to a semiconductor device.

HINTERGRUNDBACKGROUND

Die japanische Patentoffenlegungsschrift mit der Nummer 2012-054403 beschreibt eine Halbleitervorrichtung, die mit einem IGBT (Bipolartransistor mit isolierter Gate-Elektrode) und einer Diode ausgestattet ist. Diese Halbleitervorrichtung umfasst ein Emitter-Gebiet des IGBT, ein Body-Gebiet des IGBT, und ein Anodengebiet der an eine obere Elektrode angeschlossenen Diode. Ferner sind ein Kollektorgebiet des IGBT und ein Kathodengebiet der Diode an eine untere Elektrode angeschlossen. Ein Drift-Gebiet ist über einen IGBT-Bereich und einen Diodenbereich bereitgestellt. Das Drift-Gebiet ist zwischen dem Body-Gebiet und dem Kollektorgebiet in dem IGBT-Bereich bereitgestellt und ist zwischen dem Anodengebiet und dem Kathodengebiet in dem Diodenbereich angeordnet.Japanese Laid-Open Patent Publication No. 2012-054403 discloses a semiconductor device equipped with an IGBT (Insulated Gate Bipolar Transistor) and a diode. This semiconductor device includes an emitter region of the IGBT, a body region of the IGBT, and an anode region of the diode connected to an upper electrode. Further, a collector region of the IGBT and a cathode region of the diode are connected to a lower electrode. A drift region is provided across an IGBT region and a diode region. The drift region is provided between the body region and the collector region in the IGBT region and is disposed between the anode region and the cathode region in the diode region.

ZUSAMMENFASSUNGSUMMARY

Bei der Halbleitervorrichtung gemäß der japanischen Patentoffenlegungsschrift mit der Nummer 2012-054403, wird die Diode eingeschaltet, wenn ein Potenzial an die obere Elektrode angelegt wird, das höher als das der unteren Elektrode ist. Das heißt, ein Strom fließt von dem Anodengebiet durch das Drift-Gebiet zu dem Kathodengebiet. Weil das Body-Gebiet an die obere Elektrode angeschlossen ist, wird bei dieser Gelegenheit eine Durchlassspannung an einen pn-Übergang an einer Grenzfläche zwischen dem Body-Gebiet und dem Drift-Gebiet angelegt. Als Folge davon fließen Löcher von dem Body-Gebiet durch das Drift-Gebiet zu dem Kathodengebiet. Das heißt, die Löcher fließen in eine Grenze zwischen dem Diodenbereich und dem IGBT-Bereich. Wenn gemäß Obigem die Löcher in die Grenze fließen, gibt es das Problem, dass eine Durchlassspannung zum Einschalten der Diode nicht stabilisiert ist. Die hier vorliegende Offenbarung schlägt eine Technik zum Unterdrücken des Fließens von Löchern in eine Grenze zwischen einem Diodenbereich und einem IGBT-Bereich vor.In the semiconductor device disclosed in Japanese Patent Laid-Open No. 2012-054403, the diode is turned on when a potential higher than that of the lower electrode is applied to the upper electrode. That is, a current flows from the anode region through the drift region to the cathode region. On this occasion, because the body region is connected to the upper electrode, a forward voltage is applied to a pn junction at an interface between the body region and the drift region. As a result, holes from the body region flow through the drift region to the cathode region. That is, the holes flow into a boundary between the diode region and the IGBT region. According to the above, when the holes flow into the boundary, there is the problem that a forward voltage for turning on the diode is not stabilized. The present disclosure proposes a technique for suppressing the flow of holes in a boundary between a diode region and an IGBT region.

Eine hierin offenbarte Halbleitervorrichtung kann einen IGBT (Bipolartransistor mit isolierter Gate-Elektrode) und eine Diode umfassen. Diese Halbleitervorrichtung kann ein Halbleitersubstrat; eine obere Elektrode, die eine obere Fläche des Halbleitersubstrats bedeckt; und eine untere Elektrode, die eine untere Fläche des Halbleitersubstrats bedeckt, umfassen. Das Halbleitersubstrat kann einen IGBT-Bereich, in dem ein p-Typ-Kollektorgebiet an einer Position in direktem Kontakt mit der unteren Elektrode bereitgestellt ist; und einen Diodenbereich, in dem ein n-Typ-Kathodengebiet an einer Position in direkten Kontakt mit der unteren Elektrode bereitgestellt ist, umfassen. Eine Vielzahl von Gräben kann in der oberen Fläche des Halbleitersubstrats in dem IGBT-Bereich bereitgestellt sein. Gate-Isolationsfilme und Gate-Elektroden, die durch die Gate-Isolationsfilme von dem Halbleitersubstrat isoliert sind, können in den jeweiligen Gräben bereitgestellt sein. Das Halbleitersubstrat kann ferner umfassen: In dem IGBT-Bereich bereitgestellte n-Typ-Emitter-Gebiete, die in direktem Kontakt mit der oberen Elektrode sind, und die in direktem Kontakt mit den Gate-Isolationsfilmen sind; ein in dem IGBT-Bereich bereitgestelltes p-Typ-Body-Gebiet, das in direktem Kontakt mit der oberen Elektrode ist, und das unter den Emitter-Gebieten in direktem Kontakt mit den Gate-Isolationsfilmen ist; ein p-Typ-Anodengebiet, das in dem Diodenbereich bereitgestellt ist und das in direktem Kontakt mit der oberen Elektrode ist; und ein über den IGBT-Bereich und den Diodenbereich bereitgestelltes n-Typ-Drift-Gebiet, das in dem IGBT-Bereich unter dem Body-Gebiet und über dem Kollektorgebiet bereitgestellt ist, in dem Diodenbereich unter dem Anodengebiet und über dem Kathodengebiet bereitgestellt ist, in direktem Kontakt mit den Gate-Isolationsfilmen unter dem Body-Gebiet ist, und eine n-Typ-Verunreinigungskonzentration umfasst, die geringer als eine n-Typ-Verunreinigungskonzentration des Kathodengebiets ist. Jedes der Halbleitergebiete, das über unteren Enden der Gräben platziert ist und zwischen jeweiligen Paaren der Gräben eingefügt ist, kann als ein Zwischengraben-Halbleitergebiet definiert werden. Eines der Zwischengraben-Halbleitergebiete, das an einer Stelle am nächsten zu dem Diodenbereich positioniert ist, kann als ein Grenz-Zwischengraben-Halbleitergebiet definiert werden. Das Drift-Gebiet in dem Grenz-Zwischengraben-Halbleitergebiet kann eine Hochkonzentrationsschicht umfassen. Eine n-Typ-Verunreinigungskonzentration in der Hochkonzentrationsschicht kann höher als die n-Typ-Verunreinigungskonzentration in dem Drift-Gebiet unter der Hochkonzentrationsschicht sein.A semiconductor device disclosed herein may include an IGBT (Insulated Gate Bipolar Transistor) and a diode. This semiconductor device may be a semiconductor substrate; an upper electrode covering an upper surface of the semiconductor substrate; and a lower electrode covering a lower surface of the semiconductor substrate. The semiconductor substrate may include an IGBT region in which a p-type collector region is provided at a position in direct contact with the lower electrode; and a diode region in which an n-type cathode region is provided at a position in direct contact with the lower electrode. A plurality of trenches may be provided in the upper surface of the semiconductor substrate in the IGBT region. Gate insulating films and gate electrodes insulated from the semiconductor substrate by the gate insulating films may be provided in the respective trenches. The semiconductor substrate may further include: n-type emitter regions provided in the IGBT region in direct contact with the upper electrode and in direct contact with the gate insulating films; a p-type body region provided in the IGBT region, which is in direct contact with the upper electrode, and which is in direct contact with the gate insulating films among the emitter regions; a p-type anode region provided in the diode region and in direct contact with the upper electrode; and an n-type drift region provided over the IGBT region and the diode region, provided in the IGBT region under the body region and above the collector region, in the diode region below the anode region and above the cathode region, is in direct contact with the gate insulating films under the body region, and includes an n-type impurity concentration that is less than an n-type impurity concentration of the cathode region. Each of the semiconductor regions, which is placed over lower ends of the trenches and interposed between respective pairs of the trenches, may be defined as an inter-trench semiconductor region. One of the inter-trench semiconductor regions positioned at a location closest to the diode region may be defined as a boundary inter-trench semiconductor region. The drift region in the boundary inter-trench semiconductor region may comprise a high concentration layer. An n-type impurity concentration in the high concentration layer may be higher than the n-type impurity concentration in the drift region below the high concentration layer.

Die Hochkonzentrationsschicht kann nur in dem Grenz-Zwischengraben-Halbleitergebiet bereitgestellt sein, kann in der Vielzahl von Zwischengraben-Halbleitergebieten, die das Grenz-Zwischengraben-Halbleitergebiet umfassen, bereitgestellt sein oder kann in allen Zwischengraben-Halbleitergebieten in dem IGBT-Bereich bereitgestellt sein.The high concentration layer may be provided only in the boundary inter-trench semiconductor region, may be provided in the plurality of inter-trench semiconductor regions including the boundary inter-trench semiconductor region or may be provided in all inter-trench semiconductor regions in the IGBT region.

In dieser Halbleitervorrichtung umfasst das Drift-Gebiet in dem Grenz-Zwischengraben-Halbleitergebiet die Hochkonzentrationsschicht, die die hohe n-Typ-Verunreinigungskonzentration aufweist. Dadurch fungiert die Hochkonzentrationsschicht als eine Barriere, um ein Fließen von Löchern zu unterdrücken. Wenn die Diode eingeschaltet wird, ist es in dieser Halbleitervorrichtung somit weniger wahrscheinlich, dass Löcher in eine Grenze zwischen dem Diodenbereich und dem IGBT-Bereich fließen.In this semiconductor device, the drift region in the boundary inter-trench semiconductor region includes the high-concentration layer having the high n-type impurity concentration. As a result, the high concentration layer functions as a barrier to suppress the flow of holes. Thus, when the diode is turned on, holes are less likely to flow into a boundary between the diode region and the IGBT region in this semiconductor device.

Figurenlistelist of figures

  • 1 ist eine Querschnittsansicht einer Halbleitervorrichtung eines Ausfü h ru ngsbeispiels. 1 FIG. 10 is a cross-sectional view of a semiconductor device of an embodiment. FIG.

DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION

Eine Halbleitervorrichtung 10 eines in 1 gezeigten Ausführungsbeispiels umfasst ein Halbleitersubstrat 12. Das Halbleitersubstrat 12 ist aus Silizium ausgebildet. Eine obere Elektrode 60 ist auf einer oberen Fläche 12a des Halbleitersubstrats 12 bereitgestellt. Eine untere Elektrode 62 ist auf einer unteren Fläche 12b des Halbleitersubstrats 12 bereitgestellt.A semiconductor device 10 one in 1 shown embodiment comprises a semiconductor substrate 12 , The semiconductor substrate 12 is formed of silicon. An upper electrode 60 is on an upper surface 12a of the semiconductor substrate 12 provided. A lower electrode 62 is on a lower surface 12b of the semiconductor substrate 12 provided.

Ein p-Typ-Kollektorgebiet 32 und ein n-Typ-Kathodengebiet 39 sind in dem Halbleitersubstrat 12 an Positionen in direktem Kontakt mit der unteren Elektrode 62 bereitgestellt. Ein Bereich, der sich mit dem Kollektorgebiet 32 in einer Draufsicht des Halbleitersubstrats entlang seiner Dickenrichtung überschneidet, wird nachstehend als ein IGBT-Bereich 16 bezeichnet, und ein Bereich, der sich mit dem Kathodengebiet 39 in einer Draufsicht überschneidet, wird als ein Diodenbereich 18 bezeichnet. Obwohl nachfolgend im Detail beschrieben, ist der IGBT-Bereich 16 mit einem IGBT versehen, und der Diodenbereich 18 ist mit einer Diode versehen. Das heißt, die Halbleitervorrichtung 10 ist ein sogenannter RC-IGBT (Reverse-Conducting-IGBT).A p-type collector region 32 and an n-type cathode region 39 are in the semiconductor substrate 12 at positions in direct contact with the lower electrode 62 provided. An area that deals with the collector area 32 in a plan view of the semiconductor substrate along its thickness direction, will be hereinafter referred to as an IGBT region 16 and an area that is aligned with the cathode area 39 overlapping in a plan view is referred to as a diode region 18 designated. Although described in detail below, the IGBT range is 16 provided with an IGBT, and the diode region 18 is provided with a diode. That is, the semiconductor device 10 is a so-called RC-IGBT (Reverse Conducting IGBT).

Eine Vielzahl von Gräben 40 ist in der oberen Fläche 12a des Halbleitersubstrats 12 bereitgestellt. Die Gräben 40 erstrecken sich parallel zueinander in einer Richtung senkrecht zu einer Blattfläche von 1 (y-Richtung). Die Vielzahl von Gräben 40 ist entlang einer links-rechts-Richtung von 1 (x-Richtung) mit dazwischenliegenden Intervallen angeordnet. Die Vielzahl von Gräben 40 ist sowohl in dem IGBT-Bereich 16 als auch in dem Diodenbereich 18 bereitgestellt. Innerhalb des Halbleitersubstrats 12 wird nachstehend jedes der Halbleitergebiete, das über unteren Enden der jeweiligen Gräben 40 angeordnet ist und zwischen jeweiligen Paaren von Gräben 40 eingefügt ist, als ein Zwischengraben-Halbleitergebiet 70 bezeichnet. Eines der Zwischengraben-Halbleitergebiete 70, das am nächsten an dem Diodenbereich 18 innerhalb des IGBT-Bereichs 16 angeordnet ist, wird ferner als ein Grenz-Zwischengraben-Halbleitergebiet 70a bezeichnet.A variety of trenches 40 is in the upper surface 12a of the semiconductor substrate 12 provided. The trenches 40 extend parallel to one another in a direction perpendicular to a leaf surface of 1 (Y-direction). The variety of trenches 40 is along a left-to-right direction of 1 (x direction) with intervening intervals. The variety of trenches 40 is both in the IGBT area 16 as well as in the diode region 18 provided. Within the semiconductor substrate 12 Next, each of the semiconductor regions that are above lower ends of the respective trenches 40 is arranged and between respective pairs of trenches 40 is inserted as an inter-trench semiconductor region 70 designated. One of the intermediate trench semiconductor areas 70 closest to the diode area 18 within the IGBT area 16 is further arranged as a boundary inter-trench semiconductor region 70a designated.

Eine innere Fläche von jedem Graben 40 ist mit einem Gate-Isolationsfilm 42 bedeckt. Eine Gate-Elektrode 44 ist in jedem Graben 40 bereitgestellt. Die Gate-Elektroden 44 sind von dem Halbleitersubstrat 12 durch ihre Gate-Isolationsfilme 42 isoliert. Eine Stirnfläche von jeder Gate-Elektrode 44 ist durch einen Zwischenschicht-Isolationsfilm 46 bedeckt. Die Gate-Elektroden 44 sind von der oberen Elektrode 60 durch ihre Zwischenschicht-Isolationsfilme 46 isoliert. Ein Potenzial von jeder Gate-Elektrode 44 in dem IGBT-Bereich 16 ist von außen steuerbar. Die Gate-Elektroden 44 in dem Diodenbereich 18 sind an nicht gezeigten Positionen an die obere Elektrode 16 angeschlossen. Das heißt, die Gate-Elektroden 44 in dem Diodenbereich 18 sind damit Elektroden, deren Potenzial nicht gesteuert werden kann.An inner surface of each trench 40 is with a gate insulation film 42 covered. A gate electrode 44 is in every ditch 40 provided. The gate electrodes 44 are from the semiconductor substrate 12 through their gate insulation films 42 isolated. An end face of each gate electrode 44 is through an interlayer insulation film 46 covered. The gate electrodes 44 are from the upper electrode 60 through their interlayer insulation films 46 isolated. A potential of each gate electrode 44 in the IGBT area 16 is externally controllable. The gate electrodes 44 in the diode region 18 are at positions not shown to the upper electrode 16 connected. That is, the gate electrodes 44 in the diode region 18 They are therefore electrodes whose potential can not be controlled.

Jedes der Zwischengraben-Halbleitergebiete 70 in dem IGBT-Bereich 16 umfasst Emitter-Gebiete 20, Body-Kontaktgebiete 22a, ein oberes Body-Gebiet 22b, ein Barriere-Gebiet 23, und ein unteres Body-Gebiet 25.Each of the intermediate trench semiconductor regions 70 in the IGBT area 16 includes emitter regions 20 , Body contact areas 22a , an upper body area 22b , a barrier area 23 , and a lower body area 25 ,

Die Emitter-Gebiete 20 sind n-Typ-Gebiete, die eine hohe n-Typ-Verunreinigungskonzentration aufweisen. Die Emitter-Gebiete 20 sind in ohmschem Kontakt mit der oberen Elektrode 60. Die Emitter-Gebiete 20 sind an oberen Enden der Gräben 40 in direktem Kontakt mit den Gate-Isolationsfilmen 42.The emitter areas 20 are n-type regions having a high n-type impurity concentration. The emitter areas 20 are in ohmic contact with the upper electrode 60 , The emitter areas 20 are at upper ends of the trenches 40 in direct contact with the gate insulation films 42 ,

Die Body-Kontaktgebiete 22a sind p-Typ-Gebiete, die eine hohe p-Typ-Verunreinigungskonzentration aufweisen. Die Body-Kontaktgebiete 22a sind in ohmschem Kontakt mit der oberen Elektrode 60. Jedes der Body-Kontaktgebiete 22a ist an die Emitter-Gebiete 20 angrenzend.The body contact areas 22a are p-type regions having a high p-type impurity concentration. The body contact areas 22a are in ohmic contact with the upper electrode 60 , Each of the body contact areas 22a is to the emitter areas 20 adjacent.

Das obere Body-Gebiet 22b ist ein p-Typ-Gebiet, das eine geringere p-Typ-Verunreinigungskonzentration als die Body-Kontaktgebiete 22a aufweist. Das obere Body-Gebiet 22b ist von oben in direktem Kontakt mit den Emitter-Gebieten 20 und den Body-Kontaktgebieten 22a. Das obere Body-Gebiet 22b ist unter den Emitter-Gebieten 20 in direktem Kontakt mit den Gate-Isolationsfilmen 42.The upper body area 22b is a p-type region that has a lower p-type impurity concentration than the body contact regions 22a having. The upper body area 22b is in direct contact with the emitter areas from above 20 and the body contact areas 22a , The upper body area 22b is among the emitter areas 20 in direct contact with the gate insulation films 42 ,

Das Barriere-Gebiet 23 ist ein n-Typ-Gebiet, das eine geringere n-Typ-Verunreinigungskonzentration als die Emitter-Gebiete 20 aufweist. Das Barriere-Gebiet 23 ist in direktem Kontakt mit dem oberen Body-Gebiet 22b von unten. Das Barriere-Gebiet 23 ist durch die oberen Body-Gebiete 22b von den Emitter-Gebieten 20 getrennt. Das Barriere-Gebiet 23 ist unter dem oberen Body-Gebiet 22b in direktem Kontakt mit den Gate-Isolationsfilmen 42.The barrier area 23 is an n-type region having a lower n-type impurity concentration than the emitter regions 20 having. The barrier area 23 is in direct contact with the upper body area 22b from underneath. The barrier area 23 is through the upper body areas 22b from the emitter areas 20 separated. The barrier area 23 is under the upper body area 22b in direct contact with the gate insulation films 42 ,

Das untere Body-Gebiet 25 ist ein p-Typ-Gebiet, das eine geringere p-Typ-Verunreinigungskonzentration als die Body-Kontaktgebiete 22a aufweist. Das untere Body-Gebiet 25 ist in direktem Kontakt mit dem Barriere-Gebiet 23 von unten. Das untere Body-Gebiet 25 ist von dem unteren Body-Gebiet 22b durch das Barriere-Gebiet 23 getrennt. Das untere Body-Gebiet 25 ist unter dem Barriere-Gebiet 23 in direktem Kontakt mit den Gate-Isolationsfilmen 42. The lower body area 25 is a p-type region that has a lower p-type impurity concentration than the body contact regions 22a having. The lower body area 25 is in direct contact with the barrier area 23 from underneath. The lower body area 25 is from the lower body area 22b through the barrier area 23 separated. The lower body area 25 is under the barrier area 23 in direct contact with the gate insulation films 42 ,

Jedes der Zwischengraben-Halbleitergebiete 70 in dem Diodenbereich 18 umfasst ein Anodenkontaktgebiet 34a, ein oberes Anodengebiet 34b, ein Barriere-Gebiet 36, und ein unteres Anodengebiet 38.Each of the intermediate trench semiconductor regions 70 in the diode region 18 includes an anode contact area 34a , an upper anode area 34b , a barrier area 36 , and a lower anode area 38 ,

Die Anodenkontaktgebiete 34a sind p-Typ-Gebiete, die p-Typ-Verunreinigungen in einer hohen Konzentration beinhalten. Die Anodenkontaktgebiete 34a sind in ohmschem Kontakt mit der oberen Elektrode 60.The anode contact areas 34a are p-type regions containing p-type impurities in a high concentration. The anode contact areas 34a are in ohmic contact with the upper electrode 60 ,

Das obere Anodengebiet 34b ist ein p-Typ-Gebiet, das eine geringere p-Typ-Verunreinigungskonzentration als die Anodenkontaktgebiete 34a aufweist. Das obere Anodenkontaktgebiet 34b ist in direktem Kontakt mit den Anodenkontaktgebieten 34a von unten und an Seiten. Das obere Anodengebiet 34b ist in direktem Kontakt mit den Gate-Isolationsfilmen 42. Ein unteres Ende von dem oberen Anodengebiet 34b befindet sich an einer im Wesentlichen gleichen Tiefe, wie ein unteres Ende des oberen Body-Gebiets 22b.The upper anode area 34b is a p-type region that has a lower p-type impurity concentration than the anode contact regions 34a having. The upper anode contact area 34b is in direct contact with the anode contact areas 34a from below and on sides. The upper anode area 34b is in direct contact with the gate insulation films 42 , A lower end of the upper anode area 34b is at a substantially same depth as a lower end of the upper body region 22b ,

Das Barriere-Gebiet 36 ist ein n-Typ-Gebiet und ist in direktem Kontakt mit dem oberen Anodengebiet 34b von unten. Das Barriere-Gebiet 36 ist unter dem oberen Anodengebiet 34b in direktem Kontakt mit den Gate-Isolationsfilmen 42. Das Barriere-Gebiet 36 befindet sich in einer im Wesentlichen gleichen Tiefe wie das Barriere-Gebiet 23.The barrier area 36 is an n-type region and is in direct contact with the upper anode region 34b from underneath. The barrier area 36 is below the upper anode area 34b in direct contact with the gate insulation films 42 , The barrier area 36 is located at a substantially same depth as the barrier area 23 ,

Das untere Anodengebiet 38 ist ein p-Typ-Gebiet, das eine geringere p-Typ-Verunreinigungskonzentration als die Anodenkontaktgebiete 34a aufweist. Das untere Anodengebiet 38 ist in direktem Kontakt mit dem Barriere-Gebiet 36 von unten. Das untere Anoden-Gebiet 38 ist von dem oberen Anodengebiet 34b durch das Barriere-Gebiet 36 getrennt. Das untere Anodengebiet 38 ist unter dem Barriere-Gebiet 36 in direktem Kontakt mit den Gate-Isolationsfilmen 42. Das untere Anodengebiet 38 befindet sich in einer im Wesentlichen gleichen Tiefe, wie das untere Body-Gebiet 25.The lower anode area 38 is a p-type region that has a lower p-type impurity concentration than the anode contact regions 34a having. The lower anode area 38 is in direct contact with the barrier area 36 from underneath. The lower anode area 38 is from the upper anode area 34b through the barrier area 36 separated. The lower anode area 38 is under the barrier area 36 in direct contact with the gate insulation films 42 , The lower anode area 38 is at a substantially same depth as the lower body area 25 ,

Ein Drift-Gebiet 26 und ein Buffer-Gebiet 28 sind über den IGBT-Bereich 16 und den Diodenbereich 18 bereitgestellt.A drift area 26 and a buffer area 28 are about the IGBT area 16 and the diode region 18 provided.

Das Drift-Gebiet 26 ist ein n-Typ-Gebiet, das eine geringere n-Typ-Verunreinigungskonzentration als das Kathodengebiet 39 aufweist. Das Drift-Gebiet 26 ist in direktem Kontakt mit dem unteren Body-Gebiet 25 und dem unteren Anodengebiet 38 von unten. Das Drift-Gebiet 26 ist unter dem unteren Body-Gebiet 25 und dem unteren Anodengebiet 38 in direktem Kontakt mit den Gate-Isolationsfilmen 42. Das Drift-Gebiet 26 erstreckt sich von Positionen der unteren Enden des unteren Body-Gebiets 25 und des unteren Anodengebiets 38 zu einer Seite, die tiefer als die unteren Enden der jeweiligen Gräben 40 liegt. Das Drift-Gebiet 26 liegt unter den Body-Gebieten 22a, 22b, 25 und über dem Kollektorgebiet 32 in dem IGBT-Bereich 16. Das Drift-Gebiet 26 liegt unter den Anodengebieten 34a, 34b, 38 und über dem Kathodengebiet 39 in dem Diodenbereich 18. Das Drift-Gebiet 26 umfasst eine obere Schicht 26a, eine Floating-Schicht 26b, und eine Primärschicht 26c. Eine n-Typ-Verunreinigungs-konzentration der Floating-Schicht 26b ist höher als n-Typ-Verunreinigungs-konzentrationen der oberen Schicht 26a und der Primärschicht 26c. Die n-Typ-Verunreinigungskonzentration der oberen Schicht 26a ist im Wesentlichen gleich der n-Typ-Verunreinigungskonzentration der Primärschicht 26c.The drift area 26 is an n-type region that has a lower n-type impurity concentration than the cathode region 39 having. The drift area 26 is in direct contact with the lower body area 25 and the lower anode area 38 from underneath. The drift area 26 is under the lower body area 25 and the lower anode area 38 in direct contact with the gate insulation films 42 , The drift area 26 extends from positions of the lower ends of the lower body region 25 and the lower anode region 38 to a side that is deeper than the lower ends of the respective trenches 40 lies. The drift area 26 lies below the body areas 22a . 22b . 25 and above the collector area 32 in the IGBT area 16 , The drift area 26 lies below the anode areas 34a . 34b . 38 and over the cathode area 39 in the diode region 18 , The drift area 26 includes an upper layer 26a , a floating layer 26b , and a primary layer 26c , An n-type impurity concentration of the floating layer 26b is higher than n-type impurity concentrations of the upper layer 26a and the primary layer 26c , The n-type impurity concentration of the upper layer 26a is substantially equal to the n-type impurity concentration of the primary layer 26c ,

Die Floating-Schicht 26b ist in jedem der Zwischengraben-Halbleitergebiete 70, einschließlich des Grenz-Zwischengraben-Halbleitergebiets 70a, in dem IGBT-Bereich 16 bereitgestellt. In jedem Zwischengraben-Halbleitergebiet 70 erstreckt sich die Floating-Schicht 26b von einem Graben 40 zu dem anderen Graben 40. Das heißt, die Floating-Schicht 26b ist in direktem Kontakt mit den Gate-Isolationsfilmen 42, die an beiden Seiten davon angeordnet sind. Die Floating-Schicht 26b ist in dem IGBT-Bereich 16 bereitgestellt, aber nicht in dem Diodenbereich 18.The floating layer 26b is in each of the inter-trench semiconductor regions 70 including the boundary inter-trench semiconductor region 70a in the IGBT area 16 provided. In every inter-trench semiconductor area 70 extends the floating layer 26b from a ditch 40 to the other ditch 40 , That is, the floating layer 26b is in direct contact with the gate insulation films 42 which are arranged on both sides thereof. The floating layer 26b is in the IGBT area 16 provided, but not in the diode area 18 ,

Die obere Schicht 26a liegt über der Floating-Schicht 26b. Die obere Schicht 26a ist in direktem Kontakt mit dem oberen Body-Gebiet 25 von unten und ist in direktem Kontakt mit der Floating-Schicht 26b von oben. Die obere Schicht 26a ist in direktem Kontakt mit den Gate-Isolationsfilmen 42, die an beiden Seiten davon angeordnet sind. Die Floating-Schicht 26b ist von dem unteren Body-Gebiet 25 durch die obere Schicht 26a getrennt.The upper layer 26a lies above the floating layer 26b , The upper layer 26a is in direct contact with the upper body area 25 from below and is in direct contact with the floating layer 26b from above. The upper layer 26a is in direct contact with the gate insulation films 42 which are arranged on both sides thereof. The floating layer 26b is from the lower body area 25 through the upper layer 26a separated.

Die Primärschicht 26c ist über den IGBT-Bereich 16 und den Diodenbereich 18 verteilt. Die Primärschicht 26c ist in dem IGBT-Bereich 16 in direktem Kontakt mit der Floating-Schicht 26b von unten. Die Primärschicht 26c ist ferner in dem Diodenbereich 18 in direktem Kontakt mit dem unteren Anodengebiet 38 von unten. Die Primärschicht 26c ist unter der Floating-Schicht 26b und unter dem unteren Anodengebiet 38 in direktem Kontakt mit den Gate-Isolationsfilmen 42. Die Primärschicht 26c ist von unteren Enden der Floating-Schicht 26b und dem unteren Anodengebiet 38 bis zu der Seite verteilt, die tiefer als die unteren Enden der jeweiligen Gräben 40 ist.The primary layer 26c is about the IGBT area 16 and the diode region 18 distributed. The primary layer 26c is in the IGBT area 16 in direct contact with the floating layer 26b from underneath. The primary layer 26c is also in the diode region 18 in direct contact with the lower anode region 38 from underneath. The primary layer 26c is under the floating layer 26b and below the lower anode area 38 in direct contact with the gate insulation films 42 , The primary layer 26c is from lower ends of the floating layer 26b and the lower anode area 38 distributed to the page that deeper than the lower ends of the respective trenches 40 is.

Das Buffer-Gebiet 28 ist ein n-Typ-Gebiet, das eine höhere n-Typ-Verunreinigungskonzentration als das Drift-Gebiet 26 aufweist. Das Buffer-Gebiet 28 ist in dem IGBT-Bereich 16 und in dem Diodenbereich 18 in direktem Kontakt mit der Primärschicht 26c des Drift-Gebiets 26 von unten.The buffer area 28 is an n-type region having a higher n-type impurity concentration than the drift region 26 having. The buffer area 28 is in the IGBT area 16 and in the diode region 18 in direct contact with the primary layer 26c of the drift area 26 from underneath.

Der IGBT-Bereich 16 ist wie oben erwähnt mit dem Kollektorgebiet 32 versehen. Das Kollektorgebiet 32 umfasst eine hohe p-Typ-Verunreinigungskonzentration. Das Kollektorgebiet 32 ist in einem Bereich bereitgestellt, der die untere Fläche 12b umfasst, und ist in ohmschem Kontakt mit der unteren Elektrode 62. Das Kollektorgebiet 32 ist in direktem Kontakt mit dem Buffer-Gebiet 28 von unten.The IGBT area 16 is as mentioned above with the collector area 32 Provided. The collector area 32 includes a high p-type impurity concentration. The collector area 32 is provided in an area that covers the lower surface 12b and is in ohmic contact with the lower electrode 62 , The collector area 32 is in direct contact with the buffer area 28 from underneath.

Der Diodenbereich 18 ist wie oben beschrieben mit dem Kathodengebiet 39 versehen. Das Kathodengebiet 39 umfasst eine höher n-Typ-Verunreinigungskonzentration als das Buffer-Gebiet 28. Das Kathodengebiet 39 ist in einem Bereich bereitgestellt, der die untere Fläche 12b umfasst, und ist in ohmschem Kontakt mit der unteren Elektrode 62. Das KathodenGebiet 39 ist in direktem Kontakt mit dem Buffer-Gebiet 28 von unten.The diode area 18 is as described above with the cathode region 39 Provided. The cathode area 39 includes a higher n-type impurity concentration than the buffer region 28 , The cathode area 39 is provided in an area that covers the lower surface 12b and is in ohmic contact with the lower electrode 62 , The cathode area 39 is in direct contact with the buffer area 28 from underneath.

Der IGBT-Bereich 16 ist mit einem IGBT versehen, der zwischen der oberen Elektrode 60 und der unteren Elektrode 62 angeschlossen ist, und aus den Emitter-Gebieten 20, den Body-Kontaktgebieten 22a, dem oberen Body-Gebiet 22b, dem Barriere-Gebiet 23, dem unteren Body-Gebiet 25, dem Drift-Gebiet 26, dem Buffer-Gebiet 28, dem Kollektorgebiet 32, den Gate-Elektroden 44, usw. besteht. In einem Fall, in dem die Halbleitervorrichtung 10 als der IGBT fungiert, ist die obere Elektrode 60 eine EmitterElektrode und die untere Elektrode 62 ist eine Kollektorelektrode.The IGBT area 16 is provided with an IGBT, which is between the upper electrode 60 and the lower electrode 62 is connected, and from the emitter areas 20 , the body contact areas 22a , the upper body area 22b , the barrier area 23 , the lower body area 25 , the drift area 26 , the buffer area 28 , the collector area 32 , the gate electrodes 44 , etc. exists. In a case where the semiconductor device 10 as the IGBT acts, the upper electrode is 60 an emitter electrode and the bottom electrode 62 is a collector electrode.

Der Diodenbereich 18 ist mit einer Diode versehen, die zwischen der oberen Elektrode 60 und der unteren Elektrode 62 angeschlossen ist, und aus den Anodenkontaktgebieten 34a, dem oben genannten Anodengebiet 34b, dem Barriere-Gebiet 36, dem unteren Anodengebiet 38, dem Drift-Gebiet 26, dem Buffer-Gebiet 28, dem Kathodengebiet 39, und dergleichen besteht. In einem Fall, in dem die Halbleitervorrichtung als die Diode fungiert, ist die obere Elektrode 60 eine Anodenelektrode und die untere Elektrode 62 ist eine Kathodenelektrode.The diode area 18 is provided with a diode between the upper electrode 60 and the lower electrode 62 is connected, and from the anode contact areas 34a , the above-mentioned anode area 34b , the barrier area 36 , the lower anode area 38 , the drift area 26 , the buffer area 28 , the cathode area 39 , and the like exists. In a case where the semiconductor device functions as the diode, the upper electrode is 60 an anode electrode and the lower electrode 62 is a cathode electrode.

Ein Betrieb des IGBT in dem IGBT-Bereich 16 wird beschrieben. Wenn ein Potenzial der Gate-Elektroden 44 auf einen Gate-Grenzwert oder höher erhöht wird, invertieren das obere Body-Gebiet 22b und das untere Body-Gebiet 25 in Umgebungen der Gate-Isolationsfilme 42 zu einem n-Typ. Aufgrund dessen werden Kanäle generiert. Die Kanäle verbinden die Emitter-Gebiete 20, das Barriere-Gebiet 23, und das Drift-Gebiet 26 miteinander. Somit wird es Strom ermöglicht, von dem Kollektorgebiet 32 in Richtung der Emitter-Gebiete 20 zu fließen. Das heißt, der IGBT wird eingeschaltet. Wenn das Potenzial der Gate-Elektroden 44 auf niedriger als das des Gate-Grenzwerts verringert werden, verschwinden die Kanäle und der IGBT ist ausgeschaltet.Operation of the IGBT in the IGBT area 16 is described. If a potential of the gate electrodes 44 is increased to a gate limit or higher, inverting the upper body area 22b and the lower body area 25 in environments of the gate insulation films 42 to an n-type. Because of this, channels are generated. The channels connect the emitter areas 20 , the barrier area 23 , and the drift area 26 together. Thus, electricity is allowed from the collector area 32 towards the emitter areas 20 to flow. That is, the IGBT is turned on. When the potential of the gate electrodes 44 are lowered to lower than that of the gate limit, the channels disappear and the IGBT is turned off.

Ein Betrieb der Diode in dem Diodenbereich 18 wird beschrieben. Wenn ein Potenzial an die obere Elektrode 60 angelegt wird, das höher als das der unteren Elektrode 62 ist, wird eine Durchlassspannung an einer Grenzfläche zwischen dem unteren Anodengebiet 38 und dem Drift-Gebiet 26 an einen pn-Übergang angelegt. Die Diode wird eingeschaltet, wenn diese Durchlassspannung einen bestimmten Wert übersteigt. Infolgedessen fließt ein Strom von den Anodenkontaktgebieten 34a in Richtung des Kathodengebiets 39 durch das obere Anodengebiet 34b, das Barriere-Gebiet 36, das untere Anodengebiet 38, das Drift-Gebiet 26, und das Buffer-Gebiet 28. Das Barriere-Gebiet 36 existiert zwischen dem oberen Anodengebiet 34b und dem unteren Anodengebiet 38, der Strom fließt jedoch von dem oberen Anodengebiet 34b zu dem unteren Anodengebiet 38 durch Passieren des Barriere-Gebiets 36, wenn die n-Typ-Verunreinigungskonzentration des Barriere-Gebiets 36 relativ gering ist. Die Diode wird ausgeschaltet, wenn das Potenzial der oberen Elektrode 60 verringert wird.An operation of the diode in the diode region 18 is described. If a potential to the top electrode 60 is applied, higher than that of the lower electrode 62 is a forward voltage at an interface between the lower anode region 38 and the drift area 26 applied to a pn junction. The diode is turned on when this forward voltage exceeds a certain value. As a result, a current flows from the anode contact regions 34a in the direction of the cathode area 39 through the upper anode area 34b , the barrier area 36 , the lower anode area 38 , the drift area 26 , and the buffer area 28 , The barrier area 36 exists between the upper anode area 34b and the lower anode area 38 However, the current flows from the upper anode region 34b to the lower anode area 38 by passing the barrier area 36 if the n-type impurity concentration of the barrier area 36 is relatively low. The diode turns off when the potential of the upper electrode 60 is reduced.

Eine Struktur von jedem Zwischengraben-Halbleitergebiet 70 in dem IGBT-Bereich 16 (das heißt, die Struktur, in der das untere Body-Gebiet 25, das Barriere-Gebiet 23, das obere Body-Gebiet 22b, und das Body-Kontaktgebiet 22a über dem Drift-Gebiet 26 bereitgestellt sind) ist im Wesentlichen mit einer Struktur von jedem Zwischengraben-Halbleitergebiet 70 in dem Diodenbereich 18 identisch (das heißt, die Struktur, in der das untere Anodengebiet 38, das Barriere-Gebiet 36, das obere Anodengebiet 34b, und das Anodenkontaktgebiet 34a über dem Drift-Gebiet 26 bereitgestellt sind). Wenn die Diode in dem Diodengebiet 18 eingeschaltet wird, wird dadurch eine Durchlassspannung an einen pn-Übergang an einer Grenzfläche zwischen dem unteren Body-Gebiet 25 und dem Drift-Gebiet 26 in dem IGBT-Bereich 16 angelegt. Insbesondere in dem Grenz-Zwischengraben-Halbleitergebiet 70a nahe dem Kathodengebiet 39 wird die Durchlassspannung leicht an den pn-Übergang an der Grenzfläche zwischen dem unteren Body-Gebiet 25 und dem Drift-Gebiet 26 angelegt. Der pn-Übergang in dem Grenz-Zwischengraben-Halbleitergebiet 70a wird dadurch eingeschaltet, wenn die Diode in dem Diodenbereich 18 eingeschaltet wird, und Löcher wie durch einen in 1 gezeigten Pfeil 100 fließen. Das heißt, die Löcher fließen von dem Body-Kontaktgebiet 22a in Richtung des Kathodengebiets 39 durch das obere Body-Gebiet 22b, das Barriere-Gebiet 23, das untere Body-Gebiet 25, das Drift-Gebiet 26, und das Buffer-Gebiet 28. Wenn die Löcher, die wie durch den Pfeil 100 gezeigt fließen, in der Menge groß sind, variiert dadurch die Durchlassspannung der Diode, und diese wird ein Varianzfaktor in einer Vorrichtungsleistung. In der Halbleitervorrichtung 10 des vorliegenden Ausführungsbeispiels ist die Floating-Schicht 26b jedoch in dem Grenz-Zwischengraben-Halbleitergebiet 70a bereitgestellt. Weil die n-Typ-Verunreinigungskonzentration der Floating-Schicht 26b höher als die n-Typ-Verunreinigungskonzentration der Primärschicht 26c ist, können die Löcher nicht einfach in die Floating-Schicht 26b fließen. Die Floating-Schicht 26b unterdrückt aufgrund dessen den wie durch den Pfeil 100 gezeigten Fluss der Löcher. Dadurch wird es weniger Varianz in der Durchlassspannung der Diode geben, wenn die Halbleitervorrichtung 10 in Serie hergestellt wird.A structure of each inter-trench semiconductor region 70 in the IGBT area 16 (that is, the structure in which the lower body area 25 , the barrier area 23 , the upper body area 22b , and the body contact area 22a over the drift area 26 are provided) substantially with a structure of each inter-trench semiconductor region 70 in the diode region 18 identical (that is, the structure in which the lower anode region 38 , the barrier area 36 , the upper anode area 34b , and the anode contact area 34a over the drift area 26 are provided). When the diode is in the diode region 18 is turned on, thereby a forward voltage to a pn junction at an interface between the lower body region 25 and the drift area 26 in the IGBT area 16 created. Particularly in the boundary inter-trench semiconductor region 70a near the cathode area 39 the forward voltage is easily applied to the pn junction at the interface between the lower body region 25 and the drift area 26 created. The pn junction in the boundary inter-trench semiconductor region 70a is thereby turned on when the diode in the diode region 18 is turned on, and holes like through a 1 shown arrow 100 flow. That is, the holes flow from the Body contact area 22a in the direction of the cathode area 39 through the upper body area 22b , the barrier area 23 , the lower body area 25 , the drift area 26 , and the buffer area 28 , If the holes, as indicated by the arrow 100 As shown in FIG. 1, in which quantity is large, thereby varying the forward voltage of the diode, and this becomes a variance factor in a device performance. In the semiconductor device 10 of the present embodiment is the floating layer 26b however, in the boundary inter-trench semiconductor region 70a provided. Because the n-type impurity concentration of the floating layer 26b higher than the n-type impurity concentration of the primary layer 26c is, the holes can not easily into the floating layer 26b flow. The floating layer 26b suppresses due to this as by the arrow 100 shown flow of holes. As a result, there will be less variance in the forward voltage of the diode when the semiconductor device 10 is produced in series.

Wie oben erwähnt, ist die Floating-Schicht 26b ferner nicht in dem Diodenbereich 18 bereitgestellt. Somit fließen Löcher in dem Diodenbereich 18 ohne durch die Floating-Schicht 26b beeinträchtigt zu werden. Aufgrund dessen kann ein Verlust unterdrückt werden, der in dem Diodenbereich 18 generiert wird.As mentioned above, the floating layer is 26b furthermore, not in the diode region 18 provided. Thus, holes flow in the diode region 18 without passing through the floating layer 26b to be affected. Due to this, a loss in the diode region can be suppressed 18 is generated.

In dem oben beschriebenen Ausführungsbeispiel erstreckt sich die Floating-Schicht 26b von einem zum anderen der Gräben 40 auf beiden Seiten von jedem Zwischengraben-Halbleitergebiet 70. Die Floating-Schicht 26b kann jedoch nicht in direktem Kontakt mit einem oder beiden der Gräben 40 auf beiden Seiten davon sein. Sogar in solch einem Fall kann der wie durch den Pfeil 100 gezeigte Fluss von Löchern zu gewissem Ausmaß unterdrückt werden, aufgrund der Präsenz der Floating-Schicht 26b in dem Drift-Gebiet 26 des Grenz-Zwischengraben-Halbleitergebiets 70a. Falls die Floating-Schicht 26b jedoch nicht in direktem Kontakt mit den Gräben 40 ist, werden die Löcher durch die Spalten zwischen der Floating-Schicht 26b und den Gräben 40 fließen, und dadurch wird ein Unterdrückungseffekt des Flusses der Löcher kleiner. Die Floating-Schicht 26b erstreckt sich somit bevorzugt von einem zum anderen der Gräben 40 an beiden Seiten des Grenz-Zwischengraben-Halbleitergebiets 70a.In the embodiment described above, the floating layer extends 26b from one to the other of the trenches 40 on both sides of each inter-trench semiconductor region 70 , The floating layer 26b however, can not be in direct contact with either or both of the trenches 40 be on both sides of it. Even in such a case, it can be like the arrow 100 shown flow of holes are suppressed to some extent, due to the presence of the floating layer 26b in the drift area 26 of the boundary inter-trench semiconductor region 70a , If the floating layer 26b but not in direct contact with the trenches 40 is, the holes are through the gaps between the floating layer 26b and the trenches 40 flow, and thereby a suppression effect of the flow of the holes becomes smaller. The floating layer 26b thus preferably extends from one to the other of the trenches 40 on both sides of the boundary inter-trench semiconductor region 70a ,

In dem oben beschriebenen Ausführungsbeispiel ist die obere Schicht 26a, die die niedrige n-Typ-Verunreinigungskonzentration aufweist, ferner zwischen der Floating-Schicht 26b und dem unteren Body-Gebiet 25 bereitgestellt, die obere Schicht 26a kann jedoch nicht bereitgestellt sein und die Floating-Schicht 26b kann in direktem Kontakt mit dem unteren Body-Gebiet 25 sein. Falls die Floating-Schicht 26b, die die relativ hohe Verunreinigungskonzentration aufweist, jedoch in direktem Kontakt mit dem unteren Body-Gebiet 25 ist, könnte eine Sperrspannung, die an einem pn-Übergang dazwischen angelegt ist, ein integriertes Potenzial übersteigen, das möglicherweise den IGBT unbeabsichtigt einschaltet. Es ist somit bevorzugt die obere Schicht 26a, die die niedrige n-Typ-Verunreinigungskonzentration aufweist, zwischen der Floating-Schicht 26b und dem unteren Body-Gebiet 25 bereitzustellen.In the embodiment described above, the upper layer is 26a having the low n-type impurity concentration, further between the floating layer 26b and the lower body area 25 provided, the upper layer 26a however, it can not be deployed and the floating layer 26b can be in direct contact with the lower body area 25 his. If the floating layer 26b having the relatively high impurity concentration but in direct contact with the lower body region 25 For example, a reverse voltage applied across a pn junction may exceed an integrated potential that may inadvertently turn on the IGBT. It is thus preferred that the upper layer 26a having the low n-type impurity concentration between the floating layer 26b and the lower body area 25 provide.

In dem oben beschriebenen Ausführungsbeispiel ist das obere Body-Gebiet 22b ferner von dem unteren Body-Gebiet 25 durch das Barriere-Gebiet 23 getrennt, das Barriere-Gebiet 23 kann jedoch nicht bereitgestellt sein, und das obere Body-Gebiet 22b und das untere Bodygebiet 25 können verbunden sein.In the embodiment described above, the upper body area is 22b further from the lower body area 25 through the barrier area 23 separated, the barrier area 23 however, it can not be provided and the upper body area 22b and the lower body area 25 can be connected.

In dem oben beschriebenen Ausführungsbeispiel ist das obere Anodengebiet 34b ferner von dem unteren Anodengebiet 38 durch das Barriere-Gebiet 36 getrennt, das Barriere-Gebiet 36 kann jedoch nicht bereitgestellt sein, und das obere Anodengebiet 34b und das untere Anodengebiet 38 können verbunden sein.In the embodiment described above, the upper anode region is 34b further from the lower anode region 38 through the barrier area 36 separated, the barrier area 36 however, it can not be provided and the upper anode area 34b and the lower anode area 38 can be connected.

In dem oben beschriebenen Ausführungsbeispiel ist die Floating-Schicht 26b ferner in allen Zwischengraben-Halbleitergebieten 70 des IGBT-Bereichs 16 bereitgestellt, die Floating-Schicht 26b kann jedoch nur in dem Grenz-Zwischengraben-Halbleitergebiet 70a bereitgestellt sein. Die Floating-Schicht 26b kann ferner nur in einigen der Zwischengraben-Halbleitergebiete 70, einschließlich dem Grenz-Zwischengraben-Halbleitergebiet 70a, bereitgestellt sein.In the embodiment described above, the floating layer is 26b further in all inter-trench semiconductor regions 70 of the IGBT area 16 provided the floating layer 26b however, only in the boundary inter-trench semiconductor region 70a be provided. The floating layer 26b further, only in some of the inter-trench semiconductor regions 70 including the boundary inter-trench semiconductor region 70a be provided.

Die Floating-Schicht 26b in dem oben beschriebenen Ausführungsbeispiel ist ein Beispiel für eine Hochkonzentrationsschicht wie beansprucht.The floating layer 26b In the embodiment described above, an example of a high concentration layer is as claimed.

Einige der hierin offenbarten technischen Elemente werden im Folgenden aufgelistet. Es gilt zu beachten, dass die respektiven technischen Elemente voneinander unabhängig sind und einzeln sowie in Kombination nützlich sind.Some of the technical elements disclosed herein are listed below. It should be noted that the respective technical elements are independent of each other and are useful individually and in combination.

In einem Beispiel einer hierin offenbarten Halbleitervorrichtung, kann die Hochkonzentrationsschicht in direktem Kontakt mit jedem der Gate-Isolationsfilme sein, die an beiden Seiten des Grenz-Zwischengraben-Halbleitergebiets angeordnet sind.In one example of a semiconductor device disclosed herein, the high concentration layer may be in direct contact with each of the gate insulating films disposed on both sides of the boundary inter-trench semiconductor region.

Gemäß dieser Konfiguration kann das Fließen der Löcher an der Grenze des Diodenbereichs und des IGBT-Bereichs effektiver unterdrückt werden.According to this configuration, the flow of the holes at the boundary of the diode region and the IGBT region can be suppressed more effectively.

In einem Beispiel einer hierin offenbarten Halbleitervorrichtung, kann das Drift-Gebiet eine obere Schicht umfassen, die zwischen der Hochkonzentrationsschicht und dem Body-Gebiet bereitgestellt ist, und eine n-Typ-Verunreinigungskonzentration umfassen, die geringer als die n-Typ-Verunreinigungskonzentration in der Hochkonzentrationsschicht ist.In one example of a semiconductor device disclosed herein, the drift region may include a upper layer provided between the high concentration layer and the body region, and include an n-type impurity concentration that is lower than the n-type impurity concentration in the high concentration layer.

Gemäß dieser Konfiguration kann das IGBT davon abgehalten werden unbeabsichtigt eingeschaltet zu werden.According to this configuration, the IGBT can be prevented from being inadvertently turned on.

Während spezifische Beispiele der vorliegenden Erfindung oben im Detail beschrieben wurden, sind diese Beispiele lediglich illustrativ und stellen keine Begrenzungen des Schutzbereichs der Patentansprüche dar. Die in den Patentansprüchen beschriebene Technologie umfasst auch verschiedene Änderungen und Modifikationen der oben beschriebenen Beispiele. Die technischen Beispiele, die in der vorliegenden Beschreibung oder Zeichnungen erklärt sind, stellen einen technischen Nutzen dar, entweder unabhängig oder durch verschiedene Kombinationen. Die vorliegende Erfindung ist nicht auf die Kombinationen beschränkt, die zu dem Zeitpunkt des Einreichens der Ansprüche beschrieben sind. Der Zweck der durch die vorliegende Beschreibung oder Zeichnungen veranschaulichten Beispiele ist ferner, mehrere Aufgaben gleichzeitig zu erfüllen, und das Erfüllen einer dieser Aufgaben gibt der vorliegenden Erfindung einen technischen Nutzen.While specific examples of the present invention have been described above in detail, these examples are merely illustrative and do not constitute limitations on the scope of the claims. The technology described in the claims also encompasses various changes and modifications to the examples described above. The technical examples explained in the present specification or drawings represent a technical benefit, either independently or through various combinations. The present invention is not limited to the combinations described at the time of filing the claims. The purpose of the examples illustrated by the present specification or drawings is further to accomplish a plurality of tasks simultaneously, and the fulfillment of any of these objects provides the present invention with a technical benefit.

Eine Halbleitervorrichtung kann ein Halbleitersubstrat umfassen, das mit einem IGBT-Bereich und einem Diodenbereich versehen ist. Das Halbleitersubstrat kann n-Typ-Emitter-Gebiete, die in dem IGBT-Bereich bereitgestellt sind, ein p-Typ-Body-Gebiet, das in dem IGBT-Bereich bereitgestellt ist, ein p-Typ-Anodengebiet, das in dem Diodenbereich bereitgestellt ist, und ein n-Typ-Drift-Gebiet, das über den IGBT-Bereich und den Diodenbereich bereitgestellt ist, umfassen. Das Drift-Gebiet kann in einem Grenz-Zwischengraben-Halbleitergebiet, das an einer Stelle am nächsten zum Diodenbereich angeordnet ist, eine Hochkonzentrationsschicht umfassen. Eine n-Typ-Verunreinigungskonzentration in der Hochkonzentrationsschicht kann höher als die n-Typ-Verunreinigungskonzentration in dem Drift-Gebiet unter der Hochkonzentrationsschicht sein.A semiconductor device may include a semiconductor substrate provided with an IGBT region and a diode region. The semiconductor substrate may include n-type emitter regions provided in the IGBT region, a p-type body region provided in the IGBT region, a p-type anode region provided in the diode region and an n-type drift region provided across the IGBT region and the diode region. The drift region may comprise a high concentration layer in a boundary inter-trench semiconductor region located at a location closest to the diode region. An n-type impurity concentration in the high concentration layer may be higher than the n-type impurity concentration in the drift region below the high concentration layer.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • JP 2018042179 [0001]JP 2018042179 [0001]

Claims (3)

Halbleitervorrichtung (10) mit einem IGBT (Bipolartransistor mit isolierter Gate-Elektrode) und einer Diode, wobei die Halbleitervorrichtung (10) umfasst: ein Halbleitersubstrat (12); eine obere Elektrode (60), die eine obere Fläche (12a) der Halbleitervorrichtung (12) bedeckt; eine untere Elektrode (62), die eine untere Fläche (12b) des Halbleitersubstrats (12) bedeckt, wobei das Halbleitersubstrat (12) umfasst: einen IGBT-Bereich (16), in dem ein p-Typ-Kollektorgebiet (32) an einer Position in Kontakt mit der unteren Elektrode (62) bereitgestellt ist; und einen Diodenbereich (18), in dem ein n-Typ-Kathodengebiet (39) an einer Position in Kontakt mit der unteren Elektrode (62) bereitgestellt ist, eine Vielzahl von Gräben (40) in der oberen Fläche (12a) des Halbleitersubstrats (12) in dem IGBT-Bereich (16) bereitgestellt ist, Gate-Isolationsfilme (42) und Gate-Elektroden (44), die von dem Halbleitersubstrat (12) durch die Gate-Isolationsfilme (42) isoliert sind, in den jeweiligen Gräben (40) bereitgestellt sind, das Halbleitersubstrat (12) ferner mit: in dem IGBT-Bereich (16) bereitgestellten n-Typ-Emitter-Gebieten (20), die in direktem Kontakt mit der oberen Elektrode (60) sind, und die in direktem Kontakt mit den Gate-Isolationsfilmen (42) sind; einem in dem IGBT-Bereich (16) bereitgestellten p-Typ-Body-Gebiet (22a, 22b), das in direktem Kontakt mit der oberen Elektrode (60) ist, und das in direktem Kontakt mit den Gate-Isolationsfilmen (42) unter den Emitter-Gebieten (20) ist; einem p-Typ-Anodengebiet (34a, 34b), das in dem Diodenbereich (18) bereitgestellt ist, und das in direktem Kontakt mit der oberen Elektrode (60) ist; und einem über den IGBT-Bereich (60) und den Diodenbereich (18) bereitgestellten n-Typ-Drift-Gebiet (26), das in dem IGBT-Bereich (60) unter dem Body-Gebiet (22a, 22b) und über dem Kollektorgebiet (32) bereitgestellt ist, das in dem Diodenbereich (18) unter dem Anodengebiet (34a, 34b) und über dem Kathodengebiet (39) bereitgestellt ist, das in direktem Kontakt mit den Gate-Isolationsfilmen (42) unter dem Body-Gebiet (22a, 22b) ist, und das eine n-Typ-Verunreinigungskonzentration aufweist, die geringer als eine n-Typ-Verunreinigungskonzentration in dem Kathodengebiet (39) ist, wobei jedes von Halbleitergebieten, das oberhalb von unteren Enden der Gräben (40) angeordnet ist und zwischen jeweiligen Paaren der Gräben (40) eingesetzt ist, als ein Zwischengraben-Halbleitergebiet (70) definiert ist, eines dieser Zwischengraben-Halbleitergebiete (70), das an einer Position angeordnet ist, die dem Diodenbereich (18) am nächsten ist, als ein Grenz-Zwischengraben-Halbleitergebiet (70a) definiert ist, das Drift-Gebiet (26) in dem Grenz-Zwischengraben-Halbleitergebiet (70a) eine Hochkonzentrationsschicht (26b) umfasst, und eine n-Typ-Verunreinigungskonzentration in der Hochkonzentrationsschicht (26b) höher als die n-Typ-Verunreinigungskonzentration in dem Drift-Gebiet (26) unter der Hochkonzentrationsschicht (26b) ist.A semiconductor device (10) comprising an IGBT (Insulated Gate Bipolar Transistor) and a diode, wherein the semiconductor device (10) comprises: a semiconductor substrate (12); an upper electrode (60) covering an upper surface (12a) of the semiconductor device (12); a lower electrode (62) covering a lower surface (12b) of the semiconductor substrate (12), in which the semiconductor substrate (12) comprises: an IGBT region (16) in which a p-type collector region (32) is provided at a position in contact with the lower electrode (62); and a diode region (18) in which an n-type cathode region (39) is provided at a position in contact with the lower electrode (62), a plurality of trenches (40) are provided in the upper surface (12a) of the semiconductor substrate (12) in the IGBT region (16), Gate insulating films (42) and gate electrodes (44) insulated from the semiconductor substrate (12) by the gate insulating films (42) are provided in the respective trenches (40), the semiconductor substrate (12) further comprising: n-type emitter regions (20) provided in the IGBT region (16) in direct contact with the upper electrode (60) and in direct contact with the gate insulating films (42); a p-type body region (22a, 22b) provided in the IGBT region (16), which is in direct contact with the upper electrode (60) and in direct contact with the gate insulating films (42) the emitter regions (20); a p-type anode region (34a, 34b) provided in the diode region (18) and in direct contact with the upper electrode (60); and an n-type drift region (26) provided over the IGBT region (60) and the diode region (18), in the IGBT region (60) below the body region (22a, 22b) and above the collector region (32) provided in the diode region (18) below the anode region (34a, 34b) and above the cathode region (39) that is in direct contact with the gate insulating films (42) under the body region (22a , 22b) and having an n-type impurity concentration that is less than an n-type impurity concentration in the cathode region (39), wherein each of semiconductor regions disposed above lower ends of the trenches (40) and interposed between respective pairs of the trenches (40) is defined as an inter-trench semiconductor region (70), one of these inter-trench semiconductor regions (70) disposed at a position closest to the diode region (18) is defined as a boundary inter-trench semiconductor region (70a), the drift region (26) in the boundary inter-trench semiconductor region (70a) comprises a high concentration layer (26b), and an n-type impurity concentration in the high concentration layer (26b) is higher than the n-type impurity concentration in the drift region (26) below the high concentration layer (26b). Halbleitervorrichtung (10) nach Anspruch 1, wobei die Hochkonzentrationsschicht (26b) in direktem Kontakt mit jedem der Gate-Isolationsfilme (42) ist, die an beiden Seiten des Grenz-Zwischengraben-Halbleitergebiets (70a) angeordnet sind.Semiconductor device (10) according to Claim 1 wherein the high concentration layer (26b) is in direct contact with each of the gate insulating films (42) disposed on both sides of the boundary inter-trench semiconductor region (70a). Halbleitervorrichtung (10) nach Anspruch 1 oder 2, wobei das Drift-Gebiet (26) eine obere Schicht (26a) umfasst, die zwischen der Hochkonzentrationsschicht (26b) und dem Body-Gebiet (22a, 22b) bereitgestellt ist, und eine n-Typ-Verunreinigungskonzentration aufweist, die geringer als die n-Typ-Verunreinigungskonzentration in der Hochkonzentrationsschicht (26b) ist.Semiconductor device (10) according to Claim 1 or 2 wherein the drift region (26) comprises an upper layer (26a) provided between the high concentration layer (26b) and the body region (22a, 22b) and having an n-type impurity concentration lower than that n-type impurity concentration in the high-concentration layer (26b).
DE102019105744.2A 2018-03-08 2019-03-07 Semiconductor device Withdrawn DE102019105744A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-042179 2018-03-08
JP2018042179A JP2019160877A (en) 2018-03-08 2018-03-08 Semiconductor device

Publications (1)

Publication Number Publication Date
DE102019105744A1 true DE102019105744A1 (en) 2019-09-12

Family

ID=67701892

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019105744.2A Withdrawn DE102019105744A1 (en) 2018-03-08 2019-03-07 Semiconductor device

Country Status (4)

Country Link
US (1) US20190280109A1 (en)
JP (1) JP2019160877A (en)
CN (1) CN110246840A (en)
DE (1) DE102019105744A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7279356B2 (en) * 2018-12-19 2023-05-23 富士電機株式会社 semiconductor equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018042179A (en) 2016-09-09 2018-03-15 日本電信電話株式会社 Communication device and communication method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034315B2 (en) * 2006-05-19 2012-09-26 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP2008085188A (en) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd Insulated gate semiconductor device
JP5089191B2 (en) * 2007-02-16 2012-12-05 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP2010278259A (en) * 2009-05-28 2010-12-09 Toyota Motor Corp Semiconductor device and method of manufacturing the same
JP2011082220A (en) * 2009-10-02 2011-04-21 Toyota Motor Corp Semiconductor device
WO2014210072A1 (en) * 2013-06-24 2014-12-31 Ideal Power Inc. Systems, circuits, devices, and methods with bidirectional bipolar transistors
JP6421570B2 (en) * 2013-12-20 2018-11-14 株式会社デンソー Semiconductor device
JP2015154000A (en) * 2014-02-18 2015-08-24 トヨタ自動車株式会社 Semiconductor device and semiconductor device manufacturing method
JP6181597B2 (en) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 Semiconductor device and manufacturing method of semiconductor device
JP6715567B2 (en) * 2014-12-16 2020-07-01 富士電機株式会社 Semiconductor device
JP6281548B2 (en) * 2015-09-17 2018-02-21 トヨタ自動車株式会社 Semiconductor device
DE112017000297T5 (en) * 2016-08-12 2018-11-15 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of a semiconductor device
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018042179A (en) 2016-09-09 2018-03-15 日本電信電話株式会社 Communication device and communication method

Also Published As

Publication number Publication date
CN110246840A (en) 2019-09-17
JP2019160877A (en) 2019-09-19
US20190280109A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
DE102015221061B4 (en) Semiconductor device
DE112014005981B4 (en) Semiconductor device
DE112013007576B4 (en) semiconductor device
DE112009003565B4 (en) TRENCH-BASED POWER SEMICONDUCTOR DEVICES WITH CHARACTERISTICS OF INCREASED BREAKTHROUGH VOLTAGE
DE102016111400B4 (en) Nitridhalbleitereinrichtung
DE102015121514B4 (en) Reverse conducting bipolar transistor with insulated gate
DE102015102756A1 (en) Semiconductor device
DE112009004065B4 (en) A semiconductor device comprising a semiconductor substrate including a diode region and an IGBT region
DE112009004071T5 (en) TRUNK-BASED POWER SEMICONDUCTOR DEVICES WITH FEATURES OF INCREASED BREAKDOWN VOLTAGE
DE2536277A1 (en) SEMI-CONDUCTOR ARRANGEMENT
DE102018124708B4 (en) Switching element and method of manufacturing the same
DE10346838A1 (en) Superjunction semiconductor device using spaced pylons provided with increased charge concentration at their top ends
DE102016103243A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
DE112018007114T5 (en) SILICON CARBIDE SEMICONDUCTOR UNIT
DE102013223887A1 (en) Semiconductor device
DE102017216923A1 (en) Semiconductor device
DE102015102569A1 (en) SEMICONDUCTOR COMPONENT
DE102013224856B4 (en) Schottky junction diode and method of making same
DE102020116653B4 (en) SILICON CARBIDE SEMICONDUCTOR COMPONENT
DE102018131705A1 (en) Semiconductor device
DE102015120148A1 (en) Semiconductor device and method for manufacturing semiconductor device
DE102016224697A1 (en) Schottky diode and method of making the same
DE3021042A1 (en) RESISTANCE ELEMENT WITH HIGH BREAKTHROUGH VOLTAGE FOR INTEGRATED CIRCUITS
DE112016006503B4 (en) SEMICONDUCTOR SWITCHING ELEMENT
DE2116106A1 (en) Inverse transistor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI, JP

R082 Change of representative

Representative=s name: TBK, DE

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee