DE102018109834A1

DE102018109834A1 - METHOD FOR PRODUCING AN OPTOELECTRONIC COMPONENT

Info

Publication number: DE102018109834A1
Application number: DE102018109834.0A
Authority: DE
Inventors: Gudrun Lindberg; Markus Klein; Erwin Schreyer; Tobias Gebuhr; Alexander Lippert
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2018-04-24
Filing date: 2018-04-24
Publication date: 2019-10-24

Abstract

Ein Verfahren zum Herstellen eines optoelektronischen Bauelements (21, 22) umfasst die folgenden Verfahrensschritte: Ein Wafer (1) mit optoelektronischen Halbleiterchips (2) wird bereitgestellt. Ein Opfermaterial (5) wird auf den optoelektronischen Halbleiterchips (2) angeordnet. Der Wafer (1) wird zerteilt, um die optoelektronischen Halbleiterchips (2) zu vereinzeln. Ein mit dem Opfermaterial (5) bedeckter optoelektronischer Halbleiterchip (2) wird in ein Vergussmaterial (7) eingebettet. Das Opfermaterial (5) wird entfernt, wobei auf dem Opfermaterial (5) befindliche Teile des Vergussmaterials (7) entfernt werden.A method for producing an optoelectronic component (21, 22) comprises the following method steps: A wafer (1) with optoelectronic semiconductor chips (2) is provided. A sacrificial material (5) is arranged on the optoelectronic semiconductor chip (2). The wafer (1) is divided to separate the optoelectronic semiconductor chips (2). An optoelectronic semiconductor chip (2) covered with the sacrificial material (5) is embedded in a potting material (7). The sacrificial material (5) is removed, wherein on the sacrificial material (5) located parts of the potting material (7) are removed.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß dem unabhängigen Anspruch.The present invention relates to a method for producing an optoelectronic component according to the independent claim.

Aus dem Stand der Technik ist das Einbetten von optoelektronischen Halbleiterchips in ein Vergussmaterial mittels folienunterstütztem Spritzpressen bekannt. Beim folienunterstützten Spritzpressen wird eine Folie an Strahlungsemissionsflächen der optoelektronischen Halbleiterchips gepresst, um zu verhindern, dass ein Teil des Vergussmaterials auf die Strahlungsemissionsflächen gelangt. Nichtsdestotrotz können, aufgrund von unterschiedlichen Dicken der optoelektronischen Halbleiterchips, Teile des Vergussmaterials auf die Strahlungsemissionsflächen gelangen.The embedding of optoelectronic semiconductor chips in a potting material by means of film-assisted transfer molding is known from the prior art. In film-assisted transfer molding, a film is pressed against radiation emission surfaces of the optoelectronic semiconductor chips in order to prevent part of the potting material from reaching the radiation emission surfaces. Nevertheless, due to different thicknesses of the optoelectronic semiconductor chips, parts of the potting material can reach the radiation emission surfaces.

Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronisches Bauelements anzugeben, das das Problem der Kontamination der Strahlungsemissionsflächen mit dem Vergussmaterial überwindet.An object of the present invention is to provide a method of manufacturing an optoelectronic device that overcomes the problem of contamination of the radiation emission surfaces with the potting material.

Diese Aufgabe wird durch ein Verfahren zum Herstellen eines optoelektronischen Bauelements mit den Merkmalen des unabhängigen Anspruchs gelöst. In den abhängigen Ansprüchen sind vorteilhafte Ausführungsformen angegeben.This object is achieved by a method for producing an optoelectronic component having the features of the independent claim. In the dependent claims advantageous embodiments are given.

Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst die folgenden Verfahrensschritte: Ein Wafer mit optoelektronischen Halbleiterchips wird bereitgestellt. Ein Opfermaterial wird auf den optoelektronischen Halbleiterchips angeordnet. Der Wafer wird zerteilt, um die optoelektronischen Halbleiterchips zu vereinzeln. Ein mit dem Opfermaterial bedeckter optoelektronischer Halbleiterchip wird in ein Vergussmaterial eingebettet. Das Opfermaterial wird entfernt, wobei auf dem Opfermaterial befindliche Teile des Vergussmaterials entfernt werden. Vorteilhafterweise erlaubt es das Verfahren, das optoelektronische Bauelement derart herzustellen, dass eine Strahlungsemissionsfläche des optoelektronischen Halbleiterchips nicht von dem Vergussmaterial kontaminiert ist. Dies wird durch das Anordnen des Opfermaterials sichergestellt. Ohne das Opfermaterial könnten Rückstände des Vergussmaterials auf dem optoelektronischen Halbleiterchip verbleiben. Ein Entfernen dieser Rückstände des Vergussmaterials kann beispielsweise aufgrund einer geringen Löslichkeit des Vergussmaterials Schwierigkeiten bereiten.A method for producing an optoelectronic component comprises the following method steps: A wafer with optoelectronic semiconductor chips is provided. A sacrificial material is placed on the optoelectronic semiconductor chip. The wafer is split to separate the optoelectronic semiconductor chips. An optoelectronic semiconductor chip covered with the sacrificial material is embedded in a potting material. The sacrificial material is removed, removing parts of the potting material located on the sacrificial material. Advantageously, the method makes it possible to produce the optoelectronic component such that a radiation emission surface of the optoelectronic semiconductor chip is not contaminated by the potting material. This is ensured by arranging the sacrificial material. Without the sacrificial material, residues of the potting material could remain on the optoelectronic semiconductor chip. A removal of these residues of the potting material can cause difficulties, for example due to a low solubility of the potting material.

In einer Ausführungsform erfolgt das Anordnen des Vergussmaterials durch ein Formverfahren, insbesondere durch folienunterstütztes Spritzpressen. Vorteilhafterweise wird beim Anordnen des Vergussmaterials mittels folienunterstützem Spritzpressen eine Folie an den optoelektronischen Halbleiterchip gepresst. Damit kann sichergestellt werden, dass nur ein geringer Teil des Vergussmaterials über der Strahlungsemissionsfläche aushärtet. Das Opfermaterial bleibt also trotz einer möglichen Kontamination mit dem Vergussmaterial zugänglich und kann entfernt werden, wobei auch der Teil des Vergussmaterials über der Strahlungsemissionsfläche entfernt wird.In one embodiment, the potting material is arranged by a molding process, in particular by film-assisted transfer molding. Advantageously, a foil is pressed against the optoelectronic semiconductor chip when arranging the potting material by means of film-assisted transfer molding. This can ensure that only a small part of the potting material hardens above the radiation emission surface. The sacrificial material thus remains accessible despite a possible contamination with the potting material and can be removed, whereby the part of the potting material is removed over the radiation emission surface.

In einer Ausführungsform wird ein Fotolack als Opfermaterial verwendet. Vorteilhafterweise lässt sich ein Fotolack leicht entfernen.In one embodiment, a photoresist is used as the sacrificial material. Advantageously, a photoresist can be easily removed.

In einer Ausführungsform erfolgt das Entfernen des Opfermaterials durch Auflösen des Opfermaterials. Vorteilhafterweise lässt sich das Opfermaterial durch Auflösen mit einem geeigneten Lösemittel leicht entfernen.In one embodiment, removal of the sacrificial material is accomplished by dissolving the sacrificial material. Advantageously, the sacrificial material can be easily removed by dissolution with a suitable solvent.

In einer Ausführungsform erfolgt ein Reinigen des optoelektronischen Halbleiterchips mittels eines verdichteten Mediums. Vorteilhafterweise lassen sich weitere Kontaminationen mittels des verdichteten Mediums leicht entfernen. Das verdichtete Medium kann beispielsweise Luft oder Wasser sein, das unter einem hohen Druck auf den optoelektronischen Halbleiterchip gerichtet wird.In one embodiment, the optoelectronic semiconductor chip is cleaned by means of a compressed medium. Advantageously, further contaminations by means of the compressed medium can be easily removed. The compressed medium may be, for example, air or water, which is directed at a high pressure on the optoelectronic semiconductor chip.

In einer Ausführungsform wird nach dem Entfernen des Opfermaterials ein planarer Kontaktierungssteg an einer Oberseite des optoelektronischen Halbleiterchips angeordnet. Vorteilhafterweise ermöglicht der planare Kontaktierungssteg eine Versorgung des optoelektronischen Halbleiterchips mit elektrischer Energie für einen Betrieb des optoelektronischen Halbleiterchips. Das Anordnen des planaren Kontaktierungsstegs kann beispielsweise mittels galvanischer Abscheidung erfolgen.In one embodiment, after the removal of the sacrificial material, a planar contacting land is arranged on an upper side of the optoelectronic semiconductor chip. Advantageously, the planar Kontaktierungssteg allows a supply of the optoelectronic semiconductor chip with electrical energy for operation of the optoelectronic semiconductor chip. The arrangement of the planar Kontaktierungsstegs can be done for example by means of electrodeposition.

In einer Ausführungsform wird vor dem Anordnen des planaren Kontaktierungsstegs ein Dielektrikum an zumindest einer Kante der Oberseite des optoelektronischen Halbleiterchips angeordnet. Vorteilhafterweise kann das an der Kante der Oberseite des optoelektronischen Halbleiterchips angeordnete Dielektrikum einen elektrischen Kurzschluss vermeiden, der dadurch verursacht werden kann, dass der planare Kontaktierungssteg von der Oberseite abgewandte Halbleiterschichten des optoelektronischen Halbleiterchips kontaktiert. Das Dielektrikum kann beispielsweise ein fotostrukturierbares Dielektrikum sein, das das ausschließliche Anordnen an den Kanten erlaubt.In one embodiment, prior to arranging the planar contacting web, a dielectric is arranged on at least one edge of the upper side of the optoelectronic semiconductor chip. Advantageously, the dielectric arranged on the edge of the upper side of the optoelectronic semiconductor chip can avoid an electrical short circuit, which can be caused by the planar contacting land contacting semiconductor layers of the optoelectronic semiconductor chip facing away from the upper side. The dielectric may, for example, be a photoimageable dielectric that allows exclusive placement at the edges.

In einer Ausführungsform wird eine Mehrzahl von mit dem Opfermaterial bedeckten optoelektronischen Halbleiterchips in das Vergussmaterial eingebettet. Vorteilhafterweise ermöglicht das Einbetten mehrerer optoelektronischer Halbleiterchips in das Vergussmaterial ein Herstellen eines optoelektronischen Halbleiterchip-Arrays.In one embodiment, a plurality of optoelectronic semiconductor chips covered with the sacrificial material are embedded in the potting material. Advantageously, embedding several optoelectronic semiconductor chips in the Potting material to produce an optoelectronic semiconductor chip array.

In einer Ausführungsform werden die optoelektronischen Halbleiterchips in einer regelmäßigen Matrixanordnung in das Vergussmaterial eingebettet. Beispielsweise erlaubt dieses Verfahren das Herstellen von Anzeigebildschirmen.In one embodiment, the optoelectronic semiconductor chips are embedded in the potting material in a regular matrix arrangement. For example, this method allows the production of display screens.

In einer Ausführungsform erfolgt das Zerteilen des Wafers mittels Plasmaschneiden. Vorteilhafterweise ist das Plasmaschneiden eine wirtschaftliche Methode, die es auch erlaubt den mit dem Opfermaterial bedeckten Wafer zu zerteilen.In one embodiment, the wafer is diced by plasma cutting. Advantageously, plasma cutting is an economical method that also allows the wafer covered with the sacrificial material to be cut.

Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, sind klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematischer Darstellung:

1: eine seitliche Schnittansicht auf einen Wafer mit einem Opfermaterial;
2: ein Einbetten von mit dem Opfermaterial bedeckten optoelektronischen Halbleiterchips in ein Vergussmaterial;
3: eine seitliche Schnittansicht auf ein optoelektronisches Bauelement gemäß einer ersten Ausführungsform;
4: eine seitliche Schnittansicht auf ein optoelektronisches Bauelement gemäß einer zweiten Ausführungsform.

The above-described characteristics, features, and advantages of this invention, as well as the manner in which they are achieved, will be clearer and more clearly understood in connection with the following description of the embodiments, which will be described in connection with the drawings. Shown schematically in each case:

1 FIG. 4 is a side sectional view of a wafer with a sacrificial material; FIG.
2 : embedding optoelectronic semiconductor chips covered with the sacrificial material into a potting material;
3 FIG. 2 is a side sectional view of an optoelectronic component according to a first embodiment; FIG.
4 FIG. 2: a side sectional view of an optoelectronic component according to a second embodiment. FIG.

1 zeigt eine schematische, seitliche Schnittansicht eines Wafers 1. 1 shows a schematic, side sectional view of a wafer 1 ,

Der Wafer 1 weist optoelektronische Halbleiterchips 2 auf. Die optoelektronischen Halbleiterchips 2 weisen Oberseiten 3 und Unterseiten 4 auf. Die optoelektronischen Halbleiterchips 2 weisen ein Substrat und eine auf dem Substrat angeordnete optoelektronische Halbleiterschichtenfolge auf. Das Substrat kann beispielsweise ein Silizium-Substrat sein. Das Substrat und die optoelektronische Halbleiterschichtenfolge sind der Einfachheit halber in 1 nicht detailliert dargestellt. Die Unterseiten 4 der optoelektronischen Halbleiterchips 2 werden durch das Substrat gebildet. Die Oberseiten 3 werden durch die optoelektronische Halbleiterschichtenfolge gebildet. Die Oberseiten 3 der optoelektronischen Halbleiterchips 2 bilden gemeinsam eine Oberseite des Wafers 1.The wafer 1 has optoelectronic semiconductor chips 2 on. The optoelectronic semiconductor chips 2 have tops 3 and subpages 4 on. The optoelectronic semiconductor chips 2 have a substrate and an optoelectronic semiconductor layer sequence arranged on the substrate. The substrate may be, for example, a silicon substrate. The substrate and the optoelectronic semiconductor layer sequence are for simplicity in FIG 1 not shown in detail. The subpages 4 the optoelectronic semiconductor chips 2 are formed by the substrate. The tops 3 are formed by the optoelectronic semiconductor layer sequence. The tops 3 the optoelectronic semiconductor chips 2 together form a top of the wafer 1 ,

Die optoelektronischen Halbleiterchips 2 können dazu ausgebildet sein, elektromagnetische Strahlung zu emittieren. In diesem Fall können die optoelektronischen Halbleiterchips 2 beispielsweise als Leuchtdiodenchips ausgebildet sein. Die Oberseiten 3 der optoelektronischen Halbleiterchips 2 können in diesem Fall auch als Strahlungsemissionsflächen bezeichnet werden. Die optoelektronischen Halbleiterchips 2 können aber auch dazu ausgebildet sein, elektromagnetische Strahlung an ihren Oberseiten 3 zu detektieren. In diesem Fall können die optoelektronischen Halbleiterchips 2 beispielsweise als Photodioden ausgebildet sein.The optoelectronic semiconductor chips 2 may be configured to emit electromagnetic radiation. In this case, the optoelectronic semiconductor chips 2 For example, be designed as light-emitting diode chips. The tops 3 the optoelectronic semiconductor chips 2 may also be referred to as radiation emission surfaces in this case. The optoelectronic semiconductor chips 2 but may also be adapted to electromagnetic radiation on their tops 3 to detect. In this case, the optoelectronic semiconductor chips 2 be formed for example as photodiodes.

In der Schnittansicht der 1 sind exemplarisch drei optoelektronische Halbleiterchips 2 dargestellt. Der Wafer 1 kann jedoch eine beliebige Anzahl optoelektronischer Halbleiterchips 2 aufweisen.In the sectional view of 1 are exemplary three optoelectronic semiconductor chips 2 shown. The wafer 1 However, any number of optoelectronic semiconductor chips 2 exhibit.

Auf den Oberseiten 3 der optoelektronischen Halbleiterchips 2 bzw. auf der Oberseite des Wafers 1 wurde ein Opfermaterial 5 angeordnet. Das Opfermaterial 5 kann beispielsweise ein Fotolack sein. Das Opfermaterial 5 kann beispielsweise mittels Rotationsbeschichtung auf dem Wafer 1 angeordnet werden. Eine Dicke des auf dem Wafer 1 angeordneten Opfermaterials 5 kann beispielsweise in einem Bereich zwischen 1µm und 20µm liegen.On the tops 3 the optoelectronic semiconductor chips 2 or on top of the wafer 1 became a sacrificial material 5 arranged. The sacrificial material 5 may be, for example, a photoresist. The sacrificial material 5 can for example by means of spin coating on the wafer 1 to be ordered. A thickness of on the wafer 1 arranged sacrificial material 5 may for example be in a range between 1μm and 20μm.

Der Wafer 1 wird zerteilt, um die optoelektronischen Halbleiterchips 2 zu vereinzeln. Der Wafer 1 wird entlang von Vereinzelungsebenen 6 zerteilt, die in 1 mittels gestrichelter Linien angedeutet sind. Das Zerteilen des Wafers 1 kann beispielsweise mittels Plasmaschneiden erfolgen.The wafer 1 is split to the optoelectronic semiconductor chips 2 to separate. The wafer 1 becomes along separation planes 6 parts that are in 1 are indicated by dashed lines. Dicing the wafer 1 can be done for example by means of plasma cutting.

Das Opfermaterial 5 bedeckt die Oberseiten 3 der optoelektronischen Halbleiterchips 2 und kann diese vor äußeren Einwirkungen, beispielsweise vor Verunreinigungen, schützen. Dies kann es erlauben, Greifwerkzeuge mit einer höheren Härte zu verwenden, um die vereinzelten optoelektronischen Halbleiterchips 2 weiterzuverarbeiten.The sacrificial material 5 covers the tops 3 the optoelectronic semiconductor chips 2 and can protect them from external influences, for example from contamination. This may allow gripping tools with a higher hardness to be used around the singulated optoelectronic semiconductor chips 2 further processing.

2 zeigt schematisch einen der 1 nachfolgenden Bearbeitungsschritt. 2 schematically shows one of 1 subsequent processing step.

Die mit dem Opfermaterial 5 bedeckten und vereinzelten optoelektronischen Halbleiterchips 2 werden in ein Vergussmaterial 7 eingebettet. Beispielhaft werden in der Darstellung der 2 drei optoelektronische Halbleiterchips 2 in das Vergussmaterial 7 eingebettet. Es kann jedoch eine beliebige Anzahl optoelektronischer Halbleiterchips 2 in das Vergussmaterial 7 eingebettet werden. Es müssen nicht alle in 2 gezeigten optoelektronischen Halbleiterchips 2 aus demselben Wafer 1 stammen. Die optoelektronischen Halbleiterchips 2 können beispielsweise in einer regelmäßigen Matrixanordnung in das Vergussmaterial 7 eingebettet werden. In diesem Fall ist es möglich, als Leuchtdiodenchips ausgebildete optoelektronische Halbleiterchips 2 in das Vergussmaterial 7 einzubetten, die dazu ausgebildet sein können, elektromagnetische Strahlung aus unterschiedlichen Spektralbereichen zu emittieren. Beispielsweise können Gruppen von Leuchtdiodenchips dazu ausgebildet sein, jeweils rotes, grünes und blaues Licht zu emittieren. Dies ermöglicht es, einen Anzeigebildschirm herzustellen.The one with the sacrificial material 5 covered and isolated optoelectronic semiconductor chips 2 be in a potting material 7 embedded. Exemplary in the presentation of the 2 three optoelectronic semiconductor chips 2 in the potting material 7 embedded. However, it can be any number of optoelectronic semiconductor chips 2 in the potting material 7 be embedded. It does not have to be all in 2 shown optoelectronic semiconductor chips 2 from the same wafer 1 come. The optoelectronic semiconductor chips 2 For example, in a regular matrix arrangement in the potting material 7 be embedded. In this case, it is possible to use optoelectronic semiconductor chips designed as light-emitting diode chips 2 in the potting material 7 to embed, trained to do so may be to emit electromagnetic radiation from different spectral regions. For example, groups of light-emitting diode chips may be configured to emit red, green and blue light, respectively. This makes it possible to produce a display screen.

In der Darstellung der 2 ist zu erkennen, dass die optoelektronischen Halbleiterchips 2 vor dem Einbetten in das Vergussmaterial 7 auf einem Träger 8 angeordnet wurden. Der Träger 8 kann beispielsweise eine Leiterplatte sein. Auf der Leiterplatte können elektrische Leiterbahnen zur Versorgung der optoelektronischen Halbleiterchips 2 mit elektrischer Energie vorgesehen sein. In diesem Fall können die optoelektronischen Halbleiterchips 2 an ihren Unterseiten 4 Metallisierungen aufweisen. Die Metallisierungen können beispielsweise Gold aufweisen. Die Metallisierungen sind der Einfachheit halber in 2 nicht dargestellt. Zur elektrischen Kontaktierung kann ein Lot, das ein Metall aufweist, zwischen den Metallisierungen an den Unterseiten 4 der optoelektronischen Halbleiterchips 2 und den elektrischen Leiterbahnen der Leiterplatte angeordnet werden. Der Träger 8 kann jedoch auch anders ausgebildet sein oder entfallen.In the presentation of the 2 it can be seen that the optoelectronic semiconductor chips 2 before embedding in the potting material 7 on a carrier 8th were arranged. The carrier 8th may be, for example, a printed circuit board. On the circuit board, electrical conductors for supplying the optoelectronic semiconductor chips 2 be provided with electrical energy. In this case, the optoelectronic semiconductor chips 2 at their bottoms 4 Have metallizations. The metallizations may include gold, for example. The metallizations are for simplicity in 2 not shown. For electrical contacting, a solder, which has a metal, between the metallizations on the undersides 4 the optoelectronic semiconductor chips 2 and the electrical traces of the circuit board are arranged. The carrier 8th However, it can also be designed differently or omitted.

Das Vergussmaterial 7 kann beispielsweise ein Epoxid oder ein Silikon aufweisen. Die optoelektronischen Halbleiterchips 2 werden mittels folienunterstützem Spritzpressen (englisch: film-assisted transfer molding) in das Vergussmaterial 7 eingebettet. Beim folienunterstützen Spritzpressen wird ein Formwerkzeug 9 verwendet, das einen oberen Abschnitt 10 und einen unteren Abschnitt 11 aufweist. Werden die optoelektronischen Halbleiterchips 2 nicht auf dem Träger 8 angeordnet, so können die optoelektronischen Halbleiterchips 2 auch auf dem unteren Abschnitt 11 des Formwerkzeugs 9 angeordnet werden. Der obere Abschnitt 10 und der untere Abschnitt 11 des Formwerkzeugs 9 schließen eine Formkaverne 12 ein. Das Vergussmaterial 7 wird in die Formkaverne 12 eingebracht. Das Vergussmaterial 7 wird unter Druck in die Formkaverne 12 injiziert. Ein zum Injizieren des Vergussmaterials 7 vorgesehener Zugang zur Formkaverne 12 ist in 2 nicht gezeigt.The potting material 7 For example, it may have an epoxy or a silicone. The optoelectronic semiconductor chips 2 be in the potting material by means of film-assisted transfer molding (English: film-assisted transfer molding) 7 embedded. Foil-assisted transfer molding becomes a molding tool 9 used that an upper section 10 and a lower section 11 having. Be the optoelectronic semiconductor chips 2 not on the carrier 8th arranged, the optoelectronic semiconductor chips 2 also on the lower section 11 of the mold 9 to be ordered. The upper section 10 and the lower section 11 of the mold 9 close a form cavern 12 one. The potting material 7 gets into the mold cavern 12 brought in. The potting material 7 is pressurized into the mold cavern 12 injected. A for injecting the potting material 7 provided access to the Formkaverne 12 is in 2 Not shown.

An einer der Formkaverne 12 zugewandten Innenwandung 13 des oberen Abschnitts 10 des Formwerkzeugs 9 ist eine Folie 14 angeordnet. Die Folie 14 kann beispielsweise Polyethylenterephthalat (PET) aufweisen. Die Folie 14 wird beim folienunterstützten Spritzpressen an die optoelektronischen Halbleiterchips 2 angedrückt. Ohne die Anwesenheit des Opfermaterials 5 ist die Folie 14 dazu vorgesehen, die Oberseiten 3 der optoelektronischen Halbleiterchips 2 gegen eine Kontamination mit dem Vergussmaterial 7 zu schützen. Trotz dieser Maßnahme kann es jedoch sein, dass ein Teil des Vergussmaterials 7 auf die Oberseiten 3 der optoelektronischen Halbleiterchips 2 gelangt. Der Teil des Vergussmaterials 7, der auf die Oberseiten 3 der optoelektronischen Halbleiterchips 2 gelangt, kann auch als Flash 23 bezeichnet werden. Dies kann beispielsweise aufgrund von unterschiedlichen Dicken der optoelektronischen Halbleiterchips 2 geschehen. Um die Oberseiten 3 der optoelektronischen Halbleiterchips 2 gegen eine solche Kontamination zu schützen, wurde das Opfermaterial 5 auf den Oberseiten der optoelektronischen Halbleiterchips 2 angeordnet. Wie in 2 dargestellt, kann nun ein Teil des Vergussmaterials 7 auf das Opfermaterial 5 gelangen. In 2 ist dies jedoch übertrieben dargestellt. Tatsächlich bedeckt der Teil des Vergussmaterials 7, der sich auf dem Opfermaterial 5 befindet, also der Flash 23, nicht das gesamte Opfermaterial 5. Vielmehr bleibt das Opfermaterial 5 zumindest abschnittsweise von außen zugänglich. Sollte das Opfermaterial 5 dennoch vollständig von dem Vergussmaterial 7 bedeckt sein, so kann das über dem Opfermaterial 5 befindliche Vergussmaterial 7 beispielsweise derart abgeschliffen werden, dass das Opfermaterial 5 zugänglich ist.At one of the Formkaverne 12 facing inner wall 13 of the upper section 10 of the mold 9 is a foil 14 arranged. The foil 14 For example, it may comprise polyethylene terephthalate (PET). The foil 14 is used in film-assisted transfer molding to the optoelectronic semiconductor chips 2 pressed. Without the presence of the sacrificial material 5 is the foil 14 provided the topsides 3 the optoelectronic semiconductor chips 2 against contamination with the potting material 7 to protect. Despite this measure, however, it may be that part of the potting material 7 on the tops 3 the optoelectronic semiconductor chips 2 arrives. The part of the potting material 7 that on the tops 3 the optoelectronic semiconductor chips 2 can also be called Flash 23 be designated. This may be due, for example, to different thicknesses of the optoelectronic semiconductor chips 2 happen. To the tops 3 the optoelectronic semiconductor chips 2 to protect against such contamination became the sacrificial material 5 on the tops of the optoelectronic semiconductor chips 2 arranged. As in 2 shown, can now be a part of the potting material 7 on the sacrificial material 5 reach. In 2 However, this is exaggerated. In fact, the part of the potting material covers 7 that is on the sacrificial material 5 is located, so the flash 23 , not all sacrificial material 5 , Rather, the sacrificial material remains 5 at least partially accessible from the outside. Should the sacrificial material 5 nevertheless completely from the potting material 7 it may be over the sacrificial material 5 potting material 7 For example, be ground down so that the sacrificial material 5 is accessible.

Weiter ist in 2 zu erkennen, dass die Folie 14 infolge des Anpressdrucks in Bereiche zwischen den optoelektronischen Halbleiterchips 2 ragt. Auch dies ist in 2 übertrieben dargestellt. Ohne die Anwesenheit des Opfermaterials 5 würde dies dazu führen, dass die Vergussoberfläche des Vergussmaterials 7 in Bereichen der Oberseiten 3 der optoelektronischen Halbleiterchips 2 tiefer ausgebildet wird, als gewünscht sein kann. Im Idealfall liegt die Vergussoberfläche mit einer Kante einer Oberseite des Substrats in einer Ebene. Eine unterhalb dieser Ebene ausgebildete Vergussoberfläche kann hingegen durch das Anordnen des Opfermaterials 5 verhindert werden, wobei die Dicke des Opfermaterials 5 die Position der Vergussoberfläche festlegen kann.Next is in 2 to recognize that the film 14 due to the contact pressure in areas between the optoelectronic semiconductor chips 2 protrudes. This too is in 2 exaggerated. Without the presence of the sacrificial material 5 This would cause the potting surface of the potting material 7 in areas of the tops 3 the optoelectronic semiconductor chips 2 is formed deeper than can be desired. Ideally, the potting surface is flush with an edge of an upper surface of the substrate. On the other hand, a casting surface formed below this plane can be achieved by arranging the sacrificial material 5 be prevented, the thickness of the sacrificial material 5 can set the position of the potting surface.

3 zeigt eine schematische, seitliche Schnittansicht eines optoelektronischen Bauelements 21 gemäß einer ersten Ausführungsform nach dem Anordnen des Vergussmaterials 7 gemäß der Darstellung der 2. 3 shows a schematic, side sectional view of an optoelectronic device 21 according to a first embodiment after arranging the potting material 7 according to the representation of 2 ,

Die Vergussoberfläche 15 ist unterhalb der Oberseiten 3 der optoelektronischen Halbleiterchips 2 ausgebildet. Bevorzugt ist die Vergussoberfläche 15 in einer Ebene mit der in 3 nicht dargestellten Kante der Oberseite des Substrats ausgebildet.The potting surface 15 is below the tops 3 the optoelectronic semiconductor chips 2 educated. The casting surface is preferred 15 in a plane with the in 3 not shown edge of the top of the substrate formed.

Das Opfermaterial 5 wurde entfernt. Dadurch wurden auch auf dem Opfermaterial 5 befindliche Teile des Vergussmaterials 7 entfernt. Das Entfernen der auf dem Opfermaterial 5 befindlichen Teile des Vergussmaterials 7 kann auch als Lift-Off bezeichnet werden. Das Entfernen des Opfermaterials 5 kann beispielsweise durch ein Auflösen des Opfermaterials 5 erfolgen. Die auf dem Opfermaterial 5 befindlichen Teile des Vergussmaterials 7 werden auf diese Weise ebenfalls entfernt.The sacrificial material 5 has been removed. As a result, were also on the sacrificial material 5 located parts of the potting material 7 away. Removing the on the sacrificial material 5 located parts of the potting material 7 can also be called a lift-off. The removal of the sacrificial material 5 For example, by dissolving the sacrificial material 5 respectively. The on the sacrificial material 5 located parts of the potting material 7 are also removed in this way.

Zum Auflösen des Opfermaterials 5 kann ein geeignetes Lösemittel verwendet werden. Wird als Opfermaterial 5 beispielsweise ein Fotolack verwendet, so kann als Lösemittel beispielsweise Wasser, Aceton, Natronlauge oder 1-Methyl-2-Pyrrolidon verwendet werden. Zusätzlich können die Oberseiten 3 der optoelektronischen Halbleiterchips 2 nachträglich mittels eines verdichteten Mediums gereinigt werden. Das verdichtete Medium kann beispielsweise Luft oder Wasser sein, das unter einem hohen Druck auf die optoelektronischen Halbleiterchips 2 gerichtet wird.To dissolve the sacrificial material 5 a suitable solvent can be used. Used as a sacrificial material 5 For example, if a photoresist is used, the solvent used can be, for example, water, acetone, sodium hydroxide solution or 1-methyl-2-pyrrolidone. In addition, the tops can 3 the optoelectronic semiconductor chips 2 be subsequently cleaned by means of a compressed medium. The compressed medium may be, for example, air or water that is under high pressure on the optoelectronic semiconductor chips 2 is directed.

4 zeigt in einer schematischen, seitlichen Schnittansicht ein optoelektronisches Bauelement 22 gemäß einer zweiten Ausführungsform. Beispielhaft ist in der Darstellung der 4 lediglich ein optoelektronischer Halbleiterchip 2 gezeigt. Das optoelektronische Bauelement 22 kann jedoch eine beliebige Anzahl optoelektronischer Halbleiterchips 2 aufweisen. 4 shows in a schematic, side sectional view of an optoelectronic device 22 according to a second embodiment. An example is in the representation of 4 only an optoelectronic semiconductor chip 2 shown. The optoelectronic component 22 However, any number of optoelectronic semiconductor chips 2 exhibit.

Das optoelektronische Bauelement 22 weist einen planaren Kontaktierungssteg 16 auf, der an der Oberseite 3 des optoelektronischen Halbleiterchips 2 angeordnet wurde. Der planare Kontaktierungssteg 16 kann auch als planar interconnect bezeichnet werden. Der planare Kontaktierungssteg 16 ist dazu vorgesehen, den optoelektronischen Halbleiterchip 2 elektrisch zu kontaktieren. Während eine an der Unterseite 4 des optoelektronischen Halbleiterchips 2 ausgebildete untere Metallisierung 17 mit in der 4 nicht dargestellten elektrischen Leiterbahnen des Trägers 8 elektrisch kontaktiert ist, ist eine an der Oberseite 3 des optoelektronischen Halbleiterchips 2 ausgebildete obere Metallisierung 18 mit dem planaren Kontaktierungssteg 16 elektrisch kontaktiert.The optoelectronic component 22 has a planar Kontaktierungssteg 16 on top of that 3 of the optoelectronic semiconductor chip 2 was arranged. The planar contact bridge 16 can also be referred to as planar interconnect. The planar contact bridge 16 is intended to the optoelectronic semiconductor chip 2 to contact electrically. While one at the bottom 4 of the optoelectronic semiconductor chip 2 trained lower metallization 17 with in the 4 not shown electrical traces of the carrier 8th is electrically contacted, one is at the top 3 of the optoelectronic semiconductor chip 2 formed upper metallization 18 with the planar Kontaktierungssteg 16 electrically contacted.

Die obere Metallisierung 18 kontaktiert eine der Oberseite 3 zugewandte Halleiterschichtenfolge des optoelektronischen Halbleiterchips 2 elektrisch, wobei die zu kontaktierende Halbleiterschichtenfolge in 4 der Einfachheit halber nicht detailliert dargestellt ist. Die untere Metallisierung 17 kontaktiert eine von der Oberseite 3 abgewandte Halbleiterschichtenfolge des optoelektronischen Halbleiterchips 2 elektrisch, wobei die zu kontaktierende Halbleiterschichtenfolge ebenfalls in 4 nicht detailliert dargestellt ist. Die von der Oberseite 3 abgewandte Halbleiterschichtenfolge ist über das Substrat mit der unteren Metallisierung 18 elektrisch kontaktiert. Die untere und die obere Metallisierung 17, 18 können beispielsweise Gold aufweisen. Die Metallisierungen 17, 18 können auch beide an der Oberseite 3 des optoelektronischen Halbleiterchips 2 angeordnet sein.The upper metallization 18 contacts one of the top 3 facing semiconductor layer sequence of the optoelectronic semiconductor chip 2 electrically, wherein the semiconductor layer sequence to be contacted in 4 for the sake of simplicity is not shown in detail. The lower metallization 17 contacts one from the top 3 remote semiconductor layer sequence of the optoelectronic semiconductor chip 2 electrically, wherein the semiconductor layer sequence to be contacted likewise in 4 not shown in detail. The one from the top 3 remote semiconductor layer sequence is over the substrate with the lower metallization 18 electrically contacted. The lower and the upper metallization 17 . 18 may have gold, for example. The metallizations 17 . 18 Both can also be on the top 3 of the optoelectronic semiconductor chip 2 be arranged.

Der planare Kontaktierungssteg 16 kann ebenfalls Gold aufweisen. Der planare Kontaktierungssteg 16 kann beispielsweise mittels galvanischem Abscheiden in Kombination mit einer Fotostrukturierung an der Oberseite 3 angeordnet werden.The planar contact bridge 16 may also have gold. The planar contact bridge 16 For example, by galvanic deposition in combination with a photo-patterning at the top 3 to be ordered.

Neben dem Anordnen des planaren Kontaktierungsstegs 16 können jedoch auch andere Mittel zur elektrischen Kontaktierung verwendet werden. Beispielsweise kann die obere Metallisierung 18 mittels eines Bonddrahts elektrisch kontaktiert werden. Ebenso ist es möglich, dass der optoelektronische Halbleiterchip 2 entweder an seiner Oberseite 3 oder an seiner Unterseite 4 jeweils zwei Metallisierungen zur elektrischen Kontaktierung aufweist.In addition to arranging the planar Kontaktierungsstegs 16 However, other means for electrical contacting can be used. For example, the upper metallization 18 be electrically contacted by means of a bonding wire. It is likewise possible that the optoelectronic semiconductor chip 2 either on its top 3 or at its bottom 4 each having two metallizations for electrical contacting.

Damit der planare Kontaktierungssteg 16 die von der Oberseite 3 abgewandte Halbleiterschichtenfolge nicht unbeabsichtigt elektrisch kontaktiert, wurde vor dem Anordnen des planaren Kontaktierungsstegs 16 ein Dielektrikum 19 an der Oberseite 3 angeordnet. Das Dielektrikum 19 wurde an Kanten 20 der Oberseite 3 angeordnet. Dies kann erforderlich sein, wenn die Vergussoberfläche 15 mit der Kante des Substrats in einer Ebene liegt, was in 4 schematisch angedeutet ist. In diesem Fall kann es sein, dass die von der Oberseite 3 abgewandte Halbleiterschichtenfolge frei liegt, sodass Maßnahmen zur elektrischen Isolierung erforderlich sein können.So that the planar Kontaktierungssteg 16 the one from the top 3 remote semiconductor layer sequence not inadvertently contacted electrically, was prior to placing the planar Kontaktierungsstegs 16 a dielectric 19 at the top 3 arranged. The dielectric 19 was on edges 20 the top 3 arranged. This may be necessary if the potting surface 15 with the edge of the substrate lying in a plane, resulting in 4 is indicated schematically. In this case it may be that from the top 3 remote semiconductor layer sequence is exposed, so that measures for electrical insulation may be required.

Das Dielektrikum 19 kann beispielsweise ein Silikon aufweisen und ein fotostrukturierbarer Trockenlack sein. Beispielsweise handelt es sich um einen Negativlack. Das Dielektrikum 19 kann beispielsweise in einem Vakuumlaminierprozess angeordnet werden.The dielectric 19 For example, it may comprise a silicone and be a photoimageable dry paint. For example, it is a negative varnish. The dielectric 19 For example, it can be arranged in a vacuum lamination process.

Das Verwenden des Opfermaterials bietet auch Vorteile für das strukturierte Anordnen des Dielektrikums 19. Wird kein Opfermaterial verwendet, so kann es sein, dass das Dielektrikum 19 auch an unbelichteten Stellen vernetzt und unlöslich wird. Dies kann regelmäßig insbesondere im Bereich der oberen Metallisierung 18 beobachtet werden. Hierbei vernetzt das Dielektrikum 19 aufgrund von Rückständen auf der oberen Metallisierung 18. Solche Rückstände können beispielsweise Kleberrückstände sein, die aufgrund einer Verwendung eines Klebebands für Wafer auf der Oberseite 3 verbleiben können. Durch das Anordnen des Opfermaterials an der Oberseite 3 können auch solche Rückstände verhindert werden.Using the sacrificial material also offers advantages for patterning the dielectric 19 , If no sacrificial material is used, it may be that the dielectric 19 also crosslinked in unexposed areas and insoluble. This can be done regularly, especially in the area of the upper metallization 18 to be watched. This crosslinks the dielectric 19 due to residues on the top metallization 18 , Such residues may be, for example, adhesive residues due to use of an adhesive tape for wafers on top 3 can remain. By placing the sacrificial material on top 3 Such residues can also be prevented.

Das Anordnen des Opfermaterials ist nicht auf die Oberseiten von optoelektronischen Halbleiterchips beschränkt. Denkbar ist, dass beim folienunterstützen Spritzpressen auch die Unterseiten zum Teil vom Vergussmaterial kontaminiert werden, falls diese nicht auf dem Träger angeordnet werden. In diesem Fall kann es zweckdienlich sein, das Opfermaterial auch an den Unterseiten der optoelektronischen Halbleiterchips anzuordnen. Beispielsweise kann damit eine Kontamination von an den Unterseiten angeordneten Metallisierungen verhindert werden.Arranging the sacrificial material is not limited to the tops of optoelectronic semiconductor chips. It is conceivable that in film-assisted transfer molding and the lower surfaces are partially contaminated by the potting material, if they are not placed on the support. In this case, it may be expedient to arrange the sacrificial material also on the undersides of the optoelectronic semiconductor chips. For example, this can prevent contamination of metallizations arranged on the undersides.

Die vorliegende Erfindung wurde anhand der bevorzugten Ausführungsbeispiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele beschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.The present invention has been further illustrated and described with reference to the preferred embodiments. Nevertheless, the invention is not limited to the disclosed examples. Rather, other variations may be deduced therefrom by those skilled in the art without departing from the scope of the invention.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

11: Waferwafer
22: optoelektronischer Halbleiterchipoptoelectronic semiconductor chip
33: Oberseite des optoelektronischen HalbleiterchipsTop of the optoelectronic semiconductor chip
44: Unterseite des optoelektronischen HalbleiterchipsBottom of the optoelectronic semiconductor chip
55: Opfermaterialsacrificial material
66: Vereinzelungsebenenisolation levels
77: Vergussmaterialgrout
88th: Trägercarrier
99: Formwerkzeugmold
1010: oberer Abschnitt des Formwerkzeugsupper section of the mold
1111: unterer Abschnitt des Formwerkzeugslower portion of the mold
1212: FormkaverneFormkaverne
1313: der Formkaverne zugewandte Innenwandung des oberen Abschnitts des Formwerkzeugsthe mold cavity facing inner wall of the upper portion of the mold
1414: Foliefoil
1515: VergussoberflächeVergussoberfläche
1616: planarer Kontaktierungsstegplanar contacting bridge
1717: untere Metallisierunglower metallization
1818: obere Metallisierungupper metallization
1919: Dielektrikumdielectric
2020: Kante der Oberseite des optoelektronischen HalbleiterchipsEdge of the top of the optoelectronic semiconductor chip
2121: optoelektronisches Bauelement gemäß der ersten AusführungsformOptoelectronic component according to the first embodiment
2222: optoelektronisches Bauelement gemäß der zweiten AusführungsformOptoelectronic component according to the second embodiment
2323: FlashFlash

Claims

Method for producing an optoelectronic component (21, 22) with the following method steps: Providing a wafer (1) with optoelectronic semiconductor chips (2), Arranging a sacrificial material (5) on the optoelectronic semiconductor chips (2), Dicing the wafer (1) to separate the optoelectronic semiconductor chips (2), Embedding one of the optoelectronic semiconductor chips (2) covered with the sacrificial material (5) into a potting material (7), - Removing the sacrificial material (5), wherein on the sacrificial material (5) located parts of the potting material (7) are removed.

Method according to Claim 1 , wherein the placing of the potting material (7) by a molding process, in particular by film-assisted transfer molding is done.

Method according to one of the preceding claims, wherein a photoresist is used as the sacrificial material (5).

Method according to one of the preceding claims, wherein the removal of the sacrificial material (5) by dissolving the sacrificial material (5).

Method according to one of the preceding claims, wherein after the removal of the sacrificial material (5), the optoelectronic semiconductor chip (2) is cleaned by means of a compacted medium.

Method according to one of the preceding claims, wherein after the removal of the sacrificial material (5) a planar Kontaktierungssteg (16) on an upper side (3) of the optoelectronic semiconductor chip (2) is arranged.

Method according to Claim 6 in which, prior to arranging the planar contacting web (16), a dielectric (19) is arranged on at least one edge (20) of the upper side (3) of the optoelectronic semiconductor chip (2).

Method according to one of the preceding claims, wherein a plurality of with the sacrificial material (5) covered optoelectronic semiconductor chips (2) is embedded in the potting material (7).

Method according to Claim 8 in which the optoelectronic semiconductor chips (2) are embedded in the potting material (7) in a regular matrix arrangement.

Method according to one of the preceding claims, wherein the dicing of the wafer (1) takes place by means of plasma cutting.