DE102017216484A1

DE102017216484A1 - Verfahren zur Signalübertragung, Datenbusanordnung und korrespondierende Verwendung

Info

Publication number: DE102017216484A1
Application number: DE102017216484.0A
Authority: DE
Inventors: Tobias Beckmann; Ireneusz Janiszewski
Original assignee: Continental Teves AG and Co OHG
Current assignee: Continental Automotive Technologies GmbH
Priority date: 2017-09-18
Filing date: 2017-09-18
Publication date: 2019-03-21

Abstract

Die Erfindung betrifft ein Verfahren zur Signalübertragung für die Kommunikation in einer Datenbusanordnung, wobei die Datenbusanordnung zwei Datenbusleitungen (10, 12) und einen Transceiver (14) aufweist und wobei folgender Schritt durchgeführt wird:
- Senden von Signalen von dem Transceiver (14) zu den Datenbusleitungen (10, 12) sowie
- Empfangen von Signalen von den Datenbusleitungen (10, 12) durch den Transceiver (14), wobei die Signale dominante (A) und rezessive (B) Bits umfassen und wobei ein DomRec-Übergang einen Übergang von einem dominanten (A) zu einem rezessiven (B) Bit definiert und ein RecDom-Übergang einen Übergang von einem rezessiven (B) zu einem dominanten (B) Bit definiert,
wobei folgende weitere Schritte durchgeführt werden:
- Ermitteln eines Anpassungswerts (24) für die Anpassung der zeitlichen Länge des DomRec-Übergangs und/oder für die Anpassung der zeitlichen Länge des RecDom-Übergangs,
- Anpassen der zeitlichen Länge des DomRec-Übergangs und/oder der zeitlichen Länge des RecDom-Übergangs mittels des Anpassungswerts (24).

Description

Die Erfindung betrifft ein Verfahren zur Anpassung von Signalen für die Kommunikation in einer Datenbusanordnung gemäß Anspruch 1, eine Datenbusanordnung gemäß Anspruch 7 sowie die Verwendung des Verfahrens gemäß Anspruch 9.
In herkömmlichen Datenbusanordnungen, welche dem Standard CAN entsprechen, sind zwei Datenbusleitungen vorhanden, an welche jeweils mehrere Steuergeräte angeschlossen sind. In diesen Steuergeräten sind üblicherweise jeweils ein Controller und ein Transceiver untergebracht. Die Steuergeräte werden mittels einer Stichleitung an die Datenbusleitungen angeschlossen, wobei jeweils eine der Datenbusleitungen eine CAN High und eine CAN Low Leitung ist. CAN-Datenbusanordnungen werden z.B. in Kraftfahrzeugen verwendet, um eine vielfältige Einzelverkabelung zwischen Steuergeräten zu vermeiden.
Im Ruhezustand ist auf beiden Datenbusleitungen jeweils derselbe Spannungswert eingestellt oder die Spannungswerte auf beiden Datenbusleitungen liegen nicht weit auseinander. Dieser Ruhezustand wird auch als rezessiver Zustand bezeichnet. Werden die Datenbusleitungen in einen dominanten Zustand versetzt, so steigt die Spannung auf der CAN-High Leitung an und die Spannung auf der CAN-Low Leitung fällt. Damit liegen die beiden Spannungslevel der Datenbusleitungen im dominanten Zustand weiter auseinander als im rezessiven Zustand.
Die angeschlossenen Steuergeräte können über ihre Verbindung mit den Datenbusleitungen miteinander kommunizieren. Über ein Datenbusprotokoll ist definiert, wie die Kommunikation zu erfolgen hat, da grundsätzlich zunächst einmal alle Steuergeräte gleichwertig sind (sog. „Multi-Master System“) . Über Datenframes sind ebenfalls rezessive und dominante Bits in den zu übertragenen Signalen vorgesehen. Bei einer gleichzeitigen Kommunikation zwischen den Steuergeräten legen die Bits in den Datenframes fest, welches Steuergerät zuerst seine Daten senden darf („Arbitrierung“). Dabei wird die Priorität des jeweiligen Steuergeräts derart festgelegt, dass zum Beispiel sicherheitsrelevante Nachrichten (zum Beispiel Ausfall der Motorsteuerung) zeitlich vor einfachen Warnungen (zum Beispiel Ausfall einer LED Anzeige) gesendet werden können.
Jeder Transceiver kann als Teil eines Steuergeräts Daten auf die Datenbusleitungen senden. Gleichzeitig lesen die Transceiver alle Signale der anderen Transceiver über die Datenbusleitungen mit - allein schon, um durch den Controller feststellen zu können, welcher der Transceiver beim Senden der Daten Vorrang hat. Ebenfalls wird auch das selbst gesendete Signal zurückgelesen, um über die Arbitrierung die Sendepriorität festzustellen.
Für den Teilnetzbetrieb (engl. partial networking oder selective wakeup) müssen die Transceiver in der Lage sein, die Daten auch richtig zu dekodieren. Viele verschiedene Abweichungen (Bitfehler, Bitverlängerungen oder Verkürzungen, Toleranzen) dürfen zu keinen Decodierfehlern führen. Dafür steht dem Transceiver gegebenenfalls nur ein relativ ungenauer Oszillator zur Verfügung. Insbesondere bei extremen Bedingungen sind Decodierfehler jedoch möglich. Zusätzliche Verzerrungen beim Empfänger können durch die physikalischen Eigenschaften des Busses - insbesondere durch die Beschaltungen - auftreten.
Insbesondere ist es ein Nachteil im Stand der Technik, dass die zeitliche Länge des Übergangs von einem dominanten Bit zu einem rezessiven Bit von der Länge des Übergangs zwischen einem rezessiven Bit zu einem dominanten Bit differiert. Diese Differenz kommt aufgrund der physikalischen Schicht im CAN zustande, nämlich insbesondere durch die kapazitiven und induktiven Lasten bzw. Komponenten im Netz. Ist diese Differenz zu groß, können Fehler auftreten, welche im Zweifelsfall die Sicherheit der Fahrzeuginsassen gefährden kann.
Es ist somit die Aufgabe der Erfindung, Datenbusanordnungen und zugehörige Verfahren zur Signalübertragung zu verbessern. Diese Aufgabe wird gelöst durch die unabhängigen Ansprüche.
Gemäß der Erfindung wird ein Verfahren zur Signalübertragung für die Kommunikation in einer Datenbusanordnung vorgeschlagen, wobei die Datenbusanordnung zwei Datenbusleitungen und mindestens einen Transceiver aufweist. Dabei werden vom Transceiver an die Datenbusleitungen Signale übermittelt und gesendete Signale von den Datenbusleitungen durch den Transceiver empfangen. Die Signale umfassen dominante und rezessive Bits. Der Übergang von einem dominanten zu einem rezessiven Bit wird als DomRec-Übergang und der Übergang zwischen einem rezessiven und einem dominanten Bit als RecDom-Übergang definiert. Als Schritte werden weiterhin durchgeführt: ein Ermitteln eines Anpassungswerts zum Anpassen der zeitlichen Länge des DomRec-Übergangs und/oder zum Anpassen der zeitlichen Länge des RecDom-Übergangs sowie das Anpassen der zeitlichen Länge des DomRec-Übergangs und/oder der zeitlichen Länge des RecDom-Übergangs mittels des Anpassungswerts. Durch die Anpassung wird vorteilhaft die Bitsymmetrie verschoben, so dass alle in der Realität (im realen Netz auftretenden) Abweichungen der idealen Bitlänge trotzdem zu einer korrekten Abtastung eines Telegramms bzw. Frames führen.
Bevorzugt weist die Datenbusanordnung mehrere Transceiver bzw. Knotenpunkte oder Steuergeräte auf, welche mit den Datenbusleitungen verbunden sind.
Im Detail kann die Anpassung mittels eines entsprechenden Anpassungswerts derart durchgeführt werden, dass der RecDom-Übergang und der DomRec-Übergang zeitlich gleich lang sind. Unter „gleich lang“ kann hierbei auch verstanden werden, dass es einen Toleranzkorridor gibt, in welchem die Übergänge als gleich lang angesehen werden. Geringe Abweichungen zwischen den Längen der Übergänge können somit in einer bevorzugten Ausführungsform bis zu einem gewissen Toleranzwert vernachlässigt werden. Der Vorteil dieser Anpassung ist, dass die (unkontrollierte) Asymmetrie zwischen den beiden Übergangslängen behoben wird, so dass Fehler, die aus dieser Asymmetrie resultieren könnten, vermieden werden. Dadurch liegt eine deutliche Verbesserung der Datenbusanordnung und des zugehörigen Verfahrens vor.
Alternativ kann einer der Übergänge durch die Anpassung relativ zu dem anderen Übergang zeitlich verlängert werden, wobei entweder eine Verlängerung dieses Übergangs stattfindet, eine Verkürzung des jeweils anderen Übergangs oder die Veränderung der zeitlichen Länge beider Übergänge. Bevorzugt findet jedoch eine zeitliche Verlängerung einer der Übergänge statt.
Bevorzugt wird der Anpassungswert zu einem vorbestimmten Zeitpunkt ermittelt und in einem Speicher hinterlegt. Insbesondere bevorzugt ist der Speicher im Transceiver angeordnet. Der Speicher kann dabei in der Form eines Datenspeichers z.B. als Datenträger ausgebildet sein. Alternativ kann der Speicher beispielsweise auch eine analog vorgesehene, fest eingestellte Verzögerung sein.
Der vorbestimmte Zeitpunkt für die Ermittlung wird nachfolgend weiter erläutert:

Die Ermittlung des Anpassungswerts wird entweder z.B. einmalig bei der Produktion der Datenbusanordnung - also vor Durchführung jeglicher Datenkommunikation - durchgeführt oder dynamisch während oder zu Beginn der Signalübertragung. Beispielsweise kann der Anpassungswert vor Inbetriebnahme der Datenbusanordnung für den jeweilig spezifischen Aufbau der Anordnung festgestellt und abgespeichert werden. In diesem Fall wird bevorzugt der festgestellte Anpassungswert als näherungsweise bestmöglichster „Kompromisswert“ für alle Kommunikationsvorgänge herangezogen. Bei dieser Vorgehensweise bietet sich der Vorteil, dass keine zusätzliche Hardware nötig ist und der Rechenaufwand reduziert bleibt. Alternativ wird bei der dynamischen Bestimmung des Anpassungswerts für jeden Kommunikationsvorgang und/oder nach jedem Einschaltvorgang und/oder jedem Neustart im Bordnetz und/oder auch nur für jede Fahrzeugtopologie ein eigener Anpassungswert bestimmt, so dass die Anpassung der Länge der Übergänge fein abgestimmt und hochgenau vorgenommen werden kann.

In einer bevorzugten Weiterbildung der Erfindung werden für die Ermittlung des Anpassungswerts folgende Schritte durchgeführt:

- Messen der zeitlichen Länge des DomRec-Übergangs und/oder des RecDom-Übergangs,
- Bestimmen der zeitlichen Differenz zwischen der Länge des DomRec-Übergangs und der Länge des RecDom-Übergangs,
- Ermitteln des Anpassungswerts aus der zeitlichen Differenz und
- Speichern des Anpassungswerts.

Bevorzugt wird also entweder die Länge beider Übergänge gemessen oder nur die Länge einer der beiden Übergänge, wobei im letzten Fall bevorzugt einer der beiden Übergangslängen in einem Speicher hinterlegt ist. Beispielsweise wird der RecDom-Übergang nur einmalig beim oder vor einem Start im Bordnetz (nach jedem Einschaltvorgang und/oder jedem Neustart im Bordnetz) ermittelt, z.B. durch Messen. Dieser Wert wird sodann in einem Speicher hinterlegt. Der DomRec-Übergang wird dann dynamisch ermittelt, wobei für die weitere Berechnung der hinterlegte Wert für den RecDom-Übergang herangezogen wird. Dies hat den Vorteil, dass einer der beiden Werte nur einmalig ermittelt wird, so dass Ressourcen gespart werden. Da von beiden Übergängen der RecDom-Übergang im Wesentlichen immer gleich bleibt, ist dieses Beispiel dabei relativ einfach umsetzbar. Die Ermittlung von beiden Übergängen auf dynamische Weise ermöglicht hingegen eine sehr genaue Anpassung der Übergänge.
Für die Berechnung des Anpassungswerts mittels der zeitlichen Differenz wird bevorzugt die Flankensteigung (slew rate) der Differenz bestimmt und extrapoliert. Darauf kann ein Korrekturfaktor angewendet werden, so dass das Ergebnis aus der Extrapolation mit oder ohne Anwendung eines Korrekturfaktors als Anpassungswert definiert und abgespeichert wird.
Anders ausgedrückt wird der Anpassungswert bevorzugt folgendermaßen definiert und abgespeichert:

- Als die extrapolierte Flankensteilheit basierend auf der ermittelten zeitlichen Differenz zwischen der Länge des DomRec-Übergangs und der Länge des RecDom-Übergangs oder
- als die extrapolierte Flankensteilheit (s.o.), welche mittels eines Korrekturfaktors korrigiert wurde.

Die extrapolierte Flankensteilheit der zeitlichen Differenz wird bevorzugt also geändert, indem sie mittels des Korrekturfaktors verlängert oder verkürzt wird. Das Ergebnis daraus wird dann als Anpassungswert vorgesehen. Wenn demnach kein Korrekturfaktor angewendet wird, so wird der Anpassungswert als die ermittelte extrapolierte Flankensteilheit der zeitlichen Differenz herangezogen. Damit wird eine Symmetrie zwischen den beiden Übergängen hergestellt. Durch die Anwendung eines Korrekturfaktors wird hingegen eine definierte, gewünschte Asymmetrie zwischen den Übergängen erhalten, was Vorteile im Lichte der Erkennung von Fehlern haben kann. Im Stand der Technik hingegen findet sich eine unkontrollierte, nicht vorhersehbare Asymmetrie, welche zu Fehlern führen kann.
Das erfindungsgemäße Verfahren wird bevorzugt im Teilnetzbetrieb des Transceivers verwendet.
In einer bevorzugten Weiterbildung der Erfindung erfolgt die Ermittlung des Anpassungswerts zu einem oder mehreren vorbestimmten Zeitpunkten und diese Zeitpunkte werden auf die Zeit des Sendens oder Empfangens von Signalen durch den Transceiver festgelegt. In diesem ersten Fall befindet sich der Transceiver im Normalmodus (der Transceiver ist also aktiv) und ein CAN-Controller sendet Daten mittels des Transceivers an den Datenbus. Im zweiten Fall (Transceiver empfängt) senden andere Transceiver bzw. Knotenpunkte in der Datenbusanordnung Daten und der betrachtete Transceiver empfängt diese Daten. Der Vorteil dieser Weiterbildung ist es, dass dafür keine zusätzliche Hardware benötigt wird.
In einer alternativen bevorzugten Weiterbildung der Erfindung werden mehrere Komparatoren eingesetzt, welche jeweils einen Zeitpunkt beim Erreichen einer vorbestimmten Spannung messen, wobei aus der Differenz zwischen den gemessenen Zeitpunkten der Anpassungswert bestimmt wird, ggf. bei zusätzlicher Anwendung eines Korrekturwertes. Aus der Flankensteilheit der Differenz der Zeitpunkte wird dabei bevorzugt auf die Verzögerung im RX Signal geschlossen. Ggf. wird zusätzlich zu der ermittelten Differenz noch ein Korrekturwert addiert. In diesem Fall wird zusätzliche Hardware in Form der mehreren Komparatoren in der Datenbusanordnung vorgesehen, wobei diese Methode jedoch eine sehr exakte Ermittlung des aktuell notwendigen Anpassungswerts ermöglicht.
In einer bevorzugten Weiterbildung der Erfindung werden die angepassten Signale - anstatt eines nicht angepassten Signals - an den angeschlossenen CAN-Controller übermittelt. Dies hat den Vorteil, dass der Transceiver die angepassten Daten nicht nur für interne Zwecke, also innerhalb des Transceiver, verwendet wird, sondern auch an den CAN-Controller weitergibt, der nun bevorzugt ebenfalls mit den korrigierten Daten weiterarbeitet. Damit wird auch das Ergebnis der Arbeit des CAN-Controllers verbessert.
Die Erfindung betrifft weiterhin eine Datenbusanordnung mit zwei Datenbusleitungen und mindestens einem Transceiver, wobei die Transceiver mit beiden Datenbusleitungen verbunden sind und derart ausgebildet sind, das oben erläuterte Verfahren durchzuführen. Insbesondere bevorzugt weist die Datenbusanordnung zwei Komparatoren auf, um beim Erreichen der vorbestimmten Spannungen jeweils den zugehörigen Zeitpunkt zu messen, um dann den Anpassungswert für die Anpassung der Länge der Übergänge zwischen den dominanten und rezessiven Bits zu ermitteln. Ferner betrifft die Erfindung ebenfalls eine Verwendung des Verfahrens in einem Kraftfahrzeug.
Im Anschluss werden Ausführungsbeispiele der Erfindung anhand von Zeichnungen erläutert.
Es zeigen:

1: Darstellung der dominanten und rezessiven Signale auf den Datenbusleitungen gemäß dem Stand der Technik,
2: ein parallel zu 1 dargestellter Verlauf eines binären Signals über die Zeit am Empfangseingang RX gemäß dem Stand der Technik,
3: einen schematischen Aufbau einer Anbindung eines Transceivers an die Datenbusleitungen gemäß dem Stand der Technik,
4: eine Darstellung der Signale auf den Datenbusleitungen mit den Signalen des Sende- und Empfangseingangs gemäß dem Stand der Technik,
5: eine Darstellung des Unterschieds zwischen den DomRec-Übergängen und den RecDom-Übergängen und der Anpassung gemäß der Erfindung, sowie
6: eine Darstellung zum erfindungsgemäßen Verfahren, nämlich Signale auf den Datenbusleitungen sowie Differenzsignale davon.

1 zeigt eine Darstellung von dominanten und rezessiven Signalen auf den Datenbusleitungen gemäß dem Stand der Technik. Auf der X-Achse aufgetragen ist die Zeit (t) und auf der Y-Achse die Spannung in Volt (V). Die obere Kurve zeigt den Verlauf des Signals auf dem Datenbus CAN-High 10 und die untere Kurve den Verlauf des Signals auf dem Datenbus CAN-Low 12. Die Zeit t ist unterteilt in drei Abschnitte 1, 3, 5, in denen jeweils ein Bit gezeigt ist. Beim Bit A, das in den Abschnitten 1 und 3 zu sehen ist, liegt die Spannung zwischen CAN-High 10 und CAN-Low 12 sehr nah beieinander bzw. sie kann auch identisch sein. Anders ausgedrückt liegt die Differenzspannung zwischen CAN-High 10 und CAN-Low 12 bevorzugt unterhalb eines definierten Maximalwertes. Beim Bit B hingegen, das in dem Abschnitt 2 zu sehen ist, ist die Spannung in CAN-High 10 erhöht und in CAN-Low 12 verringert. Das Bit A ist ein rezessives Bit, während das Bit B ein dominantes Bit darstellt. Im Übergang vom rezessiven Bit A zum dominanten Bit B findet in CAN-High 10 ein Flankenanstieg statt, während in CAN-Low 12 ein Flankenabfall zu sehen ist. Im Übergang vom dominanten Bit B zum rezessiven Bit A findet hingegen in CAN-High 10 ein Flankenabfall statt, während in CAN-Low 12 ein Flankenanstieg zu sehen ist.
2 zeigt parallel zu der Darstellung in 1 den Binärcode am Empfangseingang RX des Controllers (bzw. digitaler Ausgang des Transceivers) zur Herstellung des Signalsverlaufs in 1. Zu sehen ist hier, dass an RX während des rezessiven Bits A eine „1“ ausgegeben wird, während im dominanten Bit B eine „0“ anliegt. Die Zustände von 1 und 0 sind gegenüber dem Beginn des Übergangszeitpunkts von einem Bit in das andere verschoben. So wird deutlich, dass die Verzögerung im Übergang zwischen rezessivem Bit A und dominanten Bit B (RecDom-Übergang) kleiner ist, als im Übergang zwischen dominantem Bit B und rezessivem Bit A (DomRec-Übergang). Die unterschiedlich langen Übergänge können Fehler hervorrufen, die dazu führen können, dass der Transceiver im Teilnetzbetrieb aufgrund der fehlerhaften Nachricht nicht aktiv wird („aufwacht“) bzw. mit einer Zeitverzögerung über den sog. Frame Error Counter aktiv wird. Das letztgenannte ungewünschte Aktivieren des gesamten Steuergeräts führt zu einem erhöhten Stromverbrauch führen. Im schlimmsten Fall könnten die Fehler auch Sicherheitsrisiken für das Fahrzeug und die Insassen auslösen.
In 3 ist schematisch eine Ankopplung zwischen einem Transceiver 14 und den Datenbusleitungen 10, 12 zu sehen, was auch schon aus dem Stand der Technik bekannt ist. Im Transceiver sind mehrere Anschlüsse dargestellt: Der Anschluss 16 an die Versorgungsspannung, der Anschluss 17 an Masse (GND), sowie die Anschlüsse TX und RX, welche die Verbindung zum CAN-Controller darstellen. Zudem ist eine Ansteuerschaltung 18 dargestellt. Wenn TX=0 ist, wird ein dominantes Bit erzeugt, während ein rezessives Bit erzeugt wird, wenn TX=1 ist. Über RX werden die Bits vom Datenbus 10, 12 zurückgelesen und an den CAN-Controller weitergegeben. Insbesondere sorgt der Spannungsteiler 20 für das Erzeugen der rezessiven Bits A. Zudem ist ein Komparator 19 dargestellt. An die Datenbusleitungen CAN-High 10 und CAN-Low 12 ist außerdem ein Abschlusswiderstand 21 angeschlossen (Busterminierung), was Reflexionen auf dem Bus verhindert und den dominanten Zustand ermöglicht. Außerdem sind echte und/oder parasitäre Kapazitäten 22 dargestellt. Der Transceiver 14 ist in mehrere Bereiche aufgeteilt: In den Receiver 23.1, den rezessiven Treiber 23.2 und den dominanten Treiber 23.3.
4 zeigt eine Darstellung der Signale auf CAN-High 10 und CAN-Low 12 mit den zugehörigen Signalen auf dem Empfangseingang RX und dem Sendeeingang TX des Transceivers 14, wobei die Bussignale durch die Kapazitäten 22 und/oder andere Komponenten (z.B. Gleichtaktdrossel) beim Übergang zwischen dominant nach rezessiv „verschliffen“ sind. „Verschliffen“ meint dabei, dass das Signal eine geringere Flankensteilheit aufweist. Der DomRec-Übergang ist so zeitlich verlängert gegenüber dem RecDom-Übergang.
5 zeigt eine Darstellung zur erfindungsgemäßen Anpassung der RecDom-Übergänge. In der oberen Kurve ist schematisch das Signal dargestellt, wie es eigentlich am Empfangseingang RX vorhanden sein sollte. High-Zeiten sind eine binäre 1 und sorgen für ein rezessives Bit A, während Low-Zeiten eine binäre 0 repräsentieren und damit ein dominantes Bit B hervorrufen.
In der mittleren Kurve ist dargestellt, wie das digitale Signal aus der physikalischen Schicht (CAN-H Leitung 10 und CAN-L Leitung 12) in Wirklichkeit aussieht. Die Flanken beim Übergang zwischen „1“ und „0“ werden gemäß der Pfeile in der obersten Kurve verschoben, wobei die Verschiebung beim Übergang zwischen 1 nach 0 (DomRec-Übergang) geringer ausfällt, als beim Übergang zwischen 0 nach 1 (ReDom-Übergang). In der mittleren Kurve ist somit zu sehen, dass die High-Zeit (binäre „1“) geringer ausfällt als die Low-Zeit (binäre „0“). Damit ist hier eine (unkontrollierte) Asymmetrie vorhanden, welche Fehler auslösen kann. Diese Asymmetrie wird erfindungsgemäß aufgehoben oder unter Kontrolle gebracht, indem eine Anpassung der zeitlichen Länge der Übergänge stattfindet. Dafür wird am Empfangseingang RX die Flanke am RecDom-Übergang um einen Anpassungswert 24 verlängert, so dass die High-Zeiten („1“, rezessiv) und die Low-Zeiten („0“, dominant) übereinstimmen oder zumindest innerhalb eines Toleranzkorridors übereinstimmen. Alternativ könnte auch die Flanke am DomRec-Übergang um den Anpassungswert 24 verkürzt werden oder eine Verkürzung oder Verlängerung mit einem zusätzlichen Korrekturfaktor realisiert werden. Für die Verkürzung wird besonders bevorzugt das Signal verzögert und dafür ein Verzögerungsglied eingesetzt. Insbesondere bevorzugt wird der DomRec-Übergang (die Flanke) weiter verlängert, so dass die Länge beider Übergänge im Wesentlichen gleich ist.
6 zeigt die erfindungsgemäße Ermittlung des Anpassungswerts 24. Im oberen Teil von 6 ist noch einmal der Verlauf des Signals an CAN-High 10 und CAN-Low 12 über die Zeit t zu sehen, wobei hier ein Übergang zwischen dominantem Bit und rezessivem Bit (DomRec-Übergang) gezeigt ist. Im unteren Teil von 6 ist das Differenzsignal von CAN-High 10 und CAN-Low 12 zu sehen. Stellt man zwei Komparatoren bereit, welche an den Punkten 26 und 28 messen, so kann auf die Verzögerung bei diesem Übergang (DomRec) geschlossen werden. Beispielsweise ist der Komparator bevorzugt am Messpunkt 26 derart ausgebildet, dass sein Schwellenwert 1V beträgt und der Komparator am Messpunkt 28 einen Schwellenwert von 0,5V aufweist. Kennt man nun auch die Verzögerung für den anderen Übergang (ReDom) , der beispielsweise auf dieselbe Art gemessen werden kann, so kann durch die Differenz der ermittelten Verzögerungen der notwendige Anpassungswert 24 bestimmt werden. Dies geschieht insbesondere durch eine Ermittlung der Flankensteilheit und der Extrapolation dieser. Einer der beiden Übergänge wird dann bevorzugt in der Länge gemäß des ermittelten Anpassungswerts 24 verlängert oder verkürzt werden.
Bezugszeichenliste

A: rezessives Bit
B: dominantes Bit
RX: Empfangseingang des Transceivers
TX: Sendeeingang des Transceivers
1: Signalabschnitt
3: Signalabschnitt
5: Signalabschnitt
10: CAN-High Datenleitung
12: CAN-Low Datenleitung
14: Transceiver
16: Anschluss an die Versorgungsspannung
17: Anschluss an Masse
18: Ansteuerschaltung
19: Komparator
20: Spannungsteiler
21: Abschlusswiderstand
22: Kapazitäten
23.1: Receiver
23.2: rezessiver Treiber
23.3: dominanter Treiber
24: Anpassungswert
26: Messpunkt
28: Messpunkt

Claims

Verfahren zur Signalübertragung für die Kommunikation in einer Datenbusanordnung, wobei die Datenbusanordnung zwei Datenbusleitungen (10, 12) und einen Transceiver (14) aufweist und wobei folgender Schritt durchgeführt wird: - Übermitteln von Signalen von dem Transceiver (14) zu den Datenbusleitungen (10, 12) sowie - Empfangen von Signalen über die Datenbusleitungen (10, 12) durch den Transceiver (14), wobei die Signale dominante Bits (B) und rezessive (A) Bits umfassen und wobei ein DomRec-Übergang einen Übergang von einem dominanten Bit (B) zu einem rezessiven (A) Bit definiert und ein RecDom-Übergang einen Übergang von einem rezessiven Bit (A) zu einem dominanten (B) Bit definiert, dadurch gekennzeichnet, dass folgende weitere Schritte durchgeführt werden: - Ermitteln eines Anpassungswerts (24) für die Anpassung der zeitlichen Länge des DomRec-Übergangs und/oder für die Anpassung der zeitlichen Länge des RecDom-Übergangs, - Anpassen der zeitlichen Länge des DomRec-Übergangs und/oder der zeitlichen Länge des RecDom-Übergangs mittels des Anpassungswerts (24).
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass folgende Schritte durchgeführt werden: - Ermittlung des Anpassungswerts (24) zu einem vorbestimmten Zeitpunkt, sowie - Speicherung des Anpassungswerts (24) in einem Speicher.
Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass für die Ermittlung des Anpassungswerts (24) folgende Schritte durchgeführt werden: - Messen der zeitlichen Länge des DomRec-Übergangs und/oder des RecDom-Übergangs, - Bestimmen der zeitlichen Differenz zwischen der Länge des DomRec-Übergangs und der Länge des RecDom-Übergangs, - Ermitteln des Anpassungswerts (24) aus der zeitlichen Differenz, - Speichern des Anpassungswerts (24).
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ermittlung des Anpassungswerts (24) zu einem oder mehreren vorbestimmten Zeitpunkten erfolgt und diese Zeitpunkte auf die Zeit des Sendens oder des Empfangens von Signalen durch den Transceiver (14) festgelegt werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ermittlung des Anpassungswerts (24) zu einem oder mehreren vorbestimmten Zeitpunkten erfolgt und - mehrere Komparatoren eingesetzt werden, welche einen Zeitpunkt beim Erreichen einer vorbestimmten Spannung messen, wobei - aus der Flankensteilheit der Differenz zwischen den gemessenen Zeitpunkten der Anpassungswert (24) ermittelt wird oder der Anpassungswert (24) aus der Flankensteilheit und einem Korrekturwert ermittelt wird.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die angepassten Signale an einen Controller übermittelt werden.
Datenbusanordnung mit zwei Datenbusleitungen (10, 12), mindestens einen Transceiver (24), wobei die Transceiver (24) mit beiden Datenbusleitungen (10, 12) verbunden sind und derart ausgebildet sind, um das Verfahren nach einem der Ansprüche 1 bis 6 durchzuführen.
Datenbusanordnung nach Anspruch 7, dadurch gekennzeichnet, dass jeder der Transceiver (14) zwei Komparatoren aufweist, um beim Erreichen von vorbestimmten Spannungen einen Zeitpunkt zu messen.
Verwendung des Verfahrens nach einem der Ansprüche 1 bis 6 in einem Kraftfahrzeug.