DE102017006328A1 - Circuit arrangement of a generator for generating a square-wave voltage with pulse intervals - Google Patents

Circuit arrangement of a generator for generating a square-wave voltage with pulse intervals Download PDF

Info

Publication number
DE102017006328A1
DE102017006328A1 DE102017006328.1A DE102017006328A DE102017006328A1 DE 102017006328 A1 DE102017006328 A1 DE 102017006328A1 DE 102017006328 A DE102017006328 A DE 102017006328A DE 102017006328 A1 DE102017006328 A1 DE 102017006328A1
Authority
DE
Germany
Prior art keywords
mosfet
mosfets
turned
voltage
square
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102017006328.1A
Other languages
German (de)
Inventor
Auf Nichtnennung Antrag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE102017006328.1A priority Critical patent/DE102017006328A1/en
Publication of DE102017006328A1 publication Critical patent/DE102017006328A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H02M7/5381—Parallel type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

Bei dieser Schaltungsanordnung wird eine Rechteckspannung Ua mit Impulspausen aus einer Gleichspannung Ug erzeugt. Während die Rechteckimpulse am Ausgang erzeugt werden, wird an den angeschlossenen Verbraucher am Ausgang Energie abgegeben. Mit den Impulspausen kann die Leistung geregelt werden, indem keine Energie abgegeben wird. Die Schaltungsanordnung besteht aus einer Gleichspannung Ug, einem Kondensator C1 und acht MOSFETs T1 bis T8. Dabei sind jeweils zwei MOSFETs T1 und T2, T3 und T4, T5 und T6, T7 und T8 parallel geschaltet. Die Schaltungsanordnung besteht aus 2 Halbbrücken. Die erste Halbbrücke besteht aus den MOSFETs T1, T2, T3 und T4 und die zweite Halbbrücke besteht aus den MOSFETs T5, T6, T7 und T8. Die Rechteckspannung Ua besteht abwechselnd aus steigenden und fallenden Flanken, die durch Einschalten und Ausschalten der MOSFETs T1 bis T8 erzeugt werden. Dabei werden die parallel verbundenen MOSFETs abwechselnd geschaltet, indem bei der folgenden Flanke der jeweils andere MOSFET ein- oder ausgeschaltet wird. Dies hat den großen Vorteil, dass jeder der acht MOSFETs mit der Hälfte der Frequenz der Rechteckspannung Ua geschaltet wird. Dadurch halbieren sich die Schaltverluste an den acht MOSFETs, wodurch höhere Frequenzen der Rechteckspannung Ua bis zu einigen Megahertz realisiert werden können. Bei diesen hohen Frequenzen werden dann MOSFETs aus Siliciumcarbid verwendet. Durch die Anzahl und die Länge der Impulspausen wird die Leistung geregelt, indem während einer Impulspause keine Leistung an den am Ausgang angeschlossenen Verbraucher abgegeben wird. Bei dem Übergang zu einer Impulspause werden die MOSFETs so geschaltet, dass während der Impulspause der Stromfluss am Ausgang in beiden Richtungen möglich ist. Bei dem Schaltzustand der MOSFETs für eine Impulspause sind entweder die MOSFETs T1 oder T2 eingeschaltet und T5 oder T6 eingeschaltet oder die MOSFETs T3 oder T4 eingeschaltet und T7 oder T8 eingeschaltet.In this circuit arrangement, a square-wave voltage Ua is generated with pulse intervals from a DC voltage Ug. While the square-wave pulses are generated at the output, energy is delivered to the connected load at the output. With the pulse pauses, the power can be regulated by no energy is released. The circuit consists of a DC voltage Ug, a capacitor C1 and eight MOSFETs T1 to T8. In each case two MOSFETs T1 and T2, T3 and T4, T5 and T6, T7 and T8 are connected in parallel. The circuit consists of 2 half bridges. The first half bridge consists of the MOSFETs T1, T2, T3 and T4 and the second half bridge consists of the MOSFETs T5, T6, T7 and T8. The square-wave voltage Ua alternately consists of rising and falling edges generated by turning on and off the MOSFETs T1 to T8. In this case, the MOSFETs connected in parallel are switched alternately by switching the other MOSFET on or off at the following edge. This has the great advantage that each of the eight MOSFETs is switched at half the frequency of the square-wave voltage Ua. As a result, the switching losses at the eight MOSFETs are halved, as a result of which higher frequencies of the square-wave voltage Ua up to a few megahertz can be realized. At these high frequencies, silicon carbide MOSFETs are then used. The number and length of the pulse pauses regulate the power by delivering no power to the load connected to the output during a pulse break. In the transition to a pulse break, the MOSFETs are switched so that during the pulse break the current flow at the output in both directions is possible. In the switching state of the MOSFETs for a pulse break, either the MOSFETs T1 or T2 are turned on and T5 or T6 are turned on or the MOSFETs T3 or T4 are turned on and T7 or T8 are turned on.

Description

Bei dieser Schaltungsanordnung wird eine Rechteckspannung mit Impulspausen aus einer Gleichspannung erzeugt. Während die Rechteckimpulse am Ausgang erzeugt werden, wird an den angeschlossenen Verbraucher am Ausgang Energie abgegeben. Mit den Impulspausen kann die Leistung geregelt werden, indem keine Energie abgegeben wird. Der eingestellte Schaltzustand der MOSFETs während der Impulspause ermöglicht einen Stromfluss am Ausgang in beiden Richtungen. Dadurch kann am Ausgang auch ein Verbraucher mit Spulen und Kondensatoren angeschlossen werden. Die Schaltungsanordnung mit jeweils zwei parallelen MOSFETs, die abwechselnd geschaltet werden, ermöglicht höhere Frequenzen der Rechteckspannung bis zu einigen Megahertz. Die höhere Frequenz wird dadurch möglich, dass die Schaltverluste der MOSFETs durch die Parallelschaltung halbiert werden.
Auch die MOSFET Treiber, welche die acht MOSFETs ansteuern, müssen nur für die Hälfte der Frequenz der Rechteckspannung am Ausgang dimensioniert werden.In this circuit arrangement, a square-wave voltage is generated with pulse intervals from a DC voltage. While the square-wave pulses are generated at the output, energy is delivered to the connected load at the output. With the pulse pauses, the power can be regulated by no energy is released. The set switching state of the MOSFETs during the pulse break enables a current flow at the output in both directions. As a result, a consumer with coils and capacitors can be connected to the output. The circuit arrangement, each with two parallel MOSFETs, which are switched alternately, allows higher frequencies of the square wave voltage up to a few megahertz. The higher frequency is possible because the switching losses of the MOSFETs are halved by the parallel connection.
Even the MOSFET drivers, which drive the eight MOSFETs, only have to be dimensioned for half the frequency of the square-wave voltage at the output.

Der Erfindung liegt die Aufgabe zugrunde, eine Rechteckspannung mit MOSFETs aus einer Gleichspannung Ug zu erzeugen, wobei die Frequenz der Rechteckspannung mehrere Megahertz beträgt. Die MOSFETs in dieser Schaltungsanordnung sind aus Silicium oder Siliciumcarbid. Dabei sollen die Schaltverluste in den MOSFETs reduziert werden, da die Schaltverluste bei einer Frequenz von mehreren Megahertz sehr hoch werden. Die Leistung am Ausgang soll mit Impulspausen reduziert werden können. Dabei soll während einer Impulspause die MOSFETs so geschaltet werden, dass ein Stromfluss am Ausgang in beiden Richtungen möglich ist.The invention has for its object to generate a square wave voltage with MOSFETs from a DC voltage Ug, wherein the frequency of the square wave voltage is several megahertz. The MOSFETs in this circuit are made of silicon or silicon carbide. The switching losses in the MOSFETs are to be reduced because the switching losses at a frequency of several megahertz are very high. The power at the output should be reduced with pulse intervals. During a pulse break the MOSFETs should be switched so that a current flow at the output in both directions is possible.

Die Erfindung wird nachstehend an Hand von in der Zeichnung dargestellten Schaltungsbildern näher erläutert.

  • 1 zeigt die Schaltungsanordnung für die Erzeugung einer Rechteckspannung mit acht MOSFETs und einem Kondensator.
  • 2 zeigt in einem Diagramm die Rechteckspannung Ua mit einer Impulspause und die entsprechenden Schaltzustände an den acht MOSFETs.
The invention will be explained in more detail below with reference to circuit diagrams shown in the drawing.
  • 1 shows the circuit for the generation of a square wave voltage with eight MOSFETs and a capacitor.
  • 2 shows in a diagram the square-wave voltage Ua with a pulse break and the corresponding switching states at the eight MOSFETs.

Die Schaltungsanordnung nach 1 besteht aus einer Gleichspannung Ug,. einem Kondensator C1 und acht MOSFETs T1 bis T8. Der erste Anschluss des Kondensators C1 ist mit dem Plus Pol der Gleichspannung Ug verbunden und der zweite Anschluss des Kondensators C1 ist mit dem Minus Pol der Gleichspannung Ug verbunden. Die Schaltungsanordnung besteht aus 2 Halbbrücken. Die erste Halbbrücke besteht aus den MOSFETs T1, T2, T3 und T4 und die zweite Halbbrücke besteht aus den MOSFETs T5, T6, T7 und T8. Der Drain-Anschluss des MOSFET T1 ist mit Plus Pol der Gleichspannung Ug verbunden und der Source-Anschluss des MOSFET T1 ist mit dem ersten Anschluss A1 des Ausgangs verbunden. Der Drain-Anschluss des MOSFET T2 ist mit dem Drain-Anschluss des MOSFET T1 verbunden und der Source-Anschluss des MOSFET T2 ist mit dem Source-Anschluss des MOSFET T1 verbunden. Der Drain-Anschluss des MOSFET T3 ist mit dem ersten Anschluss A1 des Ausgangs verbunden und der Source-Anschluss des MOSFET T3 ist mit dem Minus Pol der Gleichspannung Ug verbunden. Der Drain-Anschluss des MOSFET T4 ist mit dem Drain-Anschluss des MOSFET T3 verbunden und der Source-Anschluss des MOSFET T4 ist mit dem Source-Anschluss des MOSFET T3 verbunden. Der Drain-Anschluss des MOSFET T5 ist mit Plus Pol der Gleichspannung Ug verbunden und der Source-Anschluss des MOSFET T5 ist mit dem zweiten Anschluss A2 des Ausgangs verbunden. Der Drain-Anschluss des MOSFET T6 ist mit dem Drain-Anschluss des MOSFET T5 verbunden und der Source-Anschluss des MOSFET T6 ist mit dem Source-Anschluss des MOSFET T5 verbunden. Der Drain-Anschluss des MOSFET T7 ist mit dem zweiten Anschluss A2 des Ausgangs verbunden und der Source-Anschluss des MOSFET T7 ist mit dem Minus Pol der Gleichspannung Ug verbunden. Der Drain-Anschluss des MOSFET T8 ist mit dem Drain-Anschluss des MOSFET T7 verbunden und der Source-Anschluss des MOSFET T8 ist mit dem Source-Anschluss des MOSFET T7 verbunden. Zwischen dem ersten Anschluss A1 und dem zweiten Anschluss A2 liegt die Rechteckspannung Ua am Ausgang an.The circuit arrangement 1 consists of a DC voltage Ug ,. a capacitor C1 and eight MOSFETs T1 to T8 , The first connection of the capacitor C1 is connected to the plus pole of the DC voltage Ug and the second terminal of the capacitor C1 is connected to the minus pole of the DC voltage Ug. The circuit consists of 2 Half bridges. The first half-bridge consists of the MOSFETs T1 . T2 . T3 and T4 and the second half-bridge consists of the MOSFETs T5 . T6 . T7 and T8 , The drain terminal of the MOSFET T1 is connected to plus pole of the DC voltage Ug and the source terminal of the MOSFET T1 is with the first connection A1 connected to the output. The drain terminal of the MOSFET T2 is connected to the drain terminal of the MOSFET T1 connected and the source terminal of the MOSFET T2 is connected to the source terminal of the mosfet T1 connected. The drain terminal of the MOSFET T3 is with the first connection A1 connected to the output and the source terminal of the MOSFET T3 is connected to the minus pole of the DC voltage Ug. The drain terminal of the MOSFET T4 is connected to the drain terminal of the MOSFET T3 connected and the source terminal of the MOSFET T4 is connected to the source terminal of the mosfet T3 connected. The drain terminal of the MOSFET T5 is connected to plus pole of the DC voltage Ug and the source terminal of the MOSFET T5 is with the second connection A2 connected to the output. The drain terminal of the MOSFET T6 is connected to the drain terminal of the MOSFET T5 connected and the source terminal of the MOSFET T6 is connected to the source terminal of the mosfet T5 connected. The drain terminal of the MOSFET T7 is with the second connection A2 connected to the output and the source terminal of the MOSFET T7 is connected to the minus pole of the DC voltage Ug. The drain terminal of the MOSFET T8 is connected to the drain terminal of the MOSFET T7 connected and the source terminal of the MOSFET T8 is connected to the source terminal of the mosfet T7 connected. Between the first connection A1 and the second port A2 the square-wave voltage Ua is present at the output.

In 2 ist die erzeugte Rechteckspannung Ua am Ausgang mit einer Impulspause und den entsprechenden Schaltzuständen der MOSFETs dargestellt.In 2 the generated square-wave voltage Ua is shown at the output with a pulse break and the corresponding switching states of the MOSFETs.

Am Anfang der Rechteckimpulse zum Zeitpunkt t = 0 sind alle acht MOSFETs ausgeschaltet. Zum Zeitpunkt t = t1 beginnt die Rechteckspannung Ua mit dem Einschalten der MOSFETs T1 und T7.At the beginning of the rectangular pulses at time t = 0, all eight MOSFETs are switched off. At the time t = t1, the square-wave voltage Ua begins with the switching on of the MOSFETs T1 and T7 ,

Die Rechteckspannung Ua besteht abwechselnd aus steigenden und fallenden Flanken. Eine steigende Flanke wird erzeugt, indem der eingeschaltete MOSFET der beiden MOSFETs T5 oder T6 ausgeschaltet wird und gleichzeitig der eingeschaltete MOSFET der beiden MOSFETs T3 oder T4 ausgeschaltet wird und danach der MOSFET T1 oder T2 eingeschaltet wird und gleichzeitig der MOSFET T7 oder T8 eingeschaltet wird. Es werden die MOSFETs T1 und T2 abwechselnd eingeschaltet, indem bei einer steigenden Flanke nur der MOSFET T1 eingeschaltet wird und bei der nächsten steigenden Flanke nur der MOSFET T2 eingeschaltet wird. Es werden die MOSFETs T7 und T8 abwechselnd eingeschaltet, indem bei einer steigenden Flanke nur der MOSFET T7 eingeschaltet wird und bei der nächsten steigenden Flanke nur der MOSFET T8 eingeschaltet wird. Eine fallende Flanke wird erzeugt, indem der eingeschaltete MOSFET der beiden MOSFETs T1 oder T2 ausgeschaltet wird und gleichzeitig der eingeschaltete MOSFET der beiden MOSFETs T7 öder T8 ausgeschaltet wird und danach der MOSFET T5 oder T6 eingeschaltet wird und gleichzeitig der MOSFET T3 oder T4 eingeschaltet wird. Es werden die MOSFETs T5 und T6 abwechselnd eingeschaltet, indem bei einer fallenden Flanke nur der MOSFET T5 eingeschaltet wird und bei der nächsten fallenden Flanke nur der MOSFET T6 eingeschaltet wird. Es werden die MOSFETs T3 und T4 abwechselnd eingeschaltet, indem bei einer fallenden Flanke nur der MOSFET T3 eingeschaltet wird und bei der nächsten fallenden Flanke nur der MOSFET T4 eingeschaltet wird. Die Zeit Differenz bei der steigenden oder fallenden Flanke zwischen dem Ausschalten und Einschalten der MOSFETs ist nur sehr kurz aber notwendig, um einen Querstrom zwischen dem Plus Pol und dem Minus Pol der Gleichspannung Ug zu vermeiden. Die Amplitude der Rechteckspannung Ua entspricht ungefähr der Gleichspannung Ug.The square-wave voltage Ua alternately consists of rising and falling edges. A rising edge is generated by the switched MOSFET of the two MOSFETs T5 or T6 is turned off and at the same time the MOSFET of the two MOSFETs T3 or T4 is turned off and then the MOSFET T1 or T2 is turned on and at the same time the MOSFET T7 or T8 is turned on. It will be the MOSFETs T1 and T2 switched on alternately, by only the MOSFET at a rising edge T1 is turned on and at the next rising edge only the MOSFET T2 is turned on. It will be the MOSFETs T7 and T8 alternately turned on by only the MOSFET on a rising edge T7 is turned on and at the next rising edge only the MOSFET T8 is turned on. A falling edge is generated by the switched MOSFET of the two MOSFETs T1 or T2 is turned off and at the same time the MOSFET of the two MOSFETs T7 T8 is switched off and then the MOSFET T5 or T6 is turned on and at the same time the MOSFET T3 or T4 is turned on. It will be the MOSFETs T5 and T6 alternately switched on by a falling edge, only the MOSFET T5 is turned on and the next falling edge only the MOSFET T6 is turned on. It will be the MOSFETs T3 and T4 alternately switched on by a falling edge, only the MOSFET T3 is turned on and the next falling edge only the MOSFET T4 is turned on. The time difference in the rising or falling edge between turning off and turning on the MOSFETs is only very short but necessary to avoid a cross current between the plus pole and the minus pole of the DC voltage Ug. The amplitude of the square-wave voltage Ua corresponds approximately to the DC voltage Ug.

Die Rechteckspannung Ua am Ausgang ist unterbrochen von mehreren Impulspausen.
In 2 ist eine Impulspause dargestellt. Die Impulspause beginnt zum Zeitpunkt t = t2 mit dem Ausschalten des MOSFET T4 und dem Einschalten des MOSFET T1. Das Ende der Impulspause und der Beginn des Rechteckimpulses erfolgt durch das Ausschalten des MOSFET T6 und Einschalten des MOSFET T7.
Durch die Anzahl und die Länge der Impulspausen wird die Leistung geregelt, indem während einer Impulspause keine Leistung an den am Ausgang angeschlossenen Verbraucher abgegeben wird. Bei dem Übergang zu einer Impulspause werden die MOSFETs so geschaltet, dass während der Impulspause der Stromfluss am Ausgang in beiden Richtungen möglich ist. Eine Impulspause kann durch zwei verschiedene Schaltzustände der MOSFETs eins bis acht erzeugt werden. Bei dem ersten Schaltzustand sind während einer Impulspause die mit dem Minus Pol der Gleichspannung Ug verbundenen MOSFETs T3, T4, T7 und T8 ausgeschaltet und der Ausgangsstrom fließt durch die MOSFETs T1 oder T2 und die MOSFETs T5 oder T6. Bei dem zweiten Schaltzustand sind während einer Impulspause die mit dem Plus Pol der Gleichspannung Ug verbundenen MOSFETs T1, T2, T5 und T6 ausgeschaltet und der Ausgangsstrom fließt durch die MOSFETs T3 oder T4 und die MOSFETs T7 oder T8. Der Übergang von der Rechteckspannung Ua am Ausgang zur Impulspause mit dem ersten Schaltzustand erfolgt folgendermaßen:
Durch Ausschalten des eingeschalteten MOSFET T3 oder T4 oder T7 oder T8 besteht keine Verbindung mehr zwischen dem Ausgang A1 und dem Minus Pol und zwischen dem Ausgang A2 und dem Minus Pol der Gleichspannung Ug. Danach wird der noch nicht mit dem Plus Pol der Gleichspannung Ug verbundene Anschluss A1 oder A2 durch Einschalten des MOSFET T1 oder T2 oder T5 oder T6 mit dem Plus Pol der Gleichspannung Ug verbunden. Der Übergang von der Rechteckspannung Ua am Ausgang zur Impulspause mit dem zweiten Schaltzustand erfolgt folgendermaßen:
Durch Ausschalten des eingeschalteten MOSFET T1 oder T2 oder T5 oder T6 besteht keine Verbindung mehr zwischen dem Ausgang A1 und dem Plus Pol und zwischen dem Ausgang A2 und dem Plus Pol der Gleichspannung Ug. Danach wird der noch nicht mit dem Minus Pol der Gleichspannung Ug verbundene Anschluss A1 oder A2 durch Einschalten des MOSFET T3 oder T4 oder T7 oder T8 mit dem Minus Pol der Gleichspannung Ug verbunden.The square-wave voltage Ua at the output is interrupted by several pulse pauses.
In 2 is a pulse break shown. The pulse break begins at time t = t2 with the switching off of the MOSFET T4 and turning on the MOSFET T1 , The end of the pulse break and the beginning of the rectangular pulse is done by turning off the MOSFET T6 and turning on the MOSFET T7 ,
The number and length of the pulse pauses regulate the power by delivering no power to the load connected to the output during a pulse break. In the transition to a pulse break, the MOSFETs are switched so that during the pulse break the current flow at the output in both directions is possible. A pulse break can be generated by two different switching states of the MOSFETs one to eight. In the first switching state, the MOSFETs connected to the negative pole of the DC voltage Ug are during a pulse break T3 . T4 . T7 and T8 turned off and the output current flows through the MOSFETs T1 or T2 and the mosfets T5 or T6 , In the second switching state, the MOSFETs connected to the plus pole of the DC voltage Ug during a pulse break T1 . T2 . T5 and T6 turned off and the output current flows through the MOSFETs T3 or T4 and the mosfets T7 or T8 , The transition from the square-wave voltage Ua at the output to the pulse break with the first switching state takes place as follows:
By switching off the switched MOSFET T3 or T4 or T7 or T8 there is no connection between the output A1 and the minus pole and between the output A2 and the minus pole of the DC voltage Ug. Thereafter, the not yet connected to the positive pole of the DC voltage Ug connection A1 or A2 by turning on the MOSFET T1 or T2 or T5 or T6 connected to the plus pole of the DC voltage Ug. The transition from the square-wave voltage Ua at the output to the pulse break with the second switching state takes place as follows:
By switching off the switched MOSFET T1 or T2 or T5 or T6 there is no connection between the output A1 and the plus pole and between the output A2 and the plus pole of DC voltage Ug. Thereafter, the not yet connected to the negative pole of the DC voltage Ug connection A1 or A2 by turning on the MOSFET T3 or T4 or T7 or T8 connected to the negative pole of the DC voltage Ug.

Die Zeit Differenz zwischen dem Ausschalten und Einschalten der MOSFETs ist nur sehr kurz aber notwendig, um einen Querstrom zwischen dem Plus Pol und dem Minus Pol der Gleichspannung Ug zu vermeiden.The time difference between turning off and turning on the MOSFETs is only very short but necessary to avoid a cross current between the plus pole and the minus pole of the DC voltage Ug.

Der Kondensator C1 stabilisiert die Gleichspannung Ug bei den Schaltvorgängen der MOSFETs T1 bis T8.The capacitor C1 stabilizes the DC voltage Ug during the switching operations of the MOSFETs T1 to T8 ,

Der Übergang von einer Impulspause zu einem Rechteckimpuls wird dadurch erzeugt, indem einer der beiden eingeschalteten MOSFETs ausgeschaltet wird und der zu dem ausgeschalteten MOSFET seriell verbundene MOSFET eingeschaltet wird.The transition from a pulse break to a square pulse is thereby generated by turning off one of the two switched MOSFETs and turning on the MOSFET serially connected to the turned off MOSFET.

Im Anspruch 2 sind zu jedem der MOSFETs T1 bis T8 ein oder mehrere MOSFETs parallel geschaltet. Durch die Parallelschaltung wird der Ausgangsstrom erhöht.In claim 2 are to each of the MOSFETs T1 to T8 one or more MOSFETs connected in parallel. Parallel connection increases the output current.

Im Anspruch 3 werden als Leistungsschalter MOSFETs aus Siliciumcarbid verwendet. Diese Siliciumcarbid MOSFETs sind aufgrund der technischen Eigenschaften für Schaltfrequenzen bis zu einigen Megahertz geeignet.In claim 3, MOSFETs made of silicon carbide are used as power switches. Due to their technical properties, these silicon carbide MOSFETs are suitable for switching frequencies up to several megahertz.

Im Anspruch 4 wird beschrieben, dass die Treiber Baugruppen für alle MOSFETs potentialfrei von der Steuerung der Schaltungsanordnung sind.In claim 4 it is described that the driver assemblies for all MOSFETs are floating from the control of the circuitry.

Der Anspruch 5 beschreibt die Schaltzustände bei der ersten Flanke der Rechteckspannung Ua. Am Anfang der Rechteckspannung Ua sind alle MOSFETs ausgeschaltet und bei der ersten Flanke wird der MOSFET T1 oder T2 eingeschaltet und der MOSFET T7 oder T8 eingeschaltet oder bei der ersten Flanke wird der MOSFET T5 oder T6 eingeschaltet und der MOSFET T3 oder T4 eingeschaltet.The claim 5 describes the switching states at the first edge of the square wave voltage Ua. At the beginning of the square wave voltage Ua all MOSFETs are turned off and at the first edge the MOSFET becomes T1 or T2 turned on and the mosfet T7 or T8 switched on or at the first edge of the MOSFET T5 or T6 turned on and the mosfet T3 or T4 switched on.

Der Anspruch 6 beschreibt die Schaltzustände am Ende der Rechteckspannung Ua. Am Ende der Rechteckspannung Ua wird eine Impulspause erzeugt und nach der Impulspause werden alle MOSFETs ausgeschaltet. Dies hat den Vorteil, dass während der Impulspause der Strom am Ausgang in beiden Richtungen weiter fließen kann und dadurch keine hohen Spannungsspitzen an den MOSFETs entstehen.The claim 6 describes the switching states at the end of the square wave Ua. At the end of the square wave voltage Ua a pulse break is generated and after the pulse break all MOSFETs are turned off. This has the advantage that during the pulse break the current at the output can continue to flow in both directions and thus no high voltage peaks occur at the MOSFETs.

Der Anspruch 7 beschreibt die Dauer der Impulspausen. Die Dauer der Impulspausen ist ein Vielfaches der Periodendauer der Rechteckimpulse. Diese Zeit wird eingestellt, wenn am Ausgang Schwingkreise aus Spulen und Kondensatoren angeschlossen sind.The claim 7 describes the duration of the pulse pauses. The duration of the pulse pauses is a multiple of the period of the rectangular pulses. This time is set when resonant circuits of coils and capacitors are connected to the output.

Der Anspruch 8 beschreibt die Zeit Differenz zwischen dem Ausschalten der MOSFETs und dem Einschalten der MOSFETs bei den Schaltflanken. Bei Rechteckimpulsen im Megahertz Bereich sind diese Zeiten deutlich unter 100ns.The claim 8 describes the time difference between the switching off of the MOSFETs and the switching of the MOSFETs at the switching edges. For rectangular pulses in the megahertz range, these times are well below 100ns.

Claims (8)

Schaltungsanordnung eines Generators für die Erzeugung einer Rechteckspannung (Ua) aus einer Gleichspannung (Ug), wobei - innerhalb der Rechteckspannung (Ua) eine oder mehrere Impulspausen vorhanden sind, und wobei - der Generator aus einer Gleichspannung (Ug), einem Kondensator (C1) und acht MOSFETs (T1) bis (T8) besteht, die an den acht Gate-Source Anschlüssen ein- und ausgeschaltet werden, und wobei - der Drain-Anschluss des ersten MOSFET (T1) mit dem Plus Pol der Gleichspannung (Ug) verbunden ist und der Source-Anschluss des ersten MOSFET (T1) mit dem ersten Anschluss (A1) des Ausgangs verbunden ist, und wobei - der Drain-Anschluss des zweiten MOSFET (T2) mit dem Plus Pol der Gleichspannung (Ug) verbunden ist und der Source-Anschluss des zweiten MOSFET (T2) mit dem ersten Anschluss (A1) des Ausgangs verbunden ist, und wobei - der Drain-Anschluss des dritten MOSFET (T3) mit dem ersten Anschluss (A1) des Ausgangs verbunden ist und der Source-Anschluss des dritten MOSFET (T3) mit dem Minus Pol der Gleichspannung (Ug) verbunden ist, und wobei - der Drain-Anschluss des vierten MOSFET (T4) mit dem ersten Anschluss (A1) des Ausgangs verbunden ist und der Source-Anschluss des vierten MOSFET (T4) mit dem Minus Pol der Gleichspannung (Ug) verbunden ist, und wobei - der Drain-Anschluss des fünften MOSFET (T5) mit dem Plus Pol der Gleichspannung (Ug) verbunden ist und der Source-Anschluss des fünften MOSFET (T5) mit dem zweiten Anschluss (A2) des Ausgangs verbunden ist, und wobei - der Drain-Anschluss des sechsten MOSFET (T6) mit dem Plus Pol der Gleichspannung (Ug) verbunden ist und der Source-Anschluss des sechsten MOSFET (T6) mit dem zweiten Anschluss (A2) des Ausgangs verbunden ist, und wobei - der Drain-Anschluss des siebten MOSFET (T7) mit dem zweiten Anschluss (A2) des Ausgangs verbunden ist und der Source-Anschluss des siebten MOSFET (T7) mit dem Minus Pol der Gleichspannung (Ug) verbunden ist, und wobei - der Drain-Anschluss des achten MOSFET (T8) mit dem zweiten Anschluss (A2) des Ausgangs verbunden ist und der Source-Anschluss des achten MOSFET (T8) mit dem Minus Pol der Gleichspannung (Ug) verbunden ist, und wobei - die Rechteckspannung (Ua) zwischen dem ersten Anschluss (A1) des Ausgangs und dem zweiten Anschluss (A2) des Ausgangs anliegt, und wobei - die Rechteckspannung (Ua) abwechselnd aus steigenden und fallenden Flanken besteht, und wobei - die steigende Flanke der Rechteckspannung (Ua) erzeugt wird, indem der eingeschaltete MOSFET der beiden MOSFETs fünfter MOSFET (T5) oder sechster MOSFET (T6) ausgeschalten wird und gleichzeitig der eingeschaltete MOSFET der beiden MOSFETs dritter MOSFET (T3) oder vierter MOSFET (T4) ausgeschalten wird und danach der erste MOSFET (T1) oder zweite MOSFET (T2) eingeschaltet wird und gleichzeitig der siebte MOSFET (T7) oder achte MOSFET (T8) eingeschaltet wird; und wobei - die fallende Flanke der Rechteckspannung (Ua) erzeugt wird, indem der eingeschaltete MOSFET der beiden MOSFETs erster MOSFET (T1) oder zweiter MOSFET (T2) ausgeschalten wird und gleichzeitig der eingeschaltete MOSFET der beiden MOSFETs siebter MOSFET (T7) oder achter MOSFET (T8) ausgeschalten wird und danach der fünfte MOSFET (T5) oder sechste MOSFET (T6) eingeschaltet wird und gleichzeitig der dritte MOSFET (T3) oder vierte MOSFET (T4) eingeschaltet wird, und wobei - der erste MOSFET (T1) und der zweite MOSFET (T2) abwechselnd eingeschaltet werden, indem für die Erzeugung einer steigenden Flanke der Rechteckspannung (Ua) von beiden MOSFETs nur der erste MOSFET (T1) eingeschaltet wird und bei der nächsten steigenden Flanke der Rechteckspannung (Ua) nur der zweite MOSFET (T2) eingeschaltet wird, und wobei - der siebte MOSFET (T7) und der achte MOSFET (T8) abwechselnd eingeschaltet werden, indem für die Erzeugung einer steigenden Flanke der Rechteckspannung (Ua) von beiden MOSFETs nur der siebte MOSFET (T7) eingeschaltet wird und bei der nächsten steigenden Flanke der Rechteckspannung (Ua) nur der achte MOSFET (T8) eingeschaltet wird, und wobei - der fünfte MOSFET (T5) und der sechste MOSFET (T6) abwechselnd eingeschaltet werden, indem für die Erzeugung einer fallenden Flanke der Rechteckspannung (Ua) von beiden MOSFETs nur der fünfte MOSFET (T5) eingeschaltet wird und bei der nächsten fallenden Flanke der Rechteckspannung (Ua) nur der sechste MOSFET (T6) eingeschaltet wird, und wobei - der dritte MOSFET (T3) und der vierte MOSFET (T4) abwechselnd eingeschaltet werden, indem für die Erzeugung einer fallenden Flanke der Rechteckspannung (Ua) von beiden MOSFETs nur der dritte MOSFET (T3) eingeschaltet wird und bei der nächsten fallenden Flanke der Rechteckspannung (Ua) nur der vierte MOSFET (T4) eingeschaltet wird, und wobei - eine Impulspause durch zwei verschiedene Schaltzustände der MOSFETs eins bis acht erzeugt werden kann, und wobei - der erste Schaltzustand der MOSFETs eins bis acht für die Erzeugung einer Impulspause dadurch erfolgt, indem der eingeschaltete MOSFET der vier MOSFETs dritter MOSFET (T3) oder vierter MOSFET (T4) oder siebter MOSFET (T7) oder achter MOSFET (T8) ausgeschaltet wird und dadurch die Anschlüsse (A1) und (A2) keine Verbindung zum Minus Pol der Gleichspannung (Ug) haben und danach der noch nicht mit dem Plus Pol der Gleichspannung (Ug) verbundene Anschluss (A1) oder (A2) des Ausgangs durch Einschalten des ersten MOSFET (T1) oder des zweiten MOSFET (T2) oder des fünften MOSFET (T5) oder des sechsten MOSFET (T6) mit dem Plus Pol der Gleichspannung (Ug) verbunden wird, und wobei - der zweite Schaltzustand der MOSFETs eins bis acht für die Erzeugung einer Impulspause dadurch erfolgt, indem der eingeschaltete MOSFET der vier MOSFETs erster MOSFET (T1) oder zweiter MOSFET (T2) oder fünfter MOSFET (T5) oder sechster MOSFET (T6) ausgeschaltet wird und dadurch die Anschlüsse (A1) und (A2) keine Verbindung zum Plus Pol der Gleichspannung (Ug) haben und danach der noch nicht mit dem Minus Pol der Gleichspannung (Ug) verbundene Anschluss (A1) oder (A2) des Ausgangs durch Einschalten des dritten MOSFET (T3) oder des vierten MOSFET (T4) oder des siebten MOSFET (T7) oder des achten MOSFET (T8) mit dem Minus Pol der Gleichspannung (Ug) verbunden wird, und wobei - das Ende einer Impulspause und der Anfang eines Rechteckimpulses dadurch erzeugt wird, indem einer der beiden eingeschalteten MOSFETs ausgeschaltet wird und danach der zu dem ausgeschalteten MOSFET seriell verbundene MOSFET eingeschaltet wird, und wobei - der erste Anschluss des Kondensators (C1) mit dem Plus Pol der Gleichspannung (Ug) verbunden ist und der zweite Anschluss des Kondensators (C1) mit dem Minus Pol der Gleichspannung (Ug) verbunden ist. Circuit arrangement of a generator for generating a square-wave voltage (Ua) from a DC voltage (Ug), wherein - within the square-wave voltage (Ua) one or more pulse pauses are present, and wherein - the generator consists of a DC voltage (Ug), a capacitor (C1) and eight MOSFETs (T1) to (T8) which are turned on and off at the eight gate-source terminals, and wherein - the drain terminal of the first MOSFET (T1) is connected to the plus pole of the DC voltage (Ug) and the source terminal of the first MOSFET (T1) is connected to the first terminal (A1) of the output, and wherein - the drain terminal of the second MOSFET (T2) is connected to the plus pole of the DC voltage (Ug) and the source Terminal of the second MOSFET (T2) is connected to the first terminal (A1) of the output, and wherein - the drain terminal of the third MOSFET (T3) is connected to the first terminal (A1) of the output and the source terminal of the third MOSFET (T3) with de m minus pole of the DC voltage (Ug) is connected, and wherein - the drain terminal of the fourth MOSFET (T4) to the first terminal (A1) of the output is connected and the source terminal of the fourth MOSFET (T4) to the negative pole the DC voltage (Ug) is connected, and wherein - the drain terminal of the fifth MOSFET (T5) is connected to the positive pole of the DC voltage (Ug) and the source terminal of the fifth MOSFET (T5) to the second terminal (A2) of the output is connected, and wherein - the drain terminal of the sixth MOSFET (T6) is connected to the positive pole of the DC voltage (Ug) and the source terminal of the sixth MOSFET (T6) connected to the second terminal (A2) of the output and wherein - the drain terminal of the seventh MOSFET (T7) is connected to the second terminal (A2) of the output and the source terminal of the seventh MOSFET (T7) is connected to the minus pole of the DC voltage (Ug), and wherein - the drain terminal of the eighth MOSFET (T8) with the second is connected to the terminal (A2) of the output and the source terminal of the eighth MOSFET (T8) is connected to the negative pole of the DC voltage (Ug), and wherein - the square-wave voltage (Ua) between the first terminal (A1) of the output and is applied to the second terminal (A2) of the output, and wherein - the square-wave voltage (Ua) alternately consists of rising and falling edges, and wherein - the rising edge of the square-wave voltage (Ua) is generated by the switched-MOSFET of the two MOSFETs fifth MOSFET ( T5) or sixth MOSFET (T6) is turned off and at the same time the switched-MOSFET of the two MOSFETs third MOSFET (T3) or fourth MOSFET (T4) is turned off and then the first MOSFET (T1) or second MOSFET (T2) is turned on and at the same time seventh MOSFET (T7) or eighth MOSFET (T8) is turned on; and wherein - the falling edge of the square wave voltage (Ua) is generated by turning off the switched MOSFET of the two MOSFETs first MOSFET (T1) or second MOSFET (T2) and at the same time the switched MOSFET of the two MOSFETs seventh MOSFET (T7) or eighth MOSFET (T8) is turned off and then the fifth MOSFET (T5) or sixth MOSFET (T6) is turned on and simultaneously the third MOSFET (T3) or fourth MOSFET (T4) is turned on, and wherein - the first MOSFET (T1) and the second MOSFET (T2) are turned on alternately by only the first MOSFET (T1) is switched on for the generation of a rising edge of the square-wave voltage (Ua) of both MOSFETs and only the second MOSFET (T2) at the next rising edge of the square-wave voltage (Ua) is turned on, and wherein - the seventh MOSFET (T7) and the eighth MOSFET (T8) are turned on alternately, by for the generation of a rising edge of the square wave voltage (Ua) of both n MOSFETs only the seventh MOSFET (T7) is turned on and at the next rising edge of the square wave voltage (Ua) only the eighth MOSFET (T8) is turned on, and wherein - the fifth MOSFET (T5) and the sixth MOSFET (T6) are turned on alternately in that, for the generation of a falling edge of the square-wave voltage (Ua) of both MOSFETs, only the fifth MOSFET (T5) is turned on and at the next falling edge of the square wave voltage (Ua) only the sixth MOSFET (T6) is turned on, and wherein - the third MOSFET (T3) and the fourth MOSFET (T4) are turned on alternately by the Generation of a falling edge of the square wave voltage (Ua) of both MOSFETs only the third MOSFET (T3) is turned on and at the next falling edge of the square wave voltage (Ua) only the fourth MOSFET (T4) is turned on, and wherein - a pulse break by two different Switching states of the MOSFETs one to eight can be generated, and wherein - the first switching state of the MOSFETs one to eight for the generation of a pulse break is effected by the switched MOSFET of the four MOSFETs third MOSFET (T3) or fourth MOSFET (T4) or seventh MOSFET (T7) or eighth MOSFET (T8) is turned off and thereby the terminals (A1) and (A2) have no connection to the negative pole of the DC voltage (Ug) and then d he connection (A1) or (A2) of the output not connected to the positive pole of the DC voltage (Ug) by switching on the first MOSFET (T1) or the second MOSFET (T2) or the fifth MOSFET (T5) or the sixth MOSFET ( T6) is connected to the positive pole of the DC voltage (Ug), and wherein - the second switching state of the MOSFETs one to eight for the generation of a pulse break is effected by the switched-MOSFET of the four MOSFETs first MOSFET (T1) or second MOSFET (T2 ) or fifth MOSFET (T5) or sixth MOSFET (T6) is turned off and thereby the terminals (A1) and (A2) have no connection to the positive pole of the DC voltage (Ug) and then the not yet connected to the negative pole of the DC voltage (Ug ) connected output (A1) or (A2) of the output by turning on the third MOSFET (T3) or the fourth MOSFET (T4) or the seventh MOSFET (T7) or the eighth MOSFET (T8) with the negative pole of the DC voltage (Ug) is connected, and wherein - the end ei ner pulse break and the beginning of a rectangular pulse is generated by one of the two switched MOSFETs is turned off and then the MOSFET to the switched-off MOSFET is turned on, and wherein - the first terminal of the capacitor (C1) with the positive pole of the DC voltage ( Ug) is connected and the second terminal of the capacitor (C1) is connected to the negative pole of the DC voltage (Ug). Schaltungsanordnung nach dem Anspruch 1, dadurch gekennzeichnet, dass zu jedem der MOSFETs erster MOSFET (T1) bis achter MOSFET (T8) ein oder mehrere MOSFETs parallel geschaltet sind.Circuit arrangement according to the Claim 1 , characterized in that one or more MOSFETs are connected in parallel to each of the MOSFETs first MOSFET (T1) to the eighth MOSFET (T8). Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass die MOSFETs aus dem Material Siliciumcarbid bestehen.Circuit arrangement according to one or more of Claims 1 to 2 , characterized in that the MOSFETs are made of the material silicon carbide. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass jeder MOSFET potentialfrei angesteuert wird.Circuit arrangement according to one or more of Claims 1 to 3 , characterized in that each MOSFET is driven potential-free. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass am Anfang der Rechteckspannung (Ua) alle MOSFETs ausgeschaltet sind und bei der ersten Flanke der Rechteckspannung (Ua) entweder der erste MOSFET (T1) oder zweite MOSFET (T2) eingeschaltet wird und der siebte MOSFET (T7) oder achte MOSFET (T8) eingeschaltet wird oder bei der ersten Flanke der fünfte MOSFET (T5) oder sechste MOSFET (T6) eingeschaltet wird und der dritte MOSFET (T3) oder vierte MOSFET (T4) eingeschaltet wird.Circuit arrangement according to one or more of Claims 1 to 4 , characterized in that at the beginning of the rectangular voltage (Ua) all MOSFETs are turned off and at the first edge of the square wave voltage (Ua) either the first MOSFET (T1) or second MOSFET (T2) is turned on and the seventh MOSFET (T7) or eighth MOSFET (T8) is turned on or at the first edge of the fifth MOSFET (T5) or sixth MOSFET (T6) is turned on and the third MOSFET (T3) or fourth MOSFET (T4) is turned on. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass am Ende der Rechteckspannung (Ua) eine Impulspause erzeugt wird und nach der Impulspause alle MOSFETs ausgeschaltet werden.Circuit arrangement according to one or more of Claims 1 to 4 , characterized in that at the end of the square wave voltage (Ua) a pulse break is generated and after the pulse break all MOSFETs are turned off. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Dauer der Impulspausen ein Vielfaches der Periodendauer der Rechteckimpulse ist.Circuit arrangement according to one or more of Claims 1 to 6 , characterized in that the duration of the pulse pauses is a multiple of the period of the rectangular pulses. Schaltungsanordnung nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass bei der Erzeugung der positiven und negativen Schaltflanken der Rechteckspannung (Ua) die Zeit Differenz zwischen dem Ausschalten der MOSFETs und dem Einschalten der MOSFETs kleiner als 100ns ist.Circuit arrangement according to one or more of Claims 1 to 7 , characterized in that in the generation of the positive and negative switching edges of the square-wave voltage (Ua) is the time difference between the turning off of the MOSFETs and turning on the MOSFETs less than 100ns.
DE102017006328.1A 2017-07-05 2017-07-05 Circuit arrangement of a generator for generating a square-wave voltage with pulse intervals Ceased DE102017006328A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017006328.1A DE102017006328A1 (en) 2017-07-05 2017-07-05 Circuit arrangement of a generator for generating a square-wave voltage with pulse intervals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017006328.1A DE102017006328A1 (en) 2017-07-05 2017-07-05 Circuit arrangement of a generator for generating a square-wave voltage with pulse intervals

Publications (1)

Publication Number Publication Date
DE102017006328A1 true DE102017006328A1 (en) 2019-01-10

Family

ID=64665831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017006328.1A Ceased DE102017006328A1 (en) 2017-07-05 2017-07-05 Circuit arrangement of a generator for generating a square-wave voltage with pulse intervals

Country Status (1)

Country Link
DE (1) DE102017006328A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10158794B4 (en) * 2001-11-30 2008-05-29 Friwo Gerätebau Gmbh Inductive contactless power transformer
US20130009475A1 (en) * 2011-07-08 2013-01-10 Contec Co., Ltd. Non-contact power feeding apparatus
JP2013027257A (en) * 2011-07-26 2013-02-04 Ge Medical Systems Global Technology Co Llc Inverter device and image diagnostic apparatus
DE102008012089B4 (en) * 2008-02-29 2015-06-11 TRUMPF Hüttinger GmbH + Co. KG Method for driving a full bridge, and arrangement for carrying out the method
US20160172988A1 (en) * 2014-12-15 2016-06-16 Delta Electronics, Inc. Electronic apparatus and control method of electronic apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10158794B4 (en) * 2001-11-30 2008-05-29 Friwo Gerätebau Gmbh Inductive contactless power transformer
DE102008012089B4 (en) * 2008-02-29 2015-06-11 TRUMPF Hüttinger GmbH + Co. KG Method for driving a full bridge, and arrangement for carrying out the method
US20130009475A1 (en) * 2011-07-08 2013-01-10 Contec Co., Ltd. Non-contact power feeding apparatus
JP2013027257A (en) * 2011-07-26 2013-02-04 Ge Medical Systems Global Technology Co Llc Inverter device and image diagnostic apparatus
US20160172988A1 (en) * 2014-12-15 2016-06-16 Delta Electronics, Inc. Electronic apparatus and control method of electronic apparatus

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
maschinelle Übersetzung zu JP 2013-27 257 A *

Similar Documents

Publication Publication Date Title
DE102013002266B4 (en) Bootstrap circuit arrangement for an IGBT
DE2132031A1 (en) Control circuit for keeping the output voltage of a power supply device constant
EP2654190B1 (en) Method for operating an electric circuit
WO2007054149A1 (en) Circuit arrangement and a method for the dc-isolated driving of a semiconductor switch
WO2015022030A1 (en) Multilevel converter
DE1763751B2 (en) Pulse generator for a pulse train synchronized with an alternating voltage with an adjustable phase angle
WO2015144338A1 (en) Modulation method for the boost converter operating mode of a push-pull converter
EP3332481B1 (en) Asymmetrical bipolar voltage supply
DE3243660C2 (en)
DE19961382A1 (en) Electrical circuit, in particular for a medium-voltage converter
DE3244988A1 (en) PRACTICAL INVERTER SWITCHING WITH STORED CHARGE FOR FAST SWITCHING
DE102017006328A1 (en) Circuit arrangement of a generator for generating a square-wave voltage with pulse intervals
EP2099127A1 (en) High voltage modulator with transformer
AT390532B (en) Pulse width-modulated alternating current power controller
DE2825601A1 (en) CIRCUIT FOR GENERATING SAW TOOTH CURRENT
DE102019135718A1 (en) Inverter and method for operating an inverter
DE102018211352A1 (en) H-bridge circuit and integrated circuit to control it
DE102010014941A1 (en) Circuit arrangement and method for isolated power transmission with two output DC voltages
DE3806983C2 (en) Circuit arrangement for generating voltages of different polarities
DE102022119531A1 (en) Converter device with a converter and with a control device
DE422230C (en) Method for generating a direct voltage from an oscillating voltage in any multiple amount thereof using several basic groups consisting of two capacitors and two valves connected in series
EP0226006A1 (en) Switching amplifier for analogous low-frequency signals
DE10356648A1 (en) Electronic Pockel cell driver for capacitive loads, uses at least two load switching units switched by driving circuit
DE102015113071B4 (en) Potential-shifting half-bridge, pole-reverser and reactive power inverters as well as Polwendeverfahren
DE2329551C3 (en) Circuit arrangement for the low-loss generation of two regular sequences of square-wave pulses

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final