DE102016209535A1

DE102016209535A1 - Verfahren und Vorrichtung zum Prüfen eines Befehlscache

Info

Publication number: DE102016209535A1
Application number: DE102016209535.8A
Authority: DE
Inventors: Clemens Kutz
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2016-06-01
Filing date: 2016-06-01
Publication date: 2017-12-21

Abstract

Verfahren (10) zum Prüfen eines Befehlscache, gekennzeichnet durch folgende Merkmale: – der Prozessor wird in einen vorgegebenen Anfangszustand versetzt (11), – ein durch ein erstes Befehlswort kodierter erster Maschinenbefehl wird durch den Prozessor verarbeitet (12), – ein durch ein zweites Befehlswort kodierter zweiter Maschinenbefehl wird durch den Prozessor verarbeitet (13), wobei das zweite Befehlswort ein Einer-Komplement des ersten Befehlswortes ist, und – der Prozessor wird auf einen vorgegebenen Endzustand geprüft (14).

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Prüfen eines Befehlscache. Die vorliegende Erfindung betrifft darüber hinaus eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium.
Stand der Technik
Als Cache wird in der Rechnerarchitektur jedweder Puffer-Speicher bezeichnet, der zur Vermeidung teils wiederholter Zugriffe auf ein langsames Hintergrundmedium oder aufwändiger Neuberechnungen dient. Daten oder Befehle, die einmal geladen oder erzeugt werden, verbleiben hierzu zeitweise im Cache, sodass sie bei künftigem Bedarf schneller abgerufen werden können. Mitunter werden auch Daten, deren Bedarf absehbar scheint, vorauseilend vom Hintergrundmedium abgerufen und im Cache bereitgestellt (read ahead).
Superskalare Prozessoren mit moderner Pipelinetechnik verfügen in der Regel über getrennte Caches für Programme und Daten. Eine derartige Rechnerarchitektur ist dem Fachmann als Harvard-Cachearchitektur geläufig und wird nach dem Stand der Technik bereits in eingebetteten Steuergeräten (electronic control units) eingesetzt.
EP1639466 (A1) offenbart ein Verfahren zur Fehlererkennung bei einem Cachespeicher zur Speicherung von Daten, wobei der Zugriff auf die im Cachespeicher abgelegten Daten durch diesen zugeordnete Adressen erfolgt und zu den abgelegten Daten zugeordneten Adressen wenigstens eine erste Prüfsignatur bestehend aus wenigstens einem ersten Signaturbit erzeugt und ebenfalls im Cachespeicher abgelegt wird.
Offenbarung der Erfindung
Die Erfindung stellt ein Verfahren zum Prüfen eines Befehlscache, eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium, insbesondere einen Festwertspeicher, gemäß den unabhängigen Ansprüchen bereit.
Der erfindungsgemäße Ansatz gründet auf der Erkenntnis, dass bekannte Verfahren, durch welche unterschiedliche Funktionen von Programmcaches geprüft werden können, sehr umfangreich und laufzeitintensiv sind. Bestimmte Testprogramme und -sequenzen müssen zwingend aus dem Direktzugriffsspeicher (random-access memory, RAM) ausgeführt werde. Der Anspruch derartiger Tests ist zudem mitunter höher, als es unter funktionalen Sicherheitsaspekten zweckmäßig erscheint.
Ein Vorzug der vorgeschlagenen Lösung liegt demgegenüber in der Schaffung eines Softwaretestverfahrens, mit dem die korrekte Arbeitsweise des Programmcache effizient nachgewiesen werden kann. Das besagte Testverfahren ist dabei geeignet, sowohl einmalig bei In- oder Außerbetriebnahme als auch zyklisch ausgeführt zu werden. Hierzu wird erfindungsgemäß der Anspruch des Tests auf eine korrekte Ausführung von Maschinencode reduziert, während auf einen Nachweis der Verkürzung der Ladezeit des Codes zugunsten einer laufzeiteffizienten Implementierung verzichtet wird. Der Selbsttest ist zu diesem Zweck derart aufgebaut, dass es einen Startzustand gibt, der nur bei korrekter Durchführung aller Selbsttestoperationen zum richtigen Ergebnis führt.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Grundgedankens möglich. So kann vorgesehen sein, einen erfindungsgemäßen Selbsttest ausschließlich aus dem Festwertspeicher (read-only memory, ROM) auszuführen. Der Begriff „Festwertspeicher“ wird hierbei in einem weiten Wortsinn verwendet und umfasst insbesondere elektrisch löschbare programmierbare Nur-Lese-Speicher (electrically erasable programmable read-only memory, EEPROM) und sogenannte Flash-EEPROMs neuerer Bauart.
Kurze Beschreibung der Zeichnungen
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:
1 das Flussdiagramm eines Verfahrens gemäß einer ersten Ausführungsform.
2 schematisch ein Steuergerät gemäß einer zweiten Ausführungsform.
Ausführungsformen der Erfindung
1 illustriert die grundlegenden Schritte eines Verfahrens (10) zum Prüfen des Programm- oder Befehlscache eines Prozessors gemäß einer Ausführungsform der Erfindung.
Der Prozessor wird demnach zunächst in einen vorgegebenen Anfangszustand versetzt (Prozess 11), welcher im Wesentlichen durch eine vorgegebene Wertebelegung zweier oder mehrerer Register R_x, R_y des Prozessors definiert ist. Sodann verarbeitet (Prozess 12) der Prozessor die auf einem Festwertspeicher gespeicherte, n ∊
Maschinenbefehle umfassende Befehlsfolge P, wobei die Maschinenbefehle vorliegend durch Befehlsworte D_i, i ∊ {1, ..., n} einer festen Wortbreite kodiert werden. Jeder von P umfasste Maschinenbefehl verändert hierbei das oder die Register R_x auf bekannte Art und Weise, sodass nach Verarbeitung von P der Wert des Registers oder der Register R_x gleichsam eine Signatur S₁ dieser Befehlsfolge darstellt.
Unmittelbar darauf verarbeitet (Prozess 13) der Prozessor eine ebenfalls im Festwertspeicher abgelegte zweite Befehlsfolge P* der Länge n. Als erfindungswesentlich erweist sich hierbei die Wahl der Befehlsworte
j ∊ {1, ..., n}, welche die von P* umfassten Maschinenbefehle kodieren: Insofern findet jedes in P enthaltene Befehlswort D_i in P* eine Entsprechung
die dem Einer-Komplement seiner Binärdarstellung entspricht. Entsprechend obiger Ausführungen stellt nach Verarbeitung von P* der Wert des Registers oder der Register R_y auf diese Weise gleichsam eine Signatur S₂ dieser zweiten Befehlsfolge dar.
Wenn die resultierende, aus den Befehlsfolgen P und P* bestehende Gesamtsequenz Q ohne Unterbrechung ausgeführt wird, kann anhand der Signaturen S₁ und S₂ somit die korrekte Funktionalität des Programmcache nachgewiesen werden. Die Maschinenbefehle der ersten Befehlsfolge P und somit auch jene der zweiten Befehlsfolge P* sind hierbei vorzugsweise wiederholungsfrei gewählt.
Dieses Verfahren (10) kann beispielsweise in Software oder Hardware oder in einer Mischform aus Software und Hardware beispielsweise in einem Steuergerät (20) implementiert sein, wie die schematische Darstellung der 2 verdeutlicht.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

EP 1639466 A1 [0004]

Claims

Verfahren (10) zum Prüfen eines Befehlscache eines Prozessors, gekennzeichnet durch folgende Merkmale: – der Prozessor wird in einen vorgegebenen Anfangszustand versetzt (11), – ein durch ein erstes Befehlswort kodierter erster Maschinenbefehl wird durch den Prozessor verarbeitet (12), – ein durch ein zweites Befehlswort kodierter zweiter Maschinenbefehl wird durch den Prozessor verarbeitet (13), wobei das zweite Befehlswort ein Einer-Komplement des ersten Befehlswortes ist, und – der Prozessor wird auf einen vorgegebenen Endzustand geprüft (14).
Verfahren (10) nach Anspruch 1, gekennzeichnet durch folgendes Merkmal: – der Anfangszustand und der Endzustand sind durch vorgegebene Wertebelegungen mindestens eines Registers des Prozessors definiert.
Verfahren (10) nach Anspruch 1 oder 2, gekennzeichnet durch folgende Merkmale: – eine erste Befehlsfolge, welche den ersten Maschinenbefehl umfasst, wird durch den Prozessor verarbeitet, – eine zweite Befehlsfolge, welche den zweiten Maschinenbefehl umfasst, wird durch den Prozessor verarbeitet und – jeder von der zweiten Befehlsfolge umfasste Maschinenbefehl ist das Einer-Komplement eines von der ersten Befehlsfolge umfassten Maschinenbefehles.
Verfahren (10) nach Anspruch 3, gekennzeichnet durch folgendes Merkmal: – die erste Befehlsfolge und die zweite Befehlsfolge weisen eine übereinstimmende Länge auf.
Verfahren (10) nach Anspruch 4, gekennzeichnet durch folgendes Merkmal: – die erste Befehlsfolge und die zweite Befehlsfolge sind wiederholungsfrei.
Verfahren (10) nach Anspruch 4 oder 5, gekennzeichnet durch folgendes Merkmal: – für jeden Maschinenbefehl mit einem bestimmten Index in der ersten Befehlsfolge trägt das Einer-Komplement in der zweiten Befehlsfolge denselben Index.
Verfahren (10) nach einem der Ansprüche 3 bis 6, gekennzeichnet durch folgendes Merkmal: – das Verarbeiten (13) der zweiten Befehlsfolge folgt unmittelbar auf das Verarbeiten (12) der ersten Befehlsfolge.
Computerprogramm, welches eingerichtet ist, das Verfahren (10) nach einem der Ansprüche 1 bis 7 auszuführen.
Maschinenlesbares Speichermedium, insbesondere Festwertspeicher, auf dem das Computerprogramm nach Anspruch 8 gespeichert ist.
Vorrichtung (20), die eingerichtet ist, das Verfahren (10) nach einem der Ansprüche 1 bis 7 auszuführen.