DE102016118063B4 - PROCEDURE FOR ELECTROMIGRATION ACCEPTANCE - Google Patents

PROCEDURE FOR ELECTROMIGRATION ACCEPTANCE Download PDF

Info

Publication number
DE102016118063B4
DE102016118063B4 DE102016118063.7A DE102016118063A DE102016118063B4 DE 102016118063 B4 DE102016118063 B4 DE 102016118063B4 DE 102016118063 A DE102016118063 A DE 102016118063A DE 102016118063 B4 DE102016118063 B4 DE 102016118063B4
Authority
DE
Germany
Prior art keywords
electrical circuit
real
electromigration
act
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016118063.7A
Other languages
German (de)
Other versions
DE102016118063A1 (en
Inventor
Yu-Tseng HSIEN
Chin-Shen LIN
Ching-Shun Yang
Jui-Feng Kuan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/271,301 external-priority patent/US10042967B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016118063A1 publication Critical patent/DE102016118063A1/en
Application granted granted Critical
Publication of DE102016118063B4 publication Critical patent/DE102016118063B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G01R31/2858—Measuring of material aspects, e.g. electro-migration [EM], hot carrier injection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10—Noise analysis or noise optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Verfahren (500) zur Elektromigrations-Abnahme, mit den folgenden Schritten:Ermitteln einer Vielzahl von Ist-Temperaturen (TACT_1, TACT_2, TACT_3), die jeweils einer oder mehreren Komponenten (218a, 218b, 218c) in einer elektrischen Schaltung (201a, 201b, 201c) einer Vielzahl von elektrischen Schaltungen (201a, 201b, 201c) in einem integrierten Chipdesign (226) entsprechen;Ermitteln einer Elektromigrationsgrenze für eine Komponente (218a) in einer gewählten elektrischen Schaltung (201a) der Vielzahl von elektrischen Schaltungen (201a, 201b, 201c), wobei die Elektromigrationsgrenze bei einer (TACT_1) der Vielzahl von Ist-Temperaturen (TACT_1, TACT_2, TACT_3) ermittelt wird, die der Komponente (218a) in der gewählten elektrischen Schaltung (201a) entspricht; undVergleichen der Elektromigrationsgrenze mit einer Elektromigrationsmetrik, um zu ermitteln, ob ein Elektromigrationsschaden der Komponente (218a) in der gewählten elektrischen Schaltung (201a) vorliegt,wobei das Ermitteln der Vielzahl von Ist-Temperaturen (TACT_1, TACT_2, TACT_3) Folgendes umfasst:Ermitteln einer Vielzahl von Änderungen der realen Temperatur (ΔTreal_1, ΔTreal_2, ΔTreal_3), die jeweils der einen oder den mehreren Komponenten (218a, 218b, 218c) in der einen (201a, 201b, 201c) der Vielzahl von elektrischen Schaltungen (201a, 201b, 201c) entsprechen; undAddieren einer (ΔTreal_1) der Vielzahl von Änderungen der realen Temperatur (ΔTreal_1, ΔTreal_2, ΔTreal_3) zu einer Umgebungstemperatur (TE), die für die Vielzahl von elektrischen Schaltungen (201a, 201b, 201c) dieselbe ist, um eine (TACT_1) der Vielzahl von Ist-Temperaturen (TACT_1, TACT_2, TACT_3) zu ermitteln,wobei das Ermitteln der Vielzahl von Änderungen der realen Temperatur (ΔTreal_1, ΔTreal 2, ΔTreal_3) Folgendes umfasst:Ermitteln einer Temperaturänderung durch Joulesche Wärmeentwicklung (ΔTjoule) anhand eines effektiven Stroms (IRMS) in der Komponente (218a) in der gewählten elektrischen Schaltung (201a); undAddieren der Temperaturänderung durch Joulesche Wärmeentwicklung (ΔTjoule) zu einer Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel), um eine (ΔTreal_1) der Vielzahl von Änderungen der realen Temperatur (ΔTreal_1, ΔTreal_2, ΔTreal_3)zu ermitteln, wobei die Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel) durch Ladungsträger in einem Kanalbereich (206) eines Transistor-Bauelements (204) in der gewählten elektrischen Schaltung (201a) hervorgerufen wird.A method (500) for electromigration abatement, comprising the steps of:determining a plurality of actual temperatures (TACT_1, TACT_2, TACT_3) each of which corresponds to one or more components (218a, 218b, 218c) in an electrical circuit (201a, 201b , 201c) of a plurality of electrical circuits (201a, 201b, 201c) in an integrated chip design (226);determining an electromigration limit for a component (218a) in a selected electrical circuit (201a) of the plurality of electrical circuits (201a, 201b , 201c), wherein the electromigration limit is determined at one (TACT_1) of the plurality of actual temperatures (TACT_1, TACT_2, TACT_3) corresponding to the component (218a) in the selected electrical circuit (201a); and comparing the electromigration limit to an electromigration metric to determine whether there is electromigration damage to the component (218a) in the selected electrical circuit (201a),wherein determining the plurality of actual temperatures (TACT_1, TACT_2, TACT_3) comprises:determining a Plurality of real temperature changes (ΔTreal_1, ΔTreal_2, ΔTreal_3) each of the one or more components (218a, 218b, 218c) in the one (201a, 201b, 201c) of the plurality of electrical circuits (201a, 201b, 201c ) correspond to; andadding one (ΔTreal_1) of the plurality of real temperature changes (ΔTreal_1, ΔTreal_2, ΔTreal_3) to an ambient temperature (TE) that is the same for the plurality of electrical circuits (201a, 201b, 201c) by one (TACT_1) of the plurality of actual temperatures (TACT_1, TACT_2, TACT_3),wherein determining the plurality of real temperature changes (ΔTreal_1, ΔTreal 2, ΔTreal_3) comprises:determining a temperature change by Joule heat evolution (ΔTjoule) using an effective current (IRMS ) in the component (218a) in the selected electrical circuit (201a); andadding the temperature change due to Joule heating (ΔTjoule) to a temperature change due to device self-heating (ΔTchannel) to determine one (ΔTreal_1) of the plurality of real temperature changes (ΔTreal_1, ΔTreal_2, ΔTreal_3), the temperature change due to device self-heating ( ΔTchannel) is caused by charge carriers in a channel region (206) of a transistor device (204) in the selected electrical circuit (201a).

Description

Hintergrund der ErfindungBackground of the Invention

Elektromigration ist der Transport von Atomen in einem leitenden Material, der durch Kollisionen verursacht wird, die einen Impuls zwischen leitenden Elektronen und den Atomen des leitenden Materials übertragen. Bei modernen integrierten Chips kommt es oft zu einer Elektromigration in Metallverbindungsschichten. Wenn zum Beispiel Elektronen einen Strom zu einem Halbleiter-Bauelement führen, kollidieren die Elektronen mit Metallatomen in den Metallverbindungsschichten. Die Kollisionen bewirken, dass sich Metallatome in den Metallverbindungsschichten bewegen (d. h., sie erleben eine Elektromigration), was zu Hohlräumen in den Metallverbindungsschichten führt, die einen Ausfall des integrierten Chips zur Folge haben können.Electromigration is the transport of atoms in a conductive material caused by collisions that transfer momentum between conductive electrons and the atoms of the conductive material. Electromigration in metal interconnect layers often occurs in modern integrated chips. For example, when electrons conduct a current to a semiconductor device, the electrons collide with metal atoms in the metal compound layers. The collisions cause metal atoms in the metal interconnect layers to move (i.e., undergo electromigration), resulting in voids in the metal interconnect layers that can result in integrated chip failure.

Die US 2013 / 0 298 101 A1 beschreibt ein Simulationsverfahren zur Berechnung einer Temperaturverteilung in Verbindungsdrähten eines Halbleiter-Chip-Packages, bei dem Bereiche bestimmt werden, in denen Verbindungsdrähte in besonderem Maße thermisch gekoppelt sind. Aus der US 2013 / 0 212 544 A1 ist ein Verfahren zur Vermeidung von Elektromigrationsschäden in Packages aus gestapelten integrierten Schaltungen bekannt. Dabei wird ein Grenzwert für einen Strom an verschiedenen Punkten in dem Package mit einer zuvor ermittelten Temperatur skaliert und anschließend mit einem Strom an dem jeweiligen Punkt verglichen, um mögliche Elektromigrationsschäden zu identifizieren.
Die US 2006 / 0 066 337 A1 offenbart ein Testgerät zur Messung von Temperaturen in Halbleiterstrukturen anhand des temperatur-abhängigen Widerstands leitender Elemente.
Aus der WO 2007/ 070 879 A1 ist ein Verfahren für das Computer-gestützte Entwerfen von integrierten Schaltungen bekannt, bei dem eine Temperaturverteilung in der integrierten Schaltung simuliert wird und basierend auf der simulierten Temperaturverteilung Aspekte des Entwurfs abhängig von einem oder mehreren vorgegebenen Kriterien modifiziert werden, wobei das Verfahren eine Elektromigrations-Analyse umfassen kann.the U.S. 2013/0 298 101 A1 describes a simulation method for calculating a temperature distribution in connecting wires of a semiconductor chip package, in which areas are determined in which connecting wires are particularly thermally coupled. From the U.S. 2013/0 212 544 A1 a method for avoiding electromigration damage in packages made of stacked integrated circuits is known. A limit value for a current at different points in the package is scaled with a previously determined temperature and then compared with a current at the respective point in order to identify possible electromigration damage.
the U.S. 2006/0 066 337 A1 discloses a test device for measuring temperatures in semiconductor structures based on the temperature-dependent resistance of conductive elements.
From the WO 2007/070 879 A1 a method for the computer-aided design of integrated circuits is known in which a temperature distribution in the integrated circuit is simulated and based on the simulated temperature distribution aspects of the design are modified depending on one or more predetermined criteria, the method using an electromigration analysis may include.

Figurenlistecharacter list

Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.

  • 1 zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens zur Durchführung einer Elektromigrations-Abnahme (EM-Abnahme), bei dem verschiedene Temperaturen zum Ermitteln von EM-Schäden an Komponenten in verschiedenen elektrischen Schaltungen verwendet werden.
  • Die 2A und 2B zeigen einige Ausführungsformen eines integrierten Chips, der eine Vielzahl von verschiedenen elektrischen Schaltungen aufweist.
  • Die 3A bis 3C zeigen einige Ausführungsformen von Diagrammen, die Beispiele zum Ermitteln von EM-Schäden über einen mittleren EM-Strom unter Verwendung verschiedener Ist-Temperaturen für Komponenten in den verschiedenen elektrischen Schaltungen der 2A und 2B zeigen.
  • 4 zeigt eine Draufsicht einiger Ausführungsformen, die Anpassungen einer Designschicht für elektrischen Schaltungen auf Grund der EM-Schäden zeigt, die in den 3A bis 3C identifiziert worden sind.
  • 5 zeigt ein Ablaufdiagramm einiger weiterer Ausführungsformen eines Verfahrens zur Durchführung der EM-Abnahme, das der Bauelement-Eigenerwärmung und der resistiven Erwärmung Rechnung trägt.
  • Die 6A zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Chips, bei dem eine Bauelement-Eigenerwärmung und eine resistive Erwärmung auftreten. Die 6B zeigt beispielhafte grafische Darstellungen, die den Strom als Funktion der Zeit für zwei elektrische Schaltungen des integrierten Chips aus 6A zeigen.
  • 7 zeigt ein Blockdiagramm einiger Ausführungsformen eines Systems zur Durchführung der EM-Abnahme.
Aspects of the present invention are best understood by considering the following detailed description when taken in conjunction with the accompanying drawings. It should be noted that, in accordance with standard industry practice, various elements are not drawn to scale. Rather, the dimensions of the various elements may be arbitrarily increased or decreased for clarity of discussion.
  • 1 FIG. 12 shows a flowchart of some embodiments of a method for performing electromigration (EM) degradation using different temperatures to determine EM damage to components in different electrical circuits.
  • the 2A and 2 B show some embodiments of an integrated chip having a variety of different electrical circuits.
  • the 3A until 3C FIG. 12 shows some embodiments of graphs that provide examples for determining EM damage versus mean EM current using different actual temperatures for components in the different electrical circuits of FIG 2A and 2 B demonstrate.
  • 4 12 shows a top view of some embodiments showing adjustments of a design layer for electrical circuits due to the EM damage shown in FIGS 3A until 3C have been identified.
  • 5 FIG. 12 shows a flowchart of some other embodiments of a method for performing EM decay that accounts for device self-heating and resistive heating.
  • the 6A Figure 12 shows a cross-sectional view of some embodiments of an integrated chip where device self-heating and resistive heating occur. the 6B FIG. 12 shows exemplary plots showing current versus time for two electrical circuits of the integrated chip 6A demonstrate.
  • 7 Figure 12 shows a block diagram of some embodiments of a system for performing EM collection.

Detaillierte BeschreibungDetailed description

Die Erfindung betrifft ein Verfahren zur Elektromigrations-Abnahme mit den Merkmalen des Anspruchs 1, ein Verfahren zur Elektromigrations-Abnahme mit den Merkmalen des Anspruchs 11 sowie ein System zur Elektromigrations-Abnahme mit den Merkmalen des Anspruchs 16. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen gegeben. Die nachstehende Beschreibung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des vorgesehenen Gegenstands bereit. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so ausgebildet werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.The invention relates to a method for electromigration removal with the features of claim 1, a method for electromigration removal with the features of claim 11 and a system for electromigration removal with the features of claim 16. Preferred embodiments are given in the dependent claims . The description below provides many different embodiments or examples for implementing various features of the provided subject matter. Specific examples of components and arrangements are described below to simplify the present invention. These are, of course, merely examples and are not intended to be limiting. For example, the fabrication of a first member over or on a second member in the description below may include embodiments where the first and second members are formed in direct contact, and may also include embodiments where additional members are formed between the first and the second element can be formed such that the first and second elements are not in direct contact. Furthermore, in the present invention, reference numbers and/or letters may be repeated in the various examples. This repetition is for the purpose of simplicity and clarity and does not in itself dictate a relationship between the various embodiments and/or configurations discussed.

Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.In addition, spatially relative terms such as "beneath", "below", "lower", "above", "upper" and the like may be used herein for ease of reference describing the relationship of an element or structure to one or more other elements or structures depicted in the figures. The spatially relative terms are intended to encompass other orientations of the device in use or operation in addition to the orientation depicted in the figures. The device may be oriented differently (rotated 90 degrees or in a different orientation) and the spatially relative descriptors used herein interpreted accordingly as well.

Da die Größe von Metallverbindungsschichten durch Verkleinerung abgenommen hat, ist die Elektromigration zu einem wachsenden Zuverlässigkeitsproblem für integrierte Chips geworden. Das liegt daran, dass die geringere Größe der Metallverbindungsschichten die Stromdichte von Signalen ansteigen lässt, die von den Metallverbindungsschichten übertragen werden. Da die Elektromigration proportional zur Stromdichte ist, nimmt durch die höhere Stromdichte auch die Elektromigration zu.As metal interconnect layers have decreased in size through miniaturization, electromigration has become a growing reliability issue for integrated chips. This is because the smaller size of the metal interconnect layers increases the current density of signals carried by the metal interconnect layers. Since the electromigration is proportional to the current density, the higher current density also increases the electromigration.

Um zu gewährleisten, dass integrierte Chips einen Mindestzuverlässigkeitsstandard einhalten, werden sie einem EM-Abnahmeverfahren unterzogen. Normalerweise wird eine EM-Abnahme in zwei Phasen durchgeführt. In der ersten Phase der EM-Abnahme wird eine globale effektive Temperaturänderung (die aus dem Effektivwert des Stroms mehrerer elektrischer Schaltungen eines integrierten Chips ermittelt wird) mit einer festgelegten Temperaturgrenze verglichen, um EM-Schäden zu identifizieren (um sicherzustellen, dass die Temperatur, die von dem effektiven Strom erzeugt wird, unter einer gewählten Höhe liegt). Verletzungen der festgelegten Temperaturgrenze weisen darauf hin, dass ein EM-Schaden vorhanden ist, da höhere Temperaturen dadurch zu einer größeren Elektromigration führen, dass sie thermische Energie liefern, die die Häufigkeit von Kollisionen zwischen Elektronen und Metallatomen in Metallverbindungsschichten erhöht. In der zweiten Phase der EM-Abnahme wird ein mittlerer Strom mit einer festgelegten mittleren Stromgrenze verglichen, um EM-Schäden auf Grund der Stromdichte zu identifizieren (da die EM proportional zur Stromdichte ist).To ensure that integrated chips meet a minimum reliability standard, they undergo an EM acceptance process. Normally an EM acceptance is carried out in two phases. In the first phase of EM mitigation, a global effective temperature change (determined from the RMS current value of multiple electrical circuits on an integrated chip) is compared to a specified temperature limit to identify EM damage (to ensure that the temperature generated generated by the effective current is below a selected level). Violations of the specified temperature limit indicate that EM damage is present because higher temperatures lead to greater electromigration by providing thermal energy that increases the frequency of collisions between electrons and metal atoms in metal compound layers. In the second phase of EM removal, an average current is compared to a specified average current limit to identify EM damage based on current density (since EM is proportional to current density).

Beide Phasen der EM-Abnahme werden an einer Vielzahl von elektrischen Schaltungen eines integrierten Chips durchgeführt und hängen von der globalen effektiven Temperaturänderung ab. Wenn zum Beispiel eine Umgebungstemperatur 110 °C beträgt und eine globale effektive Temperaturänderung 10 °C beträgt, können mittlere Stromgrenzen für die Vielzahl von elektrischen Schaltungen bei einer erhöhten Temperatur von 120 °C berechnet werden. Es ist jedoch erkannt worden, dass die Verwendung ein und derselben erhöhten Temperatur für die Vielzahl von elektrischen Schaltungen zu pessimistisch für bestimmte elektrische Schaltungen sein kann und daher zusätzliche Kosten auf dem Gebiet des Designs durch Identifizieren von unechten EM-Schäden verursachen kann. Darüber hinaus machen die einzelnen Phasen der EM-Abnahme eine Flächenoptimierung schwierig, da die einzelnen Phasen unterschiedliche Ergebnisse liefern können, die zu weiteren Kosten führen. Außerdem tragen beide Phasen nicht der Eigenerwärmung von den Transistor-Bauelementen Rechnung.Both phases of EM decay are performed on a variety of electrical circuits of an integrated chip and depend on the global effective temperature change. For example, if an ambient temperature is 110°C and a global effective temperature change is 10°C, average current limits can be calculated for the plurality of electrical circuits at an elevated temperature of 120°C. However, it has been recognized that using one and the same elevated temperature for the plurality of electrical circuits may be too pessimistic for certain electrical circuits and therefore may incur additional design costs in identifying spurious EM damage. In addition, the individual phases of EM acceptance make area optimization difficult, as the individual phases can produce different results, which lead to further costs. In addition, both phases do not take into account the self-heating of the transistor components.

Die vorliegende Erfindung betrifft ein Verfahren zur Elektromigrations-Abnahme (EM-Abnahme), mit dem EM-Schäden an Komponenten (z. B. Metallverbindungsdrähten) in verschiedenen elektrischen Schaltungen eines integrierten Chipdesigns dadurch ermittelt werden, dass eine einzige EM-Prüfung an verschiedenen Komponenten unter Verwendung von verschiedenen Temperaturen durchgeführt wird. Bei einigen Ausführungsformen wird mit dem Verfahren eine Vielzahl von Ist-Temperaturen ermittelt, die jeweils einer oder mehreren Komponenten in einer elektrischen Schaltung einer Vielzahl von elektrischen Schaltungen in einem integrierten Chipdesign entspricht. Für eine Komponente in einer gewählten elektrischen Schaltung der Vielzahl von elektrischen Schaltungen wird eine Elektromigrationsgrenze ermittelt. Die Elektromigrationsgrenze wird bei einer der Vielzahl von Ist-Temperaturen ermittelt, die der Komponente in der gewählten elektrischen Schaltung entspricht. Die Elektromigrationsgrenze wird mit einer Elektromigrationsmetrik verglichen, um zu ermitteln, ob ein EM-Schaden der Komponente in der gewählten elektrischen Schaltung vorliegt. Durch die Verwendung von verschiedenen Ist-Temperaturen für Komponenten in verschiedenen elektrischen Schaltungen werden unechte EM-Schäden abgeschwächt, wodurch der Verlust von Designkosten verringert wird. Darüber hinaus werden durch die Verwendung nur einer EM-Prüfung an einer Komponente Abweichungen zwischen verschiedenen EM- Abnahmeverfahren eliminiert.The present invention relates to an electromigration (EM) acceptance method for determining EM damage to components (e.g., metal bond wires) in various electrical circuits of an integrated chip design by performing a single EM test on various components is performed using different temperatures. In some embodiments, the method determines a plurality of actual temperatures, each corresponding to one or more components in an electrical circuit of a plurality of electrical circuits in an integrated chip design. An electromigration boundary is determined for a component in a selected electrical circuit of the plurality of electrical circuits. The electromigration limit is determined at one of the plurality of actual temperatures corresponding to the component in the selected electrical circuit. The electromigration limit is compared to an electromigration metric to determine if there is EM damage to the component in the selected electrical circuit. By using different Lower actual temperatures for components in various electrical circuits mitigate spurious EM damage, reducing design cost loss. In addition, using only one EM test on a component eliminates variability between different EM acceptance procedures.

1 zeigt ein Ablaufdiagramm einiger Ausführungsformen eines Verfahrens 100 zur Durchführung der Elektromigrations-Abnahme (EM-Abnahme), bei dem EM-Schäden in verschiedenen elektrischen Schaltungen unter Verwendung verschiedener Temperaturen ermittelt werden. 1 10 shows a flowchart of some embodiments of a method 100 for performing electromigration (EM) degradation in which EM damage is determined in different electrical circuits using different temperatures.

Im Schritt 102 wird ein integrierter Chipdesign (d. h. ein Layout) erhalten, der eine Vielzahl von elektrischen Schaltungen hat. Die Vielzahl von elektrischen Schaltungen weist jeweils eine oder mehrere Komponenten in dem integrierten Chipdesign auf, die elektrisch miteinander verbunden sind. Zum Beispiel kann die Vielzahl von elektrischen Schaltungen jeweils einzelne Gruppen von Metallverbindungsschichten (z. B. Metallverbindungsdrähte und Metalldurchkontaktierungen) aufweisen, die mit verschiedenen Leistungsbusleitungen elektrisch verbunden sind (z. B. einem Draht, der auf Vss oder VDD gehalten wird), die so konfiguriert sind, dass sie Schaltkreiselemente mit Strom versorgen. Bei einigen Ausführungsformen können Komponenten in verschiedenen elektrischen Schaltungen elektrisch voneinander getrennt sein.In step 102, an integrated chip design (ie, layout) is obtained having a plurality of electrical circuits. The plurality of electrical circuits each have one or more components in the integrated chip design that are electrically connected to one another. For example, the plurality of electrical circuits may each include individual sets of metal interconnect layers (e.g., metal bond wires and metal vias) electrically connected to different power bus lines (e.g., a wire held at Vss or V DD ) that configured to power circuit elements. In some embodiments, components in different electrical circuits may be electrically isolated from one another.

Im Schritt 104 wird eine Änderung der realen Temperatur (ΔTreal) für eine oder mehrere Komponenten (z. B. Metallverbindungsdrähte) in einer gewählten Schaltung der Vielzahl von elektrischen Schaltungen ermittelt. Die Änderung der realen Temperatur (ΔTreal) umfasst eine Änderung einer Temperatur der einen oder mehreren Komponenten in der gewählten elektrischen Schaltung auf Grund der Wärme, die in der gewählten elektrischen Schaltung erzeugt wird. Zum Beispiel kann bei verschiedenen Ausführungsformen die Änderung der realen Temperatur (ΔTreal) durch Joulesche Wärmeentwicklung in einem Metallverbindungsdraht in der gewählten elektrischen Schaltung und/oder durch Wärme entstehen, die von einem oder mehreren Transistor-Bauelementen (d. h. Eigenerwärmung) in der gewählten elektrischen Schaltung erzeugt wird (d. h., Wärme, die durch die Kollision von Ladungsträgern mit Halbleitermolekülen in einem Kanalbereich eines Transistor-Bauelements entsteht). Bei einigen Ausführungsformen kann die Änderung der realen Temperatur (ΔTreal) für verschiedene der Vielzahl von elektrischen Schaltungen und/oder für verschiedene Komponenten in der gleichen elektrischen Schaltung unterschiedlich sein.At step 104, a change in real temperature (ΔT real ) for one or more components (e.g., metal bond wires) in a selected one of the plurality of electrical circuits is determined. The change in real temperature (ΔT real ) includes a change in temperature of the one or more components in the selected electrical circuit due to heat generated in the selected electrical circuit. For example, in various embodiments, the change in real temperature (ΔT real ) may arise from Joule heating in a metal bond wire in the selected electrical circuit and/or from heat generated by one or more transistor devices (ie, self-heating) in the selected electrical circuit is generated (ie, heat generated by the collision of charge carriers with semiconductor molecules in a channel region of a transistor device). In some embodiments, the change in real temperature (ΔT real ) may be different for different ones of the plurality of electrical circuits and/or for different components in the same electrical circuit.

Im Schritt 106 wird die Änderung der realen Temperatur (ΔTreal) zu einer Umgebungstemperatur (TE) addiert, um eine Ist-Temperatur (TACT) für die eine oder die mehreren Komponenten in der gewählten elektrischen Schaltung zu erhalten. Die Umgebungstemperatur (TE) kann so eingestellt werden, dass sie den gleichen Wert für verschiedene elektrische Schaltungen des integrierten Chipdesigns hat. Bei einigen Ausführungsformen kann die Umgebungstemperatur (TE) einen Wert haben, der so gewählt ist, dass er größer als der eines Substrats oder eines Metallverbindungsdrahts ist, um die EM-Prüfung zu beschleunigen und EM-Ausfälle in einem jeweils kurzen Zeitraum zu erzeugen (da die reale Lebensdauer eines integrierten Chips in der Praxis größer als die Zeit ist, die für die EM-Abnahme vorgesehen ist). Die Umgebungstemperatur kann zum Beispiel einen Wert haben, der so gewählt ist, dass es zu einem Ausfall des integrierten Chips in einem festgelegten Zeitraum kommt. Bei einigen Ausführungsformen kann die Umgebungstemperatur (TE) eine Variable sein, die von einem Verfahrensingenieur festgelegt wird (z. B. auf Grund von Daten auf dem Chip).At step 106, the change in real temperature (ΔT real ) is added to an ambient temperature (T E ) to obtain an actual temperature (T ACT ) for the one or more components in the selected electrical circuit. The ambient temperature (T E ) can be adjusted to have the same value for different electrical circuits of the integrated chip design. In some embodiments, the ambient temperature (T E ) may have a value chosen to be greater than that of a substrate or metal bond wire to speed up EM testing and generate EM failures in each short period of time ( since the real lifetime of an integrated chip is in practice longer than the time allotted for EM decay). For example, the ambient temperature may have a value chosen such that the integrated chip will fail within a specified period of time. In some embodiments, the ambient temperature (T E ) may be a variable determined by a process engineer (e.g., based on on-chip data).

Im Schritt 108 wird eine Elektromigrationsgrenze für die eine oder die mehreren Komponenten in einer gewählten elektrischen Schaltung bei der Ist-Temperatur (TACT) festgelegt. Die Elektromigrationsgrenze ist eine annehmbare obere Grenze eines Werts einer Elektromigrationsmetrik für die eine oder die mehreren Komponenten in einer elektrischen Schaltung. Wenn der Wert der Elektromigrationsmetrik die Elektromigrationsgrenze überschreitet, besteht die Gefahr der Elektromigration in der einen oder den mehreren Komponenten in der gewählten elektrischen Schaltung, und ein EM-Schaden wird identifiziert. Bei einigen Ausführungsformen kann die EM-Grenze eine mittlere Stromgrenze sein, die bei der Ist-Temperatur festgelegt wird. Bei weiteren Ausführungsformen kann die EM-Metrik/-Grenze eine Grenze für die mittlere Lebensdauer sein, die bei der Ist-Temperatur festgelegt wird.At step 108, an electromigration limit is established for the one or more components in a selected electrical circuit at the actual temperature (T ACT ). The electromigration limit is an acceptable upper limit of a value of an electromigration metric for the one or more components in an electrical circuit. If the value of the electromigration metric exceeds the electromigration limit, the one or more components in the selected electrical circuit are at risk of electromigration and EM damage is identified. In some embodiments, the EM limit may be an average current limit set at the actual temperature. In other embodiments, the EM metric/boundary may be an average lifetime boundary set at the actual temperature.

Im Schritt 110 wird eine Elektromigrationsmetrik für die eine oder die mehreren Komponenten in der gewählten elektrischen Schaltung bestimmt. Bei einigen Ausführungsformen kann die Elektromigrationsmetrik ein mittlerer Strom in der einen oder den mehreren Komponenten in der gewählten elektrischen Schaltung sein. Bei weiteren Ausführungsformen kann die Elektromigrationsmetrik eine mittlere Lebensdauer sein. Die Elektromigrationsmetrik kann anhand einer Simulation des integrierten Chipdesigns bestimmt werden.At step 110, an electromigration metric is determined for the one or more components in the selected electrical circuit. In some embodiments, the electromigration metric may be an average current in the one or more components in the selected electrical circuit. In other embodiments, the electromigration metric may be an average lifetime. The electromigration metric can be determined from a simulation of the integrated chip design.

Im Schritt 112 wird die Elektromigrationsmetrik mit der Elektromigrationsgrenze verglichen, um zu ermitteln, ob ein EM-Schaden in der einen oder den mehreren Komponenten vorliegt.At step 112, the electromigration metric is compared to the electromigration limit to determine if there is EM damage in the one or more components.

Im Schritt 114 werden eine oder mehrere Designschichten, die der einen oder den mehreren Komponenten in der gewählten elektrischen Schaltung entsprechen, justiert, wenn ein EM-Schaden identifiziert worden ist. Wenn zum Beispiel ein mittlerer Strom der Elektromigration eine Stromgrenze verletzt, werden eine oder mehrere Designschichten, die der einen oder den mehreren Komponenten in der gewählten elektrischen Schaltung des integrierten Chipdesigns entsprechen, so justiert, dass die EM-Schäden in der gewählten elektrischen Schaltung abgeschwächt werden.At step 114, one or more design layers corresponding to the one or more components in the selected electrical circuit are adjusted if EM damage has been identified. For example, if an average electromigration current violates a current limit, one or more design layers corresponding to the one or more components in the chosen electrical circuit of the integrated chip design are adjusted to mitigate EM damage in the chosen electrical circuit .

Es dürfte wohlverstanden sein, dass die Schritte 102 bis 114 iterativ wiederholt werden können, um EM-Schäden an verschiedenen Komponenten in einer elektrischen Schaltung und/oder an Komponenten in verschiedenen Schaltungen der Vielzahl von elektrischen Schaltungen zu ermitteln und zu beseitigen. Zum Beispiel können die Schritte 102 bis 114 ein erstes Mal ausgeführt werden, um EM-Schäden an einer oder mehreren Komponenten in einer ersten elektrischen Schaltung zu ermitteln, ein zweites Mal, um EM-Schäden an einer oder mehreren Komponenten in einer zweiten elektrischen Schaltung zu ermitteln, usw. Da die Komponenten in jeder elektrischen Schaltung verschiedene Temperaturen haben können, kann die EM-Grenze der Komponenten in jeder elektrischen Schaltung unterschiedlich sein. Daher können EM-Schäden auf einer Schaltung-zu-Schaltung-Basis ermittelt werden, wodurch ein unnötiger Neu-Design von elektrischen Schaltungen, die keine EM-Schäden haben, reduziert werden kann.It should be appreciated that steps 102-114 may be iteratively repeated to determine and eliminate EM damage to various components in an electrical circuit and/or to components in various circuits of the plurality of electrical circuits. For example, steps 102-114 may be performed a first time to determine EM damage to one or more components in a first electrical circuit, a second time to determine EM damage to one or more components in a second electrical circuit determine, etc. Since the components in each electrical circuit can have different temperatures, the EM limit of the components in each electrical circuit can be different. Therefore, EM damage can be determined on a circuit-by-circuit basis, which can reduce unnecessary redesign of electrical circuits that do not have EM damage.

Nachdem die EM-Schäden in einer Vielzahl von elektrischen Schaltungen ermittelt worden sind und die EM-Abnahme abgeschlossen ist, kann im Schritt 116 ein integrierter Chipdesign anhand des angepassten integrierten Chipdesigns auf einem Halbleitersubstrat hergestellt werden.After the EM damage has been determined in a variety of electrical circuits and the EM acceptance is complete, in step 116 an integrated chip design can be manufactured on a semiconductor substrate based on the adapted integrated chip design.

Die 2A und 2B zeigen einige Ausführungsformen eines integrierten Schaltkreises, der eine Vielzahl von elektrischen Schaltungen hat.the 2A and 2 B show some embodiments of an integrated circuit having a plurality of electrical circuits.

2A zeigt eine Schnittansicht einiger Ausführungsformen eines integrierten Chips 200, der eine Vielzahl von elektrischen Schaltungen 201a bis 201c hat. Der integrierte Chip 200 weist eine Vielzahl von Transistor-Bauelementen 204 auf, die in einem Substrat 202 angeordnet sind. Bei verschiedenen Ausführungsformen kann das Substrat 202 eine Art von Halbleiterkörper (z. B. Silicium, SiGe, SOI usw.) aufweisen, wie etwa einen Halbleiterwafer und/oder einen oder mehrere Dies auf einem Wafer. 2A 1 shows a sectional view of some embodiments of an integrated chip 200 having a plurality of electrical circuits 201a-201c. The integrated chip 200 has a plurality of transistor devices 204 arranged in a substrate 202 . In various embodiments, the substrate 202 may include some type of semiconductor body (e.g., silicon, SiGe, SOI, etc.), such as a semiconductor wafer and/or one or more dies on a wafer.

Die einzelnen Transistor-Bauelemente 204 weisen jeweils einen Source-Bereich 203a und einen Drain-Bereich 203b auf, die durch einen Kanalbereich 206 getrennt sind. Der Source-Bereich 203a und der Drain-Bereich 203b umfassen stark dotierte Bereiche (die z. B. eine Dotierungskonzentration haben, die höher als die des umgebenden Substrats 202 ist). Bei einigen Ausführungsformen können der Source-Bereich 203a und der Drain-Bereich 203b in einem Wannenbereich 208 angeordnet sein, der eine Dotierungsart hat, die von der des Substrats 202 verschieden ist (z. B. kann ein n-leitender Wannenbereich in einem p-leitenden Substrat angeordnet sein). Über dem Kanalbereich 206 ist eine Gate-Struktur angeordnet. Die Gate-Struktur ist so konfiguriert, dass sie den Durchsatz von Ladungsträgern (z. B. von Löchern oder Elektronen) in dem Kanalbereich 206 während des Betriebs eines Transistor-Bauelements 204 steuert. Die Gate-Struktur weist eine Gate-Elektrode 207 auf, die durch ein Gate-Dielektrikum 205 von dem Kanalbereich 206 getrennt ist. Bei einigen Ausführungsformen ist die Gate-Struktur von einer dielektrischen Schicht 210 (z. B. Phosphorsilicatglas) umgeben.The individual transistor components 204 each have a source area 203a and a drain area 203b which are separated by a channel area 206 . The source region 203a and the drain region 203b comprise heavily doped regions (e.g. having a doping concentration higher than that of the surrounding substrate 202). In some embodiments, the source region 203a and the drain region 203b may be arranged in a well region 208 that has a different doping type than the substrate 202 (e.g., an n-type well region may be in a p-type conductive substrate be arranged). A gate structure is arranged over the channel region 206 . The gate structure is configured to control the flow of charge carriers (e.g., holes or electrons) in the channel region 206 during operation of a transistor device 204 . The gate structure has a gate electrode 207 which is separated from the channel region 206 by a gate dielectric 205 . In some embodiments, the gate structure is surrounded by a dielectric layer 210 (e.g., phosphosilicate glass).

Über dem Substrat 202 ist ein Back-End-of-Line(BEOL)-Metallisierungsstapel 212 angeordnet. Der BEOL-Metallisierungsstapel 212 weist eine Vielzahl von Metallverbindungsschichten auf, die in einer dielektrischen Struktur angeordnet sind, die eine oder mehrere dielektrische Schichten 214a bis 214e hat. Bei verschiedenen Ausführungsformen können die eine oder die mehreren dielektrischen Schichten 214a bis 214e ein Oxid, ein dielektrisches Ultra-low-k-Material und/oder ein dielektrisches Low-k-Material (z. B. SiCO) umfassen. Bei einigen Ausführungsformen kann die Vielzahl von Metallverbindungsschichten leitende Kontakte 216, Metallverbindungsdrähte 218a bis 218c und/oder Metalldurchkontaktierungen 220 aufweisen. Die leitenden Kontakte 216 verbinden die Transistor-Bauelemente 204 elektrisch mit den Metallverbindungsdrähten 218a bis 218c, die durch die Metalldurchkontaktierungen 220 getrennt sind.A back-end-of-line (BEOL) metallization stack 212 is disposed over the substrate 202 . The BEOL metallization stack 212 includes a plurality of metal interconnect layers arranged in a dielectric structure having one or more dielectric layers 214a-214e. In various embodiments, the one or more dielectric layers 214a-214e may comprise an oxide, an ultra-low-k dielectric material, and/or a low-k dielectric material (e.g., SiCO). In some embodiments, the plurality of metal interconnect layers may include conductive contacts 216, metal interconnect wires 218a-218c, and/or metal vias 220. FIG. Conductive contacts 216 electrically connect transistor devices 204 to metal bond wires 218a - 218c separated by metal vias 220 .

Die einzelnen elektrischen Schaltungen 201a bis 201c weisen jeweils eine Vielzahl von Metallverbindungsschichten auf, die miteinander elektrisch verbunden sind. Zum Beispiel kann bei einigen Ausführungsformen eine erste elektrische Schaltung 201a eine Vielzahl von Metallverbindungsschichten aufweisen, die mit einer ersten Leistungsbusleitung 222a verbunden sind, die so konfiguriert ist, dass sie Strom (der z. B. auf Vss gehalten wird) für Transistor-Bauelemente in der ersten elektrischen Schaltung 201a bereitstellt, während eine zweite elektrische Schaltung 201b eine Vielzahl von Metallverbindungsschichten aufweisen kann, die mit einer zweiten Leistungsbusleitung 222b verbunden sind, die so konfiguriert ist, dass sie Strom (der z. B. auf Vss gehalten wird) für Transistor-Bauelemente in der zweiten elektrischen Schaltung 201b bereitstellt. Bei einigen Ausführungsformen sind die Metallverbindungsschichten in verschiedenen elektrischen Schaltungen voneinander elektrisch getrennt.The individual electrical circuits 201a to 201c each have a plurality of metal interconnection layers which are electrically connected to one another. For example, in some embodiments, a first electrical circuit 201a may include a plurality of metal interconnect layers connected to a first power bus line 222a configured to carry current (e.g., maintained at Vss) for transistor devices in of the first electrical circuit 201a, while a second electrical circuit 201b may include a plurality of metal interconnection layers connected to a second power bus line 222b configured to carry current (e.g., maintained at Vss) for transistor -Components in the second electrical circuit 201b provides. In some embodiments, the metal ver Bonding layers in various electrical circuits are electrically isolated from each other.

Die Metallverbindungsdrähte in den verschiedenen elektrischen Schaltungen 201a bis 201c haben unterschiedliche Ist-Temperaturen auf Grund von unterschiedlichen Änderungen der realen Temperatur (ΔTreal) infolge der resistiven Erwärmung und/oder der Eigenerwärmung der Bauelemente. Zum Beispiel können bei einigen Ausführungsformen die Änderungen der realen Temperatur (ΔTreal) bei Metallverbindungsdrähten in einer gewünschten elektrischen Schaltung von einem Effektivwert des Stroms in den Metallverbindungsdrähten in der gewählten elektrischen Schaltung abhängen. Da die Metallverbindungsdrähte in verschiedenen elektrischen Schaltungen 201a bis 201c unterschiedliche effektive Ströme haben, haben die Metallverbindungsdrähte in verschiedenen elektrischen Schaltungen 201a bis 201c unterschiedliche Änderungen der realen Temperatur. Bei einigen Ausführungsformen kann ein und dieselbe elektrische Schaltung 201a bis 201c unterschiedliche Änderungen der realen Temperatur (ΔTreal) in verschiedenen Segmenten der elektrischen Schaltung haben, da die elektrische Schaltung verschiedene Zweige von Metallverbindungsdrähten haben kann, die unterschiedliche effektive Ströme führen.The metal bond wires in the various electrical circuits 201a-201c have different actual temperatures due to different changes in real temperature (ΔT real ) due to resistive heating and/or self-heating of the components. For example, in some embodiments, the changes in real temperature (ΔT real ) in metal bonding wires in a desired electrical circuit may depend on an rms current in the metal bonding wires in the selected electrical circuit. Since the metal bonding wires in different electric circuits 201a to 201c have different effective currents, the metal bonding wires in different electric circuits 201a to 201c have different real temperature changes. In some embodiments, one and the same electrical circuit 201a-201c may have different real temperature changes (ΔT real ) in different segments of the electrical circuit, since the electrical circuit may have different branches of metal bonding wires carrying different effective currents.

Bei einigen Ausführungsformen kann die erste elektrische Schaltung 201a einen ersten Metallverbindungsdraht haben, der einen ersten effektiven Strom führt, der einer ersten Änderung der realen Temperatur (ΔTreal_1) entspricht, die zweite elektrische Schaltung 201b kann einen zweiten Metallverbindungsdraht haben, der einen zweiten effektiven Strom führt, der einer zweiten Änderung der realen Temperatur (ΔTreal_2) entspricht, und die dritte elektrische Schaltung 201c kann einen dritten Metallverbindungsdraht haben, der einen dritten effektiven Strom führt, der einer dritten Änderung der realen Temperatur (ΔTreai_3) entspricht. Bei verschiedenen Ausführungsformen können zwei oder mehr der ersten Änderung der realen Temperatur (ΔTreal_1), der zweiten Änderung der realen Temperatur (ΔTreal_2) und der dritten Änderung der realen Temperatur (ΔTreal_3) unterschiedlich sein.In some embodiments, the first electrical circuit 201a may have a first metal bond wire carrying a first effective current corresponding to a first real temperature change (ΔT real_1 ), the second electrical circuit 201b may have a second metal bond wire carrying a second effective current carries that corresponds to a second real temperature change (ΔT real_2 ), and the third electric circuit 201c may have a third metal bonding wire that carries a third effective current that corresponds to a third real temperature change (ΔT real_3 ). In various embodiments, two or more of the first real temperature change (ΔT real_1 ), the second real temperature change (ΔT real_2 ), and the third real temperature change (ΔT real_3 ) may be different.

2B zeigt eine Draufsicht 224 eines integrierten Chipdesigns 226, der mit dem integrierten Chip 200 assoziiert ist. Wie in der Draufsicht 224 gezeigt ist, weist die erste elektrische Schaltung 201a einen ersten Metalldraht 218a mit einer ersten Breite w1 auf, die zweite elektrische Schaltung 201b weist einen zweiten Metalldraht 218b mit einer zweiten Breite w2 auf, und die dritte elektrische Schaltung 201c weist einen dritten Metalldraht 218c mit einer dritten Breite w3 auf. Bei einigen Ausführungsformen kann die erste Breite w1 gleich der zweiten Breite w2 und der dritten Breite w3 sein. Bei anderen Ausführungsformen können die erste Breite w1, die zweite Breite w2 und/oder die dritte Breite w3 unterschiedlich sein. 2 B FIG. 22 shows a top view 224 of an integrated chip design 226 associated with integrated chip 200. FIG. As shown in plan view 224, first electrical circuit 201a includes a first metal wire 218a having a first width w 1 , second electrical circuit 201b includes a second metal wire 218b having a second width w 2 , and third electrical circuit 201c has a third metal wire 218c with a third width w 3 . In some embodiments, the first width w 1 may be equal to the second width w 2 and the third width w 3 . In other embodiments, the first width w 1 , the second width w 2 and/or the third width w 3 can be different.

Die 3A bis 3C zeigen einige Ausführungsformen von Diagrammen 300 bis 304, die Beispiele für einen offenbarten EM-Abnahmeprozess zeigen, in dem EM-Schäden unter Verwendung einzelner Änderungen der realen Temperatur (ΔTreal_x) für die Metallverbindungsdrähte in den verschiedenen elektrischen Schaltungen (z. B. 201a bis 201c) der 2A und 2B ermittelt werden. Der EM-Abnahmeprozess ist so konfiguriert, dass er einen mittleren EM-Strom (IAVG_x) der Metallverbindungsdrähte in den einzelnen elektrischen Schaltungen bei verschiedenen Ist-Temperaturen (ΔTACT_x) ermittelt. Wenn die Ist-Temperatur (ΔTACT_x) steigt, sinkt eine entsprechende EM-Stromgrenze (IEM_LIMx), da höhere Temperaturen die Elektromigration erhöhen. Daher ermöglicht die Verwendung verschiedener Ist-Temperaturen für die Metallverbindungsdrähte in verschiedenen elektrischen Schaltungen eine unterschiedliche Behandlung der Metallverbindungsdrähte in den verschiedenen elektrischen Schaltungen, wodurch die Notwendigkeit vermieden wird, die Metallverbindungsdrähte in elektrischen Schaltungen eines integrierten Chipdesigns anzupassen, die wahrscheinlich keine EM-Probleme bereiten.the 3A until 3C 12 show some embodiments of diagrams 300 through 304 showing examples of a disclosed EM mitigation process in which EM damage is detected using individual real temperature changes (ΔT real_x ) for the metal bond wires in the various electrical circuits (e.g., 201a through 201c) the 2A and 2 B be determined. The EM pickup process is configured to determine an average EM current (I AVG_x ) of the metal bond wires in each electrical circuit at different actual temperatures (ΔT ACT_x ). As the actual temperature (ΔT ACT_x ) increases, a corresponding EM current limit (I EM_LIMx ) decreases since higher temperatures increase electromigration. Therefore, using different actual temperatures for the metal bonding wires in different electrical circuits allows treating the metal bonding wires differently in the different electrical circuits, thereby avoiding the need to match the metal bonding wires in electrical circuits of an integrated chip design that are not likely to cause EM problems.

Wie in dem Diagramm 300 von 3A gezeigt ist, hat ein erster Metallverbindungsdraht in einer ersten elektrischen Schaltung (z. B. 201a von 2A) eine erste Ist-Temperatur (TACT_1), die gleich einer Summe aus einer Umgebungstemperatur (TE) und einer Änderung der realen Temperatur des ersten Metallverbindungsdrahts in der ersten elektrischen Schaltung (ΔTreal_1) (d. h. TACT_1 = TE + ΔTreal_1) ist. Wenn die Umgebungstemperatur (TE) zum Beispiel gleich 110 °C ist und die Änderung der realen Temperatur der ersten Schaltung (ΔTreal1) gleich 10 °C ist, ist die erste Ist-Temperatur (TACT_1) gleich 120 °C. Eine mittlere EM-Stromgrenze des ersten Metallverbindungsdrahts in der ersten elektrischen Schaltung (IEM_LIM1) wird bei der ersten Ist-Temperatur (TACT_i) berechnet und wird mit einem mittleren Strom des ersten Metallverbindungsdrahts in der ersten elektrischen Schaltung (IAVG_1) verglichen. Da der mittlere Strom des ersten Metallverbindungsdrahts in der ersten elektrischen Schaltung (IAVG_1) größer als die mittlere EM-Stromgrenze des ersten Metallverbindungsdrahts in der ersten elektrischen Schaltung (IBM_LIM1) ist, wird der erste Metallverbindungsdraht in der ersten elektrischen Schaltung neu konfiguriert, um die Elektromigration zu verringern (z. B. wird die Breite des ersten Metallverbindungsdrahts in der ersten elektrischen Schaltung vergrößert, um die Stromdichte zu verringern).As in the diagram 300 of 3A shown, a first metal bonding wire in a first electrical circuit (e.g., 201a of 2A ) a first actual temperature (T ACT_1 ) equal to a sum of an ambient temperature (T E ) and a change in real temperature of the first metal bonding wire in the first electrical circuit (ΔT real_1 ) (ie T ACT_1 = T E + ΔT real_1 ) is. For example, if the ambient temperature (T E ) is 110°C and the change in real temperature of the first circuit (ΔT real1 ) is 10°C, the first actual temperature (T ACT_1 ) is 120°C. An average EM current limit of the first metal bond wire in the first electrical circuit (I EM_LIM1 ) is calculated at the first actual temperature (T ACT_ i ) and is compared to an average current of the first metal bond wire in the first electrical circuit (I AVG_1 ). Because the average current of the first metal bonding wire in the first electrical circuit (I AVG_1 ) is greater than the average EM current limit of the first metal bonding wire in the first electrical circuit (I BM_LIM1 ), the first metal bonding wire in the first electrical circuit is reconfigured to reduce electromigration (e.g., increase the width of the first metal bonding wire in the first electrical circuit to reduce current density).

Wie in dem Diagramm 302 von 3B gezeigt ist, hat ein zweiter Metallverbindungsdraht in einer zweiten elektrischen Schaltung (z. B. 201b von 2A) eine zweite Ist-Temperatur (TACT_2), die gleich einer Summe aus der Umgebungstemperatur (TE) und einer Änderung der realen Temperatur des zweiten Metallverbindungsdrahts in der zweiten elektrischen Schaltung (ΔTreal_2) (d. h. TACT_2 = TE + ΔTreal_2) ist. Wenn die Umgebungstemperatur (TE) zum Beispiel gleich 110 °C ist und die Änderung der realen Temperatur des zweiten Metallverbindungsdrahts in der zweiten Schaltung (ΔTreal_2) gleich 3 °C ist, ist die zweite Ist-Temperatur (TACT_2) gleich 113 °C. Eine mittlere EM-Stromgrenze des zweiten Metallverbindungsdrahts in der zweiten elektrischen Schaltung (IEM LIM2) wird bei der zweiten Ist-Temperatur (TACT_2) berechnet und wird mit einem mittleren Strom des zweiten Metallverbindungsdrahts in der zweiten elektrischen Schaltung (IAVG 2) verglichen. Da der mittlere Strom des zweiten Metallverbindungsdrahts in der zweiten elektrischen Schaltung (IAVG2) kleiner als die mittlere EM-Stromgrenze des zweiten Metallverbindungsdrahts in der zweiten elektrischen Schaltung (IEM LIM2) ist, wird der zweite Metallverbindungsdraht in der zweiten elektrischen Schaltung nicht neu konfiguriert, um die Elektromigration zu verringern (z. B. wird die Breite des zweiten Metallverbindungsdrahts in der zweiten elektrischen Schaltung nicht vergrößert). Vielmehr kann der zweite Metallverbindungsdraht in der zweiten elektrischen Schaltung unverändert bleiben oder kann neu konfiguriert werden, um den integrierten Schaltkreisdesign kompakter zu machen.As in diagram 302 of 3B shown, a second metal bonding wire in a second electrical circuit (e.g., 201b of 2A ) a second actual temperature (T ACT_2 ) equal to a sum of the ambient temperature (T E ) and a change in the real temperature of the second metal bonding wire in the second electrical circuit (ΔT real_2 ) (ie T ACT_2 = T E + ΔT real_2 ) is. For example, when the ambient temperature (T E ) is 110°C and the change in real temperature of the second metal bonding wire in the second circuit (ΔT real_2 ) is 3°C, the second actual temperature (T ACT_2 ) is 113° C An average EM current limit of the second metal bond wire in the second electrical circuit (I EM LIM2 ) is calculated at the second actual temperature (T ACT_2 ) and is compared to an average current of the second metal bond wire in the second electrical circuit (I AVG 2 ). . Because the average current of the second metal bonding wire in the second electrical circuit (I AVG2 ) is less than the average EM current limit of the second metal bonding wire in the second electrical circuit (I EM LIM2 ), the second metal bonding wire in the second electrical circuit is not reconfigured to reduce electromigration (e.g., the width of the second metal bonding wire is not increased in the second electrical circuit). Rather, the second metal bonding wire in the second electrical circuit can remain unchanged or can be reconfigured to make the integrated circuit design more compact.

Wie in dem Diagramm 304 von 3C gezeigt ist, hat ein dritter Metallverbindungsdraht in einer dritten elektrischen Schaltung (z. B. 201c von 2A) eine dritte Ist-Temperatur (TACT__3), die gleich einer Summe aus der Umgebungstemperatur (TE) und einer Änderung der realen Temperatur des dritten Metallverbindungsdrahts in der dritten elektrischen Schaltung (ΔTreal_3) (d. h. TACT_3 = TE + ΔTreal_3) ist. Wenn die Umgebungstemperatur (TE) zum Beispiel gleich 110 °C ist und die Änderung der realen Temperatur des dritten Metallverbindungsdrahts in der dritten Schaltung (ΔTreal_3) gleich 5 °C ist, ist die dritte Ist-Temperatur (TACT_3) gleich 115 °C. Eine mittlere EM-Stromgrenze des dritten Metallverbindungsdrahts in der dritten elektrischen Schaltung (IEM LIM3) wird bei der dritten Ist-Temperatur (TACT_3) berechnet und wird mit einem mittleren Strom des dritten Metallverbindungsdrahts in der dritten elektrischen Schaltung (IAVG_3) verglichen. Da der mittlere Strom des dritten Metallverbindungsdrahts in der dritten elektrischen Schaltung (IAVG_3) kleiner als die mittlere EM-Stromgrenze des dritten Metallverbindungsdrahts in der dritten elektrischen Schaltung (IEM LIM3) ist, wird der dritte Metallverbindungsdraht in der dritten elektrischen Schaltung nicht neu konfiguriert, um die Elektromigration zu verringern. Vielmehr kann der dritte Metallverbindungsdraht in der dritten elektrischen Schaltung unverändert bleiben oder die Breite wird neu konfiguriert, um den integrierten Schaltkreisdesign kompakter zu machen.As in diagram 304 of 3C shown, a third metal bonding wire in a third electrical circuit (e.g., 201c of 2A ) a third actual temperature (T ACT__3 ) equal to a sum of the ambient temperature (T E ) and a change in the real temperature of the third metal bonding wire in the third electrical circuit (ΔT real_3 ) (ie T ACT_3 = T E + ΔT real_3 ) is. For example, when the ambient temperature (T E ) is 110°C and the change in real temperature of the third metal bonding wire in the third circuit (ΔT real_3 ) is 5°C, the third actual temperature (T ACT_3 ) is 115° C An average EM current limit of the third metal bonding wire in the third electrical circuit (I EM LIM3 ) is calculated at the third actual temperature (T ACT_3 ) and is compared to an average current of the third metal bonding wire in the third electrical circuit (I AVG _ 3 ) compared. Because the mean current of the third metal bonding wire in the third electrical circuit (I AVG_3 ) is less than the mean EM current limit of the third metal bonding wire in the third electrical circuit (I EM LIM3 ), the third metal bonding wire in the third electrical circuit is not reconfigured to reduce electromigration. Rather, the third metal bonding wire in the third electrical circuit may remain unchanged or the width may be reconfigured to make the integrated circuit design more compact.

4 zeigt eine Draufsicht 400 einiger Ausführungsformen, die Anpassungen eines integrierten Chipdesigns auf einer Schaltung-zu-Schaltung-Basis zeigen, um Verletzungen von EM-Grenzen in den 3A bis 3C Rechnung zu tragen. Da der integrierte Chipdesign auf einer Schaltung-zu-Schaltung-Basis angepasst wird, kann ein unnötiger Anstieg der Designkosten abgeschwächt werden. 4 FIG. 400 shows a top view 400 of some embodiments showing adjustments of an integrated chip design on a circuit-by-circuit basis to avoid violations of EM limits in the 3A until 3C to take into account. Since the integrated chip design is adjusted on a circuit-by-circuit basis, an unnecessary increase in design cost can be mitigated.

Die Draufsicht 400 zeigt einen angepassten integrierten Chipdesign 226'. Bei dem angepassten integrierten Chipdesign 226' ist ein erster Metallverbindungsdraht 218a', der mit der ersten elektrischen Schaltung 201a assoziiert ist, so angepasst worden, dass er EM-Schäden dadurch Rechnung trägt, dass die Breite des ersten Metallverbindungsdrahts 218a' von einer ersten Breite w1 auf eine angepasste erste Breite w1' vergrößert worden ist, die größer als die erste Breite w1 ist. Die Breite des ersten Metallverbindungsdrahts 218a', der mit der ersten elektrischen Schaltung 201a assoziiert ist, wird deshalb vergrößert, weil der mittlere Strom des ersten Metallverbindungsdrahts in der ersten elektrischen Schaltung (IAVG_1) größer als die mittlere EM-Stromgrenze des ersten Metallverbindungsdrahts in der ersten elektrischen Schaltung (IEM _LiM1) ist. Durch Vergrößern der Breite des ersten Metallverbindungsdrahts 218a' werden EM-Schäden in der ersten elektrischen Schaltung 201a verringert, da somit die mittlere EM-Stromgrenze des ersten Metallverbindungsdrahts in der ersten elektrischen Schaltung 201a erhöht wird.The top view 400 shows an adapted integrated chip design 226'. In the customized integrated chip design 226', a first metal bond wire 218a' associated with the first electrical circuit 201a has been customized to account for EM damage by reducing the width of the first metal bond wire 218a' from a first width w 1 has been enlarged to an adjusted first width w 1 ' that is greater than the first width w 1 . The width of the first metal bond wire 218a' associated with the first electrical circuit 201a is increased because the average current of the first metal bond wire in the first electrical circuit (I AVG_1 ) is greater than the average EM current limit of the first metal bond wire in the first electrical circuit (I EM _LiM1 ). Increasing the width of the first metal bonding wire 218a' reduces EM damage in the first electrical circuit 201a since the average EM current limit of the first metal bonding wire in the first electrical circuit 201a is thus increased.

Bei dem angepassten integrierten Chipdesign 226' ist ein zweiter Metallverbindungsdraht 218b', der mit der zweiten elektrischen Schaltung 201b assoziiert ist, dadurch angepasst worden, dass die Breite des zweiten Metallverbindungsdrahts 218b' von einer zweiten Breite w2 auf eine angepasste zweite Breite w2' verringert worden ist, die kleiner als die zweite Breite w2 ist. Da der mittlere Strom in dem zweiten Metallverbindungsdraht in der zweiten elektrischen Schaltung (IAVG_2) kleiner als die mittlere EM-Stromgrenze des zweiten Metallverbindungsdrahts in der zweiten elektrischen Schaltung (IEM LIM2) ist, kann die Breite des zweiten Metallverbindungsdrahts 218b', der mit der zweiten elektrischen Schaltung 201b assoziiert ist, auf die angepasste zweite Breite w2' verringert werden, ohne EM-Schäden zu verursachen. Bei einigen alternativen Ausführungsformen wird die zweite Breite w2 des zweiten Metallverbindungsdrahts 218b' nicht angepasst.In the adjusted integrated chip design 226', a second metal bond wire 218b' associated with the second electrical circuit 201b has been adjusted by reducing the width of the second metal bond wire 218b' from a second width w 2 to an adjusted second width w 2 ' has been reduced, which is smaller than the second width w 2 . Since the average current in the second metal bonding wire in the second electrical circuit (I AVG_2 ) is less than the average EM current limit of the second metal bonding wire in the second electrical circuit (I EM LIM2 ), the width of the second metal bonding wire 218b', which is associated with the second electrical circuit 201b can be reduced to the adjusted second width w 2 ' without causing EM damage. In some alternative embodiments, the second width w 2 of the second metal bonding wire 218b' is not adjusted.

Bei dem angepassten integrierten Chipdesign 226' ist ein dritter Metallverbindungsdraht 218c', der mit der dritten elektrischen Schaltung 201c assoziiert ist, dadurch angepasst worden, dass die Breite des dritten Metallverbindungsdrahts 218c' von einer dritten Breite w3 auf eine angepasste dritte Breite w3' verringert worden ist, die kleiner als die dritte Breite w3 ist. Da der mittlere Strom in dem dritten Metallverbindungsdraht in der dritten elektrischen Schaltung (IAVG_3) kleiner als die mittlere EM-Stromgrenze des dritten Metallverbindungsdrahts in der dritten elektrischen Schaltung (IEM LIM3) ist, kann die Breite des dritten Metallverbindungsdrahts 218c', der mit der dritten elektrischen Schaltung 201c assoziiert ist, auf die angepasste dritte Breite w3' verringert werden, ohne EM-Schäden zu verursachen. Bei einigen alternativen Ausführungsformen wird die dritte Breite w3 des dritten Metallverbindungsdrahts 218c' nicht angepasst.In the custom integrated chip design 226' is a third metal bond wire 218c' associated with the third electrical circuit 201c has been adjusted by reducing the width of the third metal bonding wire 218c' from a third width w 3 to an adjusted third width w 3 ' that is less than the third width w 3 is. Because the mean current in the third metal bond wire in the third electrical circuit (I AVG_3 ) is less than the mean EM current limit of the third metal bond wire in the third electrical circuit (I EM LIM3 ), the width of the third metal bond wire 218c', which is associated with the third electrical circuit 201c can be reduced to the adjusted third width w 3 ' without causing EM damage. In some alternative embodiments, the third width w 3 of the third metal bonding wire 218c' is not adjusted.

5 zeigt ein Ablaufdiagramm einer detaillierteren Ausführungsform eines Verfahrens 500 zur Durchführung der EM-Abnahme, das der Eigenerwärmung und der resistiven Erwärmung von Bauelementen Rechnung trägt. 5 FIG. 5 shows a flowchart of a more detailed embodiment of a method 500 for performing EM decay that accounts for self-heating and resistive heating of devices.

Zwar sind die vorstehenden Verfahren (z. B. die Verfahren 100 und 500) hier als eine Reihe von Operationen oder Ereignissen dargestellt und beschrieben worden, aber es dürfte wohlverstanden sein, dass die dargestellte Reihenfolge dieser Operationen oder Ereignisse nicht in einem beschränkenden Sinn aufzufassen ist. Einige Operationen können zum Beispiel in anderen Reihenfolgen und/oder gleichzeitig mit anderen Operationen oder Ereignissen als den hier dargestellten und/oder beschriebenen Operationen oder Ereignissen ausgeführt werden. Darüber hinaus sind möglicherweise nicht alle dargestellten Operationen erforderlich, um einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung zu implementieren. Außerdem können eine oder mehrere der hier beschriebenen Operationen in nur einer Operation oder in mehreren getrennten Operationen und/oder Phasen ausgeführt werden.While the foregoing methods (e.g., methods 100 and 500) have been illustrated and described herein as a series of operations or events, it should be understood that the presented order of these operations or events is not intended to be construed in a limiting sense . For example, some operations may be performed in different orders and/or concurrently with operations or events other than those illustrated and/or described herein. In addition, not all operations presented may be required to implement one or more aspects or embodiments of the present description. Additionally, one or more of the operations described herein may be performed in a single operation or in multiple separate operations and/or phases.

Im Schritt 502 wird ein integrierter Chipdesign (d. h. ein Layout) erhalten, der eine Vielzahl von elektrischen Schaltungen hat.In step 502, an integrated chip design (i.e., layout) is obtained having a plurality of electrical circuits.

Im Schritt 504 wird eine Änderung der realen Temperatur (ΔTreal) für einen Metallverbindungsdraht in einer gewählten Schaltung ermittelt. Bei einigen Ausführungsformen kann die Änderung der realen Temperatur eine Änderung der realen Temperatur durch Bauelement-Eigenerwärmung und Joulesche Wärmeentwicklung umfassen, die in den Schritten 506 bis 510 ermittelt wird.In step 504, a change in real temperature (ΔT real ) for a metal bond wire in a selected circuit is determined. In some embodiments, the real temperature change may include a real temperature change due to device self-heating and Joule heating, which is determined in steps 506-510.

Im Schritt 506 wird die Änderung der Temperatur durch Joulesche Wärmeentwicklung (ΔTjoule) für einen Metallverbindungsdraht in einer gewählten elektrischen Schaltung ermittelt. Die Änderung der Temperatur durch Joulesche Wärmeentwicklung (ΔTjoule) (d. h. resistive Erwärmung) ist proportional zu dem effektiven Strom (IRMS) des Metallverbindungsdrahts in der gewählten elektrischen Schaltung. Zum Beispiel kann ein effektiver Strom von 5 mA zu einer Änderung der Temperatur durch Joulesche Wärmeentwicklung von 5 °C führen. Bei einigen Ausführungsformen kann die Änderung der Temperatur durch Joulesche Wärmeentwicklung (ΔTjoule) von dem Prozess und/oder der Größe von Strukturelementen in einem Technologieknoten abhängen. Bei diesen Ausführungsformen kann die Änderung der Temperatur durch Joulesche Wärmeentwicklung (ΔTjoule) anhand einer Formel ermittelt werden, die in einem Designsregelhandbuch angegeben ist. Bei weiteren Ausführungsformen kann die Änderung der Temperatur durch Joulesche Wärmeentwicklung (ΔTjoule) auf Grund eines Simulationsdurchlaufs mit dem integrierten Chipdesign ermittelt werden.At step 506, the change in Joule temperature (ΔT joule ) for a metal bond wire in a selected electrical circuit is determined. The change in temperature due to Joule heating (ΔT joule ) (ie resistive heating) is proportional to the effective current ( IRMS ) of the metal bonding wire in the chosen electrical circuit. For example, an RMS current of 5 mA can result in a 5 °C change in Joule temperature. In some embodiments, the change in Joule temperature (ΔT joule ) may depend on the process and/or the size of features in a technology node. In these embodiments, the change in temperature by Joule heat evolution (ΔT joule ) can be found using a formula given in a design rule book. In other embodiments, the change in temperature may be determined by Joule heat evolution (ΔT joule ) based on a simulation run with the integrated chip design.

Im Schritt 508 wird eine Änderung der Temperatur durch Bauelement-Eigenerwärmung (ΔTchannel) für den Metallverbindungsdraht in einer gewählten elektrischen Schaltung ermittelt. Bei einigen Ausführungsformen kann die Änderung der Temperatur durch Bauelement-Eigenerwärmung (ΔTchannel) dadurch berechnet werden, dass die Eigenerwärmungstemperatur eines Bauelements anhand einer gesonderten Simulation (z. B. einer SPICE-Simulation) (SPICE: simulation program with integrated circuit emphasis; Simulationsprogramm mit dem Schwerpunkt integrierte Schaltkreise) ermittelt wird und dann der Einfluss der Bauelement-Eigenerwärmung auf den Metallverbindungsdraht ermittelt wird.At step 508, a change in device self-heating temperature (ΔT channel ) for the metal bond wire in a selected electrical circuit is determined. In some embodiments, the change in temperature due to device self-heating (ΔT channel ) can be calculated by measuring the self-heating temperature of a device using a separate simulation (e.g., a SPICE simulation) (SPICE: simulation program with integrated circuit emphasis; simulation program with a focus on integrated circuits) is determined and then the influence of the component self-heating on the metal connecting wire is determined.

Im Schritt 510 wird eine Änderung der realen Temperatur (ΔTreal) für den Metallverbindungsdraht auf Grund der Änderung der Temperatur durch Joulesche Wärmeentwicklung (ΔTjoule) und der Änderung der Temperatur durch Bauelement-Eigenerwärmung (ΔTchannel) ermittelt. Bei einigen Ausführungsformen kann die Änderung der realen Temperatur (ΔTreal) dadurch ermittelt werden, dass die Änderung der Temperatur durch Joulesche Wärmeentwicklung (ΔTjoule) zu der Änderung der Temperatur durch Bauelement-Eigenerwärmung (ΔTchannel) addiert wird (d. h., ΔTreal = ΔTjoule + Koeffizient · ΔTchannel). Bei einigen Ausführungsformen kann die Bauelement-Eigenerwärmung (ΔTchannel) einer ersten elektrischen Schaltung die Ist-Temperatur eines oder mehrerer Metallverbindungsdrähte in einer benachbarten elektrischen Schaltung beeinflussen, sodass die Änderung der realen Temperatur (ΔTreal) dadurch ermittelt werden kann, dass die Änderung der Temperatur durch Joulesche Wärmeentwicklung (ΔTjoule) zu der Änderung der Temperatur durch Bauelement-Eigenerwärmung in mehreren Kanälen addiert wird (d. h., ΔTreal = ΔTjoule + Koeffizient 1 · ΔTchannei_1 + Koeffizient_2 · ΔTchannel_2).At step 510, a change in real temperature (ΔT real ) for the metal bond wire due to the change in temperature due to Joule heating (ΔT joule ) and the change in temperature due to device self heating (ΔT channel ) is determined. In some embodiments, the change in real temperature (ΔT real ) may be determined by adding the change in temperature due to Joule heating (ΔT joule ) to the change in temperature due to device self-heating (ΔT channel ) (ie, ΔT real = ΔT joule + coefficient ΔT channel ). In some embodiments, device self-heating (ΔT channel ) of a first electrical circuit may affect the actual temperature of one or more metal bonding wires in an adjacent electrical circuit, such that the change in real temperature (ΔT real ) may be determined by measuring the change in Temperature due to joule heating (ΔT joule ) is added to the change in temperature due to device self-heating in multiple channels (ie, ΔT real = ΔT joule + coefficient 1 * ΔT channel_1 + coefficient_2 * ΔT channel_2 ).

Im Schritt 512 wird eine mittlere Stromgrenze (IAVGLIM) für den Metallverbindungsdraht in der gewählten elektrischen Schaltung bei einer Ist-Temperatur (TACT) berechnet, die gleich einer Summe aus der Umgebungstemperatur (TE) und der Änderung der realen Temperatur (ΔTreal) ist. Bei einigen Ausführungsformen kann die mittlere Stromgrenze (IAVG_LIM) für einen Metallverbindungsdraht eine Funktion der Ist-Temperatur (TACT) der elektrischen Schaltung und der Breite des Metallverbindungsdrahts sein [d. h., IAVG_LIM = f(TACT, Breite)].In step 512, an average current limit (I AVGLIM ) for the metal bond wire in the selected electrical circuit is calculated at an actual temperature (T ACT ) equal to a sum of the ambient temperature (T E ) and the change in real temperature (ΔT real ) is. In some embodiments, the average current limit (I AVG_LIM ) for a metal bond wire may be a function of the actual temperature (T ACT ) of the electrical circuit and the width of the metal bond wire [ie, I AVG_LIM = f(T ACT , width)].

Im Schritt 514 wird ein mittlerer Strom (IAVG) in einem Metallverbindungsdraht mit der mittleren Stromgrenze (IAVGLIM) für den Metallverbindungsdraht verglichen. Wenn der mittlere Strom (IAVG) größer als die mittlere Stromgrenze (IAVG_LIM) ist, liegt ein EM-Schaden in dem Metallverbindungsdraht vor (bei 516), und das Verfahren geht dazu über, den integrierten Chipdesign (z. B. die Breite des Metallverbindungsdrahts) anzupassen, um den mittleren Strom in der gewählten elektrischen Schaltung zu verringern (Schritt 518).In step 514, an average current (I AVG ) in a metal bond wire is compared to the average current limit (I AVGLIM ) for the metal bond wire. If the average current (I AVG ) is greater than the average current limit (I AVG_LIM ), then there is EM damage in the metal bond wire (at 516) and the process proceeds to modifying the integrated chip design (e.g. width of the metal bonding wire) to reduce the average current in the selected electrical circuit (step 518).

Die Schritte 512 bis 518 des Verfahrens 500 können für eine Vielzahl von Metallverbindungsdrähten in einer elektrischen Schaltung iterativ ausgeführt werden. Zum Beispiel können die Schritte 512 bis 518 ein erstes Mal für einen ersten Metallverbindungsdraht in einer ersten elektrischen Schaltung ausgeführt werden, ein zweites Mal für einen zweiten Metallverbindungsdraht in der ersten elektrischen Schaltung ausgeführt werden, usw. Darüber hinaus können die Schritte 512 bis 518 iterativ für eine Vielzahl von elektrischen Schaltungen in dem integrierten Chipdesign ausgeführt werden, um EM-Schäden in den einzelnen elektrischen Schaltungen getrennt zu ermitteln.Steps 512 through 518 of method 500 may be iteratively performed for a plurality of metal bond wires in an electrical circuit. For example, steps 512-518 may be performed a first time for a first metal bond wire in a first electrical circuit, performed a second time for a second metal bond wire in the first electrical circuit, and so on a variety of electrical circuits can be executed in the integrated chip design in order to determine EM damage in the individual electrical circuits separately.

Die 6A und 6B zeigen einige Ausführungsformen zum Ermitteln einer Änderung der realen Temperatur (ΔTreal) durch Bauelement-Eigenerwärmung und durch resistive Erwärmung bei einer Vielzahl von elektrischen Schaltungen.the 6A and 6B show some embodiments for determining a change in real temperature (ΔT real ) through device self-heating and through resistive heating in a variety of electrical circuits.

6A zeigt eine Schnittansicht 600 eines integrierten Chips, der eine erste elektrische Schaltung 602a und eine zweite elektrische Schaltung 602b hat. Die erste elektrische Schaltung 602a weist eine erste Vielzahl von Metallverbindungsdrähten 604a und 606a auf, die über einem ersten Transistor-Bauelement 204a angeordnet sind. Ein erster Strom Inet1 wird über die erste Vielzahl von Metallverbindungsdrähten 604a und 606a in der ersten elektrischen Schaltung 602a bereitgestellt. Die zweite elektrische Schaltung 602b weist eine zweite Vielzahl von Metallverbindungsdrähten 604b und 606b auf, die über einem zweiten Transistor-Bauelement 204b angeordnet sind. Ein zweiter Strom Inet2 wird über die zweite Vielzahl von Metallverbindungsdrähten 604b und 606b in der zweiten elektrischen Schaltung 602b bereitgestellt. 6A FIG. 6 shows a sectional view 600 of an integrated chip having a first electrical circuit 602a and a second electrical circuit 602b. The first electrical circuit 602a includes a first plurality of metal bonding wires 604a and 606a disposed over a first transistor device 204a. A first current I net1 is provided across the first plurality of metal bonding wires 604a and 606a in the first electrical circuit 602a. The second electrical circuit 602b includes a second plurality of metal bonding wires 604b and 606b disposed over a second transistor device 204b. A second current I net2 is provided across the second plurality of metal bonding wires 604b and 606b in the second electrical circuit 602b.

6B zeigt einige beispielhafte Ausführungsformen einer ersten grafischen Darstellung 608, die den Strom (x-Achse) als eine Funktion der Zeit (y-Achse) für die erste elektrische Schaltung 602a zeigt, und einer zweiten grafischen Darstellung 614, die den Strom (x-Achse) als eine Funktion der Zeit (y-Achse) für die zweite elektrische Schaltung 602b zeigt. 6B 12 shows some example embodiments of a first plot 608 showing current (x-axis) as a function of time (y-axis) for first electrical circuit 602a, and a second plot 614 showing current (x-axis ) as a function of time (y-axis) for the second electrical circuit 602b.

In der ersten elektrischen Schaltung 602a hängt die Änderung der realen Temperatur eines Metallverbindungsdrahts 604a oder 606a durch Eigenerwärmung von einer ersten Änderung der Temperatur durch Joulesche Wärmeentwicklung (ΔTjoule1) des Metallverbindungsdrahts und/oder von einer ersten Änderung der Temperatur durch Bauelement-Eigenerwärmung (ΔTchannel1) ab, die in dem Metallverbindungsdraht durch das darunter befindliche erste Transistor-Bauelement 204a (z. B. durch die Kollision von Ladungsträgern in Halbleitermolekülen in einem Kanal des ersten Transistor-Bauelements 204a) verursacht wird. Bei einigen Ausführungsformen kann die erste Änderung der Temperatur durch Joulesche Wärmeentwicklung (ΔTjoule1) aus dem effektiven Strom der ersten elektrischen Schaltung 602a errechnet werden, da die erste Änderung der Temperatur durch Joulesche Wärmeentwicklung (ΔTjoule1) ein Prozess ist, in dem der Durchfluss eines elektrischen Stroms durch einen Leiter Wärme freisetzt. Wie in der ersten grafischen Darstellung 608 gezeigt ist, ist ein Strom 610 in der ersten elektrischen Schaltung 602a ein Wechselstrom, der sich zwischen einem Spitzenwert Ip und einem Mindestwert Im ändert, sodass ein effektiver Strom 612 entsteht, der einen ersten Wert (der z. B. etwa gleich Ip/√2 ist) hat.In the first electrical circuit 602a, the change in real temperature of a metal bond wire 604a or 606a through self-heating depends on a first change in Joule temperature (ΔT joule1 ) of the metal bond wire and/or on a first change in temperature through device self-heating (ΔT channel1 ) caused in the metal bonding wire by the underlying first transistor device 204a (e.g., by the collision of charge carriers in semiconductor molecules in a channel of the first transistor device 204a). In some embodiments, the first joule temperature change (ΔT joule1 ) can be calculated from the effective current of the first electrical circuit 602a since the first joule temperature change (ΔT joule1 ) is a process in which the flow of a electric current through a conductor releases heat. As shown in the first plot 608, a current 610 in the first electrical circuit 602a is an alternating current that varies between a peak value I p and a minimum value I m , resulting in an effective current 612 that has a first value (the e.g., about equal to I p /√2).

Eine erste mittlere EM-Stromgrenze (IAVG_LIM1) kann für den Metallverbindungsdraht 604a auf Grund einer ersten Änderung der realen Temperatur (ΔTreal_1) durch Eigenerwärmung und einer ersten Breite w1 des Metallverbindungsdrahts 604a ermittelt werden [d. h., IAVG_LIM1 = f(TE + ΔTreal_1, w1)]. Dann wird ein mittlerer Strom in dem Metallverbindungsdraht 604a ermittelt und mit der ersten mittleren EM-Stromgrenze (IAVG_LIM1) verglichen, um EM-Schäden des Metallverbindungsdrahts 604a zu ermitteln. Wenn ein EM-Schaden vorliegt, wird die Breite des Metallverbindungsdrahts 604a von w1 auf eine größere Breite vergrößert. Durch Vergrößern der Breite des Metallverbindungsdrahts 604a kann die erste mittlere EM-Stromgrenze (IAVG_LIM1), die eine Funktion der Breite ist, erhöht werden, und dadurch wird der EM-Schaden beseitigt. Eine zweite mittlere EM-Stromgrenze (IAVG_LIM2) kann für den Metallverbindungsdraht 606a auf Grund der ersten Änderung der realen Temperatur (ΔTreal1) durch Eigenerwärmung und einer zweiten Breite w2 des Metallverbindungsdrahts 606a ermittelt werden [d. h., IAVG_LIM2 = f(TE + ΔTreal_1, w2)]. Dann wird ein mittlerer Strom in dem Metallverbindungsdraht 606a ermittelt und mit der zweiten mittleren EM-Stromgrenze (IAVGLIM2) verglichen, um EM-Schäden des Metallverbindungsdrahts 606a zu ermitteln. Wenn ein EM-Schaden vorliegt, wird die Breite des Metallverbindungsdrahts 606a von w2 auf eine größere Breite vergrößert.A first average EM current limit (I AVG_LIM1 ) may be determined for metal interconnect 604a based on a first real temperature change (ΔT real_1 ) due to self-heating and a first width w 1 of metal interconnect 604a [ie, I AVG_LIM1 = f(T E + ΔT real_1 , w1 )]. An average current in the metal bond wire 604a is then determined and compared to the first average EM current limit (I AVG_LIM1 ) to determine EM damage to the metal bond wire 604a. When there is EM damage, the width of metal bonding wire 604a is increased from w 1 to a larger width. By increasing the width of the metal bond wire 604a, the first average EM current limit (I AVG_LIM1 ), which is a function of the width, can be increased and thereby eliminating the EM damage. A second average EM current limit (I AVG_LIM2 ) may occur for metal bond wire 606a due to the first real temperature change (ΔT real1 ). self-heating and a second width w 2 of the metal bond wire 606a [ie, I AVG_LIM2 = f( TE + ΔT real_1 , w 2 )]. An average current in the metal bond wire 606a is then determined and compared to the second average EM current limit (I AVGLIM2 ) to determine EM damage to the metal bond wire 606a. When there is EM damage, the width of the metal bonding wire 606a is increased from w 2 to a larger width.

Bei einigen Ausführungsformen kann die Eigenerwärmung (ΔTchannel) einer zweiten elektrischen Schaltung (z. B. 602b) die Ist-Temperatur eines oder mehrerer Metallverbindungsdrähte in einer ersten elektrischen Schaltung (z. B. 602a) beeinflussen. Wenn in 6A zum Beispiel der Metallverbindungsdraht 604a über dem zweiten Transistor-Bauelement 204b verlaufen soll (aber nicht mit der zweiten elektrischen Schaltung 602b verbunden werden soll), wird der Metallverbindungsdraht 604a von der Eigenerwärmung des ersten Transistor-Bauelements 204a sowie von der Eigenerwärmung des zweiten Transistor-Bauelements 204b beeinflusst.In some embodiments, the self-heating (ΔT channel ) of a second electrical circuit (e.g., 602b) may affect the actual temperature of one or more metal bonding wires in a first electrical circuit (e.g., 602a). if in 6A For example, if metal bond wire 604a is intended to pass over second transistor device 204b (but not be connected to second electrical circuit 602b), metal bond wire 604a is protected from self-heating of first transistor device 204a as well as from self-heating of second transistor device 204b affected.

Nachdem die EM-Prüfungen an den Metallverbindungsdrähten 604a und 606a in der ersten elektrischen Schaltung 602a beendet worden sind, können EM-Prüfungen an den Metallverbindungsdrähten 604b und 606b in der zweiten elektrischen Schaltung 602b durchgeführt werden. In der zweiten elektrischen Schaltung 602b wird eine zweite Änderung der realen Temperatur (ΔTreal_2) eines Metallverbindungsdrahts 604b oder 606b durch Eigenerwärmung von einer zweiten Temperaturänderung durch Joulesche Wärmeentwicklung (ΔTjoule2) des Metallverbindungsdrahts und/oder eine Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel2) verursacht, die in dem Metallverbindungsdraht durch das darunter befindliche zweite Transistor-Bauelement 204b hervorgerufen wird. Bei einigen Ausführungsformen kann die zweite Temperaturänderung durch Joulesche Wärmeentwicklung (ΔTjoule2) aus dem effektiven Strom der zweiten elektrischen Schaltung 602b errechnet werden. Wie in der zweiten grafischen Darstellung 614 gezeigt ist, ist ein Strom 616 in der zweiten elektrischen Schaltung 602b ein Gleichstrom, der zu einem effektiven Strom führt, der einen zweiten Wert hat, der gleich dem Gleichstromwert ist und kleiner als der erste Wert des effektiven Stroms 612 ist. Der zweite Wert bewirkt, dass die Eigenerwärmung der Metallverbindungsdrähte 604b und 606b in der zweiten elektrischen Schaltung 602b geringer als die der Metallverbindungsdrähte 604a und 606a in der ersten elektrischen Schaltung 602a ist, was zu höheren EM-Grenzen führt.After the EM tests have been completed on the metal bond wires 604a and 606a in the first electrical circuit 602a, EM tests can be performed on the metal bond wires 604b and 606b in the second electrical circuit 602b. In the second electrical circuit 602b, a second real temperature change (ΔT real_2 ) of a metal bond wire 604b or 606b by self-heating is compensated by a second Joule temperature change (ΔT joule2 ) of the metal bond wire and/or a temperature change by device self-heating (ΔT channel2 ) caused in the metal bonding wire by the underlying second transistor device 204b. In some embodiments, the second temperature change may be calculated by Joule heat evolution (ΔT joule2 ) from the rms current of the second electrical circuit 602b. As shown in the second plot 614, a current 616 in the second electrical circuit 602b is a direct current, resulting in an rms current having a second value equal to the dc value and less than the first rms current value 612 is. The second value causes the self-heating of the metal bonding wires 604b and 606b in the second electrical circuit 602b to be lower than that of the metal bonding wires 604a and 606a in the first electrical circuit 602a, resulting in higher EM limits.

Eine dritte mittlere EM-Stromgrenze (IAVGLIM3) kann für den dritten Metallverbindungsdraht 604b auf Grund der zweiten Änderung der realen Temperatur (ΔTreal_2) durch Eigenerwärmung und einer dritten Breite w3 des dritten Metallverbindungsdrahts 604b ermittelt werden [d. h., IAVG_LIM3 = f(TE + ΔTreal_2, w3)]. Dann wird ein mittlerer Strom in dem dritten Metallverbindungsdraht 604b ermittelt und mit der dritten mittleren EM-Stromgrenze (IAVG_LIM3) verglichen, um EM-Schäden des dritten Metallverbindungsdrahts 604b zu ermitteln. Wenn ein EM-Schaden vorliegt, wird die Breite des dritten Metallverbindungsdrahts 604b von w3 auf eine größere Breite vergrößert. Eine vierte mittlere EM-Stromgrenze (IAVG_LIM4) kann für den vierten Metallverbindungsdraht 606b auf Grund der zweiten Änderung der realen Temperatur (ΔTreal_2) durch Eigenerwärmung und einer vierten Breite w4 des vierten Metallverbindungsdrahts 606b ermittelt werden [d. h., IAVG_LIM4 = f(TE + ΔTreal_2, w4)]. Dann wird ein mittlerer Strom in dem vierten Metallverbindungsdraht 606b ermittelt und mit der vierten mittleren EM-Stromgrenze (IAVGLIM4) verglichen, um EM-Schäden des vierten Metallverbindungsdrahts 606b zu ermitteln. Wenn ein EM-Schaden vorliegt, wird die Breite des vierten Metallverbindungsdrahts 606b von w4 auf eine größere Breite vergrößert.A third average EM current limit (I AVGLIM3 ) can be determined for the third metal interconnect wire 604b due to the second real temperature change (ΔT real_2 ) through self-heating and a third width w 3 of the third metal interconnect wire 604b [ie, I AVG_LIM3 = f( T E + ΔT real_2 , w 3 )]. Then, an average current in the third metal bond wire 604b is determined and compared to the third average EM current limit (I AVG_LIM3 ) to determine EM damage of the third metal bond wire 604b. When there is EM damage, the width of the third metal bonding wire 604b is increased from w 3 to a larger width. A fourth average EM current limit (I AVG_LIM4 ) may be determined for the fourth metal interconnect wire 606b due to the second real temperature change (ΔT real_2 ) through self-heating and a fourth width w 4 of the fourth metal interconnect wire 606b [ie, I AVG_LIM4 = f( T E + ΔT real_2 , w 4 )]. Then, an average current in the fourth metal bond wire 606b is determined and compared to the fourth average EM current limit (I AVGLIM4 ) to determine EM damage of the fourth metal bond wire 606b. When there is EM damage, the width of the fourth metal bonding wire 606b is increased from w 4 to a larger width.

Bei einigen Ausführungsformen kann die Eigenerwärmung (ΔTchannel) einer ersten elektrischen Schaltung (z. B. 602a) die Ist-Temperatur eines oder mehrerer Metallverbindungsdrähte in einer zweiten elektrischen Schaltung (z. B. 602b) beeinflussen. Wenn in 6A zum Beispiel der Metallverbindungsdraht 604b über dem ersten Transistor-Bauelement 204a verlaufen soll (aber nicht mit der ersten elektrischen Schaltung 602a verbunden werden soll), wird der Metallverbindungsdraht 604b von der Eigenerwärmung des zweiten Transistor-Bauelements 204b sowie von der Eigenerwärmung des ersten Transistor-Bauelements 204a beeinflusst.In some embodiments, the self-heating (ΔT channel ) of a first electrical circuit (e.g., 602a) may affect the actual temperature of one or more metal bonding wires in a second electrical circuit (e.g., 602b). if in 6A For example, if metal bond wire 604b is to pass over first transistor device 204a (but not be connected to first electrical circuit 602a), then metal bond wire 604b will benefit from the self-heating of second transistor device 204b as well as from the self-heating of first transistor device 204a affected.

7 zeigt ein Blockdiagramm einiger Ausführungsformen eines Systems 700 zur Durchführung der EM-Abnahme. Bei einigen Ausführungsformen können eine oder mehrere Komponenten des Systems 700 Bestandteil einer EDA-Anlage (EDA: electronic design automation; Designautomatisierung elektronischer Systeme) sein. 7 FIG. 7 shows a block diagram of some embodiments of a system 700 for performing EM collection. In some embodiments, one or more components of the system 700 may be part of an electronic design automation (EDA) system.

Das System 700 weist ein erstes Speicherelement 702 auf, das so konfiguriert ist, dass es einen integrierten Chipdesign 704 (d. h. ein Layout) speichert. Das erste Speicherelement 702 umfasst einen elektronischen Speicher (z. B. einen RAM, Festspeicher usw.), der so konfiguriert ist, dass er digitale Daten speichert. Der integrierte Chipdesign 704 weist eine Vielzahl von verschiedenen Designschichten (z. B. Metallverbindungsdrahtschichten, Metalldurchkontaktierungsschichten usw.) auf, die in einer Vielzahl von elektrischen Schaltungen 704a bis 704n angeordnet sind.The system 700 includes a first memory element 702 configured to store an integrated chip design 704 (ie, layout). The first storage element 702 includes electronic memory (e.g., RAM, read-only memory, etc.) configured to store digital data. The integrated chip design 704 includes a variety of different design layers (e.g., metal bond wire layers, metal via layers, etc.) that are arranged in a plurality of electrical circuits 704a to 704n.

Ein Elektromigrationgrenzen-Ermittlungselement 705 ist so konfiguriert, dass es Elektromigrationsgrenzen für eine oder mehrere Komponenten in der Vielzahl von elektrischen Schaltungen 704a bis 704n ermittelt. Bei einigen Ausführungsformen weist das Elektromigrationgrenzen-Ermittlungselement 705 ein Strommess-Element 706 auf, das so konfiguriert ist, dass es einen Strom (In) in einer oder mehreren Komponenten in jeder der Vielzahl von elektrischen Schaltungen 704a bis 704n misst und eine Vielzahl von effektiven Strömen (IRMS_x, wobei x = 1 bis n ist) für die eine oder die mehreren Komponenten in der Vielzahl von elektrischen Schaltungen 704a bis 704n in dem integrierten Chipdesign 704 ermittelt. Jeder der Vielzahl von effektiven Strömen (IRMS_x) entspricht einer oder mehreren Komponenten in einer der Vielzahl von elektrischen Schaltungen 704a bis 704n in dem integrierten Chipdesign 704. Zum Beispiel entspricht ein erster effektiver Strom IRMS_1 einer oder mehreren Komponenten in einer ersten elektrischen Schaltung 704a, ein zweiter effektiver Strom IRMS_2 entspricht einer oder mehreren Komponenten in einer zweiten elektrischen Schaltung 704b, usw. Bei einigen Ausführungsformen kann das Strommess-Element 706 so konfiguriert sein, dass es eine erste Formel (f1) von einer Designsregel-Datenbank 716 erhält, die zum Berechnen der Vielzahl von effektiven Strömen (IRMS_x) dient. Bei einigen Ausführungsformen hängt die erste Formel (f1) von einem Technologieknoten und/oder einem Herstellungsverfahren für den integrierten Chipdesign 704 ab.An electromigration limit determination element 705 is configured to determine electromigration limits for one or more components in the plurality of electrical circuits 704a-704n. In some embodiments, the electromigration limit determination element 705 includes a current sensing element 706 configured to measure a current (I n ) in one or more components in each of the plurality of electrical circuits 704a-704n and a plurality of effective Currents (I RMS_x , where x=1 to n) for the one or more components in the plurality of electrical circuits 704a to 704n in the integrated chip design 704 are determined. Each of the plurality of RMS currents ( IRMS_x ) corresponds to one or more components in one of the plurality of electrical circuits 704a-704n in the integrated chip design 704. For example, a first RMS current I RMS_1 corresponds to one or more components in a first electrical circuit 704a , a second effective current I RMS_2 corresponds to one or more components in a second electrical circuit 704b, and so on , which is used to calculate the plurality of effective currents (I RMS_x ). In some embodiments, the first formula (f 1 ) depends on a technology node and/or a manufacturing process for the integrated chip design 704 .

Ein Änderung-der-realen-Temperatur-Berechnungselement 708 ist so konfiguriert, dass es eine Änderung der realen Temperatur (ΔTreal_x) für die eine oder die mehreren Komponenten in der Vielzahl von elektrischen Schaltungen 704a bis 704n auf Grund der Vielzahl von effektiven Strömen (IRMS_x) ermittelt. Die Änderung der realen Temperatur (ΔTreal_x) wird mit einem Summierelement 710 zu einer Umgebungstemperatur (TE) addiert, um Ist-Temperaturen (TACT_x) für die eine oder die mehreren Komponenten in den einzelnen der Vielzahl von elektrischen Schaltungen 704a bis 704n zu ermitteln. Bei einigen Ausführungsformen kann die Umgebungstemperatur (TE) in einem zweiten Speicherelement 712 gespeichert werden. Bei verschiedenen Ausführungsformen kann das zweite Speicherelement 712 der gleiche physikalische Speicher wie das erste Speicherelement 702 sein, oder es kann ein anderer physikalischer Speicher als das erste Speicherelement 702 sein.A change in real temperature calculation element 708 is configured to calculate a change in real temperature (ΔT real_x ) for the one or more components in the plurality of electrical circuits 704a through 704n due to the plurality of effective currents ( I RMS_x ) determined. The change in real temperature (ΔT real_x ) is added to an ambient temperature (T E ) with a summing element 710 to derive actual temperatures (T ACT_x ) for the one or more components in each of the plurality of electrical circuits 704a-704n determine. In some embodiments, the ambient temperature (T E ) can be stored in a second storage element 712 . In various embodiments, the second storage element 712 may be the same physical storage as the first storage element 702 , or it may be different physical storage than the first storage element 702 .

Die Ist-Temperaturen (TACT_x) für die eine oder die mehreren Komponenten in der Vielzahl von elektrischen Schaltungen 704a bis 704n werden für ein Mittlere-Stromgrenzen-Berechnungselement 714 bereitgestellt, das so konfiguriert ist, dass es eine mittlere Stromgrenze (IAVGLIMx) für die eine oder die mehreren Komponenten in der Vielzahl von elektrischen Schaltungen 704a bis 704n bei einer Ist-Temperatur (TACT_x) berechnet, die der einen oder den mehreren Komponenten einer gewählten elektrischen Schaltung 704a bis 704n entspricht. Zum Beispiel kann das Mittlere-Stromgrenzen-Berechnungselement 714 eine erste mittlere Stromgrenze (IAVGLIM1) für einen ersten Metallverbindungsdraht in einer ersten elektrischen Schaltung 704a bei einer ersten Ist-Temperatur (TACT_1) berechnen, eine zweite mittlere Stromgrenze (IAVG_LIM2) für einen zweiten Metallverbindungsdraht in einer zweiten elektrischen Schaltung 704b bei einer zweiten Ist-Temperatur (TACT_2) berechnen, usw. Bei einigen Ausführungsformen kann das Mittlere-Stromgrenzen-Berechnungselement 714 so konfiguriert sein, dass es eine zweite Formel (f2) von der Designregel-Datenbank 716 empfängt, um die mittlere Stromgrenze (IAVGLIMx) zu berechnen. Die zweite Formel (f2) kann von einem Technologieknoten und/oder einem Herstellungsverfahren für den integrierten Chipdesign 704 abhängen.The actual temperatures (T ACT_x ) for the one or more components in the plurality of electrical circuits 704a-704n are provided to an average current limit calculation element 714 configured to calculate an average current limit (I AVGLIMx ) for calculates the one or more components in the plurality of electrical circuits 704a-704n at an actual temperature (T ACT_x ) corresponding to the one or more components of a selected electrical circuit 704a-704n. For example, the average current limit calculation element 714 may calculate a first average current limit (I AVGLIM1 ) for a first metal bond wire in a first electrical circuit 704a at a first actual temperature (T ACT_1 ), a second average current limit (I AVG_LIM2 ) for one calculate a second metal bonding wire in a second electrical circuit 704b at a second actual temperature (T ACT_2 ), etc. In some embodiments, the average current limit calculation element 714 may be configured to calculate a second formula (f 2 ) from the design rule Database 716 receives to calculate the average current limit (I AVGLIMx ). The second formula (f 2 ) may depend on a technology node and/or a manufacturing process for the integrated chip design 704 .

Ein Simulationstool 718 ist so konfiguriert, dass es mittlere Ströme (IAVGx) für die eine oder die mehreren Komponenten in der Vielzahl von elektrischen Schaltungen 704a bis 704n anhand des integrierten Chipdesigns 704 ermittelt. Die mittleren Ströme (IAVGx) und die mittlere Stromgrenze (IAVG_LIMx) werden für ein Vergleichselement 720 bereitgestellt, das so konfiguriert ist, dass es EM-Schäden durch Vergleichen der mittleren Ströme (IAVGx) mit der mittleren Stromgrenze (IAVG_LIMx) identifiziert. Wenn zum Beispiel der mittlere Strom (IAVGx) eines Metallverbindungsdrahts in einer elektrischen Schaltung die mittlere Stromgrenze (IAVG_LIMx) dieser elektrischen Schaltung verletzt, wird ein EM-Schaden identifiziert. Bei einigen Ausführungsformen kann das Simulationstool einen SPICE-Simulator aufweisen (SPICE: Simulationsprogramm mit dem Schwerpunkt integrierte Schaltkreise) aufweisen.A simulation tool 718 is configured to determine average currents (I AVGx ) for the one or more components in the plurality of electrical circuits 704a - 704n based on the integrated chip design 704 . The average currents (I AVGx ) and the average current limit (I AVG_LIMx ) are provided to a comparator 720 configured to identify EM damage by comparing the average currents (I AVGx ) to the average current limit (I AVG_LIMx ). . For example, when the average current (I AVGx ) of a metal bonding wire in an electrical circuit violates the average current limit (I AVG_LIMx ) of that electrical circuit, EM damage is identified. In some embodiments, the simulation tool may include a SPICE simulator (SPICE: Integrated Circuits-focused Simulation Program).

Ein Designlayout-Tool 722 ist so konfiguriert, dass es eine oder mehrere Designschichten, die der einen oder den mehreren Komponenten in einer der Vielzahl von elektrischen Schaltungen 704a bis 704n entsprechen, auf Grund einer Ausgabe des Vergleichselements 720 anpasst. Die eine oder die mehreren Designschichten können so angepasst werden, dass die Breite eines Metallverbindungsdrahts vergrößert wird, wenn ermittelt wird, dass ein EM-Schaden in der elektrischen Schaltung vorliegt. Alternativ können die eine oder die mehreren Designschichten so angepasst werden, dass die Breite eines Metallverbindungsdrahts verringert wird, wenn ermittelt wird, dass der mittlere Strom unter der mittleren Stromgrenze liegt.A design layout tool 722 is configured to adjust one or more design layers corresponding to the one or more components in one of the plurality of electrical circuits 704a - 704n based on an output of the comparison element 720 . The one or more design layers may be adjusted to increase the width of a metal bond wire when it is determined that there is EM damage in the electrical circuit. Alternatively, the one or more design layers may be adjusted to reduce the width of a metal bond wire, when the average current is determined to be below the average current limit.

Somit betrifft die vorliegende Erfindung ein Verfahren zur Elektromigrations-Abnahme (EM-Abnahme), mit dem EM-Schäden in verschiedenen elektrischen Schaltungen durch Durchführen einer einzigen EM-Prüfung in jeder Schaltung ermittelt werden. Die einzelnen EM-Prüfungen werden dadurch durchgeführt, dass eine Elektromigrationsmetrik (z. B. ein mittlerer Strom) mit einer EM-Grenze der verschiedenen elektrischen Schaltungen, die unter Verwendung verschiedener Temperaturen ermittelt wird, verglichen wird.Thus, the present invention relates to an electromigration (EM) degradation method for detecting EM damage in various electrical circuits by performing a single EM test on each circuit. The individual EM tests are performed by comparing an electromigration metric (e.g., an average current) to an EM limit of the various electrical circuits determined using different temperatures.

Bei einigen Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zur Elektromigrations-Abnahme. Das Verfahren weist das Ermitteln einer Vielzahl von Ist-Temperaturen auf, die jeweils einer oder mehreren Komponenten in einer Vielzahl von elektrischen Schaltungen in einem integrierten Chipdesign entsprechen. Das Verfahren weist weiterhin das Ermitteln einer Elektromigrationsgrenze für eine Komponente in einer gewählten elektrischen Schaltung der Vielzahl von elektrischen Schaltungen auf, wobei die EM-Grenze bei einer der Vielzahl von Ist-Temperaturen ermittelt wird, die der Komponente in der gewählten elektrischen Schaltung entspricht. Das Verfahren weist weiterhin das Vergleichen der Elektromigrationsgrenze mit einer Elektromigrationsmetrik auf, um zu ermitteln, ob ein Elektromigrationsschaden der Komponente in der gewählten elektrischen Schaltung vorliegt.In some embodiments, the present invention relates to a method for electromigration loss. The method includes determining a plurality of actual temperatures, each corresponding to one or more components in a plurality of electrical circuits in an integrated chip design. The method further comprises determining an electromigration limit for a component in a selected electrical circuit of the plurality of electrical circuits, wherein the EM limit is determined at one of the plurality of actual temperatures corresponding to the component in the selected electrical circuit. The method further includes comparing the electromigration limit to an electromigration metric to determine whether there is electromigration damage to the component in the selected electrical circuit.

Bei weiteren Ausführungsformen betrifft die vorliegende Erfindung ein Verfahren zur Elektromigrations-Abnahme. Das Verfahren weist die folgenden Schritte auf: Ermitteln einer ersten Ist-Temperatur, die einem ersten Metallverbindungsdraht in einer ersten elektrischen Schaltung eines integrierten Chipdesigns entspricht; und Ermitteln einer zweiten Ist-Temperatur, die einem zweiten Metallverbindungsdraht in einer zweiten elektrischen Schaltung des integrierten Chipdesigns entspricht. Das Verfahren weist weiterhin die folgenden Schritte auf: Ermitteln einer ersten mittleren Stromgrenze für den ersten Metallverbindungsdraht unter Verwendung der ersten Ist-Temperatur; und Ermitteln einer zweiten mittleren Stromgrenze für den zweiten Metallverbindungsdraht unter Verwendung der zweiten Ist-Temperatur. Das Verfahren weist weiterhin die folgenden Schritte auf: Vergleichen eines ersten mittleren Stroms in dem ersten Metallverbindungsdraht mit der ersten mittleren Stromgrenze, um einen Elektromigrationsschaden in dem ersten Metallverbindungsdraht zu ermitteln; und Vergleichen eines zweiten mittleren Stroms in dem zweiten Metallverbindungsdraht mit der zweiten mittleren Stromgrenze, um einen Elektromigrationsschaden in dem zweiten Metallverbindungsdraht zu ermitteln.In further embodiments, the present invention relates to a method for electromigration loss. The method includes the steps of: determining a first actual temperature corresponding to a first metal bonding wire in a first electrical circuit of an integrated chip design; and determining a second actual temperature corresponding to a second metal bond wire in a second electrical circuit of the integrated chip design. The method further includes the steps of: determining a first average current limit for the first metal bonding wire using the first actual temperature; and determining a second average current limit for the second metal bond wire using the second actual temperature. The method further comprises the steps of: comparing a first average current in the first metal bond wire to the first average current limit to determine electromigration damage in the first metal bond wire; and comparing a second average current in the second metal bond wire to the second average current limit to determine electromigration damage in the second metal bond wire.

Bei noch weiteren Ausführungsformen betrifft die vorliegende Erfindung ein System zur Elektromigration-Abnahme. Das System weist ein Speicherelement auf, das so konfiguriert ist, dass es einen integrierten Chipdesign speichert, der eine Vielzahl von elektrischen Schaltungen umfasst. Das System weist weiterhin ein Elektromigrationgrenzen-Ermittlungselement auf, das so konfiguriert ist, dass es eine Vielzahl von Ist-Temperaturen ermittelt, die jeweils einer oder mehreren Komponenten in einer der Vielzahl von elektrischen Schaltungen in dem integrierten Chipdesign entsprechen, und dass es eine Elektromigrationsgrenze für eine Komponente in einer gewählten elektrischen Schaltung der Vielzahl von elektrischen Schaltungen ermittelt, wobei die Elektromigrationsgrenze bei einer der Vielzahl von Ist-Temperaturen ermittelt wird, die der Komponente in der gewählten elektrischen Schaltung entspricht. Das System weist weiterhin ein Vergleichselement auf, das so konfiguriert ist, dass es die Elektromigrationsgrenze mit einer Elektromigrationsmetrik vergleicht, um zu ermitteln, ob ein Elektromigrationsschaden der Komponente in der gewählten elektrischen Schaltung vorliegt.In still other embodiments, the present invention relates to a system for electromigration abatement. The system includes a memory element configured to store an integrated chip design that includes a plurality of electrical circuits. The system further includes an electromigration limit determination element configured to determine a plurality of actual temperatures, each corresponding to one or more components in one of the plurality of electrical circuits in the integrated chip design, and to determine an electromigration limit for determining a component in a selected electrical circuit of the plurality of electrical circuits, wherein the electromigration limit is determined at one of the plurality of actual temperatures corresponding to the component in the selected electrical circuit. The system further includes a comparator configured to compare the electromigration limit to an electromigration metric to determine whether there is electromigration damage to the component in the selected electrical circuit.

Claims (17)

Verfahren (500) zur Elektromigrations-Abnahme, mit den folgenden Schritten: Ermitteln einer Vielzahl von Ist-Temperaturen (TACT_1, TACT_2, TACT_3), die jeweils einer oder mehreren Komponenten (218a, 218b, 218c) in einer elektrischen Schaltung (201a, 201b, 201c) einer Vielzahl von elektrischen Schaltungen (201a, 201b, 201c) in einem integrierten Chipdesign (226) entsprechen; Ermitteln einer Elektromigrationsgrenze für eine Komponente (218a) in einer gewählten elektrischen Schaltung (201a) der Vielzahl von elektrischen Schaltungen (201a, 201b, 201c), wobei die Elektromigrationsgrenze bei einer (TACT_1) der Vielzahl von Ist-Temperaturen (TACT_1, TACT_2, TACT_3) ermittelt wird, die der Komponente (218a) in der gewählten elektrischen Schaltung (201a) entspricht; und Vergleichen der Elektromigrationsgrenze mit einer Elektromigrationsmetrik, um zu ermitteln, ob ein Elektromigrationsschaden der Komponente (218a) in der gewählten elektrischen Schaltung (201a) vorliegt, wobei das Ermitteln der Vielzahl von Ist-Temperaturen (TACT_1, TACT_2, TACT_3) Folgendes umfasst: Ermitteln einer Vielzahl von Änderungen der realen Temperatur (ΔTreal_1, ΔTreal_2, ΔTreal_3), die jeweils der einen oder den mehreren Komponenten (218a, 218b, 218c) in der einen (201a, 201b, 201c) der Vielzahl von elektrischen Schaltungen (201a, 201b, 201c) entsprechen; und Addieren einer (ΔTreal_1) der Vielzahl von Änderungen der realen Temperatur (ΔTreal_1, ΔTreal_2, ΔTreal_3) zu einer Umgebungstemperatur (TE), die für die Vielzahl von elektrischen Schaltungen (201a, 201b, 201c) dieselbe ist, um eine (TACT_1) der Vielzahl von Ist-Temperaturen (TACT_1, TACT_2, TACT_3) zu ermitteln, wobei das Ermitteln der Vielzahl von Änderungen der realen Temperatur (ΔTreal_1, ΔTreal 2, ΔTreal_3) Folgendes umfasst: Ermitteln einer Temperaturänderung durch Joulesche Wärmeentwicklung (ΔTjoule) anhand eines effektiven Stroms (IRMS) in der Komponente (218a) in der gewählten elektrischen Schaltung (201a); und Addieren der Temperaturänderung durch Joulesche Wärmeentwicklung (ΔTjoule) zu einer Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel), um eine (ΔTreal_1) der Vielzahl von Änderungen der realen Temperatur (ΔTreal_1, ΔTreal_2, ΔTreal_3)zu ermitteln, wobei die Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel) durch Ladungsträger in einem Kanalbereich (206) eines Transistor-Bauelements (204) in der gewählten elektrischen Schaltung (201a) hervorgerufen wird.Method (500) for electromigration acceptance, with the following steps: determining a plurality of actual temperatures (T ACT_1 , T ACT_2 , T ACT_3 ) each of which corresponds to one or more components (218a, 218b, 218c) in an electrical circuit ( 201a, 201b, 201c) corresponding to a plurality of electrical circuits (201a, 201b, 201c) in an integrated chip design (226); Determining an electromigration limit for a component (218a) in a selected electrical circuit (201a) of the plurality of electrical circuits (201a, 201b, 201c), the electromigration limit being at one (T ACT_1 ) of the plurality of actual temperatures (T ACT_1 , T ACT_2 , T ACT_3 ) corresponding to the component (218a) in the selected electrical circuit (201a); and comparing the electromigration limit to an electromigration metric to determine if there is electromigration damage to the component (218a) in the selected electrical circuit (201a), wherein determining the plurality of actual temperatures (T ACT_1 , T ACT_2 , T ACT_3 ) does the following comprises: determining a plurality of real temperature changes (ΔT real_1 , ΔT real_2 , ΔT real_3 ) corresponding to the one or more components (218a, 218b, 218c) in the one (201a, 201b, 201c) of the plurality of electrical correspond to circuits (201a, 201b, 201c); and adding one (ΔT real_1 ) of the plurality of real temperature changes (ΔT real_1 , ΔT real_2 , ΔT real_3 ) to an ambient temperature (T E ) required for the plurality of electrical circuits (201a, 201b, 201c) is the same to determine one (T ACT_1 ) of the plurality of actual temperatures (T ACT_1 , T ACT_2 , T ACT_3 ), wherein determining the plurality of changes in real temperature (ΔT real_1 , ΔT real 2 , ΔT real_3 ) comprises: determining a joule temperature change (ΔT joule ) from an effective current ( IRMS ) in the component ( 218a ) in the selected electrical circuit (201a); and adding the joule temperature change (ΔT joule ) to a device self-heating temperature change (ΔT channel ) to determine one (ΔT real_1 ) of the plurality of real temperature changes (ΔT real_1 , ΔT real_2 , ΔT real_3 ), where the temperature change due to device self-heating (ΔT channel ) is caused by charge carriers in a channel region (206) of a transistor device (204) in the selected electrical circuit (201a). Verfahren (500) nach Anspruch 1, das weiterhin Folgendes umfasst: Anpassen einer oder mehrerer Designschichten in der gewählten elektrischen Schaltung (201a), wenn ermittelt worden ist, dass ein Elektromigrationsschaden vorliegt.Method (500) according to claim 1 , further comprising: adjusting one or more design layers in the selected electrical circuit (201a) when electromigration damage is determined to be present. Verfahren (500) nach Anspruch 2, wobei die Komponente (218a) einen Metallverbindungsdraht (218a) umfasst und die eine oder die mehreren Designschichten eine Metallverbindungsdraht-Designschicht umfassen.Method (500) according to claim 2 wherein the component (218a) comprises a metal bond wire (218a) and the one or more design layers comprise a metal bond wire design layer. Verfahren (500) nach einem der vorhergehenden Ansprüche, wobei die Elektromigrationsmetrik ein mittlerer Strom (IAVG_1) in der Komponente (218a) in der gewählten elektrischen Schaltung (201a) ist und die Elektromigrationsgrenze eine mittlere Stromgrenze (IAVG LIM1) der Komponente (218a) ist.Method (500) according to any one of the preceding claims, wherein the electromigration metric is an average current (I AVG_1 ) in the component (218a) in the selected electrical circuit (201a) and the electromigration limit is an average current limit (IAVG LIM1 ) of the component (218a) is. Verfahren (500) nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Berechnen einer mittleren Stromgrenze (IAVG_LIM) auf Basis der einen (TACT_1) der Vielzahl von Ist-Temperaturen (TACT_1, TACT_2, TACT_3) und einer Breite (w1) der Komponente (218a).The method (500) of any preceding claim, further comprising: calculating an average current limit (I AVG_LIM ) based on the one (T ACT_1 ) of the plurality of actual temperatures (T ACT_1 , T ACT_2 , T ACT_3 ) and a width (w 1 ) of component (218a). Verfahren (500) nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Herstellen eines integrierten Chips (200) in einem Halbleitersubstrat (202) auf Basis des integrierten Chipdesigns (226'), nachdem der Elektromigrationsschaden ermittelt worden ist.A method (500) according to any one of the preceding claims, further comprising: Manufacturing an integrated chip (200) in a semiconductor substrate (202) based on the integrated chip design (226') after the electromigration damage has been determined. Verfahren (500) nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Ermitteln einer ersten Elektromigrationsgrenze für einen ersten Metallverbindungsdraht (218a) in einer ersten elektrischen Schaltung (201a) bei einer ersten Ist-Temperatur (TACT_1); und Vergleichen der ersten Elektromigrationsgrenze mit einer ersten Elektromigrationsmetrik, die für den ersten Metallverbindungsdraht (218a) berechnet worden ist.The method (500) of any preceding claim, further comprising: determining a first electromigration limit for a first metal bond wire (218a) in a first electrical circuit (201a) at a first actual temperature (T ACT_1 ); and comparing the first electromigration limit to a first electromigration metric calculated for the first metal bond wire (218a). Verfahren (500) nach Anspruch 7, das weiterhin Folgendes umfasst: Ermitteln einer zweiten Elektromigrationsgrenze für einen zweiten Metallverbindungsdraht in der ersten elektrischen Schaltung (201a) bei einer zweiten Ist-Temperatur; und Vergleichen der zweiten Elektromigrationsgrenze mit einer zweiten Elektromigrationsmetrik, die für den zweiten Metallverbindungsdraht berechnet worden ist.Method (500) according to claim 7 The further comprising: determining a second electromigration limit for a second metal bond wire in the first electrical circuit (201a) at a second actual temperature; and comparing the second electromigration limit to a second electromigration metric calculated for the second metal bond wire. Verfahren (500) nach Anspruch 8, das weiterhin Folgendes umfasst: Ermitteln einer dritten Elektromigrationsgrenze für einen dritten Metallverbindungsdraht (218c) in einer zweiten elektrischen Schaltung (201c) bei einer dritten Ist-Temperatur (TACT_3); und Vergleichen der dritten Elektromigrationsgrenze mit einer dritten Elektromigrationsmetrik, die für den dritten Metallverbindungsdraht (218c) berechnet worden ist.Method (500) according to claim 8 The further comprising: determining a third electromigration limit for a third metal bond wire (218c) in a second electrical circuit (201c) at a third actual temperature (T ACT_3 ); and comparing the third electromigration limit to a third electromigration metric calculated for the third metal bond wire (218c). Verfahren (500) nach einem der vorhergehenden Ansprüche, das weiterhin das Ermitteln der Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel) umfasst durch: Ermitteln einer Eigenerwärmungstemperatur des Transistor-Bauelements (204) in der gewählten elektrischen Schaltung (201a); und Ermitteln des Einflusses der Bauelement-Eigenerwärmung des Transistor-Bauelements (204) in der gewählten elektrischen Schaltung (201a) auf die Komponente (218a) in der gewählten elektrischen Schaltung (201a).The method (500) of any preceding claim, further comprising determining the device self-heating temperature change (ΔT channel ) by: determining a self-heating temperature of the transistor device (204) in the selected electrical circuit (201a); and determining the effect of device self-heating of the transistor device (204) in the selected electrical circuit (201a) on the component (218a) in the selected electrical circuit (201a). Verfahren (500) zur Elektromigrations-Abnahme, mit den folgenden Schritten: Ermitteln einer ersten Ist-Temperatur (TACT_1), die einem ersten Metallverbindungsdraht (218a) in einer ersten elektrischen Schaltung (201a) eines integrierten Chipdesigns (226) entspricht; Ermitteln einer zweiten Ist-Temperatur (TACT_2), die einem zweiten Metallverbindungsdraht (218b) in einer zweiten elektrischen Schaltung (201b) des integrierten Chipdesigns (226) entspricht; Ermitteln einer ersten mittleren Stromgrenze (IAVG_LIM1) für den ersten Metallverbindungsdraht (218a) unter Verwendung der ersten Ist-Temperatur (TACT_1); Ermitteln einer zweiten mittleren Stromgrenze (IAVG_LIM2) für den zweiten Metallverbindungsdraht (218b) unter Verwendung der zweiten Ist-Temperatur (TACT_2), Vergleichen eines ersten mittleren Stroms (IAVG_1) in dem ersten Metallverbindungsdraht (218a) mit der ersten mittleren Stromgrenze (LAVG_LIM1), um einen Elektromigrationsschaden in dem ersten Metallverbindungsdraht (218a) zu ermitteln; und Vergleichen eines zweiten mittleren Stroms (IAVG_2) in dem zweiten Metallverbindungsdraht (218b) mit der zweiten mittleren Stromgrenze (IAVGL_IM2), um einen Elektromigrationsschaden in dem zweiten Metallverbindungsdraht (218b) zu ermitteln, wobei das Ermitteln der ersten Ist-Temperatur (TACT_1) Folgendes umfasst: Ermitteln einer ersten Änderung der realen Temperatur (ΔTreal_1), die dem ersten Metallverbindungsdraht (218a) entspricht; und Addieren der ersten Änderung der realen Temperatur (ΔTreal_1) zu einer Umgebungstemperatur (TE), die für die erste (201a) und die zweite elektrische Schaltung (201b) dieselbe ist, um die erste Ist-Temperatur (TACT_1) zu ermitteln, wobei das Ermitteln der ersten Änderung der realen Temperatur (ΔTreal_1) Folgendes umfasst: Ermitteln einer Temperaturänderung durch Joulesche Wärmeentwicklung (ΔTjoule) anhand eines effektiven Stroms (IRMS) in dem ersten Metallverbindungsdraht (218a); und Addieren der Temperaturänderung durch Joulesche Wärmeentwicklung (ΔTjoule) zu einer Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel), um die erste Änderung der realen Temperatur (ΔTreal_1) zu ermitteln, wobei die Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel) durch Ladungsträger in einem Kanalbereich (206) eines Transistor-Bauelements (204) in der ersten elektrischen Schaltung (201a) hervorgerufen wird.A method (500) for electromigration abatement, comprising the steps of: determining a first actual temperature (T ACT_1 ) corresponding to a first metal bonding wire (218a) in a first electrical circuit (201a) of an integrated chip design (226); determining a second actual temperature (T ACT_2 ) corresponding to a second metal bonding wire (218b) in a second electrical circuit (201b) of the integrated chip design (226); determining a first average current limit (I AVG_LIM1 ) for the first metal bond wire (218a) using the first actual temperature (T ACT_1 ); determining a second average current limit (I AVG_LIM2 ) for the second metal bonding wire (218b) using the second actual temperature (T ACT_2 ), comparing a first average current (I AVG_1 ) in the first metal interconnect (218a) to the first average current limit (L AVG_LIM1 ) to determine electromigration damage in the first metal interconnect (218a); and comparing a second average current (I AVG_2 ) in the second metal interconnect (218b) to the second average current limit (I AVGL_IM2 ) to determine electromigration damage in the second metal interconnect (218b), wherein determining the first actual temperature (T ACT_1 ) comprises: determining a first change in real temperature (ΔT real_1 ) corresponding to the first metal bonding wire (218a); and adding the first real temperature change (ΔT real_1 ) to an ambient temperature (T E ) that is the same for the first (201a) and second electrical circuit (201b) to determine the first actual temperature (T ACT_1 ). wherein determining the first real temperature change (ΔT real_1 ) comprises: determining a Joule heat evolution temperature change (ΔT joule ) from an effective current ( IRMS ) in the first metal bonding wire (218a); and adding the joule temperature change (ΔT joule ) to a device self-heating temperature change (ΔT channel ) to determine the first real temperature change (ΔT real_1 ), the device self-heating temperature change (ΔT channel ) caused by carriers in a channel region (206) of a transistor device (204) in the first electrical circuit (201a). Verfahren (500) nach Anspruch 11, das weiterhin Folgendes umfasst: Anpassen einer oder mehrerer Designschichten in der ersten elektrischen Schaltung (201a), wenn ermittelt worden ist, dass ein Elektromigrationsschaden in dem ersten Metallverbindungsdraht (218a) vorliegt.Method (500) according to claim 11 The further comprising: adjusting one or more design layers in the first electrical circuit (201a) when electromigration damage is determined to be present in the first metal bond wire (218a). Verfahren (500) nach Anspruch 11 oder 12, wobei die Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel) weiterhin durch Ladungsträger in einem Kanalbereich (206) eines zweiten Transistor-Bauelements (204) in der zweiten elektrischen Schaltung (201b) hervorgerufen wird.Method (500) according to claim 11 or 12 , wherein the temperature change due to component self-heating (ΔT channel ) is further caused by charge carriers in a channel region (206) of a second transistor component (204) in the second electrical circuit (201b). Verfahren (500) nach einem der Ansprüche 11 bis 13, das weiterhin Folgendes umfasst: Berechnen der ersten mittleren Stromgrenze (IAVG_LIM1) auf Basis der ersten Ist-Temperatur (TACT_1) und einer Breite (w1) des ersten Metallverbindungsdrahts (218a).Method (500) according to any one of Claims 11 until 13 , further comprising: calculating the first average current limit (I AVG_LIM1 ) based on the first actual temperature (T ACT_1 ) and a width (w 1 ) of the first metal bond wire (218a). Verfahren (500) nach einem der Ansprüche 11 bis 14, das weiterhin das Ermitteln der Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel) umfasst durch: Ermitteln einer Eigenerwärmungstemperatur des Transistor-Bauelements (204) in der ersten elektrischen Schaltung (201a); und Ermitteln des Einflusses der Bauelement-Eigenerwärmung des Transistor-Bauelements (204) in der ersten elektrischen Schaltung (201a) auf den ersten Metallverbindungsdraht (218a).Method (500) according to any one of Claims 11 until 14 The further comprising determining the device self-heating temperature change (ΔT channel ) by: determining a self-heating temperature of the transistor device (204) in the first electrical circuit (201a); and determining the effect of device self-heating of the transistor device (204) in the first electrical circuit (201a) on the first metal bonding wire (218a). System (700) zur Elektromigrations-Abnahme, mit: einem Speicherelement (712), das so konfiguriert ist, dass es ein integriertes Chipdesign (226) speichert, das eine Vielzahl von elektrischen Schaltungen (201a, 201b, 201c) umfasst; einem Elektromigrationgrenzen-Ermittlungselement (705), das so konfiguriert ist, dass es: eine Vielzahl von Ist-Temperaturen (TACT_1, TACT_2, TACT_3) ermittelt, die jeweils einer oder mehreren Komponenten (218a, 218b, 218c) in einer (201a, 201b, 201c) der Vielzahl von elektrischen Schaltungen (201a, 201b, 201c) in dem integrierten Chipdesign (226) entsprechen, und eine Elektromigrationsgrenze für eine Komponente (218a) in einer gewählten elektrischen Schaltung (201a) der Vielzahl von elektrischen Schaltungen (201a, 201b, 201c) ermittelt, wobei die Elektromigrationsgrenze bei einer (TACT_1) der Vielzahl von Ist-Temperaturen (TACT_1, TACT_2, TACT_3) ermittelt wird, die der Komponente (218a) in der gewählten elektrischen Schaltung (201a) entspricht; einem Vergleichselement (720), das so konfiguriert ist, dass es die Elektromigrationsgrenze mit einer Elektromigrationsmetrik vergleicht, um zu ermitteln, ob ein Elektromigrationsschaden der Komponente (218a) in der gewählten elektrischen Schaltung (201a) vorliegt; ein Strommess-Element (706), das so konfiguriert ist, dass es einen Strom der Komponente (218a) in der gewählten elektrischen Schaltung (201a) misst; ein Änderung-der-realen-Temperatur-Berechnungselement (708), das so konfiguriert ist, dass es eine Änderung der realen Temperatur (ΔTreal1) der Komponente (218a) ermittelt, wobei das Ermitteln der Änderung der realen Temperatur (ΔTreal_1) der Komponente (218a) Folgendes umfasst: Ermitteln einer Temperaturänderung durch Joulesche Wärmeentwicklung (ΔTjoule) anhand eines effektiven Stroms (IRMS) in der Komponente (218a) in der gewählten elektrischen Schaltung (201a); und Addieren der Temperaturänderung durch Joulesche Wärmeentwicklung (ΔTjoule) zu einer Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel), um die Änderung der realen Temperatur (ΔTreal_1) zu ermitteln, wobei die Temperaturänderung durch Bauelement-Eigenerwärmung (ΔTchannel) durch Ladungsträger in einem Kanalbereich (206) eines Transistor-Bauelements (204) in der gewählten elektrischen Schaltung (201a) hervorgerufen wird; und ein Summierelement (710), das so konfiguriert ist, dass es die Änderung der realen Temperatur (ΔTreal1) zu einer Umgebungstemperatur (TE) addiert, die für die Vielzahl von elektrischen Schaltungen (201a, 201b, 201c) dieselbe ist, um eine Ist-Temperatur (TACT_1) der Komponente (218a) zu ermitteln.A system (700) for electromigration removal, comprising: a memory element (712) configured to store an integrated chip design (226) comprising a plurality of electrical circuits (201a, 201b, 201c); an electromigration limit determination element (705) configured to: determine a plurality of actual temperatures (T ACT_1 , T ACT_2 , T ACT_3 ) corresponding to one or more components (218a, 218b, 218c) in a ( 201a, 201b, 201c) of the plurality of electrical circuits (201a, 201b, 201c) in the integrated chip design (226), and an electromigration limit for a component (218a) in a selected electrical circuit (201a) of the plurality of electrical circuits ( 201a, 201b, 201c), the electromigration limit being determined at one (T ACT_1 ) of the plurality of actual temperatures (T ACT_1 , T ACT_2 , T ACT_3 ) which the component (218a) in the selected electrical circuit (201a) is equivalent to; a comparison element (720) configured to compare the electromigration limit to an electromigration metric to determine whether there is electromigration damage to the component (218a) in the selected electrical circuit (201a); a current sensing element (706) configured to measure a current of the component (218a) in the selected electrical circuit (201a); a change in real temperature calculation element (708) configured to determine a change in real temperature (ΔT real1 ) of the component (218a), wherein determining the change in real temperature (ΔT real_1 ) of the The component (218a) comprising: determining a joule temperature change (ΔT joule ) from an effective current ( IRMS ) in the component ( 218a ) in the selected electrical circuit (201a); and adding the Joule temperature change (ΔT joule ) to a device self-heating temperature change (ΔT channel ) to determine the real temperature change (ΔT real_1 ), where the device self-heating temperature change (ΔT channel ) due to carriers in a canal area (206) a transistor device (204) in the selected electrical circuit (201a); and a summing element (710) configured to add the change in real temperature (ΔT real1 ) to an ambient temperature (T E ) that is the same for the plurality of electrical circuits (201a, 201b, 201c) to determine an actual temperature (T ACT_1 ) of the component (218a). System (700) nach Anspruch 16, das weiterhin Folgendes umfasst: ein Designlayout-Tool (722), das so konfiguriert ist, dass es eine oder mehrere Designschichten in der gewählten elektrischen Schaltung (201a) modifiziert, wenn ermittelt worden ist, dass eine Elektromigration vorliegt.system (700) after Claim 16 A design layout tool (722) configured to modify one or more design layers in the selected electrical circuit (201a) when electromigration is determined to be present.
DE102016118063.7A 2015-11-16 2016-09-25 PROCEDURE FOR ELECTROMIGRATION ACCEPTANCE Active DE102016118063B4 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562255747P 2015-11-16 2015-11-16
US62/255,747 2015-11-16
US15/271,301 US10042967B2 (en) 2015-11-16 2016-09-21 Electromigration sign-off methodology
US15/271,301 2016-09-21

Publications (2)

Publication Number Publication Date
DE102016118063A1 DE102016118063A1 (en) 2017-05-18
DE102016118063B4 true DE102016118063B4 (en) 2022-10-06

Family

ID=58640127

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016118063.7A Active DE102016118063B4 (en) 2015-11-16 2016-09-25 PROCEDURE FOR ELECTROMIGRATION ACCEPTANCE

Country Status (1)

Country Link
DE (1) DE102016118063B4 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060066337A1 (en) 2004-09-29 2006-03-30 Kang Seung H Test semiconductor device and method for determining Joule heating effects in such a device
WO2007070879A1 (en) 2005-12-17 2007-06-21 Gradient Design Automation, Inc. Simulation of ic temperature distributions using an adaptive 3d grid
US20130212544A1 (en) 2012-02-10 2013-08-15 Chi-Yeh Yu System and method of electromigration mitigation in stacked ic designs
US20130298101A1 (en) 2012-05-01 2013-11-07 Advanced Micro Devices, Inc. Method and apparatus for improved integrated circuit temperature evaluation and ic design

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060066337A1 (en) 2004-09-29 2006-03-30 Kang Seung H Test semiconductor device and method for determining Joule heating effects in such a device
WO2007070879A1 (en) 2005-12-17 2007-06-21 Gradient Design Automation, Inc. Simulation of ic temperature distributions using an adaptive 3d grid
US20130212544A1 (en) 2012-02-10 2013-08-15 Chi-Yeh Yu System and method of electromigration mitigation in stacked ic designs
US20130298101A1 (en) 2012-05-01 2013-11-07 Advanced Micro Devices, Inc. Method and apparatus for improved integrated circuit temperature evaluation and ic design

Also Published As

Publication number Publication date
DE102016118063A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
EP1279966B1 (en) Apparatus and method for determining the reliability of integrated semiconductor circuits at high temperatures
DE102010016184B4 (en) Testing of Dielectric Films and Layers
DE69110939T2 (en) Semiconductor component, the output characteristics of which can be adapted in function by trimming.
DE102014119646A1 (en) System and method of integrated circuit layout design
US11182528B2 (en) Electromigration sign-off tool
DE102015212864A1 (en) Semiconductor device and manufacturing method thereof
DE112009004805T5 (en) SEMICONDUCTOR DEVICE
DE102008053956A1 (en) Semiconductor device having a split internally connected sensor structure for on-chip monitoring purposes
DE102008031309B4 (en) Semiconductor device and method of making the same
DE102011076651B4 (en) Current regulation with thermally matched resistors
DE102015108412A1 (en) Integrated temperature sensor
DE112013007417B4 (en) Switching element, semiconductor arrangement and method for producing a semiconductor arrangement
DE102020124491A1 (en) Semiconductor test equipment, semiconductor device test methods, and semiconductor device manufacturing methods
DE10255378A1 (en) Test structure for determining the stability of electronic devices comprising interconnected substrates
DE102005043270B4 (en) Device for monitoring the temperature of planar field-effect transistors and associated production method
DE102016118063B4 (en) PROCEDURE FOR ELECTROMIGRATION ACCEPTANCE
DE102016104762A1 (en) System and method for dual-area singulation
DE1901665A1 (en) Integrated semiconductor circuit in monolithic design
DE102005040494B4 (en) Method for detecting the damage of a component by a production step and integrated circuit arrangements
DE102019121751A1 (en) A Semiconductor Structure
DE102022133137A1 (en) Semiconductor structure and method of forming a semiconductor structure
DE102020115668A1 (en) Temperature measurement in semiconductors
DE69323013T2 (en) Semiconductor component with pierced conductor track
DE10137697C2 (en) Test device for an integrated circuit arrangement
DE102018203340A1 (en) METHOD AND STRUCTURE FOR PROCESS-LIMITING PRODUCTION TESTING

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final