DE102015226641A1 - Current limiting device - Google Patents

Current limiting device Download PDF

Info

Publication number
DE102015226641A1
DE102015226641A1 DE102015226641.9A DE102015226641A DE102015226641A1 DE 102015226641 A1 DE102015226641 A1 DE 102015226641A1 DE 102015226641 A DE102015226641 A DE 102015226641A DE 102015226641 A1 DE102015226641 A1 DE 102015226641A1
Authority
DE
Germany
Prior art keywords
doped semiconductor
current
limiting device
semiconductor region
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015226641.9A
Other languages
German (de)
Inventor
Michael Steil
Andreas Gleiter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102015226641.9A priority Critical patent/DE102015226641A1/en
Publication of DE102015226641A1 publication Critical patent/DE102015226641A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08245—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2200/00—Safety devices for primary or secondary batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Secondary Cells (AREA)

Abstract

Strombegrenzungsvorrichtung umfassend eine elektrisch leitfähige Schicht mit einem im Wesentlichen konstanten Widerstand, dadurch gekennzeichnet, dass die Strombegrenzungsvorrichtung ferner umfasst: – ein n-dotiertes Halbleitergebiet mit flächiger Grundform, welches mit der elektrisch leitfähigen Schicht elektrisch verbunden ist, und mindestens ein von p-dotiertes Halbleitergebiet aufweist, – mindestens eine elektrische Leitung zur Kontaktierung des mindestens einen p-dotierten Halbleitergebiets mit einer Stromzuführung der elektrisch leitfähigen Schicht, die von der elektrisch leitfähigen Schicht und dem n-dotierten Halbleitergebiet elektrisch isoliert ist.Current limiting device comprising an electrically conductive layer having a substantially constant resistance, characterized in that the current limiting device further comprises: - an n-doped semiconductor region having a planar basic shape, which is electrically connected to the electrically conductive layer, and at least one of p-doped semiconductor region comprises, - at least one electrical line for contacting the at least one p-doped semiconductor region with a power supply of the electrically conductive layer, which is electrically isolated from the electrically conductive layer and the n-doped semiconductor region.

Description

Die Erfindung geht aus von einer Strombegrenzungsvorrichtung mit einer elektrisch leitfähigen Schicht mit einem im Wesentlichen konstanten Widerstand gemäß dem Oberbegriff der unabhängigen Ansprüche.The invention is based on a current-limiting device having an electrically conductive layer with a substantially constant resistance according to the preamble of the independent claims.

Stand der TechnikState of the art

Eine Batterie muss als Energiequelle sicherstellen, dass

  • – keine gefährlichen Ströme durch einen angeschlossenen Stromkreis fließen (Kurzschluss)
  • – Batteriezellen der Batterie und andere innerhalb der Batterie angeordnete Komponenten nicht durch zu hohe Ströme beschädigt werden.
A battery as an energy source must ensure that
  • - no dangerous currents flow through a connected circuit (short circuit)
  • - Battery cells of the battery and other components located inside the battery should not be damaged by excessive currents.

Eine Absicherung gegen diese Fehlerfälle (Überstrom bzw. Kurzschluss) wird von einem Batteriesystem durch eine redundante Stromerfassung und eine Auswertung mittels einer Software realisiert. Durch eine Kommunikation des eines Batteriesteuergeräts des Batteriesystems mit einem Fahrzeug wird der Batteriestrom geregelt. Bei einer Überschreitung der zulässigen Betriebsgrenze kommt es zu einer Abschaltung mittels Hauptschütze. Zur Trennung sehr hoher Fehlerströme verfügt die Batterie zusätzlich über eine Hauptsicherung, beispielsweise in Form einer Schmelzsicherung.A protection against these fault cases (overcurrent or short circuit) is realized by a battery system by a redundant current detection and an evaluation by means of software. Through a communication of a battery control device of the battery system with a vehicle, the battery current is regulated. If the permissible operating limit is exceeded, the main contactors are switched off. To separate very high fault currents, the battery also has a main fuse, for example in the form of a fuse.

Die Hauptsicherung ist ein teures Bauteil, das im Extremfall auch durch eine mechanische Beanspruchung zu einem Totalausfall der Batterie führen kann. The main fuse is an expensive component, which in extreme cases can also lead to a total failure of the battery due to mechanical stress.

Die redundante Stromerfassung führt zu einem komplexen Systemdesign. In Batteriesystemen, insbesondere Lithium-Ionen-Batteriesystemen sind Strommessgeräte verbaut, die beispielsweise nach dem Shunt-, Hall- oder Flux-Prinzip arbeiten. Der Batteriestrom ist neben Zelltemperaturen und Zellspannungen eine wichtige Messgröße zur Beobachtung und Regelung des Batteriesystems. The redundant current detection leads to a complex system design. In battery systems, in particular lithium-ion battery systems power meters are installed, which operate for example according to the shunt, reverb or flux principle. In addition to cell temperatures and cell voltages, the battery current is an important parameter for monitoring and controlling the battery system.

Die Stromsensoren sind gemäß dem Stand der Technik als externe Strommesseinrichtungen ausgeführt, von den Batteriezellen separiert in Batteriesystemen verbaut und werden von einem Batteriesteuergerät (BMS) ausgelesen. Die Kommunikation zwischen Sensor und Batteriesteuergerät erfolgt beispielsweise über ein Bussystem (LIN-, CAN-Bus) nur in Ausnahmefällen über eine direkte Auslesung eines physikalischen elektrischen Signals.The current sensors are designed according to the prior art as external current measuring devices, separated from the battery cells installed in battery systems and are read by a battery control unit (BMS). The communication between the sensor and the battery control unit takes place, for example, via a bus system (LIN, CAN bus) only in exceptional cases via a direct readout of a physical electrical signal.

Für eine Berechnung einer elektrischen Leistung P = U·I werden in einer Batterie Strom und Spannung miteinander in Berechnung verwendet. Zu diesem Zweck ist es wichtig, dass die kontinuierlich erfassten Werte zum selben Zeitpunkt aufgenommen werden. Beispielsweise wird ein errechneter Leistungswert falsch, wenn der Stromwert zu einem anderen Zeitpunkt als der Spannungswert erfasst wird. Derartige zeitliche Versätze entstehen jedoch insbesondere dann, wenn beispielsweise eine Strommessung in einem Stromsensor verarbeitet wird, über ein Bussystem der verarbeitete Wert an das Batteriesteuergerät gemeldet wird, das Batteriesteuergerät dieses Bussignal wandelt und erst dann mit den Wert zur Berechnung mit einer Spannungsmessung verwenden kann. Die Spannungsmessung selbst kann auch zeitlich entkoppelt sein, wenn beispielsweise Zellüberwachungseinheiten (CSC) zur Spannungsmessung verwendet werden, welche über ein Bussystem mit dem Batteriesteuergerät kommunizieren.For a calculation of an electric power P = U · I, current and voltage are used together in a battery in a battery. For this purpose, it is important that the continuously recorded values be recorded at the same time. For example, a calculated power value becomes false when the current value is detected at a time other than the voltage value. However, such temporal offsets arise in particular when, for example, a current measurement is processed in a current sensor, the processed value is reported to the battery control device via a bus system, the battery control device converts this bus signal and can then use the value for calculation with a voltage measurement. The voltage measurement itself can also be decoupled in time if, for example, cell monitoring units (CSC) are used for voltage measurement, which communicate with the battery control unit via a bus system.

Gemäß dem Stand der Technik werden aufwendige softwaretechnische Filterungen und Glättungen der Strom- und/oder Spannungswerte durchgeführt. Dies verursacht Ungenauigkeiten in Bezug auf die gemessenen Werte. Zur Herstellung einer Synchronität der Strom- und Spannungsmessung tragen die Filterungen nur bedingt bei. Dadurch sind komplexe Kabelbäume, welche verschiedene Instanzen miteinander verbinden, mehrteilige und zum Teil komplexe Stromschienen bzw. Kabel im Hochvoltkreis, um die Sensoren zwischen schalten zu können, notwendig. Diese hohe Komplexität verursacht hohe Kosten. Jeder weitere Sensor benötigt neben Kabelbäumen und Schnittstellen im Hochvoltpfad weiter Bauraum und Gewicht in einem Batteriepack.According to the state of the art, elaborate software-technical filtering and smoothing of the current and / or voltage values are carried out. This causes inaccuracies in the measured values. To create a synchronicity of the current and voltage measurement, the filters contribute only to a limited extent. As a result, complex harnesses, which connect different instances together, multi-part and sometimes complex busbars or cables in the high-voltage circuit in order to switch the sensors between, necessary. This high complexity causes high costs. Each additional sensor requires not only wiring harnesses and interfaces in the high-voltage path but also space and weight in a battery pack.

Des Weiteren werden Temperaturen mittels Temperatursensoren in räumliczher Nähe der Zellen, beispielsweise auf dem Zellverbinder, über den Modulkontroller gemessen und über ein Bussystem an das Batteriesteuergerät gesendet. Dies hat eine weitere Erhöhung der Komplexität zur Folge.Furthermore, temperatures are measured by means of temperature sensors in spatial proximity of the cells, for example on the cell connector, via the module controller and sent to the battery control unit via a bus system. This results in a further increase in complexity.

Die Druckschrift DE 10 2004 057 690 A1 offenbart eine Vorrichtung und ein Verfahren zum Laden einer elektrischen Energiespeichereinrichtung mit einer Strombegrenzungseinrichtung umfassend einen FET-Transistor, welcher in dem Hauptstrompfad angeordnet ist. The publication DE 10 2004 057 690 A1 discloses an apparatus and method for charging an electrical energy storage device having a current limiting device comprising a FET transistor arranged in the main current path.

Die Druckschrift DE 10 2012 017 673 A1 offenbart eine Schaltungsanordnung zum Koppeln einer Hochvolt-Batterie mit einem Fahrzeugnetz, welches einen Feldeffekttransistor oder MOSFET in Serie mit dem ersten Schütz vorsieht. The publication DE 10 2012 017 673 A1 discloses a circuit arrangement for coupling a high voltage battery to a vehicle network which provides a field effect transistor or MOSFET in series with the first contactor.

Die Druckschrift DE 10 2008 011 789 A1 zeigt einen MuGFET-Strom-Versorgungsschalter, welche gemäß einem beispielhaften Ausführungsbeispiel wählbar eine Schaltung von Messe oder einer Stromquelle isolieren. The publication DE 10 2008 011 789 A1 shows a MuGFET power supply switch, which selectively isolate a circuit from the fair or a power source according to an exemplary embodiment.

Die Druckschrift DE 10 2012 213 053 A1 zeigt eine Batterie, eine Batteriezelle mit Sicherungsvorrichtung sowie Verfahren zum Schutz einer Batteriezelle, bei der Halbleiterschalter derart mit den Polen der Batteriezelle gekoppelt sind, dass bei einer ersten Schaltstellung der Anordnung eine von der Batteriezelle erzeugte elektrische Spannung zwischen einem ersten elektrischen Anschluss und einem zweiten elektrischen Anschluss, die in der Batteriezelle angeordnet sind, anliegt. The publication DE 10 2012 213 053 A1 shows a battery, a battery cell with Safety device and method for protecting a battery cell, are coupled to the semiconductor battery switch in such a manner with the poles of the battery cell, that at a first switching position of the arrangement an electrical voltage generated by the battery cell between a first electrical connection and a second electrical connection disposed in the battery cell are, is.

Die Druckschrift DE 10 2006 034 589 A1 zeigt eine strombegrenzte Halbleiteranordnung. In einem erkannten Überstromfall soll entweder eine Stromreduzierung auf einem zulässigen niedrigeren Begrenzungsstromwert oder eine komplette Stromabschaltung erfolgen. Bekannt sind aktive strombegrenzende elektronische Halbleiteranordnungen, bei denen eine Sättigungsspannung eines nicht einrastenden, steuer- und insbesondere abschaltbaren Halbleiterelements überwacht wird. The publication DE 10 2006 034 589 A1 shows a current limited semiconductor device. In a detected overcurrent case, either a current reduction to a permissible lower limiting current value or a complete power cut-off should take place. Are known active current-limiting electronic semiconductor devices in which a saturation voltage of a non-latching, control and in particular turn-off semiconductor element is monitored.

Die Druckschrift US 2002/0125507 A1 zeigt eine monolithische Strombegrenzungsanordnung. The publication US 2002/0125507 A1 shows a monolithic current limiting arrangement.

Offenbarung der ErfindungDisclosure of the invention

Vorteile der ErfindungAdvantages of the invention

Die erfindungsgemäße Vorgehensweise mit den kennzeichnenden Merkmalen der unabhängigen Ansprüche weist demgegenüber den Vorteil auf, dass die Strombegrenzungsvorrichtung ferner ein n-dotiertes Halbleitergebiet mit flächiger Grundform, welches mit der elektrisch leitfähigen Schicht elektrisch verbunden ist, und mindestens ein von p-dotiertes Halbleitergebiet aufweist, wobei mindestens eine elektrische Leitung zur Kontaktierung des mindestens einen p-dotierten Halbleitergebiets mit einer Stromzuführung des elektrischen Widerstands, die von der elektrisch leitfähigen Schicht und dem n-dotierten Halbleitergebiet elektrisch isoliert ist, umfasst. Dadurch kann vorteilhafterweise mittels einer passiven Vorrichtung ohne Verwendung einer Steuerelektronik ein maximaler Stromfluss begrenzt werden. The procedure according to the invention with the characterizing features of the independent claims, on the other hand, has the advantage that the current limiting device further comprises an n-doped semiconductor region having a planar basic shape, which is electrically connected to the electrically conductive layer, and at least one p-doped semiconductor region at least one electrical line for contacting the at least one p-doped semiconductor region with a power supply of the electrical resistance, which is electrically isolated from the electrically conductive layer and the n-doped semiconductor region includes. As a result, a maximum current flow can advantageously be limited by means of a passive device without the use of control electronics.

Weitere vorteilhafte Ausführungsformen sind Gegenstand der Unteransprüche.Further advantageous embodiments are the subject of the dependent claims.

Die Strombegrenzungsvorrichtung umfasst ferner eine weitere elektrische leitfähige Schicht, welche mit dem n-dotierten Halbleitergebiet und/oder des mindestens einen p-dotierten Halbleitergebiets elektrisch verbunden ist. Dadurch wird eine robuste Bauweise der Strombegrenzungsvorrichtung erreicht. Weiter kann durch eine geeignete Materialwahl eine Wärmeabfuhr einer im Inneren der Strombegrenzungsvorrichtung entstehenden Hitzeentwicklung erreicht werden. The current-limiting device further comprises a further electrically conductive layer, which is electrically connected to the n-doped semiconductor region and / or the at least one p-doped semiconductor region. As a result, a robust construction of the current limiting device is achieved. Furthermore, a heat dissipation of a heat development occurring in the interior of the current-limiting device can be achieved by a suitable choice of material.

Die Strombegrenzungsvorrichtung umfasst ferner mindestens eine weitere elektrische Leitung zur Kontaktierung des mindestens einen p-dotierten Halbleitergebiets mit einer Stromzuführung der weiteren elektrisch leitfähigen Schicht, die von der zweiten Schichten und dem n-dotierten Halbleitergebiet elektrisch isoliert ist. Dadurch wird eine Kurzschlussrichtung des Stromes in entgegengesetzter Richtung abgesichert. The current-limiting device further comprises at least one further electrical line for contacting the at least one p-doped semiconductor region with a current supply of the further electrically conductive layer, which is electrically insulated from the second layer and the n-doped semiconductor region. As a result, a short-circuit direction of the current is secured in the opposite direction.

Bei einer Verwendung der erfindungsgemäßen Strombegrenzungsvorrichtung wird so neben einem während eines Entladevorgangs fließenden Stromes auch ein während eines Ladevorgangs fließender Strom begrenzt. When using the current limiting device according to the invention as well as a current flowing during a discharge current and a current flowing during a charging current is limited.

Die Strombegrenzungsvorrichtung umfasst Mittel zur Kühlung der elektrisch leitfähigen Schicht, des n-dotierten Halbleitergebiets und/oder des p-dotierten Halbleitergebiets. Dadurch wird eine Kühlung der Strombegrenzungsvorrichtung erreicht. Die Mittel zur Kühlung sind beispielsweise durch Vorsehen von Kühlrippen und/oder einer aktiven Kühlung beispielsweise in Form eines Kühlkreislaufs möglich. The current-limiting device comprises means for cooling the electrically conductive layer, the n-doped semiconductor region and / or the p-doped semiconductor region. As a result, cooling of the current-limiting device is achieved. The means for cooling are possible, for example, by providing cooling fins and / or active cooling, for example in the form of a cooling circuit.

Vorteilhafterweise wird die erfindungsgemäße Strombegrenzungsvorrichtung in mindestens einem Zellterminal einer Batteriezelle und/oder einem Modulverbinder eines Batteriemoduls eines Batteriesystems zur Begrenzung eines fließenden Stroms zwischen Batteriezellen und/oder Batteriemodulen verwendet. Dadurch ist insbesondere bei prismatischen Batteriezellen eine bauraumoptimierte Integration möglich, wobei ein beispielsweise vorhandenes Zellterminal als elektrisch leitfähige Schicht dient.Advantageously, the current limiting device according to the invention is used in at least one cell terminal of a battery cell and / or a module connector of a battery module of a battery system for limiting a flowing current between battery cells and / or battery modules. As a result, space-optimized integration is possible, in particular in the case of prismatic battery cells, with an existing cell terminal, for example, serving as an electrically conductive layer.

Vorteilhafterweise wird die erfindungsgemäße Strombegrenzungsvorrichtung in Form einer Batteriezelle zur Begrenzung eines fließenden Stroms innerhalb eines Batteriemoduls verwendet. Dadurch ist eine Integration der Strombegrenzungsvorrichtung, beispielsweise zwischen zwei Nutshell-Zellen und/oder als ein Deckel oder ein Boden innerhalb eines Nutshell-Zellenmoduls möglich. Weiter ist vorteilhafterweise eine Ausführung innerhalb einer Nutshell-Zelle möglich, bei der beispielsweise eine n-dotierte Halbleiterbeschichtung innerhalb der Nutshell-Zell eingesetzt wird, durch die ein Strom seriell fließt.Advantageously, the current limiting device according to the invention is used in the form of a battery cell for limiting a flowing current within a battery module. As a result, an integration of the current limiting device, for example, between two Nutshell cells and / or as a lid or a bottom within a Nutshell cell module is possible. Furthermore, an embodiment within a Nutshell cell is advantageously possible in which, for example, an n-doped semiconductor coating is used within the Nutshell cell, through which a current flows in series.

Die Nutshell-Batteriezellen umfassen beispielsweise Lithium-Ionen-, Lithium-Schwefel-, Lithium-Luft-Zellen. Dadurch wird vorteilhafterweise eine Strombegrenzung bei energieintensiven Batteriesystemen ermöglicht.The Nutshell battery cells include, for example, lithium-ion, lithium-sulfur, lithium-air cells. This advantageously allows current limitation in energy-intensive battery systems.

Das Verfahren zur Herstellung einer erfindungsgemäßen Strombegrenzungsvorrichtung umfasst folgende Schritte:

  • – Herstellung einer Halbleiterschicht mit mindestens einem p-dotierten Halbleitergebiet und einem n-dotierten Halbleitergebiet umfassend die Schritte: Strukturierung eines n-dotierten Silizium-Wafers, Dotierung des n-dotierten Silizium-Wafers mit P-dotiertem Halbleitermaterial, Anlagen von Kontaktierungen und elektrischen Leitungen,
  • – Elektrisches Kontaktieren der Halbleiterschicht mit mindestens einer elektrisch leitfähigen Schicht mittels eines Schweiß-Löt- und/oder Bonding-Vorgangs.
The method for producing a current-limiting device according to the invention comprises the following steps:
  • Production of a semiconductor layer having at least one p-doped semiconductor region and one n-doped semiconductor region, comprising the steps of structuring an n-doped silicon region Wafers, doping of the n-doped silicon wafer with P-doped semiconductor material, systems of contacts and electrical lines,
  • - electrically contacting the semiconductor layer with at least one electrically conductive layer by means of a welding soldering and / or bonding process.

Dadurch wird eine kostengünstige und technisch einfache Herstellung der Strombegrenzungsvorrichtung ermöglicht, die mittels Standardverfahren durchgeführt werden kann.This allows a cost-effective and technically simple production of the current-limiting device, which can be carried out by means of standard methods.

Kurzbeschreibung der FigurenBrief description of the figures

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert.Embodiments of the invention are illustrated in the drawings and explained in more detail in the following description.

Es zeigt:It shows:

1 eine erste Ausführungsform der erfindungsgemäßen Strombegrenzungsvorrichtung; und 1 a first embodiment of the current limiting device according to the invention; and

2 eine zweite Ausführungsform der erfindungsgemäßen Strombegrenzungsvorrichtung; und 2 a second embodiment of the current limiting device according to the invention; and

3 ein erstes Beispiel für eine Verwendung der erfindungsgemäßen Strombegrenzungsvorrichtung; 3 a first example of a use of the current limiting device according to the invention;

4 ein zweites Beispiel für eine Verwendung der erfindungsgemäßen Strombegrenzungsvorrichtung; und 4 a second example of a use of the current limiting device according to the invention; and

5 eine dritte Ausführungsform der erfindungsgemäßen Strombegrenzungsvorrichtung; und 5 a third embodiment of the current limiting device according to the invention; and

6 ein Prinzipschaltbild der erfindungsgemäßen Strombegrenzungsvorrichtung. 6 a schematic diagram of the current limiting device according to the invention.

Detaillierte Beschreibung der AusführungsbeispieleDetailed description of the embodiments

Gleiche Bezugszeichen bezeichnen in allen Figuren gleiche Vorrichtungskomponenten.The same reference numerals denote the same device components in all figures.

1 zeigt eine erste Ausführungsform der erfindungsgemäßen Strombegrenzungsvorrichtung. Die Strombegrenzungsvorrichtung 100 umfasst eine elektrisch leitfähige Schicht 101 sowie ein n-dotiertes Halbleitergebiet 102 welches eine Mehrzahl von p-dotierten Halbleitergebieten 104(1), 104(2), 104(n) umfasst. Die p-dotierten Halbleitergebiete 104(1), 104(2), 104(n) sind mittels elektrischer Leitungen 105(1), 105(2), 105(n), mit einer Stromzuführungen 103(1), 103(2), 103(n) elektrisch verbunden. Die elektrischen Leitungen 105(1), 105(2), 105(n) sind elektrisch von der elektrisch leitfähigen Schicht 101 und dem n-dotierten Halbleitergebiet 102 isoliert. 1 shows a first embodiment of the current limiting device according to the invention. The current limiting device 100 comprises an electrically conductive layer 101 and an n-doped semiconductor region 102 which is a plurality of p-doped semiconductor regions 104 (1) . 104 (2) . 104 (s) includes. The p-doped semiconductor regions 104 (1) . 104 (2) . 104 (s) are by means of electrical cables 105 (1) . 105 (2) . 105 (s) , with a power supply 103 (1) . 103 (2) . 103 (s) electrically connected. The electrical wires 105 (1) . 105 (2) . 105 (s) are electrically from the electrically conductive layer 101 and the n-doped semiconductor region 102 isolated.

2 zeigt eine zweite Ausführungsform der erfindungsgemäßen Strombegrenzungsvorrichtung. Die erfindungsgemäße Strombegrenzungsvorrichtung 200 umfasst eine elektrisch leitfähige Schicht 201 sowie ein n-dotiertes Halbleitergebiet 202. In das n-dotierte Halbleitergebiet 202 ist eine Mehrzahl von p-dotierten Halbleitergebieten 204(1), 204(2), 204(3), 204(6) eingebracht. Die p-dotierten Halbleitergebieten 204(1), 204(2), 204(3), 204(6) sind mittels elektrischer Leitungen 205(1), 205(6) mit Stromzuführungen 203(4), 203(5), 203(6) elektrisch verbunden. Die elektrischen Leitungen 205(1), 205(6) sind von der elektrisch leitfähigen Schicht 201 sowie dem n-dotierten Halbleitergebiet 202 elektrisch isoliert. Durch die erfindungsgemäße Strombegrenzungsvorrichtung 200 wird ein fließender Strom durch passive Elemente auf einen maximalen Stromfluss begrenzt. 2 shows a second embodiment of the current limiting device according to the invention. The current limiting device according to the invention 200 comprises an electrically conductive layer 201 and an n-doped semiconductor region 202 , In the n-doped semiconductor region 202 is a plurality of p-type semiconductor regions 204 (1) . 204 (2) . 204 (3) . 204 (6) brought in. The p-doped semiconductor regions 204 (1) . 204 (2) . 204 (3) . 204 (6) are by means of electrical cables 205 (1) . 205 (6) with power supply 203 (4) . 203 (5) . 203 (6) electrically connected. The electrical wires 205 (1) . 205 (6) are from the electrically conductive layer 201 and the n-doped semiconductor region 202 electrically isolated. By the current limiting device according to the invention 200 A flowing current is limited by passive elements to a maximum current flow.

Die erfindungsgemäße Strombegrenzungsvorrichtung 200 baut auf dem Prinzip eines Stromregeliods auf, die ihrerseits aus einem Sperrschicht-Feldeffekttransistor (JFET) und einen Widerstand umfasst. Durch eine zwischen Gate und Source angelegte Spannung wird eine Leitfähigkeit einer n-dotierten Schicht gesteuert. Je größer die negative Spannung wird, desto größer wird ein Bereich einer Ladungsträgerverarmung. Dadurch steigt ein Widerstand der n-dotierten Schicht. Eine Spannung die über der elektrisch leitfähigen Schicht 201 abfällt, wird als Regelspannung an das Gate des Sperrschicht-Feldeffekttransistors angelegt. Eine hoher Stromfluss sorgt dafür, dass der Halbleiterschicht, welche das n-dotierte Halbleitergebiet 202 und das p-dotierte Halbleitergebiet 204(1), 204(2), 204(3), 204(6) umfasst, über das Gate Ladungsträger entzogen werden, wodurch der Ohmsche-Widerstand des Sperrschicht-Feldeffekttransistors steigt.The current limiting device according to the invention 200 is based on the principle of a current regulation diode, which in turn comprises a junction field effect transistor (JFET) and a resistor. A voltage applied between gate and source controls a conductivity of an n-doped layer. The larger the negative voltage becomes, the larger becomes a region of carrier depletion. This increases a resistance of the n-doped layer. A voltage across the electrically conductive layer 201 is dropped, is applied as a control voltage to the gate of the junction field effect transistor. A high current flow ensures that the semiconductor layer, which is the n-doped semiconductor region 202 and the p-type semiconductor region 204 (1) . 204 (2) . 204 (3) . 204 (6) Contains charge carriers are removed via the gate, whereby the ohmic resistance of the junction field effect transistor increases.

In einer weiteren vorteilhaften Ausführungsform eignet sich eine Multigate-Sperrschicht-Feldeffekttransistorsbauweise, welche eine flächige Grundform hat und mehrere p-dotierte Halbleitergebiete 204(1), 204(2), 204(3) aufweist.In a further advantageous embodiment, a multi-gate junction field effect transistor design which has a flat basic shape and a plurality of p-doped semiconductor regions is suitable 204 (1) . 204 (2) . 204 (3) having.

3 zeigt ein erstes Beispiel für eine Verwendung der erfindungsgemäßen Strombegrenzungsvorrichtung. Die erfindungsgemäße Strombegrenzungsvorrichtung 300 umfasst eine elektrisch leitfähige Schicht 301 sowie ein n-dotiertes Halbleitergebiet 302. Das n-dotierte Halbleitergebiet 302 umfasst mehrere p-dotierte Halbleitergebiete 304(1), 304(3), 304(5), welche mittels elektrischer Leitungen 305(4), 305(5) mit Stromzuführungen 303(1), 303(2) elektrisch verbunden sind. Die elektrischen Leitungen 305(4), 305(2) sind elektrisch von dem n-dotierten Halbleitergebiet 302 und der elektrisch leitfähigen Schicht 301 elektrisch isoliert. 3 shows a first example of a use of the current limiting device according to the invention. The current limiting device according to the invention 300 comprises an electrically conductive layer 301 and an n-doped semiconductor region 302 , The n-doped semiconductor region 302 comprises several p-doped semiconductor regions 304 (1) . 304 (3) . 304 (5) , which by means of electrical lines 305 (4) . 305 (5) with power supply 303 (1) . 303 (2) are electrically connected. The electrical wires 305 (4) . 305 (2) are electrically from the n-doped semiconductor region 302 and the electrically conductive layer 301 electrically isolated.

Die erfindungsgemäße Strombegrenzungsvorrichtung 300 ist in einem elektrochemischen Batteriemodul 330 in Serie mit einer Mehrzahl an Batteriezellen 310(1), 310(2), 310(3), 310(4) elektrisch geschaltet. Ein zwischen Zellterminal 350a, 350b des elektrochemischen Batteriemoduls 330 fließenden Stroms, wird auf einen maximalen Wert begrenzt. The current limiting device according to the invention 300 is in an electrochemical battery module 330 in series with a plurality of battery cells 310 (1) . 310 (2) . 310 (3) . 310 (4) electrically switched. An between cell terminal 350a . 350b of the electrochemical battery module 330 flowing current, is limited to a maximum value.

Durch eine flächige Ausführung kann die erfindungsgemäße Strombegrenzungsvorrichtung 300 zwischen beispielsweise zwei Nutshell-Zellen ebenfalls eingesetzt werden. By a flat design, the current limiting device according to the invention 300 between, for example, two Nutshell cells are also used.

In einer weiteren Ausführungsform ist die erfindungsgemäße Strombegrenzungsvorrichtung 300 in einer Batteriezelle 310(1), 310(2), 310(3), 310(4) angeordnet. In a further embodiment, the current limiting device according to the invention 300 in a battery cell 310 (1) . 310 (2) . 310 (3) . 310 (4) arranged.

4 zeigt ein zweites Beispiel für eine Verwendung der erfindungsgemäßen Strombegrenzungsvorrichtung. Eine elektrochemische Batteriezelle umfasst ein positives und ein negatives Zellterminal 430a, 430b. In dem gezeigten Beispiel umfasst das Zellterminal 430a eine Ausführungsform der erfindungsgemäßen Strombegrenzungsvorrichtung 400. Das bereits vorhandene Zelltermin 430a kann in einer weiteren Ausführungsform als elektrisch leitende Schicht mit einem vorgegebenen Widerstand dienen. 4 shows a second example of a use of the current limiting device according to the invention. An electrochemical battery cell includes a positive and a negative cell terminal 430a . 430b , In the example shown, the cell terminal comprises 430a an embodiment of the current limiting device according to the invention 400 , The existing cell date 430a may serve in another embodiment as an electrically conductive layer having a predetermined resistance.

Durch die Verwendung der erfindungsgemäßen Strombegrenzungsvorrichtung 400 als Zellterminal 430a ist eine einfache Verwendung ohne Anpassung von geometrischen Abmessungen und/oder Änderung von elektrischen Kontaktierungen innerhalb der Batteriezelle 410 möglich.By using the current limiting device according to the invention 400 as a cell terminal 430a is a simple use without adaptation of geometric dimensions and / or change of electrical contacts within the battery cell 410 possible.

5 zeigt eine dritte Ausführungsform der erfindungsgemäßen Strombegrenzungsvorrichtung. Die erfindungsgemäße Strombegrenzungsvorrichtung 500 umfasst eine elektrisch leitfähige Schicht 501 sowie eine elektrisch leitfähige Schicht 511. Ein n-dotiertes Halbleitergebiet 502 umfasst in der gezeigten Ausführungsform eine Mehrzahl von p-dotierten Halbleitergebieten 504(1), 504(2), 504(n). Die p-dotierten Halbleitergebieten 504(1), 504(2), 504(n) sind mittels elektrischer Leitungen 505(1), 505(2), 505(n) mit Stromzuführungen 503(1), 503(2), 503(n) der elektrisch leitfähigen Schicht 501 elektrisch verbunden. Weiter sind die p-dotierten Halbleitergebiete 504(1), 504(2), 504(n) elektrisch mittels elektrischer Leitungen 515(1), 515(2), 515(n) mit Stromzuführungen 513(1), 513(2), 513(n) der elektrisch leitfähigen Schicht 511 verbunden. Die elektrischen Leitungen 505(1), 505(2), 505(n) sind elektrisch von der elektrisch leitfähigen Schicht 501 und dem n-dotierten Halbleitergebiet 502 isoliert. Weiter sind die elektrischen Leitungen 515(1), 515(2), 515(n) elektrisch von der elektrisch leitfähigen Schicht 511 sowie dem n-dotierten Halbleitergebiet 502 isoliert. Durch die gezeigte Ausführungsform wird vorzugsweise eine Kurzschlussrichtung des Stroms in (Entladerichtung) abgesichert. Die Ausführungsform bietet weiter den Vorteil auch Ladeströme zu begrenzen (Laderichtung). Eine Dimensionierung von elektrischen Widerständen der elektrisch leitfähigen Schichten 501, 511 sind dabei in einem geeigneten Verhältnis zu wählen. Beispielsweise ist ein fließender Kurzschlussstrom deutlich größer als ein fließender Ladestrom in einem Batteriesystem. 5 shows a third embodiment of the current limiting device according to the invention. The current limiting device according to the invention 500 comprises an electrically conductive layer 501 and an electrically conductive layer 511 , An n-doped semiconductor region 502 includes in the embodiment shown a plurality of p-doped semiconductor regions 504 (1) . 504 (2) . 504 (n) , The p-doped semiconductor regions 504 (1) . 504 (2) . 504 (n) are by means of electrical cables 505 (1) . 505 (2) . 505 (n) with power supply 503 (1) . 503 (2) . 503 (n) the electrically conductive layer 501 electrically connected. Next are the p-doped semiconductor regions 504 (1) . 504 (2) . 504 (n) electrically by means of electrical lines 515 (1) . 515 (2) . 515 (n) with power supply 513 (1) . 513 (2) . 513 (n) the electrically conductive layer 511 connected. The electrical wires 505 (1) . 505 (2) . 505 (n) are electrically from the electrically conductive layer 501 and the n-doped semiconductor region 502 isolated. Next are the electrical wires 515 (1) . 515 (2) . 515 (n) electrically from the electrically conductive layer 511 and the n-doped semiconductor region 502 isolated. The embodiment shown preferably ensures a short-circuit direction of the current in (discharge direction). The embodiment also has the advantage of limiting charging currents (charging direction). A dimensioning of electrical resistances of the electrically conductive layers 501 . 511 are to be chosen in a suitable ratio. For example, a flowing short-circuit current is significantly greater than a flowing charging current in a battery system.

6 zeigt ein Prinzipschaltbild der erfindungsgemäßen Strombegrenzungsvorrichtung 500. Die elektrischen Widerstände R501, R511 der elektrisch leitfähigen Schichten 501, 511 sind mittels elektrischer Leitungen mit einer Halbleiterschicht, welche das n-dotierte Halbleitergebiet 502 und die p-dotierten Halbleitergebiete 504 umfasst, elektrisch verbunden. Durch die gewählte Anordnung wird ein Stromfluss sowohl in positiver als auch in negativer Richtung begrenzt. 6 shows a schematic diagram of the current limiting device according to the invention 500 , The electrical resistors R 501 , R 511 of the electrically conductive layers 501 . 511 are by means of electrical lines with a semiconductor layer, which is the n-doped semiconductor region 502 and the p-type semiconductor regions 504 includes, electrically connected. The chosen arrangement limits current flow in both the positive and negative directions.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • DE 102004057690 A1 [0010] DE 102004057690 A1 [0010]
  • DE 102012017673 A1 [0011] DE 102012017673 A1 [0011]
  • DE 102008011789 A1 [0012] DE 102008011789 A1 [0012]
  • DE 102012213053 A1 [0013] DE 102012213053 A1 [0013]
  • DE 102006034589 A1 [0014] DE 102006034589 A1 [0014]
  • US 2002/0125507 A1 [0015] US 2002/0125507 A1 [0015]

Claims (8)

Strombegrenzungsvorrichtung (100, 200, 300, 400, 500) umfassend eine elektrisch leitfähige Schicht (101, 201, 301, 501) mit einem im Wesentlichen konstanten Widerstand, dadurch gekennzeichnet, dass die Strombegrenzungsvorrichtung (100, 200, 300, 400, 500) ferner umfasst: – ein n-dotiertes Halbleitergebiet (102, 202, 302, 502) mit flächiger Grundform, welches mit der elektrisch leitfähigen Schicht (101, 201, 301, 501) elektrisch verbunden ist, und mindestens ein von p-dotiertes Halbleitergebiet (104(1), 104(2), 104(n), 204(1), 204(2), 204(3), 204(6), 304(1), 304(3), 304(5), 504(1), 504(2), 504(n)) aufweist, – mindestens eine elektrische Leitung (105(1), 105(2), 105(n), 205(1), 205(6), 305(4), 305(5), 505(1), 505(2), 505(n)) zur Kontaktierung des mindestens einen p-dotierten Halbleitergebiets (104(1), 104(2), 104(n), 204(1), 204(2), 204(3), 204(6), 304(1), 304(3), 304(5), 504(1), 504(2), 504(n)) mit einer Stromzuführung (103(1), 103(2), 103(n), 203(4, 203(5), 203(6), 303(1), 303(2), 503(1), 503(2), 503(n)) der elektrisch leitfähigen Schicht (101, 201, 301, 501), die von der elektrisch leitfähigen Schicht (101, 201, 301, 501) und dem n-dotierten Halbleitergebiet (102, 202, 302, 502) elektrisch isoliert ist.Current limiting device ( 100 . 200 . 300 . 400 . 500 ) comprising an electrically conductive layer ( 101 . 201 . 301 . 501 ) having a substantially constant resistance, characterized in that the current limiting device ( 100 . 200 . 300 . 400 . 500 ) further comprises: an n-doped semiconductor region ( 102 . 202 . 302 . 502 ) with flat basic shape, which with the electrically conductive layer ( 101 . 201 . 301 . 501 ) and at least one of p-doped semiconductor region ( 104 (1) . 104 (2) . 104 (s) . 204 (1) . 204 (2) . 204 (3) . 204 (6) . 304 (1) . 304 (3) . 304 (5) . 504 (1) . 504 (2) . 504 (n) ), - at least one electrical line ( 105 (1) . 105 (2) . 105 (s) . 205 (1) . 205 (6) . 305 (4) . 305 (5) . 505 (1) . 505 (2) . 505 (n) ) for contacting the at least one p-doped semiconductor region ( 104 (1) . 104 (2) . 104 (s) . 204 (1) . 204 (2) . 204 (3) . 204 (6) . 304 (1) . 304 (3) . 304 (5) . 504 (1) . 504 (2) . 504 (n) ) with a power supply ( 103 (1) . 103 (2) . 103 (s) . 203 (4 . 203 (5) . 203 (6) . 303 (1) . 303 (2) . 503 (1) . 503 (2) . 503 (n) ) of the electrically conductive layer ( 101 . 201 . 301 . 501 ), of the electrically conductive layer ( 101 . 201 . 301 . 501 ) and the n-doped semiconductor region ( 102 . 202 . 302 . 502 ) is electrically isolated. Strombegrenzungsvorrichtung (100, 200, 300, 400, 500) nach Anspruch 1, dadurch gekennzeichnet, dass die Strombegrenzungsvorrichtung (100, 200, 300, 400, 500) ferner umfasst: – eine weitere elektrisch leitfähige Schicht (511), welche mit dem n-dotierten Halbleitergebiet (102, 202, 302, 502) und/oder des mindestens einen p-dotierten Halbleitergebiets (104(1), 104(2), 104(n), 204(1), 204(2), 204(3), 204(6), 304(1), 304(3), 304(5), 504(1), 504(2)), 504(n) elektrisch verbunden ist. Current limiting device ( 100 . 200 . 300 . 400 . 500 ) according to claim 1, characterized in that the current limiting device ( 100 . 200 . 300 . 400 . 500 ) further comprises: - another electrically conductive layer ( 511 ), which with the n-doped semiconductor region ( 102 . 202 . 302 . 502 ) and / or the at least one p-doped semiconductor region ( 104 (1) . 104 (2) . 104 (s) . 204 (1) . 204 (2) . 204 (3) . 204 (6) . 304 (1) . 304 (3) . 304 (5) . 504 (1) . 504 (2) ) 504 (n) electrically connected. Strombegrenzungsvorrichtung (100, 200, 300, 400, 500) nach Anspruch 2, dadurch gekennzeichnet, dass die Strombegrenzungsvorrichtung (100, 200, 300, 400, 500) ferner umfasst: – mindestens eine weitere elektrische Leitung (515(1), 515(2), 515(n)) zur Kontaktierung des mindestens einen p-dotierten Halbleitergebiets (104(1), 104(2), 104(n), 204(1), 204(2), 204(3), 204(6), 304(1), 304(3), 304(5), 504(1), 504(2)), 504(n) mit einer Stromzuführung (513(1), 513(2), 513(n)) der weiteren elektrisch leitfähigen Schicht (511), die von der elektrisch leitfähigen Schicht (101, 201, 301, 501) und dem n-dotierten Halbleitergebiet (102, 202, 302, 502) elektrisch isoliert ist.Current limiting device ( 100 . 200 . 300 . 400 . 500 ) according to claim 2, characterized in that the current limiting device ( 100 . 200 . 300 . 400 . 500 ) further comprises: - at least one further electrical line ( 515 (1) . 515 (2) . 515 (n) ) for contacting the at least one p-doped semiconductor region ( 104 (1) . 104 (2) . 104 (s) . 204 (1) . 204 (2) . 204 (3) . 204 (6) . 304 (1) . 304 (3) . 304 (5) . 504 (1) . 504 (2) ) 504 (n) with a power supply ( 513 (1) . 513 (2) . 513 (n) ) of the further electrically conductive layer ( 511 ), of the electrically conductive layer ( 101 . 201 . 301 . 501 ) and the n-doped semiconductor region ( 102 . 202 . 302 . 502 ) is electrically isolated. Strombegrenzungsvorrichtung (100, 200, 300, 400, 500) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Strombegrenzungsvorrichtung (100, 200, 300, 400, 500) Mittel zur Kühlung der elektrisch leitfähigen Schicht (101, 201, 301, 501, 511), des n-dotierten Halbleitergebiets (102, 202, 302, 502) und/oder des p-dotierten Halbleitergebiets (104(1), 104(2), 104(n), 204(1), 204(2), 204(3), 204(6), 304(1), 304(3), 304(5), 504(1), 504(2), 504(n)) umfasst.Current limiting device ( 100 . 200 . 300 . 400 . 500 ) according to one of the preceding claims, characterized in that the current-limiting device ( 100 . 200 . 300 . 400 . 500 ) Means for cooling the electrically conductive layer ( 101 . 201 . 301 . 501 . 511 ), of the n-doped semiconductor region ( 102 . 202 . 302 . 502 ) and / or the p-doped semiconductor region ( 104 (1) . 104 (2) . 104 (s) . 204 (1) . 204 (2) . 204 (3) . 204 (6) . 304 (1) . 304 (3) . 304 (5) . 504 (1) . 504 (2) . 504 (n) ). Verwendung mindestens einer der Strombegrenzungsvorrichtung (100, 200, 300, 400, 500) nach einem der Ansprüche 1 bis 4 in mindestens einem Zellterminal (430a, 430b) einer Batteriezelle (410) und/oder einem Modulverbinder eines Batteriemoduls eines Batteriesystems zur Begrenzung eines fließenden Stroms zwischen Batteriezellen (410) und/oder Batteriemodulen.Use of at least one of the current-limiting device ( 100 . 200 . 300 . 400 . 500 ) according to one of claims 1 to 4 in at least one cell terminal ( 430a . 430b ) of a battery cell ( 410 ) and / or a module connector of a battery module of a battery system for limiting a flowing current between battery cells ( 410 ) and / or battery modules. Verwendung mindestens einer der Strombegrenzungsvorrichtung (100, 200, 300, 400, 500) nach einem der Ansprüche 1 bis 4 in Form einer Batteriezelle zur Begrenzung eines fließenden Stroms innerhalb eines Batteriemoduls (330). Use of at least one of the current-limiting device ( 100 . 200 . 300 . 400 . 500 ) according to one of claims 1 to 4 in the form of a battery cell for limiting a flowing current within a battery module ( 330 ). Verwendung nach Anspruch 6, dadurch gekennzeichnet, dass die Batteriezellen (410) Nutshell-Batteriezellen mit Lithium-Ionen-, Lithium-Schwefel-, Lithium-Luft-Zellen umfassen. Use according to claim 6, characterized in that the battery cells ( 410 ) Nutshell battery cells with lithium-ion, lithium-sulfur, lithium-air cells include. Verfahren zur Herstellung einer Strombegrenzungsvorrichtung (100, 200, 300, 400, 500) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Verfahren folgende Schritte umfasst: – Herstellung einer Halbleiterschicht mit mindestens einem p-dotierten Halbleitergebiet (104(1), 104(2), 104(n), 204(1), 204(2), 204(3), 204(6), 304(1), 304(3), 304(5), 504(1), 504(2), 504(n)) und einem n-dotierten Halbleitergebiet (102, 202, 302, 502) umfassend die Schritte – Strukturierung eines n-dotierten Silizium-Wafers, – Dotierung des n-dotierten Silizium-Wafers mit p-dotiertem Halbleitermaterial (104(1), 104(2), 104(n), 204(1), 204(2), 204(3), 204(6), 304(1), 304(3), 304(5), 504(1), 504(2), 504(n)), – Anlegen von Kontaktierungen und elektrischen Leitungen (105(1), 105(2), 105(n), 205(1), 205(6), 305(4), 305(5), 505(1), 505(2), 505(n), 515(1), 515(2), 515(n)), – Elektrisches Kontaktieren der Halbleiterschicht mit mindestens einer elektrisch leitfähigen Schicht (101, 201, 301, 501, 511) mittels eines Schweiß-, Löt- und/oder Bondingvorgangs.Method for producing a current-limiting device ( 100 . 200 . 300 . 400 . 500 ) according to one of claims 1 to 4, characterized in that the method comprises the following steps: - producing a semiconductor layer having at least one p-doped semiconductor region ( 104 (1) . 104 (2) . 104 (s) . 204 (1) . 204 (2) . 204 (3) . 204 (6) . 304 (1) . 304 (3) . 304 (5) . 504 (1) . 504 (2) . 504 (n) ) and an n-doped semiconductor region ( 102 . 202 . 302 . 502 ) comprising the steps - structuring of an n-doped silicon wafer, - doping of the n-doped silicon wafer with p-doped semiconductor material ( 104 (1) . 104 (2) . 104 (s) . 204 (1) . 204 (2) . 204 (3) . 204 (6) . 304 (1) . 304 (3) . 304 (5) . 504 (1) . 504 (2) . 504 (n) ), - applying contacts and electrical lines ( 105 (1) . 105 (2) . 105 (s) . 205 (1) . 205 (6) . 305 (4) . 305 (5) . 505 (1) . 505 (2) . 505 (n) . 515 (1) . 515 (2) . 515 (n) ), - electrically contacting the semiconductor layer with at least one electrically conductive layer ( 101 . 201 . 301 . 501 . 511 ) by means of a welding, soldering and / or bonding process.
DE102015226641.9A 2015-12-23 2015-12-23 Current limiting device Pending DE102015226641A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102015226641.9A DE102015226641A1 (en) 2015-12-23 2015-12-23 Current limiting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015226641.9A DE102015226641A1 (en) 2015-12-23 2015-12-23 Current limiting device

Publications (1)

Publication Number Publication Date
DE102015226641A1 true DE102015226641A1 (en) 2017-06-29

Family

ID=59010518

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015226641.9A Pending DE102015226641A1 (en) 2015-12-23 2015-12-23 Current limiting device

Country Status (1)

Country Link
DE (1) DE102015226641A1 (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016403A1 (en) * 1998-09-16 2000-03-23 Siced Electronics Development Gmbh & Co. Kg Semiconductor device and semiconductor structure with contact
FR2818013A1 (en) * 2000-12-13 2002-06-14 St Microelectronics Sa Junction field effect transistor designed to form a current limiter
US20020125507A1 (en) 2001-03-07 2002-09-12 Washburn James Ray Interruptable high-voltage current limiter suitable for monolithic integration
DE102004057690A1 (en) 2004-11-30 2006-06-01 Robert Bosch Gmbh Charging device for an electrical energy store connected to a source as for motor vehicle airbags has clocked voltage converter and current limiter
DE102006034589A1 (en) 2006-07-26 2008-01-31 Siemens Ag Semiconductor arrangement for limiting over-current e.g. during start-up phase of motor, has limiter unit including dual structure with two lateral current flow channels, where arrangement is integrated in hybrid or monolithic manner
DE102008011789A1 (en) 2007-03-01 2008-09-04 Infineon Technologies Ag Integrated circuit, has multiple partial circuits with substrate, and multiple multi-gate field-effect transistor power supply circuits that are electrically coupled with different voltage of selectable partial circuits
US20090206438A1 (en) * 2004-10-06 2009-08-20 Peter Flohrs Semiconductor component
DE102012017673A1 (en) 2012-09-07 2013-06-06 Daimler Ag Circuit device for coupling high voltage (HV) battery with vehicle network e.g. hybrid vehicle network, has power electronic switch that is connected in series with relay for power interruption between HV battery and vehicle network
DE102012213053A1 (en) 2012-07-25 2014-01-30 Robert Bosch Gmbh Battery for use in motor car, has battery cell which is disengaged from one of the terminals, while lower terminal and upper terminal are conductively connected with each other in secondary switching position
DE102014107287A1 (en) * 2014-05-23 2015-11-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Device and method for bridging an electrical energy storage device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016403A1 (en) * 1998-09-16 2000-03-23 Siced Electronics Development Gmbh & Co. Kg Semiconductor device and semiconductor structure with contact
FR2818013A1 (en) * 2000-12-13 2002-06-14 St Microelectronics Sa Junction field effect transistor designed to form a current limiter
US20020125507A1 (en) 2001-03-07 2002-09-12 Washburn James Ray Interruptable high-voltage current limiter suitable for monolithic integration
US20090206438A1 (en) * 2004-10-06 2009-08-20 Peter Flohrs Semiconductor component
DE102004057690A1 (en) 2004-11-30 2006-06-01 Robert Bosch Gmbh Charging device for an electrical energy store connected to a source as for motor vehicle airbags has clocked voltage converter and current limiter
DE102006034589A1 (en) 2006-07-26 2008-01-31 Siemens Ag Semiconductor arrangement for limiting over-current e.g. during start-up phase of motor, has limiter unit including dual structure with two lateral current flow channels, where arrangement is integrated in hybrid or monolithic manner
DE102008011789A1 (en) 2007-03-01 2008-09-04 Infineon Technologies Ag Integrated circuit, has multiple partial circuits with substrate, and multiple multi-gate field-effect transistor power supply circuits that are electrically coupled with different voltage of selectable partial circuits
DE102012213053A1 (en) 2012-07-25 2014-01-30 Robert Bosch Gmbh Battery for use in motor car, has battery cell which is disengaged from one of the terminals, while lower terminal and upper terminal are conductively connected with each other in secondary switching position
DE102012017673A1 (en) 2012-09-07 2013-06-06 Daimler Ag Circuit device for coupling high voltage (HV) battery with vehicle network e.g. hybrid vehicle network, has power electronic switch that is connected in series with relay for power interruption between HV battery and vehicle network
DE102014107287A1 (en) * 2014-05-23 2015-11-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Device and method for bridging an electrical energy storage device

Similar Documents

Publication Publication Date Title
EP2732295B1 (en) Current measuring device
EP0582913B1 (en) Switching device
DE102013218077A1 (en) Battery cell device and method for determining a complex impedance of a battery cell arranged in a battery cell device
DE102015002061B4 (en) Electrical busbar with sensor unit
DE102012209615A1 (en) Battery condition reporting unit, busbar module, battery pack and battery condition monitoring system
DE102010028626A1 (en) Electric charging device for an electric vehicle
DE102015114398A1 (en) Thermal conditioning of a vehicle traction battery
DE112011101833T5 (en) Inverter device
DE102013218081A1 (en) Battery module device and method for determining a complex impedance of a battery module arranged in a battery module
DE102013111463B4 (en) SWITCH ARRANGEMENTS AND BATTERY ARRANGEMENTS
DE102014221272A1 (en) Monitoring device for a battery, a lithium-ion battery and method for monitoring a battery
US10850618B2 (en) Connection module for an electrical energy storage device, and power supply system
DE102014200304A1 (en) Battery pack with a plurality of electrochemical battery cells with a device for measuring a difference between two cell currents of two different battery cells
DE102017221857A1 (en) Voltage Detection Structure and Voltage Detection Module
EP2865068B1 (en) Batterymanagementsystem with improved robustness against negative voltages
WO2015090926A1 (en) Method for monitoring a battery, evaluation device and measurement system
DE112018002844T5 (en) PROTECTIVE DEVICE FOR ENERGY STORAGE DEVICE
DE102015200276A1 (en) Device and method for discharging a battery cell and battery module Battery, battery system, vehicle, computer program and computer program product
DE102012215074A1 (en) Battery e.g. lithium-ion battery used in e.g. motor vehicle, has securing device which secures several interconnected battery cells by separating battery cells from output terminals, when fault is occurred in output terminals
DE102015226641A1 (en) Current limiting device
DE102015223088A1 (en) Device for measuring high and medium high voltage currents
DE102017205612A1 (en) Method for controlling a separator of an electrochemical energy store
DE102012210595A1 (en) Battery cell for lithium-ion battery of e.g. hybrid vehicle, has switch integrated in battery sensor, controlled by sensor, and connected with electrical connection, where switch is actuated based on variables detected by sensor
DE102021004146A1 (en) Method for operating a high-voltage system and high-voltage system
DE102020124737A1 (en) Detection device, measuring arrangement, battery cell unit, motor vehicle and method for detecting a voltage

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed