DE102015220265A1 - Semiconductor device having a plurality of cells and control device for a vehicle - Google Patents

Semiconductor device having a plurality of cells and control device for a vehicle Download PDF

Info

Publication number
DE102015220265A1
DE102015220265A1 DE102015220265.8A DE102015220265A DE102015220265A1 DE 102015220265 A1 DE102015220265 A1 DE 102015220265A1 DE 102015220265 A DE102015220265 A DE 102015220265A DE 102015220265 A1 DE102015220265 A1 DE 102015220265A1
Authority
DE
Germany
Prior art keywords
cells
semiconductor device
type
mosfets
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015220265.8A
Other languages
German (de)
Inventor
Timm Hoehr
Dragos Costachescu
Neil Davies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102015220265.8A priority Critical patent/DE102015220265A1/en
Priority to PCT/EP2016/070327 priority patent/WO2017067694A1/en
Priority to TW105133418A priority patent/TWI746469B/en
Publication of DE102015220265A1 publication Critical patent/DE102015220265A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Halbleiterbauelement (10) vorgeschlagen, in dem zwei Arten von im Wesentlichen identischen MOSFETs (20, 22) arbeiten, die sich lediglich durch ihre Thresholdspannung unterscheiden. Auf diese Art lässt sich ein Secondary Breakdown im linearen Betrieb des Halbleiterbauelements (10) vermeiden. Weiterhin wird ein Steuergerät für ein Fahrzeug vorgeschlagen, das zumindest ein solches Halbleiterbauelement (10) umfasst.A semiconductor device (10) is proposed in which two types of essentially identical MOSFETs (20, 22) operate, which differ only by their threshold voltage. In this way, a secondary breakdown in the linear operation of the semiconductor device (10) can be avoided. Furthermore, a control device for a vehicle is proposed which comprises at least one such semiconductor component (10).

Description

Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einer Mehrzahl von Zellen, bevorzugt ein Leistungshalbleiterbauelement, beispielsweise einen PowerMOSFET. Weiterhin betrifft die vorliegende Erfindung ein Steuergerät für ein Fahrzeug mit zumindest einem solchen Halbleiterbauelement.The present invention relates to a semiconductor device having a plurality of cells, preferably a power semiconductor device, for example a PowerMOSFET. Furthermore, the present invention relates to a control device for a vehicle with at least one such semiconductor device.

Stand der TechnikState of the art

In den letzten Jahren wurden Halbleiterbauelemente wie MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor, entl. Metal-Oxide-Semiconductor Field Effect Transistor), insbesondere Leistungsbauelemente wie PowerMOSFETs, mit dramatisch verbesserten Eigenschaften entwickelt. So wurden deutliche Verbesserungen beispielsweise beim Widerstand im eingeschalteten Zustand RDSon sowie bei der Schaltgeschwindigkeit gemacht. Auf der einen Seite wurden durch diese Entwicklungen neue Anwendungsgebiete für PowerMOSFETs erschlossen, auf der anderen Seite treten bei den angesprochenen Leistungsbauelementen aber auch neue, durch die Beeinflussung anderer Bauteilparameter verursachte Probleme auf.In recent years, semiconductor devices such as MOSFETs (Metal Oxide Semiconductor Field Effect Transistor), particularly power devices such as PowerMOSFETs, have been developed with dramatically improved characteristics. Thus, significant improvements have been made, for example, in the resistance in the switched-on state R DSon and in the switching speed. On the one hand, these developments have opened up new application areas for PowerMOSFETs, but on the other hand, new problems arising from influencing other component parameters also arise in the case of the power components mentioned.

Beispielsweise zeigen moderne MOSFETs einen sogenannten „Secondary Breakdown Effect“, der nicht ausschließlich an die anliegende Spannung gekoppelt und somit von der bekannten Durchbruchspannung verschieden ist. Die folgenden Artikel geben einen Überblick über das Thema des „Secondary Breakdown“:

  • Thermal Instabilities in High Current Power MOS Devices: Experimental Evidence, Electrothermal Simulations and Analytical Modeling, P. Spirito, G. Breglio, V. d’Alessandro, N. Rinaldi. Proc. 23 rd International Conference on Microelectronics (MIEL2002), Vol 1, NIS, Yugoslavia, 12–15 May, 2002 .
  • Power MOSFET Thermal Instability Operation Characterization Support, John L. Shue and Henning W. Leidecker. NASA/TM-2010-216684 .
  • Are Trench FETs Too Fragile for Linear Applications?, Jeffrey A. Ely, Delphi. Power Electronics Technology, Jan 2004, pp. 14–24 .
For example, modern MOSFETs exhibit a so-called secondary breakdown effect, which is not exclusively coupled to the applied voltage and thus different from the known breakdown voltage. The following articles give an overview of the topic of "Secondary Breakdown":
  • Thermal Instabilities in High Current Power MOS Devices: Experimental Evidence, Electrothermal Simulation and Analytical Modeling, P. Spirito, G. Breglio, V. d'Alessandro, N. Rinaldi. Proc. 23rd International Conference on Microelectronics (MIEL2002), Vol 1, NIS, Yugoslavia, 12-15 May, 2002 ,
  • Power MOSFET Thermal Instability Operation Characterization Support, John L. Shue and Henning W. Leidecker. NASA / TM-2010-216684 ,
  • Are Trench FET's Too Fragile for Linear Applications ?, Jeffrey A. Ely, Delphi. Power Electronics Technology, Jan 2004, pp. 14-24 ,

Der Secondary Breakdown ist ein thermisch verursachter Effekt, der unabhängig von der verwendeten Halbleitertechnik auftreten kann, wenn Wärme mit einer Rate generiert wird, die die maximal mögliche Dissipationsrate übersteigt. Dies lässt sich durch das sogenannte „Spiritokriterium“ ausdrücken. Die Bedingung für den Secondary Breakdown ist erfüllt, wenn gilt:

Figure DE102015220265A1_0002
The secondary breakdown is a thermally induced effect that can occur regardless of the semiconductor technique used when heat is generated at a rate exceeding the maximum dissipation rate. This can be expressed by the so-called "spirit criterion". The condition for the secondary breakdown is met if:
Figure DE102015220265A1_0002

Dabei sind Zth(t) der von der Zeit abhängige Wärmewiderstand, PG und PD die Wärmeerzeugungs- beziehungsweise Dissipationsraten, T die Temperatur und VDS die Spannung zwischen Source und Drain des Bauelements. Die Temperaturabhängigkeit des Stroms ID lässt sich wie folgt beschreiben:

Figure DE102015220265A1_0003
beschreibt dabei das Verhalten des Stroms bei einer Temperaturänderung. Wenn αT positiv ist, so steigt der Strom bei einer Erhöhung der Temperatur an, was einen selbstverstärkenden Effekt hat, da ein größerer Strom zu mehr Verlustleistung und somit zu mehr Abwärme führt, was wiederum eine weitere Temperaturerhöhung des Bauelements zur Folge hat. Where Z th (t) is the time-dependent thermal resistance, P G and P D are the heat generation or dissipation rates, T is the temperature and V DS is the voltage between the source and drain of the device. The temperature dependence of the current I D can be described as follows:
Figure DE102015220265A1_0003
describes the behavior of the current at a temperature change. When α T is positive, the current increases with an increase in temperature, which has a self-boosting effect, because a larger current leads to more power dissipation and thus more waste heat, which in turn results in a further increase in the temperature of the device.

1 zeigt ein Diagramm, in dem für ein beispielhaftes Halbleiterbauelement aus dem Stand der Technik der Strom ID in Abhängigkeit von der Spannung VGS für zwei verschiedene Temperaturen TLow und THi eingezeichnet ist. Der Punkt, an dem sich beide Kurven schneiden, ist der sogenannte „Zero Temperature Coefficient Point“ ZTC. An diesem Punkt hat der resultierende Strom ID keine Abhängigkeit von der Temperatur. 1 shows a diagram in which, for an exemplary semiconductor device of the prior art, the current I D as a function of the voltage V GS for two different temperatures T Low and T Hi is drawn. The point at which both curves intersect is the so-called Zero Temperature Coefficient Point ZTC. At this point, the resulting current I D has no dependence on the temperature.

Es ist weiterhin in 1 zu erkennen, dass für die niedrigere Temperatur bereits bei einer niedrigeren Spannung ein Strom zu fließen beginnt, der Strom mit steigender Spannung aber weniger stark steigt, als bei der höheren Temperatur. Bei einer Temperatur unterhalb des ZTC führt eine angelegte Spannung also zu einer größeren Stromstärke, als bei einer Temperatur oberhalb des ZTC. Umgekehrt führt an einem Punkt in 1 links des ZTC eine Erhöhung der Temperatur zu einer höheren Stromstärke, wohingegen an einem rechts des ZTC gelegenen Punkt eine Erhöhung der Temperatur zu einer Abnahme der Stromstärke führt. Es ist also wünschenswert, ein Halbleiterbauteil im Bereich rechts des ZTC zu betreiben, damit keine selbstverstärkenden Effekte auftreten können, die zu einem „Hot Spot“ führen würden.It is still in 1 It can be seen that for the lower temperature, even at a lower voltage, a current begins to flow, but the current increases less with increasing voltage than at the higher temperature. Thus, at a temperature below the ZTC, an applied voltage will result in a higher current than at a temperature above the ZTC. Conversely, at one point leads to 1 on the left side of the ZTC an increase in temperature to a higher current level, whereas at a point to the right of the ZTC an increase in temperature leads to a decrease of the current level. It is therefore desirable to operate a semiconductor device in the area to the right of the ZTC, so that no self-reinforcing effects can occur which would lead to a "hot spot".

Mit anderen Worten soll das Bauteil in einem Bereich betrieben werden, in dem αT negativ ist. Ein typischer Graph für die Abhängigkeit von αT von der Stromstärke bei einer Temperatur von 25 °C ist in 2 dargestellt. Im Betrieb als Schalter wird der kritische Bereich im Allgemeinen schnell durchlaufen, so dass hier keine Probleme auftauchen. In anderen Anwendungen, beispielsweise in Verstärkerschaltungen, kann das Bauteil aber im linearen Bereich betrieben werden. Wird hier über einen längeren Zeitraum in einem Bereich gearbeitet, in dem αT positiv ist, kann es zum angesprochenen Secondary Breakdown kommen.In other words, the component is to be operated in a range in which α T is negative. A typical graph for the dependence of α T on the current at a temperature of 25 ° C is in 2 shown. When operating as a switch, the critical area is generally traversed quickly, so there are no problems here. In other applications, for example, in amplifier circuits, but the component can be operated in the linear range. If you work here for a longer period of time in an area in which α T is positive, this can lead to the mentioned Secondary Breakdown.

Offenbarung der Erfindung Disclosure of the invention

Erfindungsgemäß wird ein Halbleiterbauelement zur Verfügung gestellt, welche seine Mehrzahl von Zellen aufweist, wobei jede der Zellen einen MOSFET umfasst. Es zeichnet sich dadurch aus, dass Zellen einer ersten Art jeweils einen MOSFET einer ersten Art mit einer ersten Thresholdspannung aufweisen, und dass Zellen einer zweiten Art jeweils einen MOSFET einer zweiten Art mit einer zweiten Thresholdspannung, die niedriger als die erste Thresholdspannung ist, aufweisen. Ein solches Halbleiterbauelement ist insbesondere zur Realisierung eines Steuergeräts für ein Fahrzeug geeignet.According to the invention, a semiconductor device is provided which has its plurality of cells, each of the cells comprising a MOSFET. It is distinguished by the fact that cells of a first type each have a MOSFET of a first type with a first threshold voltage, and that cells of a second type each have a MOSFET of a second type with a second threshold voltage which is lower than the first threshold voltage. Such a semiconductor component is particularly suitable for the realization of a control device for a vehicle.

Vorteile der ErfindungAdvantages of the invention

Vorteilhaft an dem erfindungsgemäßen Halbleiterbauelement ist es, dass bei einer durch die niedrige zweite Thresholdspannung Vth2 die Zellen zweiter Art bei niedriger Gatespannung den das Bauteil durchfließenden Strom auf sich konzentrieren, so dass sie im Regelfall schnell mit einer Stromdichte betrieben werden, die einem negativen Wert von αT zur Folge hat, so dass die Zellen zweiter Art schnell im sicheren Bereich betrieben werden. Bei einem weiteren Ansteigen der Gatespannung schalten auch die Zellen erster Art in den leitenden Zustand. Zu diesem Zeitpunkt ist die gesamte durch das Bauteil fließende Stromstärke aber im Regelfall schon so groß, dass auch die Zellen erster Art im sicheren Bereich betrieben werden. Es entstehen keine Hot Spots und es kommt nicht zum Secondary Breakdown.An advantage of the semiconductor device according to the invention is that at a low second threshold voltage V th2 the cells of the second type at low gate voltage, the current flowing through the component, so that they are usually operated quickly with a current density, which is a negative value of α T results, so that the cells of the second kind are operated quickly in the safe area. When the gate voltage increases further, the cells of the first type also switch to the conducting state. At this time, however, the total current flowing through the component is usually so great that even the cells of the first kind are operated in the safe area. There are no hot spots and no secondary breakdown.

Beim Betrieb im linearen Bereich sind alle Zellen aktiv und leiten Strom, so dass der resultierende Widerstand RDSon des erfindungsgemäßen Bauteils nur unwesentlich von dem Widerstand eines herkömmlichen Bauteils, in dem nur Zellen erster Art vorgesehen sind, abweicht.When operating in the linear range, all cells are active and conduct current, so that the resulting resistance R DSon of the component according to the invention differs only insignificantly from the resistance of a conventional component in which only cells of the first type are provided.

Weiterhin ist es vorteilhaft, dass in einem Zustand, in dem nur die Zellen zweiter Art aktiv sind, die effektive Transkonduktanz niedriger ist. Dies führt wiederum zu einer Verrundung der Wellenformen beim Schaltvorgang, was vorteilhaft für viele Anwendungen ist, bei denen es auf die elektromagnetische Verträglichkeit (EMV) ankommt, bei denen sich technische Geräte also nicht gegenseitig beeinflussen sollen.Furthermore, it is advantageous that in a state in which only the cells of the second kind are active, the effective transconductance is lower. This in turn leads to a rounding of the waveforms in the switching process, which is advantageous for many applications in which it depends on the electromagnetic compatibility (EMC), in which technical equipment should not affect each other.

In einer vorteilhaften Ausgestaltung der Erfindung ist vorgesehen, dass das Halbleiterbauelement eine größere Anzahl von Zellen erster Art als Zellen zweiter Art aufweist. Das Bauteil weist dann nur geringe konstruktive Unterschiede zu einem Bauteil mit nur einer Art von Zellen auf. Da die Zellen zweiter Art nur bei niedrigen Gatespannungen benötigt werden und die Zellen erster Art die Eigenschaften des Bauelements dominieren, ist eine relativ geringe Anzahl von Zellen zweiter Art im Regelfall ausreichend. Vorzugsweise sind nicht mehr als 25%, äußerst bevorzugt nicht mehr als 10% der Zellen des Halbleiterbauelements Zellen zweiter Art. In an advantageous embodiment of the invention, it is provided that the semiconductor component has a larger number of cells of the first type than cells of the second type. The component then has only slight structural differences to a component with only one type of cells. Since the cells of the second kind are required only at low gate voltages and the cells of the first type dominate the properties of the device, a relatively small number of cells of the second kind is generally sufficient. Preferably, not more than 25%, more preferably not more than 10%, of the cells of the semiconductor device are of the second type.

Es ist günstig, wenn die Zellen zweiter Art gleichmäßig über eine Fläche des Halbleiterbauelements verteilt sind. Hieran ist vorteilhaft, dass sich in jedem Betriebszustand eine homogene Temperaturverteilung über die Oberfläche des Halbleiterbauelements ergibt. Darunter, dass die Zellen zweiter Art gleichmäßig über die Fläche des Halbleiterbauelements verteilt sind, ist insbesondere zu verstehen, dass makroskopisch gesehen die Anordnung der Zellen erster Art und zweiter Art strukturlos ist. Hierunter wird insbesondere verstanden, dass das Verhältnis der Anzahl der Zellen erster Art zur Anzahl der Zellen zweiter Art in einem beliebigen Ausschnitt aus dem Halbleiter, der eine Mindestanzahl von Zellen umfasst, nur unwesentlich von dem auf das gesamte Halbleiterbauelement bezogenen Verhältnis der Anzahl der Zellen erster Art zur Anzahl der Zellen zweiter Art abweicht. Die Mindestzahl kann dabei beispielsweise 10, 100 oder 1000 betragen. Als unwesentliche Abweichung kann eine Abweichung von 20%, vorzugsweise von 10%, besonders bevorzugt von 5%, angesehen werden. Unter dem Begriff „Fläche des Halbleiterbauelements“ wird insbesondere die Ausdehnung des Halbleiterbauelements in der Substratebene, verstanden. Sie ist also ein Analogon zu der Oberfläche des Wafers, aus dem das Halbleiterbauelement hergestellt wurde.It is favorable if the cells of the second kind are distributed uniformly over an area of the semiconductor component. This is advantageous in that a homogeneous temperature distribution over the surface of the semiconductor component results in each operating state. The fact that the cells of the second kind are distributed uniformly over the surface of the semiconductor component means, in particular, that, macroscopically, the arrangement of the cells of the first type and the second type is structureless. This is understood to mean, in particular, that the ratio of the number of cells of the first type to the number of cells of the second type in an arbitrary section of the semiconductor, which comprises a minimum number of cells, only insignificantly from the relation of the number of cells first to the entire semiconductor component Type differs from the number of cells of the second kind. The minimum number can be for example 10, 100 or 1000. As an insignificant deviation, a deviation of 20%, preferably 10%, particularly preferably 5%, can be considered. The term "surface of the semiconductor component" is understood in particular to mean the extent of the semiconductor component in the substrate plane. It is thus an analog to the surface of the wafer from which the semiconductor device was made.

In einer Weiterbildung der Erfindung weist das Halbleiterbauelement Metazellen auf, in denen jeweils eine erste Anzahl erster Zellen und eine zweite Anzahl zweiter Zellen zusammengefasst sind, und die gleichmäßig über die Fläche des Halbleiterbauelements verteilt sind, wobei die Anordnung der ersten Zellen und der zweiten Zellen innerhalb der Metazellen eine Struktur aufweist. So kann eine Metazelle beispielsweise aus 3 mal 3 Zellen aufgebaut sein und demnach eine im Wesentlichen quadratische Grundstruktur aufweisen. Falls das Format einer einzelnen Zelle nicht quadratisch ist, weicht natürlich auch das Format der Metazelle entsprechend ab. Bei einer aus 9 Zellen bestehenden Metazelle kann, wenn die Zellen in einem 3 × 3-Raster angeordnet sind, beispielsweise die zentrale Zelle eine Zelle zweiter Art sein, wohingegen die restlichen Zellen Zellen erster Art sind. Identifiziert man die Zellen anhand ihrer x-Position und ihrer y-Position, so ist die zentrale Zelle diejenige, für die x = 2 und y = 2 gilt. Für alle anderen Kombinationen einer x-Koordinate mit einer y-Koordinate, die jeweils zwischen 1 und 3 liegen, liegt eine Zelle erster Art vor.In a development of the invention, the semiconductor component has metazelles, in each of which a first number of first cells and a second number of second cells are combined, and which are distributed uniformly over the surface of the semiconductor component, the arrangement of the first cells and the second cells within the metazelles has a structure. For example, a metazelle can be made up of 3 by 3 cells and thus have a substantially square basic structure. Of course, if the format of a single cell is not square, the format of the metazelle will differ accordingly. For example, with a cell cell consisting of 9 cells, if the cells are arranged in a 3 × 3 grid, for example, the central cell may be a second-type cell, whereas the remaining cells are first-order cells. If one identifies the cells by their x-position and their y-position, then the central cell is the one for which x = 2 and y = 2. For all other combinations of an x-coordinate with a y-coordinate, each lying between 1 and 3, there is a cell of the first kind.

Wenn beispielsweise eine Metazelle für ein Halbleiterbauelement, bei dem das Verhältnis von der Anzahl der Zellen erster Art zur Anzahl der Zellen zweiter Art 4:1 beträgt, konstruiert werden soll, so kann z.B. eine Metazelle mit 5 Zeilen und 5 Spalten kreiert werden. Eine mögliche Ausgestaltung wäre es dann, die Zellen zweiter Art bei den Koordinaten x = 1, y = 2; x = 2, y = 4; x = 3, y = 1; x = 4, y = 3 und x = 5, y = 5 anzuordnen. Innerhalb der Metazelle weist die Anordnung dann eine gewisse Struktur auf, über das gesamte Bauelement gesehen sind die Zellen zweiter Art aber nahezu gleichmäßig über die Fläche verteilt. Eine Metazelle mit 5 Zeilen und 5 Spalten, die an den Stellen x = 1, y = 1; x = 1, y = 2; x = 2, y = 1; x = 2, y = 2 und x = 3, y = 1 Zellen zweiter Ordnung aufweist, würde innerhalb der Metazelle eine noch weiter ausgeprägte Struktur aufweisen, dennoch wären makroskopisch aufgrund der großen Anzahl sich oft wiederholender Metazellen die Zellen zweiter Art gleichmäßig auf der Bauteiloberfläche verteilt. Die Metazellen bieten somit die Möglichkeit, makroskopisch zwar eine strukturlose Verteilung der zweiten Zellen zu erreichen, gleichzeitig die Anzahl von Wiederholungen einer einzelnen Struktur zu verringern.For example, if a metazel for a semiconductor device in which the ratio of the number of cells of the first kind to the number of Cells of the second kind is 4: 1, is to be constructed, so for example, a metazelle with 5 rows and 5 columns can be created. One possible embodiment would then be the cells of the second kind at the coordinates x = 1, y = 2; x = 2, y = 4; x = 3, y = 1; x = 4, y = 3 and x = 5, y = 5 to arrange. Within the metazelium, the arrangement then has a certain structure, but seen over the entire component, the cells of the second kind are distributed almost uniformly over the surface. A metazelle with 5 rows and 5 columns, which at the points x = 1, y = 1; x = 1, y = 2; x = 2, y = 1; x = 2, y = 2 and x = 3, y = 1 has second-order cells would have a more pronounced structure within the metazeles, yet macroscopically the cells of the second kind would be uniform on the component surface due to the large number of often repeated metazelles distributed. The metacells thus offer the possibility of achieving a structureless distribution of the second cells macroscopically, at the same time reducing the number of repeats of a single structure.

Gemäß einer bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass die MOSFETs jeweils eine Grabenstruktur aufweisen. MOSFETs mit Grabenstrukturen, so genannte Trench MOSFETs, dominieren inzwischen den Markt für Leistungshalbleiter, so dass die Kombination der Erfindung mit einem Trench-MOSFET beziehungsweise einem MOSFET mit Grabenstruktur besonders sinnvoll ist. Weiterhin sind MOSFETS mit Grabenstruktur relativ anfällig für den Secondary Breakdown Effekt, so dass eine Verwirklichung der Erfindung an einem Trench MOSFET besonders vorteilhaft ist. Aus dem Stand der Technik bekannte Trench-MOSFETs weisen grundsätzlich eine Streifenstruktur entlang der Gräben auf, wobei die Streifen nicht in einzelne Zellen unterteilt sind. Die Ausgestaltung eines Halbleiterbauelements mit Trench-MOSFETs mit einer Zellstruktur ist somit bisher aus dem Stand der Technik nicht bekannt.According to a preferred embodiment of the invention, it is provided that the MOSFETs each have a trench structure. Meanwhile, MOSFETs with trench MOSFETs dominate the market for power semiconductors, so that the combination of the invention with a trench MOSFET or a trench MOSFET is particularly useful. Furthermore, trench MOSFETs are relatively susceptible to the secondary breakdown effect, so that realization of the invention on a trench MOSFET is particularly advantageous. Trench MOSFETs known from the prior art basically have a stripe structure along the trenches, the strips not being divided into individual cells. The design of a semiconductor device with trench MOSFETs having a cell structure is thus previously unknown from the prior art.

In einer bevorzugten Ausgestaltung der Erfindung sind die MOSFETs erster Art und die MOSFETs zweiter Art im Wesentlichen identisch aufgebaut und unterscheiden sich lediglich durch konstruktive Maßnahmen zur Beeinflussung der Thresholdspannung voneinander. Dies hat den Vorteil, dass bestehende Layouts und Produktionsprozesse weitgehend übernommen werden können. Es ist dann während der Produktion in der Regel lediglich ein weiterer Maskenschritt erforderlich, größere Änderungen am Design bestehender Halbleiterbauelemente müssen nicht vorgenommen werden, da die Thresholdspannung ein relativ einfach zu beeinflussender Parameter ist.In a preferred embodiment of the invention, the MOSFETs of the first type and the MOSFETs of the second type are constructed essentially identically and differ only by constructive measures for influencing the threshold voltage of each other. This has the advantage that existing layouts and production processes can be largely taken over. As a rule, only one further mask step is then required during production; major changes to the design of existing semiconductor components do not have to be made because the threshold voltage is a parameter which is relatively easy to influence.

Bevorzugt unterscheiden sich die MOSFETs erster Art von den MOSFETs zweiter Art lediglich durch eine Dicke eines Gateoxids. Auf diese Art lässt sich besonders einfach die Thresholdspannung des Transistors einstellen.Preferably, the MOSFETs of the first kind differ from the MOSFETs of the second type only by a thickness of a gate oxide. In this way, it is particularly easy to set the threshold voltage of the transistor.

In einer alternativen Ausführungsform unterscheiden sich die MOSFETs erster Art von den MOSFETs zweiter Art lediglich durch unterschiedliche Dotierungsprofile, beispielsweise im Body- oder Well-Bereich. Auch auf diese Art lässt sich die Thresholdspannung des Transistors einfach einstellen.In an alternative embodiment, the MOSFETs of the first kind differ from the MOSFETs of the second type only by different doping profiles, for example in the body or well region. Also in this way, the threshold voltage of the transistor can be easily adjusted.

Eine Weiterbildung der Erfindung sieht vor, dass das Halbleiterbauelement neben den Zellen erster Art und den Zellen zweiter Art eine oder mehrere weitere Arten von Zellen aufweist, deren MOSFET jeweils eine Thresholdspannung Vthn aufweist, die von der ersten Thresholdspannung Vth1 und von der zweiten Thresholdspannung Vth2 verschieden ist. Für bestimmte Anwendungen kann es sinnvoll sein, noch weitere Unterteilungen vorzunehmen. Wenn Zellen einer dritten Art oder einer vierten Art zusätzlich vorgesehen werden, lässt sich das Verhalten des Halbleiterbauelements für eine größere Art verschiedener Betriebszustände optimieren.A further development of the invention provides that the semiconductor component has, in addition to the cells of the first type and the cells of the second type, one or more further types of cells whose MOSFET each has a threshold voltage V thn , which is the first threshold voltage V th1 and the second threshold voltage V th2 is different. For certain applications, it may be useful to make even more subdivisions. If cells of a third type or a fourth type are additionally provided, the behavior of the semiconductor device can be optimized for a larger type of different operating states.

Eine vorteilhafte Ausführungsform sieht vor, dass die Zellen außer dem jeweiligen MOSFET keine weiteren Elemente umfassen. Es wird so ein konstruktiv besonders einfaches Bauteil erhalten.An advantageous embodiment provides that the cells except for the respective MOSFET comprise no further elements. It is thus obtained a structurally particularly simple component.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.Advantageous developments of the invention are specified in the subclaims and described in the description.

Zeichnungendrawings

Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:Embodiments of the invention will be explained in more detail with reference to the drawings and the description below. Show it:

1 ein Strom-Spannungs-Diagramm eines aus dem Stand der Technik bekannten Halbleiterbauelements für verschiedene Temperaturen, 1 a current-voltage diagram of a known from the prior art semiconductor device for different temperatures,

2 einen Graph zur Abhängigkeit von αT von der Stromstärke für ein aus dem Stand der Technik bekanntes Halbleiterbauelement, 2 a graph for the dependence of α T of the current for a known from the prior art semiconductor device,

3 einen Ausschnitt eines erfindungsgemäßen Halbleiterbauelements, 3 a detail of a semiconductor device according to the invention,

4 ein weiterer Ausschnitt eines erfindungsgemäßen Halbleiterbauelements, 4 a further section of a semiconductor component according to the invention,

5 eine Darstellung einer möglichen Verschaltung der MOSFETs erster Art mit den MOSFETs zweiter Art, 5 a representation of a possible interconnection of the MOSFETs of the first kind with the MOSFETs of the second kind,

6 aus dem Stand der Technik bekannte Art von MOSFETs mit Grabenstruktur, 6 Prior Art Known Trench MOSFETs;

7 weitere aus dem Stand der Technik bekannte Art von MOSFETs mit Grabenstruktur, und 7 other known from the prior art type of trench MOSFETs, and

8 weitere aus dem Stand der Technik bekannte Art von MOSFETs mit Grabenstruktur. 8th other known from the prior art type of trench MOSFETs.

Ausführungsformen der ErfindungEmbodiments of the invention

Die 3 und 4 zeigen Ausschnitte in Draufsicht verschiedener Ausführungsformen eines erfindungsgemäßen Halbleiterbauelements 10. In 3a ist zu erkennen, dass in dem gezeigten Ausschnitt eine sich wiederholende Struktur vorliegt. Jeder Quadrant der Figur ist mit den anderen drei Quadranten strukturell identisch. In jedem Quadranten sind Zellen erster Art 12 und Zellen zweiter Art 14 angeordnet. Die dargestellten Flächen können dabei von einer Vielzahl von Zellen erster Art 12 beziehungsweise Zellen zweiter Art 14 gebildet werden. Wichtig ist, dass sich die Strukturen in nicht zu kleinem Abstand wiederholen, damit sich eine makroskopisch gesehen gleichmäßige Verteilung der Zellen zweiter Art 14 über die Chipoberfläche ergibt. Es ist weiterhin zu erkennen, dass die Zellen zweiter Art 14 eine kleinere Fläche einnehmen, als die Zellen erster Art 12. Ihre Anzahl ist somit auch geringer als die Anzahl der Zellen erster Art 12. The 3 and 4 show sections in plan view of various embodiments of a semiconductor device according to the invention 10 , In 3a It can be seen that there is a repetitive structure in the section shown. Each quadrant of the figure is structurally identical to the other three quadrants. In each quadrant are cells of the first kind 12 and cells of the second kind 14 arranged. The surfaces shown can be of a variety of cells of the first kind 12 or cells of the second kind 14 be formed. It is important that the structures repeat themselves in not too small distance, so that a macroscopically uniform distribution of the cells of the second kind 14 over the chip surface results. It can also be seen that the cells of the second kind 14 occupy a smaller area than the cells of the first kind 12 , Their number is therefore also less than the number of cells of the first kind 12 ,

4 zeigt eine alternative Ausführungsform eines erfindungsgemäßen Halbleiterbauelements 10. Auch hier sind Zellen erster Art 12 und Zellen zweiter Art 14 gezeigt, allerdings in einer von 3a abweichenden Anordnung. Die in jedem Quadranten rechts unten angeordneten Zellen zweiter Ordnung 14 nehmen etwa 25% der Fläche des gesamten Halbleiterbauteils 10 ein. Die einzelnen Metazellen 18 sind rechteckig. Andere Strukturierungen, wie beispielsweise streifenförmige Strukturierungen oder Rechtecke mit unterschiedlichen Aspektverhältnissen, sind ebenso möglich. 4 shows an alternative embodiment of a semiconductor device according to the invention 10 , Again, there are cells of the first kind 12 and cells of the second kind 14 shown, but in one of 3a deviating arrangement. The second-order cells arranged in each quadrant on the bottom right 14 take up about 25% of the area of the entire semiconductor device 10 one. The individual metacells 18 are rectangular. Other textures, such as stripe-shaped textures or rectangles with different aspect ratios, are also possible.

Die gesamte in 4 gezeigte Darstellung kann als Darstellung einer Metazelle 16 angesehen werden. Sowohl in x-Richtung als auch in y-Richtung wiederholen sich diese Metazellen viele Male, so dass insgesamt die verschiedenen Zellarten homogen über die Bauteiloberfläche verteilt sind, obwohl innerhalb der Metazellen eine Struktur mit ungleichmäßiger Verteilung vorliegt. Ebenso kann auch lediglich ein einzelner Quadrant als Metazelle 18 angesehen werden. Auch diese Struktur wiederholt sich offensichtlich im Verlauf der Fläche des Halbleiterbauelements 10.The entire in 4 illustration shown as a representation of a metazelle 16 be considered. Both in the x-direction and in the y-direction, these metacells are repeated many times, so that overall the various cell types are homogeneously distributed over the component surface, although there is a structure with uneven distribution within the metacells. Similarly, only a single quadrant as a metazelle 18 be considered. This structure is obviously repeated in the course of the surface of the semiconductor device 10 ,

5 zeigt eine Möglichkeit zur Verschaltung der MOSFETs erster Art 20 und der MOSFETs zweiter Art 22. Beide Arten von MOSFETs weisen einen gemeinsamen Sourceanschluss 24, einen gemeinsamen Gateanschluss 26 und einen gemeinsamen Drainanschluss 28 auf und sind somit in einer Parallelschaltung verschaltet. 5 shows a possibility for interconnecting the MOSFETs of the first kind 20 and the MOSFETs of the second kind 22 , Both types of MOSFETs share a common source 24 , a common gate connection 26 and a common drain 28 on and are thus interconnected in a parallel connection.

Die 6 bis 8 zeigen unterschiedliche Arten von aus dem Stand der Technik bekannten MOSFETs mit Grabenstruktur, die für die Umsetzung der Erfindung geeignet sind. 6 zeigt einen MOSFET mit einem n– dotiertem Substrat 30, einer darauf aufgewachsenen n-Epitaxieschicht 32, einen Graben 34 mit einer Gateelektrode 36 und einem Gateoxid 37, ein P-Well-Gebiet 38, einem n+ dotierten Sourcebereich 40 und einer Sourceelektrode 42.The 6 to 8th show different types of trench MOSFETs known in the art which are suitable for the practice of the invention. 6 shows a MOSFET with an n-doped substrate 30 a n-epitaxial layer grown on it 32 a ditch 34 with a gate electrode 36 and a gate oxide 37 , a P-well area 38 , an n + doped source region 40 and a source electrode 42 ,

7 unterscheidet sich von 6 lediglich durch eine dickere Schicht Gateoxid 37 unterhalb der Gateelektrode 36. 7 differs from 6 only by a thicker layer of gate oxide 37 below the gate electrode 36 ,

In 8 ist im Graben 34 zusätzlich noch eine Shieldelektrode 44 unterhalb der Gateelektrode 36 angeordnet.In 8th is in the ditch 34 additionally a shield electrode 44 below the gate electrode 36 arranged.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte Nicht-PatentliteraturCited non-patent literature

  • Thermal Instabilities in High Current Power MOS Devices: Experimental Evidence, Electrothermal Simulations and Analytical Modeling, P. Spirito, G. Breglio, V. d’Alessandro, N. Rinaldi. Proc. 23 rd International Conference on Microelectronics (MIEL2002), Vol 1, NIS, Yugoslavia, 12–15 May, 2002 [0003] Thermal Instabilities in High Current Power MOS Devices: Experimental Evidence, Electrothermal Simulation and Analytical Modeling, P. Spirito, G. Breglio, V. d'Alessandro, N. Rinaldi. Proc. 23rd International Conference on Microelectronics (MIEL2002), Vol 1, NIS, Yugoslavia, 12-15 May, 2002 [0003]
  • Power MOSFET Thermal Instability Operation Characterization Support, John L. Shue and Henning W. Leidecker. NASA/TM-2010-216684 [0003] Power MOSFET Thermal Instability Operation Characterization Support, John L. Shue and Henning W. Leidecker. NASA / TM-2010-216684 [0003]
  • Are Trench FETs Too Fragile for Linear Applications?, Jeffrey A. Ely, Delphi. Power Electronics Technology, Jan 2004, pp. 14–24 [0003] Are Trench FET's Too Fragile for Linear Applications ?, Jeffrey A. Ely, Delphi. Power Electronics Technology, Jan 2004, pp. 14-24 [0003]

Claims (11)

Halbleiterbauelement (10) mit einer Mehrzahl von Zellen (12, 14), wobei jede der Zellen einen MOSFET (20, 22) umfasst, dadurch gekennzeichnet, dass Zellen einer ersten Art (12) jeweils einen MOSFET einer ersten Art (20) mit einer ersten Thresholdspannung Vth1 aufweisen, und dass Zellen einer zweiten Art (14) jeweils einen MOSFET einer zweiten Art (22) mit einer zweiten Thresholdspannung Vth2, die niedriger als die erste Thresholdspannung Vth1 ist, aufweisen.Semiconductor device ( 10 ) with a plurality of cells ( 12 . 14 ), each of the cells being a MOSFET ( 20 . 22 ), characterized in that cells of a first type ( 12 ) each have a MOSFET of a first type ( 20 ) having a first threshold voltage V th1 , and that cells of a second type ( 14 ) each have a MOSFET of a second type ( 22 ) having a second threshold voltage V th2 which is lower than the first threshold voltage V th1 . Halbleiterbauelement(10) nach Anspruch 1, wobei das Halbleiterbauelement (10) eine größere Anzahl von Zellen erster Art (12) als Zellen zweiter Art (14) aufweist.Semiconductor device ( 10 ) according to claim 1, wherein the semiconductor device ( 10 ) a larger number of cells of the first kind ( 12 ) as cells of the second kind ( 14 ) having. Halbleiterbauelement(10) nach Anspruch 1 oder 2, wobei die Zellen zweiter Art (14) gleichmäßig über eine Fläche des Halbleiterbauelements (10) verteilt sind.Semiconductor device ( 10 ) according to claim 1 or 2, wherein the cells of the second kind ( 14 ) evenly over a surface of the semiconductor device ( 10 ) are distributed. Halbleiterbauelement(10) nach einem der vorstehenden Ansprüche, wobei das Halbeiterbauelement (10) Metazellen (16, 18) aufweist, in denen jeweils eine erste Anzahl Zellen erster Art(12) und eine zweite Anzahl Zellen zweiter Art (14) zusammengefasst sind, und die gleichmäßig über die Fläche des Halbleiterbauelements (10) verteilt sind, wobei die Anordnung der Zellen erster Art (12) und der Zellen zweiter Art (14) innerhalb der Metazellen (16, 18) eine Struktur aufweist.Semiconductor device ( 10 ) according to any one of the preceding claims, wherein the semiconductor device ( 10 ) Metacells ( 16 . 18 ), in each of which a first number of cells of the first type ( 12 ) and a second number of cells of the second kind ( 14 ) and uniformly across the surface of the semiconductor device ( 10 ), the arrangement of the cells of the first kind ( 12 ) and the cells of the second kind ( 14 ) within the metacells ( 16 . 18 ) has a structure. Halbleiterbauelement(10) nach einem der vorstehenden Ansprüche, wobei die MOSFETs (20, 22) jeweils eine Grabenstruktur aufweisen.Semiconductor device ( 10 ) according to one of the preceding claims, wherein the MOSFETs ( 20 . 22 ) each have a trench structure. Halbleiterbauelement(10) nach einem der vorstehenden Ansprüche, wobei die MOSFETs erster Art (20) und die MOSFETs zweiter Art (22) im Wesentlichen identisch aufgebaut sind und sich lediglich durch konstruktive Maßnahmen zur Beeinflussung der Thresholdspannung Vth voneinander unterscheiden.Semiconductor device ( 10 ) according to one of the preceding claims, wherein the MOSFETs of the first type ( 20 ) and the MOSFETs of the second kind ( 22 ) are constructed substantially identical and differ only by constructive measures for influencing the threshold voltage V th . Halbleiterbauelement(10) nach Anspruch 6, wobei die MOSFETs erster Art (20) sich von den MOSFETs zweiter Art (22) lediglich durch eine Dicke eines Gateoxids (37) unterscheiden.Semiconductor device ( 10 ) according to claim 6, wherein the MOSFETs of the first type ( 20 ) differs from the MOSFETs of the second kind ( 22 ) only by a thickness of a gate oxide ( 37 ). Halbleiterbauelement nach Anspruch 6, wobei die MOSFETs erster Art (20) sich von den MOSFETs zweiter Art (22) lediglich durch unterschiedliche Dotierungsprofile unterscheiden.Semiconductor component according to Claim 6, in which the MOSFETs of the first type ( 20 ) differs from the MOSFETs of the second kind ( 22 ) differ only by different doping profiles. Halbleiterbauelement(10) nach einem der vorstehenden Ansprüche, wobei das Halbleiterbauelement (10) neben den Zellen erster Art (12) und den Zellen zweiter Art (14) eine oder mehrere weitere Arten von Zellen aufweist, deren MOSFET jeweils eine Thresholdspannung Vthn aufweist, die von der ersten Thresholdspannung Vth1 und von der zweiten Thresholdspannung Vth2 verschieden ist.Semiconductor device ( 10 ) according to one of the preceding claims, wherein the semiconductor component ( 10 ) next to the cells of the first kind ( 12 ) and the cells of the second kind ( 14 ) has one or more other types of cells, the MOSFET of which in each case has a threshold voltage V thn which is different from the first threshold voltage V th1 and from the second threshold voltage V th2 . Halbleiterbauelement (10) nach einem der vorstehenden Ansprüche, wobei die Zellen (12, 14) außer dem jeweiligen MOSFET (20, 22) keine weiteren Elemente umfassen.Semiconductor device ( 10 ) according to any one of the preceding claims, wherein the cells ( 12 . 14 ) except the respective MOSFET ( 20 . 22 ) comprise no further elements. Steuergerät für ein Fahrzeug, umfassend zumindest ein Halbleiterbauelement (10) nach einem der vorstehenden Ansprüche.Control device for a vehicle, comprising at least one semiconductor component ( 10 ) according to any one of the preceding claims.
DE102015220265.8A 2015-10-19 2015-10-19 Semiconductor device having a plurality of cells and control device for a vehicle Pending DE102015220265A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015220265.8A DE102015220265A1 (en) 2015-10-19 2015-10-19 Semiconductor device having a plurality of cells and control device for a vehicle
PCT/EP2016/070327 WO2017067694A1 (en) 2015-10-19 2016-08-29 Semiconductor component having a plurality of cells and control unit for a vehicle
TW105133418A TWI746469B (en) 2015-10-19 2016-10-17 Semiconductor component with a plurality of cells and controlling device for a vehicle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015220265.8A DE102015220265A1 (en) 2015-10-19 2015-10-19 Semiconductor device having a plurality of cells and control device for a vehicle

Publications (1)

Publication Number Publication Date
DE102015220265A1 true DE102015220265A1 (en) 2017-04-20

Family

ID=56889050

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015220265.8A Pending DE102015220265A1 (en) 2015-10-19 2015-10-19 Semiconductor device having a plurality of cells and control device for a vehicle

Country Status (3)

Country Link
DE (1) DE102015220265A1 (en)
TW (1) TWI746469B (en)
WO (1) WO2017067694A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3090132U (en) * 2002-05-21 2002-11-29 船井電機株式会社 MOS transistor and switching power supply
JP2005217332A (en) * 2004-01-30 2005-08-11 Nec Electronics Corp Semiconductor device
US8614478B2 (en) * 2010-07-26 2013-12-24 Infineon Technologies Austria Ag Method for protecting a semiconductor device against degradation, a semiconductor device protected against hot charge carriers and a manufacturing method therefor
JP2014132600A (en) * 2011-04-12 2014-07-17 Renesas Electronics Corp Semiconductor device
US10418899B2 (en) * 2014-04-14 2019-09-17 Alpha And Omega Semiconductor Incorporated MOSFET switch circuit for slow switching application

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Are Trench FETs Too Fragile for Linear Applications?, Jeffrey A. Ely, Delphi. Power Electronics Technology, Jan 2004, pp. 14–24
Power MOSFET Thermal Instability Operation Characterization Support, John L. Shue and Henning W. Leidecker. NASA/TM-2010-216684
Thermal Instabilities in High Current Power MOS Devices: Experimental Evidence, Electrothermal Simulations and Analytical Modeling, P. Spirito, G. Breglio, V. d’Alessandro, N. Rinaldi. Proc. 23 rd International Conference on Microelectronics (MIEL2002), Vol 1, NIS, Yugoslavia, 12–15 May, 2002

Also Published As

Publication number Publication date
TWI746469B (en) 2021-11-21
WO2017067694A1 (en) 2017-04-27
TW201725720A (en) 2017-07-16

Similar Documents

Publication Publication Date Title
DE102015204636B4 (en) Semiconductor device and method for its production
DE19620021B4 (en) Semiconductor device of the trench type
DE112014000679B4 (en) Insulating layer silicon carbide semiconductor device and process for its production
DE102008047998B4 (en) Semiconductor device with structured current spreading region and method for its production
DE112014006762B4 (en) Silicon carbide semiconductor device
DE102008000660A1 (en) Silicon carbide semiconductor device and method for its production
DE102011086500A1 (en) Silicon carbide semiconductor device and its manufacturing method
DE102012222439A1 (en) Semiconductor device and this power conversion equipment using
DE112016005210T5 (en) Silicon carbide semiconductor device and method for its production
DE102017114568B4 (en) POWER SEMICONDUCTOR DEVICE WITH DIFFERENT GATE CROSSINGS AND METHOD OF MANUFACTURING THEREOF
DE102009051745A1 (en) High-voltage transistor with multiple dielectric and manufacturing process
DE102012111503A1 (en) Power semiconductor component and method for its production
DE112013005341B4 (en) Semiconductor device and power conversion device with the same
DE102017121460A1 (en) Semiconductor device and method of making same
DE102018116843A1 (en) Self-locking III-nitride transistor with high electron mobility
DE112014001296T5 (en) Power semiconductor device and corresponding module
DE102017217234A1 (en) SEMICONDUCTOR DEVICE
DE102012211690A1 (en) power amplifier
DE102013215378A1 (en) Lateral high-voltage transistor and method for its production
DE10252609B4 (en) Termination for a semiconductor device with MOS gate control with protection rings
DE112012005039T5 (en) Semiconductor device
DE102006002438A1 (en) Semiconductor device and method for its production
DE112016006503T5 (en) SEMICONDUCTOR CIRCUIT ELEMENT
DE102014005729A1 (en) Field Effect Transistor
DE102015220265A1 (en) Semiconductor device having a plurality of cells and control device for a vehicle

Legal Events

Date Code Title Description
R012 Request for examination validly filed