DE102014221147A1 - Module with at least one power semiconductor - Google Patents

Module with at least one power semiconductor Download PDF

Info

Publication number
DE102014221147A1
DE102014221147A1 DE102014221147.6A DE102014221147A DE102014221147A1 DE 102014221147 A1 DE102014221147 A1 DE 102014221147A1 DE 102014221147 A DE102014221147 A DE 102014221147A DE 102014221147 A1 DE102014221147 A1 DE 102014221147A1
Authority
DE
Germany
Prior art keywords
layer
carrier substrate
contact
power semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102014221147.6A
Other languages
German (de)
Inventor
Michael Guenther
Daniel Wolde-Giorgis
Erik Sueske
Steffen ORSO
Tatiana Barsukova
Siegmar Schoser
Eckart Geinitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102014221147.6A priority Critical patent/DE102014221147A1/en
Publication of DE102014221147A1 publication Critical patent/DE102014221147A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Modul (1) mit mindestens einem Leistungshalbleiter (10), wobei an einer ersten Oberfläche einer ersten Seite des mindestens einen Leistungshalbleiters (10) ein erster Kontakt (11) und ein zweiter Kontakt (12) angeordnet sind, mit einem Kontaktierungssubstrat (13), das elektrische Zuleitungen aufweist, mit einem ersten Trägersubstrat (14) und einem ersten Kühlkörper (15), wobei das erste Trägersubstrat (14) dreischichtig ist, wobei eine erste Schicht geometrisch unterhalb einer zweiten Schicht angeordnet ist und die zweite Schicht geometrisch unterhalb einer dritten Schicht angeordnet ist, wobei die erste Schicht des ersten Trägersubstrats (14) das Kontaktierungssubstrat (14) bildet und die zweite Schicht des ersten Trägersubstrats (14) elektrisch isolierend ist, wobei der erste Kontakt (11) und der zweite Kontakt (12) des mindestens einen Leistungshalbleiters (10) mittels einer ersten metallischen Verbindung elektrisch mit dem Kontaktierungssubstrat (13) verbunden sind, wobei die dritte Schicht des ersten Trägersubstrats (14) mit dem ersten Kühlkörper (15) mittels einer zweiten metallischen Verbindung wärmeleitend verbunden ist.Module (1) having at least one power semiconductor (10), wherein a first contact (11) and a second contact (12) are arranged on a first surface of a first side of the at least one power semiconductor (10), with a contacting substrate (13), the electrical supply lines having a first carrier substrate (14) and a first heat sink (15), wherein the first carrier substrate (14) is three-layered, wherein a first layer is arranged geometrically below a second layer and the second layer geometrically below a third layer wherein the first layer of the first carrier substrate (14) forms the contacting substrate (14) and the second layer of the first carrier substrate (14) is electrically insulating, wherein the first contact (11) and the second contact (12) of the at least one Power semiconductor (10) by means of a first metallic compound electrically connected to the contacting substrate (13), wherein the di e third layer of the first carrier substrate (14) with the first heat sink (15) is thermally conductively connected by means of a second metallic compound.

Figure DE102014221147A1_0001
Figure DE102014221147A1_0001

Description

Stand der TechnikState of the art

Die Erfindung betrifft ein Modul mit mindestens einem Leistungshalbleiter dessen Kontakte mittels Sinterverbindungen mit Trägersubstraten elektrisch leitend verbunden sind. Des Weiteren betrifft die Erfindung ein Verfahren zur Herstellung eines Moduls mit mindestens einem Leistungshalbleiter.The invention relates to a module having at least one power semiconductor whose contacts are electrically conductively connected by means of sintered connections to carrier substrates. Furthermore, the invention relates to a method for producing a module with at least one power semiconductor.

Die unterseitige bzw. rückseitige Kontaktierung von Leistungshalbleitern mit Trägersubstraten erfolgt bei Leistungsmodulen, die keramische Schaltungsträger aufweisen, meistens mittels einer Lötverbindung. Die oberseitige Kontaktierung der Leistungshalbleiter erfolgt mit Hilfe der Bondtechnik.The underside or back side contacting of power semiconductors with carrier substrates takes place in the case of power modules which have ceramic circuit carriers, usually by means of a solder connection. The top-side contacting of the power semiconductors takes place with the aid of the bonding technique.

Nachteilig ist hierbei, dass die Wärmeabfuhr des Leistungshalbleiters aufgrund der Verwendung der Bondtechnik nur einseitig erfolgen kann. Des Weiteren werden Bonddrähte als Schwachstellen in der Konstruktion der Leistungsmodule angesehen, die die Leistungsdichte und Lebensdauer des Leistungsmoduls einschränken.The disadvantage here is that the heat dissipation of the power semiconductor can be done only on one side due to the use of bonding technology. Furthermore, bonding wires are considered weak points in the design of the power modules that limit the power density and lifetime of the power module.

Die Aufgabe der Erfindung besteht darin, die Leistungsdichte des Moduls zu erhöhen.The object of the invention is to increase the power density of the module.

Offenbarung der ErfindungDisclosure of the invention

Das erfindungsgemäße Modul weist mindestens einen Leistungshalbleiter, ein Kontaktierungssubstrat, ein erstes Trägersubstrat und einen ersten Kühlkörper auf. Das Kontaktierungssubstrat weist dabei elektrische Zuleitungen für die Kontaktierung des mindestens einen Leistungshalbleiters auf. Das erste Trägersubstrat ist dreischichtig. Es weist eine erste Schicht auf, die geometrisch unterhalb einer zweiten Schicht angeordnet ist. Die zweite Schicht ist wiederum geometrisch unterhalb einer dritten Schicht angeordnet. Die erste Schicht des ersten Trägersubstrats bildet das Kontaktierungssubstrat. Die zweite Schicht des ersten Trägersubstrats ist elektrisch isolierend. An einer ersten Oberfläche einer ersten Seite des mindestens einen Leistungshalbleiters sind ein erster Kontakt und ein zweiter Kontakt angeordnet. Der erste Kontakt und der zweite Kontakt des mindestens einen Leistungshalbleiters sind mittels einer ersten metallischen Verbindung elektrisch mit dem Kontaktierungssubstrat verbunden. Die dritte Schicht des ersten Trägersubstrats ist mit dem ersten Kühlkörper mittels einer zweiten metallischen Verbindung wärmeleitend verbunden. Der Vorteil ist hierbei, dass die Leistungsdichte des Leistungshalbleiters erhöht wird, da die Verlustwärme direkt vom Leistungshalbleiter weggeführt wird.The module according to the invention has at least one power semiconductor, a contacting substrate, a first carrier substrate and a first heat sink. The contacting substrate has electrical leads for contacting the at least one power semiconductor. The first carrier substrate is three-layered. It has a first layer, which is arranged geometrically below a second layer. The second layer is again arranged geometrically below a third layer. The first layer of the first carrier substrate forms the contacting substrate. The second layer of the first carrier substrate is electrically insulating. On a first surface of a first side of the at least one power semiconductor, a first contact and a second contact are arranged. The first contact and the second contact of the at least one power semiconductor are electrically connected to the contacting substrate by means of a first metallic connection. The third layer of the first carrier substrate is thermally conductively connected to the first heat sink by means of a second metallic compound. The advantage here is that the power density of the power semiconductor is increased because the heat loss is led away directly from the power semiconductor.

In einer vorteilhaften Weiterbildung weist das Modul ein zweites Trägersubstrat und einen zweiten Kühlkörper auf. Das zweite Trägersubstrat ist dreischichtig. Dabei ist eine erste Schicht geometrisch über einer zweiten Schicht angeordnet. Die zweite Schicht ist wiedrum geometrisch über einer dritten Schicht angeordnet. Die zweite Schicht des zweiten Trägersubstrats ist elektrisch isolierend. An einer zweiten Oberfläche einer zweiten Seite des mindestens einen Leistungshalbleiters ist ein dritter Kontakt angeordnet. Die zweite Seite des mindestens einen Leistungshalbleiters liegt der ersten Seite des mindestens einen Leistungshalbleiters gegenüber. Der dritte Kontakt ist mittels einer dritten metallischen Verbindung mit der ersten Schicht des zweiten Trägersubstrats verbunden. Die dritte Schicht des zweiten Trägersubstrats ist mit dem zweiten Kühlkörper mittels einer vierten metallischen Schicht wärmeleitend verbunden. Vorteilhaft ist hierbei, dass das Modul beidseitig entwärmt wird.In an advantageous development, the module has a second carrier substrate and a second heat sink. The second carrier substrate is three-layered. In this case, a first layer is arranged geometrically over a second layer. The second layer is, in turn, geometrically arranged over a third layer. The second layer of the second carrier substrate is electrically insulating. On a second surface of a second side of the at least one power semiconductor, a third contact is arranged. The second side of the at least one power semiconductor faces the first side of the at least one power semiconductor. The third contact is connected to the first layer of the second carrier substrate by means of a third metallic connection. The third layer of the second carrier substrate is thermally conductively connected to the second heat sink by means of a fourth metallic layer. The advantage here is that the module is cooled on both sides.

In einer weiteren vorteilhaften Ausgestaltung ist der mindestens eine Leistungshalbleiter ein NMOS-MOSFET. Der Vorteil ist hierbei, dass standardmäßige Bauelemente verwendet werden.In a further advantageous embodiment, the at least one power semiconductor is an NMOS MOSFET. The advantage here is that standard components are used.

In einer vorteilhaften Weiterbildung sind die erste, die zweite, die dritte und die vierte metallische Verbindung als Sinterverbindung oder als Lötverbindung ausgestaltet. Vorteilhaft ist hierbei, dass jeweils eine stoffschlüssige Verbindung vorliegt, die die elektrische Verbindung im Vergleich zur Bondtechnik erheblich verbessert und die wärmeleitende Verbindung im Vergleich zur Verwendung einer Wärmeleitpaste verbessert.In an advantageous development, the first, the second, the third and the fourth metallic connection are designed as a sintered connection or as a solder connection. It is advantageous in this case that in each case a cohesive connection is present, which significantly improves the electrical connection compared to the bonding technique and improves the heat-conductive connection in comparison to the use of a thermal compound.

In einer weiteren vorteilhaften Ausgestaltung ist das zweite Trägersubstrat als unsymmetrisches Insulated-Metal-Substrat ausgestaltet. Das bedeutet die erste Schicht des zweiten Trägersubstrats und die dritte Schicht des zweiten Trägersubstrats weisen eine unterschiedliche Schichtdicke auf, wobei beide Schichten metallisch sind. Der Vorteil ist hierbei, dass die Wärmespreizung am Leistungshalbleiter optimiert wird.In a further advantageous embodiment, the second carrier substrate is designed as an asymmetrical insulated metal substrate. This means that the first layer of the second carrier substrate and the third layer of the second carrier substrate have a different layer thickness, wherein both layers are metallic. The advantage here is that the heat spread on the power semiconductor is optimized.

In einer vorteilhaften Weiterbildung weist die erste Schicht des zweiten Trägersubstrats eine größere Schichtdicke auf als die dritte Schicht des zweiten Trägersubstrats. Vorteilhaft ist hierbei, dass bei einer Kontaktierung des dritten Kontakts mit der größeren Schichtdicke die Wärmespreizung am Leistungshalbleiter gegenüber einem symmetrischen Insulated-Metal-Substrat verbessert wird.In an advantageous development, the first layer of the second carrier substrate has a greater layer thickness than the third layer of the second carrier substrate. The advantage here is that when contacting the third contact with the larger layer thickness, the heat spread on the power semiconductor is improved compared to a symmetrical insulated metal substrate.

Das erfindungsgemäße Verfahren zur Herstellung eines Moduls weist die folgenden Schritte auf:

  • – Elektrisches Verbinden eines ersten Kontakts und eines zweiten Kontakts mindestens eines Leistungshalbleiters mit einer ersten Schicht eines ersten Trägersubstrats mittels einer ersten metallischen Verbindungsschicht, wobei das erste Trägersubstrat dreischichtig ist, wobei die erste Schicht des ersten Trägersubstrats ein Kontaktierungssubstrat ist, das die elektrischen Zuleitungen für den ersten Kontakt und den zweiten Kontakt bereitstellt, und
  • – Thermisches Verbinden einer dritten Schicht des ersten Trägersubstrats mit einem ersten Kühlkörper mittels einer zweiten metallischen Verbindungsschicht, wobei die dritte Schicht des ersten Trägersubstrats metallisch ist und eine größere Schichtdicke aufweist als die erste Schicht des ersten Trägersubstrats.
The method according to the invention for producing a module has the following steps:
  • Electrically connecting a first contact and a second contact of at least one power semiconductor to a first layer of a first carrier substrate by means of a first metallic interconnect layer, wherein the first carrier substrate is three-layered, wherein the first layer of the first carrier substrate is a bonding substrate, which provides the electrical leads for the first contact and the second contact, and
  • - Thermally connecting a third layer of the first carrier substrate to a first heat sink by means of a second metallic interconnect layer, wherein the third layer of the first carrier substrate is metallic and has a greater layer thickness than the first layer of the first carrier substrate.

Der Vorteil ist hierbei, dass anstatt der Bondtechnik eine Verbindungstechnik zum Einsatz kommt, die neben der elektrischen Kontaktierung auch eine gute wärmeleitende Kontaktierung herstellt.The advantage here is that instead of the bonding technique, a connection technique is used, which also produces a good heat-conducting contact in addition to the electrical contact.

In einer vorteilhaften Weiterbildung weist das Verfahren folgende weitere Schritte auf:

  • – Elektrisches Verbinden eines dritten Kontakts mit einer ersten Schicht des zweiten Trägersubstrats mittels einer dritten metallischen Verbindungsschicht, wobei das zweite Trägersubstrat dreischichtig ist, wobei eine erste Schicht über einer zweiten Schicht angeordnet ist und die zweite Schicht über der dritten Schicht angeordnet ist, wobei die zweite Schicht elektrisch isolierend ist, wobei die erste Schicht des zweiten Trägersubstrats metallisch ist und
  • – Thermisches Verbinden einer dritten Schicht des zweiten Trägersubstrats mit einem zweiten Kühlkörper, wobei die dritte Schicht des zweiten Trägersubstrats metallisch ist und eine geringere Schichtdicke aufweist als die erste Schicht des zweiten Trägersubstrats.
In an advantageous development, the method has the following further steps:
  • Electrically connecting a third contact to a first layer of the second carrier substrate by means of a third metal interconnection layer, wherein the second carrier substrate is three-layered, wherein a first layer is disposed over a second layer and the second layer is disposed over the third layer, wherein the second Is electrically insulating layer, wherein the first layer of the second carrier substrate is metallic and
  • Thermally bonding a third layer of the second carrier substrate to a second heat sink, wherein the third layer of the second carrier substrate is metallic and has a smaller layer thickness than the first layer of the second carrier substrate.

Vorteilhaft ist hierbei, dass sowohl zur elektischen Kontaktierung als auch zur wärmeleitenden Kontaktierung lediglich eine Verbindungstechnik verwendet wird. It is advantageous here that only a connection technique is used both for electrical contacting and for heat-conducting contacting.

Weitere Vorteile ergeben sich aud der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.Further advantages will become apparent from the following description of exemplary embodiments or from the dependent claims.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:The present invention will be explained below with reference to preferred embodiments and accompanying drawings. Show it:

1 ein erfindungsgemäßes Modul mit einem Leistungshalbleiter, und 1 a module according to the invention with a power semiconductor, and

2 ein erfindungsgemäßes Verfahren zum Herstellen eines Moduls mit einem Leistungshalbleiter. 2 an inventive method for producing a module with a power semiconductor.

1 zeigt ein Modul 1 mit einem Leistungshalbleiter 10, einem ersten Trägersubstrat 14, einem zweiten Trägersubstrat 17, einem ersten Kühlkörper 15 und einem zweiten Kühlkörper 18. Der Leistungshalbleiter 10 weist an einer ersten Oberfläche einer ersten Seite des Leistungshalbleiters einen ersten Kontakt 11 und einen zweiten Kontakt 12 auf. Der Leistungshalbleiter 10 weist an einer zweiten Oberfläche einer der ersten Seite gegenüberliegenden zweiten Seite einen dritten Kontakt 16 auf. Der erste Kontakt 11 und der zweite Kontakt 12 sind mittels einer Sinterverbindung oder einer Lötverbindung mit einem Kontaktierungssubstrat 13 elektrisch leitend verbunden. Das Kontaktierungssubstrat 13 fungiert als dynamische Wärmekapazität und weist elektrische Zuleitungen für die Kontaktierung auf. Außerdem bildet es eine erste Schicht des ersten Trägersubstrats 14. Das erste Trägersubstrat 14 ist dreischichtig, wobei eine zweite Schicht geometrisch über der ersten Schicht angeordnet ist und eine dritte Schicht geometrisch über der zweiten Schicht angeordnet ist. Die zweite bzw. mittlere Schicht des ersten Trägersubstrats 14 ist elektrisch isolierend. Die dritte Schicht des ersten Trägersubstrats 14 ist metallisch. Die dritte Schicht des ersten Trägersubstrats 14 ist mittels einer Sinterverbindung oder einer Lötverbindung mit dem ersten Kühlkörper 15 wärmeleitend verbunden. Der dritte Kontakt 16 ist mittels einer Sinterverbindung oder einer Lötverbindung mit dem zweiten Trägersubstrat 17 elektrisch leitend verbunden. Das zweite Trägersubstrat 17 ist dreischichtig. Es weist eine erste Schicht auf, die über einer zweiten Schicht angeordnet ist. Die zweite Schicht ist über einer dritten Schicht angeordnet. Die erste Schicht und die dritte Schicht des zweiten Trägersubstrats 17 sind metallisch und die zweite Schicht des zweiten Trägersubstrats 17 ist elektrisch isolierend. Die dritte Schicht des zweiten Trägersubstrats 17 ist mittels einer Sinterverbindung oder einer Lötverbindung mit dem zweiten Kühlkörper 18 wärmeleitend verbunden. 1 shows a module 1 with a power semiconductor 10 a first carrier substrate 14 , a second carrier substrate 17 , a first heat sink 15 and a second heat sink 18 , The power semiconductor 10 has a first contact on a first surface of a first side of the power semiconductor 11 and a second contact 12 on. The power semiconductor 10 has a third contact on a second surface of a second side opposite the first side 16 on. The first contact 11 and the second contact 12 are by means of a sintered connection or a solder connection with a contacting substrate 13 electrically connected. The contacting substrate 13 acts as a dynamic heat capacity and has electrical leads for contacting. In addition, it forms a first layer of the first carrier substrate 14 , The first carrier substrate 14 is three-layered, wherein a second layer is arranged geometrically over the first layer and a third layer is arranged geometrically over the second layer. The second or middle layer of the first carrier substrate 14 is electrically insulating. The third layer of the first carrier substrate 14 is metallic. The third layer of the first carrier substrate 14 is by means of a sintered connection or a solder joint with the first heat sink 15 thermally conductive connected. The third contact 16 is by means of a sintered connection or a solder joint with the second carrier substrate 17 electrically connected. The second carrier substrate 17 is three-layered. It has a first layer which is arranged over a second layer. The second layer is disposed over a third layer. The first layer and the third layer of the second carrier substrate 17 are metallic and the second layer of the second carrier substrate 17 is electrically insulating. The third layer of the second carrier substrate 17 is by means of a sintered connection or a solder joint with the second heat sink 18 thermally conductive connected.

Optional umfasst das Modul mehrere Leistungshalbleiter.Optionally, the module comprises a plurality of power semiconductors.

In einem weiteren Ausführungsbeispiel ist der Leistungshalbleiter ein NMOS-MOSFET. Der erste Kontakt 11 repräsentiert hierbei einen Gatekontakt des NMOS-MOSFETS. Der zweite Kontakt 12 repräsentiert einen Sourcekontakt des NMOS-MOSFETS, und der dritte Kontakt repräsentiert einen Drainkontakt des NMOS-MOSFETS.In another embodiment, the power semiconductor is an NMOS MOSFET. The first contact 11 in this case represents a gate contact of the NMOS MOSFET. The second contact 12 represents a source contact of the NMOS MOSFET, and the third contact represents a drain contact of the NMOS MOSFET.

In einem weiteren Ausführungsbeispiel ist das zweite Trägersubstrat 17 ein unsymmetrisches Insulated-Metal-Substrat. Das bedeutet, die erste Schicht und die dritte Schicht des zweiten Trägersubstrats 17 sind Metallschichten, deren Schichtdicke unterschiedlich ist. Die zweite Schicht ist elektrisch isolierend. Bei der Verbindung der größeren Schichtdicke mit dem dritten Kontakt des Leistungshalbleiters 10 wird die abgegebene Wärme des Leistungshalbleiters im zweiten Trägersubstrat gespreizt, bis die Wärmefront die elektrisch isolierende Schicht erreicht. Im weiteren Verlauf des zweiten Trägersubstrats wird der Wärmepfad durch die dünne metallische Schicht des zweiten Trägersubstrats und die metallische Anbindung an den zweiten Kühlkörper kurz gehalten, sodass die Wärmeabführung keine Verluste aufweist. In a further embodiment, the second carrier substrate 17 an unbalanced insulated metal substrate. That is, the first layer and the third layer of the second carrier substrate 17 are metal layers whose layer thickness is different. The second layer is electrically insulating. When connecting the larger layer thickness with the third contact of the power semiconductor 10 the emitted heat of the power semiconductor is spread in the second carrier substrate until the heat front reaches the electrically insulating layer. In the further course of the second carrier substrate, the heat path is kept short by the thin metallic layer of the second carrier substrate and the metallic connection to the second heat sink, so that the heat dissipation has no losses.

2 beschreibt ein Verfahren zur Herstellung eines Moduls mit einem Leistungshalbleiter. Das Verfahren startet mit einem Schritt 200 indem ein erster Kontakt und ein zweiter Kontakt des Leistungshalbleiters mit einer ersten Schicht eines ersten dreischichtigen Trägersubstrats mittels Sintern oder Löten elektrisch leitend verbunden wird. Die erste Schicht des ersten Trägersubstrats wird durch ein Kontaktierungssubstrat gebildet, das elektrische Zuleitungen für den ersten Kontakt und den zweiten Kontakt aufweist. In einem folgenden Schritt 210 wird eine dritte Schicht des ersten Trägersubstrats mittels Sintern oder Löten mit einem ersten Kühlkörper thermisch leitend verbunden. Die dritte Schicht des ersten Trägersubstrats ist metallisch und weist eine größere Schichtdicke auf als die erste Schicht des ersten Trägersubstrats. 2 describes a method for manufacturing a module with a power semiconductor. The procedure starts with a step 200 in that a first contact and a second contact of the power semiconductor are electrically conductively connected to a first layer of a first three-layer carrier substrate by means of sintering or soldering. The first layer of the first carrier substrate is formed by a contacting substrate, which has electrical leads for the first contact and the second contact. In a following step 210 a third layer of the first carrier substrate is thermally conductively connected by sintering or soldering to a first heat sink. The third layer of the first carrier substrate is metallic and has a greater layer thickness than the first layer of the first carrier substrate.

Optional wird in einem folgenden Schritt 220 ein dritter Kontakt mit einer ersten Schicht des zweiten Trägersubstrats mittels Sintern oder Löten elektrisch leitend verbunden. In einem folgenden optionalen Schritt 230 wird eine dritte Schicht des zweiten Trägersubstrats mit einem zweiten Kühlkörper mittels Sintern oder Löten thermisch leitend verbunden.Optionally, in a following step 220 a third contact is electrically conductively connected to a first layer of the second carrier substrate by means of sintering or soldering. In a following optional step 230 a third layer of the second carrier substrate is thermally conductively connected to a second heat sink by means of sintering or soldering.

Claims (8)

Modul (1) mit – mindestens einem Leistungshalbleiter (10), wobei an einer ersten Oberfläche einer ersten Seite des mindestens einen Leistungshalbleiters (10) ein erster Kontakt (11) und ein zweiter Kontakt (12) angeordnet sind, – mit einem Kontaktierungssubstrat (13), das elektrische Zuleitungen aufweist, – mit einem ersten Trägersubstrat (14) und einem ersten Kühlkörper (15), – wobei das erste Trägersubstrat (14) dreischichtig ist, wobei eine erste Schicht geometrisch unterhalb einer zweiten Schicht angeordnet ist und die zweite Schicht geometrisch unterhalb einer dritten Schicht angeordnet ist, wobei die erste Schicht des ersten Trägersubstrats (14) das Kontaktierungssubstrat (14) bildet und die zweite Schicht des ersten Trägersubstrats (14) elektrisch isolierend ist, – wobei der erste Kontakt (11) und der zweite Kontakt (12) des mindestens einen Leistungshalbleiters (10) mittels einer ersten metallischen Verbindung elektrisch mit dem Kontaktierungssubstrat (13) verbunden sind, – wobei die dritte Schicht des ersten Trägersubstrats (14) mit dem ersten Kühlkörper (15) mittels einer zweiten metallischen Verbindung wärmeleitend verbunden ist.Module ( 1 ) with - at least one power semiconductor ( 10 ), wherein on a first surface of a first side of the at least one power semiconductor ( 10 ) a first contact ( 11 ) and a second contact ( 12 ), - with a contacting substrate ( 13 ), which has electrical leads, - with a first carrier substrate ( 14 ) and a first heat sink ( 15 ), - wherein the first carrier substrate ( 14 ) is three-layered, wherein a first layer is arranged geometrically below a second layer and the second layer is arranged geometrically below a third layer, wherein the first layer of the first carrier substrate ( 14 ) the contacting substrate ( 14 ) and the second layer of the first carrier substrate ( 14 ) is electrically insulating, - wherein the first contact ( 11 ) and the second contact ( 12 ) of the at least one power semiconductor ( 10 ) is electrically connected to the contacting substrate by means of a first metallic compound ( 13 ), wherein the third layer of the first carrier substrate ( 14 ) with the first heat sink ( 15 ) is thermally conductively connected by means of a second metallic compound. Modul (1) nach Anspruch 1, dadurch gekennzeichnet, dass an einer zweiten Oberfläche einer zweiten Seite des mindestens einen Leistungshalbleiters (10) ein dritter Kontakt (16) angeordnet ist, wobei die zweite Seite des mindestens einen Leistungshalbleiters (10) der ersten Seite des mindestens einen Leistungshalbleiters (10) gegenüberliegt, – mit einem zweiten Trägersubstrat (17) und einem zweiten Kühlkörper (18), – wobei das zweite Trägersubstrat (17) dreischichtig ist, wobei eine erste Schicht über einer zweiten Schicht angeordnet ist und die zweite Schicht über einer dritten Schicht angeordnet ist, wobei die zweite Schicht elektrisch isolierend ist, – wobei der dritte Kontakt (16) mittels einer dritten metallischen Verbindung elektrisch mit der ersten Schicht des zweiten Trägersubstrats (17) verbunden ist, – wobei die dritte Schicht des zweiten Trägersubstrats (17) mit dem zweiten Kühlkörper (18) mittels einer vierten metallischen Verbindung wärmeleitend verbunden ist. Module ( 1 ) according to claim 1, characterized in that on a second surface of a second side of the at least one power semiconductor ( 10 ) a third contact ( 16 ), wherein the second side of the at least one power semiconductor ( 10 ) of the first side of the at least one power semiconductor ( 10 ), - with a second carrier substrate ( 17 ) and a second heat sink ( 18 ), - wherein the second carrier substrate ( 17 ) is three-layered, wherein a first layer is disposed over a second layer and the second layer is disposed over a third layer, wherein the second layer is electrically insulating, - wherein the third contact ( 16 ) by means of a third metallic compound electrically to the first layer of the second carrier substrate ( 17 ), - wherein the third layer of the second carrier substrate ( 17 ) with the second heat sink ( 18 ) is thermally conductively connected by means of a fourth metallic compound. Modul (1) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der mindestens eine Leistungshalbleiter (10) ein NMOS-MOSFET ist.Module ( 1 ) according to one of claims 1 or 2, characterized in that the at least one power semiconductor ( 10 ) is an NMOS MOSFET. Modul (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste bis vierte metallische Verbindung als Sinterverbindung oder Lötverbindung ausgestaltet ist. Module ( 1 ) according to one of the preceding claims, characterized in that the first to fourth metallic compound is designed as a sintered connection or solder connection. Modul (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das zweite Trägersubstrat (17) als unsymmetrisches Insulated-Metal-Substrat ausgestaltet ist.Module ( 1 ) according to one of the preceding claims, characterized in that the second carrier substrate ( 17 ) is designed as an asymmetrical insulated metal substrate. Modul (1) nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass die erste Schicht des zweiten Trägersubstrats (17) eine größere Schichtdicke aufweist als die dritte Schicht des zweiten Trägersubstrats (17).Module ( 1 ) according to one of claims 2 to 5, characterized in that the first layer of the second carrier substrate ( 17 ) has a greater layer thickness than the third layer of the second carrier substrate ( 17 ). Verfahren zur Herstellung eines Moduls (1) mit den Schritten: (200) – Elektrisches Verbinden eines ersten Kontakts (11) und eines zweiten Kontakts (12) mindestens eines Leistungshalbleiters (10) mit einer ersten Schicht eines ersten Trägersubstrats (14) mittels einer ersten metallischen Verbindungsschicht, wobei das erste Trägersubstrat (14) dreischichtig ist, wobei die erste Schicht des ersten Trägersubstrats (14) ein Kontaktierungssubstrat (13) ist, das die elektrischen Zuleitungen für den ersten Kontakt (11) und den zweiten Kontakt (12) bereitstellt, und (210) – Thermisches Verbinden einer dritten Schicht des ersten Trägersubstrats (14) mit einem ersten Kühlkörper (15) mittels einer zweiten metallischen Verbindungsschicht, wobei die dritte Schicht des ersten Trägersubstrats (14) metallisch ist und eine größere Schichtdicke aufweist als die erste Schicht des ersten Trägersubstrats (14).Method for producing a module ( 1 ) with the steps: ( 200 ) - electrically connecting a first contact ( 11 ) and a second contact ( 12 ) at least one power semiconductor ( 10 ) with a first layer of a first carrier substrate ( 14 ) by means of a first metallic compound layer, wherein the first carrier substrate ( 14 ) is three-layered, wherein the first layer of the first carrier substrate ( 14 ) a contacting substrate ( 13 ) is that the electric Supply lines for the first contact ( 11 ) and the second contact ( 12 ), and ( 210 ) - thermally bonding a third layer of the first carrier substrate ( 14 ) with a first heat sink ( 15 ) by means of a second metallic interconnect layer, wherein the third layer of the first carrier substrate ( 14 ) is metallic and has a greater layer thickness than the first layer of the first carrier substrate ( 14 ). Verfahren nach Anspruch 7 mit den weiteren Schritten: (220) – Elektrisches Verbinden eines dritten Kontakts (16) mit einer ersten Schicht des zweiten Trägersubstrats (17) mittels einer dritten metallischen Verbindungsschicht, wobei das zweite Trägersubstrat (17) dreischichtig ist, wobei eine erste Schicht über einer zweiten Schicht angeordnet ist und die zweite Schicht über der dritten Schicht angeordnet ist, wobei die zweite Schicht elektrisch isolierend ist, wobei die erste Schicht des zweiten Trägersubstrats (17) metallisch ist und (230) – Thermisches Verbinden einer dritten Schicht des zweiten Trägersubstrats (17) mit einem zweiten Kühlkörper (18), wobei die dritte Schicht des zweiten Trägersubstrats (17) metallisch ist und eine geringere Schichtdicke aufweist als die erste Schicht des zweiten Trägersubstrats (17).Method according to claim 7, comprising the further steps: ( 220 ) - electrically connecting a third contact ( 16 ) with a first layer of the second carrier substrate ( 17 ) by means of a third metallic compound layer, wherein the second carrier substrate ( 17 ) is three-layered, wherein a first layer is disposed over a second layer and the second layer is disposed over the third layer, wherein the second layer is electrically insulating, wherein the first layer of the second carrier substrate ( 17 ) is metallic and ( 230 ) - thermally bonding a third layer of the second carrier substrate ( 17 ) with a second heat sink ( 18 ), wherein the third layer of the second carrier substrate ( 17 ) is metallic and has a smaller layer thickness than the first layer of the second carrier substrate ( 17 ).
DE102014221147.6A 2014-10-17 2014-10-17 Module with at least one power semiconductor Ceased DE102014221147A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102014221147.6A DE102014221147A1 (en) 2014-10-17 2014-10-17 Module with at least one power semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014221147.6A DE102014221147A1 (en) 2014-10-17 2014-10-17 Module with at least one power semiconductor

Publications (1)

Publication Number Publication Date
DE102014221147A1 true DE102014221147A1 (en) 2016-04-21

Family

ID=55637896

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014221147.6A Ceased DE102014221147A1 (en) 2014-10-17 2014-10-17 Module with at least one power semiconductor

Country Status (1)

Country Link
DE (1) DE102014221147A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021209482A1 (en) 2021-08-30 2023-03-02 Robert Bosch Gesellschaft mit beschränkter Haftung Electronic module with at least one power semiconductor and method for its production
EP4187589A1 (en) * 2021-11-24 2023-05-31 SwissSEM Technologies AG Directly cooled power module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007034491A1 (en) * 2007-07-24 2009-02-05 Siemens Ag Module with electronic component between two substrates, in particular DCB ceramic substrates, its production and contacting
US20130015468A1 (en) * 2011-07-14 2013-01-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007034491A1 (en) * 2007-07-24 2009-02-05 Siemens Ag Module with electronic component between two substrates, in particular DCB ceramic substrates, its production and contacting
US20130015468A1 (en) * 2011-07-14 2013-01-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021209482A1 (en) 2021-08-30 2023-03-02 Robert Bosch Gesellschaft mit beschränkter Haftung Electronic module with at least one power semiconductor and method for its production
WO2023030789A1 (en) 2021-08-30 2023-03-09 Robert Bosch Gmbh Electronic module comprising at least one power semiconductor and method for producing same
EP4187589A1 (en) * 2021-11-24 2023-05-31 SwissSEM Technologies AG Directly cooled power module

Similar Documents

Publication Publication Date Title
DE10306643B4 (en) Arrangement in pressure contact with a power semiconductor module
DE102015110653A1 (en) Double sided cooling chip package and method of making same
DE112007000183T5 (en) High performance module with open frame assembly
DE112007001446T5 (en) Chip module for complete power train
DE102007006706A1 (en) Circuit arrangement with connecting device and manufacturing method thereof
EP3794641B1 (en) Heat extraction assembly for a semiconductor power module
DE102014115909B4 (en) Press-pack cell and method for operating a press-pack cell
DE102012206758B3 (en) Method for manufacturing substrate for power semiconductor component such as MOSFET of power semiconductor module, involves performing galvanic isolation of metal film on broad strip conductor
DE102013200526B4 (en) Power semiconductor module and method for producing a power semiconductor module
DE102017120747A1 (en) SMD housing with topside cooling
DE102013219780A1 (en) Power semiconductor module and method for producing a power semiconductor module
DE112015003327T5 (en) Edge connection package of integrated circuits for power systems
DE102016214607B4 (en) Electronic module and method for its manufacture
DE102014221147A1 (en) Module with at least one power semiconductor
EP2033219A1 (en) Power housing for semiconductor chips and the arrangement thereof for heat dissipation
DE102013204889A1 (en) Power module with at least one power component
AT515440B1 (en) Electrical component arrangement
DE102014221124A1 (en) Module with two power semiconductors
EP1429384A1 (en) Circuit for semiconductor devices and method for producing the same
DE102008026347B4 (en) Power electronic device with a substrate and a base body
DE102014221142A1 (en) Module with sintered connection
EP2054947A1 (en) Optoelectronic component
DE102012103191A1 (en) Method for electrically connecting e.g. capacitor with ceramic circuit carrier, involves providing surface mounted device component with surfaces, and connecting component terminals with strip conductors of circuit carrier by bonding wires
DE102014107271B4 (en) Semiconductor module
DE102017217406A1 (en) Component and method for its production

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final