DE102008026347B4 - Power electronic device with a substrate and a base body - Google Patents
Power electronic device with a substrate and a base body Download PDFInfo
- Publication number
- DE102008026347B4 DE102008026347B4 DE102008026347A DE102008026347A DE102008026347B4 DE 102008026347 B4 DE102008026347 B4 DE 102008026347B4 DE 102008026347 A DE102008026347 A DE 102008026347A DE 102008026347 A DE102008026347 A DE 102008026347A DE 102008026347 B4 DE102008026347 B4 DE 102008026347B4
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- electrically conductive
- edge
- power electronic
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Leistungselektronische Anordnung mit einem Substrat (4) und mit einem sich an eine zweite Hauptfläche (420) des Substrats (4) anschließenden und mit diesem verbundenen, ein Grundpotential aufweisenden Grundkörper (60) aus einem elektrisch leitenden Material, wobei auf einer ersten elektrisch isolierend ausgebildeten Hauptfläche (410) des Substrats (4) mindestens eine erste, ein hohes Potential gegenüber dem Grundkörper (60) aufweisende Leiterbahn (10) angeordnet ist, deren Außengrenze (102) von dem Außenrand (402) des Substrats (4) beabstandet ist und wobei in diesem Randbereich (430) zwischen der Außengrenze (102) der Leiterbahn (10) und dem Substratrand (402) mindestens ein erster und ein zweiter elektrisch leitender Bereich (20, 30) angeordnet sind, wobei die Anordnung zwischen dem zweiten leitenden Bereich (30) und dem Grundkörper (60) eine elektrisch leitende Verbindung (70) aufweist, wobei die elektrisch leitende Verbindung (70) zwischen dem zweiten leitenden Bereich (30) und dem Grundkörper (60) mittels einer Durchkontaktierung (76) durch den Isolierstoffkörper (40) des Substrats (4) ausgebildet...Power electronic assembly comprising a substrate (4) and a main body (60) of an electrically conductive material connected to and connected to a second main surface (420) of the substrate (4) and connected thereto, wherein on a first electrically insulating formed Main surface (410) of the substrate (4) at least a first, a high potential relative to the base body (60) having conductor track (10) is arranged, whose outer boundary (102) from the outer edge (402) of the substrate (4) is spaced apart and at least a first and a second electrically conductive region (20, 30) are arranged in this edge region (430) between the outer boundary (102) of the conductor track (10) and the substrate edge (402), the arrangement being arranged between the second conductive region (30 ) and the base body (60) has an electrically conductive connection (70), wherein the electrically conductive connection (70) between the second conductive region (3 0) and the base body (60) by means of a through-hole (76) formed by the insulating material (40) of the substrate (4) ...
Description
Die Erfindung beschreibt eine leistungselektronische Anordnung mit einem Substrat und einem Grundkörper, wie sie beispielhaft Teil eines Leistungshalbleitermoduls ist.The Invention describes a power electronic device having a Substrate and a body, as an example, part of a power semiconductor module.
Grundsätzlich bekannt
sind Leistungshalbleitermodule mit einem Grundkörper, der als Grundplatte des
Leistungshalbleitermoduls selbst oder als zusätzlicher Kühlkörper ausgebildet ist. Derartige
Leistungshalbleitermodule bieten gegenüber diskreten Leistungsschaltern
(z. B. Scheibenzellen, TO220) den großen Vorteil der inneren Isolierung
gegenüber einer
Wärmesenke,
hier beispielhaft dem Grundkörper.
Diese innere Isolierung wird gemäß dem Stand der
Technik beispielhaft durch den Einsatz von keramischen Substraten
erreicht, die eine hohe Durchschlagsfestigkeit mit einer großen Wärmeleitfähigkeit verbinden.
Sie erlauben den effizienten Aufbau von Leistungsschaltungen, da
sie neben der Basisisolierung, der Isolation zur Umgebung auch eine
Funktionsisolierung, die Isolierung verschiedener Bereiche gegeneinander
auf einer strukturierten und mit Bauelementen versehenen Fläche, bereitstellen.
Derartige Leistungshalbleitermodule, mit keramischen Substraten
sind beispielhaft aus der
All diesen Ausgestaltungen von Leistungshalbleitermodulen nach dem Stand der Technik ist gemeinsam die Verwendung eines keramischen Isolierstoffkörpers mit Leiterbahnen auf dessen erster und einer flächigen Metallkaschierung auf dessen zweiter Hauptfläche, hergestellt z. B. durch eine Spinellbindung zwischen Aluminiumoxid (Al2O3) und Kupferoxid nach dem ”Direct Copper Bonding”(DCB)-Verfahren oder durch ein Aktivlötverfahren ”Active Metal Brazing” (AMB).All these embodiments of power semiconductor modules according to the prior art, the use of a ceramic insulating material with interconnects on the first and a flat metal lamination on the second major surface, prepared z. Example by a spinel bond between alumina (Al 2 O 3 ) and copper oxide by the "Direct Copper Bonding" (DCB) method or by an active soldering method "Active Metal Brazing" (AMB).
Bei
allen bekannten Ausgestaltungen dieser Substrate dehnen sich die
Leiterbahnen nicht bis an den Rand des Substrats aus, wodurch dort
ein elektrisch nicht leitender Bereich ausgebildet wird. Typischerweise
reicht auch die flächige
Metallkaschierung auf der zweiten Hauptfläche des Isolierstoffkörpers nicht
an den somit durch diesen gebildeten Rand des Substrats heran. Durch
diese Anordnung ergibt sich eine bis zu gewissen Spannungsgrenzen ausreichende
Durchschlagsfestigkeit der Anordnung aus Substrat, hierauf angeordneten
Leiterbahn und einem typischerweise auf Grundpotential liegendem Grundkörper. Es
ist aus der
Beispielhaft
aus der nicht vorveröffentlichten
Aus
der
Der Erfindung liegt die Aufgabe zugrunde eine leistungselektronische Anordnung mit einem Substrat und einem Grundkörper weiterzubilden, wobei die Durchschlagsfestigkeit am Randbereich unabhängig von der Art des Substrats erhöht wird.Of the Invention is based on a power electronic Form further arrangement with a substrate and a base body, wherein the dielectric strength at the edge area regardless of the type of substrate elevated becomes.
Diese Aufgabe wird erfindungsgemäß gelöst, durch ein Leistungshalbleitermodul mit den Merkmalen des Anspruchs 1. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen beschrieben.These The object is achieved by, by a power semiconductor module having the features of claim 1. Preferred embodiments are in the dependent claims described.
Ausgangspunkt der erfindungsgemäßen Lösung sind Leistungshalbleitermodule gemäß dem oben beschrieben Stand der Technik, wobei die folgenden Ausführungen nicht nur hierauf und auch nicht auf die oben genannten Ausbildung der Substrate beschränkt sind.starting point the solution according to the invention are Power semiconductor modules according to the above described prior art, the following statements not only on this and not on the above mentioned training limited to the substrates are.
Die erfindungsgemäße leistungselektronische Anordnung weist ein Substrat und einen Grundkörper, beispielhaft einen Kühlkörper eines Leistungshalbleitermoduls, auf. Dieser Grundkörper schließt sich an der zweiten Hauptfläche des Substrats an und ist mit diesem zumindest thermisch leitend verbundenen. Der Grundkörper besteht hierbei aus einem elektrisch leitenden oder leitfähigen Material und liegt auf Grundpotential.The inventive power electronic Arrangement comprises a substrate and a base body, for example a heat sink of a Power semiconductor module, on. This basic body closes at the second main surface of the Substrate and is connected to this at least thermally conductive. The main body consists of an electrically conductive or conductive material and is at ground potential.
Auf einer ersten elektrisch isolierend ausgebildeten Hauptfläche des Substrats ist mindestens eine erste, hohes Potential gegenüber dem Grundkörper aufweisende, Leiterbahn angeordnet. In Leistungshalbleitermodulen sind auf derartigen Leiterbahnen die Leistungshalbleiterbauelemente angeordnet, ebenso sind die schaltungsgerechten Verbindungen zumindest teilweise mittels derartiger Leiterbahn ausgebildet. Typischerweise sind in Leistungshalbleitermodulen eine Mehrzahl derartiger Leiterbahn angeordnet, die im Betrieb unterschiedliches Potential aufweisen.On a first electrically insulating main surface of the substrate at least one first, high potential relative to the main body having, conductor track is arranged. In power semiconductor modules, the power semiconductor components are arranged on such interconnects, as are the circuit-oriented connections at least partially by means of such conductors track trained. Typically, in power semiconductor modules, a plurality of such interconnects are arranged, which have different potential during operation.
Gemäß dem Stand der Technik sind diese Leiterbahnen räumlich begrenzt wobei ihre Außengrenze diejenige dem Rand des Substrats zugewandte Begrenzung darstellt. Diese Außengrenze ist von dem Außenrand des Substrats beabstandet. In dem hierdurch gebildeten Randbereich sind zwischen der Leiterbahn und der Außengrenze mindestens ein erster und ein zweiter elektrisch leitender Bereich angeordnet. Es ist hierbei offensichtlich bevorzugt, wenn der mindestens eine erste und der zweite leitende Bereich voneinander und von der mindestens einen ersten hohes Potential aufweisenden Leiterbahn elektrisch isoliert sind. Weiteres Kennzeichnen für die erfindungsgemäße Anordnung ist hierbei, dass zwischen dem zweiten leitenden Bereich und dem Grundkörper eine elektrisch leitende Verbindung, die als eine Durchkontaktierung durch den Isolierstoffkörper des Substrats ausgebildet ist, angeordnet ist. Es kann hierbei bevorzugt sein, wenn diese Verbindung hochohmig ausgebildet ist.According to the state Technically, these tracks are spatially limited while their external border represents the boundary facing the edge of the substrate. This external border is from the outer edge spaced from the substrate. In the edge area formed thereby are at least a first between the track and the outer border and a second electrically conductive region. It is obviously preferred here, if the at least one first and the second conductive region from each other and from the at least one a first high potential conductor track electrically are isolated. Further labeling for the arrangement according to the invention is here that between the second conductive region and the body an electrically conductive connection acting as a via through the Isolierstoffkörper is formed of the substrate is arranged. It may be preferred here be, if this connection is formed high impedance.
Es kann ebenso bevorzugt sein, wenn das Substrat einen Isolierstoffkörper und hiermit verbunden eine flächige elektrisch leitende Schicht, ein Metallkaschierung, gemäß dem oben beschriebenen Stand der Technik aufweist. Hierbei bildet die dem Isolierstoffkörper abgewandte Oberfläche dieser Metallkaschierung die zweite Hauptfläche des Substrats aus.It may also be preferred if the substrate is an insulating body and connected herewith a surface electrically conductive layer, a Metallkaschierung, according to the above has described prior art. Here, the insulating material facing away from the body forms surface of this metal lamination of the second major surface of the substrate.
Eine besonders bevorzugte Anordnung ergibt sich, wenn die mindestens eine erste und die zweite leitende Schicht auf dem Randbereich des Substrats vollständig umlaufend um diesen Randbereich ausgebildet sind. Hierbei bilden sich um den aktiven Bereich, hier die auf dem Substrat angeordnete Schaltung, eine Art Feldringstruktur vergleichbar einer Leistungsdiode aus, wodurch die Durchschlagsfestigkeit der Anordnung erhöht wird.A particularly preferred arrangement results when the at least a first and second conductive layers on the edge region of the substrate Completely are formed circumferentially around this edge region. Form this around the active area, here the circuit arranged on the substrate, a kind of field ring structure comparable to a power diode, whereby the dielectric strength of the arrangement is increased.
Aus Gründen der inneren Isolation, beispielhaft im Inneren eines Leistungshalbleitermoduls ist es bevorzugt, wenn die die Zwischenräume zwischen der ersten Leiterbahn und dem ersten leitenden Bereich und zwischen den leitenden Bereichen mit einem Isolationsstoff verfüllt sind.Out establish the internal insulation, for example inside a power semiconductor module it is preferable if the the spaces between the first trace and the first conductive region and between the conductive regions filled with an insulating material are.
Besonders
bevorzugte Weiterbildungen dieser Schaltungsanordnung sind in der
jeweiligen Beschreibung der Ausführungsbeispiele
genannt. Die erfinderische Lösung
wird zudem an Hand der Ausführungsbeispiele
der
Auf
der ersten Hauptfläche
(
Diese
Leiterbahn (
In
diesem Randbereich (
Für die Ausbildung
des ersten (
Weiterhin
ist schematisch dargestellt, dass der zweite elektrisch leitende
Bereich (
Weiterhin
unterscheidet sich diese Ausgestaltung dahingehend, dass die Außengrenze
(
Weiterhin
dargestellt ist die elektrisch leitende Verbindung (
Weiterhin
dargestellt und speziell auch bei diese Ausgestaltung der ersten
(
Ebenso
kann es bevorzugt sein, wenn die Zwischenräume (
Dargestellt
ist hier nicht nur eine Leiterbahn (
Dargestellt
sind hier ebenfalls wie unter
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008026347A DE102008026347B4 (en) | 2008-05-31 | 2008-05-31 | Power electronic device with a substrate and a base body |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102008026347A DE102008026347B4 (en) | 2008-05-31 | 2008-05-31 | Power electronic device with a substrate and a base body |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008026347A1 DE102008026347A1 (en) | 2010-02-18 |
DE102008026347B4 true DE102008026347B4 (en) | 2010-08-19 |
Family
ID=41527853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008026347A Expired - Fee Related DE102008026347B4 (en) | 2008-05-31 | 2008-05-31 | Power electronic device with a substrate and a base body |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102008026347B4 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011004544B4 (en) | 2011-02-22 | 2013-06-13 | Semikron Elektronik Gmbh & Co. Kg | circuitry |
FR2975528B1 (en) * | 2011-05-17 | 2014-02-28 | Alstom Transport Sa | DEVICE FOR ELECTRICALLY INSULATING A CONDUCTIVE PLAN HAVING A FIRST ELECTRICAL POTENTIAL IN RELATION TO A SECOND POTENTIAL, COMPRISING MEANS FOR REDUCING THE ELECTROSTATIC FIELD VALUE AT A POINT OF THE PERIPHERAL EDGE OF THE CONDUCTIVE PLANE |
DE102016214741B4 (en) | 2016-08-09 | 2022-05-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Structure for at least one carrier fitted with electronic and/or electrical components |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5077595A (en) * | 1990-01-25 | 1991-12-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
DE10135348A1 (en) * | 2001-07-20 | 2003-01-30 | Abb Research Ltd | Method for manufacturing. semiconductor modules, or structures for them, or semiconductor elements for HV |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2772184B2 (en) | 1991-11-07 | 1998-07-02 | 株式会社東芝 | Semiconductor device |
DE19522173C1 (en) | 1995-06-19 | 1996-10-17 | Eupec Gmbh & Co Kg | Power semiconductor module |
DE19700963C2 (en) | 1997-01-14 | 2000-12-21 | Telefunken Microelectron | Method for producing a power module with an active semiconductor component and a circuit arrangement having passive semiconductor components |
EP1818980A3 (en) * | 1999-06-22 | 2010-08-11 | Infineon Technologies AG | Substrate for high voltage modules |
DE10063714C2 (en) | 2000-12-20 | 2002-11-07 | Semikron Elektronik Gmbh | Power semiconductor module with high insulation strength |
-
2008
- 2008-05-31 DE DE102008026347A patent/DE102008026347B4/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5077595A (en) * | 1990-01-25 | 1991-12-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
DE10135348A1 (en) * | 2001-07-20 | 2003-01-30 | Abb Research Ltd | Method for manufacturing. semiconductor modules, or structures for them, or semiconductor elements for HV |
Also Published As
Publication number | Publication date |
---|---|
DE102008026347A1 (en) | 2010-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007006706B4 (en) | Circuit arrangement with connecting device and manufacturing method thereof | |
DE102008017454B4 (en) | Power semiconductor module with hermetically sealed circuit arrangement and manufacturing method for this purpose | |
DE102005047567B3 (en) | Power semiconductor module comprises a housing, connecting elements and an electrically insulated substrate arranged within the housing and semiconductor components with a connecting element and an insulating molded body | |
DE69500388T2 (en) | Film circuit metal system for use in IC components with bumps | |
DE102006015198A1 (en) | Connecting device for electronic components | |
DE102010039824B4 (en) | Power module with a flexible connection device | |
DE102012211952B4 (en) | Power semiconductor module with at least one stress-reducing matching element | |
DE4132947C2 (en) | Electronic circuitry | |
DE102016226231A1 (en) | INSULATED BUSBAR, METHOD FOR MANUFACTURING AN INSULATED BUSBAR AND ELECTRONIC DEVICE | |
EP3281218A1 (en) | Method for electrically contacting a component by means of galvanic connection of an open-pored contact piece, and corresponding component module | |
DE102008026347B4 (en) | Power electronic device with a substrate and a base body | |
DE102011078806B4 (en) | Manufacturing method for a power electronic system with a cooling device | |
DE102014209690A1 (en) | Kommutierungszelle | |
DE102008033410B4 (en) | Power electronic connection device with a power semiconductor component and manufacturing method for this purpose | |
WO2007045112A1 (en) | Power housing for semiconductor chips and the arrangement thereof for heat dissipation | |
WO2022263543A1 (en) | Circuit board assembly | |
DE102017211336A1 (en) | Power module with surface-mounted electrical contacting elements | |
DE102012103191A1 (en) | Method for electrically connecting e.g. capacitor with ceramic circuit carrier, involves providing surface mounted device component with surfaces, and connecting component terminals with strip conductors of circuit carrier by bonding wires | |
DE102012213555B4 (en) | Process for the production of a power semiconductor module | |
DE102004019568B4 (en) | Power semiconductor module with a substrate | |
DE102014203310A1 (en) | electronic module | |
DE10121969C1 (en) | Circuit arrangement in pressure contact and method for its production | |
DE102021104389A1 (en) | condenser device | |
WO2022053397A1 (en) | Printed circuit board and circuit arrangement | |
DE102022130260A1 (en) | electrical module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |