GEBIET DER OFFENBARUNGAREA OF REVELATION
Die vorliegende Erfindung betrifft allgemein Empfänger und insbesondere einen Empfänger für drahtlose Kommunikationssignale wie Hochfrequenz-(HF-)Signale mit einer kurzen Präambel.The present invention relates generally to receivers, and more particularly to a receiver for wireless communication signals such as radio frequency (RF) signals having a short preamble.
TECHNISCHER HINTERGRUNDTECHNICAL BACKGROUND
Drahtlose HF-Empfänger werden in vielen verschiedenen Anwendungen eingesetzt, wie Smart Metering, Fernsteuerung, Haussicherheit und Alarm, Telemetrie, Garagen- und Türöffner, Funkschlüssel und dergleichen. Wie hierin verwendet, bedeutet „Hochfrequenz”-Signal ein elektrisches Signal, das Nutzinformationen transportiert und das eine Frequenz von etwa 3 Kilohertz (kHz) bis tausenden von Gigahertz (GHz) aufweist, unabhängig von dem Medium, durch welches das Signal übertragen wird. So kann ein HF-Signal durch die Luft, durch leeren Raum, über ein Koaxialkabel, über ein faseroptisches Kabel usw. übertragen werden. Ein häufiger Typ eines HF-Empfängers ist ein Frequenzumtastungs-(FSK-)Empfänger, der mit den industriellen, wissenschaftlichen und medizinischen (ISM) Funkbändern im Bereich von 119 bis 1050 Megahertz kompatibel ist. ISM-Funkbänder sind Abschnitte des Funkspektrums, die international für die Verwendung von HF-Energie für industrielle, wissenschaftliche und medizinische Zwecke außer einer Kommunikation reserviert sind.Wireless RF receivers are used in many different applications, such as smart metering, remote control, home security and alarm, telemetry, garage and door opener, remote control key, and the like. As used herein, "high frequency" signal means an electrical signal that carries payload information and has a frequency of about 3 kilohertz (kHz) to thousands of gigahertz (GHz), regardless of the medium through which the signal is transmitted. Thus, an RF signal can be transmitted through the air, through empty space, over a coaxial cable, over a fiber optic cable, and so on. A common type of RF receiver is a frequency shift keying (FSK) receiver that is compatible with industrial, scientific and medical (ISM) radio bands in the range of 119 to 1050 megahertz. ISM radio bands are portions of the radio spectrum that are internationally reserved for the use of RF energy for industrial, scientific and medical purposes other than communication.
Bestimmte Drahtloskommunikationsstandards definieren eine Präambel für ein Drahtlospaket, bei der es sich im Grunde um ein Paket handelt, das von einem Empfänger als erstes erfasst wird und von ihm verwendet wird, um seine Regelkreise einzuregeln. Diese Regelkreise beinhalten Automatic Gain Control (AGC), Automatic Frequency Compensation (AFC) und Bit Clock Recovery (BCR). Nachdem der Empfänger das Ende der Präambel erfasst hat, ist der Empfänger bereit, ein volles Paket mit Nutzdaten zu empfangen. Obwohl viele Standards ein relativ langes Präambelmusterstück (etwa 32 Präambel-Bits in einem alternierenden ...1010... Muster) definieren, um ausreichend Zeit zur Einregelung dieser Regelkreise zu geben, definiert der N-Modus der Drahtlosversion des Meter-Bus-(M-Bus-)Standards, Nr. EN 13757-4 , eine relativ kurze Präambel (etwa 16 Bits in einem alternierenden ...1010... Muster). Obwohl die kürzere Präambel eine Möglichkeit für den Empfänger bietet, schneller zu arbeiten und von entsprechenden Leistungseinsparungen zu profitieren, erhöht die kürzere Präambel auch die Belastung des Empfängers im Zusammenhang mit der Erfassung der Signalankunft der Präambel und der rechtzeitigen Einregelung seiner Regelkreise.Certain wireless communication standards define a preamble for a wireless packet, which is basically a packet that is first detected by a receiver and used by it to regulate its control loops. These circuits include Automatic Gain Control (AGC), Automatic Frequency Compensation (AFC) and Bit Clock Recovery (BCR). After the receiver has detected the end of the preamble, the receiver is ready to receive a full packet of payload data. Although many standards define a relatively long preamble sample (approximately 32 preamble bits in an alternating ... 1010 ... pattern) to give sufficient time to adjust these loops, the N-mode defines the wireless version of the meter bus (FIG. M-Bus) standards, no. EN 13757-4 , a relatively short preamble (about 16 bits in an alternating ... 1010 ... pattern). Although the shorter preamble provides a way for the receiver to work faster and benefit from corresponding power savings, the shorter preamble also increases the burden on the receiver in terms of detecting the preamble's signal arrival and timely adjustment of its control circuits.
Allgemein müssen bekannte Empfänger zunächst die AFC einregeln, bevor sie die Präambel zuverlässig erfassen können. Falls die AFC ein Rauschen verfolgt, das im HF-Signal enthalten ist, und als Reaktion auf dieses Rauschen wandert, könnte der Empfänger Probleme bei der Erfassung des Präambelsignals bekommen und könnte die Präambel und ein folgendes Datenpaket übersehen.Generally, known receivers must first tune the AFC before they can reliably detect the preamble. If the AFC tracks noise that is contained in the RF signal and wanders in response to this noise, the receiver might experience problems in detecting the preamble signal and might miss the preamble and a subsequent data packet.
KURZFASSUNGSHORT VERSION
Ausführungsformen der Erfindung betreffen einen Empfänger nach einem der Ansprüche 1 und 10 und ein Verfahren nach Anspruch 17. Weitere Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.Embodiments of the invention relate to a receiver according to any one of claims 1 and 10 and a method according to claim 17. Further embodiments of the invention are given in the dependent claims.
Ausführungsformen der Erfindung können als Technik für einen verbesserten Empfang von Datenpaketen in digitalen Netzen von Vorteil sein. Die Datenpakete werden unter Verwendung von HF-Signalen, die über verschiedene Medien wie Luft, leeren Raum, Koaxialkabel usw. übertragen werden, übertragen. Einige Datenpakete fangen mit Präambelabschnitten an, die verwendet werden, um Empfängerparameter abzustimmen, beispielsweise AGC, AFC, BCR usw. Insbesondere liefert die Technik eine gute Rauschzahl während des Empfangs von Datenpaketen und ermöglicht den Empfang der Datenpakete mit kurzen Präambeln. Die Nutzung von Datenpakten mir kurzen Präambeln ermöglicht eine energie- und zeitsparendere Datenübertragung im Vergleich zu einem Fall, wo Datenpakete mit langen Präambeln verwendet werden.Embodiments of the invention may be advantageous as a technique for improved reception of data packets in digital networks. The data packets are transmitted using RF signals transmitted via various media such as air, empty space, coaxial cable, and so forth. Some data packets begin with preamble sections that are used to tune receiver parameters, such as AGC, AFC, BCR, etc. In particular, the technique provides a good noise figure during the reception of data packets and allows the reception of data packets with short preambles. The use of data packets with short preambles enables energy and time-saving data transmission compared to a case where data packets with long preambles are used.
Eine Ausführungsform der vorliegenden Erfindung betrifft einen Empfänger, der umfasst: einen Phasensprungdetektor zum Erfassen von Phasensprüngen in einem Eingangssignal, wobei ein Phasensprung einer Phasenänderung in Höhe mindestens eines ersten Schwellenwerts entspricht, einen Controller, der mit dem Phasensprungdetektor verbunden ist, um eine Anzahl von Phasensprüngen innerhalb einer oder mehreren Zeitspannen zu berechnen, und einen Komparator, um die Anzahl der Phasensprünge innerhalb des einen oder der mehreren Zeitspannen zu erfassen und ein Ankunftsignal auszugeben, wenn die Anzahl der Phasensprünge kleiner ist als ein zweiter Schwellenwert.An embodiment of the present invention relates to a receiver comprising: a phase-hopped detector for detecting phase-shifts in an input signal, wherein a phase-jump corresponds to a phase change equal to at least a first threshold, a controller connected to the phase-hopping detector by a number of phase-hops within one or more time periods, and a comparator to detect the number of phase jumps within the one or more time periods and output an arrival signal if the number of phase jumps is less than a second threshold value.
In einer anderen Ausführungsform der vorliegenden Erfindung gibt der Komparator ferner ein Durchlass-Ankunftsignal aus, wenn die Anzahl der Phasensprünge kleiner ist als ein dritter Schwellenwert, wobei der dritte Schwellenwert kleiner ist als der zweite Schwellenwert. In another embodiment of the present invention, the comparator further outputs a pass-arrival signal if the number of phase jumps is less than a third threshold, the third threshold being less than the second threshold.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Phasensprungdetektor einen Phasensprungzähler zum Zählen der Phasensprünge im Eingangssignal innerhalb der Zeitspanne.In another embodiment of the present invention, the phase-hopping detector comprises a phase-shift counter for counting the phase jumps in the input signal within the time period.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Controller: einen Window-Timer mit einem Ausgang zum periodischen Ausgeben eines Window-Time-Signals und einen Gültigkeitszähler mit einem Inkrementeingang, einem Takteingang zum Empfangen des Window-Time-Signals und einem Ausgang zum Ausgeben eines Wertes, welcher der Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen gleich ist.In another embodiment of the present invention, the controller comprises: a window timer having an output for periodically outputting a window time signal and a validity counter having an increment input, a clock input for receiving the window time signal, and an output for outputting a Value equal to the number of phase jumps in the one or more time periods.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Controller ferner eine Zustandsmaschine, die mit dem Phasensprungdetektor verbunden ist, zum Steuern des Werts des Gültigkeitszählers als Antwort auf die Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen.In another embodiment of the present invention, the controller further comprises a state machine coupled to the phase-hopped detector for controlling the value of the validity counter in response to the number of phase jumps in the one or more time periods.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Controller ferner eine Zustandsmaschine, die mit dem Phasensprungdetektor verbunden ist, zum Steuern des Werts des Gültigkeitszählers als Antwort auf die Anzahl der Phasensprünge und den Wert des Gültigkeitszählers in der einen oder den mehreren Zeitspannen.In another embodiment of the present invention, the controller further comprises a state machine coupled to the phase-jump detector for controlling the value of the validity counter in response to the number of phase jumps and the value of the validity counter in the one or more time periods.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Controller ferner eine Zustandsmaschine, die mit dem Phasensprungdetektor verbunden ist, zum Subtrahieren einer Zahl vom dem Wert des Gültigkeitszählers als Antwort auf die Anzahl der Phasensprünge innerhalb der einen oder der mehreren Zeitspannen, und wobei der Wert des Gültigkeitszählers höher ist als eine vorgegebene Zahl.In another embodiment of the present invention, the controller further comprises a state machine connected to the phase-hopping detector for subtracting a number from the value of the validity counter in response to the number of phase jumps within the one or more time periods, and wherein the value of Validity counter is higher than a given number.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Controller ferner eine Zustandsmaschine, die mit dem Phasensprungdetektor verbunden ist, zum Zurücksetzen des Gültigkeitszählers als Antwort auf die Anzahl der Phasensprünge innerhalb der einen oder der mehreren Zeitspannen, und wobei der Wert des Gültigkeitszählers kleiner ist als eine vorgegebene Zahl.In another embodiment of the present invention, the controller further comprises a state machine connected to the phase-jump detector for resetting the validity counter in response to the number of phase jumps within the one or more time periods, and wherein the value of the validity counter is less than one predetermined number.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Empfänger ferner einen Abweichungsdetektor zum Ausgeben eines Abweichungsübereinstimmungssignals als Antwort auf einen Unterschied zwischen einer niedrigen erfassten Abweichung eines Phasenänderungssignals des Eingangssignals und einer hohen erfassten Abweichung des Phasenänderungssignals innerhalb einer vorgegebenen Zeitspanne, wobei der Controller ferner auf das Abweichungsübereinstimmungssignal reagiert, um die Anzahl der Phasensprünge in der einen oder den mehreren Zeitspannen zu berechnen.In another embodiment of the present invention, the receiver further comprises a deviation detector for outputting a deviation coincidence signal in response to a difference between a low detected deviation of a phase change signal of the input signal and a high detected deviation of the phase change signal within a predetermined period of time, the controller being further responsive to the deviation coincidence signal responds to calculate the number of phase jumps in the one or more time periods.
Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Empfänger, der umfasst: einen Analogempfänger mit einem Eingang zum Empfangen eines Hochfrequenzsignals und einem Ausgang zum Ausgeben eines digitalen Zwischenfrequenzsignals; und einen Digitalprozessor mit einem Eingang zum Empfangen des digitalen Zwischenfrequenzsignals und einem Ausgang zum Ausgeben eines demodulierten Signals, umfassend: einen Signalankunftdetektor mit einem Ausgang zum Ausgeben eines Ankunftsignals und/oder eines Durchlass-Ankunftsignals, wobei der Signalankunftdetektor das Ankunftsignal als Antwort darauf ausgibt, dass eine Anzahl von Phasensprüngen im digitalen Zwischensignal innerhalb einer oder mehrerer Zeitspannen kleiner ist als ein erster Schwellenwert, und wobei der Signalankunftdetektor das Durchlass-Ankunftsignal als Antwort darauf ausgibt, dass eine Anzahl von Phasensprüngen innerhalb einer oder mehrerer Zeitspannen kleiner ist als ein zweiter Schwellenwert; und einen Demodulator, der auf das Ankunftsignal antwortet, um das digitale Zwischenfrequenzsignal zu demodulieren.Another embodiment of the present invention relates to a receiver comprising: an analog receiver having an input for receiving a high frequency signal and an output for outputting a digital intermediate frequency signal; and a digital processor having an input for receiving the digital intermediate frequency signal and an output for outputting a demodulated signal, comprising: a signal arrival detector having an output for outputting an arrival signal and / or an on-arrival signal, the signal arrival detector outputting the arrival signal in response to a number of phase jumps in the intermediate digital signal within one or more time periods is less than a first threshold, and wherein the signal arrival detector outputs the pass-arrival signal in response to a number of phase jumps within one or more time periods being less than a second threshold value; and a demodulator responsive to the arrival signal for demodulating the intermediate frequency digital signal.
In einer anderen Ausführungsform der vorliegenden Erfindung initiiert der Demodulator eine automatische Frequenzkompensation an einer Präambel eines Pakets des HF-Signals als Antwort auf das Ankunftsignal.In another embodiment of the present invention, the demodulator initiates automatic frequency compensation on a preamble of a packet of the RF signal in response to the arrival signal.
In einer anderen Ausführungsform der vorliegenden Erfindung tritt der Empfänger als Antwort darauf, dass der Signalankunftdetektor kein Ankunftsignal und/oder Durchlass-Ankunftsignal innerhalb der einen oder den mehreren Zeitspannen erfasst, in einen Ruhemodus ein. In another embodiment of the present invention, in response to the signal arrival detector detecting no arrival signal and / or transmission arrival signal within the one or more time periods, the receiver enters a sleep mode.
In einer anderen Ausführungsform der vorliegenden Erfindung initiiert der Demodulator eine Bit-Takt-Wiederherstellung (bit clock recovery, BCR) an einer Präambel eines Pakets des HF-Signals als Antwort auf das Ankunftsignal.In another embodiment of the present invention, the demodulator initiates a bit clock recovery (BCR) on a preamble of a packet of the RF signal in response to the arrival signal.
In einer anderen Ausführungsform der vorliegenden Erfindung modifiziert der Empfänger eine Empfangsfrequenz als Antwort auf das Ankunftsignal und/oder das Durchlass-Ankunftsignal.In another embodiment of the present invention, the receiver modifies a receive frequency in response to the arrival signal and / or the pass-arrival signal.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst das HF-Signal eine Meter-Bus-(M-Bus-)kompatible kurze Präambel eines Pakets des HF-Signals.In another embodiment of the present invention, the RF signal comprises a meter bus (M-Bus) compatible short preamble of a packet of the RF signal.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst der Signalankunftdetektor: einen Window-Timer mit einem Ausgang zum periodischen Ausgeben eines Window-Time-Signals als Antwort auf eine Anzahl von Bit-Zeiten einer Präambel eines Pakets des HF-Signals.In another embodiment of the present invention, the signal arrival detector comprises: a window timer having an output for periodically outputting a window time signal in response to a number of bit times of a preamble of a packet of the RF signal.
Eine andere Ausführungsform der vorliegenden Erfindung betrifft ein Verfahren, das umfasst: Empfangen eines Eingangssignals; Bestimmen einer Anzahl von Phasensprüngen in einem Zwischenfrequenzsignal in einer oder mehreren Zeitspannen, wobei ein Phasensprung einer Phasenänderung in Höhe von mindestens einem Schwellenwert entspricht; und Vergleichen der Anzahl der Phasensprünge innerhalb der einen oder der mehreren Zeitspannen mit einem zweiten Schwellenwert, und Ausgeben eines Ankunftsignals, wenn die Anzahl der Phasensprünge kleiner ist als ein zweiter Schwellenwert und/oder eines Durchlass-Ankunftsignals, wenn die Anzahl der Phasensprünge kleiner ist als ein dritter Schwellenwert.Another embodiment of the present invention relates to a method comprising: receiving an input signal; Determining a number of phase jumps in an intermediate frequency signal in one or more time periods, wherein a phase jump corresponds to a phase change equal to at least one threshold; and comparing the number of phase jumps within the one or more time periods to a second threshold value, and outputting an arrival signal if the number of phase jumps is less than a second threshold value and / or a pass-through arrival signal if the number of phase jumps is less than a third threshold.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst das Empfangen des Eingangssignals: Empfangen eines Hochfrequenz-(HF-)Signals und Umwandeln des HF-Signals in eine andere Frequenz, um ein Zwischenfrequenzsignal als Eingangssignal auszugeben.In another embodiment of the present invention, receiving the input signal comprises receiving a radio frequency (RF) signal and converting the RF signal to another frequency to output an intermediate frequency signal as an input signal.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst das Bestimmen der Anzahl der Phasensprünge ferner: Zählen der Anzahl der Phasensprünge auf Basis sowohl eines Phasensprungsignals als auch eines Abweichungssignals, Bilden des Phasensprungsignals und des Abweichungssignals unter Verwendung verschiedener Schwellenwerte und Modifizieren der Zählung auf Basis des Phasensprungsignals und des Abweichungssignals.In another embodiment of the present invention, determining the number of phase skips further comprises counting the number of phase skips based on both a phase skip signal and a skew signal, forming the phase skip signal and the divergence signal using different threshold values, and modifying the count based on the phase skip signal and the deviation signal.
In einer anderen Ausführungsform der vorliegenden Erfindung umfasst das Bestimmen der Anzahl der Phasensprünge ferner: Einfrieren eines Wertes der Anzahl der Phasensprünge innerhalb der einen oder der mehreren Zeitspannen als Antwort auf ein Abweichungsübereinstimmungssignal.In another embodiment of the present invention, determining the number of phase jumps further comprises: freezing a value of the number of phase jumps within the one or more time periods in response to a deviation match signal.
KURZE BESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS
Die vorliegende Offenbarung mag besser verständlich werden, und ihre zahlreichen Merkmale und Vorteile mögen dem Fachmann besser einleuchten, wenn auf die folgenden Zeichnungen Bezug genommen wird, in denen:The present disclosure may be better understood, and its numerous features and advantages will become apparent to those skilled in the art by reference to the following drawings, in which:
1 in Form eines Teil-Blockdiagramms und einer Teilskizze einen Empfänger gemäß einer Ausführungsform darstellt; 1 in the form of a partial block diagram and a partial sketch represents a receiver according to an embodiment;
2 in Form eines Blockdiagramms einen Signalankunftdetektor darstellt, der im Digitalprozessor von 1 verwendet werden kann; 2 in the form of a block diagram represents a signal arrival detector used in the digital processor of 1 can be used;
3 in Form eines Blockdiagramms einen Phasensprungdetektor darstellt, der als Phasensprungdetektor von 2 verwendet werden kann; 3 in the form of a block diagram represents a phase-jump detector, which is used as a phase-jump detector of 2 can be used;
4 in Form eines Blockdiagramms einen Abweichungsdetektor darstellt, der als Abweichungsdetektor von 2 verwendet werden kann; 4 in the form of a block diagram represents a deviation detector used as a deviation detector of 2 can be used;
5 in Form eines Blockdiagramms einen Controller und einen Satz von Komparatoren darstellt, die als der Controller bzw. als der Satz von Komparatoren von 2 verwendet werden können; 5 in the form of a block diagram illustrates a controller and a set of comparators acting as the controller and the set of comparators, respectively 2 can be used;
6 ein Zeitdiagramm des Betriebs des Empfängers von 1 darstellt; 6 a timing diagram of the operation of the receiver of 1 represents;
7 ein Zustandsdiagramm des Controllers von 5 darstellt; und 7 a state diagram of the controller of 5 represents; and
8 ein Zeitdiagramm des Betriebs des Signalankunftdetektors von 2 darstellt. 8th a timing diagram of the operation of the signal arrival detector of 2 represents.
Die Verwendung gleicher Bezugszeichen in verschiedenen Zeichnungen gibt ähnliche oder gleiche Gegenstände an.The use of the same reference numbers in different drawings indicates similar or similar items.
AUSFÜHRLICHE BESCHREIBUNGDETAILED DESCRIPTION
1 stellt in Form eines Teil-Blockdiagramms und einer Teilskizze einen Empfänger 100 gemäß einer Ausführungsform dar. Für das in 1 dargestellte Beispiel weist der Empfänger 100 im Allgemeinen einen Anlogempfänger 110, eine Digitalkanalschaltung 120, einen Controller 130 einer seriellen peripheren Schnittstelle (serial peripheral interface, SPI), der mit „SPI” bezeichnet ist, und eine Antenne 140 auf. 1 represents a receiver in the form of a partial block diagram and a partial sketch 100 according to one embodiment 1 Example shown has the receiver 100 generally a knock-on receiver 110 , a digital channel circuit 120 , a controller 130 a serial peripheral interface (SPI) designated "SPI" and an antenna 140 on.
Der Analogempfänger 110 weist einen rauscharmen Verstärker 112, der mit „LNA” bezeichnet ist, eine Mehrzahl von Filtern und Mischern 114, eine Mehrzahl von Verstärkern mit programmierbarer Verstärkung 116, die mit „PGAs” bezeichnet sind, und einen mit „ADC” bezeichneten Analog-Digital-Wandler 118 auf. Der LNA 112 weist einen Eingang zum Empfangen eines Hochfrequenz-Rundfunksignals, das mit „HF” bezeichnet ist, und einen Ausgang auf. Die mehreren Filter und Mischer 114 weisen auf: einen ersten Eingang, der mit dem Ausgang des LNA 112 verbunden ist, einen zweiten Eingang, der mit einem Ausgang eines (nicht dargestellten) Phasenregelkreises verbunden ist, um ein Lokaloszillatorsignal zu empfangen, und einen ersten Ausgang zum Ausgeben eines gleichgetakteten Zwischenfrequenz-(IF-)Ausgangssignals, das mit „I” bezeichnet ist, und einen zweiten Ausgang zum Ausgeben eines Quadratur-IF-Ausgangssignals, das mit „Q” bezeichnet ist. Jeder von den PGAs 116 weist auf: einen ersten Eingang, der mit dem ersten Ausgang der mehreren Filter und Mischer 114 verbunden ist, um das I-Signal zu empfangen, und einen zweiten Eingang, der mit dem zweiten Ausgang der mehreren Filter und Mischer 114 verbunden ist, um das Q-Signal zu empfangen, einen ersten Ausgang und einen zweiten Ausgang. Der ADC 118 weist auf: einen ersten Eingang, der mit dem ersten Ausgang mehrerer PGAs 116 verbunden ist, einen zweiten Eingang, der mit dem zweiten Ausgang mehrerer PGAs 116 verbunden ist, und einen Ausgang zum Ausgeben eines Satzes von Signalen, der mit „DIGITAL I, Q” bezeichnet ist.The analogue receiver 110 has a low noise amplifier 112 labeled "LNA", a plurality of filters and mixers 114 , a plurality of amplifiers with programmable gain 116 labeled "PGAs" and an "ADC" designated analog-to-digital converter 118 on. The LNA 112 has an input for receiving a radio frequency broadcasting signal designated "HF" and an output. The multiple filters and mixers 114 indicate: a first input connected to the output of the LNA 112 a second input connected to an output of a phase locked loop (not shown) for receiving a local oscillator signal and a first output for outputting an equal frequency intermediate frequency (IF) output signal denoted by "I", and a second output for outputting a quadrature IF output signal labeled "Q". Everyone from the PGAs 116 indicates: a first input connected to the first output of the multiple filters and mixers 114 is connected to receive the I signal, and a second input connected to the second output of the multiple filters and mixers 114 is connected to receive the Q signal, a first output and a second output. The ADC 118 indicates: a first input connected to the first output of multiple PGAs 116 connected to a second input connected to the second output of several PGAs 116 and an output for outputting a set of signals labeled "DIGITAL I, Q".
Die Digitalkanalschaltung 120 weist einen mit „MODEM FIFO” bezeichneten First-in, First out-Puffer 122 eines Modulator-Demodulators und einen Digitalprozessor 124 auf. Der MODEM FIFO 122 ist mit der SPI 130 verbunden. Der Digitalprozessor 124 weist auf: einen Eingang, der mit dem Ausgang des ADC 118 verbunden ist, zum Empfangen der DIGITAL-, I-, Q-Signale, einen ersten Ausgang zum Ausgeben eines Signals, das mit „ARRIVAL SIGNAL” bezeichnet wird, und einen zweiten Ausgang auf zum Ausgeben eines Signals, das mit „FIRST PASS ARRIVAL SIGNAL” bezeichnet ist.The digital channel circuit 120 has a first-in, first-out buffer labeled "MODEM FIFO" 122 a modulator demodulator and a digital processor 124 on. The MODEM FIFO 122 is with the SPI 130 connected. The digital processor 124 indicates: an input connected to the output of the ADC 118 for receiving the DIGITAL, I, Q signals, a first output for outputting a signal referred to as "ARRIVAL SIGNAL", and a second output for outputting a signal indicative of "FIRST PASS ARRIVAL SIGNAL "Is designated.
Die SPI 130 ist mit dem MODEM FIFO 122 verbunden, weist einen ersten Eingang, der mit dem Ausgang des Digitalprozessors 124 verbunden ist, zum Empfangen von ARRIVAL SIGNAL, einen zweiten Eingang, der mit dem Ausgang des Digitalprozessors 124 verbunden ist, zum Empfangen von FIRST PASS ARRIVAL SIGNAL auf, ist mit dem Digitalprozessor 124 verbunden ist dafür ausgelegt, sich mit einem Satz von (nicht dargestellten) SPI-Peripheriegeräten zu verbinden.The SPI 130 is with the MODEM FIFO 122 connected, has a first input connected to the output of the digital processor 124 connected to receive ARRIVAL SIGNAL, a second input connected to the output of the digital processor 124 connected to receive FIRST PASS ARRIVAL SIGNAL is connected to the digital processor 124 is adapted to connect to a set of SPI peripherals (not shown).
Eine Antenne 140 liefert das HF-Signal an den Eingang des LNA 112.An antenna 140 provides the RF signal to the input of the LNA 112 ,
Einige bekannte Empfänger erfassen die Ankunft eines Signals durch Vergleichen des demodulierten Datenstroms mit einer erwarteten Bitsequenz. Der Empfänger nutzt diese Technik, um ein Präambelmuster zu erfassen. Dadurch, dass er sich auf die demodulierten Daten verlässt, kann der Empfänger jedoch anfällig sein für das Übersehen der Präambel und eines folgenden Datenpakets. Dieses Problem wird umso schwieriger, wenn der Empfänger versucht, eine kürzere Präambel zu erfassen. Ebenso können einige bekannte Empfänger Mustererkennungstechniken verwenden, um Präambeln zu erfassen. Obwohl Mustererkennungstechniken eine zuverlässige Methode zur Erfassung der Präambel darstellen können, verbrauchen Mustererkennungsschaltungen im Allgemeinen kostbaren Schaltungsplatz und die Leistung des Empfängers.Some known receivers detect the arrival of a signal by comparing the demodulated data stream with an expected bit sequence. The receiver uses this technique to capture a preamble pattern. However, relying on the demodulated data, the receiver may be vulnerable to overriding the preamble and a subsequent data packet. This problem becomes more difficult when the receiver attempts to capture a shorter preamble. Likewise, some known receivers may use pattern recognition techniques to detect preambles. Although pattern recognition techniques can provide a reliable method of detecting the preamble, pattern recognition circuits generally consume precious circuit space and the power of the receiver.
Ein Empfänger, wie hierin beschrieben, erreicht eine schnelle Frequenzkonvergenz und spart Leistung, während er kurze Präambeln in einer relativ kurzen Zeitspanne zuverlässig erfasst. Der Empfänger weist einen Signalankunftdetektor auf, der gut auf einen Frequenzversatz anspricht, daher kann AFC aufgeschoben werden, bis der Signalankunftdetektor das Präambelsignal erfasst hat.A receiver as described herein achieves fast frequency convergence and saves power while reliably detecting short preambles in a relatively short period of time. The receiver has a signal arrival detector that responds well to a frequency offset, therefore, AFC may be deferred until the signal arrival detector has detected the preamble signal.
Im Betrieb empfängt der LNA 112 das HF-Signal von der Antenne 140 und gibt ein verstärktes internes Signal an die Filter und Mischer 114 aus. In einer Ausführungsform unterstützt das HF-Signal eine M-Bus-kompatible kurze Präambel. Ein (nicht dargestellter) Phasenregelkreis (phase-lock loop, PLL) im Empfänger 100 gibt ein Lokaloszillatorsignal an die Filter und Mischer 114 aus. Der Empfänger 100 verwendet das Lokaloszillatorsignal, um konfigurierbare Datenraten zu unterstützen, beispielsweise von 100 Bits pro Sekunde (bps) bis 1 Million bps. Die Filter und Mischer 114 wandeln das verstärkte interne Signal in Gleichtakt-(I-) und Quadratur-(Q-)Komponenten mit niedriger IF um und filtern dann die I- und Q-Signale in entsprechenden Tiefpassfiltern, die Frequenzen oberhalb der ausgewählten IF zurückweisen. Die Signalpegel werden in den PGAs 116 unter Verwendung bekannter AGC-Techniken angepasst. Der ADC 118 wandelt die Ausgaben der PGAs 116 in die DIGITAL-, I-, Q-Signale um. Der MODEM FIFO 122 tauscht Daten über die SPI 130 beispielsweise mit einer (nicht dargestellten) Mikrocontrollereinheit (MCU) aus und sammelt Empfangsdaten vom FIFO-Puffer, legt Sendedaten an den FIFO-Puffer an und konfiguriert das Funkgerät. Der MODEM FIFO 122 ist ein FIFO mit 128 Kilobyte (kB), der verschiedene Konfigurationen unterstützt. In einer Konfiguration arbeitet der MODEM FIFO 122 als FIFO, der 64 kB sendet, und als FIFO, der 64 kB empfängt. In einer anderen Konfiguration arbeitet der MODEM FIFO 122 als FIFO, der 128 kB empfängt. In einer noch anderen Konfiguration weist der MODEM FIFO 122 einen FIFO auf, der 128 kB sendet. Der Digitalprozessor 124 verarbeitet die DIGITAL-, I-, Q-Signale in der digitalen Domäne, um nach Erfassung eines gewünschten Signals, beispielsweise einer kurzen Präambel, ARRIVAL SIGNAL zu bilden.In operation, the LNA receives 112 the RF signal from the antenna 140 and gives a boosted internal signal to the filters and mixers 114 out. In one embodiment, the RF signal supports an M-bus compatible short preamble. A (not shown) phase-locked loop (PLL) in the receiver 100 gives a local oscillator signal to the filters and mixers 114 out. The recipient 100 uses the local oscillator signal to support configurable data rates, for example from 100 bits per second (bps) to 1 million bps. The filters and mixers 114 converts the amplified internal signal to low IF common-mode (I) and quadrature (Q) components and then filters the I and Q signals in corresponding low-pass filters that reject frequencies above the selected IF. The signal levels are in the PGAs 116 adapted using known AGC techniques. The ADC 118 converts the expenses of the PGAs 116 into the DIGITAL, I, Q signals. The MODEM FIFO 122 exchanges data via the SPI 130 for example, with a microcontroller unit (MCU) (not shown) and collects receive data from the FIFO buffer, applies transmit data to the FIFO buffer, and configures the radio. The MODEM FIFO 122 is a 128 kilobyte (kB) FIFO that supports a variety of configurations. The MODEM FIFO works in one configuration 122 as a FIFO sending 64 kB and as a FIFO receiving 64 kB. In another configuration, the MODEM FIFO works 122 as a FIFO receiving 128 kB. In yet another configuration, the MODEM FIFO 122 a FIFO that sends 128 kB. The digital processor 124 processes the DIGITAL, I, Q signals in the digital domain to form ARRIVAL SIGNAL upon detection of a desired signal, such as a short preamble.
In einer Ausführungsform ist der Empfänger 100 ein FSK-kompatibler Empfänger.In one embodiment, the recipient is 100 an FSK compatible receiver.
2 stellt in Form eines Blockdiagramms einen Signalankunftdetektor 200 dar, der im Digitalprozessor 124 von 1 verwendet werden kann; In dem in 2 dargestellten Beispiel weist der Signalankunftdetektor 200 im Allgemeinen eine Phasenlogikeinheit 210, einen Phasensprungdetektor 220, einen Abweichungsdetektor 230, einen Controller 240, einen Satz von Komparatoren 250 und einen Demodulator 260 auf. Die Phasenlogikeinheit 210 weist einen mit „CORDIC” bezeichneten COordinate Rotation DIgital Computer 212 und einen Phasendifferenzierer 214 auf. Für die Implementierung in 2 sind die Phasenlogikeinheit 210 und der Demodulator 260 als separate Funktionen dargestellt. In anderen Ausführungsformen könnte der Demodulator 260 ausgewählte Funktionen des Signalankunftdetektors 200, beispielsweise die Phasenlogikeinheit 210, aufweisen. 2 illustrates in the form of a block diagram a signal arrival detector 200 that's in the digital processor 124 from 1 can be used; In the in 2 illustrated example, the signal arrival detector 200 generally a phase logic unit 210 , a phase jump detector 220 , a deviation detector 230 , a controller 240 , a set of comparators 250 and a demodulator 260 on. The phase logic unit 210 has a COordinate Rotation DIgital Computer called "CORDIC" 212 and a phase differentiator 214 on. For implementation in 2 are the phase logic unit 210 and the demodulator 260 shown as separate functions. In other embodiments, the demodulator could 260 selected functions of the signal arrival detector 200 , for example the phase logic unit 210 , exhibit.
Der CORDIC 212 weist einen Eingang, um die DIGITAL-, I-, Q-Signale zu empfangen und einen Ausgang auf, um ein mit „θIN” bezeichnetes Signal auszugeben. Der Phasendifferenzierer 214 weist einen Eingang, der mit dem Ausgang des CORDIC 212 verbunden ist, um das θIN-Signal zu empfangen, und einen Ausgang aus, um ein mit „FOUT” bezeichnetes Signal auszugeben.The CORDIC 212 has an input to receive the DIGITAL, I, Q signals and an output to output a signal labeled "θ IN ". The phase differentiator 214 has an input connected to the output of the CORDIC 212 is connected to receive the θ IN signal and an output to output a signal labeled "F OUT ".
Der Phasensprungdetektor 220 weist auf: einen ersten Eingang zum Empfangen eines mit „TW” bezeichneten Signals, einen zweiten Eingang, der mit dem Ausgang des Phasendifferenzierers 214 verbunden ist, um das FOUT-Signal zu empfangen, einen dritten Eingang zum Empfangen eines mit „COUNT VALUE” bezeichneten Signals und einen Ausgang, um ein mit „PJ” bezeichnetes „Phasensprung”-Signal (manchmal auch als Phasenklick”-Signal bezeichnet) auszugeben.The phase jump detector 220 comprising: a first input for receiving a signal labeled "T W ", a second input connected to the output of the phase differentiator 214 to receive the F OUT signal, a third input for receiving a signal labeled "COUNT VALUE", and an output labeled a "phase jump" signal (sometimes referred to as a "phase click" signal) labeled "PJ" ).
Der Abweichungsdetektor 230 weist auf: einen ersten Eingang, der mit dem Ausgang des Phasendifferenzierers 214 verbunden ist, zum Empfangen des FOUT-Signals, einen zweiten Eingang zum Empfangen des TW-Signals und einen Ausgang zum Ausgeben eines mit „DEV” bezeichneten Abweichungssignals. Der Controller 240 weist auf: einen ersten Eingang, der mit dem Ausgang des Phasensprungdetektors 220 verbunden ist, zum Empfangen des PJ-Signals, einen zweiten Eingang, der mit dem Ausgang des Abweichungsdetektors 230 verbunden ist, zum Empfangen des DEV-Signals, einen dritten Eingang zum Empfangen eines mit „ENABLE” bezeichneten Inkrementsignals, einen ersten Ausgang, der mit dem ersten Eingang des Phasensprungdetektors 220 und mit dem zweiten Eingang des Abweichungsdetektors 230 verbunden ist, zum Ausgeben des TW-Signals und einen zweiten Ausgang zum Ausgeben eines mit „VALUE” bezeichneten Signals. Der Satz von Komparatoren 250 weist auf: einen Eingang, der mit dem zweiten Ausgang des Controllers 240 verbunden ist, zum Empfangen des VALUE-Signals, einen ersten Ausgang zum Ausgeben von ARRIVAL SIGNAL und einen zweiten Ausgang zum Ausgeben von FIRST PASS AR-RIVAL SIGNAL. Der Demodulator 260 weist auf: einen ersten Eingang zum Empfangen der DIGITAL-, I-, Q-Signale, einen zweiten Eingang, der mit dem ersten Ausgang des Satzes von Komparatoren 250 verbunden ist, zum Empfangen von ARRIVAL SIGNAL und einen Ausgang zum Ausgaben von DEMODULATED SIGNAL.The deviation detector 230 indicates: a first input connected to the output of the phase differentiator 214 for receiving the F OUT signal, a second input for receiving the T W signal, and an output for outputting a deviation signal labeled "DEV". The controller 240 indicates: a first input connected to the output of the phase-jump detector 220 for receiving the PJ signal, a second input connected to the output of the deviation detector 230 for receiving the DEV signal, a third input for receiving an increment signal labeled "ENABLE", a first output connected to the first input of the phase-jump detector 220 and to the second input of the deviation detector 230 for outputting the T W signal and a second output for outputting a signal labeled "VALUE". The set of comparators 250 indicates: an input connected to the second output of the controller 240 to receive the VALUE signal, a first output to output ARRIVAL SIGNAL and a second output to output FIRST PASS AR-RIVAL SIGNAL. The demodulator 260 comprising: a first input for receiving the DIGITAL, I, Q signals, a second input connected to the first output of the set of comparators 250 to receive ARRIVAL SIGNAL and an output to output DEMODULATED SIGNAL.
Im Betrieb gibt der ADC 118 die DIGITAL-, I-, Q-Signale an den CORDIC 212 aus. Der CORDIC 212 berechnet eine relative Phase der DIGITAL-, I-, Q-Signale und gibt θIN an den Phasendifferenzierer 214 aus. Die DIGITAL-, I-, Q-Signale beinhalten ein additives weißes Gauss'sches Rauschen (AWGN), das durch die folgende Fourier-Transformationsgleichung ausgedrückt wird: AWGN(t) = An(t) × (e–iwt+θn(t)); [1] Wobei „An” die Amplitude des AWGN(t)-Signals ist, „θn” die Phase des AWGN(t)-Signals ist, „w” eine echte Frequenzvariable ist und „i” eine komplexe Zahl ist, die von Fourier-Transformierten verwendet wird.In operation, the ADC gives 118 the DIGITAL, I, Q signals to the CORDIC 212 out. The CORDIC 212 calculates a relative phase of the DIGITAL, I, Q signals and gives θ IN to the phase differentiator 214 out. The DIGITAL, I, Q signals include additive white Gaussian noise (AWGN) expressed by the following Fourier transform equation: AWGN (t) = A n (t) × (e -iwt + θn (t) ); [1] Where "A n " is the amplitude of the AWGN (t) signal, "θ n " is the phase of the AWGN (t) signal, "w" is a true frequency variable and "i" is a complex number that is Fourier Transformed is used.
Der Phasendifferenzierer 214 gibt das FOUT-Signal an den Phasensprungdetektor 220 aus. Das FOUT-Signal weist zeitabhängige Amplituden-, Phasen- und Frequenzkomponenten auf. In der Frequenzdomäne gibt der Phasendifferenzierer 214 das FOUT-Signal mit Phasenverschiebungsinformationen des θIN-Signals aus. Der Phasensprungdetektor 220 verwendet die Informationen, die in der Phasenkomponente des FOUT-Signals enthalten sind, das mathematisch als die erste Ableitung von θIN dargestellt wird: V(t) = dθIN(t) / dt; [2] The phase differentiator 214 gives the F OUT signal to the phase jump detector 220 out. The F OUT signal has time-dependent amplitude, phase and frequency components. In the frequency domain gives the phase differentiator 214 the F OUT signal with phase shift information of the θ IN signal off. The phase jump detector 220 uses the information contained in the phase component of the F OUT signal, which is mathematically represented as the first derivative of θ IN : V (t) = dθIN (t) / dt; [2]
Der Phasensprungdetektor 220 zählt die Anzahl von Phasensprüngen, die bestimmten Phasenänderungen des FOUT-Signals entsprechen, während eines Zeitfensters, das vom TW-Signal definiert wird, das eine programmierbare TW-Zeitspanne ist. Der Phasensprungdetektor 220 bestätigt das PJ-Signal (PJ = 1), wenn die Anzahl der erfassten Phasensprünge während der TW-Zeitspanne kleiner ist als der Schwellenwert, der vom „COUNT VALUE”-Signal bestimmt wird. Der Phasensprungdetektor 220 bestätigt das PJ-Signal (PJ = 0) nicht, wenn die Anzahl der erfassten Phasensprünge während der TW-Zeitspanne kleiner ist als der Schwellenwert, der vom „COUNT VALUE”-Signal bestimmt wird. Das COUNT VALUE-Signal definiert eine geeignete Anzahl von Phasensprüngen, damit der Phasensprungdetektor 220 angeben kann, ob das HF-Signal von Rauschen dominiert wird oder ob das HF-Signal ein gültiges Signal sein könnte. Wenn das HF-Signal beispielsweise einen geringen Störabstand aufweist, erfasst der Phasensprungdetektor 220 eine relativ hohe Anzahl von Phasensprüngen (zum Beispiel vier Phasensprünge während einer Tw-Zeitspanne, die 2 Bit-Perioden darstellt), wobei eine Tw-Zeitspanne eine Menge an Zeit ist, die ein Sender braucht, um ein Datenbit zu verschicken. Die höhere Zahl von Phasensprüngen zeigt an, dass das HF-Signal von Rauschen dominiert wird. Wenn der Signalpegel des HF-Signals stärker wird, erfasst der Phasensprungdetektor 220 eine kleinere Anzahl an Phasensprüngen (beispielsweise null bis einen Phasensprung während eines Tw-Zeitraums). Als Anhaltspunkt liegt der Unterschied zwischen null oder einem Phasensprung und vier Phasensprüngen bei etwa 1 bis 2 dB in der Signalstärke des HF-Signals.The phase jump detector 220 counts the number of phase jumps corresponding to certain phase changes of the F OUT signal during a time window defined by the T W signal, which is a programmable T W time period. The phase jump detector 220 confirms the PJ signal (PJ = 1) if the number of detected phase skips during the TW period is less than the threshold determined by the COUNT VALUE signal. The phase jump detector 220 does not assert the PJ signal (PJ = 0) if the number of detected phase skips during the TW period is less than the threshold determined by the COUNT VALUE signal. The COUNT VALUE signal defines an appropriate number of phase jumps to allow the phase-jump detector 220 can indicate whether the RF signal is dominated by noise or whether the RF signal could be a valid signal. For example, if the RF signal has a low signal-to-noise ratio, the phase-jump detector detects 220 a relatively high number of phase jumps (for example, four phase jumps during a Tw period representing 2-bit periods), where a Tw period is an amount of time that a transmitter takes to send a data bit. The higher number of phase jumps indicates that the RF signal is dominated by noise. As the signal level of the RF signal becomes stronger, the phase-jump detector detects 220 a smaller number of phase jumps (e.g., zero to one phase jump during a Tw period). As an indication, the difference between zero or one phase jump and four phase jumps is about 1 to 2 dB in the signal strength of the RF signal.
Der Phasensprungdetektor 220 und der Abweichungsdetektor 230 geben das PJ-Signal bzw. die DEV-Signale an den Controller 240 aus. Der Controller 240 entwickelt das TW-Signal periodisch für den internen Gebrauch und gibt außerdem das TW-Signal an andere Funktionen aus, beispielsweise den Phasensprungdetektor 220 und den Abweichungsdetektor 230. Die TW-Zeitspanne kann beispielsweise als 2 Bitperioden eines M-Busmusters konfiguriert werden. Wenn er vom ENABLE-Signal die Freigabe erhält bzw. aktiviert wird, antwortet der Controller 240 auf die Werte der PJ- und DEV-Signale über eine oder mehrere programmierbare TW-Zeitspannen. Der Controller 240 ist in der Lage, mehrere PJ-Signale während mehrerer TW-Zeitspannen zu zählen, beispielsweise 4 PJ-Signale während 4 aufeinander folgender Tw-Zeitspannen. Der Controller 240 ist auch in der Lage, die Zählung beispielsweise auf Basis der Werte der PJ- und der DEV-Signale und des Werts einer speziellen Zählung zu modifizieren.The phase jump detector 220 and the deviation detector 230 give the PJ signal or the DEV signals to the controller 240 out. The controller 240 periodically develops the T W signal for internal use and also outputs the T W signal to other functions, such as the phase-shift detector 220 and the deviation detector 230 , For example, the T W period can be configured as 2 bit periods of an M bus pattern. When it receives the enable from the ENABLE signal, the controller responds 240 to the values of the PJ and DEV signals over one or more programmable T W periods. The controller 240 is able to count multiple PJ signals during several T W periods, for example 4 PJ signals during 4 consecutive Tw time periods. The controller 240 is also able to modify the count based on, for example, the values of the PJ and DEV signals and the value of a particular count.
Der Controller 240 gibt das VALUE-Signal an den Satz von Komparatoren 250 aus, um anzugeben, dass er während einer oder mehrerer TW-Zeitspannen eine relativ kleine Anzahl von Phasensprüngen am PJ-Signal erfasst hat. Der Satz von Komparatoren 250 antwortet durch Ausgeben von ARRIVAL SIGNAL, um anzuzeigen, dass er ein kurzes Präambel-Signal erfasst hat. Der Demodulator 260 bildet DEMODULATED SIGNAL auf Basis der DIGITAL-, I-, Q-Signale und verwendet beispielsweise ARRIVAL SIGNAL, um die Leistung des Demodulators 260, von AFC und AGC zu verbessern. In einer Ausführungsform initiiert der Demodulator 260 AFC auf der Präambel nach Empfangen von ARRIVAL SIGNAL. Der Empfänger 100 aktiviert AFC, nachdem der Satz von Komparatoren 250 ARRIVAL SIGNAL bestätigt hat, um eine AFC-Frequenzdrift auf Eingangsrauschen zu verhindern, bevor die Präambel erfasst wird. Der Demodulator 260 ist in der Lage, den Frequenzversatz der DIGITAL-, I-, Q-Signale zu messen, bevor der Satz von Komparatoren 250 ARRIVAL SIGNAL bestätigt. Der Demodulator 260 kann die Frequenzdrift der DIGITAL-, I, Q-Signale in „einem Aufwasch” messen, nachdem der Satz von Komparatoren 250 ARRIVAL SIGNAL bestätigt hat. In der dargestellten Ausführungsform verlässt der Demodulator 260 außerdem einen Ruhemodus als Antwort auf eine Aktivierung von ARRIVAL SIGNAL. In einer noch anderen Ausführungsform initiiert der Demodulator 260 BCR auf der Präambel nach Empfangen von ARRIVAL SIGNAL.The controller 240 gives the VALUE signal to the set of comparators 250 to indicate that it has detected a relatively small number of phase jumps in the PJ signal during one or more T W periods. The set of comparators 250 responds by issuing ARRIVAL SIGNAL to indicate that it has detected a short preamble signal. The demodulator 260 forms DEMODULATED SIGNAL based on the DIGITAL, I, Q signals and uses, for example, ARRIVAL SIGNAL to control the performance of the demodulator 260 to improve from AFC and AGC. In one embodiment, the demodulator initiates 260 AFC on the preamble after receiving ARRIVAL SIGNAL. The recipient 100 activates AFC after the set of comparators 250 ARRIVAL SIGNAL has been confirmed to prevent AFC frequency drift on input noise before the preamble is detected. The demodulator 260 is able to measure the frequency offset of the DIGITAL, I, Q signals before the set of comparators 250 ARRIVAL SIGNAL confirmed. The demodulator 260 can measure the frequency drift of DIGITAL, I, Q signals in "a wash up" after the set of comparators 250 ARRIVAL SIGNAL has confirmed. In the illustrated embodiment, the demodulator leaves 260 also a sleep mode in response to activation of ARRIVAL SIGNAL. In yet another embodiment, the demodulator initiates 260 BCR on the preamble after receiving ARRIVAL SIGNAL.
Die Kombination der Fähigkeit des Phasensprungdetektors 220 und des Abweichungsdetektors 230 ermöglicht eine zuverlässige Bestätigung von ARRIVAL SIGNAL durch den Satz von Komparatoren 250, nachdem ein gewünschtes Signal, beispielsweise eine kurze Präambel, erfasst worden ist, während andere Signale, die nicht zur Verarbeitung durch den Empfänger 100 gedacht sind, ignoriert werden. Zum Beispiel bestätigt der Satz von Komparatoren 250 ARRIVAL SIGNAL nicht für Signale wie beispielsweise einen unmodulierten Ton oder ein Signal mit einer anderen Abweichung oder Datenrate.The combination of the capability of the phase jump detector 220 and the deviation detector 230 allows reliable confirmation of ARRIVAL SIGNAL by the set of comparators 250 . after a desired signal, such as a short preamble, has been detected, while other signals are not for processing by the receiver 100 are meant to be ignored. For example, the set of comparators confirms 250 ARRIVAL SIGNAL not for signals such as an unmodulated tone or a signal with a different deviation or data rate.
Der Signalankunftdetektor 200 gibt somit ein Ankunftsignal auf Basis dessen aus, dass eine Anzahl von Phasensprüngen innerhalb eines Fensters kleiner ist als ein Schwellenwert, der Empfänger erfasst zuverlässig kurze Präambeln in einer relativ kurzen Zeitspanne, während seine Leistungsaufnahme verringert ist.The signal arrival detector 200 Thus, outputting an arrival signal based on that a number of phase jumps within a window is smaller than a threshold, the receiver reliably detects short preambles in a relatively short period of time while its power consumption is reduced.
3 stellt in Form eines Blockdiagramms einen Phasensprungdetektor 300 dar, der als Phasensprungdetektor 220 von 2 verwendet werden kann. Für das in 3 dargestellte Beispiel weist ein Phasensprungdetektor 300 eine mit „TH1” bezeichnete Schwellenschaltung 310, einen Komparator 320, einen Phasensprungzähler 330 und einen Komparator 340 auf. 3 represents in the form of a block diagram a phase jump detector 300 which acts as a phase-jump detector 220 from 2 can be used. For the in 3 Example shown has a phase jump detector 300 a threshold circuit labeled "TH1" 310 , a comparator 320 , a phase skip counter 330 and a comparator 340 on.
Die Schwellenschaltung 310 weist einen Ausgang zum Ausgeben eines Phasenänderungsschwellenwerts auf. Der Komparator 320 weist einen ersten Eingang, der mit dem Ausgang einer Schwellenschaltung 310 verbunden ist, zum Empfangen des Phasenänderungsschwellenwerts, einen zweiten Eingang zum Empfangen des FOUT-Signals und einen Ausgang auf. Der Phasensprungzähler 330 weist einen ersten, mit „RESET” bezeichneten Eingang zum Empfangen des TW-Signals, einen zweiten Eingang, der mit dem Ausgang des Komparators 320 verbunden ist, und einen Ausgang zum Ausgeben eines mit „COUNT” bezeichneten Signals auf. Der Komparator 340 weist einen ersten Eingang zum Empfangen des COUNT VALUE-Signals, einen zweiten Eingang, der mit dem Ausgang des Phasensprungzählers 330 verbunden ist, um das COUNT-Signal zu empfangen, und einen Ausgang zum Ausgeben des PJ-Signals auf.The threshold circuit 310 has an output for outputting a phase change threshold. The comparator 320 has a first input connected to the output of a threshold circuit 310 for receiving the phase change threshold, a second input for receiving the F OUT signal and an output. The phase jump counter 330 has a first input labeled "RESET" for receiving the T W signal, a second input connected to the output of the comparator 320 and an output for outputting a signal labeled "COUNT". The comparator 340 has a first input for receiving the COUNT VALUE signal, a second input connected to the output of the phase jump counter 330 is connected to receive the COUNT signal and an output for outputting the PJ signal.
Im Betrieb empfängt der Komparator 320 das FOUT-Signal und vergleicht Phasenänderungen des FOUT-Signals mit dem Phasenänderungsschwellenwert, der von der Schwellenwertschaltung 310 ausgegeben wird. Der Schwellenwert 310 könnte TH1 beispielsweise auf Basis von Modulationsparametern des Empfängers 100 ausgeben und könnte TH1 auf Basis des Differenzierungsintervalls, das vom Signalankunftdetektor 200 verwendet wird, ausgeben. Für das in 3 dargestellte Beispiel gibt der Komparator 320 Phasensprünge an den Phasensprungzähler 330 auf Basis einer Phasenänderung von AWGN aus, die dargestellt wird als: Ein Phasensprung = θn(i) – θn(i-1) > TH1; [3] In operation, the comparator receives 320 the F OUT signal and compares phase changes of the F OUT signal with the phase change threshold provided by the threshold circuit 310 is issued. The threshold 310 For example, TH1 could be based on modulation parameters of the receiver 100 and TH1 could be based on the differentiation interval provided by the signal arrival detector 200 is used, spend. For the in 3 Example shown gives the comparator 320 Phase jumps to the phase jump counter 330 based on a phase change of AWGN represented as: A phase jump = θn (i) - θn (i-1) >TH1; [3]
Der Phasensprungzähler 330 gibt das COUNT-Signal entsprechend der Anzahl der gezählten Phasensprünge während einer TW-Zeitspanne an den Komparator 340 aus. Wenn die Anzahl der gezählten Phasensprünge klein ist, beispielsweise null oder ein Phasensprung, bestätigt der Komparator 340 das PJ-Signal. Wenn die TW-Zeitspanne abläuft, definiert das TW-Signal eine nächste Zeitspanne und setzt den Phasensprungzähler 330 zurück.The phase jump counter 330 outputs the COUNT signal to the comparator according to the number of counted phase skips during a T W period 340 out. If the number of counted phase jumps is small, for example zero or one phase jump, the comparator confirms 340 the PJ signal. When the T W period elapses, the T W signal defines a next time period and sets the phase skip counter 330 back.
In einer Ausführungsform weist der Phasensprungzähler 300 einen Filter für gleitende Durchschnitte auf, der die Anzahl der erfassten Phasensprünge über mehreren TW-Zeitspannen mittelt. Wenn der gleitende Durchschnitt unter einen bestimmten Schwellenwert sinkt, bestimmt der Signalankunftdetektor 200, dass der HF-Rauschabstand groß genug ist, um das empfangene Signal als kurze Präambel zu erfassen.In one embodiment, the phase-shift counter 300 a moving average filter that averages the number of detected phase jumps over several T W time periods. When the moving average falls below a certain threshold, the signal arrival detector determines 200 in that the RF signal-to-noise ratio is large enough to detect the received signal as a short preamble.
4 stellt in Form eines Blockdiagramms einen Abweichungsdetektor 400 dar, der als Abweichungsdetektor 230 von 2 verwendet werden kann. Für das in 4 dargestellte Beispiel weist der Abweichungsdetektor 410 ein Filter 400, ein mit „HIGH HOLD” bezeichnetes hohes Halteregister 420, ein mit „LOW HOLD” bezeichnetes tiefes Halteregister 430, einen Subtrahierer 440, einen Window-Komparator 450 und eine Schwellenschaltung 460 auf, die mit „TH3” bezeichnet ist. 4 illustrates in the form of a block diagram a deviation detector 400 as the deviation detector 230 from 2 can be used. For the in 4 illustrated example, the deviation detector 410 a filter 400 , a high holding register called "HIGH HOLD" 420 , a low hold register, called "LOW HOLD" 430 , a subtractor 440 , a window comparator 450 and a threshold circuit 460 which is labeled "TH3".
Das Filter 410 weist einen Eingang zum Empfangen des FOUT-Signals und einen Ausgang auf. Das hohe Halteregister 420 weist einen ersten Eingang, der mit dem Ausgang des Filters 410 verbunden ist, einen zweiten Eingang zum Empfangen des TW-Signals und einen Ausgang auf. Das tiefe Halteregister 430 weist einen ersten Eingang, der mit dem Ausgang des Filters 410 verbunden ist, einen zweiten Eingang zum Empfangen des TW-Signals und einen Ausgang auf. Der Subtrahierer 440 weist einen ersten Eingang, der mit dem Ausgang des hohen Halteregisters 420 verbunden ist, der mit „+” bezeichnet ist, einen zweiten Eingang, der mit dem Ausgang des tiefen Halteregisters 430 verbunden ist, der mit „–” bezeichnet ist, und einen Ausgang auf. Der Window-Komparator 450 weist einen ersten Eingang, der mit dem Ausgang der Schwellenschaltung 460 verbunden ist, um den Peak-zu-Peak-Frequenzschwellenwert zu erfassen, einen zweiten Eingang, der mit dem Ausgang des Subtrahierers 440 verbunden ist, und einen Ausgang zum Ausgeben des DEV-Signals aus.The filter 410 has an input for receiving the F OUT signal and an output. The high holding register 420 has a first input connected to the output of the filter 410 is connected, a second input for receiving the T W signal and an output. The deep holding register 430 has a first input connected to the output of the filter 410 is connected, a second input for receiving the T W signal and an output. The subtractor 440 has a first input connected to the output of the high holding register 420 , which is denoted by "+", a second input connected to the output of the low holding register 430 is connected, which is denoted by "-", and an output on. The window comparator 450 has a first input connected to the output of the threshold circuit 460 to detect the peak-to-peak frequency threshold, a second input connected to the output of the subtractor 440 and an output for outputting the DEV signal.
Im Betrieb empfängt das Filter 410 das FOUT-Signal und filtert das FOUT-Signal, so dass das hohe Halteregister 420 und das tiefe Halteregister 430 die hohen und niedrigen Werte, die während eines Timing-Windows auftreten, ordnungsgemäß aktualisieren können (durch eine Logik, die in 4 nicht dargestellt ist). So erhöht bzw. senkt die Logik die Werte im hohen Halteregister 420 und im tiefen Halteregister 430, wenn das Filter 410 einen Wert ausgibt, der die früheren Werte, die vom hohen Halteregister 420 und vom tiefen Halteregister 430 gespeichert werden, übertrifft bzw. kleiner ist als diese, innerhalb einer TW-Zeitspanne. Wie der Phasensprungzähler 330 definiert das TW-Signal, wenn die jeweilige TW-Zeitspanne abläuft, eine nächste Zeitspanne und setzt das hohe Halteregister 420 und das tiefe Halteregister 430 zurück. Der Subtrahierer 440 bestimmt den Unterschied zwischen einer gemessenen niedrigen Peak-zu-Peak-Frequenzabweichung und einer gemessenen hohen Peak-zu-Peak-Frequenzabweichung am Ende der TW-Zeitspanne, bevor das TW-Signal das hohe Halteregister 420 und das tiefe Halteregister 430 zurücksetzt. Die Schwellenwertschaltung 460 speichert niedrige und hohe Schwellenwerte für den Window-Komparator 450. Wenn der Unterschied zwischen den hohen und niedrigen Werten, d. h. die Peak-zu-Peak-Abweichung oder FPP, zwischen den niedrigen und hohen Schwellenwerten liegt, aktiviert der Window-Komparator 450 das DEV-Signal, um eine gültige Abweichung anzugeben, die für ein Präambelmuster repräsentativ sein kann. In operation, the filter receives 410 the F OUT signal and filters the F OUT signal, leaving the high holding register 420 and the deep holding register 430 The high and low values that occur during a timing Windows can update properly (through a logic that is in place) 4 not shown). Thus, the logic increases or decreases the values in the high holding register 420 and in the deep holding register 430 if the filter 410 returns a value that represents the previous values from the high holding register 420 and from the deep holding register 430 stored, surpasses or is smaller than these, within a T W -Zeitspanne. Like the phase skip counter 330 When the respective T W period elapses, the T W signal defines a next time period and sets the high holding register 420 and the deep holding register 430 back. The subtractor 440 determines the difference between a measured low peak-to-peak frequency deviation and a measured high peak-to-peak frequency deviation at the end of the T W period before the T W signal is the high holding register 420 and the deep holding register 430 resets. The threshold circuit 460 stores low and high thresholds for the window comparator 450 , If the difference between the high and low values, ie the peak-to-peak deviation or F PP , is between the low and high thresholds, the window comparator activates 450 the DEV signal to indicate a valid deviation that may be representative of a preamble pattern.
Für das in 4 dargestellte Beispiel aktiviert der Window-Komparator 450 das DEV-Signal, wenn: FPP_MIN_TH < FPP < FPP_MAX_TH; [4] in dem die Schwellenwertschaltung 460 FPP_MIN_TH und FPP_MAX_TH speichert.For the in 4 The example shown activates the window comparator 450 the DEV signal if: F PP _MIN_TH <F PP <F PP _MAX_TH; [4] in which the threshold circuit 460 F PP _MIN_TH and F PP _MAX_TH stores.
In einer anderen Ausführungsform bestimmt der Abweichungsdetektor 400 den absoluten Wert mehrerer Abweichungsfehler, die während mehrerer TW-Zeitspannen berechnet worden sind, und der Abweichungsdetektor 400 kombiniert und mittelt die Abweichungsfehler, um die Exaktheit des DEV-Signals zu verbessern. In einer noch anderen Ausführungsform deaktiviert der Demodulator 260 die AFC-Schaltung, während der Abweichungsdetektor 400 das FOUT-Signal verarbeitet, um die Genauigkeit des DEV-Signals zu verbessern.In another embodiment, the deviation detector determines 400 the absolute value of a plurality of deviation errors calculated during several T W periods and the deviation detector 400 combines and averages the deviation errors to improve the accuracy of the DEV signal. In yet another embodiment, the demodulator deactivates 260 the AFC circuit, while the deviation detector 400 processes the F OUT signal to improve the accuracy of the DEV signal.
5 stellt in Form eines Blockdiagramms einen Controller und einen Satz von Komparatoren 500 dar, die als Controller 240 bzw. als Satz von Komparatoren 250 von 2 verwendet werden können. Für das in 5 dargestellte Beispiel beinhalten der Controller und die Komparatoren 500 im Allgemeinen den Controller 510 und einen Satz von Komparatoren 520. 5 represents in block diagram form a controller and a set of comparators 500 that acts as a controller 240 or as a set of comparators 250 from 2 can be used. For the in 5 Example shown include the controller and the comparators 500 generally the controller 510 and a set of comparators 520 ,
Der Controller 510 weist einen Window-Timer 512, eine Zustandsmaschine 514 und einen Gültigkeitszähler 516 auf. Der Window-Timer 512 weist einen Ausgang auf, um das TW-Signal auszugeben. Die Zustandsmaschine 514 weist auf: einen Eingang zum Empfangen des PJ-Signals, einen zweiten Eingang zum Empfangen des DEV-Signals, einen dritten Eingang zum Empfangen des VALUE-Signals, einen ersten Ausgang, der mit „ADD” bezeichnet ist, einen zweiten Ausgang, der mit „FREEZE” bezeichnet ist, einen dritten Ausgang, der mit „SUB” bezeichnet ist, und einen vierten Ausgang, der mit „RESET” bezeichnet ist. Der Gültigkeitszähler 516 weist auf: einen ersten Eingang zum Empfangen des ENABLE-Signals, einen zweiten Takteingang, der mit dem Window-Timer 512 verbunden ist, um das TW-Signal zu empfangen, einen dritten Eingang, der mit dem ADD-Ausgang der Zustandsmaschine 514 verbunden ist, einen vierten Eingang, der mit dem FREEZE-Ausgang der Zustandsmaschine 514 verbunden ist, einen fünften Eingang, der mit dem SUB-Ausgang der Zustandsmaschine 514 verbunden ist, und einen sechsten Eingang, der mit dem RESET-Ausgang der Zustandsmaschine 514 verbunden ist, und einen Ausgang, der mit dem Eingang der Zustandsmaschine 514 verbunden ist, um das VALUE-Signal auszugeben.The controller 510 has a window timer 512 , a state machine 514 and a validity counter 516 on. The window timer 512 has an output to output the T W signal. The state machine 514 comprising: an input for receiving the PJ signal, a second input for receiving the DEV signal, a third input for receiving the VALUE signal, a first output labeled "ADD", a second output connected to "FREEZE", a third output designated "SUB" and a fourth output designated "RESET". The validity counter 516 indicates: a first input for receiving the ENABLE signal, a second clock input connected to the window timer 512 to receive the T W signal, a third input connected to the ADD output of the state machine 514 a fourth input connected to the FREEZE output of the state machine 514 connected to a fifth input connected to the SUB output of the state machine 514 and a sixth input connected to the RESET output of the state machine 514 is connected, and an output connected to the input of the state machine 514 connected to output the VALUE signal.
Der Satz von Komparatoren 520 weist eine Schwellenwertschaltung 522, die mit „TH2” bezeichnet ist, einen Komparator 524, eine mit „TH4” bezeichneten Schwellenwertschaltung 526 und einen Komparator 528 auf. Die Schwellenschaltung 522 weist einen Ausgang zum Ausgeben eines Zählerschwellenwerts auf. Der Komparator 524 weist einen ersten Eingang, der mit dem Ausgang der Schwellenschaltung 522 verbunden ist, um den Zählerschwellenwert zu erfassen, einen zweiten Eingang, der mit dem Ausgang des Gültigkeitszählers 516 verbunden ist, um das VALUE-Signal zu empfangen, und einen Ausgang zum Ausgeben von ARRIVAL SIGNAL aus. Die Schwellenschaltung 526 weist einen Ausgang zum Ausgeben eines Zählerschwellenwerts auf. Der Komparator 528 weist einen ersten Eingang, der mit dem Ausgang der Schwellenschaltung 526 verbunden ist, um den Zählerschwellenwert zu empfangen, einen zweiten Eingang, der mit dem Ausgang des Gültigkeitszählers 516 verbunden ist, um das VALUE-Signal zu empfangen, und einen Ausgang zum Ausgeben von FIRST PASS ARRIVAL SIGNAL auf.The set of comparators 520 has a threshold circuit 522 labeled "TH2", a comparator 524 , a threshold circuit labeled "TH4" 526 and a comparator 528 on. The threshold circuit 522 has an output for outputting a counter threshold. The comparator 524 has a first input connected to the output of the threshold circuit 522 to detect the counter threshold, a second input connected to the output of the validity counter 516 is connected to receive the VALUE signal and an output to output ARRIVAL SIGNAL. The threshold circuit 526 has an output for outputting a counter threshold. The comparator 528 has a first input connected to the output of the threshold circuit 526 to receive the counter threshold, a second input connected to the output of the validity counter 516 to receive the VALUE signal and an output to output FIRST PASS ARRIVAL SIGNAL.
Im Betrieb gibt der Window-Timer 512 das TW-Signal an den Gültigkeitszählers 516 aus, und gibt außerdem, wie oben erörtert, das TW-Signal an andere Funktionen des Signalankunftdetektors 200 aus. Wenn er vom ENABLE-Signal aktiviert worden ist, gibt der Gültigkeitszähler 516 das VALUE-Signal an den Satz von Komparatoren 520 aus. Der Gültigkeitszähler 516 gibt außerdem das VALUE-Signal an die Zustandsmaschine 514 aus. Die Zustandsmaschine 514 antwortet durch Steuern des numerischen Werts des VALUE-Signals auf Basis der PJ-, DEV- und VALUE-Signale. In operation, the window timer 512 the T W signal on the validity counter 516 and, as discussed above, also provides the T W signal to other functions of the signal arrival detector 200 out. When enabled by the ENABLE signal, the validity counter returns 516 the VALUE signal to the set of comparators 520 out. The validity counter 516 also gives the VALUE signal to the state machine 514 out. The state machine 514 responds by controlling the numerical value of the VALUE signal based on the PJ, DEV and VALUE signals.
Für das in 5 dargestellte Beispiel steuert die Zustandsmaschine 514 den Wert des Gültigkeitszählers 516 auf Basis des PJ-Signals, um eine bestimmte Anzahl von Phasensprüngen während einer oder mehrerer TW-Zeitspannen anzuzeigen. Im Controller 510 steuert die Zustandsmaschine 514 außerdem den Wert des Gültigkeitszählers 516 auf Basis des DEV-Signals, um die Abweichung der Phase des FOUT-Signals im Vergleich zum Phasenänderungsschwellenwert während einer oder mehrerer TW-Zeitspannen anzugeben. Als Antwort auf den Zustand der PJ- und DEV-Signale kann die Zustandsmaschine 514 in eine finite Zahl von Zuständen übergehen. Zum Beispiel ist die Zustandsmaschine 514 in der Lage, eine bestimmte Anzahl von Zählungen zum Gültigkeitszähler 516 zu addieren, eine bestimmte Anzahl von Zählungen vom Gültigkeitszähler 516 zu subtrahieren, die Zählung des Gültigkeitszählers 516 einzufrieren oder die Zählung des Gültigkeitszählers 516 zurückzusetzen.For the in 5 The example shown controls the state machine 514 the value of the validity counter 516 based on the PJ signal to indicate a certain number of phase jumps during one or more T W time periods. In the controller 510 controls the state machine 514 also the value of the validity counter 516 based on the DEV signal to indicate the deviation of the phase of the F OUT signal from the phase change threshold during one or more TW time periods. In response to the state of the PJ and DEV signals, the state machine 514 move to a finite number of states. For example, the state machine 514 able to count a certain number of counts to the validity counter 516 to add a certain number of counts from the validity counter 516 to subtract the count of the validity counter 516 Freeze or counting the validity counter 516 reset.
Der Komparator 524 vergleicht die Zählung, die vom VALUE-Signal dargestellt wird, mit einer bestimmten Zählung, die von der Schwellenschaltung 522 ausgegeben wird. Wenn das VALUE-Signal zum Beispiel eine relativ kleine Anzahl von Phasensprüngen anzeigt, die dem PJ-Signal während einer oder mehrerer TW-Zeitspannen entsprechen, wo die kleine Anzahl von Zählungen weniger ist als der Wert, der von der Schwellenschaltung 522 ausgegeben wird, bestätigt der Komparator 524 ARRIVAL SIGNAL, um anzugeben, dass das kurze Präambelsignal stark genug ist, um vom Signalankunftdetektor 200 erfasst zu werden.The comparator 524 compares the count represented by the VALUE signal with a specific count taken from the threshold circuit 522 is issued. For example, if the VALUE signal indicates a relatively small number of phase jumps corresponding to the PJ signal during one or more T W periods, where the small number of counts is less than the value provided by the threshold circuit 522 is output, the comparator confirms 524 ARRIVAL SIGNAL to indicate that the short preamble signal is strong enough to pass from the signal arrival detector 200 to be recorded.
Der Komparator 528 vergleicht die Zählung, die vom VALUE-Signal dargestellt wird, mit einer bestimmten Zählung, die von der Schwellenschaltung 526 ausgegeben wird. Wenn das VALUE-Signal zum Beispiel eine relativ kleine Anzahl von Phasensprüngen anzeigt, die dem PJ-Signal während einer oder mehrerer TW-Zeitspannen entsprechen, wo die kleine Anzahl von Zählungen weniger ist als der Wert, der von der Schwellenschaltung 526 ausgegeben wird, bestätigt der Komparator 528 FIRST PASS ARRIVAL SIGNAL, und als Antwort darauf erzeugt der Empfänger 100 ein Interruptsignal an die Host-MCU. Wenn der Komparator 528 keine Durchlasssignalankunft erfasst, könnte der Empfänger 100 eine Frequenz für einen nächsten Kanal abtasten oder könnte in einen niedrigen Leistungszustand (Ruhezustand) übergehen, während er damit fortfährt, nach FIRST PASS ARRIVAL SIGNAL Ausschau zu halten. Die Schwellenschaltung 526 gibt eine Zählung (TH4) aus, die höchstens so groß ist wie die Zählung, die von der Schwellenschaltung 522 ausgegeben wird (TH2). So bestätigt der Komparator 528 im Allgemeinen FIRST PASS ARRIVAL SIGNAL in weniger TW-Zeitspannen als der Komparator 524 ARRIVAL SIGNAL bestätigt.The comparator 528 compares the count represented by the VALUE signal with a specific count taken from the threshold circuit 526 is issued. For example, if the VALUE signal indicates a relatively small number of phase jumps corresponding to the PJ signal during one or more TW time periods where the small number of counts is less than the value that is output from the threshold circuit 526 is output, the comparator confirms 528 FIRST PASS ARRIVAL SIGNAL, and in response the receiver generates 100 an interrupt signal to the host MCU. If the comparator 528 no forward signal arrival detected, could be the receiver 100 to sample a frequency for a next channel, or to transition to a low power (hibernation) state while continuing to look for FIRST PASS ARRIVAL SIGNAL. The threshold circuit 526 outputs a count (TH4) that is at most as large as the count that is from the threshold circuit 522 is output (TH2). This is how the comparator confirms 528 generally FIRST PASS ARRIVAL SIGNAL in less TW time periods than the comparator 524 ARRIVAL SIGNAL confirmed.
6 stellt ein Zeitdiagramm 600 des Betriebs des Empfängers 100 von 1 dar, Die horizontale Achse stellt die Zeit in Nanosekunden dar, und die vertikale Achse stellt die Amplitude verschiedener Signale in Volt dar. Das Zeitdiagramm 600 stellt eine Wellenform 610 dar, die DEMODULATED SIGNAL entspricht. Die horizontale Achse stellt vier spezielle Zeitpunkte von Interesse dar, die mit „t0”, „t1”, „t2” und „tN” bezeichnet sind. 6 represents a time chart 600 the operation of the receiver 100 from 1 The horizontal axis represents time in nanoseconds, and the vertical axis represents the amplitude of various signals in volts. The timing diagram 600 represents a waveform 610 which corresponds to DEMODULATED SIGNAL. The horizontal axis represents four particular points of interest of interest, labeled "t 0 ", "t 1 ", "t 2 " and "t N ".
Wie in 6 dargestellt ist, stellt während der Zeitspanne von t0 bis t1 die Wellenform 610 das θIN-Signal dar, das von AWGN dominiert wird, wie von Gleichung [1] definiert. Der Phasensprungdetektor 300 zählt Phasensprünge der Wellenform 610 gemäß den Gleichungen [2] und [3], wenn der Wert der Wellenform 610 größer ist als der Schwellenwert, der von der Schwellenwertschaltung 310 ausgegeben wird. Jeder Phasensprung der Wellenform 610 ist als eine „Spitze” zwischen Punkten V1 und V2 auf der vertikalen Achse dargestellt, wo der Wert der Spitze in v(t) größer ist als der Schwellenwert, der von der Schwellenwertschaltung 310 ausgegeben wird.As in 6 is represented during the period from t 0 to t 1, the waveform 610 the θ IN signal dominated by AWGN as defined by equation [1]. The phase jump detector 300 counts phase jumps of the waveform 610 according to equations [2] and [3], if the value of the waveform 610 is greater than the threshold set by the threshold circuit 310 is issued. Every phase jump of the waveform 610 is represented as a "peak" between points V1 and V2 on the vertical axis, where the value of the peak in v (t) is greater than the threshold value of the threshold circuit 310 is issued.
Während der Zeitspanne von t1 bis t2 und wiederholt durch den Zeitpunkt tN, erfasst der Signalankunftdetektor 200 keine Phasensprungereignisse in der Wellenform 610. Während dieser Zeitspanne wird die Wellenform 610 nicht mehr von AWGN dominiert.During the period from t 1 to t 2 and repeated by the time t N , the signal arrival detector detects 200 no phase jump events in the waveform 610 , During this period, the waveform becomes 610 no longer dominated by AWGN.
Während der Zeitspanne von t2 bis tN stellt die Wellenform 610 ein gefiltertes, frequenzmoduliertes (FM) Zeitabhängigkeitssignal dar. Das gefilterte FM-Signal wird definiert durch die Gleichung: S(t) = AS × (e–wt+θs(t)); [5] Wobei „AS” die Amplitude des gefilterten FM-Signals ist und „θS” die Phase des gefilterten FM-Signals ist.During the period from t 2 to t N represents the waveform 610 is a filtered, frequency modulated (FM) time dependency signal. The filtered FM signal is defined by the equation: S (t) = A S × (e -wt + θs (t) ); [5] Where "A S " is the amplitude of the filtered FM signal and "θ S " is the phase of the filtered FM signal.
Der Controller 240 antwortet auf die geringe Anzahl von Phasensprüngen (beispielsweise null Phasensprünge in 6) mit der Ausgabe des ARRIVAL-Signals, um anzugeben, dass das kurze Präambelsignal stark genug ist, um vom Detektor 200 erfasst zu werden.The controller 240 responds to the small number of phase jumps (for example, zero phase jumps in 6 ) with the output of the ARRIVAL signal to indicate that the short preamble signal is strong enough to pass from the detector 200 to be recorded.
7 stellt ein Zustandsdiagramm 700 des Controllers 510 von 5 dar. Das Zustandsdiagramm 700 zeigt drei Zustände von Interesse, einschließlich eines Add-Zustands 710, eines Freeze-Zustands 712 und eines Reset-Zustands 714. 7 represents a state diagram 700 of the controller 510 from 5 dar. The state diagram 700 shows three states of interest, including an add state 710 , a freeze state 712 and a reset state 714 ,
Der Add-Zustand 710 weist auf: einen ersten Eingabeübergang bei einer Bedingung, die mit „PJ = 1 DEV = 1” bezeichnet ist, einen zweiten Eingabeübergang bei einer Bedingung, die mit „PJ = 1 DEV = 1” bezeichnet ist, einen ersten Ausgabeübergang bei einer Bedingung, die mit „PJ = 1 DEV = 1” bezeichnet ist, und einen zweiten Ausgabeübergang bei einer Bedingung, die mit „PJ = 0 DEV = 0” bezeichnet ist. Der Freeze-Zustand 712 weist auf: einen ersten Eingabeübergang vom Add-Zustand 710 bei der Bedingung „PJ = 1 DEV = 1”, einen zweiten Eingabeübergang bei der Bedingung „PJ = 1 DEV = 0”, einen ersten Ausgabeübergang zum Add-Zustand 710 bei der Bedingung „PJ = 1 DEV = 1” und einen zweiten Ausgabeübergang bei der Bedingung „PJ = 0 DEV = 0”. Der Reset-Zustand 714 weist auf: einen ersten Eingabeübergang vom Add-Zustand 710 bei der Bedingung „PJ = 0 DEV = 0”, einen zweiten Eingabeübergang vom Freeze-Zustand 712 bei der Bedingung „PJ = 0 DEV = 0”, einen ersten Ausgabeübergang zum Add-Zustand 710 bei der Bedingung „PJ = 1 DEV = 1” und einen zweiten Ausgabeübergang zum Freeze-Zustand 712 bei der Bedingung „PJ = 1 DEV = 0”.The add state 710 has: a first input transition at a condition designated by "PJ = 1 DEV = 1", a second input transition at a condition designated by "PJ = 1 DEV = 1", a first output transition at a condition, denoted by "PJ = 1 DEV = 1" and a second output transition at a condition designated "PJ = 0 DEV = 0". The freeze state 712 indicates: a first input transition from the add state 710 for the condition "PJ = 1 DEV = 1", a second input transition for the condition "PJ = 1 DEV = 0", a first output transition to the add state 710 at the condition "PJ = 1 DEV = 1" and a second output transition at the condition "PJ = 0 DEV = 0". The reset state 714 indicates: a first input transition from the add state 710 for the condition "PJ = 0 DEV = 0", a second input transition from the freeze state 712 at the condition "PJ = 0 DEV = 0", a first output transition to the add state 710 at the condition "PJ = 1 DEV = 1" and a second output transition to the freeze state 712 with the condition "PJ = 1 DEV = 0".
TABELLE I zeigt Beispiele für Zustandsübergänge der Zustandsmaschine 514 für verschiedene Kombinationen der PJ-, DEV- und COUNT-Signale. Wenn der Gültigkeitszähler 516 einen niedrigen Zählerwert aufweist, beispielsweise < 2, könnte die Zustandsmaschine 514 in den Reset-Zustand 714 übergehen, um Ungenauigkeiten, falsch Positive, Auslassungen oder Ausfälle der PJ- und DEV-Signale anzupassen. Auch wenn der Gültigkeitszähler 516 eine höhere Zählung aufweist, beispielsweise > 2, könnte die Zustandsmaschine 514 in einen Subtraktionszustand (im Diagramm 700 nicht dargestellt) oder in den Freeze-Zustand 712 übergehen, um vermutete Ungenauigkeiten oder Ausfälle der PJ- und DEV-Signale auszugleichen. Man beachte, dass die Zustandsmaschine 514 in der Lage ist, einen Wert 1 zu addieren und zu subtrahieren und dass sie auch andere Werte zum Gültigkeitszählers 516 addieren oder davon subtrahieren kann. Man beachte außerdem, dass die Zustandsmaschine 514, wie in Tabelle I dargestellt, in den Add-Zustand 710 übergeht, wenn die PJ- und DEV-Signale beide bestätigt werden, in den Freeze-Zustand 712 übergeht, wenn das PJ-Signal bestätigt wird und das DEV-Signal nicht bestätigt wird, und in den Reset-Zustand 714 oder den Subtraktionszustand übergeht, wenn die PJ- und DEV-Signale beide nicht bestätigt werden. TABELLE I PJ-DEV- und VALUE-Signaleingabebedingung Ausgabeübergang der Zustandsmaschine 514
PJ = 0, DEV = 0 Gültigkeitszähler 516 zurücksetzen (Ausgabeübergang auf Reset-Zustand 714)
PJ = 0, DEV = 0, VALUE > 2 1 vom Gültigkeitszähler 516 subtrahieren (Ausgabeübergang auf Subtraktionszustand (nicht dargestellt))
PJ = 0, DEV = 0, VALUE ≤ 2 Gültigkeitszähler 516 zurücksetzen (Ausgabeübergang auf Reset-Zustand 714)
PJ = 0, DEV = 1 1 vom Gültigkeitszähler 516 subtrahieren (Ausgabeübergang auf Subtraktionszustand)
PJ = 0, DEV = 1 Einen Wert vom Gültigkeitszähler 516 subtrahieren (Ausgabeübergang auf Subtraktionszustand)
PJ = 1, DEV = 0 Den Wert des Gültigkeitszählers 516 einfrieren (Ausgabeübergang auf Freeze-Zustand 712)
PJ = 1, DEV = 1 1 zum Gültigkeitszähler 516 addieren (Ausgabeübergang auf Add-Zustand 710)
PJ = 1, DEV = 1 Einen Wert zum Gültigkeitszähler 516 addieren (Ausgabeübergang auf Add-Zustand 710)
TABLE I shows examples of state transitions of the state machine 514 for different combinations of PJ, DEV and COUNT signals. If the validity counter 516 has a low counter value, for example <2, the state machine could 514 in the reset state 714 to adjust for inaccuracies, false positives, omissions, or failures of the PJ and DEV signals. Even if the validity counter 516 has a higher count, for example> 2, the state machine could 514 in a subtraction state (in the diagram 700 not shown) or in the freeze state 712 to compensate for suspected inaccuracies or failures of the PJ and DEV signals. Note that the state machine 514 is able to add and subtract a value of 1 and that they also have other values to the validity counter 516 can add or subtract from it. Also note that the state machine 514 , as shown in Table I, in the Add state 710 when the PJ and DEV signals are both acknowledged, it goes into the freeze state 712 goes over when the PJ signal is acknowledged and the DEV signal is not acknowledged, and into the reset state 714 or the subtraction state transitions if the PJ and DEV signals are both not acknowledged. TABLE I PJ DEV and VALUE signal input condition Output transition of the state machine 514
PJ = 0, DEV = 0 validation count 516 reset (output transition to reset state 714 )
PJ = 0, DEV = 0, VALUE> 2 1 from the validity counter 516 subtract (output transition to subtraction state (not shown))
PJ = 0, DEV = 0, VALUE ≤ 2 validation count 516 reset (output transition to reset state 714 )
PJ = 0, DEV = 1 1 from the validity counter 516 subtract (output transition to subtraction state)
PJ = 0, DEV = 1 A value from the validity counter 516 subtract (output transition to subtraction state)
PJ = 1, DEV = 0 The value of the validity counter 516 freeze (output transition to freeze state 712 )
PJ = 1, DEV = 1 1 to the validity counter 516 add (output transition to Add state 710 )
PJ = 1, DEV = 1 A value to the validity counter 516 add (output transition to Add state 710 )
8 stellt ein Zeitdiagramm 800 des Betriebs des Signalankunftdetektors 200 von 2 dar Die horizontale Achse stellt die Zeit in Nanosekunden dar, und die vertikale Achse stellt die Amplitude verschiedener Signale in Volt dar. Das Zeitdiagramm 800 stellt vier Wellenformen von Interesse und den Zählerschwellenwert TH2 als Bezugslinie dar, einschließlich einer Wellenform 810, die DEMODULATED SIGNAL entspricht, einer Wellenform 812, die dem PJ-Signal entspricht, einer Wellenform 814, die dem VALUE-Signal entspricht, bezeichnet mit „VALID COUNTER-VALUE”, einer Wellenform 816, die ARRIVAL SIGNAL entspricht. Die horizontale Achse stellt vier spezielle Zeitpunkte von Interesse dar, die mit „t0”, „t1”, „t2” und „t3” bezeichnet sind. 8th represents a time chart 800 the operation of the signal arrival detector 200 from 2 The horizontal axis represents time in nanoseconds and the vertical axis represents the amplitude of various signals in volts. The timing diagram 800 represents four waveforms of interest and the counter threshold TH2 as a reference line, including a waveform 810 that corresponds to DEMODULATED SIGNAL, a waveform 812 corresponding to the PJ signal, a waveform 814 corresponding to the VALUE signal, labeled "VALID COUNTER-VALUE", a waveform 816 which corresponds to ARRIVAL SIGNAL. The horizontal axis represents four particular points of interest of interest, labeled "t 0 ", "t 1 ", "t 2 " and "t 3 ".
Wie in 8 dargestellt ist, entspricht die Wellenform 810 der Wellenform 610 von 6. Während der Zeitspanne von t0 bis t1 weist die Wellenform 812 eine relativ hohe Zahl von Phasensprüngen auf. Während des Zeitraums von t1 bis t2 und fortgesetzt über dem Zeitraum von t2 bis t3 enthält die Wellenform 812 gar keine Phasensprünge. Zum Beispiel erfasst der Gültigkeitszähler 516 während jeder „Stufe” in der Wellenform 814, wobei jede Stufe eine Breite aufweist, die vom TW-Signal definiert wird, keinerlei Phasensprünge in der Wellenform 812. Zur Zeitspanne t3 bestätigt der Satz von Komparatoren 250 ARRIVAL SIGNAL, um anzuzeigen, dass er ein gewünschtes Signal erfasst hat, beispielsweise eine kurze Präambel, die der Erfassung von null Phasensprüngen in der Wellenform 812 entspricht.As in 8th is shown corresponds to the waveform 810 the waveform 610 from 6 , During the period from t0 to t1, the waveform indicates 812 a relatively high number of phase jumps. During the period from t 1 to t 2 and continued over the period from t 2 to t 3 contains the waveform 812 no phase jumps at all. For example, the validity counter records 516 during each "step" in the waveform 814 wherein each stage has a width defined by the T W signal, no phase jumps in the waveform 812 , At time t 3 , the set of comparators confirms 250 ARRIVAL SIGNAL to indicate that it has detected a desired signal, for example, a short preamble, which is the detection of zero phase jumps in the waveform 812 equivalent.
So erreicht ein Empfänger, wie hierin beschrieben, eine schnelle Frequenzkonvergenz und spart Leistung, während er kurze Präambeln in einer relativ kurzen Zeitspanne zuverlässig erfasst. Der Empfänger-Signalankunftdetektor spricht gut auf einen Frequenzversatz an, daher kann AFC aufgeschoben werden, bis der Signalankunftdetektor das Präambelsignal erfasst hat. Der Digitalsignalprozessor weist einen Signalankunftdetektor auf, der ein Ankunftsignal auf Basis dessen ausgibt, dass eine Anzahl von Phasensprüngen kleiner ist als ein Schwellenwert innerhalb eines Fensters. In einer Ausführungsform verstärkt der Signalankunftdetektor die Signalankunfterfassung durch Kombinieren einer Phasensprungerfassung mit einer Frequenzabstimmungserfassung, wobei der Abweichungsdetektor ein Abweichungsübereinstimmungssignal auf Basis dessen ausgibt, dass ein Unterschied zwischen einer geringen erfassten Abweichung eines Phasenänderungssignals und einer starken erfassten Abweichung des Phasenänderungssignals kleiner ist als ein Schwellenwert. Der Signalankunftdetektor weist außerdem auf: einen Controller, der mit dem Phasensprungdetektor verbunden ist, um eine Anzahl von Phasensprüngen innerhalb eines Zeitfensters zu berechnen, und einen Komparator, um die Anzahl der Phasensprünge innerhalb des Fensters zu vergleichen, um ein Ankunftsignal auszugeben, wenn die Anzahl der Phasensprünge kleiner ist als ein zweiter Schwellenwert.Thus, as described herein, a receiver achieves fast frequency convergence and saves power while reliably detecting short preambles in a relatively short period of time. The receiver signal arrival detector responds well to a frequency offset, therefore AFC may be deferred until the signal arrival detector has detected the preamble signal. The digital signal processor has a signal arrival detector which outputs an arrival signal based on a number of phase jumps being less than a threshold within a window. In one embodiment, the signal arrival detector amplifies the signal acquisition detection by combining a phase jump detection with a frequency matching detection, the deviation detector outputting a departure coincidence signal based on a difference between a small detected deviation of a phase change signal and a strong detected deviation of the phase change signal being smaller than a threshold. The signal arrival detector further comprises: a controller connected to the phase-hopping detector to calculate a number of phase jumps within a time window, and a comparator to compare the number of phase jumps within the window to output an arrival signal when the number the phase jumps is less than a second threshold.
Der oben offenbarte Gegenstand ist als erläuternd, nicht als beschränkend anzusehen, und die beigefügten Ansprüche sollen sämtliche Modifikationen, Verbesserungen und andere Ausführungsformen, die in den wahren Bereich der Ansprüche fallen, abdecken. Zum Beispiel zeigen der Controller und die Komparatoren 500, wie in 5 dargestellt, eine Hardware-Implementierung der Zustandsmaschine 514. In anderen Ausführungsformen könnte die Zustandsmaschine 514 durch eine Folge von Programmschritten oder irgendeine Hardware-Funktion implementiert werden, die in der Lage ist, einen aktuellen Zustand als Antwort auf ein Ereignis oder eine Bedingung zu halten, und auch in der Lage ist, ausgelöst durch eine Ereignis oder eine Bedingung auf einen von einer finiten Anzahl anderer Zustände überzugehen.The above-disclosed subject matter is to be considered illustrative, not restrictive, and the appended claims are intended to cover all modifications, improvements and other embodiments which fall within the true scope of the claims. For example, the controller and the comparators show 500 , as in 5 shown, a hardware implementation of the state machine 514 , In other embodiments, the state machine could 514 be implemented by a sequence of program steps or any hardware function capable of holding a current state in response to an event or condition, and also capable of being triggered by an event or condition on one of to pass over to a finite number of other states.
Man beachte, dass die dargestellten Ausführungsformen eine kurze Präambel in einem alternierenden ...1010...-Muster erörtern, das mit dem M-Bus-Drahtloskommunikationsstandard kompatibel ist. In anderen Ausführungsformen könnte der Signalankunftdetektor 200 die Ankunft eines Signals eines anderen Typs erfassen, der mit einem anderen Kommunikationsprotokoll kompatibel ist. Zum Beispiel könne der Signalankunftdetektor 200 ein Signal erfassen, das ein längeres Präambelstück aufweist, das mit einem älteren Kommunikationsstandard kompatibel ist. Ebenso könnten die Schaltungen des Empfängers 100 bei unterschiedlichen Tastzyklen arbeiten, während sie die Ankunft der gewünschten Signale erfassen, um Leistung zu sparen.Note that the illustrated embodiments discuss a short preamble in an alternating ... 1010 ... pattern that is compatible with the M-Bus wireless communication standard. In other embodiments, the signal arrival detector 200 detect the arrival of a signal of another type that is compatible with another communication protocol. For example, the signal arrival detector 200 detect a signal having a longer preamble piece that is compatible with an older communication standard. Likewise, the circuits of the receiver 100 They work on different duty cycles while sensing the arrival of the desired signals to save power.
Man beachte, dass in 2 und 5 der Phasensprungdetektor 220 das PJ-Signal an die Zustandsmaschine 514 ausgibt und der Abweichungsdetektor 230 das DEV-Signal an die Zustandsmaschine 514 ausgibt. In anderen Ausführungsformen könnte der Signalankunftdetektor 200 ein gewünschtes Signal beispielsweise nur unter Verwendung der PJ-Ausgabe erfassen, die vom Phasensprungdetektor 220 ausgegeben wird, und der Signalankunftdetektor 200 könnte ohne Abweichungsdetektor 230 implementiert sein.Note that in 2 and 5 the phase jump detector 220 the PJ signal to the state machine 514 and the deviation detector 230 the DEV signal to the state machine 514 outputs. In other embodiments, the signal arrival detector 200 For example, to acquire a desired signal only using the PJ output provided by the phase-jump detector 220 is output, and the signal arrival detector 200 could without deviation detector 230 be implemented.
Somit ist, soweit dies gesetzlich zulässig ist, der Bereich der vorliegenden Erfindung durch die breites mögliche Auslegung der folgenden Ansprüche und deren Äquivalente zu bestimmen und ist durch die vorangehende ausführliche Beschreibung nicht zu beschränken oder zu begrenzen.Thus, to the extent permitted by law, the scope of the present invention should be determined by the broadest possible interpretation of the following claims and their equivalents, and is not to be limited or limited by the foregoing detailed description.
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte Nicht-PatentliteraturCited non-patent literature
-
EN 13757-4 [0003] EN 13757-4 [0003]
