DE102013219668A1 - Method and device for producing a thin-film wafer and method and device for producing a thin-film solar cell - Google Patents

Method and device for producing a thin-film wafer and method and device for producing a thin-film solar cell Download PDF

Info

Publication number
DE102013219668A1
DE102013219668A1 DE201310219668 DE102013219668A DE102013219668A1 DE 102013219668 A1 DE102013219668 A1 DE 102013219668A1 DE 201310219668 DE201310219668 DE 201310219668 DE 102013219668 A DE102013219668 A DE 102013219668A DE 102013219668 A1 DE102013219668 A1 DE 102013219668A1
Authority
DE
Germany
Prior art keywords
thin
layer
stack
etching
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201310219668
Other languages
German (de)
Inventor
Thomas Wagner
Nicola Mingirulli
Robert Roelver
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE201310219668 priority Critical patent/DE102013219668A1/en
Publication of DE102013219668A1 publication Critical patent/DE102013219668A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen eines Dünnschichtwafers. Das Verfahren weist einen Schritt des Bereitstellens, einen Schritt des Aufbauens, einen Schritt des Einbringens und einen Schritt des Auflösens auf. Im Schritt des Bereitstellens wird ein Substrat bereitgestellt. Im Schritt des Aufbauens wird ein Stapel (200) auf dem Substrat (100) aufgebaut, wobei der Stapel (200) eine Zwischenschicht (202) und eine Halbleiterschicht (204) umfasst. Die Zwischenschicht (202) wird auf dem Substrat (100) angeordnet. Die Halbleiterschicht repräsentiert den Dünnschichtwafer. Im Schritt des Einbringens wird zumindest ein Ätzkanal (500) durch die Halbleiterschicht (204) in den Stapel eingebracht. Im Schritt wird der Stapel durch Entfernen der Zwischenschicht (202) unter Verwendung eines Ätzmediums aufgelöst, um den Dünnschichtwafer von dem Substrat (100) zu lösen.The invention relates to a method for producing a thin-film wafer. The method comprises a step of providing, a step of building, a step of introducing, and a step of dissolving. In the providing step, a substrate is provided. In the step of building up, a stack (200) is built up on the substrate (100), wherein the stack (200) comprises an intermediate layer (202) and a semiconductor layer (204). The intermediate layer (202) is placed on the substrate (100). The semiconductor layer represents the thin-film wafer. In the introducing step, at least one etching channel (500) is introduced through the semiconductor layer (204) into the stack. In the step, the stack is dissolved by removing the intermediate layer (202) using an etching medium to release the thin-film wafer from the substrate (100).

Description

Stand der TechnikState of the art

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Dünnschichtwafers, auf ein Verfahren zum Herstellen einer Dünnschichtsolarzelle sowie auf entsprechende Vorrichtungen.The present invention relates to a method for producing a thin-film wafer, to a method for producing a thin-film solar cell and to corresponding devices.

Eine Schichtdicke einer Solarzelle ist wenig relevant für die Energieausbeute der Solarzelle. Daher kann durch die Verwendung von dünnen oder dünnsten Schichten teureres Halbleitermaterial eingespart werden.A layer thickness of a solar cell is of little relevance to the energy yield of the solar cell. Therefore, by using thin or thinnest layers, more expensive semiconductor material can be saved.

Die DE 10 2011 081 655 A1 beschreibt eine Dünnschicht-Solarzelle.The DE 10 2011 081 655 A1 describes a thin-film solar cell.

Offenbarung der ErfindungDisclosure of the invention

Vor diesem Hintergrund werden mit der vorliegenden Erfindung ein Verfahren zum Herstellen eines Dünnschichtwafers, ein Verfahren zum Herstellen einer Dünnschichtsolarzelle sowie entsprechende Vorrichtungen gemäß den Hauptansprüchen vorgestellt. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen und der nachfolgenden Beschreibung.Against this background, the present invention proposes a method for producing a thin-film wafer, a method for producing a thin-film solar cell and corresponding devices according to the main claims. Advantageous embodiments emerge from the respective subclaims and the following description.

Um einen Stapel aus übereinander abgeschiedenen, dünnen Schichten aus Halbleitermaterial in einzelne Wafer zu trennen, wird zwischen je zwei der Schichten eine Opferschicht benötigt. Beim Trennen wird die Opferschicht durch ein Ätzmittel aufgelöst. Wenn die Opferschicht lediglich von einer, am Rand des Stapels freiliegenden Kante her aufgelöst wird, dauert der Trennvorgang lange. Um wesentlich mehr freiliegende Kante bereitzustellen, können in den Stapel Löcher eingebracht werden, über die das Ätzmittel in den Stapel eindringen kann. Die Löcher können in einem Kernbereich des Stapels eingebracht werden. Dadurch wird die Opferschicht wesentlich schneller entfernt. Durch die kürzere Prozessdauer resultiert ein geringerer Materialverlust an den Wafern. Die Wafer können mit einer gleichmäßigeren Schichtdicke vom Stapel getrennt werden, als beim Ätzen vom Rand des Stapels.In order to separate a stack of superimposed, thin layers of semiconductor material into individual wafers, a sacrificial layer is required between each two of the layers. During separation, the sacrificial layer is dissolved by an etchant. If the sacrificial layer is merely dissolved by an edge exposed at the edge of the stack, the separation process takes a long time. To provide significantly more exposed edge, holes can be introduced into the stack through which the etchant can penetrate the stack. The holes can be placed in a core area of the stack. As a result, the sacrificial layer is removed much faster. The shorter process time results in less material loss on the wafers. The wafers can be separated from the stack with a more uniform layer thickness than when etching from the edge of the stack.

Es wird ein Verfahren zum Herstellen eines Dünnschichtwafers vorgestellt, wobei das Verfahren die folgenden Schritte aufweist.A method of manufacturing a thin-film wafer is presented, the method comprising the following steps.

Bereitstellen eines Substrats;
Aufbauen eines Stapels auf dem Substrat, wobei der Stapel eine Zwischenschicht und eine Halbleiterschicht umfasst, wobei die Zwischenschicht auf dem Substrat angeordnet wird;
Einbringen von zumindest einem Ätzkanal durch die Halbleiterschicht; und
Auflösen des Stapels durch Entfernen der Zwischenschicht unter Verwendung eines Ätzmediums, um die den Dünnschichtwafer repräsentierende Halbleiterschicht von dem Substrat zu lösen.Providing a substrate;
Building up a stack on the substrate, the stack comprising an intermediate layer and a semiconductor layer, wherein the intermediate layer is arranged on the substrate;
Introducing at least one etching channel through the semiconductor layer; and
Dissolving the stack by removing the interlayer using an etching medium to release the semiconductor layer representing the thin-film wafer from the substrate.

Unter einem Wafer kann eine Scheibe verstanden werden. Eine Dünnschicht kann eine Dicke zwischen dem Mikrometerbereich und dem Nanometerbereich aufweisen. Ein Substrat kann ein Siliziumsubstrat sein. Das Substrat kann ein konventioneller Wafer sein. Eine Zwischenschicht kann eine Opferschicht sein, die wesentlich besser von einem Ätzmedium gelöst wird, als die Halbleiterschicht. Die Halbleiterschicht kann eine Dicke zwischen dem Mikrometerbereich und dem Nanometerbereich aufweisen. Ein Ätzkanal kann eine Bohrung durch den Stapel sein. Under a wafer, a disc can be understood. A thin film may have a thickness between the micrometer range and the nanometer range. A substrate may be a silicon substrate. The substrate may be a conventional wafer. An intermediate layer may be a sacrificial layer that is much better detached from an etching medium than the semiconductor layer. The semiconductor layer may have a thickness between the micrometer range and the nanometer range. An etch channel may be a bore through the stack.

Die Zwischenschicht kann aus einer ersten chemischen Spezies abgeschieden werden, um den Stapel aufzubauen. Die Halbleiterschicht kann aus einer zweiten chemischen Spezies abgeschieden werden, um den Stapel aufzubauen. Die erste chemische Spezies ist verschieden von der zweiten chemischen Spezies. Das Ätzmedium greift insbesondere die erste Spezies an. Das Ätzmedium kann eine hohe Ätzselektivität aufweisen. Durch die hohe Ätzselektivität kann die Halbleiterschicht gut von der Zwischenschicht getrennt werden. Die Zwischenschicht kann vollständig aufgelöst werden. The intermediate layer can be deposited from a first chemical species to build up the stack. The semiconductor layer may be deposited from a second chemical species to build up the stack. The first chemical species is different from the second chemical species. The etching medium attacks in particular the first species. The etching medium may have a high etching selectivity. Due to the high etching selectivity, the semiconductor layer can be well separated from the intermediate layer. The intermediate layer can be completely dissolved.

Der Stapel kann durch zumindest eine weitere Zwischenschicht und zumindest eine weitere Halbleiterschicht aufgebaut werden. Dabei können die Zwischenschichten und die Halbleiterschichten wechselweise aufgebracht werden. Der Ätzkanal kann zumindest durch die weitere Halbleiterschicht, die weitere Zwischenschicht und die Halbleiterschicht eingebracht werden. Im Schritt des Auflösens kann ferner die weitere Zwischenschicht entfernt werden. Durch eine Vielzahl von Schichten können viele Dünnschichtwafer gleichzeitig gefertigt werden. Die Prozesszeit für einen einzelnen Wafer wird so im Endeffekt deutlich verkürzt. The stack can be constructed by at least one further intermediate layer and at least one further semiconductor layer. In this case, the intermediate layers and the semiconductor layers can be applied alternately. The etching channel can be introduced at least through the further semiconductor layer, the further intermediate layer and the semiconductor layer. In the dissolving step, the further intermediate layer may be further removed. By means of a multiplicity of layers, many thin-layer wafers can be produced simultaneously. The process time for a single wafer is thus significantly shortened in the end.

Der Ätzkanal kann schräg zu einer Oberfläche des Stapels eingebracht werden. Der Ätzkanal kann in einem spitzen Winkel verlaufen. Durch die Schräge ergibt sich innerhalb eines Dünnschichtwafers eine Obstruktion eines ersten Endes des Kanals durch ein zweites Ende des Kanals. Dadurch kann Licht nicht ungenutzt durch den Ätzkanal fallen. Weiterhin kann so beim Beschichten des Wafers mit einem gerichteten Beschichtungsprozess kein Material durch den Ätzkanal dringen.The etch channel may be introduced obliquely to a surface of the stack. The etch channel may be at an acute angle. The slope results in obstruction of a first end of the channel within a thin film wafer through a second end of the channel. As a result, light can not fall unused through the etch channel. Furthermore, during coating of the wafer with a directional coating process, no material can penetrate through the etching channel.

Die Halbleiterschicht kann mit zumindest einer dotierten Teilschicht abgeschieden werden. Eine Teilschicht kann eine anders dotierte Schicht sein, als ein Grundmaterial. Durch zumindest zwei unterschiedlich dotierte Schichten in einer Halbleiterschicht kann eine fotoelektrische Struktur der Solarzelle bereits im Stapel angelegt werden.The semiconductor layer can be deposited with at least one doped sub-layer. A sub-layer may be a differently doped layer, as a base material. By at least two differently doped layers in a semiconductor layer, a photoelectric structure of the solar cell can already be created in the stack.

Im Schritt des Einbringens kann eine Mehrzahl von Ätzkanälen durch die Halbleiterschicht eingebracht werden. Die Ätzkanäle können in einem Raster angeordnet sein. Je mehr Ätzkanäle, umso geringer ist die Prozesszeit.In the introducing step, a plurality of etching channels may be introduced through the semiconductor layer. The etch channels can be arranged in a grid. The more etching channels, the lower the process time.

Das Verfahren kann einen Schritt des Abtragens umfassen, in dem eine vorbestimmte Schichtdicke von der Halbleiterschicht abgetragen wird, um Oberflächenschäden des Materials des Dünnschichtwafers zu entfernen. Schäden können beim Einbringen der Ätzkanäle entstehen. Durch das Abtragen kann die Oberfläche des Wafers verbessert werden. Insbesondere kann die Oberfläche geglättet werden.The method may include a step of removing in which a predetermined layer thickness is removed from the semiconductor layer to remove surface damage of the material of the thin-film wafer. Damage can occur when introducing the etching channels. By ablation, the surface of the wafer can be improved. In particular, the surface can be smoothed.

Es wird ein Verfahren zum Herstellen einer Dünnschichtsolarzelle vorgestellt, wobei das Verfahren die folgenden Schritte aufweist:
Bereitstellen eines Dünnschichtwafers mit zumindest einem durchgehenden Ätzkanal von einer ersten Seite zu einer zweiten Seite; und
Beschichten des Dünnschichtwafers mit einer elektrisch leitfähigen Deckschicht, wobei die Deckschicht aus einer Richtung schräg zu dem Ätzkanal aufgebracht wird.A process for producing a thin-film solar cell is presented, the process comprising the following steps:
Providing a thin film wafer having at least one continuous etch channel from a first side to a second side; and
Coating the thin-film wafer with an electrically conductive cover layer, wherein the cover layer is applied from a direction oblique to the etching channel.

Eine Oberfläche des Dünnschichtwafers und des Ätzkanals kann passiviert werden. Durch das Passivieren kann eine Rekombinationsrate an der Waferoberfläche reduziert werden. Durch das Passivieren kann ein elektrischer Wirkungsgrad der Dünnschichtsolarzelle steigen.A surface of the thin-film wafer and the etching channel can be passivated. By passivation, a recombination rate at the wafer surface can be reduced. Passivation can increase the electrical efficiency of the thin-film solar cell.

Das Verfahren kann einen Schritt des Einbringens umfassen, wobei im Bereich des Ätzkanals eine elektrisch leitende Verbindung durch den Dünnschichtwafer eingebracht wird. Durch die Verbindung können Leiterbahnen auf der Lichteinfallsseite der Solarzelle eingespart werden und auf der Rückseite geführt werden. Die zwei Pole der Solarzelle können durch einen Abstand voneinander isoliert sein.The method may include a step of introducing, wherein in the region of the etching channel, an electrically conductive connection is introduced through the thin-film wafer. Through the connection traces can be saved on the light incident side of the solar cell and guided on the back. The two poles of the solar cell can be isolated by a distance from each other.

Die vorliegende Erfindung schafft ferner eine Vorrichtung, die ausgebildet ist, um die Schritte einer Variante der hier vorgestellten Verfahren in entsprechenden Einrichtungen durchzuführen bzw. umzusetzen. Auch durch diese Ausführungsvariante der Erfindung in Form einer Vorrichtung kann die der Erfindung zugrunde liegende Aufgabe schnell und effizient gelöst werden. The present invention further provides an apparatus configured to perform the steps of a variant of the methods presented herein in corresponding apparatus. Also by this embodiment of the invention in the form of a device, the object underlying the invention can be solved quickly and efficiently.

Unter einer Vorrichtung kann vorliegend ein elektrisches Gerät verstanden werden, das Sensorsignale verarbeitet und in Abhängigkeit davon Steuer- und/oder Datensignale ausgibt. Die Vorrichtung kann eine Schnittstelle aufweisen, die hard- und/oder softwaremäßig ausgebildet sein kann. Bei einer hardwaremäßigen Ausbildung können die Schnittstellen beispielsweise Teil eines sogenannten System-ASICs sein, der verschiedenste Funktionen der Vorrichtung beinhaltet. Es ist jedoch auch möglich, dass die Schnittstellen eigene, integrierte Schaltkreise sind oder zumindest teilweise aus diskreten Bauelementen bestehen. Bei einer softwaremäßigen Ausbildung können die Schnittstellen Softwaremodule sein, die beispielsweise auf einem Mikrocontroller neben anderen Softwaremodulen vorhanden sind.In the present case, a device can be understood as meaning an electrical device which processes sensor signals and outputs control and / or data signals in dependence thereon. The device may have an interface, which may be formed in hardware and / or software. In the case of a hardware-based embodiment, the interfaces can be part of a so-called system ASIC, for example, which contains a wide variety of functions of the device. However, it is also possible that the interfaces are their own integrated circuits or at least partially consist of discrete components. In a software training, the interfaces may be software modules that are present, for example, on a microcontroller in addition to other software modules.

Von Vorteil ist auch ein Computerprogrammprodukt mit Programmcode, der auf einem maschinenlesbaren Träger wie einem Halbleiterspeicher, einem Festplattenspeicher oder einem optischen Speicher gespeichert sein kann und zur Durchführung des Verfahrens nach einer der vorstehend beschriebenen Ausführungsformen verwendet wird, wenn das Programmprodukt auf einem Computer oder einer Vorrichtung ausgeführt wird.A computer program product with program code which can be stored on a machine-readable carrier such as a semiconductor memory, a hard disk memory or an optical memory and is used to carry out the method according to one of the embodiments described above if the program product is installed on a computer or a device is also of advantage is performed.

Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:The invention will now be described by way of example with reference to the accompanying drawings. Show it:

1 eine Darstellung eines Substrats zum Aufbauen eines Stapels gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 1 an illustration of a substrate for building a stack according to an embodiment of the present invention;

2 eine Darstellung eines Substrats mit einem Stapel gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 2 an illustration of a substrate with a stack according to an embodiment of the present invention;

3 eine Darstellung eines Substrats mit einem Stapel während des Auflösens des Stapels; 3 a representation of a substrate with a stack during the dissolution of the stack;

4 eine Darstellung eines Substrats mit einem aufgelösten Stapel aus Dünnschichtwafern; 4 a representation of a substrate with a dissolved stack of thin-film wafers;

5 eine Darstellung eines Stapels mit Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 5 an illustration of a stack with etch channels according to an embodiment of the present invention;

6 eine Darstellung eines Stapels mit Ätzkanälen während des Auflösens des Stapels gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 6 an illustration of a stack with etching channels during the dissolution of the stack according to an embodiment of the present invention;

7 eine Darstellung eines Substrats mit einem aufgelösten Stapel aus Dünnschichtwafern mit Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 7 a representation of a substrate with a dissolved stack of thin-film wafers with etch channels according to an embodiment of the present invention;

8 eine Draufsicht auf einen Dünnschichtwafer mit Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 8th a plan view of a thin-film wafer with etch channels according to an embodiment of the present invention;

9 eine Darstellung eines Stapels mit schrägen Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 9 an illustration of a stack with oblique Ätzkanälen according to an embodiment of the present invention;

10 eine Darstellung eines Stapels mit schrägen Ätzkanälen während des Auflösens des Stapels gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 10 a representation of a stack with oblique Ätzkanälen during the dissolution of the stack according to an embodiment of the present invention;

11 eine Darstellung eines Substrats mit einem aufgelösten Stapel aus Dünnschichtwafern mit schrägen Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 11 an illustration of a substrate with a dissolved stack of thin-film wafers with oblique Ätzkanälen according to an embodiment of the present invention;

12 eine Draufsicht auf einen Dünnschichtwafer mit schrägen Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 12 a plan view of a thin-film wafer with oblique Ätzkanälen according to an embodiment of the present invention;

13 eine Darstellung eines Dünnschichtwafers mit schrägen Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 13 a representation of a thin-film wafer with oblique Ätzkanälen according to an embodiment of the present invention;

14 eine Darstellung eines rückseitenpassivierten Dünnschichtwafers mit schrägen Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 14 a representation of a backside passivated thin-film wafer with oblique Ätzkanälen according to an embodiment of the present invention;

15 eine Darstellung einer passivierten Dünnschichtsolarzelle mit schrägen Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 15 a representation of a passivated thin film solar cell with oblique Ätzkanälen according to an embodiment of the present invention;

16 eine Darstellung einer Dünnschichtsolarzelle mit schrägen Ätzkanälen und einer ersten elektrisch leitfähigen Deckschicht gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 16 a representation of a thin-film solar cell with oblique Ätzkanälen and a first electrically conductive cover layer according to an embodiment of the present invention;

17 eine Darstellung einer Dünnschichtsolarzelle mit schrägen Ätzkanälen und zwei elektrisch leitfähigen Deckschichten gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 17 a representation of a thin-film solar cell with oblique Ätzkanälen and two electrically conductive outer layers according to an embodiment of the present invention;

18 eine Darstellung einer Dünnschichtsolarzelle mit schrägen Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 18 a representation of a thin-film solar cell with oblique Ätzkanälen according to an embodiment of the present invention;

19 eine Darstellung eines Substrats mit einem verschieden dotierten Stapel gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 19 a representation of a substrate with a differently doped stack according to an embodiment of the present invention;

20 eine Darstellung eines dotierten Stapels mit Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 20 a representation of a doped stack with etch channels according to an embodiment of the present invention;

21 eine Darstellung eines Substrats mit einem aufgelösten Stapel aus verschieden dotierten Dünnschichtwafern mit Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 21 a representation of a substrate with a dissolved stack of differently doped thin-film wafers with etch channels according to an embodiment of the present invention;

22 eine Darstellung einer vorderseitenpassivierten, verschieden dotierten Dünnschichtsolarzelle mit Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 22 a representation of a front-passivated, differently doped thin film solar cell with etch channels according to an embodiment of the present invention;

23 eine Darstellung einer passivierten, verschieden dotierten Dünnschichtsolarzelle mit Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 23 a representation of a passivated, differently doped thin film solar cell with etch channels according to an embodiment of the present invention;

24 eine Darstellung einer verschieden dotierten Dünnschichtsolarzelle mit Ätzkanälen und einer Antireflexionsschicht gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 24 a representation of a differently doped thin film solar cell with etch channels and an anti-reflection layer according to an embodiment of the present invention;

25 eine Darstellung einer Dünnschichtsolarzelle mit Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 25 a representation of a thin film solar cell with etch channels according to an embodiment of the present invention;

26 ein Ablaufdiagramm eines Verfahrens zum Herstellen eines Dünnschichtwafers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 26 a flowchart of a method for producing a thin-film wafer according to an embodiment of the present invention;

27 ein Ablaufdiagramm eines Verfahrens zum Herstellen einer Dünnschichtsolarzelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 27 a flow chart of a method for producing a thin film solar cell according to an embodiment of the present invention;

28 ein Blockschaltbild einer Vorrichtung zum Herstellen eines Dünnschichtwafers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und 28 a block diagram of an apparatus for producing a thin-film wafer according to an embodiment of the present invention; and

29 ein Blockschaltbild einer Vorrichtung zum Herstellen einer Dünnschichtsolarzelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. 29 a block diagram of an apparatus for producing a thin film solar cell according to an embodiment of the present invention.

In der nachfolgenden Beschreibung günstiger Ausführungsbeispiele der vorliegenden Erfindung werden für die in den verschiedenen Figuren dargestellten und ähnlich wirkenden Elemente gleiche oder ähnliche Bezugszeichen verwendet, wobei auf eine wiederholte Beschreibung dieser Elemente verzichtet wird.In the following description of favorable embodiments of the present invention, the same or similar reference numerals are used for the elements shown in the various figures and similar acting, with a repeated description of these elements is omitted.

Die 1 bis 25 zeigen mehrere Ausführungsbeispiele von Herstellungsprozessen für Silizium-Solarzellen unter Anwendung des Epitaxial-Lift-Off-Verfahrens. Dabei werden Kanäle und Löcher, insbesondere schräge Löcher in Schichtstapel aus epi-Silizium und Opferschichten (SiGe) eingebracht, um die Ätzzeit für die Trennung der Epi-Wafer durch Wegätzen der Opferschichten zu beschleunigen. Damit kann ein Ätzmedium mit einer weniger hohen Ätzselektivität zwischen Opferschicht und Silizium, als ohne Löcher verwendet werden.The 1 to 25 show several embodiments of manufacturing processes for silicon solar cells using the epitaxial lift-off method. In this case, channels and holes, in particular oblique holes in layer stack of epi-silicon and sacrificial layers (SiGe) introduced to accelerate the etching time for the separation of the epi-wafer by etching away the sacrificial layers. Thus, an etching medium with a less high etching selectivity between the sacrificial layer and silicon than without holes can be used.

Die kostengünstige Produktion von Solarzellen ist ein entscheidender Faktor für die Wettbewerbsfähigkeit von Solarstrom gegenüber konventionell hergestellter elektrischer Energie und damit auch für den kommerziellen Erfolg der Fotovoltaik. Ein zurzeit noch signifikanter Kostenfaktor in der waferbasierten Silizium-Solarmodultechnologie ist die Herstellung des Silizium Wafers. Eine Möglichkeit diesen Kostenfaktor zu verringern ist die Verwendung dünnerer Wafer. Zurzeit können Si-Wafer durch Drahtsägen aus einkristallinen Ingots oder multikristallinen Bricks gefertigt werden. Dieses Verfahren ist allerdings, was die erzielbare Waferdicke angeht, aufgrund der beim Sägen auftretenden mechanischen Spannungen, der Oberflächenrauigkeiten der Sägeoberfläche und der verfügbaren Sägedrahtdurchmesser auf etwa 100 µm begrenzt. Um dünnere Wafer zu fertigen, können alternative Wafer-Herstellungsmethoden angewandt werden. Beispielsweise kann das Verfahren der wasserstoffinduzierten Waferabspaltung verwendet werden. Dabei werden H-Ionen in hoher Dosis in den Si-Kristall implantiert. Bei einem anschließenden Temperschritt verbindet sich der Wasserstoff zu H-Blasen im Silizium und spaltet die darüber liegende Si-Membran vom Kristall ab. Dabei kann die erzielbare Waferdicke sehr genau über die Implantationsenergie eingestellt werden. Wafer von bis zu 10 µm Dicke sind so herstellbar. Dieses Verfahren erfordert allerdings einen hohen apparativen Aufwand (Implanter, Waferhandling usw.). The cost-effective production of solar cells is a decisive factor for the competitiveness of solar power compared to conventionally produced electrical energy and thus also for the commercial success of photovoltaics. A currently significant cost factor in wafer-based silicon solar module technology is the production of the silicon wafer. One way to reduce this cost factor is to use thinner wafers. Currently, Si wafers can be made by wire sawing from single crystal ingots or multicrystalline bricks. However, in terms of achievable wafer thickness, this method is limited to about 100 μm due to the mechanical stresses involved in sawing, the surface roughness of the saw surface and the available saw wire diameter. To make thinner wafers, alternative wafer fabrication methods can be used. For example, the method of hydrogen-induced wafer cleavage can be used. H-ions are implanted into the Si crystal in high doses. In a subsequent annealing step, the hydrogen combines to form H bubbles in the silicon and splits the overlying Si membrane from the crystal. In this case, the achievable wafer thickness can be set very accurately via the implantation energy. Wafers of up to 10 μm thickness can be produced in this way. However, this method requires a high expenditure on equipment (Implanter, wafer handling, etc.).

Eine weitere Möglichkeit dünne Wafer herzustellen ist die epitaktische Abscheidung von einkristallinem Silizium. Zum Ablösen dieser epitaktischen Schichten gibt es z. B. die Möglichkeit, die kristalline Schicht auf einer porösen Siliziumschicht zu wachsen. Für diesen PorSi Prozess wird jedoch neben der Epitaxie zusätzlich der Schritt der Porosifizierung benötigt. Nach der Ablösung der Epi Schicht wird die darunterliegende, restliche porSi-Schicht wieder nasschemisch entfernt, was einen zusätzlichen Materialverlust bedeutet und den Ausnutzungsgrad des Silizium-Einkristalls verringert. Eleganter ist die Lösung Opferschichten (z. B. aus SiGe) zwischen die EPI-Siliziumfilme einzuführen und dann durch nass- oder trockenchemisches Opferschichtätzen die epitaktisch gewachsenen, einkristallinen, dünnen Siliziumschichten voneinander zu trennen. Um dieses als epitaxial-lift-off (ELO) bezeichnete Verfahren auf große Flächen Anwenden zu können (z. B. quadratische Substrate mit 15,6 cm Kantenlänge) und die benötigte Opferschichtdicke gering halten zu können, benötigt man eine extrem hohe Ätzselektivität zwischen Opferschicht und Silizium (>50000). Aktuell erreichbar sind Ätzselektivitäten zwischen SiGe und Si von 300 (nasschemisch mit HCl) bzw. 10000 mit einem ClF3-Trockenätzprozess.Another possibility to produce thin wafers is the epitaxial deposition of monocrystalline silicon. To detach these epitaxial layers, there are z. For example, it is possible to grow the crystalline layer on a porous silicon layer. For this PorSi process, however, apart from the epitaxy, the step of porosification is additionally required. After the peeling of the epi layer, the underlying, residual porSi layer is again removed by wet-chemical means, which means an additional loss of material and reduces the degree of utilization of the silicon monocrystal. More elegant is the solution to introduce sacrificial layers (eg of SiGe) between the EPI silicon films and then to separate the epitaxially grown, monocrystalline, thin silicon layers from one another by wet or dry chemical sacrificial layer etching. In order to be able to apply this process, referred to as epitaxial lift-off (ELO), to large areas (eg square substrates with 15.6 cm edge length) and to be able to keep the required sacrificial layer thickness small, an extremely high etching selectivity is required between the sacrificial layer and silicon (> 50,000). Currently, etching selectivities between SiGe and Si of 300 (wet-chemical with HCl) or 10000 with a ClF3 dry etching process can be achieved.

Durch die Einführung von Kanälen zur Zuführung des Ätzmediums zur Opferschicht, wie sie hier vorgestellt werden, können die Anforderungen an die Ätzselektivität verringert werden. Dies ermöglicht die praktische Umsetzung der epitaktischen Herstellung extrem dünner Wafer in Verbindung mit einem Opferschichtprozess. Darüber hinaus beinhaltet wird eine schräge Anordnung der Kanäle vorgestellt, welche die Anwendung einer Standard Solarzellenfertigungssequenz ohne spezielle Anpassung an das spezifische Waferherstellungsverfahren ermöglicht. Bei einer hohen Lochdichte wird zudem die Transmission von Sonnenlicht durch senkrechte Löcher vermieden. So kann auch der durch Löcher belegte Flächenanteil zur Generation von Fotostrom beitragen.The introduction of channels for supplying the etching medium to the sacrificial layer, as presented herein, may reduce the requirements for etch selectivity. This enables the practical implementation of the epitaxial production of extremely thin wafers in conjunction with a sacrificial layer process. In addition, an oblique arrangement of the channels is presented which allows the application of a standard solar cell manufacturing sequence without special adaptation to the specific wafer fabrication process. With a high density of holes, the transmission of sunlight through vertical holes is also avoided. Thus, the area occupied by holes area can contribute to the generation of photocurrent.

Das ELO-Verfahren wird heute schon in der GaAs-Solarzellentechnologie angewendet. Die GaAs Zelltechnologie macht aber aufgrund Ihrer höheren Kostenstruktur nur einen Bruchteil der aktuellen, weltweiten Solarzellenproduktion aus. Durch den hier vorgestellten Ansatz kann das ELO-Verfahren auch für die Si-basierte Solarzellenherstellung verwendet werden. The ELO process is already used today in GaAs solar cell technology. However, GaAs cell technology only accounts for a fraction of the current global solar cell production due to its higher cost structure. Through the approach presented here, the ELO process can also be used for Si-based solar cell production.

In den 1 bis 4 ist die Herstellung dünner, epitaktisch gewachsener Si-Wafer mittels Opferschichtätzen gezeigt. In the 1 to 4 the production of thin, epitaxially grown Si wafers by means of sacrificial layer etching is shown.

1 zeigt eine Darstellung eines Ausschnitts eines Substrats 100 zum Aufbauen eines Stapels gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Substrat 100 ist ein Halbleitersubstrat 100. Das Substrat 100 ist ein Siliziumsubstrat 100. Das Substrat 100 ist ein Si-Startsubstrat 100. Das Substrat 100 ist eine Scheibe, die als Trägermaterial für die Prozessierung der hier vorgestellten Dünnschichtwafer dient. Das Substrat 100 weist eine größere Dicke auf, als die herzustellenden Dünnschichtwafer. 1 shows a representation of a section of a substrate 100 for building a stack according to an embodiment of the present invention. The substrate 100 is a semiconductor substrate 100 , The substrate 100 is a silicon substrate 100 , The substrate 100 is a Si start substrate 100 , The substrate 100 is a disk which serves as a carrier material for the processing of the thin-film wafers presented here. The substrate 100 has a greater thickness than the thin-film wafer to be produced.

2 zeigt eine Darstellung eines Substrats 100 mit einem Stapel 200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Substrat 100 entspricht dem Substrat in 1. Hier ist auf dem Substrat 100 der Stapel 200 abgeschieden worden. Der Stapel 200 wurde unter Verwendung einer epitaktischen Abscheidung hergestellt. Der Stapel 200 weist hier sechs Schichten 202, 204 mit zwei verschiedenen Schichttypen auf. Die Schichten 202, 204 sind abwechselnd abgeschieden worden. Als erste Schicht 202 ist auf dem Substrat 100 eine Opferschicht 202 abgeschieden worden. Die Opferschicht 202 ist aus einem anderen Material, als das Substrat 100. Die Opferschicht 202 ist hier aus Siliciumgermanium SiGe. Auf der Opferschicht 202 ist eine zweite Schicht 204 abgeschieden worden. Die zweite Schicht 204 ist aus Silizium. Das Silizium bildet den Dünnschichtwafer aus. Das Silizium ist epitaktisch als einkristalline Schicht abgeschieden worden. Auf der zweiten Schicht 204 ist als dritte Schicht 202 erneut eine Opferschicht 202 als Zwischenschicht 202 abgeschieden worden. Auf der dritten Schicht 202 ist als vierte Schicht 204 erneut Silizium abgeschieden worden. Auf der vierten Schicht 204 ist als fünfte Schicht 202 erneut eine Opferschicht 202 abgeschieden worden. Auf der fünften Schicht 202 ist als sechste Schicht 204 erneut Silizium abgeschieden worden. Die Opferschichten 202 sind gleich dick. Die Siliziumschichten 204 sind ebenfalls gleich dick. Die Siliziumschichten 204 sind dünner, als das Substrat 100. Die Opferschichten 202 sind dünner, als die Siliziumschichten 204. 2 shows a representation of a substrate 100 with a pile 200 according to an embodiment of the present invention. The substrate 100 corresponds to the substrate in 1 , Here is on the substrate 100 the stack 200 been separated. The stack 200 was prepared using epitaxial deposition. The stack 200 here has six layers 202 . 204 with two different types of layers. The layers 202 . 204 have been deposited alternately. As first layer 202 is on the substrate 100 a sacrificial layer 202 been separated. The sacrificial layer 202 is made of a different material than the substrate 100 , The sacrificial layer 202 is here from silicon germanium SiGe. On the sacrificial layer 202 is a second layer 204 been separated. The second layer 204 is made of silicon. The silicon forms the thin-film wafer. The silicon has been deposited epitaxially as a monocrystalline layer. On the second layer 204 is as a third layer 202 again a sacrificial layer 202 as an intermediate layer 202 been separated. On the third layer 202 is as a fourth layer 204 silicon has been deposited again. On the fourth layer 204 is as the fifth layer 202 again a sacrificial layer 202 been separated. On the fifth layer 202 is as the sixth layer 204 silicon has been deposited again. The sacrificial layers 202 are the same size. The silicon layers 204 are also the same size. The silicon layers 204 are thinner than the substrate 100 , The sacrificial layers 202 are thinner than the silicon layers 204 ,

Mit anderen Worten zeigt 2 das Ergebnis einer Epi von Stapeln 200 aus Opferschicht 202 und Silizium 204.In other words shows 2 the result of an epi of stacks 200 from the sacrificial layer 202 and silicon 204 ,

3 zeigt eine Darstellung eines Substrats 100 mit einem Stapel 200 während des Auflösens des Stapels 200. Dabei werden die Opferschichten 202 von einem außen liegenden Rand her weggeätzt. Der Ätzangriff erfolgt ausschließlich von den Seiten. Da das verwendete Ätzmittel jedoch ebenfalls die Siliziumschichten 204 angreift, jedoch in viel geringerem Ausmaß, werden die Siliziumschichten 204 am Rand dünner, als in der Mitte. Eine Einwirkdauer des Ätzmittels ist am Rand wesentlich länger, als in der Mitte. 3 shows a representation of a substrate 100 with a pile 200 during the dissolution of the pile 200 , Here are the sacrificial layers 202 etched away from an outside edge. The etching attack takes place exclusively from the sides. However, the etchant used is also the silicon layers 204 attacks, but to a much lesser extent, become the silicon layers 204 thinner on the edge than in the middle. An exposure time of the etchant is much longer at the edge than in the middle.

4 zeigt eine Darstellung eines Substrats 100 mit einem aufgelösten Stapel 200 aus Dünnschichtwafern 400 nach einer vollständigen Trennung in einzelne EPI Dünnschichtwafer 400. Die Opferschichten aus SiGe sind vollständig entfernt und die Siliziumschichten 204 bilden die Dünnschichtwafer 400 aus. Die Dünnschichtwafer 400 sind hier an ihrer Position im Stapel 200 dargestellt. Dazu können sie beispielsweise außerhalb des dargestellten Bereichs abgestützt sein. 4 shows a representation of a substrate 100 with a resolved stack 200 from thin-film wafers 400 after complete separation into individual EPI thin-film wafers 400 , The sacrificial layers of SiGe are completely removed and the silicon layers 204 form the thin-film wafers 400 out. The thin-film wafers 400 are here at their position in the stack 200 shown. For this purpose, they can be supported, for example, outside the range shown.

Die 5 bis 12 zeigen die Herstellung dünner, epitaktisch gewachsener Si-Wafer mittels Opferschichtätzen, wobei die Ätzzeit bis zur vollständigen Trennung der einzelnen Si-Wafer durch senkrechte bzw. schräg angebrachte Ätzkanäle verringert wird.The 5 to 12 show the production of thin, epitaxially grown Si wafer by means of sacrificial layer etching, wherein the etching time is reduced to complete separation of the individual Si wafer by vertical or obliquely mounted etch channels.

5 zeigt eine Darstellung eines Stapels 200 mit Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Stapel 200 entspricht dem Stapel in 2. Zusätzlich sind in dem dargestellten Ausschnitt zwei Ätzkanäle 500 senkrecht zu einer Oberfläche des Stapels 200 bzw. der obersten Siliziumschicht 204 eingebracht worden. Die Ätzkanäle 500 verlaufen durch alle Siliziumschichten 204 und alle Opferschichten 202. Die erste Opferschicht 202 zwischen der ersten Siliziumschicht 204 und dem Substrat 100 kann dabei als Toleranzbereich zwischen der ersten Siliziumschicht 204 und dem Substrat 100 dienen, solange die erste Siliziumschicht 204 durchbrochen ist. Die Ätzkanäle 500 sind als zylindrische Bohrungen ausgebildet. Die Ätzkanäle 500 sind in diesem Ausführungsbeispiel durch Laserbohren eingebracht worden. 5 shows a representation of a stack 200 with etch channels 500 according to an embodiment of the present invention. The stack 200 corresponds to the stack in 2 , In addition, in the illustrated section two etching channels 500 perpendicular to a surface of the stack 200 or the topmost silicon layer 204 been introduced. The etch channels 500 run through all silicon layers 204 and all sacrificial layers 202 , The first sacrificial layer 202 between the first silicon layer 204 and the substrate 100 can be used as a tolerance range between the first silicon layer 204 and the substrate 100 serve as long as the first silicon layer 204 is broken. The etch channels 500 are designed as cylindrical holes. The etch channels 500 have been introduced by laser drilling in this embodiment.

6 zeigt eine Darstellung eines Stapels 200 mit Ätzkanälen 500 während des Auflösens des Stapels 200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Wie in 3 werden die Opferschichten 202 von freiliegenden Rändern her durch das Ätzmittel aufgelöst. Da durch die Ätzkanäle 500 das Ätzmittel die Opferschichten 202 auch quasi von innen heraus angreifen kann, wird die Ätzdauer wesentlich verringert. Dadurch werden die Siliziumschichten 204 wesentlich weniger stark angegriffen und bleiben im Wesentlichen gleich dick. 6 shows a representation of a stack 200 with etch channels 500 during the dissolution of the pile 200 according to an embodiment of the present invention. As in 3 become the sacrificial layers 202 from exposed edges through the etchant dissolved. Because through the etching channels 500 the etchant the sacrificial layers 202 Even if it can attack from the inside, the etching time is significantly reduced. This will make the silicon layers 204 much less attacked and remain essentially the same thickness.

Mit anderen Worten zeigt 6 einen selektiven Ätzprozess, bei dem der Ätzangriff durch die Ätzkanäle 500 und von den Seiten erfolgt, wodurch sich die benötigte Zeit bis zur vollständigen Trennung der EPI-Dünnschichtwafer 400 verringern lässt.In other words shows 6 a selective etching process in which the etching attack by the etch channels 500 and from the sides, resulting in the time required for complete separation of the EPI thin-film wafers 400 reduce.

7 zeigt eine Darstellung eines Substrats 100 mit einem aufgelösten Stapel 200 aus Dünnschichtwafern 400 mit Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Dünnschichtwafer 400 sind wie in 4 an ihrer Position im Stapel 200 dargestellt. Die fertigen Dünnschichtwafer 400 weisen einen deutlich gleichmäßigeren Dickenverlauf auf, als die Dünnschichtwafer in 4. Die Ätzkanäle 500 verbleiben in den Dünnschichtwafern 400. 7 shows a representation of a substrate 100 with a resolved stack 200 from thin-film wafers 400 with etch channels 500 according to an embodiment of the present invention. The thin-film wafers 400 are like in 4 at their position in the stack 200 shown. The finished thin-film wafers 400 have a much more uniform thickness profile than the thin-film wafer in 4 , The etch channels 500 remain in the thin-film wafers 400 ,

8 zeigt eine Draufsicht auf einen Dünnschichtwafer 400 mit Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Dünnschichtwafer 400 entspricht einem der Dünnschichtwafer in 7. Der Dünnschichtwafer 400 weist eine Mehrzahl von Ätzkanälen 500 auf. Im dargestellten Ausschnitt sind vier Ätzkanäle 500 abgebildet. Die Ätzkanäle 500 sind in einem Raster angeordnet. Hier sind die Ätzkanäle 500 in einem rechteckigen Raster angeordnet. Insbesondere sind die Ätzkanäle 500 in einem quadratischen Raster angeordnet. 8th shows a plan view of a thin-film wafer 400 with etch channels 500 according to an embodiment of the present invention. The thin-film wafer 400 corresponds to one of the thin-film wafers in 7 , The thin-film wafer 400 has a plurality of etching channels 500 on. In the illustrated section are four etch channels 500 displayed. The etch channels 500 are arranged in a grid. Here are the etch channels 500 arranged in a rectangular grid. In particular, the etch channels 500 arranged in a square grid.

In einem Ausführungsbeispiel wird ein Opferschichtmaterial epitaktisch auf Si gewachsen und nass- oder trockenchemisch selektiv zu Si geätzt. Beispielsweise können so SixGe1-x Schichten 400 voneinander getrennt werden. Es werden Ätzzeiten für das vollständige Trennen der Si-EPI-Schichten 400 durch nachträglich geöffnete Kanäle 500 im EPI-Schichtstapel 200 erreicht. Daraus resultiert ein einfacher Solarzellenherstellungsprozess, der mit wenigen zusätzlichen Prozessschritten die Herstellung hocheffizienter Solarzellen mit ELO-Wafern 400 ermöglicht. In one embodiment, sacrificial layer material is epitaxially grown on Si and etched wet or dry chemically selectively to Si. For example, Si x Ge 1-x layers can be used 400 be separated from each other. There are etching times for the complete separation of the Si-EPI layers 400 through subsequently opened channels 500 in the EPI layer stack 200 reached. The result is a simple solar cell manufacturing process that uses a few additional process steps to produce highly efficient solar cells with ELO wafers 400 allows.

Gemäß dem hier vorgestellten Ansatz werden die Ätzkanäle 500 und der Herstellungsprozess gemeinsam so angepasst, dass hocheffiziente Si-Solarzellen aus ELO Wafern 400 kostengünstig gefertigt werden können.According to the approach presented here, the etch channels 500 and the manufacturing process is jointly adapted so that highly efficient Solar cells made of ELO wafers 400 can be manufactured inexpensively.

9 zeigt eine Darstellung eines Stapels 200 mit schrägen Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Stapel 200 entspricht dem Stapel in 5. Im Gegensatz dazu sind die Ätzkanäle 500 unter einem Winkel zur Oberfläche des Stapels 200 eingebracht worden, der sich aus der Formel

Figure DE102013219668A1_0002
berechnet. Dabei ist rl der Radius der Ätzkanäle 500 und dSub die Dicke des Dünnschichtwafers. 9 shows a representation of a stack 200 with oblique etching channels 500 according to an embodiment of the present invention. The stack 200 corresponds to the stack in 5 , In contrast, the etch channels 500 at an angle to the surface of the stack 200 been introduced, resulting from the formula
Figure DE102013219668A1_0002
calculated. Here, r l is the radius of the etching channels 500 and d Sub is the thickness of the thin-film wafer.

10 zeigt eine Darstellung eines Stapels 200 mit schrägen Ätzkanälen 500 während des Auflösens des Stapels 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Auflösen erfolgt analog zu dem in 6 dargestellten Auflösen. Das Ätzmittel greift die zwischen den Siliziumschichten 204 angeordneten Opferschichten 202 an allen freiliegenden Rändern an. Dadurch wird eine geringe Einwirkdauer möglich. 10 shows a representation of a stack 200 with oblique etching channels 500 during the dissolution of the pile 500 according to an embodiment of the present invention. The dissolution is analogous to that in 6 displayed dissolution. The etchant intervenes between the silicon layers 204 arranged sacrificial layers 202 on all exposed edges. As a result, a low exposure time is possible.

Der erste Teil des Vorschlages umfasst die Verwendung schräg angeordneter Ätzkanäle 500 durch den epitaktisch gewachsenen Schichtstapel 200 der abwechselnd aus Opferschicht 202 und Siliziumschicht 204 besteht. Die Kanäle 500 können z. B. durch Laserbohren in den EPI-Stapel 200 eingebracht werden. The first part of the proposal involves the use of obliquely arranged etching channels 500 through the epitaxially grown layer stack 200 alternately from sacrificial layer 202 and silicon layer 204 consists. The channels 500 can z. B. by laser drilling in the EPI stack 200 be introduced.

11 zeigt eine Darstellung eines Substrats 100 mit einem aufgelösten Stapel 200 aus Dünnschichtwafern 400 mit schrägen Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Wie in 7 verbleiben die Ätzkanäle 500 nach dem Ätzen in den Dünnschichtwafern 400. 11 shows a representation of a substrate 100 with a resolved stack 200 from thin-film wafers 400 with oblique etching channels 500 according to an embodiment of the present invention. As in 7 remain the etch channels 500 after etching in the thin-layer wafers 400 ,

Nach dem Einbringen der Ätzkanäle 500 erfolgt das Opferschichtätzen, wodurch die epitaktisch gewachsenen Si-Schichten 204 vollständig voneinander getrennt werden. After the introduction of the etch channels 500 the sacrificial layer etching takes place, whereby the epitaxially grown Si layers 204 be completely separated from each other.

Beim Einbringen der Kanäle 500 kann es zu Kristallschäden an den Kanalwänden kommen, welche entweder während des Opferschichtätzens oder durch einen nachfolgenden, zusätzlichen Schadenätzprozess entfernt werden können. Dabei findet auch beim Opferschichtätzen ein gewisser Ätzabtrag auf den Si-Schichten 204 statt. When introducing the channels 500 There may be crystal damage to the channel walls which may be removed either during the sacrificial layer etch or through a subsequent additional damage etch process. In the sacrificial layer etching, there is also a certain etching erosion on the Si layers 204 instead of.

12 zeigt eine Draufsicht auf einen Dünnschichtwafer 400 mit schrägen Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Draufsicht entspricht der Draufsicht in 8. Im Gegensatz zu 8 sind die Ätzkanäle 500 nicht senkrecht zu Oberfläche des Dünnschichtwafers 400 ausgerichtet. Dadurch kann direkt einfallendes Sonnenlicht nicht durch die Ätzkanäle 500 durchscheinen und trägt somit zur Energiegewinnung bei. 12 shows a plan view of a thin-film wafer 400 with oblique etching channels 500 according to an embodiment of the present invention. The top view corresponds to the top view in FIG 8th , In contrast to 8th are the etch channels 500 not perpendicular to the surface of the thin-film wafer 400 aligned. As a result, directly incident sunlight can not pass through the etching channels 500 shine through and thus contributes to the generation of energy.

Die 13 bis 18 zeigen eine Sequenz zur Herstellung von aSi/cSi Heterostruktursolarzellen mit ELO-Wafern 400 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Durch die Verwendung schräger Ätzkanäle 500 ist keine weitere Anpassung des Zellherstellungsprozesses aufgrund des veränderten Substratmaterials notwendig.The 13 to 18 show a sequence for the preparation of aSi / cSi heterostructure solar cells with ELO wafers 400 according to an embodiment of the present invention. By using oblique etch channels 500 No further adaptation of the cell production process due to the changed substrate material is necessary.

13 zeigt eine Darstellung eines Dünnschichtwafers 400 mit schrägen Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. 13 shows a representation of a thin-film wafer 400 with oblique etching channels 500 according to an embodiment of the present invention.

Der Dünnschichtwafer 400 entspricht einem der Dünnschichtwafer in 11. Der Dünnschichtwafer 400 ist zur weiteren Bearbeitung von dem Stapel abgelöst. In diesem Ausführungsbeispiel besteht der Dünnschichtwafer 400 aus n-dotiertem Silizium n-Si.The thin-film wafer 400 corresponds to one of the thin-film wafers in 11 , The thin-film wafer 400 is detached from the stack for further processing. In this embodiment, the thin-film wafer 400 made of n-doped silicon n-Si.

Mit anderen Worten zeigt 13 einen Epi-Dünnschichtwafer 400 mit schräg verlaufenden Löchern 500.In other words shows 13 an epi-thin-film wafer 400 with sloping holes 500 ,

14 zeigt eine Darstellung eines rückseitenpassivierten Dünnschichtwafers 400 mit schrägen Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die in der dargestellten Lage unten angeordnete Seite des Dünnschichtwafers 400 und die Ätzkanäle 500 sind mit einer Passivierungsschicht 1400 aus intrinsischem, amorphem Silizium i-aSi passiviert. Die Passivierungsschicht 1400 weist in den Ätzkanälen und auf der Fläche eine gleichbleibende Schichtdicke auf. Auf der passivierten Fläche ist eine Basisschicht 1402 aus n-dotiertem, amorphem Silizium n-aSi abgeschieden. Die Basisschicht 1402 reicht nicht bis in die Ätzkanäle 500. 14 shows a representation of a backside passivated thin-film wafer 400 with oblique etching channels 500 according to an embodiment of the present invention. The side of the thin-layer wafer arranged in the position shown below 400 and the etch channels 500 are with a passivation layer 1400 made of intrinsic, amorphous silicon i-aSi passivated. The passivation layer 1400 has a constant layer thickness in the etch channels and on the surface. On the passivated surface is a base layer 1402 deposited from n-doped, amorphous silicon n-aSi. The base layer 1402 is not enough in the Ätzkanäle 500 ,

Mit anderen Worten zeigt 14 eine i/n-aSi Abscheidung auf der Wafer-Rückseite, die Kanalwände werden ebenfalls mit aSi passiviert.In other words shows 14 an i / n-aSi deposition on the back of the wafer, the channel walls are also passivated with aSi.

15 zeigt eine Darstellung einer Dünnschichtsolarzelle 1500 mit schrägen Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Dünnschichtsolarzelle 1500 basiert auf dem Dünnschichtwafer 400, wie er in 14 dargestellt ist. Zusätzlich ist die, in der dargestellten Lage oben angeordnete Seite des Dünnschichtwafers 400 ebenfalls durch die Passivierungsschicht 1400 aus intrinsischem, amorphem Silizium i-aSi passiviert. Auf der passivierten Fläche ist eine Emitterschicht 1502 aus p-dotiertem, amorphem Silizium p-aSi abgeschieden. Die Emitterschicht 1502 bildet zusammen mit dem Dünnschichtwafer 400 und der Basisschicht 1402 einen p-i-n-Übergang zur fotoelektrischen Ladungstrennung aus. Die Emitterschicht 1502 reicht nicht bis in die Ätzkanäle 500. 15 shows a representation of a thin film solar cell 1500 with oblique etching channels 500 according to an embodiment of the present invention. The thin-film solar cell 1500 based on the thin-film wafer 400 as he is in 14 is shown. In addition, the side of the thin-layer wafer arranged in the illustrated position is at the top 400 also through the passivation layer 1400 made of intrinsic, amorphous silicon i-aSi passivated. On the passivated surface is an emitter layer 1502 made of p-doped, amorphous silicon p- aSi deposited. The emitter layer 1502 forms together with the thin-film wafer 400 and the base layer 1402 a pin junction for photoelectric charge separation from. The emitter layer 1502 is not enough in the Ätzkanäle 500 ,

Mit anderen Worten zeigt 15 eine i/p-aSi Abscheidung auf der Wafer-Vorderseite. Wegen der schlechten Querleitfähigkeit des aSi entsteht kein Kurzschluss innerhalb des Kanals 500.In other words shows 15 an i / p aSi deposition on the wafer front. Due to the poor transverse conductivity of the aSi, there is no short circuit within the channel 500 ,

16 zeigt eine Darstellung einer Dünnschichtsolarzelle 1500 mit schrägen Ätzkanälen 500 und einer ersten elektrisch leitfähigen Deckschicht 1600 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Dünnschichtsolarzelle 1500 entspricht der Dünnschichtsolarzelle in 15. Die erste Deckschicht 1600 ist auf der Emitterschicht 1500 angeordnet und besteht aus einem leitfähigen, transparenten Oxid. Das Oxid wird beim Beschichten gerichtet auf die Dünnschichtsolarzelle 1500 aufgebracht. Das Oxid lagert sich nur dort ab, wo ein unmittelbarer Sichtkontakt zwischen der Quelle und dem Ablagerungsort besteht. Das Oxid wird hier senkrecht zu Oberfläche der Dünnschichtsolarzelle 1500 abgeschieden. Da die Ätzkanäle 500 schräg zu der Oberfläche ausgerichtet sind, lagert sich nur bis zu einer geringen Tiefe Oxid in den Ätzkanälen 500 ab. Das Oxid lagert sich nur auf der, der Oberfläche zugewandten Seite der Ätzkanäle 500 ab. Im dargestellten Ausführungsbeispiel lagert sich das Oxid bis weniger als die Hälfte der Dicke des Dünnschichtwafers 400 ab. 16 shows a representation of a thin film solar cell 1500 with oblique etching channels 500 and a first electrically conductive cover layer 1600 according to an embodiment of the present invention. The thin-film solar cell 1500 corresponds to the thin film solar cell in 15 , The first cover layer 1600 is on the emitter layer 1500 arranged and consists of a conductive, transparent oxide. The oxide is directed to the thin-film solar cell during coating 1500 applied. The oxide deposits only where there is direct visual contact between the source and the deposition site. The oxide here becomes perpendicular to the surface of the thin-film solar cell 1500 deposited. Because the etch channels 500 Aligned obliquely to the surface, outsourced only to a small depth of oxide in the etch channels 500 from. The oxide is deposited only on the side of the etch channels facing the surface 500 from. In the illustrated embodiment, the oxide stores up to less than half the thickness of the thin-film wafer 400 from.

Mit anderen Worten zeigt 16 eine gerichtete TCO-Abscheidung auf der Vorderseite. Die Kanalwand wird aufgrund von Abschattungseffekten nur zum Teil mit TCO 1600 belegt.In other words shows 16 a directed TCO deposition on the front. Due to shading effects, the channel wall will only partly be covered by TCO 1600 busy.

17 zeigt eine Darstellung einer Dünnschichtsolarzelle 1500 mit schrägen Ätzkanälen 500 und zwei elektrisch leitfähigen Deckschichten 1600 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Dünnschichtsolarzelle 1500 entspricht der Dünnschichtsolarzelle in 16. Die Dünnschichtsolarzelle 1500 ist hier um 180° gewendet dargestellt. Zusätzlich ist auf der jetzt obenliegenden Basisschicht 1402 eine zweite elektrisch leitfähige Deckschicht 1600 angeordnet. Die zweite Deckschicht 1600 besteht ebenfalls aus einem leitfähigen, transparenten Oxid. Das Oxid wird beim Beschichten gerichtet auf den Dünnschichtwafer 400 aufgebracht. Das Oxid lagert sich nur dort ab, wo ein unmittelbarer Sichtkontakt zwischen der Quelle und dem Ablagerungsort besteht. Das Oxid wird hier senkrecht zu Oberfläche des Dünnschichtwafers 400 abgeschieden. Da die Ätzkanäle 500 schräg zu der Oberfläche ausgerichtet sind, lagert sich nur bis zu einer geringen Tiefe Oxid in den Ätzkanälen 500 ab. Das Oxid lagert sich nur auf der, der Oberfläche zugewandten Seite der Ätzkanäle 500 ab. Im dargestellten Ausführungsbeispiel lagert sich das Oxid bis weniger als die Hälfte der Dicke des Dünnschichtwafers 400 ab. Die zweite Deckschicht 1600 kontaktiert die Dünnschichtsolarzelle 1500 zusammen mit der ersten, auf der Emitterschicht 1502 angeordneten Deckschicht 1600 flächig elektrisch. 17 shows a representation of a thin film solar cell 1500 with oblique etching channels 500 and two electrically conductive cover layers 1600 according to an embodiment of the present invention. The thin-film solar cell 1500 corresponds to the thin film solar cell in 16 , The thin-film solar cell 1500 is shown here turned by 180 °. In addition, on the now overhead base layer 1402 a second electrically conductive cover layer 1600 arranged. The second cover layer 1600 also consists of a conductive, transparent oxide. The oxide is directed at the thin-film wafer during coating 400 applied. The oxide deposits only where there is direct visual contact between the source and the deposition site. The oxide here becomes perpendicular to the surface of the thin-film wafer 400 deposited. Because the etch channels 500 Aligned obliquely to the surface, outsourced only to a small depth of oxide in the etch channels 500 from. The oxide is deposited only on the side of the etch channels facing the surface 500 from. In the illustrated embodiment, the oxide stores up to less than half the thickness of the thin-film wafer 400 from. The second cover layer 1600 contacts the thin-film solar cell 1500 along with the first, on the emitter layer 1502 arranged cover layer 1600 flat electrically.

Mit anderen Worten zeigt 17 eine gerichtete TCO-Abscheidung auf der Rückseite.In other words shows 17 a directed TCO deposition on the back.

18 zeigt eine Darstellung einer Dünnschichtsolarzelle 1500 mit schrägen Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Um die Dünnschichtsolarzelle 1500 funktionstüchtig herzustellen, sind beide Seiten durch metallische Leiterbahnen 1800 kontaktiert. Die Leiterbahnen 1800 sind direkt mit den elektrisch leitfähigen Deckschichten 1600 verbunden. Die Leiterbahnen 1800 sind als Gridstruktur auf der Vorderseite und der Rückseite der Dünnschichtsolarzelle 1500 ausgebildet. 18 shows a representation of a thin film solar cell 1500 with oblique etching channels 500 according to an embodiment of the present invention. To the thin-film solar cell 1500 to function properly, are both sides by metallic tracks 1800 contacted. The tracks 1800 are directly with the electrically conductive surface layers 1600 connected. The tracks 1800 are as a grid structure on the front and the back of the thin-film solar cell 1500 educated.

Mit anderen Worten zeigt 18 eine Metallkontaktierung (z. B. durch eine Gridstruktur 1800) auf Vorder-und Rückseite.In other words shows 18 a metal contact (eg through a grid structure 1800 ) on front and back.

Um aus den EPI-Si-Filmen 400 Solarzellen zu prozessieren, sind mehrere Zellprozesse mit Si-ELO-Wafern 400 denkbar. Beispielsweise können Heterostruktursolarzellen, Homojunction Solarzellen mit epitaktisch gewachsenen Back Surface Field (BSF) und Emitterschichten, Interdigitated Back Contact Solarzellen, Emitter Wrap through (EWT) und Metal Wrap Through (MWT) Zellen und/oder Heterostrukturzellen hergestellt werden.To get out of the EPI Si films 400 Process solar cells are several cell processes with Si-ELO wafers 400 conceivable. For example, heterostructure solar cells, homojunction solar cells with epitaxially grown back surface field (BSF) and emitter layers, interdigitated back contact solar cells, emitter wrap through (EWT) and metal wrap through (MWT) cells and / or heterostructure cells can be produced.

Nach dem das Einbringen der schrägen Ätzkanäle 500 und dem Opferschichtätzen sowie eventuell notwendiger Schadenätze der Kanalwände ist anhand der 13 bis 18 die Prozessierung einer Heterostruktursolarzelle 1500 beschrieben. Dabei ist in 14 die Abscheidung der i-aSi/BSF-aSi-Schicht auf der Rückseite, in 15 die Abscheidung der i-aSi-Emitter-Schicht auf der Vorderseite, in den 16 und 17 das TCO-Sputtern beidseitig gezeigt. Während der aSi Abscheidung in den 14 und 15 werden gleichzeitig die Oberflächen der Ätzkanäle passiviert. Bevorzugte Verfahren zur aSi Abscheidung sind solche, die auch bei extremen Oberflächentopografien (wie z. B. tiefe Löcher) eine homogene Schichtabscheidung ermöglichen (z. B. Atomic Layer Deposition ALD oder CVD Prozesse und Prozessparameter die eine homogene Kantenbedeckung ermöglichen). Da es sich beim Sputtern des TCO in den 16 und 17 (alternativ Elektronenstrahlverdampfen) um einen gerichteten Prozess handelt, entsteht aufgrund entsprechender Abschattungseffekte im schräg angebrachten Ätzkanal 500 kein durchgängiger leitfähiger Pfad aus TCO 1600, der Vorder- und Rückseite der Solarzelle 1500 kurzschließen würde. Der Winkel der Ätzkanäle kann unter Verwendung von a > arctan rl/0,5 × dsub berechnet werden. Mit dem Lochradius rl und der Substratdicke dsub. Bei einem Lochdurchmesser von 10 µm und einer Substratdicke von 30 µm ergibt sich ein minimal benötigter Ätzwinkel von 18°, wobei 0° senkrechten Löchern 500 entspricht.After the introduction of the oblique Ätzkanäle 500 and the sacrificial layer etching as well as any necessary damage rates of the channel walls is based on the 13 to 18 the processing of a heterostructure solar cell 1500 described. It is in 14 the deposition of the i-aSi / BSF-aSi layer on the back, in 15 the deposition of the i-aSi emitter layer on the front, in the 16 and 17 the TCO sputtering shown on both sides. During the aSi deposition in the 14 and 15 At the same time, the surfaces of the etching channels are passivated. Preferred methods for aSi deposition are those which enable homogenous layer deposition even in extreme surface topographies (such as eg deep holes) (eg atomic layer deposition ALD or CVD processes and process parameters which allow homogeneous edge coverage). Since it is the sputtering of the TCO in the 16 and 17 (Alternatively electron beam evaporation) is a directed process, arises due to corresponding shading effects in the obliquely mounted etch channel 500 no continuous conductive path from TCO 1600 , the front and back of the solar cell 1500 short circuit. The angle of the etch channels can be calculated using a> arctan r l / 0.5 × d sub . With the hole radius r l and the substrate thickness d sub . With a hole diameter of 10 .mu.m and a substrate thickness of 30 .mu.m results in a minimum required etching angle of 18 °, with 0 ° vertical holes 500 equivalent.

Die Metallisierung 1800 kann dann wie in Standard-Solarzellen über Siebdruck erfolgen, wobei die gedruckten Bereiche zwischen den Löchern 500 liegen sollten, um dem Auftreten von Kurzschlüssen zwischen Vorder- und Rückseite durch Paste, die in die Löcher 500 eindringt, entgegen zu wirken.The metallization 1800 can then be done via screen printing as in standard solar cells, with the printed areas between the holes 500 should lie to the occurrence of shorts between front and back by paste, which in the holes 500 penetrates, to counteract.

Die 19 bis 25 zeigen eine Herstellungssequenz gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zur Fertigung von Standard-Homojunction Solarzellen mit ELO-Wafern. Die für die Solarzelle benötigten dotierten Si-Schichten (Emitter und Back-Surface-Field) werden schon in-situ während der Epitaxie abgeschieden. Nach Trennen der Wafer 400 erfolgt nur noch die Oberflächen- und Kanallochpassivierung sowie die Metallisierung. Für die Herstellung von IBC, MWT und EWT Solarzellen werden analog zum gezeigten Homo-Junctionprozess wo nötig die dotierten Schichten ebenfalls in-situ abgeschieden. Danach erfolgt die weitere Prozessierung.The 19 to 25 show a manufacturing sequence according to an embodiment of the present invention for the production of standard homojunction solar cells with ELO wafers. The doped Si layers (emitter and back-surface field) required for the solar cell are already deposited in-situ during epitaxy. After separating the wafers 400 only the surface and channel hole passivation and the metallization takes place. For the production of IBC, MWT and EWT solar cells, the doped layers are also deposited in-situ, where necessary, analogously to the homo-junction process shown. Thereafter, the further processing takes place.

19 zeigt eine Darstellung eines Substrats 100 mit einem verschieden dotierten Stapel 200 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Stapel 200 entspricht im Wesentlichen dem Stapel in 2. Im Gegensatz dazu sind die zweiten Schichten 204 hier mehrlagig ausgeführt. Dabei weisen die zweiten Schichten 204 je eine erste Lage 1900 stark n-dotiertes Halbleitermaterial, eine zweite Lage 1902 schwach n-dotiertes Halbleitermaterial und eine dritte Lage 1904 p-dotiertes Halbleitermaterial auf. Die erste Lage 1900 repräsentiert dabei die Basis einer Dünnschichtsolarzelle gemäß dem hier vorgestellten Ansatz. Die zweite Lage 1902 repräsentiert das Halbleitersubstrat der Dünnschichtsolarzelle und die dritte Lage 1904 repräsentiert den Emitter der Dünnschichtsolarzelle. Die Zwischenschichten 202 und die Lagen 1900, 1902, 1904 sind in einem sequenziellen epitaktischen Abscheideprozess auf dem Substrat 100 abgeschieden worden. 19 shows a representation of a substrate 100 with a differently doped stack 200 according to an embodiment of the present invention. The stack 200 essentially corresponds to the stack in 2 , In contrast, the second layers 204 executed here in several layers. In this case, the second layers 204 ever a first location 1900 heavily n-doped semiconductor material, a second layer 1902 weakly n-doped semiconductor material and a third layer 1904 p-doped semiconductor material. The first location 1900 represents the basis of a thin-film solar cell according to the approach presented here. The second location 1902 represents the semiconductor substrate of the thin film solar cell and the third layer 1904 represents the emitter of the thin-film solar cell. The intermediate layers 202 and the layers 1900 . 1902 . 1904 are in a sequential epitaxial deposition process on the substrate 100 been separated.

Mit anderen Worten zeigt 19 das Ergebnis einer EPI-Abscheidung der Opferschicht 202 und der Si-Schichten 204 BSF 1900, Basis 1902 und Emitter 1904.In other words shows 19 the result of an EPI deposition of the sacrificial layer 202 and the Si layers 204 BSF 1900 , Base 1902 and emitter 1904 ,

20 zeigt eine Darstellung eines dotierten Stapels 200 mit Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Der Stapel 200 entspricht dem Stapel in 19. In diesem Ausführungsbeispiel sind in dem dargestellten Ausschnitt des Stapels 200 zwei Ätzkanäle 500 eingebracht. Hier sind die Ätzkanäle 500 senkrecht zu der Oberfläche des Stapels 200 eingebracht und reichen von der Oberfläche des Stapels 200 bis zu dem Substrat 100. 20 shows a representation of a doped stack 200 with etch channels 500 according to an embodiment of the present invention. The stack 200 corresponds to the stack in 19 , In this embodiment, in the illustrated section of the stack 200 two etching channels 500 brought in. Here are the etch channels 500 perpendicular to the surface of the stack 200 inserted and reach from the surface of the stack 200 to the substrate 100 ,

Alternativ können auch gerade Ätzkanäle 500 verwendet werden, wobei das Substrat 400 in der Beschichtungskammer schräg aufgestellt werden kann. Der Ätzkanalwinkel (alternativ der Substratwinkel zum Target) wird während der Abscheidung also so gewählt, dass bei senkrechter, gerichteter Abscheidung kein Material über die Kanalmitte hinaus auf die Kanalwand abgeschieden wird. Um auch bei sehr dünnen Wafern den Abschattungseffekt nutzen zu können, ist der Durchmesser der Ätzkanäle entsprechend klein. Technisch möglich sind zurzeit beispielsweise lasergebohrte Lochdurchmesser von 8 µm. Bei der Variante mit schräger Aufstellung der Substrate während der Abscheidung sind für die Ätzkanalerzeugung auch gerichtete Trockenätzprozesse (Reactive Ion Etching) möglich. In diesem Fall wird aber eine entsprechende Maskierungstechnik zur Lochdefinition angewendet.Alternatively, also straight etching channels 500 be used, the substrate 400 can be placed diagonally in the coating chamber. The etching channel angle (alternatively the substrate angle to the target) is thus chosen during the deposition so that no material is deposited on the channel wall beyond the channel center during vertical, directed deposition. In order to be able to use the shading effect even with very thin wafers, the diameter of the etching channels is correspondingly small. For example, laser-drilled hole diameters of 8 μm are currently technically possible. In the variant with oblique positioning of the substrates during the deposition, directed dry etching processes (reactive ion etching) are also possible for the etching channel generation. In this case, however, a corresponding masking technique is used for hole definition.

21 zeigt eine Darstellung eines Substrats 100 mit einem aufgelösten Stapel 200 aus verschieden dotierten Dünnschichtwafern 400 mit Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Darstellung entspricht der Darstellung in 4. Im Gegensatz zu 4 sind die Dünschichtwafer 400 ausgeführt, wie in 19 beschrieben. Die Dünnschichtwafer 400 sind durch die verschieden dotierten Lagen 1900, 1902 und 1904 bereits funktionsfähige Dünnschichtsolarzellen 1500. 21 shows a representation of a substrate 100 with a resolved stack 200 from differently doped thin-film wafers 400 with etch channels 500 according to an embodiment of the present invention. The representation corresponds to the representation in 4 , In contrast to 4 are the dna wafers 400 executed as in 19 described. The thin-film wafers 400 are due to the different doped layers 1900 . 1902 and 1904 already functional thin-film solar cells 1500 ,

22 zeigt eine Darstellung einer vorderseitenpassivierten, verschieden dotierten Dünnschichtsolarzelle 1500 mit Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Dünnschichtsolarzelle 1500 entspricht einer der Dünnschichtsolarzellen in 21. Die in der Darstellung oben liegende Seite der Dünnschichtsolarzelle 1500 sowie die Ätzkanäle 500 sind durch eine Passivierschicht 1400 aus Aluminiumoxid Al2O3 passiviert. 22 shows a representation of a front passivated, differently doped thin film solar cell 1500 with etch channels 500 according to an embodiment of the present invention. The thin-film solar cell 1500 corresponds to one of the thin-film solar cells in 21 , The side of the thin-film solar cell in the illustration above 1500 and the etch channels 500 are through a passivation layer 1400 made of alumina Al 2 O 3 passivated.

Mit andern Worten zeigt 22 das Ergebnis einer Vorderseiten und Kanalpassivierung z. B. mittels ALD-Al2O3.In other words, shows 22 the result of a front and channel passivation z. B. by ALD-Al 2 O 3 .

23 zeigt eine Darstellung einer passivierten, verschieden dotierten Dünnschichtsolarzelle 1500 mit Ätzkanälen 500 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Dünnschichtsolarzelle 1500 entspricht der Dünnschichtsolarzelle in 22. Zusätzlich ist hier die in der Darstellung unten angeordnete Seite mit der Passivierschicht 1400 aus Aluminiumoxid Al2O3 passiviert. 23 shows a representation of a passivated, differently doped thin film solar cell 1500 with etch channels 500 according to an embodiment of the present invention. The thin-film solar cell 1500 corresponds to the thin film solar cell in 22 , In addition, here is the in the Illustration below arranged side with the passivation layer 1400 made of alumina Al 2 O 3 passivated.

Mit andern Worten zeigt 23 das Ergebnis einer Rückseitenpassivierung z. B. mittels ALD-Al2O3.In other words, shows 23 the result of a backside passivation z. B. by ALD-Al 2 O 3 .

24 zeigt eine Darstellung einer verschieden dotierten Dünnschichtsolarzelle 1500 mit Ätzkanälen 500 und einer Antireflexionsschicht 2400 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Dünnschichtsolarzelle 1500 entspricht der Dünnschichtsolarzelle in 23. Zusätzlich ist auf der in der Darstellung oben liegenden Seite der Dünnschichtsolarzelle 1500, die eine vorgesehene Lichteinfallsseite der Dünnschichtsolarzelle 1500 ist, die Antireflexionsschicht 2400 bzw. Vergütungsschicht 2400 abgeschieden worden. Die Antireflexionsschicht 2400 ist über die Passivierschicht 1400 abgeschieden worden. Die Ätzkanäle 500 sind ohne die Antireflexionsschicht 2400 ausgeführt. 24 shows a representation of a differently doped thin film solar cell 1500 with etch channels 500 and an antireflection layer 2400 according to an embodiment of the present invention. The thin-film solar cell 1500 corresponds to the thin film solar cell in 23 , In addition, on the upper side in the illustration of the thin-film solar cell 1500 having a designated light incident side of the thin-film solar cell 1500 is, the antireflection coating 2400 or compensation layer 2400 been separated. The antireflection coating 2400 is about the passivation layer 1400 been separated. The etch channels 500 are without the antireflection coating 2400 executed.

Mit andern Worten zeigt 24 das Ergebnis einer Abscheidung einer Anti-Reflexionsschicht 2400 z. B. PECVD-SiN.In other words, shows 24 the result of deposition of an anti-reflection layer 2400 z. B. PECVD-SiN.

25 zeigt eine Darstellung einer Dünnschichtsolarzelle 1500 mit Ätzkanälen gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Dünnschichtsolarzelle 1500 entspricht der Dünnschichtsolarzelle in 24. Zusätzlich ist die Lichteinfallsseite der Dünnschichtsolarzelle 1500 durch metallische Kontaktstreifen 1800 elektrisch kontaktiert. Die Kontaktstreifen 1800 durchdringen die Antireflexionsschicht 2400 und die Passivierschicht 1400 und sind in direktem Kontakt mit der Emitterschicht 1904. Die der Lichteinfallsseite gegenüberliegende Rückseite der Dünnschichtsolarzelle 1500 ist vollflächig mit einer Metallschicht 2500 bedeckt, wobei ebenso die Ätzkanäle 500 überdeckt sind. Auch die Metallschicht 2500 durchdringt partiell die Passivierschicht 1400 und steht in direktem Kontakt mit der Basisschicht 1900. Die Metallschicht 2500 weist Punktkontakte zu der Basisschicht 1900 auf. 25 shows a representation of a thin film solar cell 1500 with etch channels according to an embodiment of the present invention. The thin-film solar cell 1500 corresponds to the thin film solar cell in 24 , In addition, the light incident side of the thin film solar cell 1500 through metallic contact strips 1800 electrically contacted. The contact strips 1800 penetrate the antireflection coating 2400 and the passivation layer 1400 and are in direct contact with the emitter layer 1904 , The light incident side opposite back of the thin film solar cell 1500 is completely covered with a metal layer 2500 covered, as well as the etch channels 500 are covered. Also the metal layer 2500 partially penetrates the passivation layer 1400 and is in direct contact with the base layer 1900 , The metal layer 2500 has point contacts to the base layer 1900 on.

Mit andern Worten zeigt 25 das Ergebnis einer Metallkontaktierung, z. B. durch gefeuerte Vorderseitenkontakte 1800 und rückseitige Punktkontakte 2500.In other words, shows 25 the result of a metal contacting, z. B. by fired front side contacts 1800 and backside point contacts 2500 ,

Da es bei sehr dünnen Wafern 400 aufgrund des größeren Oberflächen-zu-Volumen-Verhältnisses weniger auf die Qualität des Wafermaterials (Bulk-Lebensdauer) sondern viel stärker auf die Qualität der Oberflächenpassivierung ankommt ist die Variante der Heterostruktursolarzelle aufgrund der extrem guten, erreichbaren Oberflächenpassivierung des Si-Wafers das bevorzugte Zellkonzept für ELO-Wafer 400.As it is with very thin wafers 400 Due to the larger surface-to-volume ratio less on the quality of the wafer material (bulk life) but much more on the quality of the surface passivation is the variant of the heterostructure solar cell due to the extremely good, achievable surface passivation of the Si wafer, the preferred cell concept for ELO wafer 400 ,

In den 19 bis 25 wird die Herstellung einer Homojunction Zelle 1500 gezeigt. Um Homojunction Zellen 1500 mit dem ELO-Verfahren zu verbinden, empfiehlt es sich, die dotierten Si-Bereiche 1900, 1904 für das Back-Surface-Field BSF und den Emitter schon während der Epitaxie der einzelnen Si-Schichten in-situ mit abzuscheiden, sodass die Grundstruktur der Solarzelle 1500 schon während der Epitaxie der einzelnen, durch Opferschichten 202 getrennten Zellwafer 400 vorgegeben wird. Nach Einbringen der Ätzkanäle 500 und nach Ablösen der einzelnen vorgefertigten Si-Filme 400 erfolgt die Oberflächenpassivierung der Vorderseite, bei der gleichzeitig auch die Oberflächen der Kanalöffnungen passiviert werden (Passivierschichtmaterialien sind Al2O3, AlN, SiN, SiC, SiO). Wie bereits oben erwähnt, sind hier Prozesse zu bevorzugen, die auch bei extremen Oberflächentopografien eine homogene Schichtbedeckung sicherstellen. Je nach Zellkonzept (gemeint sind alle bekannten Homojunction Zellkonzepte z. B. PERC, PERL, usw.) kann die Rückseite der Solarzelle 1500 genauso prozessiert werden wie bei der Verwendung von Standard-Wafermaterial. Wie oben beschrieben, empfiehlt es sich, die Metallkontaktierung 1800 durch das Metall-Grid so anzuordnen, dass Sie außerhalb der Löcher 500 liegt. Obwohl rein prozesstechnisch nicht notwendig, sollten auch bei diesem Zelltyp schräge Ätzkanäle 500 verwendet werden, um wie oben erwähnt die Lichtausbeute zu erhöhen.In the 19 to 25 will be producing a homojunction cell 1500 shown. To homojunction cells 1500 It is recommended to join the doped Si regions using the ELO method 1900 . 1904 for the back-surface field BSF and the emitter already during the epitaxy of the individual Si layers in-situ with deposition, so that the basic structure of the solar cell 1500 even during the epitaxy of the individual, through sacrificial layers 202 separate cell wafers 400 is given. After introduction of the etching channels 500 and after detachment of the individual prefabricated Si films 400 the surface passivation takes place on the front side, in which at the same time the surfaces of the channel openings are passivated (passivation layer materials are Al 2 O 3 , AlN, SiN, SiC, SiO). As already mentioned above, processes are to be preferred here which ensure homogeneous coating coverage even in extreme surface topographies. Depending on the cell concept (meaning all known homojunction cell concepts such as PERC, PERL, etc.) can be the back of the solar cell 1500 be processed in the same way as when using standard wafer material. As described above, it is recommended that the metal contact 1800 Arrange through the metal grid so that you are outside the holes 500 lies. Although not strictly necessary in terms of process technology, oblique etch channels should also be used in this cell type 500 used to increase the light output as mentioned above.

In einem Ausführungsbeispiel werden ELO-Wafer 400 für die Prozessierung von rückseitenkontaktierten IBC Zellen verwendet. Die Rückseitenkontaktierung hat den Vorteil, dass die Abschattung durch vorderseitige Metallkontakte vermieden wird und sich dadurch höhere Kurzschlussstromdichten im Vergleich zu beidseitig kontaktierten Zellen erreichen lassen. Zur besseren Passivierung der Vorderseite der IBC-Zelle kann bereits während des Epi-Wachstums der Si-Filme eine dotierte Oberflächenschicht als Front Surface field insitu mitwachsen. Zusätzlich kann die für den Basiskontakt benötigte dotierte Si-Schicht ebenfalls bereits in-situ epitaktisch auf der Zellrückseite abgeschieden werden. In diesem Fall muss nur noch der Emitterkontakt durch einen geeigneten Dotierschritt (z. B. durch Schattenmasken-Implantation) strukturiert auf der Rückseite eingebracht werden. Nach Einführen der Ätzkanäle 500 und nass- bzw. trockenchemischem Ablösen der Si-Wafer 400 (inkl. evtl. nachfolgender Schadenätze) erfolgt als Erstes die Passivierung der Vorderseite inkl. der Ätzkanaloberflächen. Wiederum bevorzugt mit einem Prozess, der die homogene Abscheidung auch in den Löchern 500 sicherstellt. Als Materialien hierfür kommen unter anderem Al2O3, AlN, SiN, SiC, SiO infrage. Die weitere Prozessierung zur Herstellung der separierten p- und n-Gebiete auf der Rückseite erfolgt dann identisch zu der bereits für Standard Si-Wafer entwickelten Prozessabfolge. Da sich keine leitfähigen Strukturen auf der Vorderseite befinden müssen in diesem Fall vom Prozessablauf keine besonderen Maßnahmen (schräge Ätzkanäle 500, Metallisierung außerhalb der Lochbereiche) ergriffen werden. Dennoch empfiehlt sich wegen der besseren Lichtabsorption auch hier die Verwendung schräger Ätzkanäle 500.In one embodiment, ELO wafers are used 400 used for the processing of back-contacted IBC cells. The back contact has the advantage that the shading is avoided by metal contacts on the front side and thereby can achieve higher short-circuit current densities compared to both sides contacted cells. For better passivation of the front side of the IBC cell, a doped surface layer can already grow in-situ as a front surface field during the epi-growth of the Si films. In addition, the doped Si layer required for the base contact can likewise be epitaxially deposited in situ on the cell backside. In this case, only the emitter contact needs to be patterned on the back by a suitable doping step (eg by shadow mask implantation). After insertion of the etching channels 500 and wet or dry chemical detachment of the Si wafers 400 (including any subsequent claims), the passivation of the front side including the etch channel surfaces takes place first. Again preferred with a process that ensures homogeneous deposition even in the holes 500 ensures. Suitable materials for this purpose include Al 2 O 3 , AlN, SiN, SiC, SiO in question. The further processing for the production of the separated p and n regions on the back then takes place identically to the process sequence already developed for standard Si wafers. That I No conductive structures on the front must be in this case of the process flow no special measures (oblique etch channels 500 , Metallization outside the hole areas) are taken. Nevertheless, the use of oblique etching channels is recommended here because of the better light absorption 500 ,

In einem Ausführungsbeispiel werden für eine MWT-Struktur Emitter und BSF-Schichten in-situ während der Epitaxie der Schichtstapel eingebracht. Die Ätzkanallöcher 500 dienen gleichzeitig als Durchführung des metallischen Emitterkontakts auf die Wafer-Rückseite.In one embodiment, for a MWT structure, emitters and BSF layers are introduced in-situ during epitaxy of the layer stacks. The etch channel holes 500 At the same time serve as a passage of the metallic emitter contact on the wafer back.

In einem Ausführungsbeispiel wird eine EWT-Zelle zunächst genauso prozessiert, wie die MWT-Zelle. Um den Emitter auf die Rückseite zu bringen, werden die Lochwände durch einen zusätzlichen Prozessschritt (z. B. Diffusion) dotiert. Erst danach erfolgt die Weiterprozessierung analog zu einem Standard-EWT-Prozess.In one embodiment, an EWT cell is initially processed the same as the MWT cell. In order to bring the emitter on the back, the hole walls are doped by an additional process step (eg diffusion). Only then does the further processing take place analogously to a standard EWT process.

Rein prozesstechnisch können in beiden Fällen senkrechte Ätzkanäle 500 verwendet werden. Vom Standpunkt der Lichtabsorption sind schräge Ätzkanäle 500 immer besser.In terms of process technology, vertical etch channels can be used in both cases 500 be used. From the standpoint of light absorption, oblique etch channels 500 better and better.

26 zeigt ein Ablaufdiagramm eines Verfahrens 2600 zum Herstellen eines Dünnschichtwafers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Verfahren weist einen Schritt 2602 des Bereitstellens, einen Schritt 2604 des Aufbauens, einen Schritt 2606 des Einbringens und einen Schritt 2608 des Auflösens auf. Im Schritt 2602 des Bereitstellens wird ein Substrat bereitgestellt. Das Substrat dient als Trägermaterial für die folgenden Schritte und weist keinen Anteil am fertigen Endprodukt auf. Im Schritt 2604 des Aufbauens wird ein Stapel auf dem Substrat aufgebaut. Der Stapel umfasst eine Zwischenschicht und eine Halbleiterschicht. Die Zwischenschicht wird auf dem Substrat angeordnet. Die Halbleiterschicht repräsentiert den Dünnschichtwafer. Im Schritt 2606 des Einbringens wird zumindest ein Ätzkanal durch die Halbleiterschicht eingebracht. Im Schritt 2608 des Auflösens wird der Stapel durch Entfernen der Zwischenschicht und unter Verwendung eines Ätzmediums aufgelöst, um den Dünnschichtwafer von dem Substrat zu lösen. 26 shows a flowchart of a method 2600 for producing a thin-film wafer according to an embodiment of the present invention. The method has one step 2602 of providing a step 2604 of building, a step 2606 of bringing in and one step 2608 of dissolving. In step 2602 the provision of a substrate is provided. The substrate serves as a carrier material for the following steps and has no share of the finished end product. In step 2604 of building up a stack is built up on the substrate. The stack comprises an intermediate layer and a semiconductor layer. The intermediate layer is placed on the substrate. The semiconductor layer represents the thin-film wafer. In step 2606 the introduction, at least one etching channel is introduced through the semiconductor layer. In step 2608 In the case of dissolution, the stack is dissolved by removing the intermediate layer and using an etching medium to detach the thin-film wafer from the substrate.

In einem Ausführungsbeispiel ist das Substrat wiederverwendbar. In one embodiment, the substrate is reusable.

In einem Ausführungsbeispiel wird im Schritt 2604 des Aufbauens die Zwischenschicht aus einer ersten chemischen Spezies abgeschieden und die Halbleiterschicht aus einer zweiten chemischen Spezies abgeschieden, um den Stapel aufzubauen. Dabei ist die erste chemische Spezies verschieden von der zweiten chemischen Spezies und das Ätzmedium greift im Schritt 2608 des Auflösens insbesondere die erste Spezies an. Das Ätzmedium weist eine Ätzselektivität auf. Dabei beschreibt die Ätzselektivität, wie viel besser das Ätzmedium die erste Spezies, als die zweite Spezies auflöst.In one embodiment, in step 2604 building the interlayer from a first chemical species and depositing the semiconductor layer from a second chemical species to build the stack. Here, the first chemical species is different from the second chemical species and the etching medium engages in the step 2608 dissolving in particular the first species. The etching medium has an etching selectivity. The etch selectivity describes how much better the etching medium dissolves the first species than the second species.

In einem Ausführungsbeispiel wird im Schritt 2604 des Aufbauens der Stapel durch zumindest eine weitere Zwischenschicht und zumindest eine weitere Halbleiterschicht aufgebaut. Dabei werden die Zwischenschichten und die Halbleiterschichten wechselweise aufgebracht. Im Schritt 2606 des Einbringens wird der Ätzkanal zumindest durch die weitere Halbleiterschicht, die weitere Zwischenschicht und die Halbleiterschicht eingebracht und im Schritt 2608 des Auflösens wird ferner die weitere Zwischenschicht entfernt.In one embodiment, in step 2604 the construction of the stack by at least one further intermediate layer and at least one further semiconductor layer constructed. In this case, the intermediate layers and the semiconductor layers are applied alternately. In step 2606 the introduction of the etching channel is at least introduced by the further semiconductor layer, the further intermediate layer and the semiconductor layer and in the step 2608 the dissolution further removes the further intermediate layer.

In einem Ausführungsbeispiel wird im Schritt 2606 des Einbringens der zumindest eine Ätzkanal schräg zu einer Oberfläche des Stapels eingebracht.In one embodiment, in step 2606 introducing the at least one etching channel is introduced obliquely to a surface of the stack.

In einem Ausführungsbeispiel wird im Schritt 2604 des Aufbauens die Halbleiterschicht mit zumindest einer dotierten Teilschicht abgeschieden. In one embodiment, in step 2604 of forming the semiconductor layer deposited with at least one doped sub-layer.

In einem Ausführungsbeispiel wird im Schritt 2606 des Einbringens eine Mehrzahl von Ätzkanälen durch die Halbleiterschicht eingebracht. Dabei sind die Ätzkanäle in einem Raster angeordnet. In one embodiment, in step 2606 of introducing a plurality of etching channels introduced through the semiconductor layer. In this case, the etching channels are arranged in a grid.

In einem Ausführungsbeispiel weist das Verfahren 2600 einen Schritt des Abtragens auf, in dem eine vorbestimmte Schichtdicke von der Halbleiterschicht abgetragen wird, um Oberflächenschäden des Materials des Dünnschichtwafers zu entfernen.In one embodiment, the method 2600 a step of removing in which a predetermined layer thickness is removed from the semiconductor layer to remove surface damage of the material of the thin-layer wafer.

27 zeigt ein Ablaufdiagramm eines Verfahrens 700 zum Herstellen einer Dünnschichtsolarzelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Das Verfahren 2700 weist einen Schritt 2702 des Bereitstellens und einen Schritt 2704 des Beschichtens auf. Im Schritt 2702 des Bereitstellens wird ein Dünnschichtwafer mit zumindest einem durchgehenden Ätzkanal von einer ersten Seite zu einer zweiten Seite bereitgestellt. Im Schritt 2704 des Beschichtens wird der Dünnschichtwafer mit einer elektrisch leitfähigen Deckschicht beschichtet. Die Deckschicht wird aus einer Richtung schräg zu dem Ätzkanal aufgebracht. 27 shows a flowchart of a method 700 for producing a thin film solar cell according to an embodiment of the present invention. The procedure 2700 has a step 2702 providing and a step 2704 of the coating. In step 2702 the provision of a thin-film wafer is provided with at least one continuous etching channel from a first side to a second side. In step 2704 coating, the thin-layer wafer is coated with an electrically conductive cover layer. The cover layer is applied from a direction oblique to the etch channel.

In einem Ausführungsbeispiel werden im Schritt 2702 des Bereitstellens die Schritte eines Verfahrens zum Herstellen eines Dünnschichtwafers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung durchgeführt, um den Dünnschichtwafer bereitzustellen. In one embodiment, in step 2702 providing the steps of a method of manufacturing a thin film wafer according to an embodiment of the present invention to provide the thin film wafer.

In einem Ausführungsbeispiel werden im Schritt 2704 des Beschichtens eine Oberfläche des Dünnschichtwafers und eine Oberfläche des Ätzkanals passiviert.In one embodiment, in step 2704 coating a surface of the thin-film wafer and passivating a surface of the etching channel.

In einem Ausführungsbeispiel weist das Verfahren 2700 einen Schritt des Einbringens auf, wobei im Bereich des Ätzkanals eine elektrisch leitende Verbindung durch den Dünnschichtwafer eingebracht wird.In one embodiment, the method 2700 a step of introducing, wherein in the region of the etching channel, an electrically conductive connection is introduced through the thin-film wafer.

28 zeigt ein Blockschaltbild einer Vorrichtung 2800 zum Herstellen eines Dünnschichtwafers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Vorrichtung 2800 weist eine Einrichtung 2802 zum Bereitstellen, eine Einrichtung 2804 zum Aufbauen, eine Einrichtung 2806 zum Einbringen und eine Einrichtung 2808 zum Auflösen auf. Die Einrichtung 2802 zum Bereitstellen ist dazu ausgebildet, ein Substrat bereitzustellen. Das Substrat dient als Trägermaterial für die folgenden Schritte und weist keinen Anteil am fertigen Endprodukt auf. Die Einrichtung 2804 zum Aufbauen ist dazu ausgebildet, einen Stapel auf dem Substrat aufzubauen. Der Stapel umfasst eine Zwischenschicht und eine Halbleiterschicht. Die Zwischenschicht wird auf dem Substrat angeordnet. Die Halbleiterschicht repräsentiert den Dünnschichtwafer. Die Einrichtung 2806 zum Einbringen ist dazu ausgebildet, zumindest einen Ätzkanal durch die Halbleiterschicht einzubringen. Die Einrichtung 2808 zum Auflösen ist dazu ausgebildet, den Stapel durch Entfernen der Zwischenschicht und unter Verwendung eines Ätzmediums aufzulösen, um den Dünnschichtwafer von dem Substrat zu lösen. 28 shows a block diagram of a device 2800 for producing a thin-film wafer according to an embodiment of the present invention. The device 2800 has a facility 2802 to provide a facility 2804 to build, a facility 2806 for insertion and a device 2808 to dissolve. The device 2802 for providing is designed to provide a substrate. The substrate serves as a carrier material for the following steps and has no share of the finished end product. The device 2804 for building up is designed to build a stack on the substrate. The stack comprises an intermediate layer and a semiconductor layer. The intermediate layer is placed on the substrate. The semiconductor layer represents the thin-film wafer. The device 2806 for introducing is designed to introduce at least one etching channel through the semiconductor layer. The device 2808 for dissolution is adapted to dissolve the stack by removing the intermediate layer and using an etching medium to detach the thin-film wafer from the substrate.

29 zeigt ein Blockschaltbild einer Vorrichtung 2900 zum Herstellen einer Dünnschichtsolarzelle gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Vorrichtung 2900 weist eine Einrichtung 2902 zum Bereitstellen und eine Einrichtung 2904 zum Beschichten auf. Die Einrichtung 2902 zum Bereitstellen ist dazu ausgebildet, einen Dünnschichtwafer mit zumindest einem durchgehenden Ätzkanal von einer ersten Seite zu einer zweiten Seite bereitzustellen. Die Einrichtung 2904 zum Beschichten ist dazu ausgebildet, den Dünnschichtwafer mit einer elektrisch leitfähigen Deckschicht zu beschichten. Die Deckschicht wird aus einer Richtung schräg zu dem Ätzkanal aufgebracht. 29 shows a block diagram of a device 2900 for producing a thin film solar cell according to an embodiment of the present invention. The device 2900 has a facility 2902 for providing and a device 2904 for coating. The device 2902 for providing is configured to provide a thin film wafer having at least one continuous etch channel from a first side to a second side. The device 2904 for coating is designed to coat the thin-film wafer with an electrically conductive cover layer. The cover layer is applied from a direction oblique to the etch channel.

Eine Qualität der schrägen Ätzkanäle kann durch Querbruch-Mikroskopie überprüft werden. Da beim Opferschichtätzen auch immer ein Abtrag der epitaktischen Si-Schichten erfolgt, ergibt sich ein Waferdickengradient ausgehend von den Ätzzugängen (Rand oder Ätzkanal), wo der Wafer am dünnsten ist, hin zur Wafermitte bzw. weg von dem Ätzzugang, wo der Wafer dicker ist.A quality of the oblique etch channels can be checked by cross-fraction microscopy. Since the sacrificial layer etching also always involves removal of the epitaxial Si layers, a wafer thickness gradient results from the etch entries (edge or etch channel) where the wafer is thinnest towards the wafer center or away from the etch access where the wafer is thicker ,

Die beschriebenen und in den Figuren gezeigten Ausführungsbeispiele sind nur beispielhaft gewählt. Unterschiedliche Ausführungsbeispiele können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann ein Ausführungsbeispiel durch Merkmale eines weiteren Ausführungsbeispiels ergänzt werden. The embodiments described and shown in the figures are chosen only by way of example. Different embodiments may be combined together or in relation to individual features. Also, an embodiment can be supplemented by features of another embodiment.

Ferner können erfindungsgemäße Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Furthermore, method steps according to the invention can be repeated as well as carried out in a sequence other than that described.

Umfasst ein Ausführungsbeispiel eine „und/oder“-Verknüpfung zwischen einem ersten Merkmal und einem zweiten Merkmal, so ist dies so zu lesen, dass das Ausführungsbeispiel gemäß einer Ausführungsform sowohl das erste Merkmal als auch das zweite Merkmal und gemäß einer weiteren Ausführungsform entweder nur das erste Merkmal oder nur das zweite Merkmal aufweist.If an exemplary embodiment comprises a "and / or" link between a first feature and a second feature, then this is to be read so that the embodiment according to one embodiment, both the first feature and the second feature and according to another embodiment either only first feature or only the second feature.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • DE 102011081655 A1 [0003] DE 102011081655 A1 [0003]

Claims (11)

Verfahren (2600) zum Herstellen eines Dünnschichtwafers (400), wobei das Verfahren die folgenden Schritte aufweist. Bereitstellen (2602) eines Substrats (100); Aufbauen (2604) eines Stapels (200) auf dem Substrat (100), wobei der Stapel (200) eine Zwischenschicht (202) und eine Halbleiterschicht (204) umfasst, wobei die Zwischenschicht (202) auf dem Substrat (100) angeordnet wird; Einbringen (2606) von zumindest einem Ätzkanal (500) durch die Halbleiterschicht (204); und Auflösen (2608) des Stapels (200) durch Entfernen der Zwischenschicht (202) unter Verwendung eines Ätzmediums, um die den Dünnschichtwafer (400) repräsentierende Halbleiterschicht (204) von dem Substrat (100) zu lösen.Procedure ( 2600 ) for producing a thin-film wafer ( 400 ), the method comprising the following steps. Provide ( 2602 ) of a substrate ( 100 ); Build up ( 2604 ) of a stack ( 200 ) on the substrate ( 100 ), the stack ( 200 ) an intermediate layer ( 202 ) and a semiconductor layer ( 204 ), wherein the intermediate layer ( 202 ) on the substrate ( 100 ) is arranged; Introduction ( 2606 ) of at least one etching channel ( 500 ) through the semiconductor layer ( 204 ); and dissolve ( 2608 ) of the stack ( 200 ) by removing the intermediate layer ( 202 ) using an etching medium around which the thin-film wafer ( 400 ) ( 204 ) from the substrate ( 100 ) to solve. Verfahren (2600) gemäß Anspruch 1, bei dem im Schritt (2604) des Aufbauens die Zwischenschicht (202) aus einer ersten chemischen Spezies abgeschieden wird und die Halbleiterschicht (204) aus einer zweiten chemischen Spezies abgeschieden wird, um den Stapel (200) aufzubauen, wobei die erste chemische Spezies verschieden von der zweiten chemischen Spezies ist und das Ätzmedium im Schritt des Auflösens (2608) insbesondere die erste Spezies angreift.Procedure ( 2600 ) according to claim 1, wherein in step ( 2604 ) of building the intermediate layer ( 202 ) is deposited from a first chemical species and the semiconductor layer ( 204 ) is deposited from a second chemical species to the stack ( 200 ), wherein the first chemical species is different from the second chemical species and the etching medium in the dissolving step ( 2608 ) attacks in particular the first species. Verfahren (2600) gemäß einem der vorangegangenen Ansprüche, bei dem im Schritt (2604) des Aufbauens der Stapel (200) durch zumindest eine weitere Zwischenschicht (202) und zumindest eine weitere Halbleiterschicht (204) aufgebaut wird, wobei die Zwischenschichten (202) und die Halbleiterschichten (204) wechselweise aufgebracht werden, und im Schritt (2606) des Einbringens der Ätzkanal (500) zumindest durch die weitere Halbleiterschicht (204), die weitere Zwischenschicht (202) und die Halbleiterschicht (204) eingebracht wird, wobei im Schritt (2608) des Auflösens ferner die weitere Zwischenschicht entfernt wird.Procedure ( 2600 ) according to one of the preceding claims, wherein in step ( 2604 ) of building the stack ( 200 ) by at least one further intermediate layer ( 202 ) and at least one further semiconductor layer ( 204 ), the intermediate layers ( 202 ) and the semiconductor layers ( 204 ) are applied alternately, and in step ( 2606 ) of introducing the etching channel ( 500 ) at least through the further semiconductor layer ( 204 ), the further intermediate layer ( 202 ) and the semiconductor layer ( 204 ), wherein in step ( 2608 ) of the dissolution further the further intermediate layer is removed. Verfahren (2600) gemäß einem der vorangegangenen Ansprüche, bei dem im Schritt (2606) des Einbringens der zumindest eine Ätzkanal (500) schräg zu einer Oberfläche des Stapels (200) eingebracht wird.Procedure ( 2600 ) according to one of the preceding claims, wherein in step ( 2606 ) of introducing the at least one etching channel ( 500 ) obliquely to a surface of the stack ( 200 ) is introduced. Verfahren (2600) gemäß einem der vorangegangenen Ansprüche, bei dem im Schritt (2604) des Aufbauens die Halbleiterschicht (204) mit zumindest einer dotierten Teilschicht (1900, 1902, 1904) abgeschieden wird. Procedure ( 2600 ) according to one of the preceding claims, wherein in step ( 2604 ) of building the semiconductor layer ( 204 ) with at least one doped sub-layer ( 1900 . 1902 . 1904 ) is deposited. Verfahren (2600) gemäß einem der vorangegangenen Ansprüche, bei dem im Schritt (2606) des Einbringens eine Mehrzahl von Ätzkanälen (500) durch die Halbleiterschicht (204) eingebracht wird, wobei die Ätzkanäle (500) in einem Raster angeordnet sind. Procedure ( 2600 ) according to one of the preceding claims, wherein in step ( 2606 ) of introducing a plurality of etching channels ( 500 ) through the semiconductor layer ( 204 ), wherein the etching channels ( 500 ) are arranged in a grid. Verfahren (2600) gemäß einem der vorangegangenen Ansprüche, mit einem Schritt des Abtragens, in dem eine vorbestimmte Schichtdicke von der Halbleiterschicht (204) abgetragen wird, um Oberflächenschäden des Materials des Dünnschichtwafers (400) zu entfernen.Procedure ( 2600 ) according to one of the preceding claims, with a step of removing, in which a predetermined layer thickness of the semiconductor layer ( 204 ) is removed to prevent surface damage of the material of the thin-layer wafer ( 400 ) to remove. Verfahren (2700) zum Herstellen einer Dünnschichtsolarzelle (1500), wobei das Verfahren (2700) die folgenden Schritte aufweist: Bereitstellen (2702) eines Dünnschichtwafers (400) mit zumindest einem durchgehenden Ätzkanal (500) von einer ersten Seite zu einer zweiten Seite; und Beschichten (2704) des Dünnschichtwafers (400) mit einer elektrisch leitfähigen Deckschicht (1600), wobei die Deckschicht (1600) aus einer Richtung schräg zu dem Ätzkanal (500) aufgebracht wird. Procedure ( 2700 ) for producing a thin-film solar cell ( 1500 ), the process ( 2700 ) comprises the following steps: providing ( 2702 ) of a thin-film wafer ( 400 ) with at least one continuous etching channel ( 500 ) from a first page to a second page; and coating ( 2704 ) of the thin-film wafer ( 400 ) with an electrically conductive cover layer ( 1600 ), wherein the top layer ( 1600 ) from a direction oblique to the etch channel ( 500 ) is applied. Verfahren (2700) gemäß Anspruch 8, bei dem im Schritt (2704) des Beschichtens eine Oberfläche des Dünnschichtwafers (500) und des Ätzkanals (500) passiviert werden.Procedure ( 2700 ) according to claim 8, wherein in step ( 2704 ) of coating a surface of the thin-film wafer ( 500 ) and the etching channel ( 500 ) are passivated. Verfahren (2700) gemäß einem der Ansprüche 8 bis 9, mit einem Schritt des Einbringens, wobei im Bereich des Ätzkanals eine elektrisch leitende Verbindung durch den Dünnschichtwafer (400) eingebracht wird.Procedure ( 2700 ) according to one of claims 8 to 9, with a step of introducing, wherein in the region of the etching channel an electrically conductive connection through the thin-film wafer ( 400 ) is introduced. Vorrichtung (2800, 2900), die ausgebildet ist, um die Schritte eines Verfahrens (2600, 2700) gemäß einem der Ansprüche 1 bis 10 in entsprechenden Einrichtungen durchzuführen.Contraption ( 2800 . 2900 ), which is adapted to the steps of a method ( 2600 . 2700 ) according to one of claims 1 to 10 in corresponding facilities.
DE201310219668 2013-09-30 2013-09-30 Method and device for producing a thin-film wafer and method and device for producing a thin-film solar cell Withdrawn DE102013219668A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201310219668 DE102013219668A1 (en) 2013-09-30 2013-09-30 Method and device for producing a thin-film wafer and method and device for producing a thin-film solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310219668 DE102013219668A1 (en) 2013-09-30 2013-09-30 Method and device for producing a thin-film wafer and method and device for producing a thin-film solar cell

Publications (1)

Publication Number Publication Date
DE102013219668A1 true DE102013219668A1 (en) 2015-04-02

Family

ID=52673014

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310219668 Withdrawn DE102013219668A1 (en) 2013-09-30 2013-09-30 Method and device for producing a thin-film wafer and method and device for producing a thin-film solar cell

Country Status (1)

Country Link
DE (1) DE102013219668A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011081655A1 (en) 2011-08-26 2013-02-28 Robert Bosch Gmbh Thin film solar cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011081655A1 (en) 2011-08-26 2013-02-28 Robert Bosch Gmbh Thin film solar cell

Similar Documents

Publication Publication Date Title
EP0905794B1 (en) Solar cell and method of fabrication
EP2062300B1 (en) Local heterostructure contacts
DE102005025125B4 (en) Process for producing a solar cell contacted on one side and solar cell contacted on one side
EP0948820B1 (en) Solar cell with reduced shading and method of producing the same
EP2033228B1 (en) Single-sided contact solar cell with plated-through holes and method for producing it
DE112014004397T5 (en) Epitaxial silicon solar cells with moisture barrier
EP1997156B1 (en) Method for fabricating a semiconductor component with a specifically doped surface region using out-diffusion, and corresponding semiconductor component
DE4019209A1 (en) PHOTOELECTRIC DEVICE AND METHOD FOR THE PRODUCTION THEREOF
DE112012006953T5 (en) Spacer formation in a solar cell using oxygen ion implantation
EP1968123A2 (en) Method for manufacturing silicon solar cells
DE112014004401T5 (en) Improved porosity
DE112015002554T5 (en) Relative doping concentration levels in solar cells
DE102009041546A1 (en) Process for the production of solar cells with selective emitter
EP0334111A1 (en) Method for the integrated series connection of thick film solar cells, and use of the method in the production of a tandem solar cell
DE212013000122U1 (en) Hybrid solar cell
DE202023101700U1 (en) Solar cell and photovoltaic module
EP2347448B1 (en) Method for producing a wafer-based, rear-contacted hetero solar cell and hetero solar cell produced by the method
DE102009008786A1 (en) Process for producing a solar cell and solar cell
DE102016116192B3 (en) Photovoltaic module with integrated series-connected stacked solar cells and process for its production
DE102010020557A1 (en) Method for producing a single-contact solar cell from a silicon semiconductor substrate
DE102022116798A1 (en) Back-contacted solar cell with passivated contacts and manufacturing process
DE102013219668A1 (en) Method and device for producing a thin-film wafer and method and device for producing a thin-film solar cell
DE102018123485B4 (en) Method for separating a semiconductor component with a pn junction
DE112010003152T5 (en) Photoelectric conversion device
DE102010020175A1 (en) Semiconductor component with defect-rich layer for optimum contacting of emitters and method for its production

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination