DE102013111977A1 - Optoelectronic semiconductor chip and arrangement with at least one such optoelectronic semiconductor chip - Google Patents

Optoelectronic semiconductor chip and arrangement with at least one such optoelectronic semiconductor chip Download PDF

Info

Publication number
DE102013111977A1
DE102013111977A1 DE201310111977 DE102013111977A DE102013111977A1 DE 102013111977 A1 DE102013111977 A1 DE 102013111977A1 DE 201310111977 DE201310111977 DE 201310111977 DE 102013111977 A DE102013111977 A DE 102013111977A DE 102013111977 A1 DE102013111977 A1 DE 102013111977A1
Authority
DE
Germany
Prior art keywords
carrier
semiconductor chip
platform
layer sequence
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201310111977
Other languages
German (de)
Inventor
Siegfried Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE201310111977 priority Critical patent/DE102013111977A1/en
Priority to DE112014003593.9T priority patent/DE112014003593B4/en
Priority to PCT/EP2014/072888 priority patent/WO2015062990A1/en
Publication of DE102013111977A1 publication Critical patent/DE102013111977A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

In mindestens einer Ausführungsform beinhaltet die Anordnung (2) einen Halbleiterchip (1) sowie zumindest eine Montageplattform (3). Elektrische Anschlussflächen (31) an einer Plattformanschlussseite (30) sind elektrisch und mechanisch mit den elektrischen Kontakten (15) an einer Trägerhauptseite (12) eines Trägers (11) des Halbleiterchips (1) verbunden. Der Halbleiterchip (1) ist derart an der Montageplattform (3) angeordnet, so dass sich eine Halbleiterschichtenfolge (13) des Halbleiterchips (1) in einem Fenster (32) der Montageplattform (3) befindet. Der Träger (11) des Halbleiterchips (1) überragt das Fenster (32) seitlich, in Draufsicht auf eine Strahlungshauptseite (18) gesehen. Eine Dicke (T) der Montageplattform (3) ist größer als eine Dicke (H) der Halbleiterschichtenfolge (13).In at least one embodiment, the arrangement (2) includes a semiconductor chip (1) and at least one mounting platform (3). Electrical connection surfaces (31) on a platform connection side (30) are electrically and mechanically connected to the electrical contacts (15) on a carrier main side (12) of a carrier (11) of the semiconductor chip (1). The semiconductor chip (1) is arranged on the mounting platform (3) such that a semiconductor layer sequence (13) of the semiconductor chip (1) is located in a window (32) of the mounting platform (3). The carrier (11) of the semiconductor chip (1) projects beyond the window (32) laterally, viewed in plan view on a main radiation side (18). A thickness (T) of the mounting platform (3) is greater than a thickness (H) of the semiconductor layer sequence (13).

Description

Es wird ein optoelektronischer Halbleiterchip angegeben. Darüber hinaus wird eine Anordnung mit zumindest einem solchen optoelektronischen Halbleiterchip angegeben.An optoelectronic semiconductor chip is specified. In addition, an arrangement with at least one such optoelectronic semiconductor chip is specified.

Eine zu lösende Aufgabe besteht darin, einen optoelektronischen Halbleiterchip anzugeben, der effizient an ein optisches Element ankoppelbar ist.An object to be solved is to specify an optoelectronic semiconductor chip which can be coupled to an optical element efficiently.

Diese Aufgabe wird unter anderem durch einen optoelektronischen Halbleiterchip und durch eine Anordnung mit den Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.This object is achieved inter alia by an optoelectronic semiconductor chip and by an arrangement having the features of the independent patent claims. Preferred developments are the subject of the dependent claims.

Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip einen Träger mit einer Trägerhauptseite. Der Träger kann einstückig und aus einem einzigen Material geformt sein oder auch ein Composit-Träger aus mehreren Materialien, insbesondere aus mehreren Schichten, sein. Beispielsweise handelt es sich bei dem Träger um einen Siliziumträger oder um einen Germaniumträger. Insbesondere ist der Träger aus einem elektrisch nicht leitfähigen Material geformt. Es ist möglich, dass in oder an dem Träger Funktionselemente wie Dioden zum Schutz vor Schäden durch elektrostatische Entladungen enthalten sind.In accordance with at least one embodiment, the optoelectronic semiconductor chip comprises a carrier with a carrier main side. The carrier may be formed in one piece and from a single material or else a composite carrier made of a plurality of materials, in particular of a plurality of layers. For example, the carrier is a silicon carrier or a germanium carrier. In particular, the carrier is formed of an electrically non-conductive material. It is possible that in or on the support functional elements such as diodes to protect against damage caused by electrostatic discharges are included.

Gemäß zumindest einer Ausführungsform weist der Halbleiterchip eine oder mehrere Halbleiterschichtenfolgen auf. Die mindestens eine Halbleiterschichtenfolge umfasst zumindest eine aktive Schicht. Die mindestens eine aktive Schicht ist zur Erzeugung von elektromagnetischer Strahlung, insbesondere von sichtbarem Licht, eingerichtet. Beispielsweise wird in der aktiven Schicht im Betrieb des Halbleiterchips blaues Licht erzeugt.In accordance with at least one embodiment, the semiconductor chip has one or more semiconductor layer sequences. The at least one semiconductor layer sequence comprises at least one active layer. The at least one active layer is designed to generate electromagnetic radiation, in particular visible light. For example, blue light is generated in the active layer during operation of the semiconductor chip.

Gemäß zumindest einer Ausführungsform weist die Halbleiterschichtenfolge eine Dicke von höchstens 20 µm oder 12 µm oder 8 µm oder 6 µm oder 5 µm auf. Mit anderen Worten handelt es sich dann bei der Halbleiterschichtenfolge um eine Dünnfilmschichtenfolge.In accordance with at least one embodiment, the semiconductor layer sequence has a thickness of at most 20 μm or 12 μm or 8 μm or 6 μm or 5 μm. In other words, the semiconductor layer sequence is then a thin-film layer sequence.

Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamAs, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. The semiconductor layer sequence is preferably based on a III-V compound semiconductor material. The semiconductor material is, for example, a nitride compound semiconductor material such as Al n In 1 nm Ga m N or a phosphide compound semiconductor material such as Al n In 1 nm Ga m P or an arsenide compound semiconductor material such as Al n In 1-nm Ga m As, where 0 ≦ n ≦ 1, 0 ≦ m ≦ 1 and n + m ≦ 1, respectively. In this case, the semiconductor layer sequence may have dopants and additional constituents. For the sake of simplicity, however, only the essential constituents of the crystal lattice of the semiconductor layer sequence, that is to say Al, As, Ga, In, N or P, are indicated, even if these may be partially replaced and / or supplemented by small amounts of further substances.

Gemäß zumindest einer Ausführungsform weist der Halbleiterchip elektrische Kontakte zum Bestromen der Halbleiterschichtenfolge auf. Bei den elektrischen Kontakten handelt es sich beispielsweise um Bondpads, sodass der Halbleiterchip etwa mittels Bonddrähten und der elektrischen Kontakte elektrisch kontaktierbar ist.In accordance with at least one embodiment, the semiconductor chip has electrical contacts for energizing the semiconductor layer sequence. The electrical contacts are, for example, bonding pads, so that the semiconductor chip can be electrically contacted, for example, by means of bonding wires and the electrical contacts.

Gemäß zumindest einer Ausführungsform sind die elektrischen Kontakte auf der Trägerhauptseite angebracht. In Draufsicht auf eine Strahlungshauptseite der Halbleiterschichtenfolge gesehen und/oder in Draufsicht auf die Halbleiterschichtenfolge selbst befinden sich die elektrischen Kontakte neben der Halbleiterschichtenfolge. Mit anderen Worten überragt, in Draufsicht gesehen, der Träger die Halbleiterschichtenfolge dann seitlich.In accordance with at least one embodiment, the electrical contacts are mounted on the carrier main side. Seen in plan view of a main radiation side of the semiconductor layer sequence and / or in a plan view of the semiconductor layer sequence itself, the electrical contacts are located next to the semiconductor layer sequence. In other words, as viewed in plan view, the carrier laterally projects beyond the semiconductor layer sequence.

Gemäß zumindest einer Ausführungsform ist die Strahlungshauptseite der Halbleiterschichtenfolge der Trägerhauptseite abgewandt. Mit anderen Worten weist die Halbleiterschichtenfolge eine Hauptemissionsrichtung auf, die senkrecht oder näherungsweise senkrecht zu der Trägerhauptseite orientiert sein kann und die bevorzugt von der Trägerhauptseite weg weist.In accordance with at least one embodiment, the main radiation side of the semiconductor layer sequence faces away from the main carrier side. In other words, the semiconductor layer sequence has a main emission direction, which may be oriented perpendicular or approximately perpendicular to the carrier main side and which preferably points away from the carrier main side.

In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip einen Träger mit einer Trägerhauptseite sowie eine Halbleiterschichtenfolge mit mindestens einer aktiven Schicht zur Erzeugung von sichtbarem Licht. Eine Dicke der Halbleiterschichtenfolge beträgt höchstens 12 µm. Elektrische Kontakte zum Bestromen der Halbleiterschichtenfolge sind auf der Trägerhauptseite angebracht und befinden sich, in Draufsicht gesehen, neben der Halbleiterschichtenfolge, so dass der Träger die Halbleiterschichtenfolge seitlich überragt. Eine Strahlungshauptseite der Halbleiterschichtenfolge ist der Trägerhauptseite abgewandt.In at least one embodiment, the optoelectronic semiconductor chip comprises a carrier having a carrier main side and a semiconductor layer sequence having at least one active layer for generating visible light. A thickness of the semiconductor layer sequence is at most 12 μm. Electrical contacts for energizing the semiconductor layer sequence are mounted on the main carrier side and, viewed in plan view, are located next to the semiconductor layer sequence, so that the carrier projects laterally beyond the semiconductor layer sequence. A main radiation side of the semiconductor layer sequence faces away from the main carrier side.

Gemäß zumindest einer Ausführungsform weist der Halbleiterchip eine Dicke von höchstens 100 µm oder 75 µm oder 50 µm auf. Mit anderen Worten ist der Halbleiterchip vergleichsweise dünn. Zur Gesamtdicke des Halbleiterchips trägt insbesondere der Träger bei, gefolgt von der Halbleiterschichtenfolge und von elektrischen und/oder mechanischen Verbindungsmitteln zwischen dem Träger und der Halbleiterschichtenfolge.In accordance with at least one embodiment, the semiconductor chip has a thickness of at most 100 μm or 75 μm or 50 μm. In other words, the semiconductor chip is comparatively thin. The carrier contributes in particular to the overall thickness of the semiconductor chip, followed by the semiconductor layer sequence and by electrical and / or mechanical connection means between the carrier and the semiconductor layer sequence.

Gemäß zumindest einer Ausführungsform weist der Halbleiterchip einen elektrischen Anschluss zum Bestromen der Halbleiterschichtenfolge auf, der sich in Richtung weg von dem Träger durch die aktive Schicht hindurch in eine dem Träger abgewandte Seite der Halbleiterschichtenfolge erstreckt. Der elektrische Anschluss ist beispielsweise durch eine Vielzahl von Durchkontaktierungen gebildet, die jeweils die aktive Schicht durchdringen und beispielsweise in eine p-dotierte Seite der Halbleiterschichtenfolge reichen, ausgehend von dem Träger. Der elektrische Anschluss reicht zum Beispiel von einer metallischen Stromaufweitungsschicht durch eine p-dotierte Seite der Halbleiterschichtenfolge und durch die aktive Schicht bis in eine n-dotierte Seite der Halbleiterschichtenfolge.In accordance with at least one embodiment, the semiconductor chip has an electrical connection for energizing the semiconductor layer sequence, which extends in the direction away from the carrier through the active layer into a side facing away from the carrier of the semiconductor layer sequence. The electrical connection is formed, for example, by a multiplicity of plated-through holes, which respectively penetrate the active layer and extend, for example, into a p-doped side of the semiconductor layer sequence, starting from the carrier. The electrical connection extends, for example, from a metallic current spreading layer through a p-doped side of the semiconductor layer sequence and through the active layer into an n-doped side of the semiconductor layer sequence.

Gemäß zumindest einer Ausführungsform verläuft der elektrische Anschluss, der die aktive Schicht durchdringt, nicht hin bis zur Strahlungshauptseite. Mit anderen Worten berührt dann der elektrische Anschluss die Strahlungshauptseite nicht und der elektrische Anschluss ist von der Strahlungshauptseite beabstandet.According to at least one embodiment, the electrical connection which penetrates the active layer does not extend to the main radiation side. In other words, then the electrical connection does not touch the main radiation side and the electrical connection is spaced from the main radiation side.

Darüber hinaus wird eine Anordnung angegeben. Die Anordnung umfasst zumindest einen Halbleiterchip, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben. Merkmale des Halbleiterchips sind daher auch für die Anordnung offenbart und umgekehrt.In addition, an arrangement is specified. The arrangement comprises at least one semiconductor chip as indicated in connection with one or more of the above-mentioned embodiments. Features of the semiconductor chip are therefore also disclosed for the arrangement and vice versa.

Gemäß zumindest einer Ausführungsform weist die Anordnung mindestens eine Montageplattform auf. An einer Plattformunterseite der Montageplattform befinden sich bevorzugt elektrische Anschlussflächen zur elektrischen und/oder mechanischen Kontaktierung des zumindest einen Halbleiterchips. Ferner befinden sich an der Plattformunterseite bevorzugt elektrische Leiterbahnen.In accordance with at least one embodiment, the arrangement has at least one mounting platform. On a platform underside of the mounting platform are preferably electrical connection surfaces for electrical and / or mechanical contacting of the at least one semiconductor chip. Furthermore, electrical conductor tracks are preferably located on the underside of the platform.

Gemäß zumindest einer Ausführungsform beinhaltet die Montageplattform mindestens ein Fenster. Das Fenster durchdringt die Montageplattform, in Richtung senkrecht zu der Plattformunterseite, vollständig oder nur teilweise.In accordance with at least one embodiment, the mounting platform includes at least one window. The window penetrates the mounting platform, in the direction perpendicular to the platform underside, completely or only partially.

Gemäß zumindest einer Ausführungsform ist die Halbleiterschichtenfolge des mindestens einen Halbleiterchips vollständig oder nur teilweise in dem mindestens einen Fenster angebracht. Sind mehrere Halbleiterchips in der Anordnung vorhanden, so können mehrere der Halbleiterchips in einem Fenster angebracht sein. Bevorzugt jedoch besteht eine 1:1-Zuordnung der Halbleiterchips und der Fenster. Mit anderen Worten kann jedem der Fenster genau einer der Halbleiterchips zugeordnet sein und umgekehrt.In accordance with at least one embodiment, the semiconductor layer sequence of the at least one semiconductor chip is completely or only partially mounted in the at least one window. If a plurality of semiconductor chips are present in the arrangement, several of the semiconductor chips can be mounted in a window. Preferably, however, there is a 1: 1 assignment of the semiconductor chips and the windows. In other words, each of the windows can be associated with exactly one of the semiconductor chips and vice versa.

Gemäß zumindest einer Ausführungsform sind die elektrischen Anschlussflächen an der Plattformanschlussseite elektrisch und mechanisch mit den elektrischen Kontakten an der Trägerhauptseite verbunden. Beispielsweise sind die Anschlussflächen und die elektrischen Kontakte mittels Löten, Reibschweißen oder elektrisch leitfähigem Kleben miteinander verbunden.In accordance with at least one embodiment, the electrical connection surfaces on the platform connection side are electrically and mechanically connected to the electrical contacts on the carrier main side. For example, the connection surfaces and the electrical contacts are connected to one another by means of soldering, friction welding or electrically conductive bonding.

Gemäß zumindest einer Ausführungsform ist eine Dicke der Montageplattform größer als eine Dicke der Halbleiterschichtenfolge und/oder größer als die Gesamtdicke des Halbleiterchips. Beispielsweise weist die Montageplattform eine Dicke von höchstens 200 µm oder 100 µm oder 75 µm oder 50 µm auf. Die Montageplattform ist beispielsweise als dünner Rahmen, als Blatt oder als Folie gestaltet.In accordance with at least one embodiment, a thickness of the mounting platform is greater than a thickness of the semiconductor layer sequence and / or greater than the total thickness of the semiconductor chip. For example, the mounting platform has a thickness of at most 200 μm or 100 μm or 75 μm or 50 μm. The mounting platform is designed, for example, as a thin frame, as a sheet or as a foil.

In mindestens einer Ausführungsform beinhaltet die Anordnung einen oder mehrere Halbleiterchips sowie zumindest eine Montageplattform. Elektrische Anschlussflächen an der Plattformanschlussseite sind elektrisch und mechanisch mit den elektrischen Kontakten an der Trägerhauptseite des zumindest einen Halbleiterchips verbunden. Der mindestens eine Halbleiterchip ist derart an der Montageplattform angeordnet, so dass sich die Halbleiterschichtenfolge des Halbleiterchips in einem Fenster der Montageplattform befindet. Der Träger des mindestens einen Halbleiterchips überragt das Fenster seitlich, in Draufsicht auf die Strahlungshauptseite gesehen. Eine Dicke der Montageplattform ist größer als eine Dicke der Halbleiterschichtenfolge.In at least one embodiment, the arrangement includes one or more semiconductor chips and at least one mounting platform. Electrical pads on the platform connection side are electrically and mechanically connected to the electrical contacts on the carrier main side of the at least one semiconductor chip. The at least one semiconductor chip is arranged on the mounting platform such that the semiconductor layer sequence of the semiconductor chip is located in a window of the mounting platform. The carrier of the at least one semiconductor chip projects beyond the window laterally, as seen in plan view on the main radiation side. A thickness of the mounting platform is greater than a thickness of the semiconductor layer sequence.

Bei einer Vielzahl von Anwendungen von optoelektronischen Halbleiterchips wie LED-Chips ist es erforderlich, eine Abstrahlfläche des Halbleiterchips an ein weiteres optisches funktionales Element anzubinden. Um eine hohe Qualität der optischen Funktion, beispielsweise einer Strahlformung oder einer Strahlverteilung zu erreichen, ist eine Anbindung des Halbleiterchips an das optisch funktionale Element möglichst präzise durchzuführen.In a large number of applications of optoelectronic semiconductor chips, such as LED chips, it is necessary to connect a radiation surface of the semiconductor chip to a further optical functional element. In order to achieve a high quality of the optical function, for example a beam shaping or a beam distribution, a connection of the semiconductor chip to the optically functional element is to be carried out as precisely as possible.

Mit der hier beschriebenen Anordnung und mit dem hier beschriebenen Halbleiterchip ist eine genaue Ankopplung an ein optisches Element möglich. Aufgrund der Oberflächenmontage des Halbleiterchips an der Montageplattform, so dass sich die Halbleiterschichtenfolge in einem Fenster der Montageplattform befindet, ist eine Präzision im Wesentlichen nur auf eine Dickentoleranz der Montageplattform beschränkt. Dickenschwankungen des Halbleiterchips, insbesondere des Trägers, sind im Wesentlichen eliminiert. Insbesondere sind eine Dicke der Halbleiterschichtenfolge und eine Position der Strahlungshauptseite, speziell in Richtung senkrecht zur Strahlungshauptseite, mit einer Genauigkeit von beispielsweise +/–0,1 µm realisierbar.With the arrangement described here and with the semiconductor chip described here, an exact coupling to an optical element is possible. Due to the surface mounting of the semiconductor chip to the mounting platform, so that the semiconductor layer sequence is located in a window of the mounting platform, a precision is essentially limited only to a thickness tolerance of the mounting platform. Thickness variations of the semiconductor chip, in particular of the carrier, are substantially eliminated. In particular, a thickness of the semiconductor layer sequence and a position of the main radiation side, especially in the direction perpendicular to the radiation main side, can be realized with an accuracy of, for example, +/- 0.1 μm.

Solche Anordnungen lassen sich etwa einsetzen für die Hinterleuchtung von Bildschirmen, in Scheinwerferanwendungen, in Projektionsanwendungen, zur Einkopplung in Lichtleitern und zur Befestigung an Lichtleitern, zur Anwendung in Geräten mit nur geringem Platz wie in Mobiltelefonen oder auch in Anwendungen mit vergleichsweise großflächigen Reflektoren. Insbesondere sind die Halbleiterchips durch die Oberflächenmontage, kurz SMT, effizient mit großen Designfreiheiten an die Montageplattform und damit an eine Optik ankoppelbar.Such arrangements can be used, for example, for the backlighting of screens, in headlight applications, in projection applications, for coupling in light guides and for attachment to light guides, for use in devices with only a small space as in mobile phones or in applications with comparatively large-area reflectors. In particular, the semiconductor chips are surface mount, short SMT, efficiently coupled with great design freedom to the mounting platform and thus to an optics.

Gemäß zumindest einer Ausführungsform überragt die Montageplattform die Halbleiterschichtenfolge, in Richtung weg von dem Träger. Es ist dabei möglich, dass sich in Draufsicht auf die Strahlungshauptseite gesehen kein Material der Montageplattform über der Halbleiterschichtenfolge befindet.In accordance with at least one embodiment, the mounting platform projects beyond the semiconductor layer sequence, in the direction away from the carrier. It is possible that seen in plan view of the main radiation side no material of the mounting platform is located above the semiconductor layer sequence.

Gemäß zumindest einer Ausführungsform umfasst die Anordnung eine zusätzliche optische Funktionseinheit, beispielsweise in Form einer Linse, eines Lichtleiters oder eines Reflektors. Alternativ oder zusätzlich kann die Montageplattform selbst als optische Funktionseinheit ausgebildet sein.In accordance with at least one embodiment, the arrangement comprises an additional optical functional unit, for example in the form of a lens, a light guide or a reflector. Alternatively or additionally, the mounting platform itself may be formed as an optical functional unit.

Gemäß zumindest einer Ausführungsform ist in oder an dem Fenster wenigstens ein Lumineszenzkonversionselement angebracht. Das Lumineszenzkonversionselement ist dazu eingerichtet, eine von dem Halbleiterchip emittierte Strahlung vollständig oder teilweise zu absorbieren und in eine Strahlung in einem anderen, bevorzugt langwelligeren Wellenlängenbereich umzuwandeln. Beispielsweise beinhaltet das Lumineszenzkonversionselement ein Matrixmaterial und darin eingebettete Partikel zumindest eines Leuchtstoffs.In accordance with at least one embodiment, at least one luminescence conversion element is mounted in or on the window. The luminescence conversion element is configured to completely or partially absorb a radiation emitted by the semiconductor chip and to convert it into radiation in another, preferably longer wavelength range of wavelengths. By way of example, the luminescence conversion element contains a matrix material and embedded particles of at least one phosphor.

Gemäß zumindest einer Ausführungsform ist das Lumineszenzkonversionselement formschlüssig an den Halbleiterchip und/oder an Seitenwände des Fensters angebracht. Es ist möglich, dass das Fenster vollständig von dem Halbleiterchip zusammen mit dem Lumineszenzkonversionselement ausgefüllt ist.In accordance with at least one embodiment, the luminescence conversion element is attached in a form-fitting manner to the semiconductor chip and / or to side walls of the window. It is possible that the window is completely filled by the semiconductor chip together with the luminescence conversion element.

Gemäß zumindest einer Ausführungsform ist die Montageplatte als Lichtverteilerplatte ausgebildet. Die Plattformanschlussseite ist durch eine oder durch mehrere Stirnseiten der Lichtverteilerplatte gebildet. Stirnseiten sind dabei solche Seiten, die Hauptseiten der Lichtverteilerplatte miteinander verbinden.In accordance with at least one embodiment, the mounting plate is designed as a light distributor plate. The platform connection side is formed by one or more end faces of the light distribution plate. End faces are such sides, the main sides of the light distribution plate interconnect.

Gemäß zumindest einer Ausführungsform ist die Hauptemissionsrichtung des zumindest einen Halbleiterchips parallel zu Haupterstreckungsrichtungen der Lichtverteilerplatte ausgerichtet. Das heißt, eine Hauptlichtleitrichtung, in der die Strahlung geführt wird, kann dann der Hauptemissionsrichtung des zumindest einen Halbleiterchips entsprechen.In accordance with at least one embodiment, the main emission direction of the at least one semiconductor chip is aligned parallel to main extension directions of the light distribution plate. That is, a main optical direction in which the radiation is guided may then correspond to the main emission direction of the at least one semiconductor chip.

Gemäß zumindest einer Ausführungsform ist zusätzlich zu der Montageplattform die optische Funktionseinheit insbesondere in Form einer Lichtverteilerplatte vorhanden. Die Montageplattform weist hierbei bevorzugt eine der Plattformanschlussseite gegenüberliegende und/oder abgewandte Plattformoberseite auf. Die Plattformoberseite ist bevorzugt stellenweise oder ganzflächig reflektierend gestaltet. Beispielsweise ist die Montageplattform aus einem reflektierenden Material geformt oder die Plattformoberseite ist zumindest stellenweise mit einer reflektierenden Beschichtung versehen.In accordance with at least one embodiment, in addition to the mounting platform, the optical functional unit is present in particular in the form of a light distribution plate. In this case, the mounting platform preferably has a platform upper side opposite and / or facing away from the platform connection side. The platform top is preferably designed in places or over the entire surface reflective. For example, the mounting platform is formed of a reflective material or the platform top is provided at least in places with a reflective coating.

Gemäß zumindest einer Ausführungsform sind der eine oder sind die mehreren Halbleiterchips an Stirnseiten der Lichtverteilerplatte angebracht. Dabei erstreckt sich die Montageplattform bevorzugt auf zwei einander gegenüberliegende Hauptseiten der Lichtverteilerplatte. Hierdurch kann die Montageplattform an der Lichtverteilerplatte angeklemmt sein.In accordance with at least one embodiment, the one or more semiconductor chips are attached to end faces of the light distribution plate. In this case, the mounting platform preferably extends to two mutually opposite main sides of the light distribution plate. As a result, the mounting platform can be clamped to the light distribution plate.

Gemäß zumindest einer Ausführungsform ist die Montageplattform als optische Funktionseinheit in Form eines Reflektors ausgebildet. Die Montageplattform weist hierzu beispielsweise eine dreidimensionale Formgebung auf, die insbesondere durch ein Falten oder durch ein Knicken der Montageplattform erzeugt sein kann.In accordance with at least one embodiment, the mounting platform is designed as an optical functional unit in the form of a reflector. For this purpose, the mounting platform has, for example, a three-dimensional shape, which can be generated, in particular, by folding or by bending the mounting platform.

Gemäß zumindest einer Ausführungsform ist der Reflektor kegelstumpfförmig oder pyramidenstumpfförmig gestaltet. Ein Querschnitt des Reflektors vergrößert sich hierbei bevorzugt in eine Richtung weg von dem zumindest einen Halbleiterchip. Der zumindest eine Halbleiterchip ist beispielsweise an einer Bodenfläche des Reflektors angebracht.According to at least one embodiment, the reflector is frusto-conical or truncated pyramid shaped. A cross section of the reflector in this case preferably increases in a direction away from the at least one semiconductor chip. The at least one semiconductor chip is attached, for example, to a bottom surface of the reflector.

Gemäß zumindest einer Ausführungsform ist die Montageplattform an mindestens einer oder an genau einer Hauptseite der Lichtverteilerplatte angebracht. Eine Hauptemissionsrichtung des mindestens einen Halbleiterchips ist dabei bevorzugt senkrecht zu Haupterstreckungsrichtungen der Lichtverteilerplatte orientiert.In accordance with at least one embodiment, the mounting platform is mounted on at least one or on exactly one main side of the light distribution plate. A main emission direction of the at least one semiconductor chip is preferably oriented perpendicular to main extension directions of the light distribution plate.

Gemäß zumindest einer Ausführungsform ist dem Fenster in der Montageplattform insbesondere optisch unmittelbar eine Linse nachgeordnet. Optisch unmittelbar kann bedeuten, dass sich zwischen der Linse und dem Fenster kein strahlformendes oder wellenlängenumformendes Element befindet. Alternativ ist es möglich, dass zwischen dem Fenster und der Linse zum Beispiel ein Lumineszenzkonversionselement angebracht ist.According to at least one embodiment, the window in the mounting platform is arranged in particular optically directly downstream of a lens. Optically immediate can mean that there is no beam-forming or wavelength-converting element between the lens and the window. Alternatively, it is possible that between the window and the lens, for example, a luminescence conversion element is attached.

Gemäß zumindest einer Ausführungsform ist ein Material der Linse formschlüssig an Seitenflächen des Fensters und/oder an dem Halbleiterchip angebracht. Beispielsweise füllt ein Material der Linse, zusammen mit dem Halbleiterchip, das Fenster vollständig aus. Es ist möglich, dass die Linse das Fenster, in Draufsicht gesehen, vollständig überdeckt. Entsprechendes kann für einen Verguss gelten, der sich in dem Fenster befindet.In accordance with at least one embodiment, a material of the lens is attached in a form-fitting manner to side surfaces of the window and / or to the semiconductor chip. For example, a material of the lens, along with the semiconductor chip, completely fills the window. It is possible that the lens completely covers the window, as seen in plan view. The same can apply to a potting, which is located in the window.

Gemäß zumindest einer Ausführungsform umfasst die Anordnung eine oder mehrere Wärmesenken. Die zumindest eine Wärmesenke ist bevorzugt aus einem metallischen Material gebildet, kann aber auch aus einer Keramik oder aus einem Verbundwerkstoff geformt sein. In accordance with at least one embodiment, the arrangement comprises one or more heat sinks. The at least one heat sink is preferably formed from a metallic material, but may also be formed from a ceramic or from a composite material.

Gemäß zumindest einer Ausführungsform ist die Wärmesenke flächig gestaltet. Beispielsweise handelt es sich dann bei der Wärmesenke um eine durchgehende Folie oder um eine durchgehende Platte, die insbesondere keine Öffnungen aufweist, in denen die Halbleiterchips angeordnet sind.According to at least one embodiment, the heat sink is designed flat. For example, the heat sink is then a continuous foil or a continuous plate, which in particular has no openings in which the semiconductor chips are arranged.

Gemäß zumindest einer Ausführungsform ist die mindestens eine Wärmesenke an eine Trägerrückseite des Trägers des zumindest einen Halbleiterchips angebracht. Die Trägerrückseite liegt dabei der Trägerhauptseite gegenüber. Beispielsweise ist die Wärmesenke auf den Träger aufgeklebt oder angelötet. Die Wärmesenke kann sich über mehrere der Halbleiterchips zusammenhängend erstrecken.In accordance with at least one embodiment, the at least one heat sink is attached to a carrier rear side of the carrier of the at least one semiconductor chip. The back of the carrier lies opposite the carrier main side. For example, the heat sink is glued or soldered to the carrier. The heat sink may extend across a plurality of the semiconductor chips.

Gemäß zumindest einer Ausführungsform weist die Wärmesenke, zusammen mit dem Halbleiterchip, eine Dicke von höchstens 200 µm oder 100 µm oder 60 µm auf. Insbesondere ist die Wärmesenke durch eine mechanisch flexible Metallfolie gebildet.In accordance with at least one embodiment, the heat sink, together with the semiconductor chip, has a thickness of at most 200 μm or 100 μm or 60 μm. In particular, the heat sink is formed by a mechanically flexible metal foil.

Gemäß zumindest einer Ausführungsform weist die Wärmesenke zumindest eine Öffnung auf, in der der zumindest eine Träger des wenigstens einen Halbleiterchips angebracht ist. Die Öffnung kann die Wärmesenke vollständig durchdringen oder auch nur zu einem bestimmten Anteil. Der Halbleiterchip kann in die Öffnung eingeklemmt sein oder sich lose in der Öffnung befinden. Weiterhin ist es möglich, dass die Öffnung in der Wärmesenke mit einem wärmeleitfähigen Material, beispielsweise einer Wärmeleitpaste, ausgefüllt ist, um einen verbesserten thermischen Kontakt zwischen der Wärmesenke und dem Halbleiterchip zu gewährleisten.In accordance with at least one embodiment, the heat sink has at least one opening in which the at least one carrier of the at least one semiconductor chip is mounted. The opening can completely penetrate the heat sink or only to a certain extent. The semiconductor chip may be pinched in the opening or loosely in the opening. Furthermore, it is possible that the opening in the heat sink with a thermally conductive material, such as a thermal paste, is filled to ensure improved thermal contact between the heat sink and the semiconductor chip.

Gemäß zumindest einer Ausführungsform handelt es sich bei der Montageplattform um eine Folie, insbesondere um eine Kunststofffolie, eine Glasfolie oder eine Metallfolie. Im Falle einer Metallfolie kann die Montageplattform zumindest eine zusätzliche Beschichtung aufweisen, auf der elektrische Anschlussflächen und/oder elektrische Leiterbahnen angebracht sind. Die Montageplattform ist beispielsweise mechanisch flexibel gestaltet. Auch die gesamte Anordnung kann mechanisch flexibel ausgebildet sein.In accordance with at least one embodiment, the mounting platform is a film, in particular a plastic film, a glass film or a metal foil. In the case of a metal foil, the mounting platform may have at least one additional coating on which electrical connection surfaces and / or electrical conductor tracks are mounted. The mounting platform, for example, designed mechanically flexible. The entire arrangement may be formed mechanically flexible.

Gemäß zumindest einer Ausführungsform ist der mindestens eine Halbleiterchip mechanisch selbsttragend. Das bedeutet, der Halbleiterchip kann auch ohne die Anordnung verwendet werden. Der Halbleiterchip ist bevorzugt mechanisch starr.In accordance with at least one embodiment, the at least one semiconductor chip is mechanically self-supporting. That is, the semiconductor chip can be used without the arrangement. The semiconductor chip is preferably mechanically rigid.

Gemäß zumindest einer Ausführungsform ist der Halbleiterchip undurchlässig für sichtbares Licht. Dies gilt insbesondere für den Träger des Halbleiterchips. Insbesondere befindet sich zwischen der Halbleiterschichtenfolge und dem Träger ein strahlungsundurchlässiger Spiegel. Der Spiegel ist beispielsweise durch eine Metallschicht gebildet oder auch durch einen Schichtenstapel aus mehreren Schichten.In accordance with at least one embodiment, the semiconductor chip is impermeable to visible light. This applies in particular to the carrier of the semiconductor chip. In particular, a radiation-impermeable mirror is located between the semiconductor layer sequence and the carrier. The mirror is formed for example by a metal layer or by a layer stack of several layers.

Nachfolgend werden eine hier beschriebene Anordnung und ein hier beschriebener optoelektronischer Halbleiterchip unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.In the following, an arrangement described here and an optoelectronic semiconductor chip described here will be explained in more detail with reference to the drawing with reference to exemplary embodiments. The same reference numerals indicate the same elements in the individual figures. However, there are no scale relationships shown, but individual elements can be shown exaggerated for better understanding.

Es zeigen:Show it:

1 eine schematische perspektivische Darstellung eines Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterchips, und 1 a schematic perspective view of an embodiment of an optoelectronic semiconductor chip described herein, and

2 bis 10 schematische Darstellungen von hier beschriebenen Anordnungen mit hier beschriebenen optoelektronischen Halbleiterchips. 2 to 10 schematic representations of arrangements described here with optoelectronic semiconductor chips described here.

In 1 ist ein optoelektronischer Halbleiterchip 1 dargestellt. Der Halbleiterchip 1 weist einen Träger 11 mit einer Trägerhauptseite 12 und mit einer dieser gegenüberliegenden Trägerrückseite 19 auf. Der Träger 1 ist beispielsweise aus Silizium gebildet und weist bevorzugt eine Dicke von höchstens 50 µm auf.In 1 is an optoelectronic semiconductor chip 1 shown. The semiconductor chip 1 has a carrier 11 with a carrier main page 12 and with one of these opposite carrier back 19 on. The carrier 1 is formed for example of silicon and preferably has a thickness of at most 50 microns.

An der Trägerhauptseite 12 ist eine Halbleiterschichtenfolge 13 mit einer aktiven Schicht 14 angebracht. Die Halbleiterschichtenfolge 13 ist bevorzugt frei von einem Aufwachssubstrat und weist eine geringe Dicke von beispielsweise höchstens 6 µm auf. Der Halbleiterchip 1 ist dazu vorgesehen, im Betrieb sichtbares Licht, insbesondere blaues Licht, zu erzeugen. Eine Strahlungshauptseite 18 des Halbleiterchips 1 ist der Trägerhauptseite 12 abgewandt.At the vehicle main page 12 is a semiconductor layer sequence 13 with an active layer 14 appropriate. The semiconductor layer sequence 13 is preferably free from a growth substrate and has a small thickness of, for example, at most 6 .mu.m. The semiconductor chip 1 is intended to produce visible light, in particular blue light, during operation. A radiation main page 18 of the semiconductor chip 1 is the vehicle main page 12 away.

In Draufsicht auf die Trägerhauptseite 12 gesehen befinden sich neben der Halbleiterschichtenfolge 13 zwei elektrische Kontakte 15. Über die elektrischen Kontakte 15 ist der Halbleiterchip 1 elektrisch anschließbar und elektrisch betreibbar.In plan view of the carrier main page 12 Seen are located next to the semiconductor layer sequence 13 two electrical contacts 15 , About the electrical contacts 15 is the semiconductor chip 1 electrically connectable and electrically operable.

In den Schnittdarstellungen der 2A und 2B sind eine Anordnung 2 sowie deren Herstellung schematisch illustriert. Die Anordnung 2 umfasst eine Montageplattform 3. Die Montageplattform 3 ist beispielsweise durch eine einstückige, dünne Folie gebildet. Die Montageplattform 3 weist zumindest ein Fenster 32 auf. In das Fenster 32 wird der Halbleiterchip 1 eingebracht.In the sectional views of the 2A and 2 B are an arrangement 2 As well as their Production illustrated schematically. The order 2 includes an assembly platform 3 , The mounting platform 3 is formed for example by a one-piece, thin film. The mounting platform 3 has at least one window 32 on. In the window 32 becomes the semiconductor chip 1 brought in.

An einer dem Träger 11 zugewandten Plattformanschlussseite 30 befinden sich elektrische Anschlussflächen 31 sowie elektrische Leiterbahnen 34. Die elektrischen Anschlussflächen 31 werden elektrisch leitend und mechanisch stabil mit den elektrischen Kontakten 15 des Halbleiterchips 1 verbunden. Über die Verbindung zwischen den Kontakten 15 und den Anschlussflächen 31 ist der Halbleiterchip 1 bevorzugt sowohl elektrisch kontaktiert als auch mechanisch gehaltert. Der Halbleiterchip 1 ist somit über Oberflächenmontage, kurz SMT, an der Montageplattform 3 befestigt, siehe 2B.At one of the carrier 11 facing platform connection side 30 There are electrical connection surfaces 31 and electrical conductors 34 , The electrical connection surfaces 31 become electrically conductive and mechanically stable with the electrical contacts 15 of the semiconductor chip 1 connected. About the connection between the contacts 15 and the connection surfaces 31 is the semiconductor chip 1 preferably both electrically contacted and mechanically supported. The semiconductor chip 1 is thus on surface mounting, short SMT, on the mounting platform 3 attached, see 2 B ,

Bei dem Halbleiterchip 1, wie in Verbindung mit 2A detaillierter dargestellt, befindet sich zwischen der Halbleiterschichtenfolge 13 und dem Träger 11 zumindest eine Metallschicht 16. Die Metallschicht 16 ist insbesondere zu einer elektrischen Kontaktierung und als Spiegel ausgebildet. Die elektrischen Kontakte 15 erstrecken sich wenigstens zum Teil zwischen den Träger 11 und die Halbleiterschichtenfolge 13 und können die Metallschicht 16 umfassen.In the semiconductor chip 1 , as in connection with 2A shown in more detail, is located between the semiconductor layer sequence 13 and the carrier 11 at least one metal layer 16 , The metal layer 16 is in particular designed for electrical contacting and as a mirror. The electrical contacts 15 extend at least partially between the carriers 11 and the semiconductor layer sequence 13 and can the metal layer 16 include.

Über den in 2A links liegenden elektrischen Kontakt 15 wird eine dem Träger 11 zugewandte Seite der Halbleiterschichtenfolge 13 bestromt. Bei dieser dem Träger 11 zugewandten Seite kann es sich um eine p-Seite der Halbleiterschichtenfolge 13 handeln. Über den in 2A sich rechts befindlichen elektrischen Kontakt 15 werden elektrische Anschlüsse 17 bestromt. Die elektrischen Anschlüsse 17 reichen durch die aktive Schicht 14 hindurch bis in eine dem Träger 11 abgewandte Seite der Halbleiterschichtenfolge 13, beispielsweise bis in eine n-Seite. Elektrische Passivierungsschichten sind zur Vereinfachung der Darstellung in 2A nicht gezeichnet.About the in 2A left electrical contact 15 becomes a carrier 11 facing side of the semiconductor layer sequence 13 energized. In this the carrier 11 facing side may be a p-side of the semiconductor layer sequence 13 act. About the in 2A right electrical contact 15 become electrical connections 17 energized. The electrical connections 17 reach through the active layer 14 through to a carrier 11 opposite side of the semiconductor layer sequence 13 , for example into an n-side. Electrical passivation layers are for ease of illustration in FIG 2A not drawn.

Bevorzugt ist an der Strahlungshauptseite 18, die dem Träger 11 abgewandt ist, eine Aufrauung zur Verbesserung einer Lichtauskoppeleffizienz angebracht. Die Strahlungshauptseite 18 kann in einer gemeinsamen Ebene mit einer Plattformoberseite 33 liegen. Bevorzugt jedoch ist eine Dicke der Montageplattform 3 größer als eine Dicke der Halbleiterschichtenfolge 13, so dass die Strahlungshauptseite 18 gegenüber der Plattformoberseite 33 zurückgesetzt ist. Im Betrieb wird an der Strahlungshauptseite 18 eine Strahlung R emittiert. Bevorzugt erfolgt eine Strahlungsemission im Wesentlichen ausschließlich oder überwiegend, beispielsweise zu mindestens 75 %, an der Strahlungshauptseite 18.It is preferred on the main radiation side 18 that the carrier 11 facing away, a roughening to improve a Lichtauskoppeleffizienz attached. The main radiation side 18 can be in a common plane with a platform top 33 lie. However, a thickness of the mounting platform is preferred 3 greater than a thickness of the semiconductor layer sequence 13 so that the main radiation side 18 opposite the platform top 33 is reset. In operation, at the main radiation side 18 emits a radiation R. Preferably, a radiation emission takes place substantially exclusively or predominantly, for example at least 75%, at the main radiation side 18 ,

Anders als in 2 dargestellt, ist es auch möglich, dass sich die Leiterbahnen 34 und/oder die Anschlussflächen 31 alternativ oder zusätzlich an der Plattformoberseite 33 befinden. Leiterbahnen an der Plattformanschlussseite 30 können über elektrische Durchkontaktierungen mit Leiterbahnen an der Plattformoberseite 33 verbunden sein. Bevorzugt jedoch sind keine elektrischen Durchkontaktierungen erforderlich.Unlike in 2 shown, it is also possible that the interconnects 34 and / or the pads 31 alternatively or additionally on the platform top 33 are located. Tracks at the platform connection side 30 can via electrical vias with traces on the platform top 33 be connected. Preferably, however, no electrical feedthroughs are required.

Entsprechende Halbleiterchips 1, wie in Verbindung mit den 1 und 2 dargestellt, können auch in allen anderen Ausführungsbeispielen Verwendung finden. Anders als dargestellt kann die Anordnung 2 gemäß 2B auch mehrere der Halbleiterchips 1 umfassen, wie auch in allen anderen Ausführungsbeispielen. Eine Form der Anordnung 2, insbesondere der Montageplattform 3, kann an die jeweilige Anwendung angepasst sein.Corresponding semiconductor chips 1 , as in connection with the 1 and 2 can also be used in all other embodiments. Other than shown, the arrangement 2 according to 2 B also several of the semiconductor chips 1 include, as in all other embodiments. A form of arrangement 2 , especially the assembly platform 3 , can be adapted to the respective application.

Beim Ausführungsbeispiel, wie in der Schnittdarstellung in 3 gezeigt, ist die Montageplattform 3 selbst als Lichtleiter oder als Lichtleiterplatte gestaltet. Die Strahlung R wird in die Montageplattform 3 eingekoppelt. Ein Strahlengang ist nur stark vereinfacht dargestellt. Optional ist es möglich, dass an der dem Träger 11 abgewandten Seite der Halbleiterschichtenfolge 13 eine nicht gezeichnete, reflektierende Schicht angebracht ist. Das Fenster 32 kann mit einem nicht dargestellten Verguss gefüllt sein, um eine optische Ankopplung des Halbeiterchips 1 an die Montageplattform 3 zu verbessern.In the embodiment, as in the sectional view in 3 shown is the mounting platform 3 even designed as a light guide or as a light guide plate. The radiation R is in the mounting platform 3 coupled. A beam path is shown only greatly simplified. Optionally, it is possible that at the the carrier 11 remote side of the semiconductor layer sequence 13 a not shown, reflective layer is attached. The window 32 can be filled with a casting, not shown, to an optical coupling of the semiconductor chip 1 to the assembly platform 3 to improve.

Anders als dargestellt ist es möglich, dass das Fenster 32 die Montageplattform 3 nur unvollständig durchdringt, so dass in Draufsicht auf die Plattformoberseite 33 der Halbleiterchip 1 vollständig von einem Material der Montageplattform 3 bedeckt ist. Die Montageplattform 3 ist im Bereich des Fensters 32 optisch transparent, insbesondere wenn die Montageplattform 3 nicht vollständig von dem Fenster 32 durchdrungen ist.Other than shown it is possible that the window 32 the assembly platform 3 only incompletely penetrates, so that in plan view of the platform top 33 the semiconductor chip 1 completely from a material of the mounting platform 3 is covered. The mounting platform 3 is in the area of the window 32 optically transparent, especially if the mounting platform 3 not completely from the window 32 is permeated.

In den Schnittdarstellungen in den 4A und 4B ist ein weiteres Ausführungsbeispiel der Anordnung 2 gezeigt. Die Anordnung 2 umfasst eine zusätzliche optische Funktionseinheit 4, die an der Montageplattform 3 angebracht ist. Bei der Funktionseinheit 4 handelt es sich um eine Lichtleiterplatte.In the sectional views in the 4A and 4B is another embodiment of the arrangement 2 shown. The order 2 includes an additional optical functional unit 4 at the mounting platform 3 is appropriate. At the functional unit 4 it is a light guide plate.

Die Montagevorrichtung 3 ist streifenförmig gestaltet und an einer Stirnseite 41 der Lichtleiterplatte 4 angebracht. Anders als dargestellt weist die Montageplattform 3 bevorzugt eine Vielzahl der Fenster 32 auf, wobei in jedes der Fenster genau einer oder auch mehrere der Halbleiterchips 1 angebracht sind.The mounting device 3 is designed strip-shaped and on one end face 41 the light guide plate 4 appropriate. Other than shown, the mounting platform points 3 prefers a variety of windows 32 on, wherein in each of the windows exactly one or more of the semiconductor chips 1 are attached.

Optional ist, wie auch in allen anderen Ausführungsbeispielen, in dem Fenster zumindest ein Lumineszenzkonversionselement 5 angebracht. Das Lumineszenzkonversionselement 5 kann, zusammen mit dem Halbleiterchip 1, das Fenster 32 vollständig ausfüllen. Das Fenster 2 kann optional auch evakuiert sein.Optionally, as in all other embodiments, in the window at least one luminescence conversion element 5 appropriate. The luminescence 5 can, together with the semiconductor chip 1 , the window 32 completely complete. The window 2 can optionally also be evacuated.

Beim Ausführungsbeispiel gemäß der 5A und 5B weist die Anordnung 2 je eine Wärmesenke 6 auf. Gemäß 5A weist die Wärmesenke 6 eine Öffnung 61 auf, in der der Halbleiterchip 1 platziert ist. Gemäß 5B ist die Wärmesenke 6 an der Trägerrückseite 19 angebracht. Weiterhin ist in 5B auf die Plattformoberseite 33 das optische Funktionselement 4 in Form eines Lichtleiters angebracht.In the embodiment according to the 5A and 5B has the arrangement 2 one heat sink each 6 on. According to 5A has the heat sink 6 an opening 61 on, in which the semiconductor chip 1 is placed. According to 5B is the heat sink 6 at the back of the carrier 19 appropriate. Furthermore, in 5B on the platform top 33 the optical functional element 4 attached in the form of a light guide.

In 6A ist eine Seitenansicht und in 6B eine Schnittdarstellung eines weiteren Ausführungsbeispiels der Anordnung 2 illustriert. Durch ein Falten oder Knicken erstreckt sich die Montageplattform 3 an zwei Hauptseiten 40 des Funktionselements 4. Der zumindest eine Halbleiterchip 1 ist dabei an der Stirnseite 41 angebracht. Verbindungsmittel zwischen der Montageplattform 3 und dem Funktionselement 4 sind zur Vereinfachung jeweils nicht dargestellt.In 6A is a side view and in 6B a sectional view of another embodiment of the arrangement 2 illustrated. By folding or kinking, the mounting platform extends 3 on two main pages 40 of the functional element 4 , The at least one semiconductor chip 1 is on the front side 41 appropriate. Connecting means between the mounting platform 3 and the functional element 4 are not shown for simplicity.

In 7 ist ein Ausführungsbeispiel der Anordnung 2 in Draufsicht schematisch dargestellt. Beispielsweise ist die Anordnung 2 als Displayhinterleuchtung einsetzbar. In Draufsicht ist die Montageplattform 3 L-förmig. Mehrere Halbleiterchips 1 sind an Stirnseiten 41 angebracht. Eine beispielsweise rahmenförmige Wärmesenke 6 umgibt die Lichtleiterplatte 4 sowie die Halbleiterchips 1. Die Träger 11 der Halbleiterchips 1 sind optional teilweise in die Wärmesenke 6 eingebettet.In 7 is an embodiment of the arrangement 2 shown schematically in plan view. For example, the arrangement 2 can be used as display backlighting. In plan view is the mounting platform 3 L-shaped. Several semiconductor chips 1 are at end faces 41 appropriate. For example, a frame-shaped heat sink 6 surrounds the light guide plate 4 as well as the semiconductor chips 1 , The carriers 11 the semiconductor chips 1 are optional partially in the heat sink 6 embedded.

Bevorzugt weist das Funktionselement 4 an zumindest einer der Hauptseiten 40 mehrere Lichtauskoppelstrukturen 44 auf. Eine Dichte der Lichtauskoppelstrukturen 44 kann in Richtung weg von den Halbleiterchips 1 zunehmen, um eine gleichmäßige Abstrahlung zu gewährleisten.Preferably, the functional element 4 on at least one of the main pages 40 several light extraction structures 44 on. A density of light extraction structures 44 can move away from the semiconductor chips 1 increase to ensure even coverage.

Bei der Anordnung 2, siehe die Schnittdarstellung in 8, ist hinter den mehreren Halbleiterchips 1 die zusammenhängende Wärmesenke 6 angebracht. Eine Dicke D aus der Wärmesenke 6, den Halbleiterchips 1 sowie der Montageplattform 3 ist kleiner als 100 µm. Die Montageplattform 3 zusammen mit den Halbleiterchips 1 sowie der Wärmesenke 6 kann mechanisch flexibel sein.In the arrangement 2 , see the sectional view in 8th , is behind the multiple semiconductor chips 1 the coherent heat sink 6 appropriate. A thickness D from the heat sink 6 , the semiconductor chips 1 as well as the assembly platform 3 is less than 100 μm. The mounting platform 3 together with the semiconductor chips 1 as well as the heat sink 6 can be mechanically flexible.

Ein Abstand benachbarter Halbleiterchips 2 zueinander, in Richtung parallel zur Plattformoberseite 33, beträgt beispielsweise mindestens 100 µm oder mindestens 500 µm. Dieser laterale Abstand ist weitestgehend frei einstellbar aufgrund der Leiterbahnen 34 an der Montageplattform 3. Beispielsweise kann dieser laterale Abstand auch mehrere Zentimeter betragen. Zusätzlich zu der Lichtverteilerplatte 4 kann die Montageplattform 3 selbst als Lichtleiter und Lichtverteiler dienen.A distance of adjacent semiconductor chips 2 to each other, in the direction parallel to the platform top 33 , is for example at least 100 microns or at least 500 microns. This lateral distance is largely freely adjustable due to the tracks 34 at the assembly platform 3 , For example, this lateral distance can also be several centimeters. In addition to the light distribution plate 4 can the mounting platform 3 itself serve as a light guide and light distributor.

In 9 ist ein weiteres Ausführungsbeispiel der Anordnung 2 in einer Schnittdarstellung zu sehen. Die Dicke H der Halbleiterschichtenfolge 3 liegt bei höchstens 6 µm. Die Dicke T der Montageplattform 3 beträgt beispielsweise höchstens 50 µm.In 9 is another embodiment of the arrangement 2 to see in a sectional view. The thickness H of the semiconductor layer sequence 3 is at most 6 microns. The thickness T of the mounting platform 3 is for example at most 50 microns.

Die Dicke der Halbleiterschichtenfolge 13 ist herstellungsbedingt über ein epitaktisches Wachsen und/oder ein lithografisches Ätzen genau einstellbar, beispielsweise mit einer Toleranz von höchstens 0,1 µm. Eine Befestigung des Halbleiterchips 1 an der Montageplattform 3 erfolgt beispielsweise mittels AuSn-Kontaktflächen 15, 34. Insbesondere kann ein sogenanntes Heated Bondhead-Verfahren eingesetzt werden. Mit einem solchen Verfahren sind Dickenschwankungen der Kontaktierung von weniger als 1 µm erzielbar. Die Position der Strahlungshauptseite 18 relativ zur Plattformoberseite 33 ist damit genau einstellbar und insbesondere durch Herstellungstoleranzen der Montageplattform 3 beschränkt. Damit kann ein optisches Element sehr präzise an der Montageplattform 3 befestigt werden und ein definierter, genauer Abstand zur Strahlungshauptseite 18 ist gewährleistbar. Eine Befestigung des Halbleiterchips 1 an die Montageplattform 3 erfolgt bevorzugt über dieselbe Technologie wie eine Befestigung der Halbleiterschichtenfolge 13 an dem Träger 11, insbesondere mit einer Dünnschicht-Lot-Technologie. Es können hierzu auf dem Träger 11 und/oder auf der Montageplattform 3 ringförmige Metallisierungen aufgebracht sein.The thickness of the semiconductor layer sequence 13 is due to the production due to an epitaxial growth and / or a lithographic etching precisely adjustable, for example, with a tolerance of at most 0.1 microns. An attachment of the semiconductor chip 1 at the assembly platform 3 takes place for example by means of AuSn contact surfaces 15 . 34 , In particular, a so-called heated bondhead method can be used. With such a method, thickness variations of the contacting of less than 1 micron can be achieved. The position of the main radiation side 18 relative to the platform top 33 is thus precisely adjustable and in particular by manufacturing tolerances of the mounting platform 3 limited. This allows an optical element to be very precise on the mounting platform 3 be fixed and a defined, accurate distance to the main radiation side 18 is guaranteed. An attachment of the semiconductor chip 1 to the assembly platform 3 preferably takes place via the same technology as an attachment of the semiconductor layer sequence 13 on the carrier 11 , in particular with a thin-film solder technology. It can do this on the carrier 11 and / or on the assembly platform 3 be applied annular metallizations.

Optional, wie auch in allen anderen Ausführungsbeispielen, ist in 9 in dem und auf dem Fenster 32 eine Linse 4 angebracht. Ein Material der Linse 4 erstreckt sich bis in das Fenster 32 und füllt, zusammen mit der Halbleiterschichtenfolge 13, das Fenster 32 vollständig aus. Über eine solche Linse 4 oder auch über einen anderen, in dem Fenster 32 befindlichen Verguss ist eine Versiegelung, insbesondere eine hermetische Abdichtung, des Fensters sowie der Halbleiterschichtenfolge 13 möglich.Optionally, as in all other embodiments, is in 9 in and on the window 32 a lens 4 appropriate. A material of the lens 4 extends to the window 32 and fills, along with the semiconductor layer sequence 13 , the window 32 completely off. About such a lens 4 or over another, in the window 32 potting is a seal, in particular a hermetic seal, the window and the semiconductor layer sequence 13 possible.

Wie auch in allen anderen Ausführungsbeispielen ist es möglich, dass Seitenwände des Fensters 32 mit einer reflektierenden Beschichtung versehen sind. Ebenso kann, anders als dargestellt, das Fenster 32 jeweils konisch oder pyramidenförmig gestaltet sein, etwa mit einem sich hin zum Halbleiterchip 1 verjüngenden Querschnitt. Hierdurch kann durch das Fenster 32 bereits ein Reflektor erzielt werden, etwa für eine besonders gerichtete Abstrahlung.As in all other embodiments, it is possible that side walls of the window 32 are provided with a reflective coating. Likewise, unlike the illustrated window 32 be designed in each case conical or pyramid-shaped, for example with a down to the semiconductor chip 1 tapered cross-section. This can be through the window 32 already a reflector can be achieved, such as for a particularly directed radiation.

In der Schnittdarstellung gemäß 10A, der perspektivischen Darstellung gemäß 10B und der Draufsicht in 10C ist ein weiteres Beispiel der Anordnung 2 gezeigt. Das optische Funktionselement 4 ist als Reflektor ausgebildet. Der Reflektor 4 weist eine pyramidenstumpfförmige Gestalt auf. Der Reflektor 4 ist, vergleiche 10C, über ein Falten herstellbar. Zusammen mit der optionalen Wärmesenke 6 ist ein externer elektrischer Anschluss 7 erstellbar, der bündig mit der Trägerrückseite 19 abschließen kann.In the sectional view according to 10A , the perspective view according to 10B and the top view in 10C is another example of the arrangement 2 shown. The optical functional element 4 is designed as a reflector. The reflector 4 has a truncated pyramidal shape. The reflector 4 is, compare 10C to make a fold. Together with the optional heat sink 6 is an external electrical connection 7 adjustable, flush with the back of the carrier 19 can conclude.

Gemäß 10 ist lediglich ein Halbleiterchip 1 an einer Bodenfläche des Reflektors 4 gezeichnet. Ebenso können mehrere der Halbleiterchips 1, beispielsweise matrixförmig, an der Bodenfläche angeordnet sein.According to 10 is just a semiconductor chip 1 on a bottom surface of the reflector 4 drawn. Likewise, more of the semiconductor chips 1 , For example, be arranged in a matrix shape on the bottom surface.

Da die Halbleiterschichtenfolge 3 in Richtung parallel zur Strahlungshauptseite 18 fotolithografisch hergestellt und geformt wird, sind auch exakte Abmessungen in einer Ebene parallel zur Strahlungshauptseite 18 erzielbar, wie dies auch in allen anderen Ausführungsbeispielen der Fall sein kann. Damit kann der Halbleiterchip 1 auch in der Ebene parallel zur Strahlungshauptseite 18 exakt positioniert werden. Bereits vor einer Montage auf das optische Funktionselement 4 kann der Halbleiterchip 1 an der Montageplattform 3 funktionsfähig montiert sein und damit betrieben werden. Damit ist es möglich, den Halbleiterchip 1 im laufenden Betrieb auf das Funktionselement 4 auszurichten, insbesondere da der Träger 11 und die elektrischen Kontakte einem Montagewerkzeug abgewandt sein können. Hierdurch ist eine besonders genaue Justage des Funktionselements 4 relativ zu den Halbleiterchips 1 möglich.Since the semiconductor layer sequence 3 in the direction parallel to the main radiation side 18 Photolithographically produced and shaped are also exact dimensions in a plane parallel to the main radiation side 18 achievable, as may be the case in all other embodiments. Thus, the semiconductor chip 1 also in the plane parallel to the main radiation side 18 be positioned exactly. Even before mounting on the optical functional element 4 can the semiconductor chip 1 at the assembly platform 3 be operatively mounted and operated with it. This makes it possible for the semiconductor chip 1 during operation on the functional element 4 to align, especially since the carrier 11 and the electrical contacts may be remote from an assembly tool. As a result, a particularly accurate adjustment of the functional element 4 relative to the semiconductor chips 1 possible.

Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.The invention described here is not limited by the description based on the embodiments. Rather, the invention encompasses any novel feature as well as any combination of features, including in particular any combination of features in the claims, even if this feature or combination itself is not explicitly stated in the claims or exemplary embodiments.

Claims (14)

Optoelektronischer Halbleiterchip (1) mit – einem Träger (11) mit einer Trägerhauptseite (12), und – einer Halbleiterschichtenfolge (13) mit mindestens einer aktiven Schicht (14) zur Erzeugung von sichtbarem Licht und mit einer Dicke (H) von höchstens 12 µm, wobei – elektrische Kontakte (15) zum Bestromen der Halbleiterschichtenfolge (13) auf der Trägerhauptseite (12) angebracht sind und sich, in Draufsicht gesehen, neben der Halbleiterschichtenfolge (13) befinden, sodass der Träger (11) die Halbleiterschichtenfolge (13) seitlich überragt, und – eine Strahlungshauptseite (18) der Halbleiterschichtenfolge (13) der Trägerhauptseite abgewandt ist.Optoelectronic semiconductor chip ( 1 ) with a support ( 11 ) with a carrier main side ( 12 ), and - a semiconductor layer sequence ( 13 ) with at least one active layer ( 14 ) for producing visible light and having a thickness (H) of at most 12 μm, wherein - electrical contacts ( 15 ) for energizing the semiconductor layer sequence ( 13 ) on the main carrier side ( 12 ) and, viewed in plan view, next to the semiconductor layer sequence ( 13 ) so that the wearer ( 11 ) the semiconductor layer sequence ( 13 ) projected laterally, and - a main radiation side ( 18 ) of the semiconductor layer sequence ( 13 ) facing away from the carrier main page. Optoelektronischer Halbleiterchip (1) nach dem vorhergehenden Anspruch, bei dem der Träger (11) ein Siliziumträger oder ein Germaniumträger ist, wobei eine Gesamtdicke des Halbleiterchips (1) höchstens 75 µm beträgt, und wobei ein elektrischer Anschluss (17) zum Bestromen einer Seite der Halbleiterschichtenfolge (13), die sich an einer dem Träger (11) abgewandten Seite der aktiven Schicht (14) befindet, in Richtung weg vom Träger (11) durch die aktive Schicht (14) hindurch verläuft und nicht bis zu der dem Träger (11) abgewandten Strahlungshauptseite (18) der Halbleiterschichtenfolge (13) reicht. Optoelectronic semiconductor chip ( 1 ) according to the preceding claim, in which the carrier ( 11 ) is a silicon carrier or a germanium carrier, wherein a total thickness of the semiconductor chip ( 1 ) is at most 75 microns, and wherein an electrical connection ( 17 ) for energizing a side of the semiconductor layer sequence ( 13 ) attached to a carrier ( 11 ) facing away from the active layer ( 14 ), in the direction away from the carrier ( 11 ) through the active layer ( 14 ) and not up to the carrier ( 11 ) facing away from the radiation main side ( 18 ) of the semiconductor layer sequence ( 13 ) enough. Anordnung (2) mit – mindestens einem Halbleiterchip (1) nach einem der vorherigen Ansprüche, und – mindestens einer Montageplattform (3) mit elektrischen Anschlussflächen (31) und mit elektrischen Leiterbahnen (34) an einer Plattformanschlussseite (30) der Montageplattform (3), wobei – die Montageplattform (3) mindestens ein Fenster (32) aufweist, in dem die Halbleiterschichtenfolge (13) des mindestens einen Halbleiterchips (1) angebracht ist, – der Träger (11) das Fenster (32) seitlich überragt, in Draufsicht auf die Strahlungshauptseite (18) gesehen, – die elektrischen Anschlussflächen (31) an der Plattformanschlussseite (30) elektrisch und mechanisch mit den elektrischen Kontakten (15) an der Trägerhauptseite (12) verbunden sind, und – eine Dicke der Montageplattform (3) größer ist als eine Dicke der Halbleiterschichtenfolge (13).Arrangement ( 2 ) with - at least one semiconductor chip ( 1 ) according to one of the preceding claims, and - at least one assembly platform ( 3 ) with electrical connection surfaces ( 31 ) and with electrical conductors ( 34 ) at a platform connection side ( 30 ) of the assembly platform ( 3 ), whereby - the assembly platform ( 3 ) at least one window ( 32 ), in which the semiconductor layer sequence ( 13 ) of the at least one semiconductor chip ( 1 ), - the carrier ( 11 ) the window ( 32 ) laterally surmounted, in plan view of the main radiation side ( 18 ), - the electrical connection surfaces ( 31 ) at the platform connection side ( 30 ) electrically and mechanically with the electrical contacts ( 15 ) on the carrier main side ( 12 ), and - a thickness of the mounting platform ( 3 ) is greater than a thickness of the semiconductor layer sequence ( 13 ). Anordnung nach dem vorhergehenden Anspruch, bei der die Montageplattform (3) die Halbleiterschichtenfolge (13) in Richtung weg von dem Träger (11) überragt, wobei die Anordnung eine zusätzliche optische Funktionseinheit (4) umfasst und/oder die Montageplattform (3) als optische Funktionseinheit (4) ausgebildet ist.Arrangement according to the preceding claim, in which the assembly platform ( 3 ) the semiconductor layer sequence ( 13 ) in the direction away from the carrier ( 11 surmounted, wherein the arrangement an additional optical functional unit ( 4 ) and / or the assembly platform ( 3 ) as an optical functional unit ( 4 ) is trained. Anordnung nach einem der Ansprüche 3 oder 4, bei der das Fenster (32) die Montageplattform (3) vollständig durchdringt, wobei in dem Fenster (32) zumindest ein Lumineszenzkonversionselement (5) angebracht ist, das formschlüssig an den Halbleiterchip (1) angrenzt.Arrangement according to one of Claims 3 or 4, in which the window ( 32 ) the mounting platform ( 3 ), whereby in the window ( 32 ) at least one luminescence conversion element ( 5 ) is attached, the form-fitting to the semiconductor chip ( 1 ) adjoins. Anordnung nach einem der Ansprüche 3 bis 5, bei der die Montageplattform (3) als optische Funktionseinheit (4) in Form einer Lichtverteilerplatte ausgebildet ist, wobei die Plattformanschlussseite (30) durch eine oder durch mehrere Stirnseiten der Lichtverteilerplatte gebildet ist, sodass eine Hauptemissionsrichtung des zumindest einen Halbleiterchips (1) parallel zu Haupterstreckungsrichtungen der Lichtverteilerplatte ausgerichtet ist.Arrangement according to one of claims 3 to 5, when the mounting platform ( 3 ) as an optical functional unit ( 4 ) in the form of a light distribution plate, wherein the platform connection side ( 30 ) is formed by one or more end faces of the light distribution plate, so that a main emission direction of the at least one semiconductor chip ( 1 ) is aligned parallel to main directions of extension of the light distribution plate. Anordnung nach einem der Ansprüche 3 bis 5, die zusätzlich zu der Montageplattform (3) die optische Funktionseinheit (4) in Form einer Lichtverteilerplatte aufweist, wobei eine der Plattformanschlussseite (30) abgewandte Plattformoberseite (33) der Montageplattform (3) reflektierend gestaltet ist, wobei mehrere der Halbleiterchips (1) an Stirnseiten (41) der Lichtverteilerplatte angebracht sind, und wobei die Montageplattform (3) sich auf zwei gegenüberliegende Hauptseiten (40) der Lichtverteilerplatte erstreckt.Arrangement according to one of claims 3 to 5, which in addition to the mounting platform ( 3 ) the optical functional unit ( 4 ) in the form of a light distribution plate, wherein one of the platform connection side ( 30 ) facing away from platform top ( 33 ) of the assembly platform ( 3 ) is designed reflecting, wherein a plurality of the semiconductor chips ( 1 ) on end faces ( 41 ) of the light distribution plate are mounted, and wherein the mounting platform ( 3 ) on two opposite main pages ( 40 ) of the light distribution plate. Anordnung nach einem der Ansprüche 3 bis 5, bei der die Montageplattform (3) als optische Funktionseinheit (4) in Form eines Reflektors ausgebildet ist, wobei der Reflektor kegelstumpfförmig oder pyramidenstumpfförmig gestaltet ist und ein Querschnitt des Reflektors sich in Richtung weg von dem mindestens einen Halbleiterchip (1) vergrößert.Arrangement according to one of claims 3 to 5, wherein the mounting platform ( 3 ) as an optical functional unit ( 4 ) is formed in the form of a reflector, wherein the reflector is frusto-conical or truncated pyramid shaped and a cross section of the reflector in the direction away from the at least one semiconductor chip ( 1 ). Anordnung nach einem der Ansprüche 3 bis 5, die zusätzlich zu der Montageplattform (3) die optische Funktionseinheit (4) in Form einer Lichtverteilerplatte aufweist, wobei die Montageplattform (3) an genau einer Hauptseite (40) der Lichtverteilerplatte angebracht ist, sodass eine Hauptemissionsrichtung des zumindest einen Halbleiterchips (1) senkrecht zu Haupterstreckungsrichtungen der Lichtverteilerplatte ausgerichtet ist.Arrangement according to one of claims 3 to 5, which in addition to the mounting platform ( 3 ) the optical functional unit ( 4 ) in the form of a light distribution plate, wherein the mounting platform ( 3 ) on exactly one main page ( 40 ) of the light distribution plate is mounted so that a main emission direction of the at least one semiconductor chip ( 1 ) is oriented perpendicular to main directions of extension of the light distribution plate. Anordnung nach einem der Ansprüche 3 bis 9, bei der dem Fenster (32) optisch unmittelbar eine Linse (4) nachgeordnet ist, wobei ein Material der Linse (4) formschlüssig an Seitenflächen des Fensters (32) und an den Halbleiterchips (1) angebracht ist.Arrangement according to one of Claims 3 to 9, in which the window ( 32 ) optically a lens ( 4 ), wherein a material of the lens ( 4 ) form-fit on side surfaces of the window ( 32 ) and on the semiconductor chips ( 1 ) is attached. Anordnung nach einem der Ansprüche 3 bis 10, die zusätzlich mindestens eine metallische, flächige Wärmesenke (6) umfasst, wobei die Wärmesenke (6) an Trägerrückseiten (19) der Träger (11) der mehreren Halbleiterchips (1) angebracht sind, wobei die Trägerrückseite (19) der Trägerhauptseite (12) gegenüberliegt, und wobei eine Dicke der Wärmesenke, zusammen mit den Halbleiterchips (1), höchstens 100 µm beträgt.Arrangement according to one of claims 3 to 10, additionally comprising at least one metallic, planar heat sink ( 6 ), wherein the heat sink ( 6 ) on backs of carriers ( 19 ) the carrier ( 11 ) of the plurality of semiconductor chips ( 1 ), the back of the carrier ( 19 ) of the carrier main side ( 12 ), and wherein a thickness of the heat sink, together with the semiconductor chips ( 1 ), at most 100 microns. Anordnung nach einem der Ansprüche 3 bis 10, die zusätzlich mindestens eine metallische Wärmesenke (6) umfasst, wobei die Wärmesenke (6) mindestens eine Öffnung (61) aufweist, in der mindestens ein Träger (11) angebracht ist.Arrangement according to one of claims 3 to 10, additionally comprising at least one metallic heat sink ( 6 ), wherein the heat sink ( 6 ) at least one opening ( 61 ), in which at least one carrier ( 11 ) is attached. Anordnung nach einem der Ansprüche 3 bis 12, bei der die Montageplattform (3) eine Kunststofffolie, eine Glasfolie und/oder eine beschichtete Metallfolie umfasst, auf der die elektrischen Anschlussflächen (31) und die elektrischen Leiterbahnen (34) aufgebracht sind, wobei die Montageplattform (3) mechanisch flexibel ist.Arrangement according to one of claims 3 to 12, wherein the mounting platform ( 3 ) comprises a plastic film, a glass film and / or a coated metal foil, on which the electrical connection surfaces ( 31 ) and the electrical conductors ( 34 ), wherein the mounting platform ( 3 ) is mechanically flexible. Anordnung nach einem der Ansprüche 3 bis 13, bei der der mindestens eine Halbleiterchip (1) mechanisch selbsttragend und undurchlässig für sichtbares Licht ist, wobei der Träger (11) des mindestens einen Halbleiterchips (1) elektrisch isolierend ist, und wobei sich zwischen dem Träger (11) und der Halbleiterschichtenfolge (13) zumindest eine Metallschicht (16) befindet.Arrangement according to one of Claims 3 to 13, in which the at least one semiconductor chip ( 1 ) is mechanically self-supporting and impermeable to visible light, the support ( 11 ) of the at least one semiconductor chip ( 1 ) is electrically insulating, and wherein between the carrier ( 11 ) and the semiconductor layer sequence ( 13 ) at least one metal layer ( 16 ) is located.
DE201310111977 2013-10-30 2013-10-30 Optoelectronic semiconductor chip and arrangement with at least one such optoelectronic semiconductor chip Withdrawn DE102013111977A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE201310111977 DE102013111977A1 (en) 2013-10-30 2013-10-30 Optoelectronic semiconductor chip and arrangement with at least one such optoelectronic semiconductor chip
DE112014003593.9T DE112014003593B4 (en) 2013-10-30 2014-10-24 Arrangement with at least one optoelectronic semiconductor chip
PCT/EP2014/072888 WO2015062990A1 (en) 2013-10-30 2014-10-24 Optoelectronic semiconductor chip and assembly having at least one such optoelectronic semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201310111977 DE102013111977A1 (en) 2013-10-30 2013-10-30 Optoelectronic semiconductor chip and arrangement with at least one such optoelectronic semiconductor chip

Publications (1)

Publication Number Publication Date
DE102013111977A1 true DE102013111977A1 (en) 2015-04-30

Family

ID=51844698

Family Applications (2)

Application Number Title Priority Date Filing Date
DE201310111977 Withdrawn DE102013111977A1 (en) 2013-10-30 2013-10-30 Optoelectronic semiconductor chip and arrangement with at least one such optoelectronic semiconductor chip
DE112014003593.9T Expired - Fee Related DE112014003593B4 (en) 2013-10-30 2014-10-24 Arrangement with at least one optoelectronic semiconductor chip

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112014003593.9T Expired - Fee Related DE112014003593B4 (en) 2013-10-30 2014-10-24 Arrangement with at least one optoelectronic semiconductor chip

Country Status (2)

Country Link
DE (2) DE102013111977A1 (en)
WO (1) WO2015062990A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014103828A1 (en) 2014-03-20 2015-09-24 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing optoelectronic semiconductor components
DE102015109755A1 (en) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Component and method for manufacturing a device
DE102018125281A1 (en) * 2018-10-12 2020-04-16 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017100812B4 (en) * 2017-01-17 2024-04-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
KR102518803B1 (en) * 2018-10-24 2023-04-07 삼성전자주식회사 Semiconductor package

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007022947A1 (en) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing such
US20100073914A1 (en) * 2008-09-22 2010-03-25 Samsung Electronics Co., Ltd. Light source module and display apparatus having the same
US20100172124A1 (en) * 2009-01-07 2010-07-08 Cho Joo-Woan Light source, light-emitting module having the same and backlight unit having the same
DE102011015821A1 (en) * 2011-04-01 2012-10-04 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
DE102012102114A1 (en) * 2012-03-13 2013-09-19 Osram Opto Semiconductors Gmbh Radiation-emitting semiconductor device, lighting device and display device
DE102012102119A1 (en) * 2012-03-13 2013-09-19 Osram Opto Semiconductors Gmbh Area light source
US20130264590A1 (en) * 2012-04-09 2013-10-10 Nam Seok Oh Light emitting lamp
DE102012217533A1 (en) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089221A1 (en) 2001-04-23 2002-11-07 Matsushita Electric Works, Ltd. Light emitting device comprising led chip
CA2617314A1 (en) * 2005-04-05 2006-10-12 Tir Technology Lp Mounting assembly for optoelectronic devices
WO2007004572A1 (en) 2005-06-30 2007-01-11 Matsushita Electric Works, Ltd. Light emitting device
DE102008045653B4 (en) * 2008-09-03 2020-03-26 Osram Opto Semiconductors Gmbh Optoelectronic component
KR101077264B1 (en) * 2009-02-17 2011-10-27 (주)포인트엔지니어링 Substrate for optical device, optical device package having the same and menufacturing method thereof
JP5246791B2 (en) * 2009-04-22 2013-07-24 株式会社ジャパンディスプレイウェスト Backlight unit
DE102009032606A1 (en) * 2009-07-10 2011-01-13 Osram Opto Semiconductors Gmbh Optoelectronic component and flat light source
US8507940B2 (en) * 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
JP2012212733A (en) * 2011-03-30 2012-11-01 Toyoda Gosei Co Ltd Light-emitting apparatus
WO2013066920A2 (en) * 2011-11-03 2013-05-10 Cooledge Lighting, Inc. Broad-area lighting systems
CN108336076A (en) 2012-02-02 2018-07-27 普瑞光电股份有限公司 The photon structure block only with top side connection is encapsulated in moulded-interconnect structure
DE102012101102A1 (en) * 2012-02-10 2013-08-14 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and arrangement with a plurality of such components

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007022947A1 (en) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor body and method for producing such
US20100073914A1 (en) * 2008-09-22 2010-03-25 Samsung Electronics Co., Ltd. Light source module and display apparatus having the same
US20100172124A1 (en) * 2009-01-07 2010-07-08 Cho Joo-Woan Light source, light-emitting module having the same and backlight unit having the same
DE102011015821A1 (en) * 2011-04-01 2012-10-04 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
DE102012102114A1 (en) * 2012-03-13 2013-09-19 Osram Opto Semiconductors Gmbh Radiation-emitting semiconductor device, lighting device and display device
DE102012102119A1 (en) * 2012-03-13 2013-09-19 Osram Opto Semiconductors Gmbh Area light source
US20130264590A1 (en) * 2012-04-09 2013-10-10 Nam Seok Oh Light emitting lamp
DE102012217533A1 (en) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014103828A1 (en) 2014-03-20 2015-09-24 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing optoelectronic semiconductor components
US10109780B2 (en) 2014-03-20 2018-10-23 Osram Opto Semiconductors Gmbh Optoelectronic component and method for producing optoelectronic semiconductor components
DE102015109755A1 (en) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Component and method for manufacturing a device
US10505091B2 (en) 2015-06-18 2019-12-10 Osram Opto Semiconductors Gmbh Component and method of producing a component
DE102018125281A1 (en) * 2018-10-12 2020-04-16 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component

Also Published As

Publication number Publication date
DE112014003593B4 (en) 2021-11-04
DE112014003593A5 (en) 2016-06-02
WO2015062990A1 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
EP2047526B1 (en) Lighting assembly
DE102012002605B9 (en) Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
EP2223337B1 (en) Optoelectronic component and production method for an optoelectronic component
DE112014003593B4 (en) Arrangement with at least one optoelectronic semiconductor chip
DE102008021402A1 (en) Surface-mountable light-emitting diode module and method for producing a surface-mountable light-emitting diode module
WO2018134086A1 (en) Semiconductor laser and method for producing such a semiconductor laser
WO2015181072A1 (en) Semiconductor component and illumination device
DE102008038748B4 (en) Surface-mount optoelectronic semiconductor component
WO2014180772A1 (en) Light-emitting semiconductor component and method for producing light-emitting semiconductor components
WO2015162023A1 (en) Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
DE102014105839A1 (en) Optoelectronic component and method for producing an optoelectronic component
WO2014095895A1 (en) Optoelectronic component and method for the production thereof
DE102012101463A1 (en) Method for producing an optoelectronic component and thus produced optoelectronic component
DE102015116968A1 (en) Semiconductor laser and semiconductor laser device
DE102008016534A1 (en) A radiation-emitting semiconductor component and method for producing a radiation-emitting semiconductor component
WO2017178332A1 (en) Component having a reflector and method for producing components
WO2021239872A1 (en) Optoelectronic semiconductor component, and method for producing an optoelectronic semiconductor component
WO2020244964A1 (en) Semiconductor laser device and optoelectronic beam deflection element for a semiconductor laser device
DE112015003463B4 (en) Semiconductor device, lighting device and method for manufacturing a semiconductor device
DE102008049399A1 (en) Optoelectronic component for motor vehicle, has transmission barrier that absorbs or reflects produced radiation, and surrounds central region in permeable layer over inner region of radiation outlet surface
DE102008014094A1 (en) Radiation emitting device for use in reflector bowl, has frame like contacts provided between semiconductor layer sequences and electrically connecting sequences, where sequences include active zone to produce electromagnetic radiation
DE102014118349B4 (en) Semiconductor device and method of manufacturing a plurality of semiconductor devices
DE102004047061B4 (en) Optoelectronic component and method for producing an optoelectronic component
WO2019115521A1 (en) Light-emitting semiconductor component
DE102018131775A1 (en) Electronic component and method for producing an electronic component

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority