DE102012215606A1 - Layered structure for semiconductor component, has diffusion barrier arranged between protective layer and substrate and indirectly bordered on protective layer, where part of structure is arranged between barrier and component layer - Google Patents

Layered structure for semiconductor component, has diffusion barrier arranged between protective layer and substrate and indirectly bordered on protective layer, where part of structure is arranged between barrier and component layer Download PDF

Info

Publication number
DE102012215606A1
DE102012215606A1 DE201210215606 DE102012215606A DE102012215606A1 DE 102012215606 A1 DE102012215606 A1 DE 102012215606A1 DE 201210215606 DE201210215606 DE 201210215606 DE 102012215606 A DE102012215606 A DE 102012215606A DE 102012215606 A1 DE102012215606 A1 DE 102012215606A1
Authority
DE
Germany
Prior art keywords
layer
protective layer
component
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE201210215606
Other languages
German (de)
Inventor
Dr. Wenger Christian
Prof. Dr. Langendörfer Peter
Frank Vater
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
IHP GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHP GmbH filed Critical IHP GmbH
Priority to DE201210215606 priority Critical patent/DE102012215606A1/en
Publication of DE102012215606A1 publication Critical patent/DE102012215606A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

The structure has an insulation layer provided between a component layer (12) and a guidance rail stack (16). A diffusion barrier (20) is arranged between a protective layer (18) and a substrate (10) and indirectly bordered on the protective layer to impede or prevent diffusion of metal from the protective layer. A part of the structure is arranged between the diffusion barrier and a component layer to permit diffusion of the metal from the protective layer up to a boundary surface of a gate oxide layer while realizing function of the diffusion barrier without damaging the structure. The protective layer consists of a non-metallic carrier material that is selected from a polymer. An independent claim is also included for a semiconductor component.

Description

Die Erfindung betrifft eine Schichtstruktur für Halbleiterbauelemente.The invention relates to a layer structure for semiconductor devices.

Halbleiterbauelemente können sicherheitsrelevante oder geheimhaltungsbedürftige Informationen beinhalten. Um an diese Informationen zu gelangen, werden Analysetechniken oft in Kombination mit physikalischen oder chemischen Methoden wie Schleifen, Laserschneiden, fokussierte Ionenstrahlen (FIB) oder auch Ätzverfahren zur Verringerung der Dicke von Wafern eingesetzt.Semiconductor devices may include security-related or secrecy-sensitive information. To obtain this information, analysis techniques are often used in combination with physical or chemical methods such as grinding, laser cutting, focused ion beams (FIB), or even wafer thickness reduction etching techniques.

Aus dem Stand der Technik ist vor allem der Einsatz aktiver Sensorik bekannt, um mechanische Angriffe zu detektieren und anschließend die Informationen aus den Halbleiterbauelementen unbrauchbar zu machen. Above all, the use of active sensors is known from the prior art in order to detect mechanical attacks and then render the information from the semiconductor components unusable.

US 2010/0078636 A1 beschreibt die Einbringung von lichtemittierenden und lichtsensitiven Bauteilen sowie einer reflektierenden Rückwand, so dass bei einer Beschädigung der Rückwand das von den lichtsensitiven Bauteilen empfangene Signal gestört wird. US 2010/0078636 A1 describes the introduction of light-emitting and light-sensitive components as well as a reflective rear wall, so that when the rear wall is damaged, the signal received by the light-sensitive components is disturbed.

US 7,989,918 B2 zeigt die Verwendung eines Kondensators, dessen Kapazität sich ändert, wenn eine Chipdicke verringert wird, sowie eines Ringoszillatorschaltkreises, der diese Kapazitätsänderung detektiert. US Pat. No. 7,989,918 B2 shows the use of a capacitor whose capacitance changes when a chip thickness is reduced and a ring oscillator circuit which detects this capacitance change.

In US 8,143,705 B2 wird eine elektrisch leitfähige Schutzschicht verwendet, deren Widerstand gemessen wird, wobei im Falle einer Beschädigung der Schutzschicht deren Widerstandsänderung zur Generierung eines vom Referenzcode abweichenden Codes führt.In US 8,143,705 B2 an electrically conductive protective layer is used whose resistance is measured, whereby in the case of damage of the protective layer whose resistance change leads to the generation of a code deviating from the reference code.

Alle diese Lösungen haben den Nachteil, dass die Beschädigung zunächst detektiert werden muss, um anschließend die Halbleiterbauelemente unbrauchbar zu machen. Dies bringt eine aufwendige und kostenintensive Fertigung mit sich.All of these solutions have the disadvantage that the damage must first be detected in order subsequently to render the semiconductor components unusable. This brings a complex and costly production with it.

Eine weitere Möglichkeit zur Herstellung einer Schutzschicht ist in US 2010/213590 (A1) offenbart. Hier wird eine Kombination aus zerstörungsresistenter Verbindungsschicht und Schutzschicht auf dem Halbleiterbauelement verwendet, wobei beim Versuch die Schutzschicht oder die Verbindungsschicht mechanisch abzulösen, das Halbleiterbauelement mechanisch zerstört wird.Another way to make a protective layer is in US 2010/213590 (A1) disclosed. Here, a combination of destructive resistant interconnect layer and protective layer is used on the semiconductor device, wherein in an attempt to mechanically detach the protective layer or the interconnect layer, the semiconductor device is mechanically destroyed.

Eine erfindungsgemäße Schichtstruktur für ein Halbleiterbauelement umfasst

  • – ein Substrat,
  • – eine Bauelementschicht auf dem Substrat, welche eine Vielzahl von MOS-Transistoren aufweist, welche eine Gateoxidschicht aufweisen,
  • – einen Leitbahnstapel über der Bauelementschicht,
  • – eine Isolationsschicht zwischen der Bauelementschicht und dem Leitbahnstapel und
  • – eine Schutzschicht, die auf der von der Bauelementschicht abgewandten Seite der Isolationsschicht oder auf der von der Bauelementschicht abgewandten Seite des Substrates angeordnet ist und mindestens ein Metall enthält, das eine geringe Oxidationsneigung hat,
  • – eine Diffusionsbarriere, die unmittelbar angrenzend an die Schutzschicht und zugleich zwischen der Schutzschicht und dem Substrat angeordnet ist, und die ausgebildet ist, eine Diffusion des Metalls aus der Schutzschicht heraus zu behindern oder vollständig zu verhindern, wobei die Bauelementschicht sowie derjenige Teil der Schichtstruktur, welcher zwischen der Diffusionsbarriere und der Bauelementschicht angeordnet ist, ausgebildet ist, bei einer die Funktion der Diffusionsbarriere beeinträchtigenden Beschädigung der Schichtstruktur eine Diffusion des Metalls aus der Schutzschicht heraus bis zu einer Grenzfläche der Gateoxidschicht zuzulassen.
A layer structure according to the invention for a semiconductor component comprises
  • A substrate,
  • A device layer on the substrate comprising a plurality of MOS transistors having a gate oxide layer,
  • A conductive track stack over the device layer,
  • An insulating layer between the component layer and the conductor track stack and
  • A protective layer which is arranged on the side of the insulating layer facing away from the component layer or on the side of the substrate which is remote from the component layer and contains at least one metal which has a low tendency to oxidize,
  • A diffusion barrier which is arranged directly adjacent to the protective layer and at the same time between the protective layer and the substrate and which is designed to hinder or completely prevent diffusion of the metal out of the protective layer, the component layer and that part of the layer structure, which is arranged between the diffusion barrier and the component layer, is designed to permit diffusion of the metal out of the protective layer up to an interface of the gate oxide layer in the case of a damage of the layer structure impairing the function of the diffusion barrier.

Wird eine solche Schutzschicht mit den eingangs erwähnten Verfahren unmittelbar oder mittelbar z. B. über eine Beschädigung des Gehäuses beschädigt, so gilt dies auch für die unmittelbar mit ihr verbundene Diffusionsbarriere. Durch die Verletzung der Diffusionsbarriere beginnt nach der Verletzung der Schutzschicht die Diffusion der Metallionen aus der Schutzschicht in die weiteren Schichten des Halbleiterbauelementes, dort dringen sie bis zur Gate-Oxid-Grenzfläche der Transistoren durch und führen zu einer Änderung der Flachbandspannung (engl. threshold voltage) an den Transistoren. Diese Veränderung erfolgt stochastisch, so dass jeder Transistor eine neue Schaltschwelle erhält, die sich von denen der anderen unterscheidet. Infolgedessen verhält sich das Halbleiterbauelement nicht mehr deterministisch und der Schaltkreis ist zerstört.If such a protective layer with the methods mentioned directly or indirectly z. B. damaging damage to the housing, this also applies to the directly connected to her diffusion barrier. Due to the violation of the diffusion barrier, after the violation of the protective layer, the diffusion of the metal ions from the protective layer into the further layers of the semiconductor component begins, where they penetrate to the gate-oxide interface of the transistors and lead to a change in the ribbon voltage ) at the transistors. This change is stochastic so that each transistor is given a new switching threshold different from that of the others. As a result, the semiconductor device no longer behaves deterministically and the circuit is destroyed.

Die Erfindung basiert auf der Erkenntnis, dass die Diffusion von Metallen in die Grenzfläche der Gateoxidschicht zur Zerstörung von Halbleiterbauelementen führt. Darüber hinaus hat die Erfindung erkannt, dass eine solche Diffusion von Angriffen auf Halbleiterbauelemente direkt ohne zusätzliche Detektion ausgelöst werden kann, wenn eine geeignete Kombination aus diffundierendem Material und Diffusionsbarriere am Halbleiterbauelement angeordnet ist.The invention is based on the recognition that the diffusion of metals into the interface of the gate oxide layer leads to the destruction of semiconductor devices. In addition, the invention has recognized that such a diffusion of attacks on semiconductor devices can be triggered directly without additional detection when a suitable combination of diffusive material and diffusion barrier is arranged on the semiconductor device.

Nachfolgend werden Ausführungsbeispiele der erfindungsgemäßen Schichtstruktur beschrieben. Die zusätzlichen Merkmale der Ausführungsbeispiele können miteinander kombiniert werden, um weitere Ausführungsbeispiele zu bilden, es sei denn, sie sind ausdrücklich als Alternativen zueinander beschrieben.Below are embodiments of the layer structure according to the invention described. The additional features of the embodiments may be combined to form further embodiments unless expressly described as alternatives to one another.

Als Substrat kann ein handelsüblicher Wafer, etwa ein Siliziumwafer oder ein SOI(engl., silicon on insulator)-Wafer verwendet werden. Die Bauelementschicht ist in unterschiedlichen Ausführungsbeispielen entweder unmittelbar auf einem solchen Wafer oder weiter oberhalb auf einer oder mehreren Zwischenschichten angeordnet, die vor Erstellung der Bauelementschicht auf den Wafer aufgebracht wurden. As the substrate, a commercial wafer, such as a silicon wafer or an SOI (silicon on insulator) wafer can be used. In various embodiments, the component layer is arranged either directly on such a wafer or further above on one or more intermediate layers which were applied to the wafer before the component layer was produced.

Eine bevorzugte Schichtstruktur für ein Halbleiterbauelement umfasst folgende Schichten: das Substrat; darüber angeordnet die Bauelementschicht, welche die Vielzahl von MOS-Transistoren aufweist, welche eine Gateoxidschicht aufweisen; über dieser eine Isolationsschicht und über der Isolationsschicht einen Leitbahnstapel; außerdem die Diffusionsbarriere unmittelbar angrenzend an die Schutzschicht.A preferred layer structure for a semiconductor device comprises the following layers: the substrate; disposed thereabove the device layer comprising the plurality of MOS transistors having a gate oxide layer; over this an insulating layer and over the insulating layer a Leitbahnstapel; also the diffusion barrier immediately adjacent to the protective layer.

Geeignete Materialien für die Verwendung in der Schutzschicht sind Metalle mit einer geringen Oxidationsneigung an Luft, die beispielsweise anhand einem geringen Betrag der freien Reaktionsenthalpie in Bezug auf Sauerstoff zu bestimmen ist, und einer hohen Diffusionsneigung in den Schichten des Halbleiterbauelementes zwischen der Diffusionsbarriere und der Bauelementschicht. Bei Beschädigung der Schutzschicht und der Diffusionsbarriere überwiegt dann in geeigneten Materialien die Diffusionsneigung gegenüber der Oxidationsneigung. Das in der Schutzschicht angeordnete Metall diffundiert daher in die aktiven Schichten des Halbleiterbauelementes, und bildet insbesondere kein oder nur in geringen Anteilen ein Oxid an der entstandenen Oberfläche. Suitable materials for use in the protective layer are metals having a low tendency to oxidize in air, which is to be determined for example by a small amount of free reaction enthalpy with respect to oxygen, and a high tendency to diffusion in the layers of the semiconductor device between the diffusion barrier and the device layer. If the protective layer and the diffusion barrier are damaged, the tendency to diffusion in relation to the tendency to oxidation prevails in suitable materials. The metal arranged in the protective layer therefore diffuses into the active layers of the semiconductor component, and forms in particular no or only small amounts of an oxide on the resulting surface.

Die freie Reaktionsenthalpie von Materialien mit Sauerstoff bildet wie erwähnt als ein Maß für die Oxidationsneigung. Für die Verwendung in der Schutzschicht geeignete Materialien verfügen über eine betragsmäßig gleiche oder geringere Reaktionsenthalpie mit Sauerstoff als Aluminium (–5,79 eV). The free reaction enthalpy of materials with oxygen forms as mentioned as a measure of the tendency to oxidation. Materials suitable for use in the protective layer have an equal or lower reaction enthalpy with oxygen than aluminum (-5.79 eV).

Gleichzeitig muss ein geeignetes Material wie erläutert über hohe Diffusionskoeffizienten in den im Halbleiterbauelement verwendeten Materialien verfügen. Die Erfinder haben ermittelt, dass Materialien mit einem Diffusionskoeffizienten von mehr als 10–10 cm2/s bei Raumtemperatur geeignet sind. Als besonders geeignete Materialien haben sich Kupfer Gold und Eisen erwiesen. Kupfer zeichnet sich durch besonders hohe Diffusionskoeffizienten in allen gängigen Halbleitermaterialien sowie den in den bekannten Halbleitertechnologien wie etwa der CMOS-Technologie verwendeten Dielektrika aus. Daher kann die im Vergleich zu Gold etwas stärkere Oxidationsneigung des Kupfers in Kauf genommen werden. At the same time, as explained, a suitable material must have high diffusion coefficients in the materials used in the semiconductor device. The inventors have determined that materials having a diffusion coefficient of more than 10 -10 cm 2 / s at room temperature are suitable. Particularly suitable materials have proven to be copper gold and iron. Copper is characterized by particularly high diffusion coefficients in all common semiconductor materials as well as the dielectrics used in the known semiconductor technologies such as CMOS technology. Therefore, in comparison to gold slightly stronger oxidation tendency of copper can be accepted.

Für die Diffusionsschicht geeignete Materialien sind insbesondere Nitride von Übergangsmetallen, besonders vorteilhaft sind TiN, WN und TaN.Suitable materials for the diffusion layer are in particular nitrides of transition metals, TiN, WN and TaN are particularly advantageous.

Eine weitere Ausführungsform der Schutzschicht hat eine Kombination eines reinen Metalls oder einer Metallverbindung mit einem nichtmetallischen Trägermaterial. Insbesondere Polymere sind als ein solches Trägermaterial geeignet. Ein Vorteil eines solchen Schichtaufbaus besteht in der Kosteneinsparung durch die Verwendung des Polymers als Trägermaterial.Another embodiment of the protective layer has a combination of a pure metal or a metal compound with a non-metallic carrier material. In particular, polymers are suitable as such a carrier material. An advantage of such a layer construction is the cost savings through the use of the polymer as a support material.

Für die Zwecke der nachfolgenden Beschreibung wird der Einfachheit halber als Vorderseite des Substrats diejenige Seite des Substrats bezeichnet, auf welcher die Bauelementschicht, die Isolationsschicht und der Leitbahnstapel hergestellt ist, und als Rückseite des Substrats die entgegengesetzte, also der Bauelementschicht, Isolationsschicht und dem Leitbahnstapel abgewandte Seite des Substrates.For the purposes of the following description, for the sake of simplicity, the side of the substrate on which the component layer, the insulation layer and the interconnect stack is made, and the opposite, ie the component layer, insulation layer and the interconnect stack facing away from the substrate as the back side of the substrate Side of the substrate.

In einer Ausführungsform der Schichtstruktur ist die Diffusionsbarriere unmittelbar angrenzend an die Rückseite des Substrates angeordnet. Da viele der eingangs beschriebenen Angriffstechniken auf der Rückseite des Substrats ansetzen, ist der erfindungsgemäße Schutz dieser Seite besonders vorteilhaft.In one embodiment of the layer structure, the diffusion barrier is arranged directly adjacent to the rear side of the substrate. Since many of the attack techniques described above begin on the back side of the substrate, the protection according to the invention of this side is particularly advantageous.

Zur Abwehr gegen Angriffe von der Vorderseite her ist die Diffusionsbarriere der erfindungsgemäßen Schichtstruktur in einer weiteren Ausführungsform unmittelbar an die Schutzschicht angrenzend und zwischen der Schutzschicht und dem Substrat angeordnet. Die Diffusionsbarriere ist in Varianten dieser Ausführungsform entweder zwischen dem Leitbahnstapel und der Isolationsschicht oder auf der der Isolationsschicht abgewandten Seite des Leitbahnstapels angeordnet. Die Aufbringung der Diffusionsbarriere sowie der Schutzschicht kann dann vorteilhafterweise ohne schwerwiegende prozesstechnische Eingriffe im Rahmen eines herkömmlichen Back-End-of-Line-Prozesses erfolgen.In order to ward off attacks from the front side, the diffusion barrier of the layer structure according to the invention is arranged in a further embodiment directly adjacent to the protective layer and between the protective layer and the substrate. In variants of this embodiment, the diffusion barrier is arranged either between the interconnect stack and the insulation layer or on the side of the interconnect stack facing away from the insulation layer. The application of the diffusion barrier and the protective layer can then be advantageously carried out without serious procedural interference in the context of a conventional back-end-of-line process.

Um Halbleiterbauelemente gegen Angriffe von ihrer Vorder- und Rückseite her zu schützen, umfasst eine besonders bevorzugte Ausführungsform der Schichtstruktur eine Kombination zweier Schutzschichten sowie zugeordneter Diffusionsbarrieren. Ordnet man auf jeder der beiden Seiten des Substrates je eine Schutzschicht und die entsprechende Diffusionsbarriere an, ist ein Schutz gegen Angriffe von beiden Substratseiten her erzielbar.In order to protect semiconductor devices against attacks from their front and rear sides, a particularly preferred embodiment of the layer structure comprises a combination of two protective layers and associated diffusion barriers. If a protective layer and the corresponding diffusion barrier are arranged on each of the two sides of the substrate, protection against attacks from both sides of the substrate can be achieved.

In einem weiteren Ausführungsbeispiel umfasst das Halbleiterbauelement außer der erfindungsgemäßen Schichtstruktur auch ein Gehäuse, in dem die Schichtstruktur angeordnet ist. Die Schutzschicht ist in einem Ausführungsbeispiel an einer Innenseite einer Gehäusewand des Gehäuses angebracht. In a further exemplary embodiment, the semiconductor component, in addition to the layer structure according to the invention, also comprises a housing in which the layer structure is arranged. The protective layer is attached in one embodiment to an inner side of a housing wall of the housing.

Weitere Ausführungsbeispiele der erfindungsgemäßen Schichtstruktur werden nachfolgend anhand der Figuren erläutert. Es zeigen:Further exemplary embodiments of the layer structure according to the invention are explained below with reference to the figures. Show it:

1–4 schematische Querschnittsdarstellungen unterschiedlicher Ausführungsbeispiele der erfindungsgemäßen Schichtstruktur; 1 - 4 schematic cross-sectional views of different embodiments of the layer structure according to the invention;

5 eine schematische Darstellung der Auswirkung eines die Schutzschicht der erfindungsgemäßen Schichtstruktur schädigenden Angriffs. 5 a schematic representation of the effect of the protective layer of the layer structure according to the invention damaging attack.

Ausführungsbeispiele der erfindungsgemäßen Schichtstruktur werden nachfolgend anhand in den 1 bis 4 gezeigter schematischer Querschnittsdarstellungen erläutert. Dabei werden der besseren Vergleichbarkeit und leichteren Verständlichkeit halber in allen Figuren gleiche Bezugszeichen verwendet. Es versteht sich jedoch, dass damit nicht notwendigerweise identische Schichten mit identischen Schichtparametern gemeint sind. Bei der Auswahl der Schichtparameter wie beispielsweise einer Schichtdicke, eines jeweiligen Schichtmaterials, einer Dotierung, einer lateralen geometrischen Schichtstruktur und anderen Schichtparametern bestehen selbstverständlich Variationsmöglichkeiten, die es dem Fachmann freistellen, einer jeweiligen Schichtfolge eines Anwendungsfalls entsprechend die für den jeweiligen Anwendungszusammenhang geeigneten Schichtparameter zu wählen. Exemplary embodiments of the layer structure according to the invention are described below with reference to FIGS 1 to 4 illustrated schematic cross-sectional views explained. The same reference numerals are used for better comparability and ease of understanding in all figures. It is understood, however, that this does not necessarily mean identical layers with identical layer parameters. In the selection of the layer parameters such as, for example, a layer thickness, a respective layer material, a doping, a lateral geometric layer structure and other layer parameters, there are, of course, variation possibilities which make it possible for a person skilled in the art to select the layer parameters suitable for the respective application context according to a particular layer sequence of an application.

1 zeigt ein Ausführungsbeispiel einer Schichtstruktur für ein Halbleiterbauelement. Die Schichtstruktur ist folgendermaßen aufgebaut: auf einem Substrat 10 befindet sich eine Bauelementschicht 12, welche eine Vielzahl von MOS-Transistoren aufweist, welche eine Gateoxidschicht enthalten. Auf dieser Bauelementschicht 12 ist eine Isolationsschicht 14 aufgebracht, und auf dieser ein Leitbahnstapel 16. Auf der der Bauelementschicht abgewandten Seite, also der Rückseite des Substrates 10 befindet sich unmittelbar angrenzend an das Substrat 10 eine Diffusionsbarriere 20. Angrenzend an die Diffusionsbarriere, jedoch dem Substrat abgewandt ist eine Schutzschicht 18 angeordnet. 1 shows an embodiment of a layer structure for a semiconductor device. The layer structure is structured as follows: on a substrate 10 there is a component layer 12 comprising a plurality of MOS transistors containing a gate oxide layer. On this component layer 12 is an insulation layer 14 applied, and on this a Leitbahnstapel 16 , On the side facing away from the component layer, ie the back of the substrate 10 is located immediately adjacent to the substrate 10 a diffusion barrier 20 , Adjacent to the diffusion barrier, but facing away from the substrate is a protective layer 18 arranged.

Wird eine solche Schutzschicht 18 mit einem der eingangs erwähnten Verfahren unmittelbar oder mittelbar, beispielsweise über eine Beschädigung des Gehäuses beschädigt, so trifft diese Beschädigung auch die Diffusionsbarriere 20. Durch die Verletzung der Diffusionsbarriere 20 beginnt nach der Verletzung der Schutzschicht die Diffusion der Metallionen aus der Schutzschicht in die weiteren Schichten des Halbleiterbauelementes. Dort dringen sie bis zur Gate-Oxid-Grenzfläche der Transistoren durch und führen zu einer Änderung der Flachbandspannung an den Transistoren. Diese Veränderung erfolgt stochastisch, so dass jeder Transistor eine neue Schaltschwelle erhält, die sich von denen der anderen unterscheidet. Infolgedessen verhält sich das Halbleiterbauelement nicht mehr deterministisch. Der Schaltkreis ist nicht mehr funktionsfähig und insofern vor einem Auslesen von darin elektronisch gespeicherten Informationen geschützt.Will such a protective layer 18 With one of the methods mentioned directly or indirectly damaged, for example, damage to the housing, this damage also affects the diffusion barrier 20 , By violating the diffusion barrier 20 After the violation of the protective layer, the diffusion of the metal ions from the protective layer into the further layers of the semiconductor component begins. There they penetrate to the gate-oxide interface of the transistors and lead to a change in the ribbon voltage at the transistors. This change is stochastic so that each transistor is given a new switching threshold different from that of the others. As a result, the semiconductor device no longer behaves deterministically. The circuit is no longer functional and thus protected from reading out electronically stored information therein.

Die Barriereschicht hat eine Dicke im Bereich 10 bis 100 nm, und die Schutzschicht eine Dicke im Bereich 0,1 bis 1 µm.The barrier layer has a thickness in the range of 10 to 100 nm, and the protective layer has a thickness in the range of 0.1 to 1 μm.

Eine weitere vorteilhafte Ausführung der Schichtstruktur weist gemäß 2 die Diffusionsbarriere 20 und die Schutzschicht 18 zwischen der Isolationschicht 14 und dem Leitbahnstapel 16 auf. A further advantageous embodiment of the layer structure according to 2 the diffusion barrier 20 and the protective layer 18 between the insulation layer 14 and the conductor track stack 16 on.

Desweiteren ist eine Aufbringung der Diffusionsbarriere 20 und der Schutzschicht 18 wie in 3 gezeigt auf dem Leitbahnstapel 16 möglich.Furthermore, an application of the diffusion barrier 20 and the protective layer 18 as in 3 shown on the runway stack 16 possible.

Diese beiden Ausführungen der Schichtstruktur ermöglichen es, ein Halbleiterbauelement, das mit einer solchen Schichtstruktur ausgestattet ist, gegen Angriffe zu schützen, die auf der Vorderseite des Halbleiterbauelementes ansetzen.These two embodiments of the layer structure make it possible to protect a semiconductor component which is provided with such a layer structure against attacks which start on the front side of the semiconductor component.

In 4 ist eine Schichtstruktur gemäß 3 gezeigt, bei der zusätzlich auf der der Bauelementschicht 12 abgewandten Seite des Substrates 10 eine zweite Diffusionsbarriere 20‘ sowie eine zweite Schutzschicht 18‘ aufgebracht sind und ein Gehäuse 22 die gesamte Schichtstruktur umschließt. Eine solche doppelte Anordnung der Schutzschicht bietet den Vorteil, ein Halbleiterbauelement mit einer solchen Schichtstruktur gegen Angriffe sowohl an der Vorder- als auch an der Rückseite schützen zu können.In 4 is a layer structure according to 3 shown in addition to the device layer 12 opposite side of the substrate 10 a second diffusion barrier 20 ' and a second protective layer 18 ' are applied and a housing 22 encloses the entire layer structure. Such a double arrangement of the protective layer offers the advantage of being able to protect a semiconductor component with such a layer structure against attacks on both the front and the back.

5 stellt die Auswirkungen eines die Schutzschicht der erfindungsgemäßen Schichtstruktur schädigenden Angriffs dar. In 5a ist eine erfindungsgemäße Schichtstruktur nach 1. nach einem mechanischen Angriff zu sehen. An einer Beschädigung 24 von Schutzschicht und Diffusionsbarriere ist Material der Schutzschicht 20 bis in das Substrat 10 eingedrungen. Aus diesem Material kann ein in der Schutzschicht enthaltenes Metall nun in das Substrat 10 und durch dieses bis zur Gate-Oxid-Grenzfläche der Transistoren in der Bauelementschicht diffundieren. Das eindiffundierte Metall ändert nun, wie in 5b gezeigt, die Flachbandspannung der Transistoren in der Bauelementschicht 12. Da diese Änderung stochastisch erfolgt, verhält sich das Halbleiterbauelement in der Folge nicht mehr deterministisch, und der Schaltkreis ist nicht mehr funktionsfähig. 5 represents the effects of an attack damaging the protective layer of the layer structure according to the invention 5a is a layer structure according to the invention 1 , to see after a mechanical attack. At a damage 24 of protective layer and diffusion barrier is material of the protective layer 20 into the substrate 10 penetrated. From this material, a metal contained in the protective layer can now be in the substrate 10 and diffuse through this to the gate-oxide interface of the transistors in the device layer. The diffused metal changes, as in 5b shown, the ribbon voltage of the transistors in the device layer 12 , Since this change takes place stochastically, the semiconductor component no longer behaves in the sequence deterministic, and the circuit is no longer functional.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • US 2010/0078636 A1 [0004] US 2010/0078636 A1 [0004]
  • US 7989918 B2 [0005] US 7989918 B2 [0005]
  • US 8143705 B2 [0006] US 8143705 B2 [0006]
  • US 2010213590 A1 [0008] US 2010213590 A1 [0008]

Claims (9)

Schichtstruktur für ein Halbleiterbauelement, mit – einem Substrat, – einer Bauelementschicht auf dem Substrat, welche eine Vielzahl von MOS-Transistoren aufweist, welche eine Gateoxidschicht aufweisen – einem Leitbahnstapel über der Bauelementschicht, – einer Isolationsschicht zwischen der Bauelementschicht und dem Leitbahnstapel und mit – einer Schutzschicht, die auf einer von der Bauelementschicht abgewandten Seite der Isolationsschicht oder auf einer von der Bauelementschicht abgewandten Seite des Substrates angeordnet ist, wobei die Schutzschicht mindestens ein Metall enthält, das eine geringe Oxidationsneigung hat, – einer Diffusionsbarriere, die unmittelbar angrenzend an die Schutzschicht und zugleich zwischen der Schutzschicht und dem Substrat angeordnet ist, und die ausgebildet ist, eine Diffusion des Metalls aus der Schutzschicht heraus zu behindern oder zu verhindern, wobei die Bauelementschicht sowie derjenige Teil der Schichtstruktur, welcher zwischen der Diffusionsbarriere und der Bauelementschicht angeordnet ist, ausgebildet ist, bei einer die Funktion der Diffusionsbarriere beeinträchtigenden Beschädigung der Schichtstruktur eine Diffusion des Metalls aus der Schutzschicht heraus bis zu einer Grenzfläche der Gateoxidschicht zuzulassen. Layer structure for a semiconductor device, with A substrate, A device layer on the substrate comprising a plurality of MOS transistors having a gate oxide layer A conductive track stack over the device layer, - An insulation layer between the device layer and the Leitbahnstapel and with A protective layer which is arranged on a side of the insulating layer facing away from the component layer or on a side of the substrate which is remote from the component layer, the protective layer containing at least one metal which has a low tendency to oxidize, A diffusion barrier which is disposed immediately adjacent to the protective layer and at the same time between the protective layer and the substrate, and which is designed to hinder or prevent diffusion of the metal out of the protective layer, wherein the component layer as well as that part of the layer structure, which is arranged between the diffusion barrier and the component layer, is designed to permit a diffusion of the metal out of the protective layer up to an interface of the gate oxide layer in the case of a damage of the layer structure impairing the function of the diffusion barrier. Schichtstruktur nach Anspruch 1, bei der die Schutzschicht entweder aus einem reinen Metall oder einer chemischen Verbindung unter Beteiligung eines Metalls besteht.A layered structure according to claim 1, wherein the protective layer consists of either a pure metal or a chemical compound involving a metal. Schichtstruktur nach Anspruch 1, bei der die Schutzschicht aus einem nichtmetallischen Trägermaterial in Kombination mit mindestens einem Metall oder einer Metallverbindung besteht. A layered structure according to claim 1, wherein the protective layer consists of a non-metallic carrier material in combination with at least one metal or a metal compound. Schichtstruktur für nach Anspruch 3, bei der das nichtmetallische Trägermaterial ein Polymer ist.A layered structure for according to claim 3, wherein the non-metallic support material is a polymer. Schichtstruktur nach einem der vorstehenden Ansprüche, bei der das Metall Cu, Au oder Fe ist.A layered structure according to any one of the preceding claims, wherein the metal is Cu, Au or Fe. Schichtstruktur nach einem der vorstehenden Ansprüche, bei der sich die Schutzschicht zwischen der Isolationsschicht und dem Leitbahnstapel befindet.A layered structure as claimed in any one of the preceding claims, wherein the protective layer is between the insulating layer and the conductive layer stack. Schichtstruktur nach einem der vorstehenden Ansprüche, bei der sich die Schutzschicht auf der von der Isolationsschicht abgewandten Seite des Leitbahnstapels befindet.Layer structure according to one of the preceding claims, wherein the protective layer is located on the side facing away from the insulating layer side of the conductor track stack. Halbleiterbauelement mit einem Gehäuse und einer im Gehäuse angeordneten Schichtstruktur nach einem der vorstehenden Ansprüche. Semiconductor component having a housing and a layer structure arranged in the housing according to one of the preceding claims. Halbleiterbauelement gemäß Anspruch 8, bei der sich die Schutzschicht an einer Innenseite einer Gehäusewand des Gehäuses befindet.A semiconductor device according to claim 8, wherein the protective layer is located on an inner side of a housing wall of the housing.
DE201210215606 2012-09-03 2012-09-03 Layered structure for semiconductor component, has diffusion barrier arranged between protective layer and substrate and indirectly bordered on protective layer, where part of structure is arranged between barrier and component layer Ceased DE102012215606A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201210215606 DE102012215606A1 (en) 2012-09-03 2012-09-03 Layered structure for semiconductor component, has diffusion barrier arranged between protective layer and substrate and indirectly bordered on protective layer, where part of structure is arranged between barrier and component layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201210215606 DE102012215606A1 (en) 2012-09-03 2012-09-03 Layered structure for semiconductor component, has diffusion barrier arranged between protective layer and substrate and indirectly bordered on protective layer, where part of structure is arranged between barrier and component layer

Publications (1)

Publication Number Publication Date
DE102012215606A1 true DE102012215606A1 (en) 2014-03-06

Family

ID=50098376

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210215606 Ceased DE102012215606A1 (en) 2012-09-03 2012-09-03 Layered structure for semiconductor component, has diffusion barrier arranged between protective layer and substrate and indirectly bordered on protective layer, where part of structure is arranged between barrier and component layer

Country Status (1)

Country Link
DE (1) DE102012215606A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016524339A (en) * 2013-07-02 2016-08-12 キネテイツク・リミテツド Electronic hardware assembly

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429520B1 (en) * 1998-06-08 2002-08-06 Siemens Aktiengesellschaft Semiconductor component with silicon wiring and method of fabricating the component
US6548912B1 (en) * 1999-10-25 2003-04-15 Battelle Memorial Institute Semicoductor passivation using barrier coatings
US7637435B2 (en) * 2005-09-16 2009-12-29 Lintec Corporation IC tag, reader/writer for the IC tag and system using the IC tag
US20100078636A1 (en) 2007-02-20 2010-04-01 Nxp, B.V. Semiconductor device with backside tamper protection
US20100213590A1 (en) 2009-02-25 2010-08-26 Conexant Systems, Inc. Systems and Methods of Tamper Proof Packaging of a Semiconductor Device
US7989918B2 (en) 2009-01-26 2011-08-02 International Business Machines Corporation Implementing tamper evident and resistant detection through modulation of capacitance
US8143705B2 (en) * 2007-08-02 2012-03-27 Nxp B.V. Tamper-resistant semiconductor device and methods of manufacturing thereof
US20120135212A1 (en) * 2010-11-26 2012-05-31 Hon Hai Precision Industry Co., Ltd. Coated article and method for making same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429520B1 (en) * 1998-06-08 2002-08-06 Siemens Aktiengesellschaft Semiconductor component with silicon wiring and method of fabricating the component
US6548912B1 (en) * 1999-10-25 2003-04-15 Battelle Memorial Institute Semicoductor passivation using barrier coatings
US7637435B2 (en) * 2005-09-16 2009-12-29 Lintec Corporation IC tag, reader/writer for the IC tag and system using the IC tag
US20100078636A1 (en) 2007-02-20 2010-04-01 Nxp, B.V. Semiconductor device with backside tamper protection
US8143705B2 (en) * 2007-08-02 2012-03-27 Nxp B.V. Tamper-resistant semiconductor device and methods of manufacturing thereof
US7989918B2 (en) 2009-01-26 2011-08-02 International Business Machines Corporation Implementing tamper evident and resistant detection through modulation of capacitance
US20100213590A1 (en) 2009-02-25 2010-08-26 Conexant Systems, Inc. Systems and Methods of Tamper Proof Packaging of a Semiconductor Device
US20120135212A1 (en) * 2010-11-26 2012-05-31 Hon Hai Precision Industry Co., Ltd. Coated article and method for making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016524339A (en) * 2013-07-02 2016-08-12 キネテイツク・リミテツド Electronic hardware assembly

Similar Documents

Publication Publication Date Title
DE1639255C2 (en) Integrated semiconductor circuit with an insulated gate field effect transistor
DE69530716T2 (en) Accelerometer and method of making the same
DE102008014071A1 (en) The silicon carbide semiconductor device
DE102008051245A1 (en) High-voltage transistor with high current carrying capacity and method of manufacture
DE102012216618A1 (en) Arrangement of at least two wafers for detecting electromagnetic radiation and method for producing the arrangement
DE2707843B2 (en) Protection circuit arrangement for a field effect transistor
DE2432352C3 (en) MNOS semiconductor memory element
EP1358676B1 (en) Screening device for integrated circuits
DE102012215606A1 (en) Layered structure for semiconductor component, has diffusion barrier arranged between protective layer and substrate and indirectly bordered on protective layer, where part of structure is arranged between barrier and component layer
DE102020123254A1 (en) Semiconductor device
DE2831791C2 (en) Component made of metallic material with a surface at risk of being charged and use therefor
DE69233604T2 (en) STRUCTURE FOR THE SUPPRESSION OF A RETURN OF BOXES CAUSED BY A DIELECTRIC CHARGE
EP1821091B1 (en) Method of producing electronic components and pressure sensor
DE102010024257A1 (en) Power semiconductor component with two-stage doping profile
DE102013224060B4 (en) Difficulty of optical reverse engineering
EP0221351A1 (en) Integrated circuit with an electroconductive flat element
DE102005026301B3 (en) Method for producing a metal-semiconductor contact in semiconductor devices
DE102006018675A1 (en) Thin-film structure and manufacturing method thereof
DE10337256A1 (en) Integrated circuit and production process especially for chip cards has active circuit on substrate surface and deep doped layer to protect against rear interrogation
WO2006133888A1 (en) Semiconductor protective structure for electrostatic discharge
DE10251317B4 (en) Semiconductor chip
DE112015004174B4 (en) Organic component
DE102014226879B4 (en) Semiconductor logic device with obfuscated comparison logic
DE10027932C2 (en) Method for forming a contact hole in an insulating layer of an electronic or microelectronic component
DE102018206223B4 (en) Process for manufacturing an integrated circuit, integrated circuit, X-ray detector and X-ray device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final