DE102012200532A1 - Method for manufacturing e.g. MOSFET, involves forming insulating substrate by spraying insulative material on exposed surface portions of chip and contact carrier device that remains uncovered by insulative material - Google Patents

Method for manufacturing e.g. MOSFET, involves forming insulating substrate by spraying insulative material on exposed surface portions of chip and contact carrier device that remains uncovered by insulative material Download PDF

Info

Publication number
DE102012200532A1
DE102012200532A1 DE201210200532 DE102012200532A DE102012200532A1 DE 102012200532 A1 DE102012200532 A1 DE 102012200532A1 DE 201210200532 DE201210200532 DE 201210200532 DE 102012200532 A DE102012200532 A DE 102012200532A DE 102012200532 A1 DE102012200532 A1 DE 102012200532A1
Authority
DE
Germany
Prior art keywords
chip
insulating
carrier
carrier device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210200532
Other languages
German (de)
Inventor
Thomas Suenner
Thomas Kaden
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE201210200532 priority Critical patent/DE102012200532A1/en
Publication of DE102012200532A1 publication Critical patent/DE102012200532A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82104—Forming a build-up interconnect by additive methods, e.g. direct writing using screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The method involves placing a chip (10) on a support side (12) of a carrier device (14). An insulating substrate (18) is formed on the support side by printing and/or spraying an insulative material on exposed surface portions (20, 22, 24) of the chip, the support side and a contact carrier device (16) that remains uncovered by the insulative material. A partial surface of the substrate is covered with a line device, so that the substrate is connected to the chip, the carrier device and/or the contact carrier device to transfer current and/or signal through the line device. The insulating substrate is formed by an ink printing method and/or an aerosol imprinted method. The line device is formed using copper, silver and/or conductive polymer. The insulating substrate is formed by using organic polyimide and/or insulating polymer. The line device is formed as gate and/or drain contact of the device. The chip is designed as a semiconductor chip. An independent claim is also included for a semiconductor device.

Description

Die Erfindung betrifft ein Herstellungsverfahren für eine Halbleitervorrichtung. Des Weiteren betrifft die Erfindung eine Halbleitervorrichtung.The invention relates to a manufacturing method for a semiconductor device. Furthermore, the invention relates to a semiconductor device.

Stand der TechnikState of the art

In der US 2010/0210071 A1 ist ein Herstellungsverfahren für eine Halbleitervorrichtung beschrieben. Bei der Ausführung des Herstellungsverfahrens wird mindestens ein Halbleiterchip auf einen Metallträger befestigt. Anschließend wird eine Seite des Metallträgers mit dem daran angeordneten mindestens einen Chip gesamtflächig mit einem isolierenden Material abgedeckt, welches durch Freilegen von Teiloberflächen des mindestens einen Chips und des Metallträgers danach so strukturiert wird, dass isolierende Unterlagen für später gebildete Leiterbahnen entstehen. Die Leiterbahnen können in einem weiteren Verfahrensschritt mittels eines Tintenstrahlprozesses auf die isolierenden Unterlagen gedruckt werden. In the US 2010/0210071 A1 A description is made of a manufacturing method of a semiconductor device. In the execution of the manufacturing method, at least one semiconductor chip is mounted on a metal carrier. Subsequently, one side of the metal carrier with the at least one chip arranged thereon is covered on the entire surface with an insulating material, which is then structured by exposing partial surfaces of the at least one chip and the metal carrier in such a way that insulating substrates for subsequently formed printed conductors are formed. The interconnects can be printed on the insulating substrates in a further process step by means of an ink-jet process.

Offenbarung der ErfindungDisclosure of the invention

Die Erfindung schafft ein Herstellungsverfahren für eine Halbleitervorrichtung mit den Merkmalen des Anspruchs 1 und eine Halbleitervorrichtung mit den Merkmalen des Anspruchs 10.The invention provides a manufacturing method for a semiconductor device having the features of claim 1 and a semiconductor device having the features of claim 10.

Vorteile der ErfindungAdvantages of the invention

Durch das Bilden der mindestens einen isolierenden Unterlage mittels eines gezielten Aufdruckens und/oder Aufsprühens mindestens eines isolierenden Materials, wobei eine freiliegende Teilfläche des mindestens einen Chips, der Trägerseite und/oder der Kontaktträgereinrichtung von dem isolierenden Material ungedeckt bleibt/freigehalten wird, kann die Anzahl der Arbeitsschritte zum Herstellen der Halbleitervorrichtung reduziert werden. Dies ermöglicht eine Vereinfachung des Herstellungsverfahrens und senkt die Herstellungskosten. By forming the at least one insulating substrate by means of a targeted printing and / or spraying of at least one insulating material, wherein an exposed partial surface of the at least one chip, the carrier side and / or the contact carrier device is left uncovered by the insulating material, the number the steps for manufacturing the semiconductor device can be reduced. This allows a simplification of the manufacturing process and lowers the manufacturing costs.

Gegenüber einem herkömmlichen Verfahrensschritt zum Bilden der mindestens einen isolierenden Unterlage mittels eines gesamtflächigen Aufbringens einer Isolationsschicht und eines anschließenden (optischen und/oder chemischen) Strukturierens der flächigen Isolationsschicht zum Freilegen von Bereichen des mindestens einen Chips, der Trägerseite und/oder der Kontaktträgereinrichtung kann mittels des hier beschriebenen Herstellungsverfahrens die mindestens eine isolierende Unterlage in einem einzigen Arbeitsschritt aufgebracht werden. Somit entfällt insbesondere die Notwendigkeit eines Herausstrukturierens der mindestens einen isolierenden Unterlage aus einer gesamtflächigen Isolationsschicht. Dadurch entfällt auch das Risiko eines Beschädigens von Komponenten des mindestens einen Chips, der Trägereinrichtung und/oder der Kontaktträgereinrichtung während eines Ätzschritts und/oder eines optischen Wegbrennens von Bereichen der mindestens einen Isolationsschicht. Es ist deshalb auch nicht notwendig, Komponenten des mindestens einen Chips, der Trägereinrichtung und/oder der Kontaktträgereinrichtung, welche bei dem Herausstrukturieren der mindestens einen isolierenden Unterlage aus einer gesamtflächigen Isolationsschicht beschädigt werden könnten, mit einer Schutzschicht abzudecken. Eine größere Designfreiheit beim Auslegen der mindestens einen isolierenden Unterlage und der entsprechenden Komponenten des mindestens einen Chips, der Trägereinrichtung und/oder der Kontaktträgereinrichtung ist zusätzlich gewährleistet.Compared to a conventional method step for forming the at least one insulating substrate by means of a total surface application of an insulating layer and a subsequent (optical and / or chemical) structuring of the sheet-like insulating layer to expose portions of the at least one chip, the carrier side and / or the contact carrier device can by means of described here manufacturing method, the at least one insulating pad are applied in a single step. Thus, in particular, the necessity of structuring out the at least one insulating backing from a total-area insulation layer is eliminated. This also eliminates the risk of damaging components of the at least one chip, the carrier device and / or the contact carrier device during an etching step and / or an optical burn-off of regions of the at least one insulating layer. It is therefore also not necessary to cover components of the at least one chip, the carrier device and / or the contact carrier device, which could be damaged in the structuring out of the at least one insulating pad from a total-area insulating layer, with a protective layer. A greater freedom of design when laying the at least one insulating pad and the corresponding components of the at least one chip, the carrier device and / or the contact carrier device is additionally ensured.

Es wird darauf hingewiesen, dass ein nachträgliches Strukturieren des mindestens einen isolierenden Materials der mindestens einen isolierenden Unterlage bei dem gezielten Aufbringen nicht notwendig ist. Selbst Feinkorrekturen des gezielt aufgedruckten und/oder aufgesprühten mindestens einen isolierenden Materials sind nicht notwendig.It should be noted that a subsequent structuring of the at least one insulating material of the at least one insulating pad in the targeted application is not necessary. Even fine corrections of the selectively printed and / or sprayed on at least one insulating material are not necessary.

Es wird nochmals darauf hingewiesen, dass unter dem zielgerichteten Aufdrucken und/oder Aufsprühen kein flächiges/gesamtflächiges Aufbringen, sondern ein partiales/lokales Aufbringen des mindestens einen isolierenden Materials unter Freihaltung von zumindest einer freiliegenden Teilfläche des mindestens einen Chips, der Trägerseite und/oder der Kontaktträgereinrichtung zu verstehen ist. It is again pointed out that under the targeted printing and / or spraying no surface / total surface application, but a partial / local application of the at least one insulating material, leaving free at least one exposed face of the at least one chip, the carrier side and / or Contact carrier device is to be understood.

Die mittels der vorliegenden Erfindung realisierbare Halbleitervorrichtung weist einen mittels der mindestens einen aufgebrachten Leitungseinrichtung realisierten flächigen Anschluss auf. Ein derartiger flächiger Anschluss hat eine geringere Streuinduktivität. Die Reduzierung der Streuinduktivität mittels des realisierbaren flächigen Anschluß kann eine schnelle Schaltzeit bewirken. Außerdem kann auf einfache Weise durch eine geeignete Auslegung des mindestens einen flächigen Anschlusses (einer von der Trägerseite weg gerichteten Chipvorderseite zu der Trägerseite und/oder der Kontaktträgereinrichtung) ein Widerstand der mindestens einen Leitungseinrichtung gesenkt werden. Durch den mindestens einen flächigen Anschluß kann auch eine Bauhöhe der Halbleitervorrichtung verringert werden. The semiconductor device which can be realized by means of the present invention has a planar connection realized by means of the at least one applied line device. Such a planar connection has a lower leakage inductance. The reduction of the leakage inductance by means of the realizable surface connection can cause a fast switching time. In addition, a resistance of the at least one line device can be lowered in a simple manner by a suitable design of the at least one planar connection (a chip front side facing away from the carrier side to the carrier side and / or the contact carrier device). Due to the at least one planar connection, a height of the semiconductor device can also be reduced.

Außerdem benötigt die realisierbare Halbleitervorrichtung kein Abdecken von Gatepads, welches bei einem Drahtbonden zum elektrischen Verbinden mindestens eines Chips mit einer Trägereinrichtung herkömmlicherweise notwendig ist. Dies bewirkt eine erhöhte Einsatztemperatur der realisierbaren Halbleitervorrichtung, wodurch weniger temperaturbedingte Ausfälle erreicht und die Zuverlässigkeit der Halbleitervorrichtung erhöht wird. Gegenüber einem Kupfer-Clip hat die mittels der vorliegenden Erfindung realisierbare Anschlußtechnik außerdem den Vorteil, dass auch verschiedene Anschlußtypen, wie beispielsweise Source- und/oder Gatekontakte, kontaktiert werden können.In addition, the realizable semiconductor device does not require masking of gate pads, which is conventionally necessary in wire bonding for electrically connecting at least one chip to a carrier device. This causes an increased use temperature of the realizable semiconductor device, whereby less temperature-induced failures are achieved and the reliability of the semiconductor device is increased. Across from a copper clip, the realizable by means of the present invention connection technology also has the advantage that also different types of terminals, such as source and / or gate contacts, can be contacted.

In einer vorteilhaften Ausführungsform wird die mindestens eine isolierende Unterlage mittels eines Tintendruckverfahrens (Tintenstrahldruckverfahren/Inkjet-Verfahren) und/oder eines Aerosolverfahrens aufgedruckt und/oder aufgesprüht. Das Verwenden eines Tintendruckverfahrens und/oder eines Aerosolverfahrens zum gezielten Aufbringen der mindestens einen isolierenden Unterlage bietet eine vorteilhafte Zielgenauigkeit für eine Vielzahl von isolierenden Materialien zu geringen Ausführungskosten. In an advantageous embodiment, the at least one insulating substrate is printed and / or sprayed on by means of an ink printing process (inkjet printing process / inkjet process) and / or an aerosol process. The use of an ink printing method and / or an aerosol method for the targeted application of the at least one insulating pad offers an advantageous target accuracy for a large number of insulating materials at low execution costs.

In einer weiteren vorteilhaften Ausführungsform wird (auch) die mindestens eine Leitungseinrichtung durch ein weiteres zielgerichtetes Aufdrucken und/oder Aufsprühen mindestens eines leitfähigen Materials gebildet. Somit kann auch anstelle eines gesamtflächigen/flächigen Aufbringens einer Metallschicht auf die freiliegenden Flächen der Trägerseite, des mindestens einen Chips, der mindestens einen isolierenden Unterlage und/oder der Kontaktträgereinrichtung und einem anschließenden Strukturieren der aufgebrachten Metallschicht die mindestens eine Leitungseinrichtung in einem einzigen Arbeitsschritt gebildet werden. Somit entfallen auch die Nachteile eines Strukturierens/Ätzens einer flächig/gesamtflächig aufgebrachten Metallschicht, wie beispielsweise Ätzschaden oder ungewollte Metallrückstände.In a further advantageous embodiment, the at least one conduit device is (also) formed by a further targeted printing and / or spraying of at least one conductive material. Thus, instead of a total area / surface application of a metal layer on the exposed surfaces of the carrier side, the at least one chip, the at least one insulating pad and / or the contact carrier device and a subsequent structuring of the applied metal layer, the at least one conduit means can be formed in a single step , This also eliminates the disadvantages of structuring / etching a flat / total surface applied metal layer, such as etch damage or unwanted metal residues.

Außerdem kann das aufgedruckte und/oder aufgesprühte mindestens eine leitfähige Material mittels eines stromlosen Galvanikschritts verstärkt werden. Somit können auch Leitungseinrichtungen mit einer vergleichsweise großen Schichtdicke gebildet werden. In addition, the printed and / or sprayed at least one conductive material can be amplified by means of an electroless plating step. Thus, conduction devices with a comparatively large layer thickness can also be formed.

Beispielsweise wird die mindestens eine Leitungseinrichtung unter Verwendung von Kupfer, Silber und/oder mindestens einem leitfähigen Polymer gebildet. Insbesondere Leitungseinrichtungen aus Kupfer, Silber und/oder mindestens einem leitfähigen Polymer können auf einfache Weise mittels eines Tintendruckverfahrens und/oder Aerosolverfahrens verläßlich gebildet werden. Die hier genannten Materialien gewährleisten auch einen vorteilhaften Zuleitungswiderstand. By way of example, the at least one conduit device is formed using copper, silver and / or at least one conductive polymer. In particular, conductor devices made of copper, silver and / or at least one conductive polymer can be reliably formed in a simple manner by means of an ink printing method and / or aerosol method. The materials mentioned here also ensure an advantageous lead resistance.

Außerdem kann die mindestens eine isolierende Unterlage unter Verwendung von mindestens einem organischen Polyimids und/oder mindestens einem isolierenden Polymer gebildet werden. Die Verwendung dieser Materialien bietet eine verlässliche Ausführbarkeit des zielgerichteten Aufdruckens und/oder Aufsprühens, insbesondere bei Anwendung des Tintendruckverfahrens und/oder Aerosolverfahrens.In addition, the at least one insulating backing may be formed using at least one organic polyimide and / or at least one insulating polymer. The use of these materials provides reliable performance of the targeted printing and / or spraying, especially when using the ink printing process and / or the aerosol process.

In einer weiteren vorteilhaften Ausführungsform wird der mindestens eine Chip auf der Trägerseite der Trägereinrichtung eutektisch gebondet, diffusionsgebondet, festgelötet und/oder festgesintert. Dies gewährleistet einen vorteilhaft sicheren Halt des mindestens einen Chips auf der Trägerseite auch bei einer signifikant variierenden Temperatur und/oder einer auf den mindestens einen Chip ausgeübten Kraft. In a further advantageous embodiment, the at least one chip is eutectically bonded, diffusion bonded, firmly soldered and / or firmly sintered on the carrier side of the carrier device. This ensures an advantageously secure hold of the at least one chip on the carrier side even at a significantly varying temperature and / or a force exerted on the at least one chip force.

Beispielsweise kann der mindestens eine Chip an einer DBC-Halbleiterstruktur und/oder einem Kupfer-Stanzgitter als der Trägereinrichtung angeordnet werden. Somit sind vorteilhafte Ausführungsbeispiele für die mindestens eine Trägereinrichtung verwendbar. For example, the at least one chip can be arranged on a DBC semiconductor structure and / or a copper stamped grid as the carrier device. Thus, advantageous embodiments for the at least one carrier device can be used.

Insbesondere kann ein Leitungshalbleiter als Halbleitervorrichtung hergestellt werden. Aufgrund der oben schon genannten Vorteile eines flächigen Chipanschlusses, wie beispielsweise ein reduzierter Zuleitungswiderstand, ein reduzierter Wärmewiderstand, ein flächiger Aufbau und/oder eine reduzierte Streuinduktivität, kann die mittels des hier beschriebenen Herstellungsverfahren hergestellte Halbleitervorrichtung auch als Leitungshalbleiter in der Leitungselektronik für das Steuern und Schalter hoher elektrischer Ströme und Spannungen verlässlich ausgelegt werden. Es wird darauf hingewiesen, dass der mittels des hier beschriebenen Herstellungsverfahrens gewonnene Leitungshalbleiter auch für das Steuern und Schalten von Strömen und Spannungen von mehreren tausend Ampere und Volt ausgelegt sein kann. In particular, a line semiconductor can be manufactured as a semiconductor device. Due to the above-mentioned advantages of a planar chip connection, such as a reduced lead resistance, a reduced thermal resistance, a planar structure and / or a reduced stray inductance, the semiconductor device produced by the manufacturing method described here can also be used as a line semiconductor in the line electronics for the control and switch high electrical currents and voltages are designed to be reliable. It should be noted that the line semiconductor obtained by means of the manufacturing method described here can also be designed for the control and switching of currents and voltages of several thousand amps and volts.

Die oben aufgezählten Vorteile des Herstellungsverfahrens sind auch bei einer Halbleitervorrichtung gewährleistet, welche zumindest das Merkmal aufweist, dass die mindestens eine isolierende Unterlage jeweils an mindestens einem von der mindestens einen Leitungseinrichtung unbedeckten Seitenrandbereich mit einer konvexen Krümmung abflachend geformt ist, da diese Halbleitervorrichtung offensichtlich mittels des oben beschriebenen Herstellungsverfahren hergestellt ist.The above-enumerated advantages of the manufacturing method are also ensured in a semiconductor device having at least the feature that the at least one insulating pad is flattened on at least one side edge portion having a convex curvature uncovered by the at least one lead means, since this semiconductor device is obviously formed by means of the prepared above manufacturing method.

Insbesondere kann die mindestens eine isolierende Unterlage jeweils an dem mindestens einen Seitenrandbereich exponentiell abgeflacht geformt sein. Die exponentiell abflachende Form der Seitenrandbereiche ist durch das Erstarren des gezielt aufgedruckten und/oder aufgesprühten mindestens einen isolierenden Materials der mindestens einen isolierenden Unterlage bedingt. In particular, the at least one insulating pad can be formed in each case exponentially flattened on the at least one side edge region. The exponentially flattening shape of the side edge regions is due to the solidification of the selectively printed and / or sprayed on at least one insulating material of the at least one insulating pad.

In bevorzugter Weise umfassen der mindestens eine Chip, die Trägereinrichtung und/oder die Kontaktträgereinrichtung Siliziumkarbid und/oder Galliumnitrid. Die Verwendung derartiger Halbleiter ist vorteilhaft, da dies eine Auslegung der Halbleitervorrichtung für relativ hohe Ströme und Spannungen gewährleistet. Somit ist die Halbleitervorrichtung vorteilhaft als Leitungshalbleiter einsetzbar.Preferably, the at least one chip, the carrier device and / or the contact carrier device silicon carbide and / or gallium nitride. The use of such semiconductors is advantageous because it ensures a design of the semiconductor device for relatively high currents and voltages. Thus, the semiconductor device is advantageously used as a line semiconductor.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Weitere Merkmale und Vorteile der vorliegenden Erfindung werden nachfolgend anhand der Figuren erläutert. Es zeigen:Further features and advantages of the present invention will be explained below with reference to the figures. Show it:

1a bis 1c schematische Darstellungen der Komponenten einer Halbleitervorrichtung zum Erläutern einer Ausführungsform des Herstellungsverfahrens. 1a to 1c schematic representations of the components of a semiconductor device for explaining an embodiment of the manufacturing method.

Ausführungsformen der ErfindungEmbodiments of the invention

1a bis 1c zeigen schematische Darstellungen von Komponenten einer Halbleitervorrichtung zum Erläutern einer Ausführungsform des Herstellungsverfahrens. 1a to 1c 12 are schematic diagrams of components of a semiconductor device for explaining an embodiment of the manufacturing method.

Bei dem im Weiteren beschriebenen Herstellungsverfahren für eine Halbleitervorrichtung wird mindestens ein Chip 10 auf einer Trägerseite 12 einer Trägereinrichtung 14 angeordnet. Beispielsweise wird der mindestens eine Chip 10 auf der Trägerseite 12 der Trägereinrichtung 14 eutektisch gebondet, diffussionsgebondet, festgelötet und/oder festgesintert. Die hier aufgezählten Verbindungstechniken gewährleisten einen verlässlichen Halt des mindestens einen Chips 10 an der Trägerseite 12 auch bei einer deutlich variierenden Temperatur und/oder einer auf den mindestens einen Chip 10 ausgeübten Kraft. Anstelle der hier aufgezählten Verbindungstechniken kann der mindestens eine Chip jedoch auch über eine andere Technik, beispielsweise über ein Festkleben, auf die Trägerseite 12 aufgebracht werden. In the manufacturing method for a semiconductor device described below, at least one chip is used 10 on a carrier side 12 a carrier device 14 arranged. For example, the at least one chip 10 on the carrier side 12 the carrier device 14 eutectically bonded, diffusion bonded, soldered and / or firmly sintered. The connection techniques enumerated here ensure a reliable hold of the at least one chip 10 on the carrier side 12 even at a significantly varying temperature and / or one on the at least one chip 10 applied force. Instead of the connection techniques enumerated here, however, the at least one chip can also be applied to the carrier side via another technique, for example via sticking 12 be applied.

Der mindestens eine Chip kann an einer DBC-Halbleiterstruktur (Direct Bonded Copper) und/oder einem Kupfer-Stanzgitter als Trägereinrichtung 14 angeordnet werden. Anstelle einer DBC-Halbleiterstruktur oder eines Kupfer-Stanzgitters kann der mindestens eine Chip 10 jedoch auch an einem anders ausgebildeten Trägersubstrat befestigt werden. Die hier aufgezählten Ausführungsbeispiele für die Trägereinrichtung 14 sind lediglich beispielhaft zu interpretieren.The at least one chip may be connected to a DBC semiconductor structure (direct bonded copper) and / or a copper punched grid as a carrier device 14 to be ordered. Instead of a DBC semiconductor structure or a copper stamped grid, the at least one chip 10 However, also be attached to a differently shaped carrier substrate. The here enumerated embodiments for the carrier device 14 are only to be interpreted as examples.

Der mindestens eine Chip 10, die Trägereinrichtung 14 und/oder eine (unten genauer beschriebene) Kontaktträgereinrichtung 16 können Siliziumkarbid und/oder Galliumnitrid umfassen. Die hier genannten Materialien gewährleisten eine verlässliche Auslegung des mindestens einen Chips 10, der Trägereinrichtung 14 und/oder der Kontaktträgereinrichtung 16 für ein Steuern und Schalten hoher elektrischer Ströme und Spannungen. Die Ausbildbarkeit des mindestens einen Chips 10, der Trägereinrichtung 14 und/oder der Kontaktträgereinrichtung 16 ist jedoch nicht auf Siliziumkarbid und/oder Galliumnitird beschränkt. Stattdessen können der mindestens eine Chip 10, die Trägereinrichtung 14 und/oder die Kontaktträgereinrichtung 16 auch aus anderen Materialien, wie beispielsweise Halbleitermaterialien, gebildet sein. The at least one chip 10 , the carrier device 14 and / or a contact carrier device (described in more detail below) 16 may include silicon carbide and / or gallium nitride. The materials mentioned here ensure a reliable design of the at least one chip 10 , the carrier device 14 and / or the contact carrier device 16 for controlling and switching high electric currents and voltages. The practicability of the at least one chip 10 , the carrier device 14 and / or the contact carrier device 16 however, is not limited to silicon carbide and / or gallium nitrate. Instead, the at least one chip can 10 , the carrier device 14 and / or the contact carrier device 16 also be formed from other materials, such as semiconductor materials.

In einem weiteren Verfahrensschritt wird mindestens eine isolierende Unterlage 18 auf der Trägerseite 12, dem mindestens einen Chip 10 und/oder der Kontaktträgereinrichtung 16 für mindestens eine später zu bildende (in 1a nicht dargestellte) Leitungseinrichtung gebildet. Das Bilden der mindestens einen isolierenden Unterlage 18 erfolgt so, dass die später gebildete mindestens eine Leitungseinrichtung den mindestens einen Chip 10 mit der Trägereinrichtung 14 und/oder der Kontaktträgereinrichtung 16 für eine Stromund/oder Signalübertragung verbindet. Dazu wird die mindestens eine isolierende Unterlage 18 durch ein Aufdrucken und/oder Aufsprühen mindestens eines isolierenden Materials gebildet, wobei das mindestens eine isolierende Material (der mindestens einen isolierenden Unterlage 18) so zielgerichtet aufgedruckt und/oder aufgesprüht wird, dass eine freiliegende Teilfläche 20, 22 und 24 der Trägerseite 12, des mindestens einen Chips 10 und/oder der Kontaktträgereinrichtung 16 von dem isolierenden Material unbedeckt bleibt.In a further process step, at least one insulating substrate 18 on the carrier side 12 , the at least one chip 10 and / or the contact carrier device 16 for at least one later to be formed (in 1a not shown) conduit means formed. Forming the at least one insulating backing 18 is done so that the later formed at least one conduit means the at least one chip 10 with the carrier device 14 and / or the contact carrier device 16 for a current and / or signal transmission connects. For this purpose, the at least one insulating pad 18 formed by printing and / or spraying at least one insulating material, wherein the at least one insulating material (the at least one insulating pad 18 ) is printed and / or sprayed so targeted that an exposed surface 20 . 22 and 24 the carrier side 12 , the at least one chip 10 and / or the contact carrier device 16 remains uncovered by the insulating material.

Es wird darauf hingewiesen, dass unter dem zielgerichteten Aufdrucken und/oder Aufsprühen des mindestens einen isolierenden Materials der mindestens einen isolierenden Unterlage 18 kein flächiges/gesamtflächiges Aufbringen zu verstehen ist. Stattdessen erfolgt das Aufbringen des mindestens einen isolierenden Materials der mindestens einen isolierenden Unterlage 18 auf der Trägerseite 12, einer davon unbedeckten Teilaußenfläche des mindestens einen Chips 10 und/oder einer Teilaußenfläche der Trägereinrichtung 16 so, dass das mindestens eine isolierende Material lediglich lokal/partial aufgedruckt und/oder aufgesprüht wird. Somit wird während des zielgerichteten Aufdruckens und/oder Aufsprühens darauf geachtet, dass mindestens eine freiliegende Teilfläche 20, 22 und 24 der Trägerseite 12, des mindestens einen Chips 10 und/oder der Kontaktträgereinrichtung 16 (auch während des gezielten Aufbringens) von dem isolierenden Material unbedeckt bleibt. Das Bilden der mindestens einen isolierenden Unterlage 18 erfolgt somit ohne ein Entfernen von isolierendem Material von einer Teilfläche 20 des mindestens einen Chips, einer Teilfläche 22 der Trägerseite 12 und/oder einer Teilfläche 24 der Kontaktträgereinrichtung 16.It should be noted that, under the targeted printing and / or spraying of the at least one insulating material of the at least one insulating pad 18 no surface / total application is to be understood. Instead, the application of the at least one insulating material of the at least one insulating pad takes place 18 on the carrier side 12 one of which uncovered part outer surface of the at least one chip 10 and / or a partial outer surface of the carrier device 16 such that the at least one insulating material is only locally / partially printed and / or sprayed on. Thus, care is taken during targeted printing and / or spraying that at least one exposed face 20 . 22 and 24 the carrier side 12 , the at least one chip 10 and / or the contact carrier device 16 (even during the targeted application) remains uncovered by the insulating material. Forming the at least one insulating backing 18 thus takes place without removal of insulating material from a partial surface 20 of the at least one chip, a partial surface 22 the carrier side 12 and / or a partial surface 24 the contact carrier device 16 ,

Die mindestens eine isolierende Unterlage 18 kann durch ein Wiederholen eines Aufsprühens und/oder Aufdruckens des mindestens einen isolierenden Materials verstärkt werden. Außerdem kann mittels eines Wiederholens von Aufdruck- und/oder Sprühprozessen eine bestimmte Anzahl von mehreren isolierenden Unterlagen 18 gezielt verstärkt werden, während andere isolierende Unterlagen 18 bei einer geringen Schichtdicke belassen werden. The at least one insulating pad 18 can be enhanced by repeating spraying and / or printing on the at least one insulating material. In addition, by repeating printing and / or spraying processes, a certain number of several insulating documents may be used 18 specifically strengthened while other insulating substrates 18 be left at a low layer thickness.

1a zeigt in Seitenquersicht die (teilweise hergestellte) Halbleitervorrichtung nach dem Bilden der mindestens einen isolierenden Unterlage 18. Die (teilweise hergestellte) Halbleitervorrichtung hat mindestens einen auf der Trägerseite 12 der Trägereinrichtung 14 angeordneten Chip und mindestens eine auf der Trägerseite 12, den mindestens einen Chip 10 und/oder der Kontaktträgereinrichtung 16 ausgebildete isolierende Unterlage 18 für die (später zu bildende) mindestens eine Leitungseinrichtung. Aufgrund der Bildung der mindestens einen isolierenden Unterlage 18 mittels eines gezielten Aufdruckens und/oder Aufsprühens des mindestens einen isolierenden Material weist die mindestens eine isolierende Unterlage 18 bereits ihre charakteristische verschmierte Erstarrung auf, welche unten genauer beschrieben wird. Somit hat die mindestens eine isolierende Unterlage 18 an ihren Außenseitenwänden 26 keine steil/senkrecht zu den Teilflächen 20 bis 24 ausgerichteten Flächen, welche für eine mittels eines Laser- und/oder Ätzverfahrens heraus strukturierte Restisolierschicht typisch sind. Man kann dies auch als eine Ausbildung der mindestens einen isolierenden Unterlage 18 mit einem mittigen Höhenmaximum, flachen Flanken und/oder Abflachungen an den Seitenrändern umschreiben. 1a Figure 12 shows in side cross-section the (partially fabricated) semiconductor device after forming the at least one insulating pad 18 , The semiconductor device (partially manufactured) has at least one on the support side 12 the carrier device 14 arranged chip and at least one on the carrier side 12 , the at least one chip 10 and / or the contact carrier device 16 trained insulating pad 18 for the (later to be formed) at least one conduit device. Due to the formation of at least one insulating pad 18 by means of a targeted printing and / or spraying of the at least one insulating material, the at least one insulating pad 18 already their characteristic smeared solidification, which is described in more detail below. Thus, the at least one insulating pad 18 on their outside walls 26 no steep / perpendicular to the faces 20 to 24 aligned surfaces, which are typical for a structured by means of a laser and / or etching process residual insulating layer. This can also be done as an embodiment of the at least one insulating substrate 18 with a central height maximum, flat flanks and / or flattening at the margins.

Bei der Ausführung des Herstellungsverfahrens kann die mindestens eine isolierende Unterlage 18 beispielsweise mittels eines Tintendruckverfahrens (Tintenstrahldruckverfahren, Inkjet-Verfahren) und/oder eines Aerosolverfahrens aufgedruckt und/oder aufgesprüht werden. Die hier aufgezählten Verfahren sind einfach und kostengünstig ausführbar und gewährleisten eine vorteilhafte Zielgenauigkeit beim Aufdrucken und/oder Aufsprühen unter Freihaltung/Unbedeckthaltung der mindestens einen freiliegenden Teilfläche 20 bis 24. Es wird jedoch darauf hingewiesen, dass das zielgerichtete Aufdrucken und/oder Aufsprühen des mindestens einen isolierenden Materials zum Bilden der mindestens einen isolierenden Unterlage 18 nicht auf die Ausführbarkeit eines Tintendruckverfahrens oder eines Aerosolverfahrens beschränkt ist. In the execution of the manufacturing process, the at least one insulating pad 18 For example, by means of an ink printing method (ink jet printing method, inkjet method) and / or an aerosol process printed and / or sprayed. The methods enumerated here are simple and inexpensive to carry out and ensure an advantageous accuracy in the printing and / or spraying under free / unobstructed attitude of the at least one exposed partial surface 20 to 24 , It should be understood, however, that the targeted printing and / or spraying of the at least one insulating material to form the at least one insulating pad 18 is not limited to the feasibility of an ink printing process or an aerosol process.

Die mindestens eine isolierende Unterlage 18 wird bevorzugter Weise unter Verwendung mindestens eines organischen Polyimids und/oder mindestens eines isolierenden Polymers gebildet. Insbesondere kann die mindestens eine isolierende Unterlage 18 vollständig aus mindestens einem organischen Polyimid und/oder mindestens einem isolierenden Polymer gebildet werden. Die Ausführbarkeit der mindestens einen isolierenden Unterlage ist jedoch nicht auf die Verwendung der hier genannten Materialien limitiert. The at least one insulating pad 18 is preferably formed using at least one organic polyimide and / or at least one insulating polymer. In particular, the at least one insulating pad 18 completely formed from at least one organic polyimide and / or at least one insulating polymer. The feasibility of the at least one insulating pad is not limited to the use of the materials mentioned here.

1b und 1c zeigen die Halbleitervorrichtung in Seitenquersicht und Draufsicht nach einem Bilden der mindestens einen Leitungseinrichtung 28. (Optionaler Weise kann nach dem Bilden der mindestens einen Leitungseinrichtung 28 noch eine Mold- und/oder Vergussmasse auf der Trägerseite 12 und/oder der Kontaktträgereinrichtung 16 abgeschieden werden.) Bei dem Bilden der mindestens einen Leitungseinrichtung 28 wird zumindest eine Teiloberfläche der mindestens einen isolierenden Unterlage 18 mit der mindestens einen Leitungseinrichtung 28 so abgedeckt, dass der mindestens eine Chip 10 mit der Trägereinrichtung 14 und/oder der Kontaktträgereinrichtung 16 für eine Stromund/oder Signalübertragung über die mindestens eine Leitungseinrichtung 28 verbunden wird. Darunter kann verstanden werden, dass die mindestens eine Leitungseinrichtung 28 so gebildet wird, dass sie eine erste Leitungs-Kontaktfläche 30 auf dem mindestens einen Chip 10 und eine zweite Kontaktfläche 32 auf der Trägerseite 12 der Trägereinrichtung 14 und/oder der Kontaktträgereinrichtung 16 (zumindest teilweise) abdeckt. Dies ist auch so umschreibbar, dass mittels der mindestens einen Leitungseinrichtung 28 jeweils ein Leitungs-Kontakt zwischen der ersten Leitungs-Kontaktfläche 30 und der zweiten Leitungs-Kontaktfläche 32 gewährleistbar ist, wobei die ersten Leitungs-Kontaktfläche 30 auf den mindestens einen Chip 10 und die zweite Leitungs-Kontaktfläche 32 (wahlweise) auf der Trägerseite 12 der Trägereinrichtung 14 oder auf der Kontaktträgereinrichtung 16 ausgebildet sein kann. 1b and 1c show the semiconductor device in side-elevation and plan view after forming the at least one conduit means 28 , (Optionally, after forming the at least one conduit means 28 still a mold and / or potting compound on the support side 12 and / or the contact carrier device 16 In forming the at least one conduit means 28 becomes at least a partial surface of the at least one insulating pad 18 with the at least one conduit device 28 covered so that the at least one chip 10 with the carrier device 14 and / or the contact carrier device 16 for a current and / or signal transmission via the at least one line device 28 is connected. By this it can be understood that the at least one conduit means 28 is formed so that it has a first line contact surface 30 on the at least one chip 10 and a second contact surface 32 on the carrier side 12 the carrier device 14 and / or the contact carrier device 16 (at least partially) covers. This can also be so rewritten that by means of at least one conduit device 28 in each case a line contact between the first line contact surface 30 and the second line pad 32 can be guaranteed, with the first line contact surface 30 on the at least one chip 10 and the second line pad 32 (optional) on the carrier side 12 the carrier device 14 or on the contact carrier device 16 can be trained.

Die mindestens eine Leitungseinrichtung 28 kontaktiert beispielsweise eine Metallisierung des mindestens einen Chips 10 so, dass ein elektrischer Kontakt zwischen einer von der Trägerseite 12 weg gerichteten Chip-Vorderseite und einer weiteren Metallisierung der Trägereinrichtung 14 und/oder der Kontaktträgereinrichtung 16 hergestellt ist. Mittels der mindestens einen Leitungseinrichtung 28 kann beispielsweise der mindestens eine Chip 10 mit Strom versorgt werden. Ebenso kann die mindestens eine Leitungseinrichtung 28 auch für eine Signalübertragung ausgebildet werden/sein. Beispielsweise können die mindestens eine Leitungseinrichtung 28 als Gateanschluß und/oder als Drainkontakt eines (Leistungs-)MOSFET ausgebildet werden/sein. Als Alternative oder als Ergänzung dazu kann die mindestens eine Leitungseinrichtung 28 auch als Messanschluss, wie beispielsweise als Temperaturmessanschluss, ausgebildet werden/sein.The at least one conduit device 28 For example, it contacts a metallization of the at least one chip 10 such that an electrical contact between one of the carrier side 12 away chip front and another metallization of the carrier device 14 and / or the contact carrier device 16 is made. By means of the at least one conduit device 28 For example, the at least one chip 10 be powered. Likewise, the at least one conduit device 28 also be designed for signal transmission / be. For example, the at least one conduit device 28 be designed as a gate and / or as a drain contact of a (power) MOSFET / be. As an alternative or as a supplement thereto, the at least one conduit device 28 also be designed as a measuring connection, such as a temperature measuring connection.

Die mindestens eine Leitungseinrichtung 28 wird bevorzugter Weise durch ein weiteres zielgerichtetes Aufdrucken und/oder Aufsprühen mindestens eines leitfähigen Materials gebildet. Beispielsweise werden dazu ein Tintendruckverfahren und/oder ein Aerosolverfahren ausgeführt. Es wird darauf hingewiesen, dass die mindestens eine isolierende Unterlage 18 und die mindestens eine Leitungseinrichtung 28 insbesondere in einem einzigen Druckverfahren, wie beispielsweise einem Tintendruckverfahren, oder einem Aufsprühverfahren (gemein/quasi-gleichzeitig) gebildet werden können. Dies vereinfacht das Herstellungsverfahren und reduziert die dazu aufzubringenden Kosten. The at least one conduit device 28 is preferably formed by a further targeted printing and / or spraying at least one conductive material. For example, an ink printing method and / or an aerosol method are carried out for this purpose. It should be noted that the at least one insulating pad 18 and the at least one conduit means 28 in particular in a single printing process, such as an ink printing process, or a spraying process (common / quasi-simultaneous) can be formed. This simplifies the manufacturing process and reduces the costs to be incurred.

Die mindestens eine Leitungseinrichtung 28 wird vorzugsweise unter Verwendung von Kupfer, Silber und/oder mindestens einem leitfähigen Polymer gebildet. Die mindestens eine Leitungseinrichtung 28 kann insbesondere vollständig aus Kupfer, Silber und/oder mindestens einem leitfähigen Polymer gebildet sein. Dies gewährleistet eine gute Leitfähigkeit der mindestens einen Leitungseinrichtung 28. Insbesondere eine Silber-Paste kann zum Bilden der mindestens einen Leitungseinrichtung 28 vorteilhaft eingesetzt werden. Die Ausbildbarkeit der mindestens einen Leitungseinrichtung 28 ist jedoch nicht auf die Verwendung der hier aufgezählten Materialien limitiert. The at least one conduit device 28 is preferably formed using copper, silver and / or at least one conductive polymer. The at least one conduit device 28 may in particular be formed entirely from copper, silver and / or at least one conductive polymer. This ensures good conductivity of the at least one conduit device 28 , In particular, a silver paste may be used to form the at least one conduit means 28 be used advantageously. The feasibility of the at least one conduit device 28 however, is not limited to the use of the materials listed here.

Sofern dies gewünscht wird, kann das aufgedruckte und/oder aufgesprühte mindestens eine leitfähige Material der mindestens einen Leitungseinrichtung 28 mittels eines stromlosen Galvanikschritts verstärkt werden. Somit kann die mindestens eine Leitungseinrichtung 28 auch mit einer vergleichsweise großen Schichtdicke auf einfache Weise ausgebildet werden.If desired, the printed and / or sprayed on at least one conductive material of the at least one conduit means 28 be amplified by means of an electroless plating step. Thus, the at least one conduit means 28 be formed with a comparatively large layer thickness in a simple manner.

Als Alternative zu einem stromlosen Galvanikschritt kann das Aufsprühen und/oder Aufdrucken des mindestens einen leitfähigen Materials auch mehrmals ausgeführt werden, um eine gewünschte Schichtdicke der mindestens einen Leitungseinrichtung 28 gewährleisten. Insbesondere kann durch ein Wiederholen der Aufdruck- und Aufsprühprozesse eine bestimmte Anzahl von mehreren Leitungseinrichtungen 28 gezielt verstärkt werden, während andere Leitungseinrichtungen 28 lediglich mit einer geringen Dicke ausgebildet werden.As an alternative to an electroless plating step, the spraying and / or printing of the at least one conductive material can also be carried out several times to achieve a desired layer thickness of the at least one conduit device 28 guarantee. In particular, by repeating the imprinting and spraying processes, a certain number of multiple conduit devices can be used 28 specifically strengthened while other conduit facilities 28 be formed only with a small thickness.

Die mindestens eine Leitungseinrichtung 28 kann als planarer Kontakt, als planare Elektrode und/oder als flächiger Chipanschluss umschrieben werden. (Dies ist mittels eines Mikroskops einfach nachweisbar.) Durch die Ausbildung der mindestens einen Leitungseinrichtung 28 als planarer Kontakt, planare Elektrode und/oder flächiger Chipanschluß sind ein geringer Zuleitungswiderstand, ein reduzierter Wärmewiderstand, und eine niedrige Streuinduktivität der mindestens einen Leitungseinrichtung 28 gewährleistbar. Außerdem bewirkt die Ausbildung der mindestens einen Leitungseinrichtung 28 als planarer Kontakt, planare Elektrode und/oder flächiger Chipanschluß einen flachen Aufbau der Halbleitervorrichtung, d.h. eine vergleichsweise geringe Ausdehnung der Halbleitervorrichtung in eine senkrecht zu der Trägerseite 12 ausgerichtete Raumrichtung. Die hier beschriebene Technik zum Bilden der mindestens einen Leitungseinrichtung 28 stellt damit eine vorteilhafte Alternative zu einem Bond-Löt- oder Sinter-Verbindungs-Kontakt dar. The at least one conduit device 28 can be described as a planar contact, as a planar electrode and / or as a planar chip connection. (This is easily detectable by means of a microscope.) By forming the at least one conduit means 28 as planar contact, planar electrode and / or planar chip connection are a low supply resistance, a reduced thermal resistance, and a low leakage inductance of at least one conduit means 28 gewährleistbar. In addition, the formation of the at least one conduit means 28 planar contact, planar electrode and / or planar chip connection a flat structure of the semiconductor device, ie a comparatively small extent of the semiconductor device in a perpendicular to the carrier side 12 aligned spatial direction. The technique described here for forming the at least one conduit means 28 thus represents an advantageous alternative to a bond solder or sintered connection contact.

Das Herstellungsverfahren bietet somit ein effizientes Fertigungsverfahren, auch durch einheitliche Deponierungstechnik für alle Kontakte des mindestens einen Chips 10. Wie anhand der 1b zu erkennen ist, ist mittels der mindestens einen Leitungseinrichtung 28 auch eine planare Kontaktierung eines Chips 10 über drei Chipseiten auf einfache Weise realisierbar. The manufacturing process thus offers an efficient manufacturing process, also by means of uniform deposition technology for all contacts of the at least one chip 10 , As based on the 1b can be seen, is by means of at least one conduit device 28 also a planar contacting of a chip 10 can be realized in a simple way via three chip sides.

Obwohl die mindestens eine Leitungseinrichtung 28 zumindest eine Teiloberfläche der mindestens einen isolierenden Unterlage 18 abdeckt und mittels der mindestens einen Leitungseinrichtung 28 der mindestens eine Chip 10 mit der Trägereinrichtung 14 und/oder der Kontaktträgereinrichtung 16 für eine Strom- und/oder Signalübertragung verbunden ist, ist die mindestens eine isolierende Unterlage 18 vorzugsweise lediglich dort gebildet, wo kein elektrischer Kontakt zwischen der mindestens einen Leitungseinrichtung 28 und einer davon überspannten Fläche des mindestens einen Chips 10, der Trägereinrichtung 14 und/oder der Kontaktträgereinrichtung 16 erwünscht ist. Die mindestens eine isolierende Unterlage 18 gewährleistet somit eine verlässliche Isolation zwischen der mindestens einen Leitungseinrichtung 28 und der davon überspannten Fläche.Although the at least one conduit device 28 at least a partial surface of the at least one insulating pad 18 covering and by means of at least one conduit device 28 the at least one chip 10 with the carrier device 14 and / or the contact carrier device 16 is connected for a power and / or signal transmission, which is at least one insulating pad 18 preferably formed only where no electrical contact between the at least one conduit means 28 and an overstretched area of the at least one chip 10 , the carrier device 14 and / or the contact carrier device 16 is desired. The at least one insulating pad 18 thus ensures a reliable isolation between the at least one conduit device 28 and the area covered by it.

Die mindestens eine isolierende Unterlage 18 weist jeweils mindestens einen von der mindestens einen Leitungseinrichtung 28 unbedeckten Seitenrandbereich 34 auf. Aufgrund des gezielten Aufdruckens/Aufsprühens der mindestens einen isolierenden Unterlage 18 können die Seitenrandbereiche 34 vergleichsweise klein sein. Beispielsweise kann eine von einer Außenseitenwand 26 der Seitenrandbereiche 34 zu der zugeordneten Leitungseinrichtung ausgerichtete Breite b der Seitenrandbereiche 34 kleiner als 1,5 µm, vorzugsweise kleiner als 1 µm, insbesondere kleiner als 0,5 µm sein. Bevorzugter Weise beinhalten die Seitenrandbereiche 34 lediglich die Außenseitenwände 26. Auch anhand der geringen Breite b der Seitenrandbereiche 34 ist (mikroskopisch) erkennbar, dass die mindestens eine isolierende Unterlage 18 durch das gezielte Aufdrucken/Aufsprühen hergestellt ist. The at least one insulating pad 18 each has at least one of the at least one conduit means 28 uncovered margin area 34 on. Due to the targeted printing / spraying the at least one insulating pad 18 can the margin areas 34 be comparatively small. For example, one of an outside wall 26 the margin areas 34 B aligned to the associated conduit means width b of the side edge areas 34 less than 1.5 microns, preferably less than 1 micron, in particular less than 0.5 microns. Preferably, the side edge areas include 34 only the outside walls 26 , Also based on the small width b of the side edge areas 34 is (microscopically) recognizable that the at least one insulating pad 18 is produced by the targeted printing / spraying.

Die mindestens eine isolierende Unterlage 18 ist an ihren von der mindestens einen Leitungseinrichtung 28 unbedeckten Seitenrandbereichen 34 mit einer konvexen Krümmung abflachend geformt. Diese Form der mindestens einen isolierenden Unterlage 18 ist sowohl vor als auch nach dem Aufbringen der mindestens einen Leitungseinrichtung 28 (mikroskopisch) nachweisbar. Sie ergibt sich aus dem verschmierten Erstarren/Eintrocknen/Festwerden des mindestens einen isolierenden Materials nach dem gezielten Aufdrucken und/oder Aufsprühen. (Bei einem Herausätzen einer Restisolierfläche als der mindestens einen isolierenden Unterlage 18 ergeben sich eingebuchtete/konkav geformte Seitenrandbereiche der Restisolierfläche, da das Ätzen an den Kanten der Restisolierfläche schneller erfolgt.The at least one insulating pad 18 is at her from the at least one conduit device 28 uncovered margin areas 34 formed flattened with a convex curvature. This form of at least one insulating pad 18 is both before and after the application of the at least one conduit device 28 (microscopic) detectable. It results from the smeared solidification / drying / solidification of the at least one insulating material after the targeted printing and / or spraying. (In case of etching out a Restisolierfläche than the at least one insulating pad 18 arise indented / concave side edge areas of the residual insulating, since the etching takes place at the edges of the residual insulating faster.

Im Gegensatz zu einer herausgeätzten/herausstrukturierten Restisolationsschicht oder zu einer Folie weist die mindestens eine isolierende Unterlage 18 kaum/keine steil/senkrecht zu den unbedeckten Teilflächen 20 bis 24 ausgerichteten Seitenrandbereiche 34, sondern verschmierte Ränder/Übergänge auf. Auch anhand dieser verschmiert ausgebildeten Ränder/Übergänge lässt sich das Erstarren/Eintrocknen/Festwerden des mindestens einen isolierenden Materials nach dem Strukturieren der mindestens einen isolierenden Unterlage 18 erkennen.In contrast to an etched / out structured residual insulation layer or to a film, the at least one insulating pad 18 hardly / no steep / perpendicular to the uncovered faces 20 to 24 aligned side edge areas 34 but smeared edges / transitions. Also based on these smeared edges / transitions can be solidifying / drying / solidification of the at least one insulating material after structuring the at least one insulating pad 18 detect.

Insbesondere kann die mindestens eine isolierende Unterlage 18 jeweils an ihren Seitenrandbereichen 34 exponentiell abflachend geformt sein. Insbesondere können die abflachenden Formen der Seitenrandbereiche 34 einer Exponentialfunktion (mit der Eulerschen Zahl) entsprechen, wobei eine Viskosität, eine Oberflächenspannung und/oder eine Dichte des mindestens einen isolierenden Materials der mindestens eine isolierende Unterlage 18 in dem Exponenten stehen. Auch dies weist auf das Erstarren/Eintrocknen/Festwerden des mindestens einen isolierenden Materials nach dem Strukturieren der mindestens einen isolierenden Unterlage 18 hin.In particular, the at least one insulating pad 18 each at their side edge areas 34 be shaped exponentially flattening. In particular, the flattening shapes of the margin areas 34 an exponential function (with the Euler number), wherein a viscosity, a surface tension and / or a density of the at least one insulating material of the at least one insulating pad 18 standing in the exponent. This also indicates the solidification / drying / solidification of the at least one insulating material after the structuring of the at least one insulating substrate 18 out.

Die Formen der Seitenrandbereiche 34 können auch als Tropfen-Seitenwand-förmig umschrieben werden. Auch anhand einer so umschreibbaren Rundung/Auswölbung der Seitenrandbereiche 34 ist die Herstellungsmethode erkennbar.The shapes of the margin areas 34 can also be described as a drop-sidewall-shaped. Also on the basis of a rewritable rounding / bulging of the marginal areas 34 the manufacturing method is recognizable.

Außerdem kann auch eine Außenlinie 38 einer Kontaktfläche der mindestens einen isolierenden Unterlage 18 mit dem mindestens einen Chip 10, der Trägerseite 12 und/oder der Kontaktträgereinrichtung 16 konvex geformt/nach Außen gewölbt sein. Auch diese Form der Außenlinie 38 deutet darauf hin, dass das isolierende Material gezielt aufgedruckt oder aufgesprüht ist. (Bei einem Herausätzen einer Restisolierfläche als der mindestens einen isolierenden Unterlage 18 ergibt sich eine eingebuchtete Außenlinie der Restisolierfläche, da das Ätzen an den Ecken der Restisolierfläche schneller erfolgt.)In addition, an outline can also 38 a contact surface of the at least one insulating pad 18 with the at least one chip 10 , the carrier side 12 and / or the contact carrier device 16 convex shaped / arched outwards. Also this shape of the outline 38 indicates that the insulating material is deliberately printed or sprayed on. (In case of etching out a Restisolierfläche than the at least one insulating pad 18 the result is an indented outer line of the residual insulating surface, since the etching takes place more rapidly at the corners of the residual insulating surface.)

Ebenso kann die Außenfläche der der mindestens einen isolierenden Unterlage 18 aufgrund ihrer Porosität und/oder der Auskristallierung der Moleküle die Herstellungsmethode anzeigen. Bei einem Erstarren/Eintrocknen/Festwerden des mindestens einen isolierenden Materials zum Bilden der Außenseitenwände 26 ergibt sich eine andere Porosität und/oder Auskristallierung der Moleküle als bei einem Herausätzen der Außenseitenwände 26.Likewise, the outer surface of the at least one insulating pad 18 indicate the manufacturing method due to their porosity and / or crystallization of the molecules. Upon solidification / drying / solidification of the at least one insulating material to form the outer sidewalls 26 results in a different porosity and / or crystallization of the molecules as in a chalking of the outer side walls 26 ,

Des Weiteren kann eine benachbart zu der mindestens einen Leitungseinrichtung 28 angeordnete unbedeckte Grenzaußenfläche 40 der mindestens einen isolierenden Unterlage 18 eine Materialfaltung/einen Materialüberstand aus dem mindestens einen isolierenden Material aufweisen. Anhand einer derartigen Materialfaltung/eines entsprechenden Materialüberstands lässt sich (mikroskopisch) feststellen, dass das mindestens eine leitfähige Material der mindestens einen Leitungseinrichtung 28 bereits vor einem vollständigen Erstarren/Eintrocknen/Festwerden des mindestens einen isolierenden Materials aufgebracht ist. Dies kann beispielsweise ein (geringes) Einsinken des mindestens einen leitfähigen Materials der mindestens einen Leitungseinrichtung 28 (gegenüber der Oberseite der mindestens einen isolierenden Unterlage 18) bewirken, welches mittels der Materialfaltung/des Materialüberstands erkennbar ist.Furthermore, an adjacent to the at least one conduit means 28 arranged uncovered boundary outer surface 40 the at least one insulating pad 18 a material folding / a material supernatant from the at least one insulating material. On the basis of such a material fold / a corresponding material supernatant, it can be determined (microscopically) that the at least one conductive material of the at least one conduit device 28 already applied before complete solidification / drying / solidification of the at least one insulating material. This can be, for example, a (slight) subsidence of the at least one conductive material of the at least one conduit device 28 (opposite the top of the at least one insulating pad 18 ), which is recognizable by means of the material folding / the material supernatant.

Die fertig hergestellte Halbleitervorrichtung kann für verschiedene Halbleiterbauelemente, insbesondere solche mit einem vertikalen Stromfluss, genutzt werden. Die Halbleitervorrichtung kann aufgrund der oben aufgezählten Vorteile insbesondere ein Leistungshalbleiter sein. Das hier beschriebene Herstellungsverfahren gewährleitet auch einen großen Freiheitsgrad bei der Festlegung des Zeitpunkts zum Vereinzeln des mindestens einen Chips 10.The finished semiconductor device can be used for various semiconductor devices, in particular those with a vertical current flow. The semiconductor device may be, in particular, a power semiconductor due to the advantages enumerated above. The manufacturing method described here also ensures a high degree of freedom in determining the time for separating the at least one chip 10 ,

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • US 2010/0210071 A1 [0002] US 2010/0210071 A1 [0002]

Claims (15)

Herstellungsverfahren für eine Halbleitervorrichtung mit den Schritten: Anordnen mindestens eines Chips (10) auf einer Trägerseite (12) einer Trägereinrichtung (14); Bilden mindestens einer isolierenden Unterlage (18) auf der Trägerseite (12), dem mindestens einen Chip (10) und/oder einer Kontaktträgereinrichtung (16) für mindestens eine später zu bildende Leitungseinrichtung (28), welche den mindestens einen Chip (10) mit der Trägereinrichtung (14) und/oder der Kontaktträgereinrichtung (16) für eine Strom- und/oder Signalübertragung verbindet; und Abdecken zumindest einer Teiloberfläche der mindestens einen isolierenden Unterlage (18) mit der mindestens einen Leitungseinrichtung (28) so, dass der mindestens eine Chip (10) mit der Trägereinrichtung (14) und/oder der Kontaktträgereinrichtung (16) für die Strom- und/oder Signalübertragung über die mindestens eine Leitungseinrichtung (28) verbunden wird; gekennzeichnet durch den Schritt, dass die mindestens eine isolierende Unterlage (18) durch ein Aufdrucken und/oder Aufsprühen mindestens eines isolierenden Materials gebildet wird, wobei das mindestens eine isolierende Material so zielgerichtet aufgedruckt und/oder aufgesprüht wird, dass eine freiliegende Teilfläche (20, 22, 24) des mindestens einen Chips (10), der Trägerseite (12) und/oder der Kontaktträgereinrichtung (16) von dem isolierenden Material ungedeckt bleibt.Manufacturing method for a semiconductor device, comprising the steps of: arranging at least one chip ( 10 ) on a carrier side ( 12 ) a carrier device ( 14 ); Forming at least one insulating backing ( 18 ) on the carrier side ( 12 ), the at least one chip ( 10 ) and / or a contact carrier device ( 16 ) for at least one later to be formed conduit means ( 28 ) containing the at least one chip ( 10 ) with the carrier device ( 14 ) and / or the contact carrier device ( 16 ) connects for a power and / or signal transmission; and covering at least a partial surface of the at least one insulating substrate ( 18 ) with the at least one conduit device ( 28 ) such that the at least one chip ( 10 ) with the carrier device ( 14 ) and / or the contact carrier device ( 16 ) for the current and / or signal transmission via the at least one line device ( 28 ) is connected; characterized by the step that the at least one insulating pad ( 18 ) is formed by printing and / or spraying at least one insulating material, wherein the at least one insulating material is printed and / or sprayed so targeted that an exposed partial surface ( 20 . 22 . 24 ) of the at least one chip ( 10 ), the carrier side ( 12 ) and / or the contact carrier device ( 16 ) remains uncovered by the insulating material. Herstellungsverfahren nach Anspruch 1, wobei die mindestens eine isolierende Unterlage (18) mittels eines Tintendruckverfahrens und/oder eines Aerosolverfahrens aufgedruckt und/oder aufgesprüht wird. The manufacturing method according to claim 1, wherein the at least one insulating substrate ( 18 ) is printed and / or sprayed by means of an ink printing method and / or an aerosol method. Herstellungsverfahren nach Anspruch 1 oder 2, wobei die mindestens eine Leitungseinrichtung (28) durch ein weiteres zielgerichtetes Aufdrucken und/oder Aufsprühen mindestens eines leitfähigen Materials gebildet wird.Manufacturing method according to claim 1 or 2, wherein the at least one conduit device ( 28 ) is formed by a further targeted printing and / or spraying at least one conductive material. Herstellungsverfahren nach Anspruch 3, wobei das aufgedruckte und/oder aufgesprühte mindestens eine leitfähige Material mittels eines stromlosen Galvanikschritts verstärkt wird.The manufacturing method according to claim 3, wherein the printed and / or sprayed at least one conductive material is reinforced by means of an electroless plating step. Herstellungsverfahren nach einem der vorhergehenden Ansprüche, wobei die mindestens eine Leitungseinrichtung (28) unter Verwendung von Kupfer, Silber und/oder mindestens einem leitfähigen Polymer gebildet wird.Manufacturing method according to one of the preceding claims, wherein the at least one conduit device ( 28 ) is formed using copper, silver and / or at least one conductive polymer. Herstellungsverfahren nach einem der vorhergehenden Ansprüche, wobei die mindestens eine isolierende Unterlage (18) unter Verwendung mindestens eines organischen Polyimids und/oder mindestens eines isolierenden Polymers gebildet wird.Manufacturing method according to one of the preceding claims, wherein the at least one insulating backing ( 18 ) is formed using at least one organic polyimide and / or at least one insulating polymer. Herstellungsverfahren nach einem der vorhergehenden Ansprüche, wobei der mindestens eine Chip (10) auf der Trägerseite (12) der Trägereinrichtung (14) eutektisch gebondet, diffusionsgebondet, festgelötet und/oder festgesintert wird.Manufacturing method according to one of the preceding claims, wherein the at least one chip ( 10 ) on the carrier side ( 12 ) of the carrier device ( 14 ) is eutectically bonded, diffusion bonded, soldered and / or firmly sintered. Herstellungsverfahren nach einem der vorhergehenden Ansprüche, wobei der mindestens eine Chip (10) an einer DBC-Halbleiterstruktur und/oder einem Kupfer-Stanzgitter als der Trägereinrichtung (14) angeordnet wird.Manufacturing method according to one of the preceding claims, wherein the at least one chip ( 10 ) on a DBC semiconductor structure and / or a copper stamped grid as the carrier device ( 14 ) is arranged. Herstellungsverfahren nach einem der vorhergehenden Ansprüche, wobei ein Leistungshalbleiter als Halbleitervorrichtung hergestellt wird.A manufacturing method according to any one of the preceding claims, wherein a power semiconductor is manufactured as a semiconductor device. Halbleitervorrichtung mit: mindestens einem auf einer Trägerseite (12) einer Trägereinrichtung (14) angeordneten Chip (10); und mindestens einer auf dem mindestens einen Chip (10), der Trägerseite (12) und/oder einer Kontaktträgereinrichtung (16) ausgebildeten isolierenden Unterlage (18) für mindestens eine Leitungseinrichtung (28), wobei die mindestens eine Leitungseinrichtung (28) zumindest eine Teiloberfläche der mindestens einen isolierenden Unterlage (18) abdeckt und mittels der mindestens einen Leitungseinrichtung (28) der mindestens eine Chip (10) mit der Trägereinrichtung (14) und/oder der Kontaktträgereinrichtung (16) für eine Strom- und/oder Signalübertragung verbunden ist; dadurch gekennzeichnet, dass die mindestens eine isolierende Unterlage (18) jeweils an mindestens einem von der mindestens einen Leitungseinrichtung (28) unbedeckten Seitenrandbereich (34) mit einer konvexen Krümmung abflachend geformt ist.Semiconductor device comprising: at least one on a carrier side ( 12 ) a carrier device ( 14 ) arranged chip ( 10 ); and at least one on the at least one chip ( 10 ), the carrier side ( 12 ) and / or a contact carrier device ( 16 ) formed insulating pad ( 18 ) for at least one conduit device ( 28 ), wherein the at least one conduit device ( 28 ) at least a partial surface of the at least one insulating substrate ( 18 ) and by means of the at least one conduit device ( 28 ) the at least one chip ( 10 ) with the carrier device ( 14 ) and / or the contact carrier device ( 16 ) is connected for a power and / or signal transmission; characterized in that the at least one insulating pad ( 18 ) on at least one of the at least one conduit device ( 28 ) uncovered margin area ( 34 ) is flattened with a convex curvature. Halbleitervorrichtung nach Anspruch 10, wobei die mindestens eine isolierende Unterlage (18) jeweils an dem mindestens einen Seitenrandbereich (34) exponentiell abflachend geformt ist.A semiconductor device according to claim 10, wherein the at least one insulating pad ( 18 ) each at the at least one side edge region ( 34 ) is formed exponentially flattening. Halbleitervorrichtung nach Anspruch 10 oder 11, wobei die mindestens eine Leitungseinrichtung (28) Kupfer, Silber und/oder mindestens ein leitfähiges Polymer umfasst.Semiconductor device according to claim 10 or 11, wherein the at least one conducting device ( 28 ) Comprises copper, silver and / or at least one conductive polymer. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, wobei die mindestens eine isolierende Unterlage mindestens ein organisches Polyamid und/oder mindestens ein isolierendes Polymer umfasst.Semiconductor device according to one of claims 10 to 12, wherein the at least one insulating pad comprises at least one organic polyamide and / or at least one insulating polymer. Halbleitervorrichtung nach einem der Ansprüche 10 bis 13, wobei die Trägereinrichtung (14), die Kontaktträgereinrichtung (16) und/oder der mindestens eine Chip (10) Siliziumkarbid und/oder Galliumnitrid umfassen.Semiconductor device according to one of claims 10 to 13, wherein the carrier device ( 14 ), the contact carrier device ( 16 ) and / or the at least one chip ( 10 ) Silicon carbide and / or gallium nitride. Halbleitervorrichtung nach einem der Ansprüche 10 bis 14, wobei die Halbleitervorrichtung ein Leistungshalbleiter ist.The semiconductor device according to any one of claims 10 to 14, wherein the semiconductor device is a power semiconductor.
DE201210200532 2012-01-16 2012-01-16 Method for manufacturing e.g. MOSFET, involves forming insulating substrate by spraying insulative material on exposed surface portions of chip and contact carrier device that remains uncovered by insulative material Withdrawn DE102012200532A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201210200532 DE102012200532A1 (en) 2012-01-16 2012-01-16 Method for manufacturing e.g. MOSFET, involves forming insulating substrate by spraying insulative material on exposed surface portions of chip and contact carrier device that remains uncovered by insulative material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201210200532 DE102012200532A1 (en) 2012-01-16 2012-01-16 Method for manufacturing e.g. MOSFET, involves forming insulating substrate by spraying insulative material on exposed surface portions of chip and contact carrier device that remains uncovered by insulative material

Publications (1)

Publication Number Publication Date
DE102012200532A1 true DE102012200532A1 (en) 2013-07-18

Family

ID=48693221

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210200532 Withdrawn DE102012200532A1 (en) 2012-01-16 2012-01-16 Method for manufacturing e.g. MOSFET, involves forming insulating substrate by spraying insulative material on exposed surface portions of chip and contact carrier device that remains uncovered by insulative material

Country Status (1)

Country Link
DE (1) DE102012200532A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005011652A1 (en) * 2005-03-14 2007-02-01 Infineon Technologies Ag Semiconductor component production, especially for power semiconductor technology, requires forming through-apertures in masking layer at regions over identified contact surfaces
DE102005037321A1 (en) * 2005-08-04 2007-02-15 Infineon Technologies Ag Semiconductor component with interconnects between semiconductor chip and circuit carrier and method for producing the same
US20090093090A1 (en) * 2007-10-04 2009-04-09 Infineon Technologies Ag Method for producing a power semiconductor module comprising surface-mountable flat external contacts
US20100210071A1 (en) 2009-02-13 2010-08-19 Infineon Technologies Ag Method of manufacturing semiconductor devices
DE102010000401A1 (en) * 2009-02-12 2010-08-26 Infineon Technologies Ag Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005011652A1 (en) * 2005-03-14 2007-02-01 Infineon Technologies Ag Semiconductor component production, especially for power semiconductor technology, requires forming through-apertures in masking layer at regions over identified contact surfaces
DE102005037321A1 (en) * 2005-08-04 2007-02-15 Infineon Technologies Ag Semiconductor component with interconnects between semiconductor chip and circuit carrier and method for producing the same
US20090093090A1 (en) * 2007-10-04 2009-04-09 Infineon Technologies Ag Method for producing a power semiconductor module comprising surface-mountable flat external contacts
DE102010000401A1 (en) * 2009-02-12 2010-08-26 Infineon Technologies Ag Semiconductor device
US20100210071A1 (en) 2009-02-13 2010-08-19 Infineon Technologies Ag Method of manufacturing semiconductor devices

Similar Documents

Publication Publication Date Title
DE2554965C2 (en)
EP2973671B1 (en) Method for the production of an electronic sub-assembly
DE102014117723B4 (en) Semiconductor device and method of manufacturing a semiconductor device
DE2301214A1 (en) SEMI-CONDUCTOR ARRANGEMENT
DE10359424B4 (en) Redistribution board for narrow pitch semiconductor devices and method of making the same
DE112005003614T5 (en) Semiconductor module for a switching power supply and method for its assembly
DE2649374A1 (en) CONTACT DEVICE AND METHOD OF MANUFACTURING THE SAME
EP0865081B1 (en) Process for fabricating electronic elements
DE102013202910A1 (en) Optoelectronic component and method for its production
WO2004015769A1 (en) Method for the production of an electrically-conducting frame, method for production of a surface mounting semiconductor component and conductor frame strips
EP4141923A1 (en) Power semiconductor component and method for producing a power semiconductor component
DE102006060533A1 (en) Method for producing a first layer with an electrical line and arrangement with a contact layer
DE102020204406A1 (en) Semiconductor device and method of manufacturing a semiconductor device
DE102013217801B4 (en) SEMICONDUCTOR ARRANGEMENT, METHOD FOR PRODUCING A NUMBER OF CHIP ASSEMBLIES, METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT, AND METHOD FOR OPERATING A SEMICONDUCTOR ARRANGEMENT
DE102018212272A1 (en) Ceramic circuit board and electronics unit
DE102012204159A1 (en) Power semiconductor module for controlling electric machine in e.g. motor mode, has punching lattice provided with metal strips, where covers of lattice comprise connection between surfaces of electrode with terminal surfaces
DE102015220639A1 (en) Semiconductor device and method for manufacturing the same
EP2067390B1 (en) Method for producing an arrangement of optoelectronic components, and arrangement of optoelectronic components
DE102013113770B4 (en) Process for inspecting semiconductor chips and apparatus for inspecting
DE102012200532A1 (en) Method for manufacturing e.g. MOSFET, involves forming insulating substrate by spraying insulative material on exposed surface portions of chip and contact carrier device that remains uncovered by insulative material
WO2017174776A1 (en) Light-emitting component
DE102019202665A1 (en) Electronics unit
DE102019218478B4 (en) Semiconductor device and manufacturing method for a semiconductor device
DE102011086687A1 (en) Method for contacting a semiconductor and contact arrangement for a semiconductor
DE102022207525A1 (en) Power module and method for producing the same, power converter with a power module

Legal Events

Date Code Title Description
R163 Identified publications notified
R005 Application deemed withdrawn due to failure to request examination