DE102012104593A1 - Semiconductor device has heat distribution plate which is comprised of solder layer comprising material with smaller modulus of elasticity than material of copper layer - Google Patents

Semiconductor device has heat distribution plate which is comprised of solder layer comprising material with smaller modulus of elasticity than material of copper layer Download PDF

Info

Publication number
DE102012104593A1
DE102012104593A1 DE201210104593 DE102012104593A DE102012104593A1 DE 102012104593 A1 DE102012104593 A1 DE 102012104593A1 DE 201210104593 DE201210104593 DE 201210104593 DE 102012104593 A DE102012104593 A DE 102012104593A DE 102012104593 A1 DE102012104593 A1 DE 102012104593A1
Authority
DE
Germany
Prior art keywords
layer
layers
substrate
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201210104593
Other languages
German (de)
Other versions
DE102012104593B4 (en
Inventor
Burkard Müller
Thomas Kühn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SMA Solar Technology AG
Original Assignee
SMA Solar Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMA Solar Technology AG filed Critical SMA Solar Technology AG
Priority to DE102012104593.3A priority Critical patent/DE102012104593B4/en
Publication of DE102012104593A1 publication Critical patent/DE102012104593A1/en
Application granted granted Critical
Publication of DE102012104593B4 publication Critical patent/DE102012104593B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

The semiconductor device has a semiconductor chip (1) which is connected to a metallic layer (3) deposited on an insulating substrate (2) through a heat distribution plate (10) in a heat conducting manner. The heat distribution plate is comprised of a layer arrangement of a solder layer (11) and a copper layer (12). The solder layer is comprised of material which has smaller modulus of elasticity than the material of the copper layer. The input layers (14,16) are comprised of copper-aluminum nitride-copper, copper-alumina-copper or copper-silicon nitride-copper.

Description

Die Erfindung betrifft ein Halbleiterbauelement mit mindestens einem Halbleiterchip, der über eine Wärmeverteilerplatte mit einer auf ein isolierendes Substrat aufgebrachten metallischen Schicht wärmeleitend verbunden ist. The invention relates to a semiconductor component having at least one semiconductor chip, which is connected in a heat-conducting manner via a heat distribution plate to a metallic layer applied to an insulating substrate.

Halbleiterchips, beispielsweise integrierte Halbleiterschaltungen oder auch einzelne Transistoren, werden üblicherweise wärmeleitend mit einem isolierenden Substrat verbunden, das dann seinerseits an eine meist externe Wärmesenke angekoppelt wird. Als Substrat wird dabei häufig eine Aluminiumoxidkeramik (Al2O3) eingesetzt, die ein guter elektrischer Isolator mit einer hohen Durchschlagsfestigkeit ist und für einen Isolator eine vergleichsweise hohe Wärmeleitfähigkeit aufweist. Zur mechanischen Verbindung des Halbleiterchips mit dem Substrat und ggf. mit der externen Wärmesenke ist auf zumindest einer, meist jedoch auf beiden Seiten des Substrats eine metallische Schicht aufgebracht. Die metallische Schicht wird auch zur elektrischen Kontaktierung des Halbleiterchips eingesetzt. Als metallische Schicht wird üblicherweise eine Kupferschicht eingesetzt. Ein solches Schichtsystem aus isolierendem Substrat und aufgebrachter Kupferschicht oder aufgebrachten Kupferschichten wird häufig als DCB(Direct Copper Bonding)-Substrat bezeichnet, wobei sich die Bezeichnung DCB auf ein besonderes Verfahren zur Anbindung der Kupferschichten an ein keramisches Substrat bezieht. Als alternative Substratmaterialien werden auch Aluminiumnitrid (AlN) oder Siliziumnitrid (Si3N4) verwendet. Bei Verwendung von Siliziumnitrid als Substratmaterial ist neben dem DCB-Verfahren auch ein sogenanntes AMB-Verfahren (Active Metal Brazing) zur Anbindung der Metallschichten an die Keramikschicht gebräuchlich. Semiconductor chips, for example semiconductor integrated circuits or individual transistors, are usually connected in a thermally conductive manner to an insulating substrate, which in turn is then coupled to a mostly external heat sink. An alumina ceramic (Al 2 O 3 ) which is a good electrical insulator with a high dielectric strength and has a comparatively high thermal conductivity for an insulator is frequently used as the substrate. For the mechanical connection of the semiconductor chip to the substrate and optionally to the external heat sink, a metallic layer is applied to at least one, but mostly on both sides of the substrate. The metallic layer is also used for electrical contacting of the semiconductor chip. As a metallic layer usually a copper layer is used. Such a layer system of insulating substrate and applied copper layer or applied copper layers is often referred to as DCB (Direct Copper Bonding) substrate, wherein the name DCB refers to a special method for bonding the copper layers to a ceramic substrate. Aluminum nitride (AlN) or silicon nitride (Si 3 N 4 ) are also used as alternative substrate materials. When silicon nitride is used as the substrate material, in addition to the DCB method, a so-called AMB process (Active Metal Brazing) is also commonly used for connecting the metal layers to the ceramic layer.

Insbesondere bei Halbleiterchips, in denen eine hohe elektrische Verlustleistung in Wärme umgesetzt wird und die gleichzeitig eine relativ kleine Fläche zur Wärmeabfuhr bereitstellen, werden Wärmeverteilerplatten (Heat-Spreader) zwischen dem Halbleiterchip und dem Substrat angeordnet und mit beiden jeweils wärmeleitend verbunden. Die laterale Fläche der Wärmeverteilerplatte wird dabei größer gewählt als die des Halbleiterchips. Von dem Halbleiterchip an die Wärmeverteilerplatte abgegebene Wärme breitet sich in diesen lateral aus, sodass sie über eine verglichen mit der Fläche des Halbleiterchips größere Fläche an das Substrat und damit letztlich an die externe Wärmesenke abgegeben werden kann. Die Aufspreizung des Wärmestroms durch die Wärmeverteilerplatte bewirkt dabei einen besseren Wärmeübergang zwischen Halbleiterchips (Wärmequelle) und Substrat. Desweiteren wird auch der Wärmedurchgang durch das Substrat hindurch aufgrund einer größeren Querschnittfläche, die dem Wärmestrom zur Verfügung steht, optimiert. In particular, in semiconductor chips, in which a high electrical power dissipation is converted into heat and at the same time provide a relatively small area for heat dissipation, heat spreader plates are arranged between the semiconductor chip and the substrate and connected to both thermally conductive. The lateral surface of the heat spreader plate is chosen larger than that of the semiconductor chip. Heat emitted by the semiconductor chip to the heat distribution plate spreads laterally in it, so that it can be delivered to the substrate and thus ultimately to the external heat sink via a larger area compared to the surface of the semiconductor chip. The spreading of the heat flow through the heat spreader plate causes a better heat transfer between semiconductor chips (heat source) and substrate. Furthermore, the heat transfer through the substrate is optimized due to a larger cross-sectional area available for the heat flow.

Als Material für die Wärmeverteilerplatten werden üblicherweise gute thermische Leiter, zum Beispiel Metalle wie Kupfer, verwendet. Diese Materialien haben jedoch im Allgemeinen einen anderen, meist einen größeren thermischen Ausdehnungskoeffizient als der Halbleiterchip bzw. das Material des Substrats. Die folgende Tabelle gibt eine Aufstellung über die mittleren Ausdehnungskoeffizienten in 10–6/K (Kelvin) typischer Substratmaterialien wie Aluminiumoxid Al2O3, Aluminiumnitrid AlN im Vergleich zu reinem Silizium bzw. reinem Kupfer. Zusätzlich sind in der Tabelle auch die Elastizitätsmoduln in GPa (Gigapascal) dieser Materialien aufgeführt. Material Thermischer Ausdehnungskoeffizient [10–6/K] E-Modul [GPa] Kupfer 16,5 100–130 Al2O3 5,0–7,0 220–350 AlN 2,5–4,0 310 Si 2,6 130–189 As a material for the heat spreader plates usually good thermal conductors, for example metals such as copper, are used. However, these materials generally have a different, usually a larger thermal expansion coefficient than the semiconductor chip or the material of the substrate. The following table gives a list of the mean expansion coefficients in 10 -6 / K (Kelvin) typical substrate materials such as alumina Al 2 O 3 , aluminum nitride AlN compared to pure silicon or pure copper. In addition, the elastic moduli in GPa (Gigapascal) of these materials are also listed in the table. material Thermal expansion coefficient [10 -6 / K] Modulus of elasticity [GPa] copper 16.5 100-130 Al 2 O 3 5.0-7.0 220-350 AlN 2.5-4.0 310 Si 2.6 130-189

Bei Temperaturänderungen kommt es dadurch zu unterschiedlichen thermischen Ausdehnungen der verschiedenen Komponenten. Sind nun verschiedene Materialien schichtartig aufeinandergestapelt und aufgrund einer Haftung miteinander verbunden, so führt der unterschiedliche Ausdehnungskoeffizient der Materialien untereinander zu mechanischen Spannungen in dem Schichtaufbau. Hierbei erfahren die Materialien mit einem höheren Ausdehnungskoeffizienten im Schichtverbund im Allgemeinen eine Druckspannung, während die Materialien mit einem geringeren Ausdehnungskoeffizienten im Allgemeinen eine Zugspannung aufweisen. Die Höhe dieser Spannungen in den einzelnen Schichten hängt sowohl von den Schichtdicken wie auch deren Verhältnis untereinander ab. Weitere Einflussgrößen für die mechanischen Spannungen in den Schichten sind deren materialcharakteristische elastische Eigenschaften (z. B. Elastizitätsmoduln). With temperature changes, this results in different thermal expansions of the various components. If different materials are stacked on top of one another and bonded together due to adhesion, then the different coefficient of expansion of the materials leads to mechanical stresses in the layer structure. In this case, the materials with a higher coefficient of expansion in the composite layer generally experience a compressive stress, while the materials with a lower coefficient of expansion generally have a tensile stress. The height of these stresses in the individual layers depends both on the layer thicknesses and their relationship with each other. Other influencing factors for the mechanical stresses in the layers are their material-characteristic elastic properties (eg moduli of elasticity).

Wie in der Tabelle dargestellt unterscheiden sich auch der Halbleiterchip und das Substrat im Allgemeinen im Hinblick auf ihre Wärmeausdehnungskoeffizienten, wenngleich dieser Unterschied auch deutlich geringer ausfällt als der zwischen Substrat und Kupfer bzw. Halbleiterchip und Kupfer. Zusammenfassend ist festzustellen, dass mit einer Temperaturänderung des untereinander haftenden Schichtverbundes von Substrat, Wärmeleiterplatte und Halbleiterchip auch stets eine Änderung der mechanischen Spannungen in diesen Schichten verbunden ist. Zu große mechanische Spannungen können, je nach Art der Schwachstelle im Schichtverbund, zu einer Ablösung einzelner Schichten des Aufbaus des Halbleiterbauelements untereinander oder auch zu einem Bruch innerhalb der Materialien führen. As shown in the table, the semiconductor chip and the substrate also generally differ in terms of their thermal expansion coefficients, although this difference is also significantly lower than that between substrate and copper or semiconductor chip and copper. In summary, it should be noted that a change in the mechanical stresses in these layers is always associated with a temperature change of the interconnected layer composite of substrate, heat conductor plate and semiconductor chip. Excessive mechanical stresses can, depending on the nature of the weak point in the layer composite, lead to a detachment of individual layers of the structure of the semiconductor component from one another or even to a break in the materials.

In dem Artikel „DCB-Substrate für die Leistungselektronik – Eigenschaften und Anwendung“, W. Martin und B. Waibel, „Der Zuliefermarkt“, Karl-Hansa-Verlag, 1990 , ist ein Halbleiterbauelement mit einem DCB-Substrat und einem Leistungs-Halbleiterchip beschrieben. Das DCB-Substrat weist dabei eine mit etwa 0,5 Millimetern (mm) relativ dicke Kupferschicht auf, die zudem lateral größer ist als der auf sie aufgelötete Halbleiterchip. Die Kupferschicht des DCB-Substrats stellt somit eine Wärmeverteilerplatte für den Halbleiterchip dar. Da das DCB-Verfahren zu einem festen Verbund der Kupfer- und der Oxidkeramikschicht führt, wird ein Ablösen der Schichten voneinander wirksam verhindert. Jedoch werden die auftretenden mechanischen Spannungen bei dieser Anordnung in die Oxidkeramikschicht weitergeleitet, was dort, insbesondere bei Überschreitung einer materialcharakteristischen Zugspannung, zu einer Bildung von Rissen in dieser Schicht führen kann. In the article "DCB Substrates for Power Electronics - Properties and Application", W. Martin and B. Waibel, "The Supply Market", Karl-Hansa-Verlag, 1990 , a semiconductor device including a DCB substrate and a power semiconductor chip is described. In this case, the DCB substrate has a copper layer which is relatively thick with about 0.5 millimeter (mm) and which is laterally larger than the semiconductor chip soldered onto it. The copper layer of the DCB substrate thus constitutes a heat distribution plate for the semiconductor chip. Since the DCB process results in a solid composite of the copper and the oxide ceramic layer, detachment of the layers from one another is effectively prevented. However, the mechanical stresses that occur in this arrangement are forwarded into the oxide-ceramic layer, which can lead to the formation of cracks in this layer there, in particular if a material-characteristic tensile stress is exceeded.

Aus der Druckschrift WO 2004/112 131 A1 ist eine Wärmeverteilerplatte für ein Halbleiterbauelement bekannt, die zwischen zwei Kupferschichten eine Kohlefaser-Verbundschicht aufweist. In die Verbundschicht sind dabei bevorzugt Metallpartikel eingearbeitet, die die Wärmeleitfähigkeit der Verbundschicht erhöhen. Innerhalb der Verbundschicht sind die Kohlefasern im Wesentlichen in einer Richtung senkrecht zur Ausdehnung der Fläche ausgerichtet. Aufgrund dieser Ausrichtung ist die Schicht in Richtung ihrer Ausdehnung, also in einer lateralen Richtung relativ weich und kann Unterschiede in den thermischen Ausdehnungskoeffizienten zwischen den beiden Systemen bestehend aus Halbleiterchip und oberer Kupferschicht einerseits und Substrat und unterer Kupferschicht andererseits gut ausgleichen. Aufgrund der Ausrichtung der Kohlefasern ist jedoch die Wärmeleitfähigkeit stark anisotrop und insbesondere in lateraler Richtung eher klein, wodurch die Funktion der Wärmeverteilerplatte zur lateralen Wärmeverteilung zumindest durch diese Schicht nicht unterstützt wird. Als Folge sind weitere, relativ dicke Schichten vorzusehen, die diese Funktionen übernehmen. Das Kohlefaser-Verbundmaterial ist zudem kostenintensiv. From the publication WO 2004/112 131 A1 For example, a heat spreader plate for a semiconductor device is known which has a carbon fiber composite layer between two copper layers. In the composite layer metal particles are preferably incorporated, which increase the thermal conductivity of the composite layer. Within the composite layer, the carbon fibers are oriented substantially in a direction perpendicular to the extent of the surface. Due to this orientation, the layer is relatively soft in the direction of its extension, that is to say in a lateral direction, and can compensate for differences in the thermal expansion coefficients between the two systems consisting of semiconductor chip and upper copper layer on the one hand and substrate and lower copper layer on the other hand. Due to the orientation of the carbon fibers, however, the thermal conductivity is highly anisotropic and rather small, especially in the lateral direction, whereby the function of the heat distribution plate for lateral heat distribution is not supported at least by this layer. As a result, more, relatively thick layers are provided, which take over these functions. The carbon fiber composite is also costly.

Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement der eingangs genannten Art anzugeben, bei dem die Wärmeverteilerplatte bei einer guten lateralen Wärmeverteilung mechanische Spannung aufgrund unterschiedlicher Wärmeausdehnungskoeffizienten auffängt, ohne dass innerhalb der einzelnen Schichten materialzerstörende mechanische Spannungen auftreten. Gleichfalls soll die mechanische Spannung an den Grenzflächen der verschiedenen Materialien derart minimiert werden, dass eine Ablösung einzelner Schichten untereinander wirksam unterbunden wird. Die Wärmeverteilerplatte des Halbleiterbauelements soll zudem kostengünstig und einfach zu fertigen sein und in ihren thermischen Eigenschaften selektiv auf verschiedene Halbleiterchips, insbesondere auf verschiedene innerhalb eines Halbleiterbauelements angeordnete Halbleiterchips, anpassbar sein. It is therefore an object of the present invention to provide a semiconductor device of the type mentioned, in which the heat distribution plate with a good lateral heat distribution mechanical stress due to different thermal expansion coefficients, without material-destructive mechanical stresses occur within the individual layers. Likewise, the mechanical stress at the interfaces of the various materials should be minimized so that a detachment of individual layers is effectively prevented each other. In addition, the heat distribution plate of the semiconductor component should be inexpensive and easy to manufacture and be adaptable in its thermal properties selectively to different semiconductor chips, in particular to different semiconductor chips arranged within a semiconductor component.

Diese Aufgaben werden gelöst von einem Halbleiterbauelement mit den Merkmalen des unabhängigen Anspruchs. Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den abhängigen Ansprüchen angegeben. These objects are achieved by a semiconductor device having the features of the independent claim. Advantageous embodiments and further developments are specified in the dependent claims.

Ein erfindungsgemäßes Halbleiterbauelement der eingangs genannten Art zeichnet sich dadurch aus, dass die Wärmeverteilerplatte eine Schichtanordnung einer ersten Schicht eines ersten Materials und einer zweiten Schicht eines zweiten Materials umfasst, wobei das erste Material einen kleineren Elastizitätsmodul aufweist als das zweite Material und wobei das erste und das zweite Material isotrope Wärmeleiter sind. A semiconductor device according to the invention of the aforementioned type is characterized in that the heat distribution plate comprises a layer arrangement of a first layer of a first material and a second layer of a second material, wherein the first material has a smaller modulus of elasticity than the second material and wherein the first and the second material are isotropic heat conductors.

Die Schichtanordnung mit einer weicheren Schicht aus dem ersten isotrop wärmeleitenden Material und einer härteren Schicht aus dem zweiten isotrop wärmeleitenden Material, bietet eine gute laterale Wärmeverteilung bei gleichermaßen guter vertikaler Wärmeleitung vom Halbleiterchip zum Substrat. Dadurch, dass beide Materialien isotrope Wärmeleitfähigkeit aufweisen, wird die gesamte Dicke der Wärmeverbundplatte effektiv zur lateralen Wärmeverteilung eingesetzt. Insbesondere durch die weichere Schicht mit dem kleineren Elastizitätsmodul werden Spannungen an den Grenzschichten und innerhalb der Schichten gering gehalten. Schließlich bieten sich durch Variation der Materialien und der Schichtdicken vielfältige Variationsmöglichkeiten zur optimalen Anpassung der thermischen Eigenschaften der Wärmeverteilerplatte sowie des Spannungsverlaufes in dem Gesamtsystem aus Halbleiterchip / Wärmeverteilerplatte / Substrat an die jeweiligen Erfordernisse. The layer arrangement with a softer layer of the first isotropically thermally conductive material and a harder layer of the second isotropically thermally conductive material, provides a good lateral heat distribution with equally good vertical heat conduction from the semiconductor chip to the substrate. Because both materials have isotropic thermal conductivity, the entire thickness of the thermal composite plate is effectively used for lateral heat distribution. In particular, by the softer layer with the smaller modulus of elasticity stresses are kept low at the boundary layers and within the layers. Finally, by varying the materials and the layer thicknesses, there are many possible variations for the optimum adaptation of the thermal properties of the heat distribution plate as well as the Voltage profile in the overall system of semiconductor chip / heat spreader plate / substrate to the respective requirements.

In einer vorteilhaften Ausgestaltung des Halbleiterbauelements umfasst die Wärmeverteilerplatte mindestens eine weitere Schichtanordnung einer weiteren ersten Schicht des ersten Materials und einer weiteren zweiten Schicht des zweiten Materials, derart, dass ein Stapel alternierender erster und zweiter Schichten gebildet ist. Unterschiedliche laterale thermische Ausdehnungen von einem auf einer Seite der Wärmeverteilerplatte angeordneten Halbleiterchip und der Wärmeverteilerplatte einerseits, wie auch dem auf der gegenüberliegenden Seite liegenden Substrat und der Wärmeverteilerplatte andererseits werden so auf eine Vielzahl von Grenzflächen zwischen den ersten und zweiten Schichten aufgeteilt. Entsprechend sinkt die Scherbelastung an den einzelnen Grenzflächen, wodurch eine Ablösung der Schichten voneinander verhindert wird. Die unterschiedlichen lateralen thermischen Ausdehnungen des Halbleiterchips und des Substrats werden dabei im Wesentlichen von den ersten Schichten mit dem geringeren Elastizitätsmodul aufgenommen. In an advantageous embodiment of the semiconductor component, the heat distribution plate comprises at least one further layer arrangement of a further first layer of the first material and a further second layer of the second material, such that a stack of alternating first and second layers is formed. Different lateral thermal expansions from a semiconductor chip disposed on one side of the heat spreader plate and the heat spreader plate on the one hand, as well as the opposite side substrate and the heat spreader plate on the other hand, are thus distributed over a plurality of interfaces between the first and second layers. Accordingly, the shear stress at the individual boundary surfaces decreases, whereby separation of the layers from each other is prevented. The different lateral thermal expansions of the semiconductor chip and of the substrate are thereby essentially absorbed by the first layers having the lower elastic modulus.

Aufgrund der Aufteilung der Wärmeverteilerplatte in eine Viellagenschichtstruktur ergibt sich zum oberen und unteren Rand hin eine allmähliche Angleichung der lateralen Schichtausdehnung zum Halbleiterchip einerseits und zum Substrat hin andererseits. Hingegen kann bei geeigneter Wahl der Materialien und Schichtstärken der ersten und zweiten Schichten der Mittenbereich der Wärmeverteilerplatte nahezu spannungsfrei, zumindest jedoch bei deutlich reduzierten mechanischen Spannungen in den Einzelschichten, gehalten werden. Desweiteren lässt sich in einfacher Art und Weise über die Anzahl der Grenzflächen und die Schichtdicke der ersten und zweiten Schichten relativ zueinander auch der Anteil von Material mit geringem Elastizitätsmodul innerhalb der Wärmeverteilerplatte steuern. Dies führt zu einer im Mittel mechanisch weicheren Wärmeverteilerplatte und damit verbunden zu einer geringeren mechanischen Spannung innerhalb des Substrats wie auch des Halbleiterchips. Insbesondere werden hier durch die Viellagenstruktur die mittleren Schichten der Wärmeverteilerplatte hinsichtlich ihrer Kraftübertragung auf Halbleiterchip einerseits bzw. Substrat andererseits mechanisch entkoppelt. Die Kraftwirkung auf Halbleiterchip und Substrat resultiert in überwiegendem Anteil aus den randnahen Schichten der Wärmeverteilerplatte. Due to the division of the heat distribution plate into a multi-layer structure, a gradual alignment of the lateral layer expansion with respect to the semiconductor chip on the one hand and towards the substrate on the other hand results for the upper and lower edge. On the other hand, with a suitable choice of the materials and layer thicknesses of the first and second layers, the center region of the heat distribution plate can be kept virtually stress-free, or at least at significantly reduced mechanical stresses in the individual layers. Furthermore, the amount of material with a low modulus of elasticity within the heat distribution plate can also be controlled in a simple manner via the number of boundary surfaces and the layer thickness of the first and second layers relative to each other. This leads to an on average mechanically softer heat spreader plate and, associated therewith, to a lower mechanical stress within the substrate as well as the semiconductor chip. In particular, the middle layers of the heat distribution plate are mechanically decoupled here by the multilayer structure with regard to their power transmission to the semiconductor chip on the one hand or to the substrate on the other hand. The force effect on semiconductor chip and substrate results predominantly from the near-edge layers of the heat spreader plate.

In einer vorteilhaften Ausgestaltung des Halbleiterbauelements weist die Wärmeverteilerplatte jeweils mindestens drei und bevorzugt mindestens fünf erste und zweite Schichten auf. Eine größere Anzahl von Schichten in der Wärmeverteilerplatte führt vorteilhaft zu kleineren mechanischen Spannungen auf die Grenzflächen zwischen der Wärmeverteilerplatte und dem Halbleiterchip einerseits und der Wärmeverteilerplatte und dem Substrat andererseits. In an advantageous embodiment of the semiconductor component, the heat distribution plate in each case at least three and preferably at least five first and second layers. A larger number of layers in the heat spreader plate advantageously results in lower mechanical stresses on the interfaces between the heat spreader plate and the semiconductor chip on the one hand and the heat spreader plate and the substrate on the other hand.

In einer weiteren vorteilhaften Ausgestaltung des Halbleiterbauelements haben die ersten und die zweiten Schichten der Wärmeverteilerplatte jeweils eine Dicke im Bereich von 20 Mikrometer (µm) bis 350 µm und bevorzugt im Bereich von 50 µm bis 125 µm. Die aufgrund einer unterschiedlichen thermischen Ausdehnung von einer Schicht auf benachbarte Schichten und Grenzflächen aufgebrachten Kräfte hängen von ihrer Dicke ab. Derartig dünne Schichten übertragen entsprechend nur geringe Kräfte, wodurch benachbarte Schichten und Grenzflächen, beispielsweise zu dem Halbleiterchip und dem Substrat, weniger stark durch mechanische Spannungen belastet werden. In a further advantageous embodiment of the semiconductor component, the first and the second layers of the heat spreader plate each have a thickness in the range of 20 microns (microns) to 350 microns, and preferably in the range of 50 microns to 125 microns. The forces applied to adjacent layers and interfaces due to differential thermal expansion from one layer depend on their thickness. Such thin layers transmit correspondingly only small forces, as a result of which adjacent layers and interfaces, for example to the semiconductor chip and the substrate, are less heavily loaded by mechanical stresses.

In einer weiteren vorteilhaften Ausgestaltung des Halbleiterbauelements ist das erste Material der ersten Schichten ein Lot, insbesondere ein Weichlot, und das zweite Material der zweiten Schichten Kupfer. Beide Materialien, Lot und Kupfer, sind gute und isotrope Wärmeleiter, wodurch eine gute Wärmeleitung in vertikaler Richtung vom Halbleiterchip zum Substrat bei ebenfalls guter lateraler Wärmeverteilung erreicht wird. Beide Schichten haben ähnliche thermische Ausdehnungskoeffizienten, sodass innerhalb der Wärmeverteilerplatte keine oder nur sehr geringe mechanische Spannungen entstehen. Das Lot dient neben dem Längenausgleich und damit dem Spannungsabbau auch der Verbindung der Kupferschichten. Die Wärmeverteilerplatte kann entsprechend durch Verlöten auf einfache und kostengünstige Art hergestellt werden. In a further advantageous embodiment of the semiconductor component, the first material of the first layers is a solder, in particular a soft solder, and the second material of the second layers is copper. Both materials, solder and copper, are good and isotropic heat conductors, whereby a good heat conduction in the vertical direction from the semiconductor chip to the substrate is also achieved with good lateral heat distribution. Both layers have similar coefficients of thermal expansion, so that within the heat spreader plate no or very little mechanical stresses arise. The solder is used in addition to the length compensation and thus the voltage reduction and the connection of the copper layers. The heat spreader plate can be made correspondingly by soldering in a simple and inexpensive way.

Bei einer weiteren vorteilhaften Ausgestaltung des Halbleiterbauelements weist die Wärmeverteilerplatte innerhalb eines dem Halbleiterchips zugewandten Bereiches und/oder innerhalb eines dem Substrat zugewandten Bereiches zumindest eine erste Ausgleichsschicht mit den folgenden Eigenschaften auf: Die zumindest eine erste Ausgleichsschicht weist eine gute und isotrope Wärmeleitung auf; das Material der zumindest einen ersten Ausgleichsschicht unterscheidet sich von dem Material der ersten Schichten und der thermische Ausdehnungskoeffizient der zumindest einen ersten Ausgleichsschicht liegt zwischen den Ausdehnungskoeffizienten der ersten Schichten und des Halbleiterchips oder zwischen den Ausdehnungskoeffizienten der ersten Schichten und des Substrats. In a further advantageous embodiment of the semiconductor component, the heat distribution plate has within a region facing the semiconductor chip and / or within a region facing the substrate at least a first compensation layer with the following properties: the at least one first compensation layer has a good and isotropic heat conduction; the material of the at least one first compensation layer is different from the material of the first layers, and the thermal expansion coefficient of the at least one first compensation layer is between the expansion coefficients of the first layers and the semiconductor chip or between the expansion coefficients of the first layers and the substrate.

Bei einer noch weiteren vorteilhaften Ausgestaltung des Halbleiterbauelements weist die Wärmeverteilerplatte innerhalb eines dem Halbleiterchip zugewandten Bereiches und/oder innerhalb eines dem Substrat zugewandten Bereiches zumindest eine zweite Ausgleichsschicht mit den folgenden Eigenschaften auf: Die zweite zumindest eine Ausgleichsschicht weist eine gute und isotrope Wärmeleitung auf und der thermische Ausdehnungskoeffizient der zweiten zumindest einen Ausgleichsschicht liegt zwischen den Ausdehnungskoeffizienten der zweiten Schichten und des Halbleiterchips und/oder zwischen den Ausdehnungskoeffizienten der zweiten Schichten und des Substrats. In a further advantageous refinement of the semiconductor component, the heat distribution plate has at least one second compensating layer within a region facing the semiconductor chip and / or within a region facing the substrate. The second at least one compensating layer has good and isotropic heat conduction and coefficient of thermal expansion of the second at least one compensation layer is between the expansion coefficients of the second layers and the semiconductor chip and / or between the expansion coefficients of the second layers and the substrate.

Der thermische Ausdehnungskoeffizient der genannten ersten bzw. zweiten Ausgleichsschichten liegt entsprechend vom Wert her zwischen den Ausdehnungskoeffizienten von Halbleiterchip und den ersten bzw. zweiten Schichten beziehungsweise zwischen den Ausdehnungskoeffizienten von Substrat und den ersten bzw. zweiten Schichten. Es wird auf diese Weise ein noch spannungsärmerer Übergang von dem Halbleiterchip auf die Wärmeverteilerplatte bzw. von der Wärmeverteilerplatte auf das Substrat erreicht. The coefficient of thermal expansion of the said first and second compensation layers, respectively, lies between the coefficients of expansion of the semiconductor chip and the first and second layers or between the coefficients of expansion of the substrate and the first and second layers, respectively. In this way, an even lower-voltage transition from the semiconductor chip to the heat distribution plate or from the heat distribution plate to the substrate is achieved.

Bevorzugt ist die zumindest eine zweite Ausgleichsschicht aus einem dreischichtigen Schichtsystem gebildet, welches einen der folgenden Aufbauten aufweist: Cu / AlN / Cu, Cu / Al2O3 / Cu oder Cu / Si3N4 / Cu. Besonders bevorzugt wird dabei der thermische Ausdehnungskoeffizient der zumindest einen zweiten Ausgleichsschicht über die Dicken der einzelnen Schichten des Schichtsystems derart angepasst, dass er in etwa dem Mittelwert der thermischen Ausdehnungskoeffizienten der zweiten Schichten und dem Halbleiterchip entspricht oder dass er in etwa dem Mittelwert der thermischen Ausdehnungskoeffizienten der zweiten Schichten und dem Substrat entspricht. Bei diesen Ausgestaltungen wird folglich als zweite Ausgleichsschicht ein Schichtsystem eingesetzt, dessen Schichtabfolge einem DCB-Substrat entspricht. Bei einem derartigen System bestimmt die Dicke der einzelnen Schichten bzw. das Dickenverhältnis der Kupferschichten zu der Keramikschicht den thermischen Ausdehnungskoeffizienten des Schichtsystems. Durch Variation kann ein gewünschter Ausdehnungskoeffizient, der zwischen dem der zweiten Schichten und dem Substrat bzw. dem Halbleiterchip liegt, definiert eingestellt werden. Dabei ist insbesondere darauf zu achten, dass sich dieser dreischichtige Aufbau der zumindest einen zweiten Ausgleichsschicht unter Temperaturausdehnung nicht einseitig wölbt, da ansonsten eine lokale Schichtablösung auftreten könnte. Eine einseitige Wölbung der zumindest einen zweiten Ausgleichsschicht lässt sich jedoch durch Verwendung gleicher Kupfer-Schichtdicken ober- und unterhalb der AlN-, Al2O3- bzw. Si3N4-Keramikschicht erreichen. Eine möglichst geringe mechanische Belastung der Grenzschichten ergibt sich, wenn der Ausdehnungskoeffizient in etwa auf den Mittelwert der thermischen Ausdehnungskoeffizienten von zweiten Schichten und Substrat bzw. dem Halbleiterchip eingestellt wird. Preferably, the at least one second compensation layer is formed from a three-layer system having one of the following structures: Cu / AlN / Cu, Cu / Al 2 O 3 / Cu or Cu / Si 3 N 4 / Cu. In this case, the thermal expansion coefficient of the at least one second compensating layer is particularly preferably adapted over the thicknesses of the individual layers of the layer system such that it approximately corresponds to the mean value of the thermal expansion coefficients of the second layers and the semiconductor chip or approximately equals the mean value of the thermal expansion coefficients of the second layers and the substrate corresponds. In these embodiments, a layer system is consequently used as the second compensating layer, whose layer sequence corresponds to a DCB substrate. In such a system, the thickness of the individual layers or the thickness ratio of the copper layers to the ceramic layer determines the thermal expansion coefficient of the layer system. By variation, a desired expansion coefficient that lies between that of the second layers and the substrate or the semiconductor chip can be set in a defined manner. It is particularly important to ensure that this three-layer structure of the at least one second leveling layer does not bulge on one side under temperature expansion, otherwise a local delamination could occur. However, a one-sided curvature of the at least one second compensation layer can be achieved by using identical copper layer thicknesses above and below the AlN, Al 2 O 3 or Si 3 N 4 ceramic layer. The least possible mechanical stress on the boundary layers results when the expansion coefficient is set approximately to the mean value of the thermal expansion coefficients of the second layers and substrate or the semiconductor chip.

Wegen nicht zu verhindernder Variationen der Materialzusammensetzung und der Mikrostruktur von Materialen unterliegt die Größe des thermischen Ausdehnunskoeffizienten auch bei nominal gleichen Materialien einer natürlichen Schwankung. Die Angabe „in etwa“ bedeutet in diesem Zusammenhang, dass eine Variation des tatsächlichen Wertes um +/–20% vom nominellen Mittelwert zulässig sein soll. Because of unavoidable variations in material composition and microstructure of materials, the magnitude of the coefficient of thermal expansion is subject to natural variation even with nominally equal materials. The term "approximately" in this context means that a variation of the actual value by +/- 20% of the nominal mean value should be permitted.

In einer weiteren vorteilhaften Ausgestaltung des Halbleiterbauelements weist dieses mindestens zwei Halbleiterchips und mindestens zwei Wärmeverteilerplatten auf, wobei jeder der mindestens zwei Halbleiterchips über je eine der mindestens zwei Wärmeverteilerplatten mit dem Substrat wärmeleitend verbunden ist. Dabei können sich die mindestens zwei Wärmeverteilerplatten bezüglich der Anzahl und/oder der Materialien und/oder der Dicken ihrer Schichten unterscheiden. Das Halbleiterbauelement kann so als Multi-Chip Modul ausgebildet sein. Dabei können die verschiedenen Halbleiterchips individuell und unterschiedlich, je nach thermischen Anforderungen, die sich beispielsweise aus den potentiell möglichen Verlustleistungen ergeben, an das Substrat thermisch angekoppelt sein. Alternativ ist auch denkbar, dass lediglich die Halbleiterchips eines Multi-Chip Halbleiterbauelementes, die im Betrieb eine besonders hohe Verlustleistung und/oder besonders kleine Bauteilabmessungen, insbesondere laterale Bauteilabmessungen, aufweisen, mit einer erfindungsgemäßen Wärmeverteilerplatte an das Substrat angebunden werden. Dies beinhaltet auch den Fall, dass lediglich ein Halbleiterchip mit besonders hoher Verlustleistung innerhalb eines Halbleiterbauelementes mit einer Wärmeverteilerplatte ausgerüstet wird. In a further advantageous refinement of the semiconductor component, the latter has at least two semiconductor chips and at least two heat distribution plates, wherein each of the at least two semiconductor chips is heat-conductively connected to the substrate via one of the at least two heat distribution plates. In this case, the at least two heat distribution plates can differ with regard to the number and / or the materials and / or the thicknesses of their layers. The semiconductor component can thus be designed as a multi-chip module. In this case, the different semiconductor chips can be thermally coupled to the substrate individually and differently, depending on the thermal requirements which result, for example, from the potentially possible power losses. Alternatively, it is also conceivable that only the semiconductor chips of a multi-chip semiconductor component, which have a particularly high power loss and / or particularly small component dimensions, in particular lateral component dimensions, are connected to the substrate with a heat distribution plate according to the invention. This also includes the case that only a semiconductor chip with a particularly high power loss is equipped within a semiconductor device with a heat spreader plate.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen mit Hilfe von drei Figuren näher erläutert. Die Figuren zeigen: The invention will be explained in more detail by means of exemplary embodiments with the aid of three figures. The figures show:

1–3 jeweils ein Ausführungsbeispiel eines Halbleiterbauelements mit einer Wärmeverteilerplatte. 1 - 3 in each case an embodiment of a semiconductor device with a heat spreader plate.

Die 1 zeigt ein Halbleiterbauelement in einem ersten Ausführungsbeispiel in einer schematischen Seitenansicht. Das Halbleiterbauelement umfasst einen Halbleiterchip 1, der über eine Wärmeverteilerplatte 10 mit einem Substrat 2 verbunden ist. Auf das Substrat 2 ist eine metallische Schicht 3 aufgebracht, beispielsweise eine Kupferschicht, auf der die Wärmeverteilerplatte 10 festgelegt ist. Die metallische Schicht 3 übernimmt damit eine mechanische Haltefunktion für den Halbleiterchip 1. Zusätzlich zu der mechanischen Haltefunktion kann die metallische Schicht 3 jedoch auch eine elektrische Kontaktierung des Halbleiterchips 1 über seine Unterseite herstellen. In diesem Fall fungiert die metallische Schicht 3 zusätzlich als eine Leiterbahnstruktur, wobei die elektrische Kontaktierung der Unterseite des Halbleiterchips 1 mittelbar durch die Wärmeverteilungsplatte 10 stattfindet. Für den Fall, dass keine elektrische Kontaktierung der Unterseite des Halbleiterchips 1 erfolgt, muss die Wärmeverteilerplatte 10 nicht notwendigerweise elektrisch leitfähig sein. Auf das Substrat 2 sind zudem Leiterbahnen 4 aufgebracht, die über Bonddrähte 5 mit Kontaktbereichen des Halbleiterchips 1 auf dessen Oberseite verbunden sind, um den Halbleiterchip 1 neben der eventuellen Kontaktierung der Unterseite über die die metallische Schicht 3 elektrisch zu kontaktieren. Die Montage des Halbleiterchips 1 auf der Wärmeverteilerplatte 10 erfolgt durch eine Verbindungschicht 6, beispielsweise eine Lotschicht. The 1 shows a semiconductor device in a first embodiment in a schematic side view. The semiconductor device comprises a semiconductor chip 1 that has a heat spreader plate 10 with a substrate 2 connected is. On the substrate 2 is a metallic layer 3 applied, for example, a copper layer on which the heat spreader plate 10 is fixed. The metallic layer 3 thus assumes a mechanical holding function for the semiconductor chip 1 , In addition to the mechanical holding function, the metallic layer 3 However, also an electrical contacting of the semiconductor chip 1 make about his bottom. In this case, the metallic layer acts 3 additionally as a conductor track structure, wherein the electrical contacting of the underside of the semiconductor chip 1 indirectly through the heat distribution plate 10 takes place. In the event that no electrical contact of the bottom of the semiconductor chip 1 done, the heat spreader plate needs 10 not necessarily be electrically conductive. On the substrate 2 are also tracks 4 Applied over bonding wires 5 with contact areas of the semiconductor chip 1 are connected on the top thereof to the semiconductor chip 1 in addition to the possible contacting of the bottom over the metallic layer 3 to contact electrically. The mounting of the semiconductor chip 1 on the heat spreader plate 10 occurs through a compound layer 6 , For example, a solder layer.

Der Halbleiterchip 1 kann beispielsweise ein integrierter Schaltkreis oder auch ein einzelner Transistor, insbesondere Leistungstransistor, sein. Die in der 1 dargestellte Anordnung kann besonders vorteilhaft mit Siliziumcarbid (SiC)-Chips als Halbleiterchips 1 eingesetzt werden, da diese Chips bei potenziell großer Wärmeentwicklung relativ kleine Lateralabmessungen haben. Die Lateralabmessungen bestimmen die Fläche des Halbleiterchips 1, über die ein Wärmeübergang in Richtung des Substrats 2 durch die Wärmeverteilerplatte 10 erfolgen kann. The semiconductor chip 1 may for example be an integrated circuit or a single transistor, in particular power transistor. The in the 1 shown arrangement can be particularly advantageous with silicon carbide (SiC) chips as semiconductor chips 1 be used because these chips have relatively small lateral dimensions with potentially large heat generation. The lateral dimensions determine the area of the semiconductor chip 1 , via which a heat transfer in the direction of the substrate 2 through the heat spreader plate 10 can be done.

Das dargestellte Halbleiterbauelement kann als ein Hybrid-Bauelement ausgebildet sein und weitere, in der Figur nicht dargestellte elektronische Komponenten umfassen. Insbesondere kann vorgesehen sein, dass weitere Halbleiterchips mit zugeordneten Wärmeverteilerplatten vorhanden sind. Ein derartiges Halbleiterbauelement wird weiter unten näher erläutert (vgl. 3). The illustrated semiconductor device may be formed as a hybrid device and include other electronic components not shown in the figure. In particular, it can be provided that further semiconductor chips with associated heat distribution plates are present. Such a semiconductor device will be explained in more detail below (see. 3 ).

Die Wärmeverteilerplatte 10 ist als ein Schichtstapel mit alternierend aufeinander gestapelten ersten Schichten 11 und zweiten Schichten 12 ausgebildet. Aus Gründen der Übersichtlichkeit sind nicht alle der Schichten in der 1 mit Bezugszeichen versehen. Im dargestellten Ausführungsbeispiel der 1 sind fünf erste Schichten 11 und fünf zweite Schichten 12 vorhanden. Die Anzahl der Schichten bzw. Schichtpaare ist rein beispielhaft. Insbesondere kann auch eine größere Anzahl von Schichten 11, 12 bei der Wärmeverteilerplatte 10 vorgesehen sein. The heat spreader plate 10 is as a layer stack with first layers alternately stacked on top of each other 11 and second layers 12 educated. For clarity, not all of the layers are in the 1 provided with reference numerals. In the illustrated embodiment of the 1 are five first layers 11 and five second layers 12 available. The number of layers or pairs of layers is purely exemplary. In particular, a larger number of layers can also be used 11 . 12 at the heat spreader plate 10 be provided.

Die Materialien der ersten und zweiten Schicht 11, 12 haben dabei unterschiedliche Elastizitätsmoduln. Vorliegend sind die zweiten Schichten 12 Kupferschichten und die ersten Schichten 11 Weichlotschichten. Der einfacheren Darstellung halber werden die ersten Schichten 11 im Folgenden als Lotschichten 11 und die zweiten Schichten 12 als Kupferschichten 12 bezeichnet. Als Material für die Lotschichten 11 können beispielsweise folgende Weichlote verwendet werden: SnAg3,8Cu0,7; Bi3Sb1,5Ni0,2 und Sn3,0Ag0,5Cu. Die Lotschichten 11 dienen zum einen der Verbindung benachbarter Kupferschichten 12 untereinander und auch der Verbindung des gesamten Schichtenstapels, also der gesamten Wärmeverteilerplatte 10 mit der metallischen Schicht 3 auf dem Substrat 2. The materials of the first and second layers 11 . 12 have different moduli of elasticity. In the present case are the second layers 12 Copper layers and the first layers 11 Soft solder layers. For the sake of simplicity, the first layers become 11 in the following as solder layers 11 and the second layers 12 as copper layers 12 designated. As material for the solder layers 11 For example, the following soft solders may be used: SnAg3.8Cu0.7; Bi3Sb1.5Ni0.2 and Sn3.0Ag0.5Cu. The solder layers 11 serve on the one hand, the connection of adjacent copper layers 12 with each other and also the connection of the entire layer stack, so the entire heat spreader plate 10 with the metallic layer 3 on the substrate 2 ,

Zur Montage des Halbleiterchips 1 auf der Wärmeverteilerplatte 10 kann vorteilhaft eine weitere Lotschicht als Verbindungsschicht 6 verwendet werden. Für diese Lotschicht kann dann das gleiche Material gewählt werden wie für die Lotschichten 11. Es wird darauf hingewiesen, dass die Wärmeverteilerplatte 10 auch auf eine andere wärmeleitende Art sowohl mit dem Substrat 2 als auch mit dem Halbleiterchip 1 verbunden werden kann. Hier sind beispielsweise wärmeleitende Kleber zu nennen. Auch können zusätzlich elektrisch isolierende Schichten zwischen dem Halbleiterchip 1 und der Wärmeverteilerplatte 10 einerseits und der Wärmeverteilerplatte 10 und dem Substrat 2 andererseits vorhanden sein. For mounting the semiconductor chip 1 on the heat spreader plate 10 can advantageously another layer of solder as a bonding layer 6 be used. For this solder layer then the same material can be selected as for the solder layers 11 , It should be noted that the heat spreader plate 10 also in a different thermally conductive way with both the substrate 2 as well as with the semiconductor chip 1 can be connected. Here, for example, thermally conductive adhesives are mentioned. In addition, electrically insulating layers between the semiconductor chip 1 and the heat spreader plate 10 on the one hand and the heat spreader plate 10 and the substrate 2 on the other hand be present.

Die weichen Lotschichten 11 weisen einen deutlich geringeren Elastizitätsmodul auf als die harten Kupferschichten 12. Die Lotschichten 11 sind damit geeignet, unterschiedliche laterale thermische Ausdehnungen sowohl zwischen dem Halbleiterchip 1 und den Kupferschichten 12 einerseits als auch zwischen dem Substrat 2 und den Kupferschichten 12 andererseits auszugleichen beziehungsweise bei deutlich reduzierten mechanischen Spannungen in den Schichten zu vermitteln. Beide Materialien, Lot und Kupfer, sind gute und isotrope Wärmeleiter. Es wird dadurch eine gute Wärmeleitung in vertikaler Richtung vom Halbleiterchip 1 zum Substrat 2 bei ebenfalls guter lateraler Wärmeverteilung erreicht. Beide Schichten 11, 12 haben zudem ähnliche thermische Ausdehnungskoeffizienten, sodass zusätzliche mechanische Spannungen innerhalb der Wärmeverteilerplatte 10 durch die Schichten 11, 12 selbst nicht entstehen. The soft solder layers 11 have a much lower modulus of elasticity than the hard copper layers 12 , The solder layers 11 are thus suitable for different lateral thermal expansions both between the semiconductor chip 1 and the copper layers 12 on the one hand and between the substrate 2 and the copper layers 12 on the other hand compensate or mediate at significantly reduced mechanical stresses in the layers. Both materials, solder and copper, are good and isotropic heat conductors. It is characterized a good heat conduction in the vertical direction from the semiconductor chip 1 to the substrate 2 achieved with good lateral heat distribution. Both layers 11 . 12 They also have similar thermal expansion coefficients, so additional mechanical stresses within the heat spreader plate 10 through the layers 11 . 12 itself does not arise.

In einer besonders bevorzugten Ausführungsform bestehen die mittleren Lotschichten 11 aus einem Lotmaterial, dessen Ausdehnungskoeffizient an den Ausdehnungskoeffizienten der Kupferschichten 12 angenähert ist. Hingegen liegt zumindest der Ausdehnungskoeffizient einer Lotschicht 11, die dem Halbleiterchip 1 am nächsten kommt und / oder der Ausdehnungskoeffizient einer Lotschicht 11 die dem Substrats 2 am nächsten kommt vom Wert her zwischen den Ausdehnungskoeffizienten von Halbleiterchips 1 und mittleren Lotschichten 11 beziehungsweise zwischen den Ausdehnungskoeffizienten von Substrat 2 und mittleren Lotschichten 11. Eine Variation des Ausdehnungskoeffizienten ist über eine geeignete Wahl eines unterschiedlichen Materials randnaher Schichten in bestimmten Grenzen möglich (vgl. 2). In a particularly preferred embodiment, the middle solder layers 11 from a solder material whose coefficient of expansion to the expansion coefficient of the copper layers 12 is approximated. On the other hand, at least the coefficient of expansion of a layer of solder lies 11 that the semiconductor chip 1 comes closest and / or the coefficient of expansion of a solder layer 11 the the substrate 2 closest comes in value between the expansion coefficients of semiconductor chips 1 and middle layers of solder 11 or between the coefficients of expansion of substrate 2 and middle layers of solder 11 , A variation of the expansion coefficient is possible by a suitable choice of a different material of layers close to the edge within certain limits (cf. 2 ).

In einer weiteren besonders bevorzugten Ausführungsform hat die bevorzugt ebenfalls als eine Lotschicht ausgeführte Verbindungsschicht 6, mit der der Halbleiterchip 1 an die Wärmeverteilerplatte 10 angebunden ist, eine thermische Ausdehnung, die vom Wert her zwischen den mittleren Lotschichten 11 und dem Halbleiterchip 1 liegt. Auch diese Anforderung kann über ein geeignetes Material der Verbindungsschicht 6 umgesetzt werden. In a further particularly preferred embodiment, the bonding layer, which is also preferably designed as a solder layer, has 6 with which the semiconductor chip 1 to the heat spreader plate 10 Tethered, a thermal expansion, the value between the middle layers of solder 11 and the semiconductor chip 1 lies. This requirement can also be achieved via a suitable material of the connection layer 6 be implemented.

Die thermischen Eigenschaften der Wärmeverteilerplatte 10 sind zum einen durch die ausgewählten Materialien für die erste Schicht 11 und die zweite Schicht 12 bestimmt. Zum anderen kann über Parameter wie die Schichtdicke bzw. das Verhältnis der Schichtdicken und die Anzahl der Schichten das thermische Verhalten, insbesondere der Verlauf der mechanischen Spannungen innerhalb der Wärmeverteilerplatte 10 und ihre Übertragung auf Halbleiterchip 1 einerseits und Substrat 2 andererseits abgestimmt und gezielt eingestellt werden. Dabei gilt, dass die zu erwartenden mechanischen Spannungen auf die Grenzflächen zwischen der Wärmeverteilerplatte 10 und dem Halbleiterchip 1 einerseits und der Wärmeverteilerplatte 10 und dem Substrat 2 andererseits umso geringer werden, je größer die Anzahl der Schichten 11, 12 in der Wärmeverteilerplatte 10 bei konstanter Gesamtdicke der Wärmeverteilerplatte 10 ist. Mechanische Spannungen in der Oberfläche des Substrats 2 bzw. dem Halbleiterchip 1 werden dabei insbesondere von denjenigen der Schichten 11, 12 hervorgerufen, die an die jeweilige Grenzfläche angrenzen. Sind diese Schichten dünn, werden nur geringe Kräfte aufgrund einer thermisch unterschiedlichen Ausdehnung dieser Schichten 11, 12 übertragen. The thermal properties of the heat spreader plate 10 On the one hand, these are the materials chosen for the first layer 11 and the second layer 12 certainly. On the other hand, parameters such as the layer thickness or the ratio of the layer thicknesses and the number of layers, the thermal behavior, in particular the course of the mechanical stresses within the heat spreader plate 10 and their transfer to semiconductor chip 1 on the one hand and substrate 2 on the other hand be coordinated and targeted. It is true that the expected mechanical stresses on the interfaces between the heat spreader plate 10 and the semiconductor chip 1 on the one hand and the heat spreader plate 10 and the substrate 2 on the other hand, the smaller the number of layers 11 . 12 in the heat spreader plate 10 at a constant total thickness of the heat spreader plate 10 is. Mechanical stresses in the surface of the substrate 2 or the semiconductor chip 1 are in particular of those of the layers 11 . 12 caused, which adjoin the respective interface. If these layers are thin, only small forces due to a thermally different extent of these layers 11 . 12 transfer.

Die unterschiedlichen thermischen Ausdehnungen werden insbesondere von der weicheren der beiden Schichten 11, 12, im Beispiel also der Lotschicht 11 aufgenommen. Durch das Verhältnis der Schichtdicken der weicheren Lotschicht 11 zur härteren Kupferschicht 12 kann die Fähigkeit der Wärmeverteilerplatte 10, unterschiedliche thermische Ausdehnungen zu kompensieren, eingestellt werden. Je größer das Schichtdickenverhältnis in Richtung dickerer weicherer Schichten, also im Beispiel der Lotschichten 11, ist, umso wirksamer sind der Halbleiterchip 1 und die Wärmeverteilerplatte 10 bzw. das Substrat 2 und die Wärmeverteilerplatte 10 im Hinblick auf die laterale thermische Ausdehnung voneinander entkoppelt. Hierbei lässt sich die Entkopplung der lateral thermischen Ausdehnung ohne signifikante Nachteile in der Aufspreizung der Temperaturverteilung der Wärmeverteilerplatte 10 erreichen. The different thermal expansions are in particular the softer of the two layers 11 . 12 , in the example, the solder layer 11 added. By the ratio of the layer thicknesses of the softer solder layer 11 to the harder copper layer 12 can the ability of the heat spreader plate 10 to compensate for different thermal expansions. The greater the layer thickness ratio in the direction of thicker softer layers, ie in the example of the solder layers 11 , is, the more effective are the semiconductor chip 1 and the heat spreader plate 10 or the substrate 2 and the heat spreader plate 10 decoupled from each other with respect to the lateral thermal expansion. Here, the decoupling of the lateral thermal expansion without significant disadvantages in the spread of the temperature distribution of the heat spreader plate can be 10 to reach.

2 zeigt ein weiteres Ausführungsbeispiel eines Halbleiterbauelements 1. Gleiche Bezugszeichen kennzeichnen in dieser Figur gleiche oder gleich wirkende Elemente wie bei 1. 2 shows a further embodiment of a semiconductor device 1 , The same reference numerals in this figure denote the same or equivalent elements as in FIG 1 ,

Bezüglich des Aufbaus des Halbleiterbauelement 1 wird grundsätzlich auf das Ausführungsbeispiel der 1 verwiesen. Im Unterschied zu dem dort dargestellten Halbleiterbauelement weist die Wärmeverteilerplatte 10 jedoch in den Randbereichen anstelle der ersten Schichten 11 je eine erste Ausgleichsschicht 13, 15 und anstelle der zweiten Schichten 12 je eine zweite Ausgleichsschicht 14, 16 auf. Dabei sind die erste Ausgleichsschicht 13 und die zweite Ausgleichsschicht 14, die auf der Seite des Halbleiterchips 1 angeordnet sind, bezüglich ihrer thermischen Ausdehnungskoeffizienten an den Halbleiterchip 1 angenähert. Die erste Ausgleichsschicht 15 und die zweite Ausgleichsschicht 16, die auf der Seite des Substrats 2 angeordnet sind, sind dagegen bezüglich ihrer thermischen Ausdehnungskoeffizienten an das Substrat 2 angenähert. Der thermische Ausdehnungskoeffizient der ersten Ausgleichsschichten 13, 15 liegt somit vom Wert her zwischen den Ausdehnungskoeffizienten von Halbleiterchip 1 und den ersten Schichten 11, beziehungsweise zwischen den Ausdehnungskoeffizienten von Substrat 2 und den ersten Schichten 11. Der thermische Ausdehnungskoeffizient der zweiten Ausgleichsschichten 14, 16 liegt entsprechend vom Wert her zwischen den Ausdehnungskoeffizienten von Halbleiterchip 1 und den zweiten Schichten 12 beziehungsweise zwischen den Ausdehnungskoeffizienten von Substrat 2 und den zweiten Schichten 12. In einer besonders bevorzugten Ausführungsform ist auch die Verbindungsschicht 6 in ihrem thermischen Ausdehnungskoeffizient dem Halbleiterchip 1 angenähert. Es wird auf diese Weise ein noch spannungsärmerer Übergang von dem Halbleiterchip 1 auf die Wärmeverteilerplatte 10 bzw. von der Wärmeverteilerplatte 10 auf das Substrat 2 erreicht. With respect to the structure of the semiconductor device 1 is basically based on the embodiment of 1 directed. In contrast to the semiconductor component shown there, the heat spreader plate 10 however, in the peripheral areas instead of the first layers 11 each a first leveling layer 13 . 15 and instead of the second layers 12 each a second leveling layer 14 . 16 on. Here are the first leveling layer 13 and the second leveling layer 14 on the side of the semiconductor chip 1 are arranged, with respect to their thermal expansion coefficients to the semiconductor chip 1 approximated. The first leveling layer 15 and the second leveling layer 16 on the side of the substrate 2 are arranged, however, with respect to their thermal expansion coefficients to the substrate 2 approximated. The thermal expansion coefficient of the first leveling layers 13 . 15 is thus the value between the expansion coefficient of semiconductor chip 1 and the first layers 11 , or between the coefficients of expansion of substrate 2 and the first layers 11 , The thermal expansion coefficient of the second compensation layers 14 . 16 is in accordance with the value between the expansion coefficient of semiconductor chip 1 and the second layers 12 or between the coefficients of expansion of substrate 2 and the second layers 12 , In a particularly preferred embodiment, the connection layer is also 6 in their thermal expansion coefficient of the semiconductor chip 1 approximated. It is in this way an even lower voltage transition from the semiconductor chip 1 on the heat spreader plate 10 or from the heat spreader plate 10 on the substrate 2 reached.

3 zeigt ein weiteres Ausführungsbeispiel eines Halbleiterbauelements. Bei diesem Halbleiterbauelement sind zwei Halbleiterchips 1a, 1b über je eine Verbindungsschicht 6a, 6b mit jeweils zugeordneter Wärmeverteilerplatten 10a, 10b auf metallischen Schichten 3a, 3b eines gemeinsamen Substrats 2 angeordnet. Ein solches Halbleiterbauelement wird auch als Multi-Chip Device oder Modul bezeichnet. Im Folgenden sind Elemente, die dem ersten Halbleiterchip 1a zugeordnet sind, in ihren Bezugszeichen mit dem Zusatz „a“ und Elemente, die dem zweiten Halbleiterchip 1b zugeordnet sind, in ihrem Bezugszeichen mit dem Zusatz „b“ gekennzeichnet. 3 shows a further embodiment of a semiconductor device. In this semiconductor device are two semiconductor chips 1a . 1b via one connection layer each 6a . 6b each with assigned heat spreader plates 10a . 10b on metallic layers 3a . 3b a common substrate 2 arranged. Such a semiconductor device is also referred to as a multi-chip device or module. The following are elements that are the first semiconductor chip 1a are assigned, in their reference numerals with the suffix "a" and elements that the second semiconductor chip 1b are assigned, identified in their reference numeral with the addition "b".

Die Halbleiterchips 1a, 1b sind in gleicher Weise wie in 1 gezeigt jeweils elektrisch über Bonddrähte 5a, 5b mit Leiterbahnen 4a, 4b verbunden. Die Wärmeverteilerplatten 10a, 10b weisen wiederum die bereits in 1 erläuterte Schichtstruktur mit abwechselnden ersten Schichten 11a, 11b und zweiten Schichten 12a, 12b auf. Bezüglich der Auswahl und Eigenschaften der ersten und zweiten Schichten 11a, 11b und 12a, 12b wird auf die Beschreibung zu 1 verwiesen. The semiconductor chips 1a . 1b are the same as in 1 each shown electrically via bonding wires 5a . 5b with tracks 4a . 4b connected. The heat distribution plates 10a . 10b again turn those already in 1 explained layer structure with alternating first layers 11a . 11b and second layers 12a . 12b on. Regarding the selection and properties of the first and second layers 11a . 11b and 12a . 12b will go to the description 1 directed.

Die Wärmeverteilerplatte 10b weist eine geringere Anzahl von Schichten 11b, 12b auf, als die Anzahl entsprechender Schichten 11a, 12a bei der Wärmeverteilerplatte 10a, was in einer geringeren Höhe der Wärmeverteilerplatte 10b gegenüber der Wärmeverteilerplatte 10a resultiert. Zudem sind die Lateralabmessungen der Wärmeverteilerplatte 10b kleiner als die der Wärmeverteilerplatte 10a. The heat spreader plate 10b has a smaller number of layers 11b . 12b on, as the number of corresponding layers 11a . 12a at the heat spreader plate 10a , resulting in a lower height of the heat spreader plate 10b opposite the heat spreader plate 10a results. In addition, the lateral dimensions of the heat spreader plate 10b smaller than the heat spreader plate 10a ,

Durch Variation der Anzahl bzw. der Lateralabmessungen der Schichten 11a, 12a bzw. 11b, 12b wird beim Ausführungsbeispiel der 3 erreicht, dass mehrere Halbleiterchips 1a, 1b individuell und unterschiedlich, je nach ihren thermischen Anforderungen, die sich beispielsweise aus den potentiell möglichen Verlustleistungen ergeben, unter Berücksichtigung möglichst geringer mechanischer Spannungen des Gesamtaufbaus an das Substrat 2 thermisch angekoppelt sind. Auch eine unterschiedliche Materialauswahl und/oder Schichtendicke kann zur Beeinflussung der thermischen Eigenschaften und der mechanischen Spannungen der Wärmeverteilerplatten 10a, 10b eingesetzt werden. Analog zu den Ausführungen in 2 ist es auch hier natürlich möglich, dass zumindest eine erste Ausgleichsschicht 13, 15 und / oder zumindest eine zweite Ausgleichsschicht 14, 16 in randnahen Bereichen zumindest einer Wärmeverteilerplatte 10a, 10b angeordnet ist. Hierbei sind die thermischen Ausdehnungskoeffizienten der ersten Ausgleichsschichten 13, 15 und zweiten Ausgleichsschichten 14, 16 von Ihrem Wert her dem Halbleiterchip 1 bzw. dem Substrat 2 angenähert. By varying the number or the lateral dimensions of the layers 11a . 12a respectively. 11b . 12b is the embodiment of the 3 achieved that several semiconductor chips 1a . 1b individually and differently, depending on their thermal requirements, resulting, for example, from the potentially possible power losses, taking into account the lowest possible mechanical stresses of the overall structure to the substrate 2 thermally coupled. A different choice of material and / or layer thickness can also influence the thermal properties and the mechanical stresses of the heat distribution plates 10a . 10b be used. Analogous to the comments in 2 It is also possible here, of course, that at least a first leveling layer 13 . 15 and / or at least one second leveling layer 14 . 16 in near-edge areas of at least one heat spreader plate 10a . 10b is arranged. Here are the thermal expansion coefficients of the first compensation layers 13 . 15 and second leveling layers 14 . 16 from their value, the semiconductor chip 1 or the substrate 2 approximated.

Wenn eine unterschiedliche thermische Ankopplung verschiedener Halbleiterchips eines Multi-Chip Moduls nicht gefordert ist, können in einer alternativen Ausgestaltung des Halbleiterbauelements auch mehrere Halbleiterchips gemeinsam über eine Wärmeverteilerplatte auf einem Substrat montiert sein. If a different thermal coupling of different semiconductor chips of a multi-chip module is not required, in an alternative refinement of the semiconductor component, a plurality of semiconductor chips may also be jointly mounted on a substrate via a heat distribution plate.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

1, 1a, 1b 1, 1a, 1b
Halbleiterchip Semiconductor chip
2 2
Substrat substratum
3, 3a, 3b 3, 3a, 3b
metallische Schicht metallic layer
4, 4a, 4b 4, 4a, 4b
Leiterbahn conductor path
5, 5a, 5b 5, 5a, 5b
Bonddraht bonding wire
6, 6a, 6b 6, 6a, 6b
Verbindungsschicht (Lotschicht) Bonding layer (solder layer)
10, 10a, 10b 10, 10a, 10b
Wärmeverteilerplatte Heat spreader plate
11, 11a, 11b 11, 11a, 11b
erste Schicht (Lotschicht) first layer (solder layer)
12, 12a, 12b 12, 12a, 12b
zweite Schicht (Cu-Schicht) second layer (Cu layer)
13, 15 13, 15
erste Ausgleichsschicht first leveling layer
14, 16 14, 16
zweite Ausgleichsschicht second leveling layer

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • WO 2004/112131 A1 [0008] WO 2004/112131 A1 [0008]

Zitierte Nicht-PatentliteraturCited non-patent literature

  • W. Martin und B. Waibel, „Der Zuliefermarkt“, Karl-Hansa-Verlag, 1990 [0007] W. Martin and B. Waibel, "The Supply Market", Karl-Hansa-Verlag, 1990 [0007]

Claims (15)

Halbleiterbauelement mit mindestens einem Halbleiterchip (1), der über eine Wärmeverteilerplatte (10) mit einer auf ein isolierendes Substrat (2) aufgebrachten metallischen Schicht (3) wärmeleitend verbunden ist, dadurch gekennzeichnet, dass die Wärmeverteilerplatte (10) eine Schichtanordnung einer ersten Schicht (11) eines ersten Materials und einer zweiten Schicht (12) eines zweiten Materials umfasst, wobei das erste Material einen kleineren Elastizitätsmodul aufweist als das zweite Material und wobei das erste und das zweite Material isotrope Wärmeleiter sind. Semiconductor device having at least one semiconductor chip ( 1 ), which via a heat spreader plate ( 10 ) with an on an insulating substrate ( 2 ) applied metallic layer ( 3 ) is thermally conductively connected, characterized in that the heat spreader plate ( 10 ) a layer arrangement of a first layer ( 11 ) of a first material and a second layer ( 12 ) of a second material, wherein the first material has a smaller modulus of elasticity than the second material, and wherein the first and second materials are isotropic heat conductors. Halbleiterbauelement nach Anspruch 1, bei dem die Wärmeverteilerplatte (10) mindestens eine weitere Schichtanordnungen einer weiteren ersten Schicht (11) des ersten Materials und einer weiteren zweiten Schicht (12) des zweiten Materials umfasst, derart, dass ein Stapel alternierender erster und zweiter Schichten (11, 12) gebildet ist. Semiconductor component according to Claim 1, in which the heat distribution plate ( 10 ) at least one further layer arrangements of a further first layer ( 11 ) of the first material and a further second layer ( 12 ) of the second material, such that a stack of alternating first and second layers ( 11 . 12 ) is formed. Halbleiterbauelement nach Anspruch 2, bei dem die Wärmeverteilerplatte (10) jeweils mindestens drei und bevorzugt mindestens fünf erste und zweite Schichten (11, 12) aufweist. Semiconductor component according to Claim 2, in which the heat distribution plate ( 10 ) at least three and preferably at least five first and second layers ( 11 . 12 ) having. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, bei dem die ersten und zweiten Schichten (11, 12) der Wärmeverteilerplatte (10) jeweils eine Dicke im Bereich von 20 µm bis 350 µm und bevorzugt im Bereich von 50 µm bis 125 µm aufweisen. Semiconductor component according to one of Claims 1 to 3, in which the first and second layers ( 11 . 12 ) of the heat spreader plate ( 10 ) each have a thickness in the range of 20 microns to 350 microns and preferably in the range of 50 microns to 125 microns. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, bei dem das erste Material der ersten Schichten (11) ein Lot, insbesondere ein Weichlot, ist und das zweite Material der zweiten Schichten (12) Kupfer ist. Semiconductor component according to one of Claims 1 to 4, in which the first material of the first layers ( 11 ) is a solder, in particular a soft solder, and the second material of the second layers ( 12 ) Copper is. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, bei dem der mindestens eine Halbleiterchip (1) über eine Verbindungsschicht (6) mit der Wärmeverteilerplatte (10) verbunden ist. Semiconductor component according to one of Claims 1 to 5, in which the at least one semiconductor chip ( 1 ) via a connection layer ( 6 ) with the heat spreader plate ( 10 ) connected is. Halbleiterbauelement nach Anspruch 5 und 6, bei dem die Verbindungsschicht (6) aus dem ersten Material besteht. Semiconductor component according to Claims 5 and 6, in which the connecting layer ( 6 ) consists of the first material. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, bei dem die Wärmeverteilerplatte (10) innerhalb eines dem Halbleiterchips (1) zugewandten Bereiches und/oder innerhalb eines dem Substrat (2) zugewandten Bereiches zumindest eine erste Ausgleichsschicht (13, 15) mit den folgenden Eigenschaften aufweist: – die zumindest eine erste Ausgleichsschicht (13, 15) weist eine gute und isotrope Wärmeleitung auf; – das Material der zumindest einen ersten Ausgleichsschicht (13, 15) unterscheidet sich von dem Material der ersten Schichten (11) und – der thermische Ausdehnungskoeffizient der zumindest einen ersten Ausgleichsschicht (13, 15) liegt zwischen den Ausdehnungskoeffizienten der ersten Schichten (11) und des Halbleiterchips (1) oder zwischen den Ausdehnungskoeffizienten der ersten Schichten (11) und des Substrats (2). Semiconductor component according to one of Claims 1 to 7, in which the heat distribution plate ( 10 ) within a semiconductor chip ( 1 ) and / or within a substrate ( 2 ) facing region at least a first leveling layer ( 13 . 15 ) having the following properties: - the at least one first leveling layer ( 13 . 15 ) has a good and isotropic heat conduction; The material of the at least one first leveling layer ( 13 . 15 ) differs from the material of the first layers ( 11 ) and - the thermal expansion coefficient of the at least one first leveling layer ( 13 . 15 ) lies between the expansion coefficients of the first layers ( 11 ) and the semiconductor chip ( 1 ) or between the coefficients of expansion of the first layers ( 11 ) and the substrate ( 2 ). Halbleiterbauelement nach einem der Ansprüche 1 bis 8, bei dem die Wärmeverteilerplatte (10) innerhalb eines dem Halbleiterchip (1) zugewandten Bereiches und/oder innerhalb eines dem Substrat (2) zugewandten Bereiches zumindest eine zweite Ausgleichsschicht (14, 16) mit den folgenden Eigenschaften aufweist: – die zweite zumindest eine Ausgleichsschicht (14, 16) weist eine gute und isotrope Wärmeleitung auf und – der thermische Ausdehnungskoeffizient der zweiten zumindest einen Ausgleichsschicht (14, 16) liegt zwischen den Ausdehnungskoeffizienten der zweiten Schichten (12) und des Halbleiterchips (1) und/oder zwischen den Ausdehnungskoeffizienten der zweiten Schichten (12) und des Substrats (2). Semiconductor component according to one of Claims 1 to 8, in which the heat distribution plate ( 10 ) within a semiconductor chip ( 1 ) and / or within a substrate ( 2 ) facing region at least one second leveling layer ( 14 . 16 ) having the following properties: - the second at least one compensating layer ( 14 . 16 ) has a good and isotropic heat conduction and - the thermal expansion coefficient of the second at least one leveling layer ( 14 . 16 ) lies between the expansion coefficients of the second layers ( 12 ) and the semiconductor chip ( 1 ) and / or between the coefficients of expansion of the second layers ( 12 ) and the substrate ( 2 ). Halbleiterbauelement nach Anspruch 9, bei dem die zumindest eine zweite Ausgleichsschicht (14, 16) aus einem dreischichtigen Schichtsystem gebildet wird, welches einen der folgenden Aufbauten aufweist: Cu / AlN / Cu, Cu / Al2O3 / Cu oder Cu / Si3N4 / Cu. Semiconductor component according to Claim 9, in which the at least one second compensation layer ( 14 . 16 ) is formed from a three-layer system having one of the following constructions: Cu / AlN / Cu, Cu / Al 2 O 3 / Cu or Cu / Si 3 N 4 / Cu. Halbleiterbauelement nach Anspruch 10, bei dem der thermische Ausdehnungskoeffizient der zumindest einen zweiten Ausgleichsschicht (14) über die Dicken der einzelnen Schichten des Schichtsystems derart angepasst wird, dass er in etwa dem Mittelwert der thermischen Ausdehnungskoeffizienten der zweiten Schichten (12) und dem Halbleiterchip (1) entspricht. Semiconductor component according to Claim 10, in which the thermal expansion coefficient of the at least one second compensation layer ( 14 ) about the thicknesses of the individual layers of the layer system is adjusted to approximately the mean value of the thermal expansion coefficients of the second layers ( 12 ) and the semiconductor chip ( 1 ) corresponds. Halbleiterbauelement nach Anspruch 10, bei dem der thermische Ausdehnungskoeffizient der zumindest einen zweiten Ausgleichsschicht (16) über die Dicken der einzelnen Schichten des Schichtsystems derart angepasst wird, dass er in etwa dem Mittelwert der thermischen Ausdehnungskoeffizienten der zweiten Schichten (12) und dem Substrat (2) entspricht. Semiconductor component according to Claim 10, in which the thermal expansion coefficient of the at least one second compensation layer ( 16 ) is adjusted over the thicknesses of the individual layers of the layer system in such a way that it approximately corresponds to the mean value of the thermal expansion coefficients of the second layers ( 12 ) and the substrate ( 2 ) corresponds. Halbleiterbauelement nach einem der Ansprüche 8 bis 12, bei dem die Verbindungsschicht (6) aus dem Material der zumindest einen ersten Ausgleichsschicht (13, 15) besteht. Semiconductor component according to one of Claims 8 to 12, in which the connecting layer ( 6 ) of the material of the at least one first leveling layer ( 13 . 15 ) consists. Halbleiterbauelement nach einem der Ansprüche 1 bis 13, aufweisend mindestens zwei Halbleiterchips (1a, 1b) und mindestens zwei Wärmeverteilerplatten (10a, 10b), wobei jeder der mindestens zwei Halbleiterchips (1a, 1b) über je eine der mindestens zwei Wärmeverteilerplatten (10a, 10b) mit dem Substrat (2) wärmeleitend verbunden ist. Semiconductor component according to one of claims 1 to 13, comprising at least two semiconductor chips ( 1a . 1b ) and at least two heat spreader plates ( 10a . 10b ), wherein each of the at least two semiconductor chips ( 1a . 1b ) via one of the at least two heat distribution plates ( 10a . 10b ) with the substrate ( 2 ) is thermally conductively connected. Halbleiterbauelement nach Anspruch 14, bei dem die mindestens zwei Wärmeverteilerplatten (10a, 10b) sich bezüglich der Anzahl und/oder der Materialien und/oder der Dicken ihrer Schichten (11a, 12a, 11b, 12b) unterscheiden. A semiconductor device according to claim 14, wherein said at least two heat spreader plates ( 10a . 10b ) with regard to the number and / or the materials and / or the thicknesses of their layers ( 11a . 12a . 11b . 12b ).
DE102012104593.3A 2012-05-29 2012-05-29 Semiconductor device Expired - Fee Related DE102012104593B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102012104593.3A DE102012104593B4 (en) 2012-05-29 2012-05-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012104593.3A DE102012104593B4 (en) 2012-05-29 2012-05-29 Semiconductor device

Publications (2)

Publication Number Publication Date
DE102012104593A1 true DE102012104593A1 (en) 2013-12-05
DE102012104593B4 DE102012104593B4 (en) 2016-02-25

Family

ID=49579228

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012104593.3A Expired - Fee Related DE102012104593B4 (en) 2012-05-29 2012-05-29 Semiconductor device

Country Status (1)

Country Link
DE (1) DE102012104593B4 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202013103599U1 (en) * 2013-08-09 2014-11-13 Trafomodern Transformatorengesellschaft M.B.H. Electrical component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112131A1 (en) 2003-06-10 2004-12-23 Honda Motor Co., Ltd. Semiconductor device
JP2005252159A (en) * 2004-03-08 2005-09-15 Ngk Insulators Ltd Method of controlling composite laminate shape, method of manufacturing composite laminate, composite laminate, heat spreader module and method of manufacturing same
WO2008093808A1 (en) * 2007-01-31 2008-08-07 Ngk Insulators, Ltd. Heat spreader module, method for manufacturing the heat spreader module, and heat sink
US20100319898A1 (en) * 2008-03-13 2010-12-23 Underwood Patrick K Thermal interconnect and integrated interface systems, methods of production and uses thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112131A1 (en) 2003-06-10 2004-12-23 Honda Motor Co., Ltd. Semiconductor device
JP2005252159A (en) * 2004-03-08 2005-09-15 Ngk Insulators Ltd Method of controlling composite laminate shape, method of manufacturing composite laminate, composite laminate, heat spreader module and method of manufacturing same
WO2008093808A1 (en) * 2007-01-31 2008-08-07 Ngk Insulators, Ltd. Heat spreader module, method for manufacturing the heat spreader module, and heat sink
US20100319898A1 (en) * 2008-03-13 2010-12-23 Underwood Patrick K Thermal interconnect and integrated interface systems, methods of production and uses thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
W. Martin und B. Waibel, "Der Zuliefermarkt", Karl-Hansa-Verlag, 1990

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202013103599U1 (en) * 2013-08-09 2014-11-13 Trafomodern Transformatorengesellschaft M.B.H. Electrical component

Also Published As

Publication number Publication date
DE102012104593B4 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
DE10013189B4 (en) Substrate for a power module
DE112012003228B4 (en) Semiconductor device and method of manufacturing the same
DE19951752B4 (en) Electric pressure contact device and method for its production
DE102010049499B4 (en) Metal-ceramic substrate and method for producing such a substrate
EP2729965B1 (en) Method for fabricating a semiconductor component with a structured sintered connection layer and semiconductor component with a structured sintered connection layer
DE112015006112B4 (en) SEMICONDUCTOR DEVICE
DE112016001142T5 (en) Power semiconductor device
DE10251247A1 (en) A semiconductor device with a semiconductor chip formed using a wide band gap semiconductor as a base material
DE102015215133B4 (en) Semiconductor device
DE102010000537C5 (en) Semiconductor arrangement with a spacer element and method for its manufacture and
DE102011079708A1 (en) CARRYING DEVICE, ELECTRICAL DEVICE WITH A CARRIER DEVICE AND METHOD FOR PRODUCING THEM
WO2018114880A1 (en) Carrier substrate for electric components, and method for manufacturing a carrier substrate
DE102017216981A1 (en) Semiconductor module
WO2017140571A1 (en) Method for producing a heat-spreading plate, heat-spreading plate, method for producing a semiconductor module and semiconductor module
DE102017212233A1 (en) Electrical assembly and method of making an electrical assembly
WO2012152364A1 (en) Substrate with electrically neutral region
DE102010001666A1 (en) Electrical or electronic composite component e.g. junction FET (JFET) has connection layer and interlayer whose active compound is arranged on attaching layers along opposite side of sinter layers
DE102004048688A1 (en) Semiconductor device
DE102012104593B4 (en) Semiconductor device
DE102015114521A1 (en) Method for soldering an insulating substrate onto a carrier
DE102018201872A1 (en) power module
WO2008040296A1 (en) Optoelectronic component
DE102019135146B4 (en) metal-ceramic substrate
DE102007044046B4 (en) Method for internal contacting of a power semiconductor module
EP3973602A1 (en) Adapter element for connecting an electronics component to a heat sink element, system comprising an adapter element of this kind, and method for producing an adapter element of this kind

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee