DE102011107958B4 - Flashover protection for an arrangement of a semiconductor component on a substrate - Google Patents

Flashover protection for an arrangement of a semiconductor component on a substrate Download PDF

Info

Publication number
DE102011107958B4
DE102011107958B4 DE102011107958.4A DE102011107958A DE102011107958B4 DE 102011107958 B4 DE102011107958 B4 DE 102011107958B4 DE 102011107958 A DE102011107958 A DE 102011107958A DE 102011107958 B4 DE102011107958 B4 DE 102011107958B4
Authority
DE
Germany
Prior art keywords
substrate
contact surfaces
housing
semiconductor component
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011107958.4A
Other languages
German (de)
Other versions
DE102011107958A1 (en
Inventor
Dipl.-Ing. Lau Stefan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wilo SE
Original Assignee
Wilo SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wilo SE filed Critical Wilo SE
Priority to DE102011107958.4A priority Critical patent/DE102011107958B4/en
Publication of DE102011107958A1 publication Critical patent/DE102011107958A1/en
Application granted granted Critical
Publication of DE102011107958B4 publication Critical patent/DE102011107958B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Überschlagsfeste Anordnung eines Halbleiterbauelements (1) mit einer integrierten Schaltung in einem no-lead Gehäuse, insbesondere einem QFN oder LDA Gehäuse (2), auf einem Substrat (3, 7), wobei das Halbleiterbauelement (1) auf seiner zum Substrat (3, 7) gerichteten Gehäuseunterseite zwei oder mehr elektrische Kontaktflächen (4) aufweist, zwischen denen im Betrieb des Halbleiterbauelements (1) eine Hochspannung besteht, die Kontaktflächen (4) des Gehäuses (2) mit korrespondierenden Kontaktflächen (6) des Substrats (3, 7) elektrisch miteinander verbunden sind, das Substrat (3, 7) zumindest bereichsweise mit einem Lötstopplack (14) beschichtet ist und die Verbindung der Kontaktflächen (4) des Gehäuses (2) mit den korrespondierenden Kontaktflächen (6) des Substrats (3, 7) durch eine Lotpaste (11) gebildet ist, und der Lötstopplack (14) zwischen den korrespondierenden Kontaktflächen (6) des Substrats (3, 7) vollständig entfernt ist.

Figure DE102011107958B4_0000
Flashover-proof arrangement of a semiconductor component (1) with an integrated circuit in a no-lead housing, in particular a QFN or LDA housing (2), on a substrate (3, 7), the semiconductor component (1) on its to substrate (3, 7) facing underside of the housing has two or more electrical contact surfaces (4) between which there is a high voltage during operation of the semiconductor component (1), the contact surfaces (4) of the housing (2) with corresponding contact surfaces (6) of the substrate (3, 7) are electrically connected to one another, the substrate (3, 7) is at least partially coated with a solder resist (14) and the connection of the contact surfaces (4) of the housing (2) with the corresponding contact surfaces (6) of the substrate (3, 7) a solder paste (11) is formed, and the solder mask (14) between the corresponding contact surfaces (6) of the substrate (3, 7) has been completely removed.
Figure DE102011107958B4_0000

Description

Die Erfindung betrifft eine überschlagsfeste Anordnung eines Halbleiterbauelements mit einer integrierten Schaltung in einem no-lead Gehäuse, insbesondere einem QFN oder LDA Gehäuse, auf einem Substrat, wobei das Halbleiterbauelement auf seiner zum Substrat gerichteten Unterseite zwei oder mehr elektrische Kontaktflächen aufweist, zwischen denen im Betrieb des Halbleiterbauelements eine Hochspannung besteht.The invention relates to a flashover-proof arrangement of a semiconductor component with an integrated circuit in a no-lead housing, in particular a QFN or LDA housing, on a substrate, the semiconductor component having two or more electrical contact surfaces on its underside facing the substrate, between which during operation of the semiconductor component is a high voltage.

Halbleiterbauelemente mit integrierten Schaltungen werden in diversen Gehäusen, in der Fachwelt auch Chipgehäuse oder „Package“ genannt, angeboten. Ein derartiges Gehäuse ist eine Ummantelung eines Halbleiterchips inklusive der elektrischen Anschlussstellen, die als Beinchen, Leads, Pins oder Balls bezeichnet werden. Es existieren zahlreiche Varianten solcher Gehäuse, die sich in ihrer Form, den verwendeten Materialien, der Anzahl und Anordnung der Anschlussstellen und weiteren Eigenschaften unterscheiden.Semiconductor components with integrated circuits are offered in various housings, also called chip housings or “packages” in the technical world. Such a housing is a sheathing of a semiconductor chip including the electrical connection points, which are referred to as legs, leads, pins or balls. There are numerous variants of such housings, which differ in their shape, the materials used, the number and arrangement of the connection points and other properties.

Eine besondere Gehäuseform sind die so genannten „no-lead Gehäuse“, die anstelle von Pins bzw. Beinchen, die aus dem Gehäuse, insbesondere deren Längsseiten heraustreten, elektrische Kontaktflächen, so genannte Pads aufweisen. Die Kontaktflächen sind auf der Unterseite des Gehäuses angeordnet, d.h. zum Substrat gerichtet, dass in der Regel eine gedruckte Leiterplatte (PCB, Printed Circuit Board) ist. Derartige Gehäusetypen werden bei kleinbauenden Bauelementen, den so genannten SMD (Surface Mounted Device) Bauformen verwendet, bei denen die Anzahl der Anschlussstellen (Pins) derart hoch ist, dass die Seiten nicht mehr ausreichen, um Beinchen aufzunehmen. Beispiele für derartige no-lead-Gehäuse in SMD-Bauform sind beispielsweise die als LGA (Land Grid Array), QFN (Quad Flat No Leads Package) oder BGA (Ball Grid Array) bezeichneten Bauformen, bei denen jeweils Kontaktflächen an der Unterseite vorhanden sind. Bei BGA-Gehäusen sind die Kontaktflächen zusätzlich mit Lotkügelchen, d.h. einem Depot an Lotpaste, an der Unterseite versehen, die beim so genannten Reflow-Löten schmelzen und auf diese Weise das Bauelement mit korrespondierenden Kontaktflächen auf dem Substrat elektrisch verbinden. Neben QFN-Gehäusen sind auch so genannte VQFN (Very Thin Quad Flad Package No Leads) Gehäuse bekannt, deren Aufbau QFN-Gehäusen entspricht, wobei jedoch das Gehäuse flacher ausgebildet ist.A special form of housing are the so-called “no-lead housings”, which have electrical contact surfaces, so-called pads, instead of pins or legs that protrude from the housing, in particular its long sides. The contact surfaces are arranged on the underside of the housing, i. directed towards the substrate that is usually a printed circuit board (PCB, Printed Circuit Board). Such housing types are used in small-sized components, the so-called SMD (Surface Mounted Device) designs, in which the number of connection points (pins) is so high that the sides are no longer sufficient to accommodate pins. Examples of such no-lead housings in SMD design are, for example, the designs known as LGA (Land Grid Array), QFN (Quad Flat No Leads Package) or BGA (Ball Grid Array), each of which has contact surfaces on the underside . In the case of BGA packages, the contact surfaces are additionally covered with solder balls, i.e. a deposit of solder paste on the underside, which melts during so-called reflow soldering and in this way electrically connects the component to corresponding contact areas on the substrate. In addition to QFN housings, so-called VQFN (Very Thin Quad Flad Package No Leads) housings are known, the structure of which corresponds to QFN housings, but the housing is designed to be flatter.

Beim Einsatz von Halbleiterbauelementen mit derartigen no-lead Gehäusen kann es bei hohen Gleichspannungen zwischen den Kontaktflächen zu Spannungsüberschlägen kommen, was als Arcing oder Sparkover bezeichnet wird. Diese zerstören in der Regel das Bauelement. Als hohe Gleichspannungen werden dabei solche Potentialunterschiede verstanden, die größer, insbesondere wesentlich größer als 100 V sind. Je höher dabei der Potentialunterschied zwischen den Kontaktflächen ist, desto höher ist die Gefahr eines Spannungsüberschlags. Der Grund für Spannungsüberschläge ist dabei aber nicht allein der hohe Potentialunterschied zwischen den Kontakten, sondern vielmehr ein Phänomen, das „Mikromigration“ oder „Whisker“-Bildung genannt wird.When using semiconductor components with such no-lead housings, voltage flashovers can occur between the contact surfaces at high DC voltages, which is referred to as arcing or sparkover. These usually destroy the component. In this context, high DC voltages are those potential differences that are greater, in particular significantly greater than 100 V. The higher the potential difference between the contact surfaces, the higher the risk of voltage flashover. The reason for voltage flashovers is not just the high potential difference between the contacts, but rather a phenomenon called “micromigration” or “whisker” formation.

Migration ist aus der Lacktechnologie bekannt und betrifft unerwünschte Bewegungen eines Lackbestandteils, beispielsweise von Pigmenten oder Weichmachern aus der umgebenden Lackschicht heraus. Beispielsweise bezeichnet das Phänomen des „Ausblühens“ die Migration von Lackbestandteilen an die Lackoberfläche und ihr dortiges Auskristallisieren. In der Metallurgie ist dieses Phänomen des Wanderns von Partikeln in Gestalt eines gezielten Kristallwachstums, eben der Whiskerbildung bekannt.Migration is known from paint technology and relates to undesired movements of a paint component, for example pigments or plasticizers, out of the surrounding paint layer. For example, the phenomenon of "blooming" describes the migration of paint components to the paint surface and their crystallization there. In metallurgy, this phenomenon of the migration of particles in the form of a targeted crystal growth, namely whisker formation, is known.

Bei der Whiskerbildung handelt es sich um die Entstehung nadelförmiger Einkristalle von wenigen Mikrometern Durchmesser und bis zu mehreren hundert Mikrometern Länge, auch Haarkristalle genannt, die aus galvanisch oder prolytisch abgeschiedenen Schichten herauswachsen. Beim Whiskerwachstum kommt es also zum Transport von Atomen. Vielfältige Einflüsse begünstigen die Whiskerbildung, insbesondere mechanischer Druck, der durch thermische Belastung, durch Diffusion unterschiedlicher Metalle in ein Substrat oder durch Elektroplating hervorgerufen werden kann. Daneben wird davon ausgegangen, dass sich Whisker vorwiegend bei besonders feuchter Umgebung, beispielsweise 85% Luftfeuchtigkeit bilden.Whisker formation is the formation of needle-shaped single crystals with a diameter of a few micrometers and up to several hundred micrometers in length, also known as whiskers, that grow out of galvanically or prolytically deposited layers. During whisker growth, atoms are transported. Diverse influences promote whisker formation, in particular mechanical pressure, which can be caused by thermal stress, by diffusion of different metals into a substrate or by electroplating. In addition, it is assumed that whiskers mainly form in a particularly humid environment, for example 85% humidity.

Das Wachstum tritt besonders bei mittleren Temperaturen auf. Bei niedrigen Temperaturen ist die Mobilität der Atome reduziert, wohingegen bei größeren Temperaturen Spannungen im Material eher relaxieren, so dass weder bei geringen noch bei höheren Temperaturen eine verstärkte Whiskerbildung vorliegt. Für Zinn liegt beispielsweise der mittlere Temperaturbereich zwischen der Raumtemperatur und 80°C, also eben dort, wo Leiterplatten mit elektrischen Schaltungen regelmäßig betrieben werden. Im Bereich von Lötverbindungen sind Whisker mit einer Länge von mehreren Millimetern bekannt. Dabei neigen elementare Metalle wie Zinn und Zink ebenso zur Whiskerbildung wie Legierungen. Das Längenwachstum eines Whiskers kann bis zu drei Millimeter pro Jahr betragen. Das Whiskerwachstum kann sowohl in dem die Leiterplatte bildenden Substrat als auch innerhalb der Leiterplattenbeschichtung (Lötstopplack), innerhalb des Flussmittels der Lotpaste, das beim Löten von einer entsprechenden Lötstelle wegfließt oder sogar in Luft erfolgen.The growth occurs especially at medium temperatures. At low temperatures the mobility of the atoms is reduced, whereas at higher temperatures tensions in the material tend to relax, so that there is neither increased whisker formation at low nor at higher temperatures. For tin, for example, the mean temperature range is between room temperature and 80 ° C, i.e. precisely where printed circuit boards with electrical circuits are regularly operated. In the field of soldered connections, whiskers with a length of several millimeters are known. Elemental metals such as tin and zinc tend to form whiskers, as do alloys. The length growth of a whisker can be up to three millimeters per year. The whisker growth can take place both in the substrate forming the circuit board and within the circuit board coating (solder mask), within the flux of the solder paste, which flows away from a corresponding soldering point during soldering, or even in air.

Whisker sind die Ursache dafür, dass es zu elektrischen Kurzschlüssen und Spannungsüberschlägen bei elektrischen Komponenten kommt. Beispielsweise können derartige Whisker von den Lötflächen einer Leiterplatte aus zu einer benachbarten Löt-Kontaktfläche wachsen, wodurch sich der isolierende Abstand zwischen den unterschiedliche elektrische Potentiale tragenden Kontaktflächen reduziert. Die Spannungsüberschläge zerstören das Halbleiterbauelement, da zu hohe Ströme fließen.Whiskers are the cause of electrical short circuits and flashovers in electrical components. For example, whiskers of this type can grow from the soldering surfaces of a printed circuit board to an adjacent soldering contact surface, as a result of which the insulating distance between the contact surfaces carrying different electrical potentials is reduced. The voltage flashovers destroy the semiconductor component because the currents are too high.

Zur Verhinderung der Whiskerbildung sind verschiedene Maßnahmen bekannt. Beispielsweise können Lotlegierungen mit einem Zinnanteil verwendet werden, der kleiner als 70% ist, was beispielsweise bei Zinn/Blei-Loten (Sn/Pb-Lote) der Fall ist. Diese werden noch in der Automobilindustrie eingesetzt, sind jedoch aufgrund der Erfüllung der RoHS-Vorschriften überwiegend verboten. Des Weiteren kann das Whisker-Wachstum durch Aufbringen von Zwischenschichten weitgehend unterdrückt werden. Als häufige Zwischenschicht wird Nickel verwendet. Damit diese Zwischenschicht auch wirksam wird, muss diese eine Mindestdicke von 3µm besitzen. Alternative Werkstoffe für die Zwischenschicht können Gold oder Silber sein. Schließlich kann die Whiskerbildung auch dadurch minimiert werden, dass mechanische Kräfte an oder in der Leiterplatte oder den Halbleiterbauelementen minimiert werden.Various measures are known for preventing whisker formation. For example, solder alloys with a tin content that is less than 70% can be used, which is the case, for example, with tin / lead solders (Sn / Pb solders). These are still used in the automotive industry, but are mostly forbidden due to the fulfillment of the RoHS regulations. Furthermore, the whisker growth can be largely suppressed by applying intermediate layers. Nickel is used as a common intermediate layer. In order for this intermediate layer to be effective, it must have a minimum thickness of 3 µm. Alternative materials for the intermediate layer can be gold or silver. Finally, whisker formation can also be minimized by minimizing mechanical forces on or in the circuit board or the semiconductor components.

Eine weitere bekannte Maßnahme zur Whiskerunterdrückung ist die Verwendung halogenfreier Lote, da im Lot enthaltene Halogene mit Sauerstoff oder anderen Bestandteilen im Lot reagieren und so das Whiskerwachstum auslösen können. Auch Lötstopplack wird verwendet, Spannungsüberschläge zu verhindern, indem er das Fließen des Lotes von einer Kontaktfläche der Leiterplatte zu einer benachbarten Kontaktfläche verhindert. Gleichzeitig hat er isolierende Wirkung. Trotz der Verwendung halogenfreien Lotes und Lötstopplack wurde bei Halbleiterbauelementen mi QFN und LDA Gehäusen in einer trockenen, warmen Umgebung von etwa 110°C - 120°C festgestellt, dass es im Betrieb bei hohen Spannungen zwischen den Kontakten des Bauelements zur Whiskerbildung und schließlich zu Spannungsüberschlägen kommt, die das Bauteil zerstören.Another known measure for whisker suppression is the use of halogen-free solders, since halogens contained in the solder react with oxygen or other components in the solder and thus trigger the whisker growth. Solder mask is also used to prevent flashover by preventing the solder from flowing from one contact surface on the circuit board to an adjacent contact surface. At the same time it has an isolating effect. Despite the use of halogen-free solder and solder mask, semiconductor components with QFN and LDA housings in a dry, warm environment of around 110 ° C - 120 ° C have been found to cause whisker formation and ultimately voltage flashovers during operation at high voltages between the component's contacts that destroy the component.

In der Regel werden Substrate zumindest bereichsweise, insbesondere aber vollständig, mit einem Lötstopplack beschichtet. Er dient zum Schutz der Leiterplatte vor Korrosion, mechanischer Beschädigung und verhindert beim Löten das benetzen der mit ihm überzogenen Flächen auf der Leiterplatte, so dass so genannte Lötbrücken zwischen Kontaktflächen auf der Leiterplatte beim Löten verhindert werden. Des Weiteren verbessert Lötstoplack aufgrund seiner isolierenden Wirkung die Durchschlagsfestigkeit. Untersuchungen haben jedoch gezeigt, dass Lötstopplack, der zwischen den korrespondierenden Kontaktflächen des Substrats aufgetragen ist, das Fließen des Flussmittels unterhalb des Gehäuses begünstigt. Wie bei der zuvor erläuterten Kapillarwirkung, ergibt sich daher auch wegen des Lötstopplacks die Gefahr, dass benachbarte Lötverbindungen bzw. Kontaktflächen auf dem Substrat über das Flussmittel miteinander verbunden werden, wodurch wiederum eine Flussmittelbrücke entsteht und die Whiskerbildung begünstigt wird.As a rule, substrates are coated at least in certain areas, but in particular completely, with a solder resist. It serves to protect the circuit board from corrosion and mechanical damage and prevents the areas covered with it from being wetted during soldering, so that so-called solder bridges between contact areas on the circuit board are prevented during soldering. Furthermore, solder resist improves the dielectric strength due to its insulating effect. Investigations have shown, however, that solder mask, which is applied between the corresponding contact areas of the substrate, promotes the flow of the flux below the housing. As with the previously explained capillary effect, there is therefore the risk, because of the solder mask, that neighboring soldered connections or contact surfaces on the substrate are connected to one another via the flux, which in turn creates a flux bridge and promotes whisker formation.

Aus der US 2010/0259201 A1 ist eine überschlagsfeste Anordnung eines Halbleiterbauelements 1 mit einer integrierten Schaltung in einem no-lead Gehäuse, insbesondere einem QFN oder LIDA Gehäuse, auf einem Substrat bekannt, wobei das Halbleiterbauelement auf seiner zum Substrat gerichteten Gehäuseunterseite zwei oder mehr elektrische Kontaktflächen aufweist, zwischen denen im Betrieb des Halbleiterbauelements eine Hochspannung besteht, und die Kontaktflächen des Gehäuses mit korrespondierenden Kontaktflachen des Substrats elektrisch miteinander verbunden sind. Zur Vermeidung eines Spannungsüberschlags zwischen dem Halbleiterbauelement und dem Substrat ist im Bereich zwischen den Kontaktflächen ein elektrisch nichtleitender Kleber in Gestalt eines Kunstharzes vorhanden. Die Verwendung eines nichtleitenden Klebers wird auch in der US 2011 / 0 061 909 A1 und der US 2010/0007019 A1 beschrieben.From the US 2010/0259201 A1 is a flashover-proof arrangement of a semiconductor component 1 with an integrated circuit in a no-lead housing, in particular a QFN or LIDA housing, known on a substrate, the semiconductor component having two or more electrical contact surfaces on its underside of the housing facing the substrate, between which there is a high voltage when the semiconductor component is in operation, and the contact surfaces of the housing are electrically connected to one another with corresponding contact surfaces of the substrate. To avoid a voltage flashover between the semiconductor component and the substrate, an electrically non-conductive adhesive in the form of a synthetic resin is provided in the area between the contact surfaces. The use of a non-conductive adhesive is also included in the US 2011/061 909 A1 and the US 2010/0007019 A1 described.

Es ist Aufgabe der vorliegenden Erfindung, eine alternative wirkungsvolle Maßnahme vorzuschlagen, die das Wachstum eines Whiskers zwischen zwei elektrischen Kontaktflächen weitgehend minimiert, so dass eine überschlagsfeste Anordnung eines Halbleiterbauelements auf einem Substrat erreicht wird, bei dem zumindest zwischen zwei Kontaktflächen ein hoher Potentialunterschied von 100V oder mehr besteht.It is the object of the present invention to propose an alternative effective measure which largely minimizes the growth of a whisker between two electrical contact surfaces, so that a flashover-proof arrangement of a semiconductor component on a substrate is achieved, in which at least between two contact surfaces a high potential difference of 100V or there is more.

Diese Aufgabe wird erfindungsgemäß durch eine überschlagsfeste Anordnung gemäß Anspruch 1 gelöst.According to the invention, this object is achieved by a rollover-proof arrangement according to claim 1.

Es wird zunächst eine überschlagsfeste Anordnung eines Halbleiterbauelements mit einer integrierten Schaltung in einem no-lead Gehäuse, insbesondere einem QFN oder LDA Gehäuse auf einem Substrat vorgeschlagen, wobei das Halbleiterbauelement auf seiner zum Substrat gerichteten Gehäuseunterseite zwei oder mehr elektrische Kontaktflächen aufweist, zwischen denen im Betrieb des Halbleiterbauelements eine Hochspannung besteht, und die Kontaktflächen des Gehäuses mit korrespondierenden Kontaktflächen des Substrats elektrisch verbunden sind, wobei das Substrat zumindest bereichsweise mit einem Lötstopplack beschichtet und die Verbindung der Kontaktflächen des Gehäuses mit den korrespondierenden Kontaktflächen des Substrats durch eine Lotpaste gebildet ist, und wobei der Lötstopplack zwischen den korrespondierenden Kontaktflächen des Substrats vollständig entfernt ist. Dies bewirkt zum einen, dass das Fließen des Flussmittels zwischen den Kontaktflächen des Substrats weitestgehend verhindert wird. Zum anderen wird der vertikale Abstand zwischen der Gehäuseunterseite des Halbleiterbauelements zwischen benachbarten Kontaktflächen vergrößert, da dort der Lötstopplack fehlt. Dies wiederum führt zu einer geringeren Kapillarwirkung des Freiraums zwischen den Lötverbindungen zweier benachbarter Lötkontakte.First, a rollover-proof arrangement of a semiconductor component with an integrated circuit in a no-lead housing, in particular a QFN or LDA housing on a substrate, is proposed, the semiconductor component having two or more electrical contact surfaces on its housing underside facing the substrate, between which during operation of the semiconductor component is a high voltage, and the contact surfaces of the housing are electrically connected to corresponding contact surfaces of the substrate, the substrate being at least partially coated with a solder resist and the connection of the contact surfaces of the housing to the corresponding contact surfaces of the Substrate is formed by a solder paste, and wherein the solder resist between the corresponding contact surfaces of the substrate is completely removed. On the one hand, this has the effect that the flow of the flux between the contact surfaces of the substrate is largely prevented. On the other hand, the vertical distance between the underside of the housing of the semiconductor component between adjacent contact surfaces is increased, since the solder resist is missing there. This in turn leads to a lower capillary effect in the free space between the soldered connections of two adjacent soldered contacts.

Vorzugsweise ist der Lötstopplack zwischen den korrespondierenden Kontaktflächen des Substrats vollständig entfernt, so dass entlang der gesamten Erstreckung einer die Kontaktfläche begrenzenden Außenseite zur Außenseite der gegenüberliegenden Kontaktfläche ein Graben geschaffen wird, der eine Whiskerbildung weitgehend verhindert.The solder resist between the corresponding contact areas of the substrate is preferably completely removed, so that a trench is created along the entire extent of an outside bounding the contact area to the outside of the opposite contact area, which largely prevents whisker formation.

Zur Vermeidung eines Spannungsüberschlags wird als eine zweite Maßnahme vorgeschlagen, zwischen dem Halbleiterbauelement und dem Substrat im Bereich zwischen den Kontaktflächen des Halbleiterbauelements einen elektrisch nicht leitenden Kleber zu verwenden. Ein derartiger Kleber hat isolierende Wirkung und verhindert Untersuchungen zur Folge die Whiskerbildung. Als Kleber kann beispielsweise ein aushärtbarer Epoxid-Kleber verwendet werden, wie er in der SMD-Technik als SMD-Kleber bekannt ist.To avoid a voltage flashover, it is proposed as a second measure to use an electrically non-conductive adhesive between the semiconductor component and the substrate in the area between the contact surfaces of the semiconductor component. Such an adhesive has an insulating effect and prevents the formation of whiskers as a result of investigations. A curable epoxy adhesive, such as is known as SMD adhesive in SMD technology, can be used as the adhesive.

Das Aufbringen des Klebers kann auf der Unterseite des Halbleiterbauelements oder auf der Oberseite des Substrats erfolgen, wobei im auf dem Substrat angeordneten Zustand des Halbleiterbauelements der Kleber das Substrat mit dem Halbleiterbauelement verbindet.The application of the adhesive can take place on the underside of the semiconductor component or on the upper side of the substrate, the adhesive connecting the substrate to the semiconductor component when the semiconductor component is arranged on the substrate.

Der Kleber kann des Weiteren punktförmig auf der Unterseite des Halbleiterbauelements oder des Substrats aufgebracht sein. Dies birgt jedoch die Gefahr, dass zwischen den Klebepunkten ein Spalt verbleibt, durch den sich ein Whisker noch immer hindurch bilden könnte. Es ist daher von Vorteil, zwei benachbarte Kontaktflächen durch einen durchgehenden Wall von Kleber voneinander zu trennen. Ein derartiger Wall kann dann beispielsweise derart durchgehend verlaufen, dass mehrere Kontaktflächen voneinander getrennt werden.The adhesive can furthermore be applied point-like on the underside of the semiconductor component or of the substrate. However, this harbors the risk that a gap remains between the adhesive points, through which a whisker could still form. It is therefore advantageous to separate two adjacent contact surfaces from one another by a continuous wall of adhesive. Such a wall can then run continuously, for example, in such a way that several contact surfaces are separated from one another.

Die Verbindung der Kontaktflächen des Gehäuses des Halbleiterbauelements mit den korrespondierenden Kontaktflächen des Substrats erfolgt in der Regel mittels einer Lotpaste. Eine Lotpaste ist ein Gemisch aus Lot und pastösem Flussmittel, wobei das Lot einen Gewichtsanteil von ca. 90% besitzt und in der Regel Zinn ist. Das Flussmittel dient der Entfernung von Oxidschichten auf den Lötoberflächen und dem Lot, und es schützt die Lötoberflächen und das Lot vor Oxidation bei Löttemperatur. Untersuchungen haben gezeigt, dass das Flussmittel die Whiskerbildung begünstigt, wohingegen überraschenderweise die Verwendung eines flussmittelfreien Mittels zur Verbindung der Kontaktflächen von Halbleiterbauelement und Substrat die Whiskerbildung verhindert.The connection of the contact areas of the housing of the semiconductor component to the corresponding contact areas of the substrate is usually carried out by means of a solder paste. A solder paste is a mixture of solder and pasty flux, the solder has a weight percentage of approx. 90% and is usually tin. The flux is used to remove oxide layers on the soldering surfaces and the solder, and it protects the soldering surfaces and the solder from oxidation at the soldering temperature. Investigations have shown that the flux promotes whisker formation, whereas, surprisingly, the use of a flux-free agent to connect the contact surfaces of the semiconductor component and substrate prevents whisker formation.

Als eine weitere, nicht erfindungsgemäße Maßnahme, die anstelle des zuvor genannten nicht leitenden Klebers oder zusätzlich zu diesem Verwendung finden kann, kann die elektrische Verbindung zwischen den Kontaktflächen durch ein flussmittelfreies Mittel ausgebildet werden. Hierfür kann als Mittel ein elektrisch leitender Kleber, beispielsweise ein Silberleitkleber verwendet werden.As a further measure not according to the invention, which can be used instead of or in addition to the aforementioned non-conductive adhesive, the electrical connection between the contact surfaces can be formed by a flux-free agent. An electrically conductive adhesive, for example a silver conductive adhesive, can be used as a means for this.

Bei no-lead-Gehäusen beträgt der Abstand zwischen dem Gehäuse und dem Substrat in der Regel weniger als 150 µm. Er kann jedoch auch deutlich weniger betragen, beispielsweise zwischen 10 und 20µm. Untersuchungen zu Folge, begünstigt dieser geringe Abstand die Whiskerbildung.In the case of no-lead housings, the distance between the housing and the substrate is generally less than 150 µm. However, it can also be significantly less, for example between 10 and 20 μm. Studies show that this short distance favors whisker formation.

Als eine vierte Maßnahme, die anstelle der zuvor genannten zweiten oder dritten Maßnahme oder zusätzlich zu der ersten, der zweiten oder beiden Maßnahmen verwendet werden kann, wird für die elektrische Verbindung der Kontaktflächen des Halbleiterbauelementgehäuses mit dem Substrat ein Mittel vorgeschlagen, dem zur Erhöhung des Abstandes zwischen dem Gehäuse und dem Substrat Füllkörper beigemischt sind. Das Mittel kann eine Lotpaste oder ein flussmittelfreier Kleber sein.As a fourth measure, which can be used instead of the aforementioned second or third measure or in addition to the first, the second or both measures, a means is proposed for the electrical connection of the contact surfaces of the semiconductor component housing to the substrate, the means for increasing the distance are mixed between the housing and the substrate packing. The agent can be a solder paste or a flux-free adhesive.

Die Verwendung von Füllkörpern hat dabei nicht nur den Effekt, dass der Abstand zwischen dem Halbleiterbauelement und dem Substrat erhöht wird, wenn dieses auf das Substrat gelötet ist. Durch die Abstandserhöhung verringert sich zudem die Kapillarwirkung der Freiräume, die zwischen benachbarten Lötverbindungen zwischen der Unterseite des Gehäuses des Halbleiterbauelements und dem Substrat vorliegen. Denn bei einem Vergleichsweise geringen Abstand von etwa 50µm, wie er in der Regel bei no-lead Gehäusen vorliegt, verursacht die Kapillarwirkung der Freiräume, dass Flussmittel der Lotpaste von einer Lötverbindung in den Freiraum in Richtung der anderen Lötverbindung gezogen wird. Dort könnte das Flussmittel dann auf das Flussmittel der benachbarten Lötverbindung treffen, das ebenso in den Freiraum gezogen wird, so dass zwischen den benachbarten Lötverbindungen entsprechend eine die Whiskerbildung begünstigende Brücke aus Flussmittel entsteht. Die Erhöhung des Abstands zwischen den Halbleiterbauelementgehäuse und dem Substrat reduziert diese Kapillarwirkung.The use of fillers not only has the effect that the distance between the semiconductor component and the substrate is increased when the latter is soldered onto the substrate. The increased distance also reduces the capillary effect of the free spaces that are present between adjacent soldered connections between the underside of the housing of the semiconductor component and the substrate. Because at a comparatively small distance of about 50 µm, as is usually the case with no-lead housings, the capillary effect of the free spaces causes flux of the solder paste to be drawn from one soldered connection into the free space in the direction of the other soldered connection. There the flux could then meet the flux of the adjacent soldered connection, which is also drawn into the free space, so that a bridge of flux, which promotes whisker formation, is created between the adjacent soldered connections. Increasing the distance between the semiconductor device housing and the substrate reduces this capillary action.

Die Füllkörper können beispielsweise von Kupferkugeln gebildet sein. Diese können beispielsweise eine durchschnittliche Korngröße von 25 bis 40 Mikrometern aufweisen.The filler bodies can be formed from copper balls, for example. These can, for example, have an average grain size of 25 to 40 micrometers.

Gemäß einer weiteren Maßnahme, die alternativ oder zusätzlich zu wenigstens einer der oder allen vorgenannten Maßnahmen ergriffen werden kann, kann das Substrat halogenfrei sein. Untersuchungen haben überraschenderweise ergeben, dass halogenhaltige Substrate, insbesondere Leiterplatten, die Whiskerbildung begünstigen, so dass halogenfreie Substrate zu bevorzugen sind.According to a further measure, which can be taken as an alternative or in addition to at least one or all of the aforementioned measures, the substrate can be halogen-free. Investigations have surprisingly shown that halogen-containing substrates, in particular printed circuit boards, promote whisker formation, so that halogen-free substrates are to be preferred.

Bei allen genannten Maßnahmen kann das Substrat eine Leiterplatte sein, auf der das Halbleiterbauelement direkt aufgebracht ist oder alternativ ein Zwischensubstrat sein, das zwischen dem Gehäuse und einer Leiterplatte angeordnet ist und mit dieser Leiterplatte elektrisch verlötet ist. Auf diese Weise wird größtmögliche Flexibilität gewährleistet.In all of the measures mentioned, the substrate can be a printed circuit board on which the semiconductor component is applied directly or, alternatively, it can be an intermediate substrate which is arranged between the housing and a printed circuit board and is electrically soldered to this printed circuit board. This guarantees the greatest possible flexibility.

Die erfindungsgemäße Anordnung wird bevorzugt in einer Elektronik verwendet, die zur Ansteuerung eines Elektromotors dient, der eine Pumpe, insbesondere eine Umwälzpumpe antreibt. Entsprechend kann zumindest eine oder können alle der erfindungsgemäßen Maßnahmen in einer elektronischen Steuerung eines eine Pumpe antreibenden Elektromotors Verwendung finden.The arrangement according to the invention is preferably used in electronics that are used to control an electric motor that drives a pump, in particular a circulating pump. Correspondingly, at least one or all of the measures according to the invention can be used in an electronic control of an electric motor driving a pump.

Weitere Merkmale und Vorteile zur Lösung der gestellten Aufgabe werden nachfolgend anhand von konkreten Ausführungsbeispielen und der beigefügten Figuren näher erläutert. Es zeigen:

  • 1: Ansicht der Unterseite eines no-lead Gehäuses eines Halbleiterbauelements
  • 2: Schnittdarstellung eines no-lead Gehäuses auf einem Zwischensubstrat, das auf einer Leiterplatte gelötet ist, wobei die Lötverbindung nicht erfindungsgemäß ist
  • 3: Schnittdarstellung eines no-lead Gehäuses auf einer Leiterplatte mit Füllkörpern in der Lotpaste
  • 4: Schnittdarstellung eines no-lead Gehäuses auf einer Leiterplatte mit entferntem Lötstopplack
Further features and advantages for solving the problem are explained in more detail below with reference to specific exemplary embodiments and the accompanying figures. Show it:
  • 1 : View of the underside of a no-lead housing of a semiconductor component
  • 2 : Sectional representation of a no-lead housing on an intermediate substrate which is soldered on a circuit board, the soldered connection not being according to the invention
  • 3 : Sectional view of a no-lead housing on a printed circuit board with fillers in the solder paste
  • 4th : Sectional view of a no-lead housing on a circuit board with the solder mask removed

1 zeigt ein Halbleiterbauelement 1 mit einer integrierten Schaltung in einem QFN oder LGA Gehäuse 2 von unten, das auf einem nicht dargestellten Substrat 3, 7 (siehe 2 und 3) angeordnet wird. Das Substrat 3, 7 kann beispielsweise eine Leiterplatte 3 oder ein ähnliches Substrat 7 beispielsweise aus Keramik sein. Das Halbleiterbauelement 1 weist auf seiner zum Substrat 3, 7 gerichteten Unterseite mehrere elektrische Kontaktflächen 4 aufweist, zwischen denen im Betrieb des Halbleiterbauelements 1 eine Hochspannung bis zu 500V besteht. Dies zeigen die Symbole 9 an. Zur Vermeidung eines Spannungsüberschlags, zwischen dem Halbleiterbauelement 1 und dem Substrat 3, 7 ist im Bereich zwischen zwei benachbarten Kontaktflächen 4 ein elektrisch nichtleitender Kleber 5 vorhanden. 1 shows a semiconductor device 1 with an integrated circuit in a QFN or LGA package 2 from below, on a substrate, not shown 3 , 7th (please refer 2 and 3 ) is arranged. The substrate 3 , 7th can for example be a printed circuit board 3 or a similar substrate 7th be made of ceramic, for example. The semiconductor component 1 points on his to the substrate 3 , 7th directed underside several electrical contact surfaces 4th has, between those during operation of the semiconductor component 1 there is a high voltage of up to 500V. This is shown by the symbols 9 on. To avoid a voltage flashover between the semiconductor component 1 and the substrate 3 , 7th is in the area between two adjacent contact surfaces 4th an electrically non-conductive adhesive 5 available.

Der Kleber 5 ist ein aushärtbarer Epoxid-Kleber. Gegenüber herkömmlichen Epoxid-Klebern, wie sie im Stand der Technik zum Verkleben von SMD Bauteilen bekannt sind, ist der Epoxid-Kleber 5 bis 120°C nicht reaktiv. D.h., dass seine Zusammensetzung im Wesentlichen halogenfrei ist, maximal ein Halogenanteil von 50ppm vorhanden ist, so dass es bei Temperaturen bis 120°C nicht zur Ausgasung oder zu Reaktionen innerhalb des Klebers 5 kommt, die das Whiskerwachstum aktivieren. Die Aushärtung des Klebers 5 kann thermisch oder mittels Lichthärtung erfolgen. Er bildet einen durchgehenden Schutzwall, der benachbarte Kontaktflächen vollständig voneinander isoliert. Der durch den Kleber 5 gebildete Schutzwall verhindert die Whiskerbildung von einer Kontaktfläche 4 zur anderen Kontaktfläche und damit Spannungsüberschläge zwischen Kontaktflächen unterschiedlicher Potentialen, die im Betrieb des QFN-Bauteils 1 bis 500V betragen können. The glue 5 is a curable epoxy adhesive. Compared to conventional epoxy adhesives, as they are known in the prior art for bonding SMD components, the epoxy adhesive is 5 not reactive up to 120 ° C. This means that its composition is essentially halogen-free, with a maximum halogen content of 50 ppm, so that at temperatures up to 120 ° C there is no outgassing or reactions within the adhesive 5 that activate whisker growth. The hardening of the glue 5 can be done thermally or by light curing. It forms a continuous protective wall that completely isolates adjacent contact surfaces from one another. The one through the glue 5 The protective barrier formed prevents whisker formation from a contact surface 4th to the other contact surface and thus voltage flashovers between contact surfaces of different potentials that occur during operation of the QFN component 1 to 500V can be.

2 zeigt eine überschlagsfeste Anordnung eines Halbleiterbauelements 1 mit einer integrierten Schaltung in einem schematisch dargestellten QFN oder LGA Gehäuse 2 auf einem Zwischensubstrat 7, das über herkömmliche Lötverbindungen 10 auf eine Leiterplatte 3 gelötet ist. Auch dieses Halbleiterbauelement 1 hat auf seiner zum Zwischensubstrat 7 gerichteten Unterseite mehrere elektrische Kontaktflächen 4, zwischen denen im Betrieb des Halbleiterbauelements 1 eine Hochspannung bis zu 500 V besteht. Mit den Kontaktflächen 4 des Halbleiterbauelements 1 korrespondierende Kontaktflächen 6 sind auf dem Zwischensubstrat 7 aufgebracht. Zur Vermeidung einer Whiskerbildung sind die Kontaktflächen 4 des Zwischensubstrats 7 über einen flussmittelfreien Leitkleber 8, beispielsweise Silberleitkleber verbunden, wobei diese Verbindungsvariante nicht erfindungsgemäß ist. Alternativ könnte das Halbleiterbauelement 1 auch direkt auf die Leiterplatte 3 aufgebracht sein. 2 shows a flashover-resistant arrangement of a semiconductor component 1 with an integrated circuit in a schematically illustrated QFN or LGA package 2 on an intermediate substrate 7th that uses conventional soldered joints 10 on a circuit board 3 is soldered. This semiconductor component too 1 has on its to the intermediate substrate 7th directed underside several electrical contact surfaces 4th , between those in operation of the semiconductor component 1 there is a high voltage of up to 500 V. With the contact surfaces 4th of the semiconductor component 1 corresponding contact areas 6th are on the intermediate substrate 7th upset. The contact surfaces are to avoid whisker formation 4th of the intermediate substrate 7th via a flux-free conductive adhesive 8th , for example silver conductive adhesive, this connection variant not according to the invention. Alternatively, the semiconductor component could 1 also directly on the circuit board 3 be upset.

3 zeigt ebenfalls eine überschlagsfeste Anordnung eines Halbleiterbauelements 1 mit einer integrierten Schaltung in einem QFN oder LGA Gehäuse 2 auf einer Leiterplatte 3. Das Halbleiterbauelement 1 hat auch hier auf seiner zur Leiterplatte 3 gerichteten Unterseite zwei oder mehr elektrische Kontaktflächen 4, zwischen denen im Betrieb des Halbleiterbauelements 1 eine Hochspannung besteht und die mit korrespondierenden Kontaktflächen 6 der Leiterplatte 3 mittels Lotpaste 11 miteinander verlötet sind. Zur Vermeidung einer Whiskerbildung und damit eines Spannungsüberschlags sind der Lotpaste 11 zur Erhöhung des Abstands zwischen dem Gehäuse 2 und der Leiterplatte 3 Kupferkugeln als Füllkörper 12 beigemischt. 3 also shows a flashover-resistant arrangement of a semiconductor component 1 with an integrated circuit in a QFN or LGA package 2 on a circuit board 3 . The semiconductor component 1 also has here on his to the circuit board 3 directed underside two or more electrical contact surfaces 4th , between those in operation of the semiconductor component 1 there is a high voltage and the corresponding contact surfaces 6th the circuit board 3 using solder paste 11 are soldered together. To avoid whisker formation and thus a voltage flashover, the solder paste 11 to increase the distance between the housing 2 and the circuit board 3 Copper balls as fillers 12th mixed in.

Es wird dadurch verhindert, dass der Abstand zwischen dem Gehäuse 2 und der Leiterplatte 3 zu klein wird, insbesondere bei QFN oder LGA Gehäuse zwischen 10 und 25µm beträgt. Hierfür werden Kupferkugeln 12 mit einer durchschnittlichen Korngröße zwischen 25µm und 40µm verwendet, so dass sichergestellt ist, dass der Abstand mindestens etwa 30 bis 50µm beträgt. Dies verringert die Kapillarwirkung, die der Freiraum 13 unter dem Gehäuse 2 zwischen benachbarten Lötverbindungen 11 hat. Die Kapillarwirkung verursacht, dass das Flussmittel der Lotpaste 11 in die Freiräume 13 hineingezogen wird und dort quasi eine Brücke bildet, die die Whiskerbildung begünstigt. Durch die Sicherstellung eines Abstands von mindestens 50µm wird dieses Phänomen minimiert.This prevents the gap between the case 2 and the circuit board 3 is too small, especially with QFN or LGA housings between 10 and 25 µm. For this are copper balls 12th with an average grain size between 25 µm and 40 µm is used, so that it is ensured that the distance is at least about 30 to 50 µm. This reduces the capillary action that the open space 13 under the case 2 between adjacent solder joints 11 Has. The capillary action causes the flux of the solder paste 11 in the open spaces 13 is drawn in and forms a bridge there, which favors whisker formation. This phenomenon is minimized by ensuring a distance of at least 50 µm.

In 4 ist dargestellt, dass die Leiterplatte 3 mit einem Lötstopplack 14 beschichtet ist. Dieser Lötstopplack 14 ist unter dem Gehäuse 2 zwischen den korrespondierenden Kontaktflächen 6 der Leiterplatte 3 allerdings vollständig entfernt, so dass Gräben 15 gebildet sind. Diese Gräben 15 bewirken, dass der Abstand zwischen Gehäuse 2 und Leiterplatte 3 vergrößert wird, so dass auch der Freiraum 13 größer wird. Wie zuvor beschrieben, reduziert sich dadurch die Kapillarwirkung der Freiräume 13 und dem Flussmittel wird eine „Gleitfläche“ genommen, über die es zu einer gegenüberliegenden Kontaktfläche 6 fließen kann.In 4th is shown that the circuit board 3 with a solder mask 14th is coated. This solder mask 14th is under the case 2 between the corresponding contact surfaces 6th the circuit board 3 however completely removed, leaving trenches 15th are formed. These trenches 15th cause the distance between housing 2 and circuit board 3 is enlarged, so that the free space 13 gets bigger. As described above, this reduces the capillary effect of the free spaces 13 and a "sliding surface" is removed from the flux, through which it comes to an opposing contact surface 6th can flow.

Durch die erfindungsgemäß vorgeschlagenen Maßnahmen können Bauelemente ohne Beinchen, d.h. sogenannte no-lead Gehäuse bei hohen Gleichspannungen oder Wechselspannungen mit Gleichspannungsanteilen eingesetzt werden, ohne dass es zu einer Zerstörung beim Einsatz dieser Gehäuseform infolge von Spannungsüberschlagen wegen Mikromigration kommt. Es können dadurch höhere Leistungen bei kleineren Bauräumen auf Schaltungen realisiert werden.By means of the measures proposed according to the invention, components without pins, i.e. so-called no-lead housings can be used at high DC voltages or AC voltages with DC voltage components without being destroyed when using this housing form as a result of voltage flashovers due to micromigration. As a result, higher outputs can be achieved on circuits with smaller installation spaces.

Claims (10)

Überschlagsfeste Anordnung eines Halbleiterbauelements (1) mit einer integrierten Schaltung in einem no-lead Gehäuse, insbesondere einem QFN oder LDA Gehäuse (2), auf einem Substrat (3, 7), wobei das Halbleiterbauelement (1) auf seiner zum Substrat (3, 7) gerichteten Gehäuseunterseite zwei oder mehr elektrische Kontaktflächen (4) aufweist, zwischen denen im Betrieb des Halbleiterbauelements (1) eine Hochspannung besteht, die Kontaktflächen (4) des Gehäuses (2) mit korrespondierenden Kontaktflächen (6) des Substrats (3, 7) elektrisch miteinander verbunden sind, das Substrat (3, 7) zumindest bereichsweise mit einem Lötstopplack (14) beschichtet ist und die Verbindung der Kontaktflächen (4) des Gehäuses (2) mit den korrespondierenden Kontaktflächen (6) des Substrats (3, 7) durch eine Lotpaste (11) gebildet ist, und der Lötstopplack (14) zwischen den korrespondierenden Kontaktflächen (6) des Substrats (3, 7) vollständig entfernt ist.Flashover-proof arrangement of a semiconductor component (1) with an integrated circuit in a no-lead housing, in particular a QFN or LDA housing (2), on a substrate (3, 7), the semiconductor component (1) on its to substrate (3, 7) facing underside of the housing has two or more electrical contact surfaces (4) between which there is a high voltage during operation of the semiconductor component (1), the contact surfaces (4) of the housing (2) with corresponding contact surfaces (6) of the substrate (3, 7) are electrically connected to one another, the substrate (3, 7) is at least partially coated with a solder resist (14) and the connection of the contact surfaces (4) of the housing (2) with the corresponding contact surfaces (6) of the substrate (3, 7) a solder paste (11) is formed, and the solder mask (14) between the corresponding contact surfaces (6) of the substrate (3, 7) has been completely removed. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (3, 7) eine Leiterplatte (3) oder ein Zwischensubstrat (7) ist, das zwischen dem Gehäuse (2) und der Leiterplatte (3) angeordnet und mit dieser Leiterplatte (3) elektrisch verlötet ist.Arrangement according to Claim 1 , characterized in that the substrate (3, 7) is a circuit board (3) or an intermediate substrate (7) which is arranged between the housing (2) and the circuit board (3) and is electrically soldered to this circuit board (3). Anordnung nach Anspruch 2, dadurch gekennzeichnet, dass die Leiterplatte (3) halogenfrei ist.Arrangement according to Claim 2 , characterized in that the circuit board (3) is halogen-free. Anordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zwischen dem Halbleiterbauelement (1) und dem Substrat (3, 7) im Bereich zwischen den Kontaktflächen (4) ein elektrisch nicht leitender Kleber (5) vorhanden ist.Arrangement according to one of the preceding claims, characterized in that an electrically non-conductive adhesive (5) is present between the semiconductor component (1) and the substrate (3, 7) in the area between the contact surfaces (4). Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass der Kleber (5) ein aushärtbarer, halogenfreier Epoxid-Kleber ist.Arrangement according to Claim 4 , characterized in that the adhesive (5) is a curable, halogen-free epoxy adhesive. Anordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der Kleber (5) zumindest zwischen zwei benachbarten Kontaktflächen (4) einen durchgehenden Wall bildet.Arrangement according to Claim 4 or 5 , characterized in that the adhesive (5) forms a continuous wall at least between two adjacent contact surfaces (4). Anordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Verbindung der Kontaktflächen (4) des Gehäuses (2) mit den korrespondierenden Kontaktflächen (6) des Substrats (3, 7) durch eine Lotpaste (11) gebildet ist, der zur Erhöhung des Abstands zwischen dem Gehäuse (2) und dem Substrat (3, 7) Füllkörper (12) beigemischt sind.Arrangement according to one of the preceding claims, characterized in that the connection of the contact surfaces (4) of the housing (2) with the corresponding contact surfaces (6) of the substrate (3, 7) is formed by a solder paste (11) which is used to increase the Distance between the housing (2) and the substrate (3, 7) filler (12) are added. Anordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Füllkörper (12) von Kupferkugeln gebildet sind.Arrangement according to Claim 7 , characterized in that the filling bodies (12) are formed by copper balls. Anordnung nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass die Füllkörper (9) eine durchschnittliche Korngröße zwischen 25µm und 40µm aufweisen.Arrangement according to Claim 7 or 8th , characterized in that the filler bodies (9) have an average grain size between 25 µm and 40 µm. Elektronische Steuerung eines eine Pumpe antreibenden Elektromotors mit einer Anordnung nach einem der Ansprüche 1 bis 9.Electronic control of an electric motor driving a pump with an arrangement according to one of the Claims 1 to 9 .
DE102011107958.4A 2011-07-20 2011-07-20 Flashover protection for an arrangement of a semiconductor component on a substrate Active DE102011107958B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102011107958.4A DE102011107958B4 (en) 2011-07-20 2011-07-20 Flashover protection for an arrangement of a semiconductor component on a substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011107958.4A DE102011107958B4 (en) 2011-07-20 2011-07-20 Flashover protection for an arrangement of a semiconductor component on a substrate

Publications (2)

Publication Number Publication Date
DE102011107958A1 DE102011107958A1 (en) 2013-01-24
DE102011107958B4 true DE102011107958B4 (en) 2020-09-24

Family

ID=47502040

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011107958.4A Active DE102011107958B4 (en) 2011-07-20 2011-07-20 Flashover protection for an arrangement of a semiconductor component on a substrate

Country Status (1)

Country Link
DE (1) DE102011107958B4 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114640A1 (en) * 2005-11-22 2007-05-24 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
US20100007019A1 (en) * 2008-04-03 2010-01-14 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Composite Bump-on-Lead Interconnection
US20100259201A1 (en) * 2009-04-09 2010-10-14 Renesas Technology Corp. Semiconductor device
US20110061909A1 (en) * 2008-05-12 2011-03-17 Imbera Electronics Oy Circuit module and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114640A1 (en) * 2005-11-22 2007-05-24 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
US20100007019A1 (en) * 2008-04-03 2010-01-14 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Composite Bump-on-Lead Interconnection
US20110061909A1 (en) * 2008-05-12 2011-03-17 Imbera Electronics Oy Circuit module and method of manufacturing the same
US20100259201A1 (en) * 2009-04-09 2010-10-14 Renesas Technology Corp. Semiconductor device

Also Published As

Publication number Publication date
DE102011107958A1 (en) 2013-01-24

Similar Documents

Publication Publication Date Title
DE69618458T2 (en) SEMICONDUCTOR PART WITH A CHIP ELECTRICALLY CONNECTED TO A WIRING SUPPORT
DE19930308B4 (en) Multichip module with silicon carrier substrate
DE102006004788B4 (en) Semiconductor device and manufacturing process for this
DE69910955T2 (en) Metal foil with stool contacts, circuit substrate with the metal foil, and semiconductor device with the circuit substrate
DE112006000954B4 (en) Semiconductor package and method of manufacture
EP3042553B1 (en) Method for positionally stable soldering
DE102016218867A1 (en) Electronic circuit device
AT516750B1 (en) Method for void reduction in solder joints
DE112015005881T5 (en) MOUNTING STRUCTURE FOR MOUNTING A SHUNT RESISTOR AND METHOD FOR PRODUCING THE MOUNTING STRUCTURE FOR MOUNTING A SHUNT RESISTOR
DE102006023998B4 (en) Electronic circuit arrangement and method for producing such
EP2593974A2 (en) Carrier device for a semiconductor chip, electronic component comprising a carrier device and optoelectronic component comprising a carrier device
DE112009002460B4 (en) Flexible circuit board
DE19622971A1 (en) Semiconductor device for SMT and mfg. method
DE102014019169A1 (en) Housing with a substrate with embedded metal trace overlaps from joint
DE112017006956B4 (en) Method of manufacturing a power semiconductor device and power semiconductor device
DE102011107958B4 (en) Flashover protection for an arrangement of a semiconductor component on a substrate
EP0555668B1 (en) Printed circuit board for electronical power circuit containing power semiconductors
DE102012208246B4 (en) Semiconductor device
EP2916631B1 (en) Structuring of the solder resist mask of circuit boards for improving soldering results
DE10059808A1 (en) Method of connecting an integrated circuit and a flexible circuit
DE102007002807B4 (en) chip system
DE202011103481U1 (en) Rollover protection for an arrangement of a semiconductor device on a substrate
DE102019129971A1 (en) Method for soldering a component onto a printed circuit board, electronic unit and field device in automation technology
WO2018228976A1 (en) Method for the self-adjusted equipping of a contact carrier with a component, device and optoelectronic component
DE102015120647B4 (en) Electrical device with thin solder stop layer and method of manufacture

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final