DE102011054399A1 - Electronic control unit for use in electrical servo steering device to support vehicle steering operation, has CPU testing whether bit corresponds to bus lines to be tested and bit of other lines maintain different values from each other - Google Patents

Electronic control unit for use in electrical servo steering device to support vehicle steering operation, has CPU testing whether bit corresponds to bus lines to be tested and bit of other lines maintain different values from each other Download PDF

Info

Publication number
DE102011054399A1
DE102011054399A1 DE201110054399 DE102011054399A DE102011054399A1 DE 102011054399 A1 DE102011054399 A1 DE 102011054399A1 DE 201110054399 DE201110054399 DE 201110054399 DE 102011054399 A DE102011054399 A DE 102011054399A DE 102011054399 A1 DE102011054399 A1 DE 102011054399A1
Authority
DE
Germany
Prior art keywords
bus
bits
check
value
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201110054399
Other languages
German (de)
Inventor
Masaya Taki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102011054399A1 publication Critical patent/DE102011054399A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum

Abstract

The unit (10) has a CPU (12) computing a test value based on values recovered from a ROM region (13a) of a ROM (13). The ROM is addressed by multiple address bus testing addresses. The CPU compares the computed test value with a correct value, which serves for address bus testing. The CPU determines an address bus error when the computed value and the correct value do not match with each other. The CPU tests whether a bit correspond to bus lines to be tested and a bit of other bus lines maintain different values from each other to simultaneously detect short circuit errors under the lines. Independent claims are also included for the following: (1) an electrical servo steering device comprising an electronic control unit (2) an electronic control method for detecting a short circuit error in an address bus and data bus.

Description

Die vorliegende Erfindung bezieht sich auf eine elektronische Steuereinheit, die eine zentrale Verarbeitungseinheit und Speicher, die durch einen Adressbus und einen Datenbus mit der zentralen Verarbeitungseinheit verbunden sind, aufweist, ein elektronisches Steuerverfahren und eine elektrische Servolenkvorrichtung, die die elektronische Steuereinheit verwendet.The present invention relates to an electronic control unit having a central processing unit and memories connected to the central processing unit through an address bus and a data bus, an electronic control method, and an electric power steering apparatus using the electronic control unit.

Eine herkömmliche elektronische Steuereinheit (ECU; ECU = electronic control unit) hat eine zentrale Verarbeitungseinheit (CPU; CPU = central processing unit), Speicher, wie zum Beispiel einen ROM und einen RAM, einen Adressbus und einen Datenbus und erfasst eine Verbindung des Adressbusses oder des Datenbusses mit Masse oder einer Leistungsversorgungsleitung und ein anderes Kurzschließen. Eine elektronische Steuereinheit, die beispielsweise in der JP 2008-210245 A offenbart ist, verwendet einen Wert (binäre Daten), bei dem lediglich eines von allen seiner Bit hinsichtlich des binären logischen Pegels „1” oder „0” ist, als einen Prüfwert (binäre Daten). Beim Erfassen eines Fehlers in dem Adressbus wird ein Wert, der lediglich in einem von allen seinen Bit „1” oder „0” hat, von einem ROM-Bereich, der durch die Adresse bezeichnet ist, wiedergewonnen, ein Prüfsummenwert des wiedergewonnen Werts wird berechnet, und der berechnete Prüfsummenwert wird mit einem vorbestimmten korrekten Prüfsummenwert verglichen. Beim Erfassen eines Fehlers in dem Datenbus wird ein Wert, der lediglich in einem von allen seinen Bit „1” oder „0” hat, in einen RAM geschrieben, ein Wert wird von der RAM wiedergewonnen, und der wiedergewonnene Wert wird mit dem Wert, der ursprünglich in den RAM geschrieben wurde, verglichen.A conventional electronic control unit (ECU) has a central processing unit (CPU), memories such as a ROM and a RAM, an address bus and a data bus, and detects a connection of the address bus or of the data bus to ground or a power supply line and another shorting. An electronic control unit, for example, in the JP 2008-210245 A discloses a value (binary data) in which only one of all its bits is "1" or "0" in terms of the binary logic level, as a check value (binary data). Upon detecting an error in the address bus, a value having only one of all its bits of "1" or "0" is retrieved from a ROM area designated by the address, a checksum value of the retrieved value is calculated and the calculated checksum value is compared to a predetermined correct checksum value. Upon detecting an error in the data bus, a value having only one of all its bits of "1" or "0" is written in a RAM, a value is retrieved from the RAM, and the retrieved value is set with the value of which was originally written in RAM compared.

Die Zahl der Bit des Prüfwerts entspricht der Zahl der Busleitungen des Adressbusses oder des Datenbusses, der zu prüfen ist. Wenn beispielsweise die Zahl der Busleitungen 4 ist, wird ein Prüfwert von 4 oder mehr Bit verwendet. Es sei bemerkt, dass eine fehlerhafte Verbindung der Busleitung mit der Masse ein Fehler bedeutet, bei dem ein Bitwert fest auf „0” eingestellt ist, obwohl derselbe „1” sein sollte. Es sei ferner bemerkt, dass eine fehlerhafte Verbindung der Busleitung mit der Leistungsversorgungsleitung ein Fehler bedeutet, bei dem ein Bitwert fest auf „1” eingestellt ist, obwohl derselbe „0” sein sollte. Es sei ferner bemerkt, dass ein Kurzschließen der Busleitung ein Fehler bedeutet, bei dem ein Bitwert der untersuchten Busleitung auf den gleichen Bitwert der anderen Busleitungen eingestellt ist, das heißt, bei dem die Busleitungen keine zueinander unterschiedlichen Bitwerte aufrechterhalten können.The number of bits of the test value corresponds to the number of bus lines of the address bus or data bus to be tested. For example, if the number of bus lines is 4, a check value of 4 or more bits is used. It should be noted that an erroneous connection of the bus line to the ground means an error in which a bit value is fixed to "0", although it should be "1". It should be further noted that a faulty connection of the bus line to the power supply line means an error in which a bit value is fixed to "1" although it should be "0". It is further noted that shorting the bus line means an error in which one bit value of the bus line under test is set to the same bit value of the other bus lines, that is, the bus lines can not maintain mutually different bit values.

Gemäß der elektronischen Steuervorrichtung, auf die im Vorhergehenden Bezug genommen ist, sind beispielsweise „0001” und „1110” als die Prüfwerte zum Erfassen der fehlerhaften Verbindung mit der Leistungsversorgungsleitung bzw. der fehlerhaften Verbindung mit Masse verwendet, wenn der Adressbus oder der Datenbus, die zu untersuchen sind, vier Bit hat. Eine solche fehlerhafte Verbindung kann durch Prüfen bestimmt werden, ob der Wert jedes Bit nicht auf „1” und „0” fixiert ist. Es ist jedoch notwendig, 4 Prüfwerte, beispielsweise „0001”, „0010”, „0100” und „1000”, zu verwenden, um den Kurzschlussfehler zu erfassen.For example, according to the electronic control apparatus referred to above, "0001" and "1110" are used as the check values for detecting the erroneous connection to the power supply line and the erroneous connection to ground, respectively, when the address bus or the data bus to examine, it has four bits. Such a faulty connection can be determined by checking whether the value of each bit is not fixed to "1" and "0". However, it is necessary to use 4 test values, for example "0001", "0010", "0100" and "1000", to detect the short circuit fault.

Es ist somit notwendig, die gleiche oder eine größere Zahl von Prüfwerten wie oder als die Zahl von Busleitungen zu verwenden, um den Kurzschlussfehler zu erfassen. Ein Minimum von 32 Werten muss beispielsweise zum Prüfen des Adressbusses mit 32 Bit wiedergewonnen werden. Ein Minimum von 32 Malen eines Schreibens und Wiedergewinnens muss zum Prüfen des Datenbusses mit 32 Bit durchgeführt werden. 128 Male an Prüfungen werden ähnlicherweise für den Bus mit 128 Bit benötigt. Da sich somit die Zahl von Prüfungen im Verhältnis zu der Zahl von Bit erhöht, wird die elektronische Steuereinheit mit einer stärkeren Verarbeitung belastet.It is thus necessary to use the same or a larger number of check values as or as the number of bus lines to detect the short circuit fault. For example, a minimum of 32 values must be retrieved to check the 32-bit address bus. A minimum of 32 times of writing and retrieving must be done to check the data bus with 32 bits. 128 times of tests are similarly needed for the 128-bit bus. Thus, as the number of tests increases in proportion to the number of bits, the electronic control unit is burdened with more processing.

Gemäß der elektronischen Steuereinheit, auf die im Vorhergehenden Bezug genommen ist, ist die Prüfsumme verwendet, um in dem Adressbus einen Fehler zu erfassen. Die Prüfsumme ist verwendet, um die elektronische Steuereinheit davon zu befreien, in dem Fall einer Erhöhung der Zahl von Prüfungen durch Prüfen eines Gesamtwerts (einer Prüfsumme) von einzelnen Werten und nicht Prüfen von einzelnen Werten schwer belastet zu sein. Gemäß dem Verfahren eines Verwendens einer Prüfsumme wird der Fehler nicht bestimmt werden, wenn Werte der gleichen Bit der Werte von einer Adresse wiedergewonnen werden und von der anderen Adresse wiedergewonnen werden. Es sei beispielsweise angenommen, dass ein Wert, der von einer Adresse „0001” wiedergewonnen wird, „00101010” ist, und ein Wert, der von der anderen Adresse „0010” wiedergewonnen wird, „11010101” ist, wobei der logische Pegel jedes Bit zu demselben von „00101010” umgekehrt bzw. entgegengesetzt ist. Aufgrund eines Fehlers in dem Adressbus wird der Wert, der von der Adresse „0001” wiedergewonnen wird, „00101000”, und der Wert, der von der Adresse „0010” wiedergewonnen wird, wird „11010111”, das heißt „0” und „1” in dem ersten Bit der zweiten Ziffer einer hexadezimalen Zahl werden ausgetauscht, wobei die Prüfsummenwerte gleich sind, unabhängig davon, ob der Fehler anwesend ist oder nicht. Es ist daher nicht möglich, einen Fehler zu erfassen.According to the electronic control unit referred to above, the checksum is used to detect an error in the address bus. The checksum is used to free the electronic control unit from being heavily loaded in the event of an increase in the number of checks by checking a total value (a checksum) of individual values rather than checking individual values. According to the method of using a checksum, the error will not be determined if values of the same bits of the values are retrieved from one address and retrieved from the other address. For example, assume that a value retrieved from an address "0001" is "00101010" and a value retrieved from the other address "0010" is "11010101", the logical level of each bit to the same of "00101010" is reversed or opposite. Due to an error in the address bus, the value retrieved from the address "0001" becomes "00101000", and the value retrieved from the address "0010" becomes "11010111", that is, "0" and " 1 "in the first bit of the second digit of a hexadecimal number are exchanged, and the checksum values are the same regardless of whether the error is present or not. It is therefore not possible to detect an error.

Eine Aufgabe der vorliegenden Erfindung besteht daher darin, eine elektronische Steuereinheit zu schaffen, die einen Fehler in einem Adressbus und einem Datenbus mit einer reduzierten Zahl von Prüfwerten, die für einen Fehlerprüfungsbetrieb erforderlich sind, erfasst.It is therefore an object of the present invention to provide an electronic control unit which detects an error in an address bus and a data bus having a reduced number of Test values required for error checking operation are recorded.

Gemäß der vorliegenden Erfindung weist eine elektronische Steuereinheit eine CPU, einen ROM, einen RAM und einen Adressbus und einen Datenbus, der die CPU mit dem ROM und dem RAM verbindet, auf.According to the present invention, an electronic control unit includes a CPU, a ROM, a RAM and an address bus, and a data bus connecting the CPU with the ROM and the RAM.

Bei einem ersten Aspekt berechnet die CPU basierend auf Werten, die von dem ROM, der durch eine Mehrzahl von Adressbusprüfadressen, die einer Adressbusprüfung dienen, adressiert wird, wiedergewonnen werden, einen Prüfwert, vergleicht einen berechneten Prüfwert mit einem korrekten Wert, der einer Adressbusprüfung dient, und bestimmt einen Adressbusfehler, wenn der berechnete Prüfwert und der korrekte Wert nicht übereinstimmen. Die Mehrzahl von Adressbusprüfadressen ist ein Wert mit mindestens 4 Bit, der den mindestens 4 Busleitungen entspricht und „0” in mindestens 2 Bit sowie „1” in mindestens 2 Bit aufweist. Die CPU prüft, ob Bit, die zu prüfenden Busleitungen entsprechen, und Bit von anderen Busleitungen voneinander unterschiedliche Werte aufrechterhalten, um dadurch zwischen der Mehrzahl von Busleitungen Kurzschlussfehler gleichzeitig zu erfassen.In a first aspect, the CPU calculates a check value based on values retrieved from the ROM addressed by a plurality of address bus check addresses that are for address bus testing, and compares a computed check value to a correct value that serves an address bus check , and determines an address bus error if the calculated check value and the correct value do not match. The plurality of address bus check addresses is a value of at least 4 bits corresponding to the at least 4 bus lines and having "0" in at least 2 bits and "1" in at least 2 bits. The CPU checks whether bits corresponding to bus lines to be tested and bits of other bus lines keep different values from each other, thereby simultaneously detecting short circuit errors among the plurality of bus lines.

Bei einem zweiten Aspekt berechnet die CPU basierend auf einer Mehrzahl von Werten, die von dem ROM wiedergewonnen werden, einen Prüfwert, vergleicht einen berechneten Prüfwert mit einem korrekten Wert, der für eine Datenbusprüfung vorberechnet wird, und bestimmt einen Datenbusfehler, wenn der berechnete Prüfwert und der korrekte Wert nicht übereinstimmen. Die Mehrzahl von Datenbusprüfwerten ist ein Wert mit mindestens 4 Bit, die den mindestens vier Busleitungen entsprechen und „0” in mindestens 2 Bit sowie „1” in mindestens 2 Bit aufweisen. Die CPU prüft, ob die Bit, die zu prüfenden Busleitungen entsprechen, und die Bit von anderen Busleitungen voneinander unterschiedliche Werte aufrechterhalten, um dadurch zwischen der Mehrzahl von Busleitungen Kurzschlussfehler gleichzeitig zu erfassen.In a second aspect, based on a plurality of values retrieved from the ROM, the CPU calculates a check value, compares a calculated check value with a correct value precalculated for a data bus check, and determines a data bus error when the calculated check value and the correct value do not match. The plurality of data bus check values is a value of at least 4 bits corresponding to the at least four bus lines and having "0" in at least 2 bits and "1" in at least 2 bits. The CPU checks whether the bits corresponding to bus lines to be tested and the bits of other bus lines keep different values from each other, thereby simultaneously detecting short circuit errors among the plurality of bus lines.

Bei einem dritten Aspekt schreibt die CPU eine Mehrzahl von Datenbusprüfwerten in einen Datenbusprüfbereich des RAM, gewinnt eine Mehrzahl von Datenbusprüfwerten von dem gleichen Datenbusprüfbereich wieder, vergleicht wiedergewonnene Datenbusprüfwerte mit geschriebenen Datenbusprüfwerten und bestimmt einen Datenbusfehler, wenn die verglichenen Datenbusprüfwerte nicht übereinstimmen. Die Mehrzahl von Datenbusprüfwerten ist ein Wert mit mindestens 4 Bit, die den mindestens 4 Busleitungen entsprechen und „0” in mindestens 2 Bit sowie „1” in mindestens 2 Bit aufweisen. Die CPU prüft, ob Bit, die zu prüfenden Busleitungen entsprechen, und Bit anderer Busleitungen voneinander unterschiedliche Werte aufrechterhalten, um dadurch zwischen der Mehrzahl von Busleitungen Kurzschlussfehler gleichzeitig zu erfassen.In a third aspect, the CPU writes a plurality of data bus check values to a data bus check area of the RAM, retrieves a plurality of data bus check values from the same data bus check area, compares recovered data bus check values with written data bus check values, and determines a data bus error if the compared data bus check values do not match. The plurality of data bus check values is a value of at least 4 bits corresponding to the at least 4 bus lines and having "0" in at least 2 bits and "1" in at least 2 bits. The CPU checks whether bits corresponding to bus lines to be tested and bits of other bus lines keep different values from each other, thereby simultaneously detecting short circuit errors among the plurality of bus lines.

Bei jedem Aspekt sind jeweils die Mehrzahl von Adressbusprüfadressen oder die Mehrzahl von Datenbusprüfwerten ein Wert von N Bit, der den N Busleitungen entspricht und „0” in N/2 Bit sowie „1” in N/2 Bit aufweist.In each aspect, each of the plurality of address bus check addresses or the plurality of data bus check values is a value of N bits corresponding to the N bus lines and having "0" in N / 2 bits and "1" in N / 2 bits.

Die vorhergehenden und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung sind aus der folgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügten Zeichnungen vorgenommen ist, offensichtlicher. Es zeigen:The foregoing and other objects, features and advantages of the present invention will become more apparent from the following detailed description made with reference to the accompanying drawings. Show it:

1 eine elektrische Servolenkvorrichtung, die eine elektronische Steuereinheit gemäß einem Ausführungsbeispiel der vorliegenden Erfindung verwendet; 1 an electric power steering apparatus using an electronic control unit according to an embodiment of the present invention;

2 ein Schaltungsdiagramm der elektronischen Steuereinheit gemäß dem Ausführungsbeispiel; 2 a circuit diagram of the electronic control unit according to the embodiment;

3 ein Flussdiagramm einer Adressbusabnormalitätserfassungsverarbeitung, die bei dem Ausführungsbeispiel ausgeführt wird; 3 FIG. 10 is a flowchart of address bus abnormality detection processing executed in the embodiment; FIG.

4 ein Flussdiagramm einer Datenbusabnormalitätserfassungsverarbeitung, die bei dem Ausführungsbeispiel ausgeführt wird; 4 Fig. 10 is a flowchart of data bus abnormality detection processing executed in the embodiment;

5A bis 5C Tabellen von exemplarischen Prüfwerten in den Fällen, dass Prüfobjektbit 2 Bit, 4 Bit bzw. 8 Bit sind; 5A to 5C Tables of exemplary test values in cases where test object bits are 2 bits, 4 bits, and 8 bits, respectively;

6 eine schematische Darstellung eines ROM-Bereichs bei der elektronischen Steuereinheit gemäß dem Ausführungsbeispiel; 6 a schematic representation of a ROM area in the electronic control unit according to the embodiment;

7 eine Tabelle eines exemplarischen Prüfwerts in einem Fall, dass die Prüfobjektbit 16 Bit sind; 7 a table of an exemplary check value in a case that the check object bits are 16 bits;

8 eine Tabelle eines exemplarischen Prüfwerts in einem Fall, dass die Prüfobjektbit 32 Bit sind; und 8th a table of an exemplary check value in a case that the check object bits are 32 bits; and

9A und 9B eine Tabelle von anderen exemplarischen Prüfwerten in Fällen, dass die Prüfobjektbit 4 Bit bzw. 8 Bit sind. 9A and 9B a table of other exemplary test values in cases where the test object bits are 4 bits and 8 bits, respectively.

Eine elektronische Steuereinheit (ECU) gemäß der vorliegenden Erfindung ist im Detail im Folgenden unter Bezugnahme auf Ausführungsbeispiele beschrieben, bei denen die ECU in einer elektrischen Servolenkvorrichtung zum Unterstützen eines Lenkbetriebs eines Fahrzeugs enthalten ist.An electronic control unit (ECU) according to the present invention will be described in detail below with reference to embodiments in which the ECU is included in an electric power steering apparatus for assisting a steering operation of a vehicle.

Bezug nehmend auf 1 ist bei einem Lenksystem 90 eines Fahrzeugs, das ein Lenkrad 91 und eine Lenkwelle 92, die mit dem Lenkrad 91 gekoppelt ist, aufweist, eine elektrische Servolenkvorrichtung 1 vorgesehen. Ein Drehmomentsensor 94 ist an der Lenkwelle 92 zum Erfassen eines Lenkdrehmoments vorgesehen. Ein Ritzel 96 ist an einem Ende der Lenkwelle 92 vorgesehen und mit einer Zahnstangenwelle 97 verzahnt. Ein Paar von Reifenrädern 98 ist durch Spurstangen und dergleichen mit beiden Enden der Zahnstangenwelle 97 gekoppelt. Referring to 1 is at a steering system 90 a vehicle that is a steering wheel 91 and a steering shaft 92 that with the steering wheel 91 is coupled, an electric power steering device 1 intended. A torque sensor 94 is on the steering shaft 92 provided for detecting a steering torque. A pinion 96 is at one end of the steering shaft 92 provided and with a rack shaft 97 toothed. A pair of tire wheels 98 is by tie rods and the like with both ends of the rack shaft 97 coupled.

Wenn ein Fahrer das Lenkrad 91 dreht, dreht sich die Lenkwelle 92. Eine Drehung der Lenkwelle 92 wird durch das Ritzel 96 in eine lineare Bewegung der Zahnstangenwelle 97 gewandelt. Die Reifenräder 98 werden mit einem Winkel gelenkt, der der Menge einer linearen Bewegung der Zahnstangenwelle 97 entspricht.When a driver turns the steering wheel 91 turns, turns the steering shaft 92 , A rotation of the steering shaft 92 gets through the pinion 96 in a linear movement of the rack shaft 97 changed. The tire wheels 98 are steered at an angle equal to the amount of linear movement of the rack shaft 97 equivalent.

Die elektrische Servolenkvorrichtung 1 weist einen Motor 80, ein Reduktionsgetriebe 89 und eine Motortreibvorrichtung 2 auf. Der Motor 80 erzeugt ein Lenkunterstützungsdrehmoment. Das Reduktionsgetriebe 89 überträgt durch Reduzieren der Drehungsgeschwindigkeit eine Drehung des Motors 80 zu der Lenkwelle 92. Der Motor 80 ist ein bürstenloser Dreiphasenmotor, der das Reduktionsgetriebe 89 in der Vorwärtsrichtung und der Rückwärtsrichtung dreht. Die Motortreibvorrichtung 2 hat eine elektronische Steuereinheit (ECU) 10. Die Motortreibvorrichtung 2 weist zusätzlich zu dem Drehmomentsensor 94 einen Drehungswinkelsensor 85 und einen Fahrzeuggeschwindigkeitssensor 95 auf. Der Drehungswinkelsensor 85 erfasst einen Drehungswinkel des Motors 80. Der Fahrzeuggeschwindigkeitssensor 95 erfasst eine Fahrzeuggeschwindigkeit. Die elektrische Servolenkvorrichtung 1 erzeugt somit ein Lenkunterstützungsdrehmoment und überträgt dasselbe zum Unterstützen des Lenkbetriebs des Lenkrads 91.The electric power steering device 1 has an engine 80 , a reduction gearbox 89 and a motor driving device 2 on. The motor 80 generates a steering assist torque. The reduction gear 89 transmits a rotation of the motor by reducing the rotational speed 80 to the steering shaft 92 , The motor 80 is a brushless three-phase motor, which is the reduction gearbox 89 in the forward direction and the reverse direction. The engine drive device 2 has an electronic control unit (ECU) 10 , The engine drive device 2 in addition to the torque sensor 94 a rotation angle sensor 85 and a vehicle speed sensor 95 on. The rotation angle sensor 85 detects a rotation angle of the motor 80 , The vehicle speed sensor 95 detects a vehicle speed. The electric power steering device 1 thus generates a steering assist torque and transmits the same to assist the steering operation of the steering wheel 91 ,

Wie in 2 gezeigt ist, weist die ECU 10 einen Mikrocomputer 11, eine Eingangsschaltung 16 und eine Ausgangsschaltung 17 auf. Der Mikrocomputer 11 weist eine zentrale Verarbeitungseinheit (CPU) 12, einen Nur-Lese-Speicher (ROM; ROM = read-only memory) 13, einen Zufallszugriffspeicher (RAM; RAM = random-access memory) 14 und eine Eingangs-/Ausgangs-Schaltung (I/O; I/O = input/output circuit) 15 auf. Der ROM 13 speichert Programme, die durch die CPU 12 ausgeführt werden. Der RAM 14 speichert arithmetische Verarbeitungsdaten und dergleichen der CPU 12. Die CPU 12 führt die Programme für arithmetische Operationen, wie zum Beispiel einen Vergleich von Werten, die von dem ROM 13 wiedergewonnen werden, mit korrekten Werten, aus. Der ROM 13 hat einen ROM-Bereich 13a, um darin einen korrekten Wert Vt, der zum Prüfen des Adressbusses 21 geliefert wird, zu speichern. Der RAM 14 hat einen RAM-Bereich, der als ein Datenbusprüfbereich 14d bei einer beliebigen Adresse zum Prüfen des Datenbusses 22 vorgesehen ist. Wenn der Datenbus 22 N Bit hat, hat der Datenbusprüfbereich 14d einen Bereich eines Minimums von (N/8) Byte.As in 2 is shown, the ECU 10 a microcomputer 11 , an input circuit 16 and an output circuit 17 on. The microcomputer 11 has a central processing unit (CPU) 12 , a read-only memory (ROM) 13 , a random access memory (RAM) 14 and an input / output circuit (I / O). 15 on. The ROM 13 stores programs by the CPU 12 be executed. The RAM 14 stores arithmetic processing data and the like of the CPU 12 , The CPU 12 executes the programs for arithmetic operations, such as a comparison of values derived from the ROM 13 recovered, with correct values. The ROM 13 has a ROM area 13a to get therein a correct value Vt, which is used to check the address bus 21 is delivered to store. The RAM 14 has a RAM area acting as a data bus check area 14d at any address for checking the data bus 22 is provided. When the data bus 22 has N bits, the data bus check area has 14d a range of a minimum of (N / 8) bytes.

Die I/O 15 tauscht mit der Eingangsschaltung 16 und der Ausgangsschaltung 17 Signale aus. Die Eingangsschaltung 16 empfängt von verschiedenen Sensoren Signale, um eine Bedingung zum Steuern des Mikrocomputers 11 zu bestimmen. Die Ausgangsschaltung 17 treibt unter einer Steuerung des Mikrocomputers 11 eine Betätigungsvorrichtung. Die Eingangsschaltung 16 empfängt genauer gesagt die Ausgangssignale des Drehungswinkelsensors 85, des Drehmomentsensors 94 und des Fahrzeuggeschwindigkeitssensors 95. Die Ausgangsschaltung 17 treibt unter der Steuerung des Mikrocomputers 11 den Motor 80.The I / O 15 exchanges with the input circuit 16 and the output circuit 17 Signals off. The input circuit 16 receives signals from various sensors to a condition for controlling the microcomputer 11 to determine. The output circuit 17 drives under a control of the microcomputer 11 an actuator. The input circuit 16 More specifically, it receives the outputs of the rotation angle sensor 85 , the torque sensor 94 and the vehicle speed sensor 95 , The output circuit 17 drives under the control of the microcomputer 11 the engine 80 ,

Der Adressbus 21 verbindet die CPU 12 und den ROM 13 sowie den RAM 14 und bezeichnet Adressen eines Schreibens eines Werts (von Daten) und eines Wiedergewinnens eines Werts (von Daten). Der Datenbus 22 verbindet ferner die CPU 12 und den ROM 13 sowie den RAM 14 und bezeichnet einen Wert, der zu schreiben und wiederzugewinnen ist, und gewinnt denselben wieder. Sowohl der Adressbus 21 als auch der Datenbus 22 sind aus einer Mehrzahl von Busleitungen gebildet. Die Zahl der Busleitungen ist allgemein 2π (4, 8, 16, 32 und dergleichen) und entspricht der Zahl der Bit einer Adresse oder eines Werts (Daten), die gesendet werden.The address bus 21 connects the CPU 12 and the ROM 13 as well as the RAM 14 and denotes addresses of writing a value (of data) and retrieving a value (of data). The data bus 22 also connects the CPU 12 and the ROM 13 as well as the RAM 14 and denotes a value to be written and retrieved, and recovers it. Both the address bus 21 as well as the data bus 22 are formed of a plurality of bus lines. The number of bus lines is generally 2π (4, 8, 16, 32, and the like) and corresponds to the number of bits of an address or value (data) being sent.

Die ECU 10, genauer gesagt die CPU 12 des Mikrocomputers 11, führt periodisch eine in 3 und 4 gezeigte Verarbeitung aus, bei der „S” einen Verarbeitungsschritt angibt.The ECU 10 , more specifically the CPU 12 of the microcomputer 11 , periodically introduces a 3 and 4 shown processing in which "S" indicates a processing step.

Bezug nehmend auf ein Flussdiagramm, das in 3 gezeigt ist und das zum Erfassen eines Fehlers in dem Adressbus 21 vorgesehen ist, wird bei S11 ein Wert, der in dem ROM-Bereich 13a, der durch eine Prüfadresse Ad für eine Adressbusprüfung (Adressbusprüfungsadresse Ad) bezeichnet ist, gespeichert ist, wiedergewonnen. Bei S12 wird basierend auf dem wiedergewonnen Wert ein Prüfwert Vj berechnet. Ein Prüfsummenwert wird beispielsweise berechnet, oder eine CRC wird durch Verwenden eines Generatorpolynoms berechnet. Der wiedergewonnene Wert kann alternativ selbst als der Prüfsummenwert Vj verwendet sein, indem der wiedergewonnene Wert mit eins multipliziert wird. Die Prüfsumme wird vorzugsweise in einem Fall verwendet, dass ein System durch eine Fehlerart, bei der Werte der gleichen Bit zwischen wiedergewonnenen Werten, die aus unterschiedlichen Adressen wiedergewonnen werden, ausgetauscht werden, das heißt umgekehrt werden, überhaupt nicht beeinträchtigt wird.Referring to a flow chart that is incorporated in 3 and that for detecting an error in the address bus 21 is provided, at S11 a value that is in the ROM area 13a , which is stored by a check address Ad for an address bus check (address bus check address Ad), is recovered. At S12, a check value Vj is calculated based on the retrieved value. For example, a checksum value is calculated, or a CRC is calculated by using a generator polynomial. Alternatively, the retrieved value may itself be used as the checksum value Vj by multiplying the retrieved value by one. The checksum is preferably used in a case that a system is not affected at all by a type of error in which values of the same bits are exchanged between recovered values retrieved from different addresses, that is, vice versa.

Bei S13 wird der Prüfwert Vj mit einem korrekten Wert Vt verglichen, der für eine Adressbusprüfung geliefert und vorberechnet wird, um dadurch zu prüfen, ob der Prüfwert Vj und der korrekte Wert Vt übereinstimmen oder gleich sind. Wenn sich bei S13 JA ergibt, wird bei S14 bestimmt, dass der Adressbus 21 normal ist, Wenn sich bei S13 NEIN ergibt, wird bei S15 bestimmt, dass der Adressbus 21 einen Fehler hat und abnormal ist. Der korrekte Wert Vt zum Prüfen des Adressbusses 21 wird aus einem vorgespeicherten ROM-Wert bestimmt, der zum Erfassen eines Fehlers in dem Adressbus 21 notwendig und ausreichend ist. Der korrekte Wert Vt muss in einem Ausmaß geliefert werden, das zum Erfassen eines Fehlers in dem Adressbus 21 notwendig und ausreichend ist, und muss für jeden von allen ROM-Bereichen geliefert werden. At S13, the check value Vj is compared with a correct value Vt supplied for an address bus check and precalculated to thereby check whether the check value Vj and the correct value Vt match or are the same. If YES at S13, it is determined at S14 that the address bus 21 is normal, If NO at S13, it is determined at S15 that the address bus 21 has an error and is abnormal. The correct value Vt for checking the address bus 21 is determined from a pre-stored ROM value which is for detecting an error in the address bus 21 necessary and sufficient. The correct value Vt must be provided to an extent that is capable of detecting an error in the address bus 21 necessary and sufficient, and must be supplied to each of all ROM areas.

Wenn ein Fehler in dem Adressbus 21 entsteht, wird bei S11 ein inkorrekter Adresswert wiedergewonnen, und daher stimmen der Prüfwert Vj und der korrekte Wert Vt nicht überein. Es ist daher möglich, durch eine Ausführung der in 3 gezeigten Verarbeitung einen Fehler in dem Adressbus 21 zu erfassen.If there is an error in the address bus 21 is formed, an incorrect address value is retrieved at S11, and therefore, the check value Vj and the correct value Vt do not coincide. It is therefore possible, through an execution of in 3 shown processing an error in the address bus 21 capture.

Bezug nehmend auf 4, die zum Erfassen eines Fehlers in dem Datenbus 22 vorgesehen ist, wird bei S21 ein Datenbusprüfwert Md in den Datenbusprüfbereich 14d in dem RAM 14 geschrieben. Bei S22 wird ein Wert Mr aus dem Datenbusprüfbereich 14d wiedergewonnen. Bei S23 wird der Prüfwert Md, der bei S21 geschrieben wird, mit dem wiedergewonnen Wert Mr, der bei S22 wiedergewonnen wird, verglichen, um dadurch zu prüfen, ob sowohl der geschriebene Prüfwert Md als auch der wiedergewonnene Wert Mr übereinstimmen oder gleich sind. Wenn sich bei S23 JA ergibt, wird bei S24 bestimmt, dass der Datenbus 22 normal ist. Wenn sich bei S23 NEIN ergibt, wird bei S25 bestimmt, dass der Datenbus 22 einen Fehler hat und abnormal ist.Referring to 4 for detecting an error in the data bus 22 is provided, at S21, a data bus check value Md in the data bus check area 14d in the RAM 14 written. At S22, a value Mr becomes from the data bus check area 14d recovered. At S23, the check value Md written at S21 is compared with the retrieved value Mr retrieved at S22 to thereby check whether both the written check value Md and the retrieved value Mr are equal to or equal to each other. If YES at S23, it is determined at S24 that the data bus 22 is normal. If NO at S23, it is determined at S25 that the data bus 22 has an error and is abnormal.

Wenn ein Fehler in dem Datenbus 21 entsteht, können Daten nicht ordnungsgemäß geschrieben oder wiedergewonnen werden, und daher stimmen der geschriebene Wert Md und der wiedergewonnene Wert Mr nicht überein. Es ist daher möglich, durch eine Ausführung der in 4 gezeigten Verarbeitung einen Fehler in dem Datenbus 22 zu erfassen.If there is an error in the data bus 21 data may not be properly written or retrieved, and therefore the written value Md and the retrieved value Mr do not match. It is therefore possible, through an execution of in 4 processing shown an error in the data bus 22 capture.

Das vorliegende Ausführungsbeispiel ist durch eine Bedingung einer Auswahl der Prüfadresse Ad für eine Adressbusprüfung oder des Prüfwerts Md für eine Datenbusprüfung charakterisiert. Sowohl die Prüfadresse Ad als auch der Prüfwert Md werden eine Mehrzahl von Malen in Entsprechung zu der Zahl der Busleitungen, die zu prüfen sind, geliefert.The present embodiment is characterized by a condition of selecting the check address Ad for an address bus check or the check value Md for a data bus check. Both the test address Ad and the test value Md are supplied a plurality of times in accordance with the number of bus lines to be tested.

Die Prüfadresse Ad zum Erfassen eines Fehlers in dem Adressbus 21 und der Prüfwert Md zum Erfassen eines Fehlers in dem Datenbus 22 werden ähnlicherweise ausgewählt. Aus diesem Grund wird „eine Mehrzahl von Prüfwerten D” für entweder eine Mehrzahl von Prüfadressen Ad für eine Adressbusprüfung oder eine Mehrzahl von Prüfwerten Md für eine Datenbusprüfung verwendet. Gemäß dem vorliegenden Ausführungsbeispiel wird die Zahl der Prüfwerte D für eine Fehlererfassung minimiert, indem die Mehrzahl von Prüfwerten, wie im Folgenden beschrieben ist, ausgewählt wird, sodass die Verarbeitungslast und die Verarbeitungsgeschwindigkeit der ECU 10 verbessert werden können.The check address Ad for detecting an error in the address bus 21 and the check value Md for detecting an error in the data bus 22 are similarly selected. For this reason, "a plurality of check values D" are used for either a plurality of check addresses Ad for an address bus check or a plurality of check values Md for a data bus check. According to the present embodiment, the number of check values D for error detection is minimized by selecting the plurality of check values as described below, so that the processing load and the processing speed of the ECU 10 can be improved.

Der Busleitungsfehler entsteht bei drei Fehlerarten (1) bis (3).The bus line error occurs with three error types (1) to (3).

(1) Fehler einer fixierten 0(1) Error of a fixed 0

Bei dieser Fehlerart ist ein Wert eines Bit, das einer Busleitung entspricht, auf „0” fixiert, obwohl derselbe „1” sein sollte. Dieser Fehler entsteht, wenn die Busleitung mit Masse verbunden ist, oder bei einer Trennung der Busleitung, wodurch der Wert des Bit „0” wird.In this type of error, a value of one bit corresponding to one bus line is fixed at "0" although it should be "1". This error occurs when the bus line is connected to ground, or when the bus line is disconnected, causing the value of the bit to become "0".

(2) Fehler einer fixierten 1(2) Error of a fixed 1

Bei dieser Fehlerart ist ein Wert eines Bit, das einer Busleitung entspricht, auf „1” fixiert, obwohl derselbe „0” sein sollte. Dieser Fehler entsteht, wenn die Busleitung mit einer Leistungsversorgungsleistung verbunden ist, oder bei einer Trennung der Busleitung, wodurch der Wert des Bit „1” wird.In this type of error, a value of one bit corresponding to one bus line is fixed at "1" although it should be "0". This error occurs when the bus line is connected to a power supply power or when the bus line is disconnected, causing the value of the bit to become "1".

(3) Kurzschlussfehler(3) Short-circuit fault

Bei dieser Fehlerart wird ein Wert eines Bit, das einer Busleitung entspricht, gleich einem Wert eines Bit, das der anderen Busleitung entspricht, das heißt zwischen zwei Busleitungen werden keine unterschiedlichen Werte aufrechterhalten. Dieser Fehler entsteht, wenn Busleitungen miteinander kurzgeschlossen sind.In this type of fault, a value of one bit corresponding to one bus line becomes equal to a value of one bit corresponding to the other bus line, that is, different values are not maintained between two bus lines. This error occurs when bus lines are shorted together.

Prüfwerte D zum Erfassen der im Vorhergehenden beschriebenen Fehler werden wie folgt bestimmt.

  • (1) Zum Erfassen eines Fehlers einer fixierten 0 wird ein Wert eines Bit, das einer Busleitung entspricht, die zu prüfen ist, auf „1” eingestellt.
  • (2) Zum Erfassen eines Fehlers einer fixierten 1 wird ein Wert eines Bit, das einer Busleitung entspricht, die zu prüfen ist, auf „0” eingestellt.
  • (3) Zum Erfassen eines Kurzschlussfehlers wird ein Wert eines Bit, das einer Busleitung entspricht, die zu prüfen ist, auf einen sich zu demselben der anderen Busleitungen unterscheidenden Wert eingestellt. Das heißt für jedes von allen Bit von Busleitungen wird ein Wert eines Bit, das zu prüfen ist, auf „0” eingestellt, und Werte der anderen Bit werden auf „1” eingestellt, oder ein Wert eines Bit, das zu prüfen ist, wird auf „1” eingestellt, und Werte der anderen Bit werden auf „0” eingestellt. Die Zahl von Kombinationen der Kurzschlussfehlererfassung gleicht der Zahl von Kombinationen eines Auswählen von zwei Bit aus Gesamtbit. Wenn die Zahl der Gesamtbit N ist, muss eine Mehrzahl von Kombinationen (NC2) von Prüfwerten D geliefert werden.
Check values D for detecting the above-described errors are determined as follows.
  • (1) For detecting a fixed-zero error, a value of a bit corresponding to a bus line to be tested is set to "1".
  • (2) For detecting a fixed-1 error, a value of a bit corresponding to a bus line to be checked is set to "0".
  • (3) For detecting a short-circuit fault, a value of one bit corresponding to one bus line to be tested is set to a value different from that of the other bus lines. That is, for each of every bit of Bus lines, a value of one bit to be checked is set to "0", and values of the other bits are set to "1", or a value of a bit to be checked is set to "1", and values the other bits are set to "0". The number of combinations of the short-circuit fault detection equals the number of combinations of selecting two bits of total bits. When the number of total bits is N, a plurality of combinations ( N C 2 ) of check values D must be supplied.

Beispiele der Prüfwerte D sind im Folgenden hinsichtlich unterschiedlicher Zahlen von Prüfobjektbit, die zu prüfende Objektbis sind, beschrieben. Für den Prüfwert D von N Bit ist das niederwertigste als Bit Nr. 0 (nulltes Bit) bezeichnet, das zweitniederwertigste Bit ist als das Bit Nr. 1 (erstes Bit) bezeichnet, und das höchstwertige Bit ist als das Bit Nr. N-1 (Nte Bit) von Bit Nr. 2 bis Bit Nr. N-2 bezeichnet. Eine hexadezimale Zahl ist durch Beifügen von „h” an dem Ende der Zahl bezeichnet.Examples of the test values D are described below with respect to different numbers of test object bits which are objects to be tested. For the check value D of N bits, the least significant one is designated as bit # 0 (zeroth bit), the second least significant bit is designated as the bit # 1 (first bit), and the most significant bit is as the bit # N-1 (Nth bit) from bit # 2 to bit # N-2. A hexadecimal number is designated by adding "h" at the end of the number.

(Beispiel mit 2 Bit)(Example with 2 bits)

Ein Beispiel mit 2 Bit ist in 5A gezeigt, in der die Zahl der Prüfbit für eine Fehlerprüfung 2 ist, das heißt w Bit sind dem unterworfen, geprüft zu werden. Bei diesem Beispiel werden, obwohl der Prüfwert D selbst 8 Bit hat, lediglich 2 Bit, das heißt das Bit Nr. 0 und das Bit Nr. 1 geprüft. Durch Verwenden von zwei Werten 01h (00000001) und FEh (11111110) als Prüfwerte D können ein Fehler einer fixierten 0 und ein Fehler einer fixierten 1 erfasst werden. Die Zahl der Kombinationen eines Kurzschließens ist lediglich 1, was zwischen dem Bit Nr. 0 und dem Bit Nr. 1 ist. Der Kurzschlussfehler kann durch entweder einen Wert 01h oder FEh erfasst werden. Die Zahl von Prüfwerten ist 2 und daher gleich dem Stand der Technik.An example with 2 bits is in 5A in which the number of check bits for an error check is 2, that is, w bits are subjected to be checked. In this example, although the check value D itself has 8 bits, only 2 bits, that is, the bit No. 0 and the bit No. 1 are checked. By using two values 01h (00000001) and FEh (11111110) as test values D, a fixed-1 error and a fixed-1 error can be detected. The number of combinations of short-circuiting is only 1, which is between bit # 0 and bit # 1. The short circuit fault can be detected by either a value 01h or FEh. The number of test values is 2 and therefore equal to the state of the art.

(Beispiel mit 4 Bit)(Example with 4 bits)

Ein Beispiel mit 4 Bit ist in 5B gezeigt, in der die Zahl der Prüfbit 4 ist, das heißt 4 Bit sind dem unterworfen, geprüft zu werden. Bei diesem Beispiel werden, obwohl der Prüfwert D selbst 8 Bit hat, lediglich 4 Bit, das heißt das Bit Nr. 0 bis zu dem Bit Nr. 3, geprüft. Als Prüfwerte D werden drei Werte, das heißt 03h (00000011), 05h (00000101) und FCh (11111100), verwendet. Der Fehler einer fixierten 0 und der Fehler einer fixierten 1 können durch die Werte 03h und FCh erfasst werden. Die Zahl der Kombinationen eines Kurzschlussfehlers ist 4C2, das heilst 6. Von den 6 Kombinationen können 4 Kombinationen zwischen dem Bit Nr. 0 und dem Bit Nr. 2, zwischen dem Bit Nr. 0 und dem Bit Nr. 3, zwischen dem Bit Nr. 1 und dem Bit Nr. 2 bzw. zwischen dem Bit Nr. 1 und dem Bit Nr. 3 durch den Wert 03h erfasst werden. Die anderen zwei Kombinationen können zwischen dem Bit Nr. 0 und dem Bit Nr. 1 bzw. zwischen dem Bit Nr. 2 und dem Bit Nr. 3 durch den Wert 05h erfasst werden.An example with 4 bits is in 5B in which the number of check bits is 4, that is, 4 bits are subjected to being tested. In this example, although the check value D itself has 8 bits, only 4 bits, that is, the bit No. 0 to the bit No. 3 are checked. As test values D, three values, that is, 03h (00000011), 05h (00000101) and FCh (11111100) are used. The error of a fixed 0 and the error of a fixed 1 can be detected by the values 03h and FCh. The number of combinations of a short-circuit fault is 4 C 2 , which heals 6. Of the 6 combinations, 4 combinations between the bit No. 0 and the bit No. 2, between the bit No. 0 and the bit No. 3, between the Bit # 1 and bit # 2 and between bit # 1 and bit # 3, respectively, are detected by the value 03h. The other two combinations can be detected between the bit # 0 and the bit # 1, and between the bit # 2 and the bit # 3 by the value 05h.

Bei diesem Beispiel ist die Zahl der Prüfwerte, die für eine Kurzschlussfehlererfassung erforderlich ist, log2 4, das heißt 2. Einer dieser zwei Prüfwerte D wird ferner verwendet, um entweder einen Fehler einer fixierten 0 oder einen Fehler einer fixierten 1 zu erfassen. Durch Hinzufügen von einem weiteren Erfassungswert D zum Erfassen des anderen von entweder dem Fehler einer fixierten 0 oder dem Fehler einer fixierten 1 können alle im Vorhergehenden beschriebenen drei Typen von Fehlern erfasst werden. Aus diesem Grund ist die Zahl der Erfassungswerte, die für eine Fehlererfassung erforderlich ist, log2 4 + 1, das heißt 3.In this example, the number of test values required for short circuit fault detection is log 2 4, that is 2. One of these two test values D is further used to detect either a fixed 0 error or a fixed 1 error. By adding another detection value D for detecting the other of either the fixed-zero error or the fixed-1 error, all three types of errors described above can be detected. For this reason, the number of detection values required for error detection is log 2 4 + 1, that is, 3.

Gemäß dem Stand der Technik, der einen Prüfwert verwendet, der „1” oder „0” in lediglich einem von allen Bit hat, benötigt das Prüfen von 4 Bit ein Minimum von 4 Werten, beispielsweise 01h (00000001), 02h (00000010), 04h (00000100) und 08h (00001000). Dies liegt daran, dass in einer Mehrzahl von Busleitungen basierend auf einem Prüfwert nicht gleichzeitig ein Kurzschlussfehler erfasst werden kann. Gemäß dem vorliegenden Ausführungsbeispiel kann jedoch in einer Mehrzahl von Busleitungen basierend auf einem Prüfwert der Kurzschlussfehler gleichzeitig erfasst werden. Als ein Resultat kann die Zahl der Prüfwerte reduziert werden.According to the prior art, which uses a check value having "1" or "0" in only one of all bits, testing of 4 bits requires a minimum of 4 values, for example, 01h (00000001), 02h (00000010), 04h (00000100) and 08h (00001000). This is because in a plurality of bus lines based on a test value, a short circuit fault can not be detected at the same time. According to the present embodiment, however, in a plurality of bus lines based on a check value, the short-circuit failure may be detected simultaneously. As a result, the number of test values can be reduced.

(Beispiel mit 8 Bit)(Example with 8 bits)

Ein Beispiel mit 8 Bit ist in 5C gezeigt, in der die Zahl der Prüfobjektbit 8 ist, das heißt 8 Bit sind dem unterworfen, geprüft zu werden. Bei diesem Beispiel sind als die Prüfwerte D vier Werte, das heißt 0Fh (00001111), 33h (00110011), 55h (01010101) und F0h (11110000), verwendet. Ein Fehler einer fixierten 0 und ein Fehler einer fixierten 1 können basierend auf 0Fh und F0h erfasst werden. Die Zahl der Kombinationen eines Kurzschließens ist 8C2, das heißt 28. Von den 28 Kombinationen können 16 Kombinationen durch den Wert 0Fh erfasst werden. 8 andere Kombinationen, die gleiche Kombinationen ausschließen, können durch den Wert 33h erfasst werden. Die verbleibenden 4 Kombinationen können durch den Wert 05h erfasst werden.An example with 8 bits is in 5C shown in which the number of Prüfobjektbit is 8, that is, 8 bits are subject to be tested. In this example, as the check values D, four values, that is, 0Fh (00001111), 33h (00110011), 55h (01010101) and F0h (11110000) are used. An error of a fixed 0 and a fixed 1 error can be detected based on 0Fh and F0h. The number of combinations of short-circuiting is 8 C 2 , that is 28. Of the 28 combinations, 16 combinations can be detected by the value 0Fh. 8 other combinations that exclude the same combinations can be detected by the value 33h. The remaining 4 combinations can be detected by the value 05h.

Bei diesem Beispiel ist die Zahl der Prüfwerte D, die für eine Kurzschlussfehlererfassung notwendig ist log2 8, das heißt 3. Die Zahl der Prüfwerte D, die für eine Fehlererfassung erforderlich ist, ist log2 8 + 1, das heißt 4.In this example, the number of test values D necessary for short-circuit fault detection is log 2 8, that is 3. The number of test values D required for fault detection is log 2 8 + 1, that is 4.

Gemäß dem Stand der Technik benötigt eine Prüfung mit 8 Bit ein Minimum von 8 Prüfwerten. Gemäß dem vorliegenden Ausführungsbeispiel kann jedoch die Zahl der Prüfwerte auf eine Hälfte reduziert werden.In the prior art, an 8-bit test requires a minimum of 8 test values. According to the present embodiment can However, the number of test values can be reduced to one half.

6 zeigt schematisch die Prüfwerte D, das heißt Prüfadressen Ad für eine Adresse einer Busprüfung in dem ROM-Bereich 13a in einem Fall eines Erfassens eines Fehlers in dem Adressbus 21. Bei diesem Beispiel kann ein Maximum von 28 Bytes von Adressen, wobei jede Adresse (Byte) 8 Bit hat, in dem ROM-Bereich gespeichert werden. 6 schematically shows the check values D, that is, check addresses Ad for an address of a bus check in the ROM area 13a in a case of detecting an error in the address bus 21 , In this example, a maximum of 2 8 bytes of addresses, with each address (byte) having 8 bits, can be stored in the ROM area.

Die Reihen in dem ROM-Bereich entsprechen dem Bit Nr. 0 bis zu dem Bit Nr. 3, und die Zeilen in dem ROM-Bereich entsprechen dem Bit Nr. 4 bis zu dem Bit Nr. 7. Vier Adressen FCh bis FFh sind verwendet, um den korrekten Wert Vt für die Adressbusprüfung zu speichern. Der korrekte Wert Vt kann jedoch in anderen Adressen gespeichert sein.The rows in the ROM area correspond to bit # 0 through bit # 3, and the rows in the ROM area correspond to bit # 4 through bit # 7. Four addresses FCh through FFh are used to store the correct value Vt for the address bus check. However, the correct value Vt may be stored in other addresses.

Die Adressen nahe einem maximalen Adresswert FFh in dem ROM-Bereich sind oftmals als ein Speicherungsverbotsbereich, der für jede Vorrichtung spezifisch ist, bezeichnet. Aus diesem Grund wird bevorzugt, solche Adressen als die Prüfadressen Ad für eine Adressbusprüfung nicht zu verwenden. Gemäß dem Stand der Technik muss ein Adresswert FEh (11111110), bei dem lediglich das Bit Nr. 0 „0” ist, verwendet werden. Gemäß dem vorliegenden Ausführungsbeispiel kann. die Prüfadresse für eine Adressbusprüfung beliebig ausgewählt sein. Als ein Resultat ist es nicht leicht, Adressen, wie zum Beispiel FEh zu verwenden, für die es wahrscheinlich ist, dass dieselben in dem verbotenen Bereich umfasst sind.The addresses near a maximum address value FFh in the ROM area are often referred to as a storage prohibition area specific to each device. For this reason, it is preferable not to use such addresses as the check addresses Ad for an address bus check. According to the prior art, an address value FEh (11111110) in which only bit # 0 is "0" must be used. According to the present embodiment can. the test address may be arbitrarily selected for an address bus test. As a result, it is not easy to use addresses, such as FEh, that are likely to be included in the forbidden area.

(Beispiel mit 16 Bit)(Example with 16 bits)

Ein Beispiel mit 16 Bit ist in 7 gezeigt, in der die Zahl der Prüfobjektbit sechzehn ist, das heißt sechzehn Bit werden dem unterworfen, geprüft zu werden. Bei diesem Beispiel sind als die Prüfwerte D fünf Werte, das heißt 00FFh, 0F0Fh, 3333h, 5555h und FF00h, verwendet. Ein Fehler einer fixierten 0 und ein Fehler einer fixierten 1 können durch die Werte 00FFh und FF00h erfasst werden. Die Zahl der Kombinationen der Kurzschlussfehlererfassung ist 16C2, das heißt 120. Von den 120 Kombinationen können 64 Kombinationen durch den Wert 00FFh erfasst werden. 32 andere Kombinationen, die die gleichen Kombinationen ausschließen, können durch den Wert 0F0Fh erfasst werden. 16 andere Kombinationen, die die gleichen Kombinationen ausschließen, können ferner durch den Wert 3333h erfasst werden. Die verbleibenden 8 Kombinationen können durch den Wert 5555h erfasst werden.An example with 16 bits is in 7 shown in which the number of Prüfobjektbit is sixteen, that is, sixteen bits are subjected to be tested. In this example, as the check values D, five values, that is, 00FFh, 0F0Fh, 3333h, 5555h and FF00h are used. An error of a fixed 0 and an error of a fixed 1 can be detected by the values 00FFh and FF00h. The number of combinations of the short-circuit fault detection is 16 C 2 , that is 120. Of the 120 combinations, 64 combinations can be detected by the value 00FFh. 32 other combinations that exclude the same combinations can be detected by the value 0F0Fh. 16 other combinations which exclude the same combinations can be further detected by the value 3333h. The remaining 8 combinations can be detected by the value 5555h.

In diesem Beispiel ist die Zahl der Prüfwerte D, die für eine Kurzschlussfehlererfassung erforderlich sind, log2 16, das heißt 4. Die Zahl der Prüfwerte D, die für eine Fehlererfassung erforderlich sind, ist log2 16 + 1, das heißt 5. Gemäß dem Stand der Technik benötigt ein Prüfen von 16 Bit ein Minimum von 16 Prüfwerten. Gemäß dem vorliegenden Ausführungsbeispiel kann jedoch die Zahl der Prüfwerte D auf etwa 30% reduziert sein.In this example, the number of test values D required for short-circuit fault detection is log 2 16, that is 4. The number of test values D required for fault detection is log 2 16 + 1, that is, 5 In the prior art, 16 bit testing requires a minimum of 16 test values. However, according to the present embodiment, the number of test values D may be reduced to about 30%.

(Beispiel mit 32 Bit)(Example with 32 bits)

Ein Beispiel mit 32 Bit ist in 8 gezeigt, in der die Zahl der Prüfobjektbit 32 ist, das heißt 32 Bit werden dem unterworfen, geprüft zu werden. Bei diesem Beispiel sind als die Prüfwerte D sechs Werte, das heißt 8000FFFFh, 00FF00FFh, 0F0F0F0Fh, 33333333h, 55555555h und FFFF0000h, verwendet. Ein Fehler einer fixierten 0 und ein Fehler einer fixierten 1 können durch Werte 00FFh und FF00h erfasst werden. Die Zahl der Kombinationen einer Kurzschlussfehlererfassung ist 32C2, das heißt 496. Von den 496 Kombinationen können 256 Kombinationen durch den Wert 0000FFFFh erfasst werden. 128 Kombinationen können durch den Wert 00FF00FFh erfasst werden. 64 andere Kombinationen, die die gleichen Kombinationen ausschließen, können durch den Wert 0F0F0F0Fh erfasst werden. 32 andere Kombinationen, die die gleichen Kombinationen ausschließen, können ferner durch den Wert 33333333h erfasst werden. Die verbleibenden 16 Kombinationen können durch den Wert 55555555h erfasst werden.An example with 32 bits is in 8th in which the number of test object bits is 32, that is, 32 bits are subjected to being tested. In this example, as the test values D, six values, that is, 8000FFFFh, 00FF00FFh, 0F0F0F0Fh, 33333333h, 55555555h, and FFFF0000h are used. An error of a fixed 0 and an error of a fixed 1 can be detected by values 00FFh and FF00h. The number of combinations of short circuit fault detection is 32 C 2 , that is 496. Of the 496 combinations, 256 combinations can be detected by the value 0000FFFFh. 128 combinations can be detected by the value 00FF00FFh. 64 other combinations that exclude the same combinations can be detected by the value 0F0F0F0Fh. 32 other combinations that exclude the same combinations can also be detected by the value 33333333h. The remaining 16 combinations can be detected by the value 55555555h.

Bei diesem Beispiel ist die Zahl der Prüfwerte D, die für eine Kurzschlussfehlererfassung erforderlich sind, log2 32, das heißt 5. Die Zahl der Prüfwerte D, die für eine Fehlererfassung erforderlich sind, ist log2 32 + 1, das heißt 6. Gemäß dem Stand der Technik benötigt eine Prüfung von 32 Bit ein Minimum von 32 Prüfwerten. Gemäß dem vorliegenden Ausführungsbeispiel kann jedoch die Zahl der Prüfwerte D auf kleiner als 20% reduziert werden.In this example, the number of test values D required for short-circuit fault detection is log 2 32, that is 5. The number of test values D required for fault detection is log 2 32 + 1, that is, 6 In the prior art, a 32 bit test requires a minimum of 32 test values. However, according to the present embodiment, the number of test values D can be reduced to less than 20%.

Wie im Vorhergehenden beschrieben ist, erhöht sich die Zahl der Prüfwerte im Verhältnis zu der Zahl von Bit, die zu prüfen sind, gemäß dem Stand der Technik. Gemäß dem vorliegenden Ausführungsbeispiel ist jedoch die Zahl der Prüfwerte D eins plus dem logarithmischen Wert der Zahl der Bit, die zu prüfen sind. Als ein Resultat kann die Zahl der Erfassungswerte stärker reduziert werden, sowie sich die Zahl der Bit erhöht. Die Verarbeitungslast der ECU 10 für eine Fehlererfassung kann somit reduziert werden, und ihre Verarbeitungsgeschwindigkeit kann erhöht werden.As described above, the number of check values increases in proportion to the number of bits to be checked, according to the prior art. However, according to the present embodiment, the number of check values D is one plus the logarithmic value of the number of bits to be checked. As a result, the number of detection values can be more reduced as the number of bits increases. The processing load of the ECU 10 for an error detection can thus be reduced, and their processing speed can be increased.

Gemäß dem Stand der Technik wird basierend auf wiedergewonnen Werten ein Prüfsummenwert berechnet, um eine Verarbeitungslast einer ECU gegenüber einer Erhöhung der Zahl der Prüfwerte zu reduzieren. Es ist daher nicht möglich, einen Fehler zu erfassen, wenn die Prüfwerte, die von unterschiedlichen Adressen wiedergewonnen werden, hinsichtlich der gleichen Bit zueinander umgekehrt sind. Gemäß dem vorliegenden Ausführungsbeispiel kann jedoch diesem Problem mit einer kleineren Zahl von Erfassungswerten und einer reduzierten Verarbeitungslast begegnet werden. Es ist somit nicht notwendig, eine Prüfsummenberechnung zu verwenden, die nicht so zuverlässig ist. Es ist möglich, die wiedergewonnen Werte mit den korrekten Werten direkt zu vergleichen oder durch eine Generatorpolynomgleichung innerhalb eines Bereichs einer tatsächlichen Speicherkapazität eine CRS zu berechnen.According to the prior art, a checksum value is calculated based on retrieved values to reduce a processing load of an ECU against an increase in the number of check values. Therefore, it is not possible to detect an error when the check values retrieved from different addresses are reversed with respect to the same bits. However, according to the present embodiment, this problem can be dealt with with a smaller number of detection values and a reduced processing load. It is thus not necessary to use a checksum computation that is less reliable. It is possible to directly compare the retrieved values with the correct values or to calculate a CRS by a generator polynomial equation within a range of an actual storage capacity.

In einem Fall, dass die ECU 10 beispielsweise bei der elektrischen Servolenkvorrichtung 1 verwendet ist, können Fehler zum frühesten Zeitpunkt und schnell erfasst werden, und eine genaue Verarbeitung kann für eine hochzuverlässige elektrische Servolenkvorrichtung durchgeführt werden.In a case that the ECU 10 for example, in the electric power steering apparatus 1 is used, errors can be detected at the earliest time and quickly, and accurate processing can be performed for a highly reliable electric power steering apparatus.

(Beispiel des bitinvertierten Prüfwerts)(Example of bit-inverted check value)

Bei den im Vorhergehenden beschriebenen Beispielen ist die Zahl der Prüfwerte D minimiert. Als weitere Beispiele kann ein anderer Prüfwert der im Vorhergehenden beschriebenen minimalen Zahl von Prüfwerten hinzugefügt sein. Bei dem in 9A gezeigten Beispiel ist ein dritter Wert FAh (11111010) zu den Prüfwerten D relativ zu dem Beispiel von 5B hinzugefügt, bei dem die Zahl von zu prüfenden Bit 4 ist. Dieser Wert FAh wird durch Invertieren von „1” auf „0” und von „0” auf „1” in jedem Bit des zweiten Werts eingestellt, 05h (00000101). Das heißt FAh und 05h bilden ein Paar dahin gehend, dass die logischen Pegel der gleichen Bit invertiert sind. Der erste Wert 03h und der vierte Wert FCh bilden ebenfalls ein Paar dahin gehend, dass die logischen Pegel der gleichen Bit ähnlicherweise invertiert sind.In the examples described above, the number of test values D is minimized. As further examples, another check value may be added to the minimum number of check values described above. At the in 9A A third value FAh (11111010) for the test values D relative to the example of FIG 5B where the number of bits to be tested is 4. This value FAh is set by inverting "1" to "0" and from "0" to "1" in each bit of the second value, 05h (00000101). That is, FAh and 05h form a pair so that the logic levels of the same bits are inverted. The first value 03h and the fourth value FCh also constitute a pair so that the logic levels of the same bits are similarly inverted.

Zwei „0” und „1” sind somit gleichermaßen Bit durch vier Prüfwerte D zugewiesen. Als ein Resultat wird werden die Zahlen der Prüfungen von Fehlern einer fixierten 0 und Fehlern einer fixierten 1 bei jeder Verarbeitung gleich. Die Prüf-Ungenauigkeit wird somit reduziert, und eine Zuverlässigkeit des Prüfbetriebs ist erhöht. In dem Fall, dass ein physischer Betrieb derart durchgeführt wird, dass ein Strom in der Busleitung mit einem Bitwert „1” fließt, und kein Strom in der Busleitung mit einem Bitwert „0” fließt, kann ein Lokalisierungsproblem, wie zum Beispiel einer Wärmeerzeugung in besonderen Busleitungen, durch Ausgleichen einer Last zwischen Busleitungen unterdrückt werden.Two "0" and "1" are thus equally allocated bits by four test values D. As a result, the numbers of checks of errors of a fixed 0 and errors of a fixed 1 become the same every processing. The test inaccuracy is thus reduced, and reliability of the test operation is increased. In the case where a physical operation is performed such that a current flows in the bus line having a bit value "1" and no current flows in the bus line having a bit value "0", a localization problem such as heat generation in particular bus lines are suppressed by balancing a load between bus lines.

Bei dem in 9B gezeigten Beispiel sind ein vierter Wert AAh (10101010) und ein fünfter Wert CCh (11001100) den Prüfwerten D relativ zu dem Beispiel von 5C, bei dem die Zahl der zu prüfenden Bit 8 ist, hinzugefügt. Der vierte Wert AAh und der dritte Wert 55h (01010101) bilden dahin gehend ein Paar, dass die logischen Pegel der gleichen Bit invertiert und umgekehrt sind. Der fünfte Wert CCh und der zweite Wert 33h (00110011) bilden ebenfalls ein Paar dahin gehend, dass die logischen Pegel der gleichen Bit invertiert und umgekehrt sind.At the in 9B In the example shown, a fourth value AAh (10101010) and a fifth value CCh (11001100) are the test values D relative to the example of FIG 5C , in which the number of bits to be checked is 8, added. The fourth value AAh and the third value 55h (01010101) form a pair that the logic levels of the same bits are inverted and vice versa. The fifth value CCh and the second value 33h (00110011) also form a pair such that the logic levels of the same bits are inverted and vice versa.

Gemäß diesem Beispiel ist die Zahl der Prüfwerte D in dem Fall 4, dass die Zahl der zu prüfenden Bit 4 ist. Als ein Resultat ist die Zahl der Prüfwerte D gleich derselben im Stand der Technik. Die Zahl der Prüfwerte D ist jedoch in dem Fall, dass die Zahl der zu prüfenden Bit 8 ist, auf sechs reduziert. Die Zahl der Prüfwerte C ist somit auf kleiner als 8 reduziert, was im Stand der Technik erforderlich ist. Selbst wenn mehr Prüfwerte D durch Invertieren jedes Bit hinzugefügt werden, sowie die Zahl der zu prüfenden Bit erhöht wird, kann die Zahl der Prüfwerte D ausreichend reduziert werden, um kleiner als dieselbe im Stand der Technik zu sein.According to this example, the number of check values D in case 4 is that the number of bits to be checked is 4. As a result, the number of test values D is the same in the prior art. However, the number of check values D is reduced to six in the case where the number of bits to be checked is eight. The number of test values C is thus reduced to less than 8, which is required in the prior art. Even if more check values D are added by inverting each bit and the number of bits to be checked is increased, the number of check values D can be sufficiently reduced to be smaller than that in the prior art.

(Andere Ausführungsbeispiele)Other Embodiments

Bei dem vorliegenden Ausführungsbeispiel wird durch Schreiben des Datenbusprüfwerts Md in den Datenbusprüfbereich 14d in dem RAM 14 und Vergleichen des Werts Mr, der aus dem Datenbusprüfbereich 14d wiedergewonnen wird, mit dem Datenbusprüfwert Md, der geschrieben wurde, ein Fehler in dem Datenbus 22 erfasst.In the present embodiment, writing the data bus check value Md to the data bus check area 14d in the RAM 14 and comparing the value of Mr from the data bus check area 14d is recovered, with the data bus check value Md written, an error in the data bus 22 detected.

Als ein alternatives Verfahren eines Erfassens eines Fehlers in dem Datenbus 22 kann ein Fehler durch Vergleichen eines Werts, der basierend auf Werten, die von dem ROM-Bereich 13a wiedergewonnen werden, berechnet wird, und eines korrekten Werts für eine Datenbusprüfung auf eine ähnliche Art und Weise wie bei dem Fall des Adressbusses 21 erfasst werden.As an alternative method of detecting an error in the data bus 22 may be an error by comparing a value based on values coming from the ROM area 13a and a correct value for a data bus check in a similar manner as in the case of the address bus 21 be recorded.

Die elektronische Steuereinheit gemäß dem vorliegenden Ausführungsbeispiel kann ferner bei beispielsweise einer Lenkvorrichtung mit einem variablen Übersetzungsverhältnis (VGRS; VRGS = variable gear ratio steering apparatus), einer aktiven Hinterlenkvorrichtung (ARS; ARS = active rear steering apparatus) oder dergleichen, die anders als die elektrische Servolenkvorrichtung 1 sind, verwendet sein.The electronic control unit according to the present embodiment may further include, for example, a variable gear ratio (VGRS) steering apparatus (VGRS), an active rear steering apparatus (ARS) or the like other than the electric power steering apparatus (ARS) power steering device 1 are used.

Die vorliegende Erfindung ist nicht auf die offenbarten Ausführungsbeispiele begrenzt, kann jedoch in unterschiedlichsten Ausführungsbeispielen implementiert sein.The present invention is not limited to the disclosed embodiments, but may be implemented in various embodiments.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • JP 2008-210245 A [0002] JP 2008-210245A [0002]

Claims (10)

Elektronische Steuereinheit mit: einer CPU (12); einem ROM (13), der einen ROM-Bereich (13a) hat; und einem Adressbus (21), der die CPU (12) und den ROM (13) verbindet und mindestens vier Busleitungen zum Senden von Adressen hat, dadurch gekennzeichnet, dass die CPU (12) basierend auf Werten, die von dem ROM-Bereich (13a) des ROM (13), der durch eine Mehrzahl von Adressbusprüfadressen, die einer Adressbusprüfung dienen, adressiert wird, wiedergewonnen werden, einen Prüfwert berechnet, einen berechneten Prüfwert mit einem korrekten Wert, der einer Adressbusprüfung dient, vergleicht, und einen Adressbusfehler bestimmt, wenn der berechnete Prüfwert und der korrekte Wert nicht übereinstimmen, die Mehrzahl von Adressbusprüfadressen ein Wert mit mindestens 4 Bit, die den mindestens vier Busleitungen entsprechen, ist und „0” in mindestens 2 Bit sowie „1” in mindestens 2 Bit aufweist, und die CPU (12) prüft, ob Bit, die den zu prüfenden Busleitungen entsprechen, und Bit von anderen Busleitungen voneinander unterschiedliche Werte aufrechterhalten, um dadurch unter der Mehrzahl von Busleitungen Kurzschlussfehler gleichzeitig zu erfassen.Electronic control unit with: a CPU ( 12 ); a ROM ( 13 ) containing a ROM area ( 13a ) Has; and an address bus ( 21 ), which is the CPU ( 12 ) and the ROM ( 13 ) and has at least four bus lines for sending addresses, characterized in that the CPU ( 12 ) based on values coming from the ROM area ( 13a ) of the ROM ( 13 ), which is addressed by a plurality of address bus check addresses serving address bus testing, is retrieved, calculates a check value, compares a calculated check value with a correct value serving as an address bus check, and determines an address bus error when the calculated check value and the correct values do not match, the plurality of address bus check addresses is a value of at least 4 bits corresponding to the at least four bus lines and has "0" in at least 2 bits and "1" in at least 2 bits, and the CPU ( 12 ) checks whether bits corresponding to the bus lines to be tested and bits of other bus lines keep different values from each other, thereby simultaneously detecting short circuit errors among the plurality of bus lines. Elektronische Steuereinheit mit einer CPU (12); einem ROM (13), der einen ROM-Bereich (13a) hat; und einem Datenbus (22), der die CPU (12) und den ROM (13) verbindet und mindestens vier Busleitungen zum Senden von Daten hat, dadurch gekennzeichnet, dass die CPU (12) basierend auf einer Mehrzahl von Werten, die von dem ROM-Bereich (13a) des ROM (13) wiedergewonnen werden, einen Prüfwert berechnet, einen berechneten Prüfwert mit einem korrekten Wert, der für eine Datenbusprüfung vorberechnet wird, vergleicht, und einen Datenbusfehler bestimmt, wenn der berechnete Prüfwert und der korrekte Wert nicht übereinstimmen, die Mehrzahl von Datenbusprüfwerten ein Wert mit mindestens 4 Bit, die den mindestens vier Busleitungen entsprechen, ist und „0” in mindestens 2 Bit sowie „1” in mindestens 2 Bit aufweist, und die CPU (12) prüft, ob Bit, die den zu prüfenden Busleitungen entsprechen, und Bit von anderen Busleitungen voneinander unterschiedliche Werte aufrechterhalten, um dadurch unter der Mehrzahl von Busleitungen Kurzschlussfehler gleichzeitig zu erfassen.Electronic control unit with a CPU ( 12 ); a ROM ( 13 ) containing a ROM area ( 13a ) Has; and a data bus ( 22 ), which is the CPU ( 12 ) and the ROM ( 13 ) and has at least four bus lines for sending data, characterized in that the CPU ( 12 ) based on a plurality of values derived from the ROM area ( 13a ) of the ROM ( 13 ), calculates a check value, compares a calculated check value with a correct value precalculated for a data bus check, and determines a data bus error if the calculated check value and the correct value do not match, the plurality of data bus check values is at least 4 Bits that correspond to the at least four bus lines is and has "0" in at least 2 bits and "1" in at least 2 bits, and the CPU ( 12 ) checks whether bits corresponding to the bus lines to be tested and bits of other bus lines keep different values from each other, thereby simultaneously detecting short circuit errors among the plurality of bus lines. Elektronische Steuereinheit mit: einer CPU (12); einem ROM (13); einem RAM (14), der einen Datenbusprüfbereich (14d) hat; und einem Datenbus (22), der die CPU (12) mit dem ROM (13) und dem RAM (14) verbindet und mindestens vier Busleitungen zum Senden von Daten hat, dadurch gekennzeichnet, dass die CPU (12) eine Mehrzahl von Datenbusprüfwerten in den Datenbusprüfbereich (14d) des RAM (14) schreibt, eine Mehrzahl von Datenbusprüfwerten aus dem Datenbusprüfbereich (14d) wiedergewinnt, wiedergewonnene Datenbusprüfwerte mit geschriebenen Datenbusprüfwerten vergleicht und einen Datenbusfehler bestimmt, wenn verglichene Datenbusprüfwerte nicht übereinstimmen, die Mehrzahl von Datenbusprüfwerten ein Wert mit mindestens 4 Bit, die den mindestens vier Busleitungen entsprechen, ist und „0” in mindestens 2 Bit sowie „1” in mindestens 2 Bit aufweist, und die CPU (12) prüft, ob Bit, die zu prüfenden Busleitungen entsprechen, und Bit von anderen Busleitungen voneinander unterschiedliche Werte aufrechterhalten, um dadurch unter der Mehrzahl von Busleitungen Kurzschlussfehler gleichzeitig zu erfassen.Electronic control unit with: a CPU ( 12 ); a ROM ( 13 ); a RAM ( 14 ) having a data bus check area ( 14d ) Has; and a data bus ( 22 ), which is the CPU ( 12 ) with the ROM ( 13 ) and the RAM ( 14 ) and has at least four bus lines for sending data, characterized in that the CPU ( 12 ) a plurality of data bus check values in the data bus check area ( 14d ) of the RAM ( 14 ) writes a plurality of data bus check values from the data bus check area ( 14d ), retrieving recovered data bus check values against written data bus check values and determining a data bus error if compared data bus check values do not match, the plurality of data bus check values are at least 4 bits corresponding to the at least four bus lines, and "0" is at least 2 bits; "In at least 2 bits, and the CPU ( 12 ) checks whether bits corresponding to bus lines to be tested and bits of other bus lines keep different values from each other, thereby simultaneously detecting short circuit errors among the plurality of bus lines. Elektronische Steuereinheit nach einem der Ansprüche 1 bis 3, bei der die Mehrzahl von Adressbusprüfadressen oder die Mehrzahl von Datenbusprüfwerten jeweils ein Wert von N Bit, die N Busleitungen entsprechen, ist und „0” in N/2 Bit sowie „1” in N/2 Bit aufweist. The electronic control unit according to any one of claims 1 to 3, wherein the plurality of address bus check addresses or the plurality of data bus check values are each a value of N bits corresponding to N bus lines, and "0" in N / 2 bits and "1" in N / Has 2 bits. Elektronische Steuereinheit nach Anspruch 4, bei der die Zahl der Adressbusprüfadressen oder der Datenbusprüfwerte, die „0” in N/2 Bit sowie „1” in mindestens N/2 Bit aufweisen, log2 N ist.The electronic control unit according to claim 4, wherein the number of the address bus check addresses or the data bus check values having "0" in N / 2 bits and "1" in at least N / 2 bits is log 2 N. Elektronische Steuereinheit nach Anspruch 4 oder 5, bei der eine Hälfte der Adressbusprüfadressen oder der Datenbusprüfwerte durch eine Inversion von „1” und „0” jedes Bit der anderen Hälfte der Adressbusprüfadressen oder der Datenbusprüfwerte vorgesehen ist.An electronic control unit according to claim 4 or 5, wherein one-half of the address bus check addresses or the data bus check values are provided by inverting "1" and "0" each bit of the other half of the address bus check addresses or the data bus check values. Elektronische Steuereinheit nach einem der Ansprüche 1 bis 6, bei der die CPU (12) die Adressbusprüfadressen oder die Datenbusprüfwerte, die „1” in einem Bit, das der zu prüfenden Bitleitung entspricht, haben, verwendet und einen Fehler einer fixierten 0 erfasst, wenn das Bit, das der zu prüfenden Bitleitung entspricht, auf „0” fixiert ist, obwohl dasselbe „1” sein sollte.Electronic control unit according to one of Claims 1 to 6, in which the CPU ( 12 ) uses the address bus check addresses or the data bus check values having "1" in one bit corresponding to the bit line to be tested and detects a fixed-0 error when the bit corresponding to the bit line to be tested is fixed to "0" although the same should be "1". Elektronische Steuereinheit nach einem der Ansprüche 1 bis 6, bei der die CPU (12) die Adressbusprüfadressen oder die Datenbusprüfwerte, die „0” in einem Bit, das einer zu prüfenden Busleitung entspricht, haben, verwendet und einen Fehler einer fixierten 1 erfasst, wenn das Bit, das der zu prüfenden Bitleitung entspricht, auf „1” fixiert ist, obwohl dasselbe „0” sein sollte.Electronic control unit according to one of Claims 1 to 6, in which the CPU ( 12 ) the address bus check addresses or the data bus check values having " 0 " in a bit corresponding to a bus line to be tested, and detects a fixed-1 error when the bit corresponding to the bit line to be checked is fixed to " 1 ". although the same should be "0". Elektrische Servolenkvorrichtung mit: der elektronischen Steuereinheit (10) nach einem der Ansprüche 1 bis 8; einem Motor (80), der durch die elektronische Steuereinheit (10) getrieben ist; und einer Leistungsübertragungsvorrichtung (89) zum Übertragen einer Drehung des Motors (80) zu einer Lenkwelle (92), um dadurch einen Lenkbetrieb eines Fahrzeugs servomäßig zu unterstützen.Electric power steering device with: the electronic control unit ( 10 ) according to any one of claims 1 to 8; an engine ( 80 ), which is controlled by the electronic control unit ( 10 ) is driven; and a power transmission device ( 89 ) for transmitting a rotation of the motor ( 80 ) to a steering shaft ( 92 ) to thereby assist a steering operation of a vehicle servomäßig. Elektronisches Steuerverfahren zum Erfassen eines Kurzschlussfehlers in einem Adressbus (21) und einem Datenbus (22), wobei jeder derselben mindestens vier Busleitungen hat und eine CPU (12) mit einem Speicher (13, 14) verbindet, mit folgenden Schritten: Einstellen eines Werts von mindestens 4 Bit zu den mindestens vier Busleitungen des Adressbusses (21) oder des Datenbusses (22) in Entsprechung zu den mindestens vier Busleitungen durch die CPU (12), wobei der Wert in mindestens 2 Bit „0” und in mindestens 2 Bit „1” aufweist; und Prüfen, ob Bit, die zu prüfenden Busleitungen entsprechen, und Bit von anderen Busleitungen voneinander unterschiedliche Werte aufrechterhalten, um dadurch unter den mindesten vier Busleitungen Kurzschlussfehler gleichzeitig zu erfassen.Electronic control method for detecting a short circuit fault in an address bus ( 21 ) and a data bus ( 22 ), each of which has at least four bus lines and a CPU ( 12 ) with a memory ( 13 . 14 ) with the following steps: setting a value of at least 4 bits to the at least four bus lines of the address bus ( 21 ) or the data bus ( 22 ) corresponding to the at least four bus lines through the CPU ( 12 ), the value having at least 2 bits "0" and at least 2 bits "1"; and checking whether bits corresponding to bus lines to be tested and bits of other bus lines maintain different values from each other, thereby simultaneously detecting short circuit errors among the at least four bus lines.
DE201110054399 2010-10-22 2011-10-11 Electronic control unit for use in electrical servo steering device to support vehicle steering operation, has CPU testing whether bit corresponds to bus lines to be tested and bit of other lines maintain different values from each other Withdrawn DE102011054399A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010237495A JP5581966B2 (en) 2010-10-22 2010-10-22 Electronic device and electric power steering device using the same
JP2010-237495 2010-10-22

Publications (1)

Publication Number Publication Date
DE102011054399A1 true DE102011054399A1 (en) 2012-04-26

Family

ID=45923338

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201110054399 Withdrawn DE102011054399A1 (en) 2010-10-22 2011-10-11 Electronic control unit for use in electrical servo steering device to support vehicle steering operation, has CPU testing whether bit corresponds to bus lines to be tested and bit of other lines maintain different values from each other

Country Status (2)

Country Link
JP (1) JP5581966B2 (en)
DE (1) DE102011054399A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210245A (en) 2007-02-27 2008-09-11 Denso Corp Electronic device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2583351B2 (en) * 1990-10-08 1997-02-19 富士通株式会社 Bus line test method and apparatus for implementing the method
JPH05173900A (en) * 1991-12-19 1993-07-13 Fujitsu Ltd System for testing memory address bus
EP0913837A1 (en) * 1997-11-03 1999-05-06 Siemens Aktiengesellschaft Method for testing bus connections of read/write integrated electronic circuits, in particular memory circuits
JP2003076616A (en) * 2001-09-06 2003-03-14 Hitachi Ltd Memory bus diagnosis method, storage medium and information processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210245A (en) 2007-02-27 2008-09-11 Denso Corp Electronic device

Also Published As

Publication number Publication date
JP5581966B2 (en) 2014-09-03
JP2012089070A (en) 2012-05-10

Similar Documents

Publication Publication Date Title
DE112014004320B4 (en) Power steering device and control device for vehicle-mounted equipment
EP3350545B1 (en) Steering angle sensor with functional security
DE102007042353B4 (en) A method for detecting faults in a vehicle system of an active front steering
DE102019201382A1 (en) DEVICE AND METHOD FOR CONTROLLING A VEHICLE ON THE BASIS OF REDUNDANT ARCHITECTURE
DE102014111348A1 (en) Electronic control system
DE102015103614B4 (en) Speed sensor device, speed sensor method, electronic control unit and control method
DE102016213513A1 (en) Sensor device and electric power steering device using the same
DE102014202276A1 (en) Power supply voltage monitoring circuit, sensor circuit for a vehicle and power steering device
DE102012023073A1 (en) Power steering device that can measure humidity
DE102019210685A1 (en) DEVICE AND METHOD FOR CONTROLLING A STEER-BY-WIRE SYSTEM
DE102016213511A1 (en) sensor device
EP0400179B1 (en) Semi-conductor memory internal parallel test method and apparatus
DE102007042981B4 (en) A method of operating an active front steering system with a system security mode
EP2122382B1 (en) Method for increasing the availability of a global navigation system
DE60312767T2 (en) Angle and torque measuring device
DE2456709A1 (en) CIRCUIT FOR ERROR DETECTION AND CORRECTION
EP1563629B1 (en) Method for signature forming and data transmission
DE102017204745A1 (en) Architecture and apparatus for advanced arbitration in integrated controllers
DE102011054435A1 (en) Electronic control unit (ECU) for electric power steering apparatus of vehicle, detects abnormality of microcomputer, based on abnormality information received through clock control and monitoring signal lines
DE102019125996A1 (en) DETECTING MASS PATH IMPEDANCE DIFFERENCE IN A VEHICLE
DE102018112584A1 (en) Configurable sensor device and method for monitoring its configuration
DE10142511A1 (en) Error handling of software modules
DE102005016801B4 (en) Method and computer unit for error detection and error logging in a memory
DE102011054399A1 (en) Electronic control unit for use in electrical servo steering device to support vehicle steering operation, has CPU testing whether bit corresponds to bus lines to be tested and bit of other lines maintain different values from each other
DE102008010533B4 (en) Electronic device

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20140908

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee