DE102011014512B4

DE102011014512B4 - Electrical circuit

Info

Publication number: DE102011014512B4
Application number: DE201110014512
Authority: DE
Inventors: Giovanni Biancuzzi; Martin Wischke; Prof. Dr. Ing. Woias Peter
Original assignee: Albert Ludwigs Universitaet Freiburg
Current assignee: Albert Ludwigs Universitaet Freiburg
Priority date: 2011-03-18
Filing date: 2011-03-18
Publication date: 2014-03-20
Anticipated expiration: 2031-03-19
Also published as: DE102011014512A1; WO2012126585A1

Abstract

Elektrische Schaltung (1) mit einem Eingangsanschluss zum Verbinden mit einer Quellspannung (3) und einem Ausgangsanschluss zum Verbinden mit einem bei Vorliegen einer ausreichenden Quellspannung (3) zu speisenden elektrischen Verbraucher (6), wobei die Schaltung (1) einen PMOS-Transistor (7) mit einem ersten Gate und einer ersten Source-Drain-Strecke sowie einen NMOS-Transistor (9) mit einem zweiten Gate und einer zweiten Source-Drain-Strecke aufweist, wobei der Eingangsanschluss durch einen durch die erste Source-Drain-Strecke führenden Strompfad mit dem Ausgangsanschluss verbunden ist, und wobei das zweite Gate über mindestens ein erstes Spannungsteilerelement (10) mit dem Eingangsanschluss und über wenigstens ein zweites Spannungsteilerelement (11) mit einem Referenzpotentialanschluss verbunden ist, wobei das erste Gate durch einen durch die zweite Source-Drain-Strecke führenden weiteren Strompfad mit dem Referenzpotentialanschluss (4) verbunden ist, und wobei der Ausgangsanschluss (5) zum Erzeugen einer Schalthysterese über einen Rückkopplungszweig mit dem zweiten Gate verbunden ist.Electrical circuit (1) with an input connection for connecting to a source voltage (3) and an output connection for connecting to an electrical consumer (6) to be fed when there is a sufficient source voltage (3), the circuit (1) comprising a PMOS transistor ( 7) with a first gate and a first source-drain path and an NMOS transistor (9) with a second gate and a second source-drain path, the input connection being made through a path leading through the first source-drain path Current path is connected to the output terminal, and wherein the second gate is connected to the input terminal via at least a first voltage divider element (10) and to a reference potential terminal via at least one second voltage divider element (11), the first gate being connected through a through the second source drain - Route leading another current path is connected to the reference potential connection (4), and being the output flange luss (5) for generating a switching hysteresis is connected to the second gate via a feedback branch.

Description

Die Erfindung betrifft eine elektrische Schaltung mit einem Eingangsanschluss zum Verbinden mit einer Quellspannung und einem Ausgangsanschluss zum Verbinden mit einem bei Vorliegen einer ausreichenden Quellspannung zu speisenden elektrischen Verbraucher, wobei die Schaltung einen PMOS Transistor mit einem ersten Gate und einer ersten Source-Drain-Strecke sowie einen NMOS-Transistor mit einem zweiten Gate und einer zweiten Source-Drain-Strecke aufweist, wobei der Eingangsanschluss durch einen durch die erste Source-Drain-Strecke führenden Strompfad mit dem Ausgangsanschluss verbunden ist, und wobei das zweite Gate über mindestens ein erstes Spannungsteilerelement mit dem Eingangsanschluss und über wenigstens ein zweites Spannungsteilerelement mit einem Referenzpotentialanschluss verbunden ist.The invention relates to an electrical circuit having an input terminal for connection to a source voltage and an output terminal for connection to an electrical load to be supplied in the presence of a sufficient source voltage, the circuit comprising a PMOS transistor having a first gate and a first source-drain path and an NMOS transistor having a second gate and a second source-drain path, the input terminal being connected to the output terminal by a current path through the first source-drain path, and the second gate having at least a first voltage dividing element the input terminal and at least a second voltage divider element is connected to a reference potential terminal.

Anwendungen, bei denen CMOS ICs mit einer Quellspannung betrieben werden sollen, die zeitweise den Bereich von 0 V annimmt, wie es bei Energy Harvesting Systemen der Fall ist, leiden darunter, dass CMOS Bauteile unterhalb ihrer Threshold-Spannung einen unkontrollierten Stromverbrauch aufweisen, der das Leistungsvermögen der Spannungsquelle bei weitem überschreitet. Folglich kann die Quellspannung nicht auf das gewünschte Level ansteigen, weil die gesamte Energie der Quelle durch den ungewünschten Strompfad durch die CMOS Komponenten verloren geht, ohne dass diese Komponenten in Betrieb sind. Da so die Quellspannung nie die Betriebsspannung erreicht, verbleibt die CMOS Schaltung im unkontrollierten Zustand ohne Funktion.Applications where CMOS ICs are designed to operate at a source voltage that temporarily occupies the 0V range, as is the case with energy harvesting systems, suffer from CMOS components below their threshold voltage experiencing uncontrolled power consumption Power of the voltage source far exceeds. Consequently, the source voltage can not rise to the desired level because all of the energy of the source is lost through the unwanted current path through the CMOS components without these components operating. Since so the source voltage never reaches the operating voltage, the CMOS circuit remains in an uncontrolled state without function.

Deswegen ist es von großem Vorteil mit einer entsprechenden Schaltung CMOS Verbraucher so lange von der Spannungsquelle zu trennen bis die Quellspannung den Betriebsbereich der CMOS Komponenten erreicht hat.It is therefore of great advantage to disconnect CMOS loads from the voltage source with a corresponding circuit until the source voltage has reached the operating range of the CMOS components.

Besonders bei Betrieb von elektrischen Verbrauchern aus Ladungsspeichern, wie zum Beispiel Batterien, Kondensatoren oder Akkus, ist der Verbrauch von elektrischer Leistung mit einem Abfall der Quellspannung verbunden. Unter Berücksichtigung des oben beschriebenen Verhaltens ist es zum Schutz des Ladungsspeichers deshalb notwendig, den elektrischen Verbrauch vom Ladungsspeicher zu trennen sobald die Quellspannung die Betriebsspannung unterschreitet. Vorteilhafterweise entspricht die Einschaltspannung des Strompfades zwischen dem Ladungsspeicher und dem Verbraucher der oberen Betriebsspannung des Verbrauchers und die Ausschaltspannung der unteren Betriebsspannung. Durch den Unterschied der beiden Schaltspannungen entsteht eine Hysterese, welche den sicheren Betrieb eines elektrischen Verbrauchers aus einem Ladungsspeicher ermöglicht.Especially when operating electrical loads from charge storage, such as batteries, capacitors or batteries, the consumption of electrical power is associated with a drop in the source voltage. Taking into account the behavior described above, it is therefore necessary to protect the charge accumulator to separate the electrical consumption of the charge storage as soon as the source voltage is below the operating voltage. Advantageously, the turn-on voltage of the current path between the charge storage device and the load corresponds to the upper operating voltage of the load and the turn-off voltage corresponds to the lower operating voltage. Due to the difference between the two switching voltages creates a hysteresis, which allows the safe operation of an electrical load from a charge storage.

Eine elektrische „Power-up” Schaltung ist aus US 6 731 143 B2 bekannt. Die elektrische Schaltung gibt an ihrem Ausgangsanschluss ausschließlich ein sogenanntes Power-up Signal aus, wenn die von der Spannungsquelle abgegebene, am Eingangsanschluss anliegende elektrische Spannung höher ist als ein vorbestimmter Mindestwert. Dieses Power-up Signal kann dazu genutzt werden eine weitere elektrische Schaltung, welche in der US 6 731 143 B2 nicht näher bezeichnet ist, zu aktivieren.An electrical "power-up" circuit is off US Pat. No. 6,731,143 B2 known. The electrical circuit outputs at its output terminal exclusively a so-called power-up signal when the output from the voltage source, applied to the input terminal electrical voltage is higher than a predetermined minimum value. This power-up signal can be used to create another electrical circuit, which is used in the US Pat. No. 6,731,143 B2 unspecified, to activate.

Die Schaltung weist zu diesem Zweck einen ersten NMOS-Transistor auf, dessen Gate über mindestens einen ersten Spannungsteiler-Widerstand mit dem Eingangsanschluss und über einen zweiten Spannungsteiler-Widerstand mit einem Masseanschluss verbunden ist. Der Source-Anschluss dieses NMOS-Transistors liegt auf Massepotential und der Drain-Anschluss ist an einem Knotenpunkt angeschlossen, der über die Source-Drain-Strecke eines PMOS-Transistors, dessen Gate auf Massepotential liegt, mit dem Eingangsanschluss und zusätzlich über drei in Reihe geschaltete Inverter mit dem Ausgangsanschluss verbunden ist.For this purpose, the circuit has a first NMOS transistor whose gate is connected to the input terminal via at least one first voltage-dividing resistor and to a ground terminal via a second voltage-dividing resistor. The source terminal of this NMOS transistor is at ground potential and the drain terminal is connected to a node connected to the input terminal via the source-drain path of a PMOS transistor whose gate is at ground potential, and additionally three in series switched inverter is connected to the output terminal.

Damit bei dieser Schaltung keine fehlerhaften Betriebszustände auftreten können, wenn am Eingangsanschluss eine niedrige, mit einem Rauschen behaftete Spannung anliegt, und um die Schaltgeschwindigkeit zu erhöhen, weist die Schaltung einen zweiten NMOS-Transistor auf, dessen Source-Drain-Strecke parallel zur Source-Drain-Strecke des ersten NMOS-Transistors geschaltet ist. Das Gate des zweiten NMOS-Transistors ist über einen Inverter, der einen weiteren NMOS-Transistor und weitere PMOS-Transistoren aufweist, mit dem Knotenpunkt verbunden. Sobald der Knotenpunkt einmal durch die leitende Source-Drain-Strecke des ersten NMOS-Transistors auf Masse liegt, erzwingt der zweite NMOS-Transistor, dass dieser Zustand und das Power-up Signal am Schaltungsausgang dauerhaft erhalten bleibt. Das Power-up Signal kann nur zurück gesetzt werden, indem die gesamte Schaltung von der Versorgungsspannung getrennt wird.In order for this circuit, no faulty operating conditions can occur when the input terminal is applied a low, noise-loaded voltage, and in order to increase the switching speed, the circuit has a second NMOS transistor whose source-drain path parallel to the source Drain path of the first NMOS transistor is connected. The gate of the second NMOS transistor is connected to the node via an inverter having a further NMOS transistor and further PMOS transistors. Once the node is grounded through the conductive source-drain path of the first NMOS transistor, the second NMOS transistor forces that state and the power-up signal to be permanently maintained at the circuit output. The power-up signal can only be reset by disconnecting the entire circuit from the supply voltage.

Die Schaltung ist aufgrund der vielen Komponenten entsprechend aufwändig. Ungünstig ist außerdem, dass die Schaltung keinen kontrollierten Ausschaltmechanismus und einen hohen Stromverbrauch durch die vielen Komponenten aufweist.The circuit is correspondingly complex due to the many components. Another disadvantage is that the circuit has no controlled switch-off mechanism and high power consumption through the many components.

Dies ist insbesondere bei Anwendungen nachteilig, bei denen die am Eingangsanschluss anliegende elektrische Spannung durch Energy-Harvesting aus mechanischer Energie und/oder optischer Strahlung gewonnen wird oder bei denen als Spannungsquelle ein elektrischer Energiespeicher (Batterie, Akku, Kondensator) dient.This is particularly disadvantageous in applications in which the voltage applied to the input terminal electrical voltage is obtained by energy harvesting of mechanical energy and / or optical radiation or in which as Voltage source an electrical energy storage (battery, battery, capacitor) is used.

Es gibt ICs, die eine Funktionalität, ähnliche zu der gewünschten besitzen, wie zum Beispiel MIC2779L und LT1540. Diese ICs beinhalten aber Schmitt-Trigger-Komparatoren und ein externes Widerstandsnetzwerk, um die Schalt- und Hystereseeigenschaften zu realisieren. Der MIC2779L zum Beispiel besitzt zwei getrennte Komparatoren, um die Ein- und Ausschaltspannung zu definieren. Deren Signal wird genutzt, um mit einer weiteren logischen Komponente die Last zu kontaktieren. Alle diese aufwendigen internen Komponenten müssen elektrisch versorgt werden und sind ein klarer Nachteil mit Fokus auf eine einfache und energiesparende Schaltung.There are ICs that have functionality similar to that desired, such as MIC2779L and LT1540. However, these ICs incorporate Schmitt trigger comparators and an external resistor network to realize the switching and hysteresis characteristics. For example, the MIC2779L has two separate comparators to define the on and off voltage. Their signal is used to contact the load with another logical component. All of these complex internal components need to be powered electrically and are a distinct disadvantage with a focus on simple and energy efficient circuitry.

Aus US 2009/0302902 A1 ist ferner eine elektrische Schaltung zum Erzeugen eines Power-up Signals bekannt, die einen ersten NMOS-Transistor aufweist, der mit seiner Source-Anschluss auf Massepotential liegt und mit seinem Drain-Anschluss über einen Widerstand mit einem Versorgungsspannungsanschluss verbunden ist. Der Drain-Anschluss ist außerdem über einen Inverter mit einem Ausgangsanschluss für das Power-up Signal verbunden. Außerdem weist die Schaltung einen zweiten NMOS-Transistor auf, der mit seiner Source-Drain-Strecke parallel zur Source-Drain-Strecke des ersten NMOS-Transistors geschaltet ist und mit seinem Gate mit dem Ausgangsanschluss für das Steuersignal verbunden ist. Das Power-up Signal kann dazu verwendet werden, eine weitere elektrische Schaltung, wie zum Beispiel einen dynamischen Halbleiterspeicher (DRAM), die nur bei Vorliegen einer ausreichenden Betriebsspannung funktionsfähig ist, zu steuern.Out US 2009/0302902 A1 Furthermore, an electrical circuit for generating a power-up signal is known, which has a first NMOS transistor, which is connected to its source terminal at ground potential and is connected to its drain terminal via a resistor to a supply voltage terminal. The drain terminal is also connected via an inverter to an output terminal for the power-up signal. In addition, the circuit has a second NMOS transistor which is connected with its source-drain path parallel to the source-drain path of the first NMOS transistor and has its gate connected to the output terminal for the control signal. The power-up signal may be used to control another electrical circuit, such as a dynamic random access memory (DRAM), that operates only when there is sufficient operating voltage.

Alle genannten Schaltungen nach dem Stand der Technik zeigen den gemeinsamen Nachteil, dass sie intern Hilfsschaltungen, wie beispielsweise Inverter, Komparatoren oder Referenzspannungsquellen aufweisen, die für ihren ordnungsgemäßen Betrieb eine gewisse Versorgungsspannung benötigen. Damit ist ein Betrieb dieser Schaltungen mit einer langsam von Null ansteigenden Versorgungsspannung nicht möglich, da während dieses Ansteigens der Versorgungsspannung Fehlfunktionen bzw. ein komplettes Versagen dieser Schaltungsteile auftreten können. Ein langsames Ansteigen der Versorgungsspannung kann jedoch bei Verbrauchern, die mittels Energy Harvesting betrieben werden, durchaus auftreten.All the above-mentioned prior art circuits have the common drawback that they have internal auxiliary circuits, such as inverters, comparators or reference voltage sources, which require a certain supply voltage for their proper operation. Thus, an operation of these circuits with a slowly rising from zero supply voltage is not possible because during this increase in the supply voltage malfunction or a complete failure of these circuit parts can occur. However, a slow increase in the supply voltage can certainly occur in consumers who are operated by means of energy harvesting.

Es besteht deshalb die Aufgabe, eine elektrische Schaltung der eingangs genannten Art zu schaffen, die einen einfachen Aufbau aufweist, insbesondere ab Spannungen um 0 V störungsfrei arbeitet und eine sehr geringe Stromaufnahme besitzt.It is therefore an object to provide an electrical circuit of the type mentioned, which has a simple structure, in particular works smoothly from voltages around 0 V and has a very low power consumption.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, dass das erste Gate durch einen durch die zweite Source-Drain-Strecke führenden weiteren Strompfad mit dem Referenzpotentialanschluss verbunden ist, und dass der Ausgangsanschluss zum Erzeugen einer Schalthysterese über einen Rückkopplungszweig mit dem zweiten Gate verbunden ist.According to the invention, this object is achieved in that the first gate is connected to the reference potential terminal by a further current path leading through the second source-drain path, and that the output terminal is connected to the second gate via a feedback branch to generate a switching hysteresis.

Die Schaltung überwacht die am Eingangsanschluss anliegende Eingangsspannung und verbindet den Verbraucher nur dann über den PMOS-Transistor mit dem Eingangsanschluss, wenn die Eingangsspannung einen, durch den aus den Spannungsteilerelementen gebildeten Spannungsteiler vorbestimmten ersten Wert überschreitet. Sobald der PMOS-Transistor durchgeschaltet ist, wird über den Rückkopplungszweig das Potential am Gate des NMOS-Transistors etwas angehoben, wodurch die Hysterese erzeugt und der PMOS-Transistor erst dann wieder gesperrt wird, wenn die Eingangsspannung einen zweiten Wert unterschreitet, der kleiner ist als der erste Wert. Somit wird auf einfache Weise ein Betrieb des Verbrauchers mit unzulässigen Spannungen vermieden. Dadurch treten bei Verbrauchern, die CMOS-Bauelemente enthalten, praktisch keine Verluste im sub-threshold Bereich auf. Vorteilhaft ist auch, dass die Schaltung bei Eingangsspannungen ab 0 V zuverlässig funktioniert. Da bei einer Eingangsspannung, die kleiner ist als der zweite Wert, sowohl der NMOS-Transistor als auch der PMOS-Transistor gesperrt sind, zusammen mit der möglichst hoch gewählten Eingangsimpedanz, besitzt die Schaltung einen extrem geringen Energieverbrauch. Mit nur zwei Transistoren und vier Widerständen, hat die Schaltung außerdem einen äußert einfachen und kostengünstigen Aufbau.The circuit monitors the input voltage applied to the input terminal and only connects the load to the input terminal via the PMOS transistor when the input voltage exceeds a first value predetermined by the voltage divider formed by the voltage divider elements. As soon as the PMOS transistor is turned on, the potential at the gate of the NMOS transistor is raised slightly via the feedback branch, whereby the hysteresis is generated and the PMOS transistor is not turned off again until the input voltage falls below a second value that is less than the first value. Thus, a simple operation of the consumer with impermissible voltages is avoided. As a result, consumers who include CMOS devices experience virtually no sub-threshold losses. It is also advantageous that the circuit works reliably at input voltages from 0 V. Since, with an input voltage smaller than the second value, both the NMOS transistor and the PMOS transistor are turned off, together with the highest possible input impedance, the circuit has extremely low power consumption. With only two transistors and four resistors, the circuit also has an extremely simple and inexpensive construction.

Vorteilhaft ist, wenn das erste Gate über einen Widerstand mit dem Source des PMOS-Transistors verbunden ist. Dadurch wird erreicht, dass bei gesperrtem NMOS-Transistor stets ein definiertes elektrisches Potential am Gate des PMOS-Transistors anliegt, das den PMOS-Transistor sperrt.It is advantageous if the first gate is connected via a resistor to the source of the PMOS transistor. It is thereby achieved that, when the NMOS transistor is blocked, a defined electrical potential is always present at the gate of the PMOS transistor, which blocks the PMOS transistor.

Bei einer bevorzugten Ausgestaltung der Erfindung ist in dem Rückkopplungszweig ein ohmscher Rückkopplungswiderstand angeordnet, über den der Ausgangsanschluss mit dem zweiten Gate verbunden ist. Bei Bedarf kann der ohmsche Widerstand auch durch eine Transistorschaltung gebildet sein.In a preferred embodiment of the invention, an ohmic feedback resistor is arranged in the feedback branch, via which the output terminal is connected to the second gate. If required, the ohmic resistance can also be formed by a transistor circuit.

Vorteilhaft ist, wenn der Widerstandswert des Rückkopplungswiderstands einstellbar ist. Die Breite der Hysterese kann dann auf einfache Weise verstellt und an die jeweilige Anwendung angepasst werden.It is advantageous if the resistance value of the feedback resistor is adjustable. The width of the hysteresis can then be easily adjusted and adapted to the particular application.

Das erste Spannungsteilerelement und/oder das zweite Spannungsteilerelement kann ein ohmscher Widerstand sein. Es ist aber auch denkbar, dass mindestens ein Spannungsteilerelement als Transistorschaltung ausgestaltet ist.The first voltage divider element and / or the second voltage divider element may be an ohmic resistor. But it is also conceivable in that at least one voltage divider element is designed as a transistor circuit.

Bei einer bevorzugten Ausgestaltung der Erfindung ist die Schaltung monolithisch in einen Halbleiterchip integriert.In a preferred embodiment of the invention, the circuit is monolithically integrated in a semiconductor chip.

Nachfolgend ist ein Ausführungsbeispiel der Erfindung näher erläutert Es zeigt:An exemplary embodiment of the invention is explained in more detail below.

1 ein Schaltbild der erfindungsgemäßen elektrischen Schaltung, 1 a circuit diagram of the electrical circuit according to the invention,

2 eine grafische Darstellung des Leistungsverbrauchs der neuartigen elektrischen Schaltung mit angeschlossenem 300 kOhm Lastwiderstand, wobei auf der Abszisse die Versorgungsspannung in Volt und auf der Ordinate der Leistungsverbrauch in μW aufgetragen ist, wobei der Leistungsverbrauch der elektrischen Schaltung mit ohmscher Last durch dreieckige Punkte und der Leistungsverbrauch einer Vergleichsschaltung mit gleichwertiger ohmscher Last durch quadratische Punkte markiert ist, und 2 a graph of the power consumption of the novel electrical circuit with connected 300 kOhm load resistance, where the abscissa the supply voltage in volts and on the ordinate the power consumption in μW is plotted, the power consumption of the electrical circuit with resistive load by triangular points and the power consumption of a Comparative circuit with equivalent ohmic load is marked by square points, and

3 eine Ausschnittvergrößerung von 2. 3 a section enlargement of 2 ,

Eine elektrische Schaltung 1 weist einen Eingangsanschluss 2 auf, der zum Anlegen einer Versorgungsspannung mit einer Spannungsquelle 3 verbindbar ist. Dem Eingangsanschluss 2 ist ein Referenzspannungsanschluss 4 zugeordnet, der auf einem Referenzpotential liegt, beispielsweise auf Massepotential. Außerdem hat die Schaltung 1 einen ebenfalls dem Referenzspannungsanschluss 4 zugeordneten Ausgangsanschluss 5, der mit einem in der Zeichnung nur schematisch dargestellten elektrischen Verbraucher 6 verbindbar ist. Der Verbraucher 6 kann zum Beispiel eine CMOS-Schaltung sein.An electrical circuit 1 has an input port 2 on, for applying a supply voltage to a voltage source 3 is connectable. The input connection 2 is a reference voltage terminal 4 assigned, which is at a reference potential, for example at ground potential. Besides, the circuit has 1 one also to the reference voltage terminal 4 assigned output terminal 5 , with an electrical consumer only schematically illustrated in the drawing 6 is connectable. The consumer 6 may be, for example, a CMOS circuit.

Wie in 1 erkennbar ist, hat die Schaltung 1 einen PMOS-Transistor 7, der ein erstes Gate, ein erstes Source und ein erstes Drain aufweist. Der Source-Anschluss der ersten Source ist mit dem Eingangsanschluss 2 und der Drain-Anschluss der ersten Drain mit dem Ausgangsanschluss 5 verbunden. Durch die Source-Drain-Strecke des PMOS-Transistors 7 kann der Eingangsanschluss 2 mit dem Ausgangsanschluss 5 elektrisch verbunden werden. Das erste Gate ist über einen Widerstand 8 mit dem ersten Source verbunden.As in 1 recognizable, has the circuit 1 a PMOS transistor 7 having a first gate, a first source and a first drain. The source terminal of the first source is connected to the input terminal 2 and the drain terminal of the first drain to the output terminal 5 connected. Through the source-drain path of the PMOS transistor 7 can the input terminal 2 with the output connector 5 be electrically connected. The first gate is over a resistor 8th connected to the first source.

Außerdem weist die elektrische Schaltung 1 einen NMOS-Transistor 9 mit einem zweiten Gate, einem zweiten Source und einem zweiten Drain auf. Der Drain-Anschluss der zweiten Drain ist mit dem ersten Gate und der Source-Anschluss der zweiten Source ist mit dem Referenzspannungsanschluss 4 verbunden. Die Source-Drain-Strecke des PMOS-Transistors 7 und die Source-Drain-Strecke des NMOS-Transistors 9 haben jeweils einen sehr niedrigen Durchlasswiderstand.In addition, the electrical circuit 1 an NMOS transistor 9 with a second gate, a second source and a second drain. The drain terminal of the second drain is connected to the first gate and the source terminal of the second source is connected to the reference voltage terminal 4 connected. The source-drain path of the PMOS transistor 7 and the source-drain path of the NMOS transistor 9 each have a very low on-resistance.

Das zweite Gate ist über ein erstes Spannungsteilerelement 10 mit dem Eingangsanschluss 2 und über ein zweites Spannungsteilerelement 11 mit dem Referenzspannungsanschluss 4 verbunden. Die Spannungsteilerelemente 10, 11 sind als ohmsche Widerstände ausgestaltet.The second gate is via a first voltage divider element 10 with the input connector 2 and a second voltage divider element 11 with the reference voltage connection 4 connected. The voltage divider elements 10 . 11 are designed as ohmic resistors.

Die Spannung zwischen dem zweiten Gate und dem zweiten Source entspricht etwa der zwischen dem Eingangsanschluss 2 und dem Referenzspannungsanschluss 4 anliegenden Quellspannung multipliziert mit dem Quotient aus dem Widerstandswert des zweiten Spannungsteilerelements 11 und der Summe der Widerstandselemente des ersten Spannungsteilerelements 10 und der zweiten Spannungsteilerelements 11.The voltage between the second gate and the second source is approximately equal to that between the input terminal 2 and the reference voltage terminal 4 applied source voltage multiplied by the quotient of the resistance value of the second voltage divider element 11 and the sum of the resistance elements of the first voltage divider element 10 and the second voltage divider element 11 ,

Zum Erzeugen einer Schalthysterese sind der Ausgangsanschluss 5 und der Drain-Anschluss des PMOS-Transistors 7 über einen Rückkopplungszweig mit dem Rückkopplungswiderstand 12 mit dem Gate des NMOS-Transistors 9 verbunden. Wenn der PMOS-Transistor 7 durchgeschaltet ist, liegt am Gate des NMOS-Transistor 9 eine höhere Spannung an als bei gesperrtem PMOS-Transistor 7. In dem zuerst genannten Fall ist nämlich der Rückkopplungswiderstand 12 zum ersten Spannungsteilerelement 10 parallel geschaltet. In dem anderen Fall ist der Rückkopplungswiderstand 12 durch die Last 6 mit dem Referenzpotential 4 verbunden und ist praktisch parallel zum zweiten Spannungsteilerelement 11 geschaltet.To generate a switching hysteresis are the output terminal 5 and the drain terminal of the PMOS transistor 7 via a feedback branch with the feedback resistor 12 to the gate of the NMOS transistor 9 connected. When the PMOS transistor 7 is turned on, is located at the gate of the NMOS transistor 9 a higher voltage than when the PMOS transistor is disabled 7 , Namely, in the former case, the feedback resistor is 12 to the first voltage divider element 10 connected in parallel. In the other case, the feedback resistor is 12 through the load 6 with the reference potential 4 connected and is practically parallel to the second voltage divider element 11 connected.

Die Schaltung 1 funktioniert wie folgt: Beim ”Kalt-Start”, ab 0 V, wird das Gate des PMOS Transistors 7 über den Widerstand 8 geladen, bis die Gate-Spannung der Versorgungsspannung am Eingangsanschluss 2 entspricht. In diesem Zustand ist die Gate-Source Spannung am PMOS-Transistor 7 gleich Null und der PMOS-Transistor 7 ist gesperrt. Außerdem wird das Gate des NMOS-Transistors 9 über das erste Spannungsteilerelement 10 geladen. Sobald die Gate-Spannung des NMOS-Transistors 9 dessen Schaltschwelle übersteigt wird die Source-Drain Strecke des NMOS-Transistors 9 leitend und reduziert die Gatespannung des PMOS-Transistors 7, bis dessen Gate-Source Spannung etwa dem negativen Wert der Versorgungsspannung entspricht. Dann ist die Source-Drain Strecke des PMOS-Transistors 7 leitend, so dass zwischen dem Ausgangsanschluss 5 und dem Referenzspannungsanschluss 4 die Versorgungsspannung anliegt. Die positive Rückkopplung über den Rückkopplungswiderstand 12 erhöht die Schaltgeschwindigkeit und erzeugt ein Hysterese-Verhalten. Wenn die Eingangsspannung sinkt, schaltet der NMOS-Transistor 9 bei einem kleineren Spannungswert als bei ansteigenden Eingangsspannung. Der Unterschied zwischen der Einschalt- und der Ausschaltspannung definiert die Hysterese und erlaubt den Transfer von elektrischer Energie zum Verbraucher 6.The circuit 1 works as follows: At the "cold start", starting from 0 V, becomes the gate of the PMOS transistor 7 about the resistance 8th charged until the gate voltage of the supply voltage at the input terminal 2 equivalent. In this state, the gate-source voltage is at the PMOS transistor 7 equal to zero and the PMOS transistor 7 is locked. In addition, the gate of the NMOS transistor becomes 9 over the first voltage divider element 10 loaded. Once the gate voltage of the NMOS transistor 9 whose switching threshold exceeds the source-drain path of the NMOS transistor 9 conductive and reduces the gate voltage of the PMOS transistor 7 until its gate-source voltage corresponds approximately to the negative value of the supply voltage. Then the source-drain path of the PMOS transistor 7 conductive, so that between the output terminal 5 and the reference voltage terminal 4 the supply voltage is applied. The positive feedback via the feedback resistor 12 increases the switching speed and generates a hysteresis behavior. When the input voltage drops, the NMOS transistor turns on 9 at a smaller voltage value than at increasing input voltage. The difference between the turn-on and turn-off voltage defines the hysteresis and allows the transfer of electrical energy to the load 6 ,

In 2 ist die Hysterese grafisch dargestellt. Dabei ist der Leistungsverbrauch der erfindungsgemäßen Schaltung durch Dreiecke markiert. Zum Vergleich ist der Leistungsverbrauch einer im Handel unter der Typenbezeichnung MIC2779L verfügbaren Schaltung durch Kreise markiert. Wie insbesondere in 3 erkennbar ist weist die erfindungsgemäße Schaltung bei Versorgungsspannungen über etwa 0,7 Volt einen deutlich geringeren Leistungsverbrauch auf als die Schaltung MIC2779L.In 2 the hysteresis is shown graphically. The power consumption of the circuit according to the invention is marked by triangles. For comparison, the power consumption of a circuit commercially available under the type designation MIC2779L is indicated by circles. As in particular in 3 can be seen, the circuit according to the invention at supply voltages greater than about 0.7 volts significantly lower power consumption than the circuit MIC2779L.

Claims

Electrical circuit ( 1 ) with an input terminal for connection to a source voltage ( 3 ) and an output terminal for connection to one in the presence of a sufficient source voltage ( 3 ) to be fed electrical consumers ( 6 ), the circuit ( 1 ) a PMOS transistor ( 7 ) having a first gate and a first source-drain path and an NMOS transistor ( 9 ) having a second gate and a second source-drain path, wherein the input terminal is connected to the output terminal by a current path leading through the first source-drain path, and wherein the second gate is connected via at least one first voltage divider element (12). 10 ) with the input terminal and at least one second voltage divider element ( 11 ) is connected to a reference potential terminal, the first gate being connected to the reference potential terminal by a further current path leading through the second source-drain path. 4 ) and the output terminal ( 5 ) is connected to the second gate for generating a switching hysteresis via a feedback branch.

Electrical circuit ( 1 ) according to claim 1, wherein the first gate via a resistor ( 8th ) to the source of the PMOS transistor ( 7 ) connected is.

Electrical circuit ( 1 ) according to claim 1 or 2, wherein in the feedback branch an ohmic feedback resistor ( 12 ) is arranged, via which the output terminal ( 5 ) is connected to the second gate.

Electrical circuit ( 1 ) according to one of claims 1 to 3, wherein the resistance value of the feedback resistor ( 12 ) is adjustable.

Electrical circuit ( 1 ) according to one of claims 1 to 4, wherein the first voltage divider element ( 10 ) and / or the second voltage divider element ( 11 ) is an ohmic resistance.

Electrical circuit ( 1 ) according to one of claims 1 to 5, wherein the resistance value of the first voltage divider element ( 10 ) and / or the second voltage divider element ( 11 ) is adjustable.

Electrical circuit ( 1 ) according to one of claims 1 to 6, wherein the first voltage divider element ( 10 ) and / or the second voltage divider element ( 11 ) is a circuit consisting of at least one transistor.

Electrical circuit ( 1 ) according to one of claims 1 to 7, wherein the circuit is monolithically integrated in a semiconductor chip.