DE102011000818A1 - Semiconductor component manufacturing method for high-frequency engineering planar structure, involves deriving termination of back etching procedure from detection of reaching interlayer - Google Patents

Semiconductor component manufacturing method for high-frequency engineering planar structure, involves deriving termination of back etching procedure from detection of reaching interlayer Download PDF

Info

Publication number
DE102011000818A1
DE102011000818A1 DE201110000818 DE102011000818A DE102011000818A1 DE 102011000818 A1 DE102011000818 A1 DE 102011000818A1 DE 201110000818 DE201110000818 DE 201110000818 DE 102011000818 A DE102011000818 A DE 102011000818A DE 102011000818 A1 DE102011000818 A1 DE 102011000818A1
Authority
DE
Germany
Prior art keywords
layer
etching
intermediate layer
spacer
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE201110000818
Other languages
German (de)
Inventor
Hans-Peter Maucher
Dr. Grünenpütz Jan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Monolithic Semiconductors GmbH
Original Assignee
United Monolithic Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Monolithic Semiconductors GmbH filed Critical United Monolithic Semiconductors GmbH
Priority to DE201110000818 priority Critical patent/DE102011000818A1/en
Publication of DE102011000818A1 publication Critical patent/DE102011000818A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Abstract

The method involves separating an interlayer (ZS) between semiconductor layers (S1), where the interlayer is made of a semiconductor material (HL) e.g. silicon nitride. The two layers are formed without interruption of back corrosion, and enables detection of point of time of reaching the interlayer according to complete erosion of one of the semiconductor layers. The back corrosion of one of the semiconductor layers is made by plasma etching e.g. plasma spectroscopy. Termination of a back etching procedure is derived from the detection of reaching the interlayer.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements.The invention relates to a method for producing a semiconductor component.

Bei der Herstellung von Halbleiterbauelementen werden insbesondere für in der Hochfrequenztechnik eingesetzte Bauelemente flächige Strukturen sehr kleiner Abmessungen benötigt, beispielsweise kurze Gatelängen von Gateelektroden in Feldeffekttransistoren. Für die Erzeugung von sehr kleinen Strukturen ist bei geringer Packungsdichte insbesondere die Elektronenstrahllithografie geeignet, welche Belichtungen als sukzessive punktuelle oder streifenförmige Belichtungen durchführt. Die Elektronenstrahllithografie ist aber wegen der langen Belichtungszeit gegenüber der photolithografischen Strukturierung hinsichtlich der Herstellungskosten nachteilig.In the manufacture of semiconductor devices, surface structures of very small dimensions are required, in particular for components used in high-frequency engineering, for example short gate lengths of gate electrodes in field-effect transistors. For the production of very small structures, electron beam lithography, which performs exposures as successive punctiform or stripe-shaped exposures, is particularly suitable for low packing densities. Electron beam lithography is disadvantageous because of the long exposure time compared to the photolithographic structuring in terms of manufacturing costs.

Es ist bekannt, photolithografisch erzeugte Strukturen durch sogenannte Spacer an Flanken von Materialstufen auf kleinere Strukturen zu reduzieren. Hierfür wird über den aktiven Halbleiterschichten eine erste dielektrische Schicht abgeschieden und photolithografisch strukturiert, wobei Öffnungen in der ersten Schicht erzeugt werden, die durch annähernd senkrecht zur Schichtebene verlaufende Flanken an den Materialstufen der bei der Strukturierung um die Öffnungen verbliebenen Schicht begrenzt sind. Eine über der ersten Schicht und den Öffnungen abgeschiedene zweite dielektrische Schicht bildet über den Randbereichen der Öffnungen bei den Materialstufen gerundete Übergänge. Durch eine anisotrope Rückätzung der zweiten Schicht verbleiben an den Flanken in die Öffnungen ragende und die Öffnungsweite reduzierende Materialreste der zweiten Schicht als die Spacer. Die Spacer begrenzen eine gegenüber der photolithografisch erzeugten ersten Öffnung kleinere zweite Öffnung und können insbesondere als Ränder einer Maske für einen nachfolgenden Herstellungsschritt, insbesondere für eine Ätzung einer den Boden der Öffnung bildenden Schicht und/oder für eine Abscheidung von Elektrodenmetall dienen. Derartige Verfahren sind beispielsweise aus der DE 42 11 051 C1 bekannt.It is known to reduce photolithographically produced structures by so-called spacers on flanks of material stages to smaller structures. For this purpose, a first dielectric layer is deposited over the active semiconductor layers and patterned photolithographically, whereby openings are produced in the first layer which are bounded by edges extending approximately perpendicular to the layer plane at the material stages of the layer remaining around the openings during patterning. A second dielectric layer deposited over the first layer and the openings forms rounded transitions over the edge regions of the openings in the material stages. By an anisotropic etching back of the second layer remain on the flanks in the openings projecting and the opening width reducing material residues of the second layer as the spacers. The spacers delimit a second opening which is smaller than the photolithographically generated first opening and can serve in particular as edges of a mask for a subsequent production step, in particular for etching a layer forming the bottom of the opening and / or for depositing electrode metal. Such methods are for example from DE 42 11 051 C1 known.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Halbleiterbauelementen mit einer Kombination von photolithografischer Strukturierung und Spacern anzugeben, das durch die Verwendung optischer Endpunktdetektion Strukturen präzise herstellt.The present invention has for its object to provide a method for the production of semiconductor devices with a combination of photolithographic structuring and spacers, which produces precise structures by the use of optical endpoint detection.

Die Erfindung ist im Patentanspruch 1 beschrieben. Die abhängigen Ansprüche enthalten vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung.The invention is described in claim 1. The dependent claims contain advantageous refinements and developments of the invention.

Durch die Einfügung einer Zwischenschicht zwischen die erste Schicht und die zweite Schicht und die Wahl eines Materials für die zweite Schicht, welches beim Rückätzen der zweiten Schicht ohne Unterbrechung des Rückätzvorgangs die Detektion des Erreichens der Zwischenschicht, d. h. den vollständigen Abtrag der zweiten Schicht über der Zwischenschicht ermöglicht, können der Rückätzvorgang und die durch diesen bestimmten geometrischen Größen des Spacers mit hoher Präzision gesteuert werden. Die erste Schicht ist nachfolgend auch als Stufenschicht, die zweite Schicht als Spacerschicht bezeichnet.By inserting an intermediate layer between the first layer and the second layer and selecting a material for the second layer, which upon re-etching of the second layer without interrupting the re-etching process, the detection of the reaching of the intermediate layer, d. H. allows the complete removal of the second layer over the intermediate layer, the re-etching process and the geometric sizes of the spacer determined by these can be controlled with high precision. The first layer is also referred to below as a step layer, the second layer as a spacer layer.

Vorteilhafterweise wird der Ätzvorgang nach der Detektion zeitgesteuert fortgesetzt, indem nach dem Zeitpunkt bzw. dem Prozessstadium der Detektion des Erreichens der Zwischenschicht, nachfolgend auch kurz als Detektion der Zwischenschicht bezeichnet, die Rückätzung über einen als Zeitspanne vorgebbaren Folgezeitraum fortgesetzt wird.Advantageously, the etching process is continued in a time-controlled manner after the detection, in that after the time or the process stage of the detection of reaching the intermediate layer, hereinafter also referred to as detection of the intermediate layer, the etch back is continued over a subsequent period which can be predetermined as a time span.

Im Gegensatz zur gebräuchlichen Verwendung von Ätzstoppschichten wird die Zwischenschicht bei dem erfindungsgemäßen Verfahren wieder vollständig während des Rückätzens entfernt, so dass später, beispielsweise nach dem Abscheiden von Elektrodenmetall kein eigenständiger Prozessschritt zur Entfernung des Materials der Zwischenschicht erforderlich wird. Vorteilhafterweise ist in dem Folgezeitraum die Ätzrate für die Materialien der Zwischenschicht und der zweiten Schicht und vorzugsweise auch der ersten Schicht annähernd gleich, so dass das Entstehen einer Stufe zwischen Spacer und umgebendem Material weitgehend vermieden wird. Vorteilhafterweise sind die Materialien von erster und zweiter Schicht in einem einheitlichen Prozessschritt entfernbar. Vorzugsweise bestehen erste und zweite Schicht aus demselben Material.In contrast to the conventional use of etch stop layers, the interlayer is completely removed during the etch back process according to the invention, so that later, for example, after deposition of electrode metal no independent process step to remove the material of the intermediate layer is required. Advantageously, in the following period, the etching rate for the materials of the intermediate layer and the second layer and preferably also of the first layer is approximately the same, so that the formation of a step between spacer and surrounding material is largely avoided. Advantageously, the materials of the first and second layers are removable in a single process step. Preferably, first and second layers are made of the same material.

In einer besonders einfachen und vorteilhaften Ausführung wird der Rückätzvorgang ohne Unterbrechung und ohne Änderung des Ätzverfahrens fortgesetzt, wobei der Folgezeitraum vorzugsweise so auf die Schichtdicke der Zwischenschicht abgestimmt ist, dass diese während des Folgezeitraums vollständig abgetragen wird. Vorzugsweise wird der Folgezeitraum so gewählt, dass auch ein geringer Teil der ersten Schicht noch abgetragen wird.In a particularly simple and advantageous embodiment, the etching-back process is continued without interruption and without changing the etching process, wherein the subsequent period is preferably matched to the layer thickness of the intermediate layer so that it is completely removed during the subsequent period. Preferably, the follow-up period is selected so that even a small portion of the first layer is still removed.

In anderer Ausführung kann für die Fortsetzung des Rückätzprozesses auch ein Wechsel des Ätzverfahrens oder zumindest der Verfahrensparameter des Ätzverfahrens vorgenommen werden, wodurch beispielsweise die Beeinflussung der empfindlichen Halbleiteroberfläche, welche nach Entfernen der ersten Schicht in der Öffnung zwischen den Spacern freiliegt und dem Ätzmedium ausgesetzt ist, vermieden oder gering gehalten werden kann, wenn während des Folgezeitraums eine sanftere Rückätzung ausgeführt wird, welche zwar das Material der Zwischenschicht sowie der ersten und zweiten dielektrischen Schicht abträgt, das Halbleitermaterial aber nicht nachteilig beeinflusst.In another embodiment, the etch process or at least the process parameters of the etching process can also be changed for the continuation of the etch back process, whereby, for example, the influence of the sensitive semiconductor surface which is exposed in the opening between the spacers after removal of the first layer and exposed to the etching medium, can be avoided or minimized if, during the following period, a gentler Reverse etching is carried out, which indeed ablates the material of the intermediate layer and the first and second dielectric layer, but does not adversely affect the semiconductor material.

In vorteilhafter Weiterbildung kann die Schrittfolge der Abscheidung einer zweiten Schicht und der Rückätzung unter Erzeugung eines Spacers auch wiederholt durchgeführt werden, so dass sukzessiv engere Strukturen nacheinander definiert werden. In einer ersten vorteilhaften Ausführung kann dafür vorgesehen sein, bei der Rückätzung der ersten Spacerschicht zur Erzeugung erster Spacer im Folgezeitraum die Zwischenschicht nur teilweise abzutragen und eine neue Spacerschicht auf der verbleibenden Zwischenschicht abzuscheiden. In anderer Ausführung kann vorgesehen sein, wenigstens zwei durch eine Distanzschicht getrennte Zwischenschichten zwischen erster Schicht und erster Spacerschicht abzuscheiden und beim Rückätzen der ersten Spacerschicht auch die oberste Zwischenschicht und zumindest teilweise die Distanzschicht abzutragen, danach über der unteren Zwischenschicht eine neue Spacerschicht abzuscheiden und für zweite Spacer rückzuätzen und dann auch die untere Zwischenschicht zu entfernen.In an advantageous development, the sequence of steps of depositing a second layer and of etching back to produce a spacer can also be carried out repeatedly, so that successively narrower structures are defined one after the other. In a first advantageous embodiment, it may be provided for the etch-back of the first spacer layer to produce first spacers in the subsequent period to remove the intermediate layer only partially and to deposit a new spacer layer on the remaining intermediate layer. In another embodiment, it is possible to deposit at least two intermediate layers separated by a spacer layer between the first layer and the first spacer layer and to remove the uppermost intermediate layer and at least partially the spacer layer when etching back the first spacer layer, then to deposit a new spacer layer over the lower intermediate layer and for the second Re-spacer and then remove the lower intermediate layer.

Die Erfindung ist nachfolgend anhand bevorzugter Ausführungsbeispiele unter Bezugnahme auf die Abbildungen noch eingehend veranschaulicht. Dabei zeigt:The invention is illustrated below with reference to preferred embodiments with reference to the figures still in detail. Showing:

1 eine erste Ausführung eines grundlegenden Prozessablaufs, 1 a first execution of a basic process,

2 den Zeitverlauf eines Spektroskopiesignals, 2 the time course of a spectroscopy signal,

3 eine Ausführung mit einem Schichtenstapel für mehrere Spacer, 3 an embodiment with a layer stack for a plurality of spacers,

4 eine Ausführung mit mehrfacher Verwendung einer Zwischenschicht. 4 an embodiment with multiple use of an intermediate layer.

1 zeigt in schematischer Form den grundsätzlichen Ablauf einer bevorzugten Ausführung eines Herstellungsverfahrens für ein Halbleiterbauelement, wobei im skizzierten Beispielsfall vorgesehen sein soll, über einer Schicht oder Schichtenfolge aus Halbleitermaterial HL eine T-förmige Gateelektrode GE mit einem gegenüber einem Gatekopf GK wesentlich schmäleren Gatefuß GF zu erzeugen und zur Erzeugung der Geometrie des Gatefußes die an sich bekannte Spacertechnologie zu verwenden. 1 shows in schematic form the basic sequence of a preferred embodiment of a manufacturing method for a semiconductor device, wherein should be provided in the example sketched above a layer or layer sequence of semiconductor material HL to produce a T-shaped gate electrode GE with respect to a gate head GK substantially narrower gate foot GF and to use the per se known Spacertechnologie to generate the geometry of the gate.

In 1(A) ist ein Verfahrensstadium dargestellt, bei welchem bereits über dem Halbleitermaterial HL eine erste dielektrische Schicht S1 und eine als Zwischenschicht bezeichnete Schicht ZS abgeschieden sind. In einer auf der Zwischenschicht ZS abgeschiedenen Photolackschicht PL ist mit einer optischen Maske eine Öffnung PO erzeugt. Die Öffnung PO dient als Maske für die Erzeugung einer Öffnung O1 in der ersten Schicht S1 und der Zwischenschicht ZS, indem mittels eines anisotropen Ätzverfahrens die Struktur der Öffnung PO in die darunter liegenden Schichten ZS und S1 übertragen wird, wie in 1(B) dargestellt ist. Das Ätzverfahren zur Erzeugung der Öffnung O1 sei selektiv gegenüber dem Halbleitermaterial HL, so dass der Ätzvorgang automatisch an dem Halbleitermaterial HL stoppt. Zwischen dem Halbleitermaterial HL und der ersten Schicht können auch weitere Schutzschichten, insbesondere eine dünne Schutzschicht zum Schutz der Halbleiteroberfläche während weiterer Verfahrensschritte, abgeschieden sein.In 1 (A) a process stage is shown, in which already over the semiconductor material HL, a first dielectric layer S1 and a layer designated as intermediate layer ZS are deposited. In a photoresist layer PL deposited on the intermediate layer ZS, an opening PO is formed with an optical mask. The opening PO serves as a mask for creating an opening O1 in the first layer S1 and the intermediate layer ZS, by means of an anisotropic etching process, the structure of the opening PO is transferred to the underlying layers ZS and S1, as in 1 (B) is shown. The etching process for producing the opening O1 is selective with respect to the semiconductor material HL, so that the etching process automatically stops at the semiconductor material HL. Between the semiconductor material HL and the first layer it is also possible to deposit further protective layers, in particular a thin protective layer for protecting the semiconductor surface during further method steps.

Nach Entfernung der Photolackschicht ergibt sich die in 1(C) dargestellte Situation mit einer ersten Öffnung O1 innerhalb der Schichtenfolge von erster Schicht S1 und Zwischenschicht ZS. Die Öffnung O1 ist seitlich begrenzt durch im wesentlichen senkrecht zur Schichtenebene von S1 und ZS verlaufende Seitenflanken von Materialstufen ST.After removal of the photoresist layer, the results in 1 (C) illustrated situation with a first opening O1 within the layer sequence of first layer S1 and intermediate layer ZS. The opening O1 is bounded laterally by side edges of material stages ST which run essentially perpendicular to the layer plane of S1 and ZS.

Eine auf der Zwischenschicht ZS und der Öffnung O1 nach 1(C) abgeschiedene zweite dielektrische Schicht, welche in gebräuchlicher Weise im wesentlichen isotrop abgeschieden wird, bildet an ihrer dem Halbleitermaterial HL abgewandten Oberfläche eine Kontur K2, welche über der Öffnung einen tiefen Einzug und gewölbte Seitenflächen aufweist, wie in 1(D) dargestellt ist. Die zweite dielektrische Schicht S2 wird auch als Spacerschicht bezeichnet, weil aus der zweiten Schicht S2 die Spacer erzeugt werden.One on the intermediate layer ZS and the opening O1 after 1 (C) deposited second dielectric layer, which is deposited in a conventional manner isotropic substantially forms on its surface facing away from the semiconductor material HL a contour K2, which has a deep indentation and curved side surfaces over the opening, as in 1 (D) is shown. The second dielectric layer S2 is also referred to as a spacer layer, because the spacers are produced from the second layer S2.

In weiter an sich bekannter Weise wird die zweite Schicht S2 mittels eines anisotropen Ätzverfahrens, beispielsweise eines reaktiven Ionen-Ätzverfahrens zurück geätzt, wobei während des Abtrags von Material der zweiten Schicht S2 die Oberfläche der verbleibenden zweiten Schicht annähernd die Kontur K2 beibehält und diese Kontur im wesentlichen senkrecht zu den Schichtenebenen in Richtung des Halbleitermaterials verlagert wird. 1(E) zeigt ein Zwischenstadium, in welchem der größte Teil der Schicht S2 bereits zurück geätzt ist und die Kontur von Spacer ZP an den Flanken der Stufen ST der Schichtenfolge von S1 und ZS bereits erkennbar ist.In a further known manner, the second layer S2 is etched back by means of an anisotropic etching process, for example a reactive ion etching process, wherein during the removal of material of the second layer S2, the surface of the remaining second layer approximately maintains the contour K2 and this contour in is shifted substantially perpendicular to the layer planes in the direction of the semiconductor material. 1 (E) shows an intermediate stage, in which the largest part of the layer S2 is already etched back and the contour of spacer ZP on the flanks of the stages ST of the layer sequence of S1 and ZS is already recognizable.

Bei Fortsetzung des Rückätzprozesses wird das in 1(F) dargestellte Stadium erreicht, in welchem das Material der zweiten Schicht S2 über der Zwischenschicht ZS vollständig abgetragen ist und Material der zweiten Schicht S2 nur noch als vorläufige Spacer VP an den Seitenflanken der Stufen ST in der Öffnung O1 vorliegt. Zu diesem Zeitpunkt tritt ein wesentliches Merkmal der vorliegenden Erfindung in Erscheinung, gemäß welchem das Erreichen der Zwischenschicht ZS beim Rückätzprozess nach vollständigem Abtrag der zweiten Schicht S2 über der Zwischenschicht ZS detektiert wird.Continuing the etching back process, the in 1 (F) achieved stage in which the material of the second layer S2 is completely removed above the intermediate layer ZS and material of the second layer S2 is present only as temporary spacers VP on the side edges of the stages ST in the opening O1. At this time, an essential feature of the present invention appears, according to which the achievement the intermediate layer ZS is detected during the etching-back process after complete removal of the second layer S2 via the intermediate layer ZS.

Eine Detektion erfolgt in bevorzugter Ausführungsform spektroskopisch, insbesondere durch Spektroskopie eines beim Rückätzprozess vorliegenden Plasmas. Insbesondere kann die Absorption oder vorzugsweise die Emission des Plasmas bei für Material der zweiten Schicht ZS charakteristischen Spektrallinien oder Spektralbereichen überwacht werden. Bei Erreichen der Zwischenschicht ZS während des Rückätzprozesses wird durch den Rückätzprozess ab dem in 1(F) dargestellten Verfahrensstadium auch Material der Zwischenschicht ZS abgetragen, welches sich im Plasma wieder findet und einen abrupten Anstieg der Intensität des Spektroskopiesignals bei für Material der Zwischenschicht ZS charakteristischen Spektrallinien oder Spektralbereichen bewirkt.In a preferred embodiment, detection is carried out spectroscopically, in particular by spectroscopy of a plasma present during the etching-back process. In particular, the absorption or preferably the emission of the plasma can be monitored with spectral lines or spectral ranges characteristic of material of the second layer ZS. When the intermediate layer ZS is reached during the etching-back process, the etching-back process starts at the in 1 (F) Process stage also shown material of the intermediate layer ZS removed, which is found in the plasma again and causes an abrupt increase in the intensity of the spectroscopy signal at characteristic for material of the intermediate layer ZS spectral or spectral ranges.

In 2 ist ein charakteristischer Verlauf eines Spektroskopiesignals über der Zeit während des Rückätzprozesses dargestellt, wobei die Intensität LS einer charakteristischen Spektrallinie über der Zeit t aufgetragen ist. Ein anfänglich starkes Signal kann von Restatomen auf der Oberfläche der zweiten Schicht und im Prozessvolumen der Rückätzung herrühren. Nach Abklingen dieser anfänglich hohen Intensität nimmt das Spektroskopiesignal bei der ausgewählten Spektrallinie einen im wesentlichen gleichbleibenden Wert über einem Verlaufsabschnitt LN an, welcher auch in der Situation nach 1(E) gegeben ist. Mit Erreichen des Verfahrensstadiums nach 1(F) mit vollständiger Entfernung der zweiten Schicht S2 über der Zwischenschicht ZS wird durch den Rückätzvorgang auch Material der Zwischenschicht ZS abgetragen und die Amplitude des Spektroskopiesignals steigt zu einem Zeitpunkt tD entsprechend der Situation nach 1(F) sprunghaft an. Ein solcher sprunghafter Anstieg ist ohne Eingriff in den Prozessablauf relativ leicht detektierbar.In 2 FIG. 2 shows a characteristic course of a spectroscopy signal over time during the etch back process, wherein the intensity LS of a characteristic spectral line is plotted over time t. An initially strong signal may result from residual atoms on the surface of the second layer and in the process volume of the etchback. After this initially high intensity has subsided, the spectroscopy signal at the selected spectral line assumes a substantially constant value over a course segment LN, which also depends on the situation 1 (E) given is. Upon reaching the process stage after 1 (F) With complete removal of the second layer S2 over the intermediate layer ZS, material of the intermediate layer ZS is also removed by the back etching process, and the amplitude of the spectroscopy signal rises at a time tD according to the situation 1 (F) leaps and bounds. Such a sudden increase is relatively easily detectable without intervention in the process flow.

Die in 1(F) dargestellten und als vorläufige Spacer VP bezeichneten Materialreste der zweiten Schicht an den Seitenflanken der Stufen ST engen die ursprüngliche Öffnung O1 zwischen den gegenüber liegenden Stufen ein. Die Breite der Spacer VP als Erstreckung von den Seitenkanten weg in Richtung der Mitte der ersten Öffnung ist über die Prozessparameter insbesondere der Abscheidung der zweiten Schicht S2 mit guter Präzision einstellbar.In the 1 (F) shown and referred to as a temporary spacer VP material residues of the second layer on the side edges of the steps ST narrow the original opening O1 between the opposite stages. The width of the spacers VP as an extension away from the side edges in the direction of the center of the first opening can be set with good precision via the process parameters, in particular the deposition of the second layer S2.

Bei Verwendung der im Stadium nach 1(F) erreichten Struktur für die Geometrie von weiteren Bauteilen liegen mit der Zwischenschicht ZS, den Spacern VP und der ersten Schicht S1 unterschiedliche Materialien vor.When using in the stage 1 (F) reached structure for the geometry of other components are present with the intermediate layer ZS, the spacers VP and the first layer S1 different materials.

In bevorzugter Ausführung wird daher der Rückätzprozess ab dem Zeitpunkt tD gemäß der Situation nach 1(F) so weit fortgesetzt, dass die Zwischenschicht ZS vollständig entfernt wird. Vorzugsweise wird auch ein Teil der ersten Schicht S1 bei dieser Fortsetzung des Rückätzprozesses, welche auch als Überätzung bezeichnet wird, mit abgetragen. Der Schichtabtrag U1 von der ersten Schicht S1 während der Überätzung im Folgezeitraum ist vorteilhafterweise durch die Dauer des Folgezeitraums der Überätzung präzise einstellbar und liegt vorteilhafterweise zwischen 5 nm und 20 nm. Der bei der Überätzung vorgesehene Schichtabtrag U1 wird bereits bei der Abscheidung der ersten Schicht S1 in deren Schichtdicke DS berücksichtigt, indem die Schichtdicke DS um das Maß U1 größer gewählt wird als die bei der Erzeugung der Gateelektrode benötigte Schichtdicke.In a preferred embodiment, therefore, the re-etching process from the time tD according to the situation after 1 (F) continued so far that the intermediate layer ZS is completely removed. Preferably, a part of the first layer S1 is also removed in this continuation of the etching back process, which is also referred to as overetching. The layer removal U1 from the first layer S1 during the overetching in the subsequent period is advantageously precisely adjustable by the duration of the follow-up period of the overetching and is advantageously between 5 nm and 20 nm. The layer removal U1 provided in the overetching already occurs during the deposition of the first layer S1 taken into account in their layer thickness DS by the layer thickness DS is selected to be greater by the measure U1 than the layer thickness required in the generation of the gate electrode.

Für die Fortsetzung des Rückätzprozesses über das Verfahrensstadium nach 1(F) hinaus wird vorzugsweise ein Folgezeitraum fz als Zeitspanne vorgegeben, welche ab dem Zeitpunkt tD gemessen wird und an deren Ende tA = tD + fz der Rückätzvorgang abgebrochen wird. Die zeitliche Ätzrate des Rückätzprozesses ist bei bekannten Parameter hinreichend genau bekannt, um den Folgezeitraum fz so zu wählen, dass die Zwischenschicht Z1 vollständig und die erste Schicht S1 in einer geringen Überätzdicke U1 abgetragen werden. Eine Auswertung des spektroskopischen Signals ist in dieser Phase des Herstellungsprozesses wenig aussagekräftig, da auch nach vollständigem Abtrag der Zwischenschicht ZS das Spektralsignal wegen noch im Ätzplasma vorhandener Atome aus der Zwischenschicht nur langsam abklingt und keine hinreichend genaue Bestimmung des Zeitpunkts des vollständigen Abtrags der zweiten Schicht erlaubt. In 2 ist das Ende des Rückätzprozesses zum Zeitpunkt tA durch einen steilen Abfall der Signalkurve dargestellt. Mit unterbrochener Linie LV ist ein Signalverlauf angedeutet, der ohne Abbruch des Rückätzverfahrens auftreten würde und ein allmähliches Absinken der Signalintensität auf einen bei Abtrag der ersten Schicht zu erwartenden Wert zeigt.For the continuation of the re-etching process according to the process stage 1 (F) In addition, a follow-up period fz is preferably set as a time period which is measured from the time tD and at the end of which tA = tD + fz the re-etching process is aborted. The temporal etching rate of the etching-back process is known with sufficient accuracy for known parameters in order to select the subsequent period fz such that the intermediate layer Z1 is completely removed and the first layer S1 is removed in a slight overetching thickness U1. An evaluation of the spectroscopic signal is of little significance in this phase of the production process, since even after complete removal of the intermediate layer ZS the spectral signal decays only slowly due to atoms still present in the etching plasma from the intermediate layer and does not allow a sufficiently accurate determination of the time of complete removal of the second layer , In 2 For example, the end of the etch-back process at time tA is represented by a steep drop in the signal curve. A broken line LV indicates a signal course which would occur without aborting the etch back process and shows a gradual decrease in the signal intensity to a value to be expected when the first layer is removed.

In 1(G) ist die Situation nach Ende des Folgezeitraums und Abbruch des Rückätzprozesses dargestellt, wobei zur Veranschaulichung die Zwischenschicht ZS und die ursprüngliche Grenzfläche von Zwischenschicht ZS und erster Schicht S1 mit unterbrochenen Linien dargestellt sind. Die in diesem Stadium verbleibenden Spacer aus Material der zweiten dielektrischen Schicht S2 sind mit SP bezeichnet. Die Spacer SP begrenzen eine zweite Öffnung O2 über dem Halbleitermaterial HL, wobei die Öffnungsweite der zweiten Öffnung O2 um die Summe der Spacerbreiten der Spacer SP gegenüber der Öffnungsweite der ersten Öffnung O1 reduziert ist. Die verbleibende Dicke der ersten Schicht S1 ist mit DF bezeichnet, so dass DS = DF + U1.In 1 (G) FIG. 2 illustrates the situation after the end of the follow-up period and the cancellation of the etch-back process, illustrating for illustration the intermediate layer ZS and the original interface of intermediate layer ZS and first layer S1 with broken lines. The spacers of material of the second dielectric layer S2 remaining at this stage are designated SP. The spacers SP delimit a second opening O2 above the semiconductor material HL, wherein the opening width of the second opening O2 is reduced by the sum of the spacer widths of the spacers SP with respect to the opening width of the first opening O1. The remaining thickness of the first layer S1 is denoted by DF such that DS = DF + U1.

In vorteilhafter Anwendung des Verfahrens zur Erzeugung einer Gateelektrode mit schmalem Gatefuß eines Halbleiterbauelements wird Elektrodenmetall in der zweiten Öffnung O2, auf den Spacer SP und auf angrenzenden Bereichen der Oberfläche der ersten Schicht S1 abgeschieden, so dass eine annähernd T-förmige Gateelektrode mit einem breiten Gatekopf GK und einem schmalen Gatefuß GF entsteht, wobei die seitlich überhängenden Abschnitte des Gatekopfes die Spacer SP und einen Teil der ersten Schicht S1 überdecken, wie in 1(H) dargestellt.In an advantageous application of the method for producing a narrow gate gate electrode of a semiconductor device, electrode metal is deposited in the second opening O2, on the spacer SP and on adjacent areas of the surface of the first layer S1, such that an approximately T-shaped gate electrode with a wide gate head GK and a narrow gate foot GF is formed, wherein the laterally overhanging portions of the gate head cover the spacers SP and a part of the first layer S1, as in FIG 1 (H) shown.

In einem weiteren Verfahrensschritt werden in an sich üblicher Weise die dielektrischen Schichten unter den seitlichen Überhängen des Gatekopfes GK entfernt, um die nach 1(I) frei stehende Gateelektrode GE zu erhalten. Für die Entfernung des Materials der Spacer SP und der ersten Schicht S1 ist es von Vorteil, wenn diese in einem gemeinsamen Prozessschritt vollständig entfernt werden können. Hierfür ist von besonderem Vorteil, wenn die erste Schicht S1 und die zweite Schicht S2 und damit auch die Spacer SP aus demselben Material bestehen. Dies kann insbesondere ein Nitrid, insbesondere Silicium-Nitrid sein, welches besonders vorteilhaft mit einem isotropen Ätzverfahren aufgelöst werden können. Die Zwischenschicht ZS, welche zur Detektion des Erreichens dieser Schicht, insbesondere spektroskopisch, aus einem von der zweiten Schicht S2 verschiedenen Material besteht, kann beispielsweise durch ein Oxid, insbesondere ein Silicium-Oxid gebildet sein. Vorteilhafterweise kann der Rückätzprozess ausgehend von der Situation nach 1(D) in einem Zug bis zum Abbruch des Rückätzens bei Erreichen der Situation nach 1(G) durchgeführt werden. In einer Abwandlung kann auch vorgesehen sein, zum Zeitpunkt des Erreichens der Zwischenschicht ZS entsprechend der Situation nach 1(F) den Rückätzprozess abzuwandeln, falls der zuvor gewählte Ätzprozess die Halbleiterschichten, welche ab dem Stadium nach 1(F) zwischen den Spacer VP frei liegen, schädigen kann. Es kann dann durch Änderung von Ätzparametern oder durch Wechsel des Ätzprozesses eine Fortsetzung der Rückätzung in für das Halbleitermaterial unschädlicher Form gewählt werden.In a further method step, the dielectric layers under the lateral overhangs of the gate head GK are removed in a conventional manner, according to the 1 (I) free-standing gate electrode GE to get. For the removal of the material of the spacer SP and the first layer S1, it is advantageous if they can be completely removed in a common process step. For this purpose, it is particularly advantageous if the first layer S1 and the second layer S2 and thus also the spacers SP consist of the same material. This may in particular be a nitride, in particular silicon nitride, which can be dissolved particularly advantageously with an isotropic etching process. The intermediate layer ZS, which consists for detecting the achievement of this layer, in particular spectroscopically, of a different material from the second layer S2, may be formed for example by an oxide, in particular a silicon oxide. Advantageously, the etch back process can be based on the situation 1 (D) in one go until abortion of the etch back on reaching the situation 1 (G) be performed. In a modification may also be provided, at the time of reaching the intermediate layer ZS according to the situation 1 (F) to modify the etch back process, if the previously selected etching process, the semiconductor layers, which from the stage to 1 (F) can be exposed between the spacer VP, damage. It can then be selected by changing the etching parameters or by changing the etching process, a continuation of the etching back in harmless form for the semiconductor material.

Vorteilhafterweise sind die Ätzraten des Materials der Zwischenschicht ZS einerseits und des Materials der zweiten Schicht S2 bzw. der Spacer VP annähernd gleich, so dass in dem Folgezeitraum nach Erreichen der Situation nach 1(F) die Höhenreduktion der Spacer von der größeren Höhe der vorläufigen Spacer VP zu der endgültigen Höhe der Spacer SP in im wesentlichem gleichem Maße auch bei der Schichtenfolge von S1 und ZS auftritt, so dass im Stadium nach 1(G) die Oberseite der Spacer SP im wesentlichen in einer Ebene in die Oberseite der auf die Schichtdicke DF reduzierten ersten Schicht übergeht und eine Stufe an der Unterseite des Gatekopfes weitgehend vermieden wird. Dies ist bei der Materialpaarung von Silicium-Nitrid für die erste und die zweite dielektrische Schicht S1, S2 und Silicium-Oxyd für die Zwischenschicht ZS bei Verwendung eines reaktiven Ionen-Ätzverfahrens weitgehend gegeben.Advantageously, the etching rates of the material of the intermediate layer ZS on the one hand and the material of the second layer S2 or the spacer VP are approximately equal, so that in the subsequent period after reaching the situation after 1 (F) the height reduction of the spacers from the greater height of the preliminary spacers VP to the final height of the spacers SP occurs to a substantially equal extent also in the layer sequence of S1 and ZS, so that in the stage 1 (G) the upper side of the spacers SP merges essentially in one plane into the upper side of the first layer reduced to the layer thickness DF, and a step on the underside of the gate head is largely avoided. This is largely given in the material pairing of silicon nitride for the first and the second dielectric layer S1, S2 and silicon oxide for the intermediate layer ZS using a reactive ion etching process.

3 zeigt eine vorteilhafte Weiterbildung des in 1 beschriebenen Grundverfahrens, wobei zeitlich nacheinander mehrere Spacer erzeugt werden. Mit unterbrochenen Linien ist in 3 entsprechend der Situation nach 1(C) eine Ausgangssituation dargestellt, in welcher über einer ersten dielektrischen Schicht S1 nacheinander eine Zwischenschicht Z3, eine Distanzschicht D2, eine Zwischenschicht Z2, eine Distanzschicht D1 und eine oberste Zwischenschicht Z1 abgeschieden werden. Die Zwischenschichten Z1, Z2, Z3 seien der Einfachheit halber wieder aus demselben Material wie die Zwischenschicht ZS nach 1 angenommen. Die erste Schicht S1 und die Distanzschichten D2, D1 seien aus einem einheitlichen Material, insbesondere Silicium-Nitrid, gebildet, so dass die Abscheidung der Schichtenfolge besonders günstig in bestehende Prozessabläufe integrierbar ist. 3 shows an advantageous embodiment of in 1 described basic method, wherein consecutively several spacers are generated. With broken lines is in 3 according to the situation 1 (C) an initial situation is shown, in which over a first dielectric layer S1 successively an intermediate layer Z3, a spacer layer D2, an intermediate layer Z2, a spacer layer D1 and a topmost intermediate layer Z1 are deposited. For the sake of simplicity, the intermediate layers Z1, Z2, Z3 are again made of the same material as the intermediate layer ZS 1 accepted. The first layer S1 and the spacer layers D2, D1 are formed from a uniform material, in particular silicon nitride, so that the deposition of the layer sequence can be integrated particularly advantageously into existing process sequences.

Ausgehend von der mit unterbrochener Linie dargestellten Ausgangssituation der Schichtenfolge über der ersten Schicht S1 wird wie im Beispiel nach 1(D) eine zweite dielektrische Schicht abgeschieden und durch Rückätzung dieser zweiten dielektrischen Schicht werden erste Spacer P1 an den Seitenflanken der Stufen der ersten Schicht und der darüber liegenden Schichtenfolge erzeugt. Die Rückätzung der ersten Spacerschicht erfolge wiederum unter spektroskopischer Kontrolle des Erreichens der Zwischenschicht Z1 und nachfolgender zeitgesteuerter Überätzung bis in die Distanzschicht D1, welche dabei teilweise oder vollständig entfernt wird.Starting from the initial situation of the layer sequence over the first layer S1 shown with a broken line, as in the example 1 (D) depositing a second dielectric layer and by etching back this second dielectric layer, first spacers P1 are produced on the side flanks of the steps of the first layer and the overlying layer sequence. The etching back of the first spacer layer takes place again under spectroscopic control of the reaching of the intermediate layer Z1 and subsequent time-controlled overetching into the spacer layer D1, which is partially or completely removed.

Die ersten Spacer P1 dienen zur Maskierung eines Ätzschritts, in welchem ein erster Recessgraben GW mit großer Grabenbreite im Halbleitermaterial HL erzeugt wird.The first spacers P1 serve to mask an etching step in which a first recess trench GW with a large trench width is produced in the semiconductor material HL.

Danach wird eine weitere dielektrische Spacerschicht über der Zwischenschicht Z2 und gegebenenfalls Resten der Distanzschicht D1 sowie über den ersten Spacer P1 und in den breiten Recessgraben GW abgeschieden und durch Rückätzung dieser zweiten Spacerschicht bis zur Zwischenschicht Z2 und Überätzung in die Distanzschicht D2 werden zweite Spacer P2 in dem breiten Recessgraben GW erzeugt. Diese zweiten Spacer P2 dienen zur Maskierung eines Ätzvorgangs, in welchem ein zweiter, tieferer und engerer Recessgraben GN in das Halbleitermaterial geätzt wird. Nach Erzeugung des zweiten Recessgrabens GN wird eine dritte Spacerschicht über der Zwischenschicht Z3 und gegebenenfalls Resten der Distanzschicht D2 abgeschieden und bis zur Zwischenschicht Z3 und durch Überätzung bis in die erste Schicht S1 zurück geätzt, wobei dritte Spacer P3 neben den zweiten Spacer P2 entstehen. Die dritten Spacer P3 begrenzen einen Elektrodenbereich EB auf der Halbleiteroberfläche in dem engeren Recessgraben GN und dienen z. B. wie in 1(G) und 1(H) dargestellt zur Formung der Unterseite und des Gatefußes einer Gateelektrode. Hierbei ergibt sich vorteilhafterweise automatisch eine selbstjustierend zentrierte Ausrichtung von breitem Recessgraben GW, engerem Recessgraben GN und Elektrodenbereich EB.Thereafter, a further dielectric spacer layer is deposited over the intermediate layer Z2 and optionally residues of the spacer layer D1 and over the first spacer P1 and into the wide recess trench GW and by etching back this second spacer layer to the intermediate layer Z2 and overetching into the spacer layer D2, second spacers P2 are formed created the broad Recessgraben GW. These second spacers P2 serve to mask an etching process in which a second, deeper and narrower recess trench GN in the Semiconductor material is etched. After the generation of the second recess trench GN, a third spacer layer is deposited over the intermediate layer Z3 and optionally residues of the spacer layer D2 and etched back to the intermediate layer Z3 and overetched back into the first layer S1, third spacers P3 being formed next to the second spacer P2. The third spacers P3 define an electrode region EB on the semiconductor surface in the narrower recess trench GN and serve, for B. as in 1 (G) and 1 (H) shown for forming the bottom and the gate of a gate electrode. This advantageously results in a self-aligning centered alignment of wide Recessgraben GW, narrower Recessgraben GN and electrode area EB automatically.

4 zeigt eine andere Vorgehensweise zur sukzessiven Erzeugung unterschiedlicher Spacer, wobei in 4(A) eine Ausgangssituation wie in 1(C) angenommen ist. Während in dem Beispiel nach 1 und dem Beispiel nach 3 die Zwischenschichten, deren Erreichen beim Rückätzvorgang detektiert wird, relativ dünn sein können, da lediglich die Detektion des Zeitpunkts des Erreichens der Zwischenschicht beim Rückätzvorgang maßgeblich ist, und auf Dicken unter 20 nm beschränkt sein können, ist in dem Beispiel nach 4(A) die Dicke DZ1 der Zwischenschicht MZ größer gewählt und liegt beispielsweise bei 40 nm. Die Dicke DS1 der ersten Schicht S1, welche abzüglich einer Überätzung in diese erste Schicht die Höhe des Gatefußes einer Gateelektrode bestimmt, liegt typischerweise in der Größenordnung von 100 nm bis 500 nm. 4 shows a different approach for the successive generation of different spacers, wherein 4 (A) a starting situation like in 1 (C) is accepted. While in the example after 1 and the example after 3 The intermediate layers, whose reaching during the etching back process is detected, may be relatively thin, since only the detection of the time of reaching the intermediate layer during the etching back process is decisive, and may be limited to thicknesses below 20 nm, is shown in the example 4 (A) For example, the thickness DS1 of the first layer S1, which determines the height of the gate base of a gate electrode minus an overetching into this first layer, is typically of the order of 100 nm to 500 nm ,

Durch Abscheidung einer ersten Spacerschicht in Form einer zweiten dielektrischen Schicht auf der Zwischenschicht MZ und in die Öffnung S1 und Rückätzen dieser ersten Spacerschicht bis zum Erreichen der Zwischenschicht MZ entsteht eine Situation entsprechend 1(F). Vorteilhafterweise wird der Rückätzvorgang wiederum ab diesem Zeitpunkt um einen Folgezeitraum fortgesetzt, wobei die Zeitspanne des Folgezeitraums dabei so gewählt ist, dass die Zwischenschicht MZ nur zum Teil abgetragen wird und eine Restdicke DZ2 der Zwischenschicht verbleibt. Die dabei gemäß 4(B) gebildeten Spacer SP1 an den Seitenflanken von erster Schicht S1 und Zwischenschicht MZ dienen zur Maskierung eines Ätzvorgangs, in welchem gemäß 4(C) ein Recessgraben G1 in das Halbleitermaterial HL geätzt wird. Nach Erzeugung des Recessgrabens G1 wird über der verbliebenen Zwischenschicht RZ, über den ersten Spacern SP1 und in der Öffnung O3 zwischen den Spacern SP1 eine zweite Spacerschicht abgeschieden und zurückgeätzt bis zu der Restschicht RZ der Zwischenschicht. Nach Erreichen der Restschicht RZ der Zwischenschicht MZ bei dem erneuten Rückätzvorgang wird wiederum eine Überätzung um einen vorgebbaren Folgezeitraum vorgenommen, welcher so bemessen ist, dass die Zwischenschicht MZ nunmehr vollständig entfernt wird und vorsorglich auch ein Teil der ersten Schicht S1 abgetragen wird, so dass sich für die Schicht S1 eine Restdicke R1 ergibt, wie in 4(D) dargestellt. Nach Abscheiden von Elektrodenmetall für eine Gateelektrode GE in zu 1(H) entsprechender Weise gemäß 4(E) und Entfernen des dielektrischen Materials von erster Schicht S1, ersten Spacern SP1 und zweiten Spacern SP2 entsteht eine Struktur nach 4(F) mit einer Gateelektrode, welche mit einem schmalen Gatefuß GF in dem Recessgraben G1 steht und deren Gatekopf GK mit größeren Querabmessungen den Recessgraben G1 und angrenzende Oberflächenbereiche des Halbleitermaterials überdeckt.By depositing a first spacer layer in the form of a second dielectric layer on the intermediate layer MZ and in the opening S1 and back etching of this first spacer layer until reaching the intermediate layer MZ, a situation arises correspondingly 1 (F) , Advantageously, the etching-back process is in turn continued from this point in time by a subsequent period, wherein the time period of the subsequent period is chosen so that the intermediate layer MZ is only partially removed and a residual thickness DZ2 of the intermediate layer remains. The according to 4 (B) formed spacers SP1 on the side edges of the first layer S1 and intermediate layer MZ serve to mask an etching process, in which according to 4 (C) a recess trench G1 is etched into the semiconductor material HL. After the recess trench G1 has been produced, a second spacer layer is deposited over the remaining intermediate layer RZ, over the first spacers SP1 and in the opening O3 between the spacers SP1, and etched back to the residual layer RZ of the intermediate layer. After reaching the residual layer RZ of the intermediate layer MZ in the renewed etching back process, an overetching is again performed by a predeterminable subsequent period, which is dimensioned so that the intermediate layer MZ is now completely removed and a part of the first layer S1 is removed as a precaution, so that for layer S1 gives a residual thickness R1, as in 4 (D) shown. After depositing electrode metal for a gate electrode GE in 1 (H) according to the way 4 (E) and removing the dielectric material of first layer S1, first spacers SP1 and second spacers SP2, a structure is created 4 (F) with a gate electrode which has a narrow gate foot GF in the recess trench G1 and whose gate head GK covers the trench G1 and adjacent surface areas of the semiconductor material with larger transverse dimensions.

Die verschiedenen, aus unterschiedlichen Spacerschichten erzeugten Spacer in den Beispielen nach 3 und 4 besitzen unterschiedliche Breiten. Die Spacerbreite ist auf an sich bekannte Art bestimmbar und ist insbesondere durch die Parameter des Abscheidevorgangs der Spacerschicht gegeben. Die Höhe des Gatefußes einer in den Beispielen angenommenen Gateelektrode ist primär durch die Schichtdicke der ersten Schicht S1, vermindert um ein Überätzmaß U1 nach 1(G) in dem Folgezeitraum bei der Überätzung nach Erreichen der Zwischenschicht bestimmt. Bei der Abscheidung der ersten Schicht ist bei der Dicke der abgeschiedenen Schicht daher bereits das Maß der späteren Überätzung in dem Folgezeitraum mit zu berücksichtigen. Die Parameter der Abscheidung von Spacerschichten zur Beeinflussung der später bei der anisotropen Rückätzung erzielbaren Spacerbreiten sind hinlänglich allgemein bekannt und daher an dieser Stelle nicht weiter im Detail ausgeführt.The various spacers produced from different spacer layers in the examples 3 and 4 have different widths. The spacer width can be determined in a manner known per se and is given in particular by the parameters of the deposition process of the spacer layer. The height of the gate base of a gate electrode assumed in the examples is primarily determined by the layer thickness of the first layer S1, reduced by an over-etched measure U1 1 (G) determined in the following period in the overetch after reaching the intermediate layer. In the case of the deposition of the first layer, the extent of the later overetching in the subsequent period must therefore be taken into account in the thickness of the deposited layer. The parameters of the deposition of spacer layers to influence the achievable later in the anisotropic etching back spacer widths are well known and therefore not detailed here at this point.

Die vorstehend und die in den Ansprüchen angegebenen sowie die den Abbildungen entnehmbaren Merkmale sind sowohl einzeln als auch in verschiedener Kombination vorteilhaft realisierbar. Die Erfindung ist nicht auf die beschriebenen Ausführungsbeispiele beschränkt, sondern im Rahmen fachmännischen Könnens in mancherlei Weise abwandelbar.The features indicated above and in the claims, as well as the features which can be seen in the figures, can be implemented advantageously both individually and in various combinations. The invention is not limited to the exemplary embodiments described, but can be modified in many ways within the scope of expert knowledge.

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • DE 4211051 C1 [0003] DE 4211051 C1 [0003]

Claims (15)

Verfahren zur Herstellung eines Halbleiterbauelements, bei welchem über einer Halbleiterschicht – eine erste Schicht abgeschieden und photolithografisch wenigstens eine Öffnung in der ersten Schicht mit einer ersten Materialstufe erzeugt wird, – durch Abscheiden einer zweiten Schicht über der ersten Schicht, an der Materialstufe und in der Öffnung und durch anisotrope Rückätzung der zweiten Schicht ein erster Spacer an der ersten Materialstufe erzeugt wird, – der Spacer zur geometrischen Definition einer in einem nachfolgenden Herstellungsschritt Bauelementstrukturen benutzt wird, dadurch gekennzeichnet, dass zwischen der ersten (S1) und der zweiten (S2) Schicht eine Zwischenschicht (ZS) abgeschieden wird, welche aus einem Material besteht, welches von den Materialien der ersten und der zweiten Schicht verschieden ist und ohne Unterbrechung der Rückätzung eine Detektion des Zeitpunkts (tD) des Erreichens der Zwischenschicht nach vollständigem Abtrag der zweiten Schicht ermöglicht, und dass der Abbruch (tA) des Rückätzvorgangs aus der Detektion des Erreichens der Zwischenschicht abgeleitet wird.A method of making a semiconductor device comprising depositing over a semiconductor layer a first layer and photolithographically forming at least one aperture in the first layer with a first material step depositing a second layer over the first layer, at the material stage and in the aperture and by anisotropic etching back of the second layer, a first spacer is produced at the first material stage, - the spacer is used for geometrically defining a component structure in a subsequent production step, characterized in that between the first (S1) and the second (S2) layer Intermediate layer (ZS) is deposited, which consists of a material which is different from the materials of the first and the second layer and without interrupting the etching back a detection of the time (tD) of reaching the intermediate layer after complete removal of the second layer allows, and that the termination (tA) of the Rückätzvorgangs is derived from the detection of the achievement of the intermediate layer. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Detektion des Erreichens der Zwischenschicht spektroskopisch vorgenommen wird.A method according to claim 1, characterized in that the detection of the achievement of the intermediate layer is carried out spectroscopically. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Rückätzung der zweiten Schicht durch Plasmaätzen, insbesondere durch reaktives lonenätzen erfolgt und eine Spektroskopie des Plasmas vorgenommen wird.A method according to claim 2, characterized in that the etching back of the second layer by plasma etching, in particular by reactive ion etching is carried out and a spectroscopy of the plasma is carried out. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Rückätzvorgang um einen vorgebbaren Folgezeitraum (fz) ab Detektion (tD) des Erreichens der Zwischenschicht (ZS) fortgesetzt wird.Method according to one of claims 1 to 3, characterized in that the etching-back process is continued by a predefinable follow-up period (fz) from detection (tD) of reaching the intermediate layer (ZS). Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Rückätzvorgang unter Beibehaltung des Ätzverfahrens fortgesetzt wird.A method according to claim 4, characterized in that the etching-back process is continued while maintaining the etching process. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Rückätzvorgang unter Wechsel des Ätzverfahrens fortgesetzt wird.A method according to claim 4, characterized in that the etching-back process is continued while changing the etching process. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der Folgezeitraum auf die Dicke der Zwischenschicht abgestimmt so vorgegeben wird, dass die Zwischenschicht vollständig entfernt wird.Method according to one of claims 4 to 6, characterized in that the subsequent period is adjusted to the thickness of the intermediate layer is predetermined so that the intermediate layer is completely removed. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Folgezeitraum so vorgegeben ist, dass eine Überätzung in die erste Schicht über die Entfernung der Zwischenschicht hinaus auf eine der Dicke der Zwischenschicht begrenzte Teilschicht begrenzt bleibt.A method according to claim 7, characterized in that the follow-up period is predetermined so that an over-etching in the first layer beyond the distance of the intermediate layer remains limited to a thickness of the intermediate layer limited sub-layer. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zwischen der ersten und der zweiten Schicht wenigstens zwei durch eine Distanzschicht beabstandete Zwischenschichten (Z1, Z2, Z3) abgeschieden werden, erste Spacer (P1) mit Entfernen der obersten Zwischenschicht (Z1) und zumindest teilweise der Distanzschicht (D1) beim Rückätzen der zweiten Schicht erzeugt und danach durch Abscheiden einer weiteren zweiten Schicht und deren Rückätzung mit Detektion des Erreichens der nächsten Zwischenschicht (ZS) ein zweiter Spacer (P2) neben dem ersten Spacer erzeugt wird.Method according to one of claims 1 to 7, characterized in that between the first and the second layer at least two spaced apart by a spacer layer intermediate layers (Z1, Z2, Z3) are deposited, first spacer (P1) with removal of the uppermost intermediate layer (Z1) and at least partially the spacer layer (D1) when etching back the second layer is generated and then by depositing a further second layer and its etching back upon detection of reaching the next intermediate layer (ZS), a second spacer (P2) is generated adjacent to the first spacer. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der Folgezeitraum auf die Dicke der Zwischenschicht abgestimmt so vorgegeben wird, dass die Zwischenschicht nur teilweise entfernt wird.Method according to one of claims 4 to 6, characterized in that the subsequent period is adjusted to the thickness of the intermediate layer is predetermined so that the intermediate layer is only partially removed. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass auf der verbliebenen Zwischenschicht (RZ) eine neue zweite Schicht abgeschieden und durch deren Rückätzung ein zweiter Spacer (SP2) neben dem ersten Spacer (SP1) erzeugt wird.A method according to claim 10, characterized in that deposited on the remaining intermediate layer (RZ) a new second layer and the etching back of a second spacer (SP2) is generated in addition to the first spacer (SP1). Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die erste Schicht (S1) und die zweite Schicht (S2) aus demselben Material bestehen.Method according to one of claims 1 to 11, characterized in that the first layer (S1) and the second layer (S2) consist of the same material. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die erste und die zweite Schicht als Nitrid, insbesondere Siliziumnitrid abgeschieden werden.A method according to claim 12, characterized in that the first and the second layer are deposited as nitride, in particular silicon nitride. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die Öffnung in der ersten Schicht mit um eine Öffnungsweite von weniger als 750 mm, insbesondere weniger als 500 mm gegenüber liegenden Flanken erzeugt und an den gegenüber liegenden Flanken jeweils erste Spacer in einer Breite von wenigstens 10% der Öffnungsweite erzeugt werden, welche eine zweite, engere Öffnung zwischen sich einschließen.Method according to one of claims 1 to 13, characterized in that the opening in the first layer produced by an opening width of less than 750 mm, in particular less than 500 mm opposite flanks and at the opposite flanks each first spacer in a width be created by at least 10% of the opening width, which include a second, narrower opening between them. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass in der zweiten Öffnung Metall für einen Fußbereich einer Elektrode, insbesondere einer Gateelektrode eines Feldeffekttransistors abgeschieden wird.A method according to claim 14, characterized in that in the second opening metal for a foot region of an electrode, in particular a gate electrode of a field effect transistor is deposited.
DE201110000818 2011-02-18 2011-02-18 Semiconductor component manufacturing method for high-frequency engineering planar structure, involves deriving termination of back etching procedure from detection of reaching interlayer Ceased DE102011000818A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201110000818 DE102011000818A1 (en) 2011-02-18 2011-02-18 Semiconductor component manufacturing method for high-frequency engineering planar structure, involves deriving termination of back etching procedure from detection of reaching interlayer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201110000818 DE102011000818A1 (en) 2011-02-18 2011-02-18 Semiconductor component manufacturing method for high-frequency engineering planar structure, involves deriving termination of back etching procedure from detection of reaching interlayer

Publications (1)

Publication Number Publication Date
DE102011000818A1 true DE102011000818A1 (en) 2012-08-23

Family

ID=46604674

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201110000818 Ceased DE102011000818A1 (en) 2011-02-18 2011-02-18 Semiconductor component manufacturing method for high-frequency engineering planar structure, involves deriving termination of back etching procedure from detection of reaching interlayer

Country Status (1)

Country Link
DE (1) DE102011000818A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4211051C1 (en) 1992-04-02 1993-07-01 Siemens Ag, 8000 Muenchen, De FET mfr. using dielectric etching for gate formation - applying two dielectric layers of specified material for successive spacer formation to define very narrow gate width
US5240869A (en) * 1990-10-30 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method for fabricating a field effect transistor
US5939746A (en) * 1995-12-14 1999-08-17 Nec Corporation Semiconductor memory device and manufacturing method of the same
US20020034849A1 (en) * 2000-09-20 2002-03-21 Wang Chih Hsin Self aligned method of forming a semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling, and a memory array made thereby
US20040155282A1 (en) * 2003-02-11 2004-08-12 Kim Hyoung-Sub Semiconductor device having self-aligned contact hole and method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240869A (en) * 1990-10-30 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method for fabricating a field effect transistor
DE4211051C1 (en) 1992-04-02 1993-07-01 Siemens Ag, 8000 Muenchen, De FET mfr. using dielectric etching for gate formation - applying two dielectric layers of specified material for successive spacer formation to define very narrow gate width
US5939746A (en) * 1995-12-14 1999-08-17 Nec Corporation Semiconductor memory device and manufacturing method of the same
US20020034849A1 (en) * 2000-09-20 2002-03-21 Wang Chih Hsin Self aligned method of forming a semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling, and a memory array made thereby
US20040155282A1 (en) * 2003-02-11 2004-08-12 Kim Hyoung-Sub Semiconductor device having self-aligned contact hole and method of fabricating the same

Similar Documents

Publication Publication Date Title
DE102008007671B4 (en) Process for forming fine structures of a semiconductor device
DE19526011C1 (en) Prodn. of sub-lithographic etching mask
EP0000897B1 (en) Method for producing laterally isolated silicium areas
EP1508164B1 (en) Method for producing a semiconductor component, and semiconductor component produced by the same
DE102011006331B4 (en) Manufacturing method for a semiconductor device
DE4138842A1 (en) GATE ELECTRODE OF A SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF
EP1668680A1 (en) Method for the production of a hard mask and hard mask arrangement
DE102004060831A1 (en) Fabrication of recess-channel array transistor by using mask layer pattern having high etch selectivity with respect to silicon substrate
DE10219398B4 (en) Manufacturing method for a trench arrangement with trenches of different depths in a semiconductor substrate
DE2636971A1 (en) METHOD FOR PRODUCING AN INSULATING LAYER WITH A FLAT SURFACE ON A SUBSTRATE
DE4130391C2 (en) METHOD FOR SELECTIVE REMOVAL OF A LAYER AND THE USE THEREOF
DE102010040066B4 (en) A method of fabricating gate electrodes of a semiconductor device fabricated by a hardmask and double exposure in conjunction with a size reduction spacer
DE19903196A1 (en) Alignment mark recognition, in photolithographic production of multilayer metallizations on wafers, is improved by back etching metal present in the marks to expose mark edges after metal deposition and CMP steps
EP0298274A1 (en) Process for structurizing a copper and/or permalloy layer by dry etching
DE19736145A1 (en) Semiconductor wafer smoothing method
DE102011000818A1 (en) Semiconductor component manufacturing method for high-frequency engineering planar structure, involves deriving termination of back etching procedure from detection of reaching interlayer
DE69721376T2 (en) Improvements in or with respect to semiconductor devices
DE10137575A1 (en) Process for producing a mask and process for producing a semiconductor device
EP0250611B1 (en) Process for eliminating a patterned masking layer
DE19622415A1 (en) CMOS semiconductor structure and method of manufacturing the same
DE10225525A1 (en) Making hetero-bipolar transistor, etches mesa structure to first stopping layer, adds passivation layer, structures with second mask and etches to base layer
EP0358042B1 (en) Self-aligned process for manufacturing a gate electrode
DE102021121370A1 (en) METHOD OF PROCESSING A SEMICONDUCTOR LAYER SEQUENCE AND DEVICE
DE10345402B4 (en) Method for processing a semiconductor structure with a recess
DE19700854B4 (en) Method for producing an insulation layer for a semiconductor device

Legal Events

Date Code Title Description
R163 Identified publications notified
R082 Change of representative

Representative=s name: BAUR & WEBER PATENTANWAELTE PARTG MBB, DE

Representative=s name: BAUR & WEBER PATENTANWAELTE, DE

R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final