DE102010060229A1 - Semiconductor device with semiconductor zones and manufacturing method thereof - Google Patents
Semiconductor device with semiconductor zones and manufacturing method thereof Download PDFInfo
- Publication number
- DE102010060229A1 DE102010060229A1 DE102010060229A DE102010060229A DE102010060229A1 DE 102010060229 A1 DE102010060229 A1 DE 102010060229A1 DE 102010060229 A DE102010060229 A DE 102010060229A DE 102010060229 A DE102010060229 A DE 102010060229A DE 102010060229 A1 DE102010060229 A1 DE 102010060229A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- dopant species
- zones
- conductivity type
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 307
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000002019 doping agent Substances 0.000 claims abstract description 202
- 238000009792 diffusion process Methods 0.000 claims abstract description 54
- 238000002513 implantation Methods 0.000 claims description 29
- 210000000746 body region Anatomy 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052738 indium Inorganic materials 0.000 claims description 10
- 229910052787 antimony Inorganic materials 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- 229910052733 gallium Inorganic materials 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 239000000945 filler Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000002800 charge carrier Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/901—MOSFET substrate bias
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Eine beschriebene Ausführungsform einer Halbleitervorrichtung umfasst erste Halbleiterzonen (105a, 105b) von einem ersten Leitfähigkeitstyp, die eine erste Dotierstoffspezies vom ersten Leitfähigkeitstyp und eine zweite Dotierstoffspezies von einem vom ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyp aufweisen. Die Halbleitervorrichtung umfasst zudem zweite Halbleiterzonen (110a, 110b) vom zweiten Leitfähigkeitstyp, welche die zweite Dotierstoffspezies aufweisen, wobei die ersten und die zweiten Halbleiterzonen (105a, 105b, 110a, 110b) abwechselnd und aneinander angrenzend entlang einer lateralen Richtung (115) parallel zu einer Oberfläche eines Halbleiterkörpers positioniert verlaufen und wobei eine Gruppe aus ersten und zweiten Halbleiterzonen (105a, 105b, 110a, 110b) Driftzonen sind und ein Diffusionskoeffizient der zweiten Dotierstoffspezies wenigstens doppelt so groß ist wie der Diffusionskoeffizient der ersten Dotierstoffspezies. Ein Konzentrationsprofil der ersten Dotierstoffspezies entlang einer vertikalen Richtung (116) senkrecht zur Oberfläche des Halbleiterkörpers (100) weist wenigstens zwei Maxima auf.A described embodiment of a semiconductor device comprises first semiconductor zones (105a, 105b) of a first conductivity type which have a first dopant species of the first conductivity type and a second dopant species of a second conductivity type different from the first conductivity type. The semiconductor device also comprises second semiconductor zones (110a, 110b) of the second conductivity type, which have the second dopant species, the first and second semiconductor zones (105a, 105b, 110a, 110b) alternating and adjoining one another along a lateral direction (115) parallel to positioned on a surface of a semiconductor body and wherein a group of first and second semiconductor zones (105a, 105b, 110a, 110b) are drift zones and a diffusion coefficient of the second dopant species is at least twice as large as the diffusion coefficient of the first dopant species. A concentration profile of the first dopant species along a vertical direction (116) perpendicular to the surface of the semiconductor body (100) has at least two maxima.
Description
Halbleiterkompensationsbauelemente wie n- oder p-Kanal Metall-Oxid-Halbleiter-Feldeffekttransistoren (n- oder p-Kanal MOSFETs), Dioden, Detektoren mit pn-Übergang, Silicon-Controlled Rectifiers (SCRs) finden in Halbleiterprodukten vielfältig Verwendung. Diese Bauelemente können auf einer gegenseitigen Ladungskompensation von n-dotierten und p-dotierten Gebieten in einem Halbleiterkörper basieren. Die n- und p-dotierten Gebiete werden räumlich derart angeordnet, dass eine Raumladung des n-dotierten Gebiets in einem Rückwärtsbetriebsmodus die Raumladung des p-dotierten Gebiets kompensiert. Bei Verwendung dieser Kompensation der p- und n-Dotierung lässt sich eine Konzentration von Dotierstoffen in dem Gebiet, das eine Driftzone darstellt, erhöhen, so dass ungeachtet des möglichen Verlustes in einer Strom führenden Fläche eine Verbesserung im Einschaltwiderstand RDS(on) erzielt werden kann. Fertigungstoleranzen wie lithografischer Versatz oder Abweichungen in der Zieldotierstoffkonzentration können zu Abweichungen der gewünschten Ladungskompensation dieser n- und p-dotierten Gebiete führen. Dies kann eine negative Auswirkung auf die Bauelementeigenschaften wie eine erniedrigte Bauelementdurchbruchsspannung haben und die maximale Dotierstoffkonzentration der n- und p-dotierten Gebiete beschränken.Semiconductor compensation devices such as n- or p-channel metal-oxide-semiconductor field effect transistors (n- or p-channel MOSFETs), diodes, pn-junction detectors, silicon-controlled rectifiers (SCRs) are widely used in semiconductor products. These devices may be based on mutual charge compensation of n-doped and p-doped regions in a semiconductor body. The n- and p-doped regions are spatially arranged such that a space charge of the n-doped region in a reverse operation mode compensates for the space charge of the p-doped region. By using this compensation of the p- and n-type dopants, a concentration of dopants in the area constituting a drift zone can be increased, so that an improvement in on-resistance R DS (on) is achieved regardless of the possible loss in a current-carrying area can. Manufacturing tolerances such as lithographic offset or deviations in the target dopant concentration can lead to deviations in the desired charge compensation of these n- and p-doped regions. This may have a negative effect on device properties such as a lowered device breakdown voltage and limit the maximum dopant concentration of the n- and p-doped regions.
Es ist eine Aufgabe der Erfindung, eine Halbleitervorrichtung mit Halbleiterzonen sowie ein Herstllungsverfahren hierfür anzugeben, womit eine verbesserte Ladungsträgerkompensation erzielt werden kann.It is an object of the invention to provide a semiconductor device with semiconductor zones and a manufacturing method thereof, whereby an improved charge carrier compensation can be achieved.
Die Aufgabe wird gelöst durch die Lehre der unabhängigen Ansprüche. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.The object is achieved by the teaching of the independent claims. Further developments are the subject of the dependent claims.
Jede der ersten Halbleiterzonen
Jede der zweiten Halbleiterzonen
Eine der ersten und zweiten Halbleiterzonen, d. h. die ersten Halbleiterzonen
Das in
Der erste Leitfähigkeitstyp kann ein n-Typ sein und der zweite Leitfähigkeitstyp kann ein p-Typ sein. Als weiteres Beispiel kann der erste Leitfähigkeitstyp der p-Typ sein und der zweite Leitfähigkeitstyp kann der n-Typ sein.The first conductivity type may be an n-type and the second conductivity type may be a p-type. As another example, the first conductivity type may be the p-type and the second conductivity type may be the n-type.
Die ersten und zweiten Halbleiterzonen
Materialien für die ersten und zweiten Dotierstoffspezies umfassen P und In, Ga und P, B und Sb, In und Sb, Ga und Sb, B und As, In und As, Ga und As. Falls beispielsweise P und In kombiniert werden, diffundiert die n-Typ Spezies, d. h. P, schneller in Silizium als In. Somit lässt sich eine Driftzone mit einer Dotierstoffspezies erzielen. Dies kann zu einer höheren Mobilität von freien Ladungsträgern in der n-Typ Driftzone und zu einem geringeren RDS(on) führen. Die Diffusionskoeffizienten der Kombinationen erster und zweiter Dotierstoffspezies in Bezug auf das Grundmaterial wie Silizium können voneinander um wenigstens einen Faktor von 2 differieren. Somit kann das Ausbilden der ersten und zweiten Halbleiterzonen
Eine Gruppe aus den ersten und den zweiten Halbleiterzonen
Die erste und/oder zweite Dotierstoffspezies kann in den Halbleiterkörper implantiert sein. So lässt sich eine vorteilhafte Präzision der Ladungskompensation zwischen den ersten und zweiten Halbleiterzonen
Abgesehen von dem in
Eine Konzentration C1 der ersten Dotierstoffspezies vom ersten Leitfähigkeitstyp ist in der ersten Halbleiterzone
Mit anderen Worten nimmt eine Dotierstoffkonzentration der ersten als auch zweiten Spezies an einer Grenzfläche zwischen einer der ersten Halbleiterzonen
Eine Konzentration C1 der ersten Dotierstoffspezies ist innerhalb der ersten Halbleiterzone
Eine Schnittfläche zwischen dem Profil der Konzentration C1 der ersten Dotierstoffspezies und dem Profil der Konzentration C2 der zweiten Dotierstoffspezies definiert eine Grenzfläche zwischen einer ersten Halbleiterzone wie der Halbleiterzone
In dem in
In dem in
Das in
Das Profil der Konzentration C1 der ersten Dotierstoffspezies unterscheidet sich von dem in
Sowohl das Konzentrationsprofil C1 der ersten Dotierstoffspezies als auch das Profil C2 der zweiten Dotierstoffspezies umfasst Maxima und Minima entlang der vertikalen Richtung D-D'. Die Konzentration C1 der ersten Dotierstoffspezies ist größer als die Konzentration C2 der zweiten Dotierstoffspezies. Somit entspricht ein Leitfähigkeitstyp dieser Halbleiterzone
Die Anzahl von Maxima der Konzentrationsprofile C1, C2 entlang der vertikalen Richtung D-D' kann der Anzahl der auf einem Halbleitersubstrat ausgebildeten epitaktischen Halbleiterschichten entsprechen. Die ersten und zweiten Dotierstoffspezies können in jede der epitaktischen Halbleiterschichten implantiert sein. Jede Implantation in eine der epitaktischen Halbleiterschichten kann beispielsweise nach dem Ausbilden der entsprechenden epitaktischen Halbleiterschicht und vor Ausbilden der nachfolgenden epitaktischen Halbleiterschicht(en) erfolgen. Eine Implantationsdosis der ersten Spezies kann der Implantationsdosis der zweiten Dotierstoffspezies entsprechen. Diese Dosen können einander näherungsweise entsprechen und sich für wenigstens eine der epitaktischen Halbleiterschichten um weniger als 20% oder 10% oder 5% oder 3% oder 1% unterscheiden. Beispielsweise kann eine Fertigungstoleranz im Hinblick auf die Durchbruchsspannung des fertig gestellten Bauelements durch Einstellen der Implantationsdosen der ersten und zweiten Dotierstoffspezies auf unterschiedliche Werte, z. B. auf die Werte der obigen Ausführungsformen, verbessert werden. Die Maxima im Konzentrationsprofil C1, C2 der ersten und zweiten Dotierstoffspezies können zueinander in Abhängigkeit von den Implantationsenergien, die für die Implantation der ersten und zweiten Dotierstoffspezies ausgewählt sind, entlang der vertikalen Richtung D-D' verschoben sein.The number of maxima of the concentration profiles C1, C2 along the vertical direction D-D 'may correspond to the number of epitaxial semiconductor layers formed on a semiconductor substrate. The first and second dopant species may be implanted in each of the epitaxial semiconductor layers. Any implantation in one of the epitaxial semiconductor layers may, for example, take place after the formation of the corresponding epitaxial semiconductor layer and before the formation of the subsequent epitaxial semiconductor layer (s). An implantation dose of the first species may correspond to the implantation dose of the second dopant species. These doses may approximate each other and differ by less than 20% or 10% or 5% or 3% or 1% for at least one of the epitaxial semiconductor layers. For example, a fabrication tolerance with respect to the breakdown voltage of the finished device may be set by adjusting the implantation doses of the first and second dopant species to different values, e.g. To the values of the above embodiments. The maxima in the concentration profile C1, C2 of the first and second dopant species may be shifted along the vertical direction D-D 'relative to one another, depending on the implantation energies selected for the implantation of the first and second dopant species.
Verknüpft mit dem beispielhaften Konzentrationsprofil C1, C2, das in
Im Gegensatz zu dem Beispiel der in
Verknüpft mit den beispielhaften Konzentrationsprofilen C1, C2 in
Weitere beispielhafte Dotierstoffkonzentrationen C1, C2 entlang der vertikalen Richtung D-D' können Teile mit Maxima und Minima als auch weitere Teile mit konstanter Dotierstoffkonzentration umfassen. Solche Profile können beispielsweise durch eine Kombination aus einer in-situ Dotierung sowie einer Dotierung über Implantation von Dotierstoffen hergestellt werden.Further exemplary dopant concentrations C1, C2 along the vertical direction D-D 'may comprise parts with maxima and minima as well as further parts with constant dopant concentration. Such profiles can be produced, for example, by a combination of an in-situ doping and a doping via implantation of dopants.
Der FET
Ein n+-Typ Drain
An der Vorderseite
Der FET
Der FET
Bei S100 werden erste Halbleiterzonen von einem ersten Leitfähigkeitstyp ausgebildet, wobei die ersten Halbleiterzonen eine erste Dotierstoffspezies vom ersten Leitfähigkeitstyp sowie eine zweite Dotierstoffspezies von einem vom ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyp aufweisen.At S100, first semiconductor regions of a first conductivity type are formed, wherein the first semiconductor regions have a first dopant species of the first conductivity type and a second dopant species of a second conductivity type different from the first conductivity type.
Bei S200 werden zweite Halbleiterzonen vom zweiten Leitfähigkeitstyp ausgebildet, wobei die zweiten Halbleiterzonen die zweite Dotierstoffspezies enthalten. Die ersten und zweiten Halbleiterzonen sind alternierend und in Kontakt zueinander entlang einer lateralen Richtung, die sich parallel zu einer Oberfläche eines Halbleiterkörpers erstreckt, angeordnet, wobei eine Gruppe aus ersten und zweiten Halbleiterzonen Driftzonen darstellt und ein Diffusionskoeffizient der zweiten Dotierstoffspezies wenigstens doppelt so groß wie der Diffusionskoeffizient der ersten Dotierstoffspezies gewählt ist. Das Ausbilden der ersten und zweiten Halbleiterzonen kann gemeinsam erfolgen und das Ausbilden der ersten Halbleiterzonen umfasst ein Ausbilden eines Konzentrationsprofils der ersten Dotierstoffspezies entlang einer vertikalen Richtung senkrecht zur Oberfläche des Halbleiterkörpers durch Ionenimplantation derart, dass es wenigstens zwei Maxima enthält.At S200, second semiconductor regions of the second conductivity type are formed, wherein the second semiconductor regions contain the second dopant species. The first and second semiconductor zones are arranged alternately and in contact with each other along a lateral direction extending parallel to a surface of a semiconductor body, wherein a group of first and second semiconductor zones represents drift zones and a diffusion coefficient of the second dopant species is at least twice as large Diffusion coefficient of the first dopant species is selected. Forming the first and second semiconductor regions may be made common, and forming the first semiconductor regions comprises forming a concentration profile of the first dopant species along a vertical direction perpendicular to the surface of the semiconductor body by ion implantation to include at least two maxima.
Die schematischen Querschnittsansichten von
In der schematischen Querschnittsansicht von
In der schematischen Querschnittsansicht von
Die Dotierstoffspezies können in die epitaktische Schicht
Gemäß einem weiteren Beispiel wird ein Halbleitersubstrat, das die ersten und zweiten Dotierstoffspezies enthält, verwendet. Somit ist der Prozess des Implantierens von Dotierstoffen wie in
Es kann eine thermische Erhitzung erfolgen, um die implantierte Dotierstoffspezies zu diffundieren. Hierdurch kann die Verteilung der implantierten Dotierstoffspezies entlang einer vertikalen Richtung senkrecht zu einer Vorderseite eingeebnet werden. Vor der thermischen Erhitzung kann eine Abdeckungsschicht wie eine SiO2-Schicht zur Bedeckung der Vorderseite ausgebildet werden. Diese Abdeckungsschicht, welche eine Ausdiffusion der implantierten Dotierstoffspezies während der thermischen Erhitzung verhindert, kann in einem späteren Prozess entfernt werden. Vor der thermischen Erhitzung kann ein vertikales Konzentrationsprofil wie ein vertikales Implantationsprofil der Dotierstoffspezies aus erster und zweiter Dotierstoffspezies, die eine stärkere Diffusion aufweist, ein absolutes Maximum an einer Rückseite und/oder der Vorderseite aufweisen als auch ein oder mehrere lokale Maxima zwischen der Vorderseite und der Rückseite. Hierdurch kann einer erhöhten Diffusion aus der Siliziumscheibe in das Substrat in Bezug auf die schneller diffundierende Dotierstoffspezies entgegengewirkt werden. Thermal heating may be used to diffuse the implanted dopant species. Thereby, the distribution of the implanted dopant species can be flattened along a vertical direction perpendicular to a front side. Before the thermal heating, a cap layer such as an SiO 2 layer may be formed to cover the front side. This cover layer, which prevents outdiffusion of the implanted dopant species during thermal heating, may be removed in a later process. Prior to thermal heating, a vertical concentration profile such as a vertical implant profile of the dopant species of first and second dopant species having more diffusion may have an absolute maximum at a back side and / or the front side as well as one or more local maxima between the front side and the front side Back. This can counteract increased diffusion from the silicon wafer into the substrate with respect to the faster diffusing dopant species.
In der schematischen Querschnittsansicht von
In der schematischen Querschnittsansicht von
In der schematischen Querschnittsansicht von
Aufgrund der verschiedenen Diffusionskoeffizienten der ersten und zweiten Dotierstoffspezies kann eine Halbleiterstruktur mit einer Abfolge von p-Typ und n-Typ Halbleitergebieten wie Streifen oder Säulen ausgebildet werden. Ungeachtet des eingesetzten thermischen Budgets lässt sich eine vorteilhafte Ladungskompensation dieser n- und p-Typ Gebiete erzielen, da die eine Spezies aus erster und zweiter Dotierstoffspezies, die den größeren Diffusionskoeffizienten aufweist, teilweise die Dotierung der anderen Spezies mit dem niedrigeren Diffusionskoeffizienten in einem ersten Bereich, dessen Leitfähigkeit durch die andere Spezies definiert ist, kompensiert, wohingegen die eine Dotierstoffspezies den Leitfähigkeitstyp und die Abmessungen in einem zweiten Bereich, der an den ersten Bereich angrenzt, bestimmt. Dies bedeutet, dass der Zustand der Ladungskompensation, die vor der Ätzung und vor der lateralen Ausdiffusion in dem gefüllten Graben vorlag, näherungsweise unverändert bleibt, da die schneller diffundierende Dotierstoffspezies, die im ersten Bereich verbleibt, teilweise die langsamer diffundierende Dotierstoffspezies kompensiert, so dass diese Differenz, welche der elektrisch aktiven Dotierstoffdosis im ersten Bereich gleich kommt, der Differenzmenge der schneller und langsamer diffundierenden Dotierstoffspezies und folglich der elektrisch aktiven Dosis im zweiten Bereich entspricht.Due to the different diffusion coefficients of the first and second dopant species, a semiconductor structure having a sequence of p-type and n-type semiconductor regions such as stripes or columns can be formed. Regardless of the thermal budget employed, advantageous charge compensation of these n- and p-type regions can be achieved since the one species of first and second dopant species having the larger diffusion coefficient partially dopes the other species with the lower diffusion coefficient in a first region , whose conductivity is defined by the other species, compensates, whereas the one dopant species determines the conductivity type and dimensions in a second region adjacent to the first region. This means that the state of charge compensation that existed before the etch and before the lateral outdiffusion in the filled trench remains approximately unchanged since the faster diffusing dopant species remaining in the first region partially compensates for the slower diffusing dopant species, so that it Difference, which is equal to the electrically active dopant dose in the first region, the difference amount of the faster and slower diffusing Dotierstoffspezies and consequently the electrically active dose in the second region corresponds.
Ein Wert der resultierenden Dotierstoffkonzentration in den die Strompfadgebiete während des Betriebs bestimmenden Bereichen wie der Driftzonen kann durch die Abmessungen wie Breite und Form der ersten Bereiche als auch die Abmessungen wie Breite und Form der zweiten Bereiche, die Implantationsdosen und Art von Dotierstoffspezies, Temperatur und Dauer der Diffusionsprozesse für die erste und zweite Dotierstoffspezies festgelegt werden. Vor der Diffusion der ersten und zweiten Dotierstoffspezies können die zweiten Bereiche als intrinsische Gebiete innerhalb der Gräben ausgebildet worden sein. So lassen sich Kompensationszonen mit höheren Dotierstoffniveaus verglichen mit Kompensationszonen existierender Elemente wie etwa Dotierstoffniveaus von mehr als 1016 cm–3, mehr als einige 1016 cm–3 oder auch mehr 1017 cm–3 erzielen.A value of the resulting dopant concentration in the regions defining the current path areas during operation, such as the drift regions, may be determined by the dimensions, such as width and shape of the first regions, and dimensions such as width and shape of the second regions, implantation doses and type of dopant species, temperature and duration the diffusion processes for the first and second dopant species are determined. Prior to diffusion of the first and second dopant species, the second regions may be formed as intrinsic regions within the trenches. Thus, compensation zones with higher dopant levels can be achieved compared to compensation zones of existing elements, such as dopant levels of more than 10 16 cm -3 , more than a few 10 16 cm -3 or even more 10 17 cm -3 .
Zudem kann eine vertikale Schwankung in den Dotierstoffniveaus kleiner gehalten werden als in bestehenden vergleichbaren Bauelementen und die vertikalen pn-Übergänge können eine vernachlässigbare Krümmung aufweisen, wodurch geringe Ron-Werte für eine gegebene Durchbruchsspannung des Bauelements ermöglicht werden. Die vertikalen Schwankungen in den Dotierstoffniveaus können wesentlich kleiner gehalten werden als in bestehenden vergleichbaren Bauelementen, vorausgesetzt, dass die Differenz der in
Es können weitere Prozesse wie das Ausbilden von Body, Source und Drain sowie eine gesteuerte Dünnung eines Substrats wie einer Scheibe von einer Rückseite aus folgen, um das gewünschte Halbleiterbauelement fertig zu stellen. Beispiele für ein mit obigem Verfahren hergestelltes Halbleiterbauelement umfasst MOSFETs, Insulated Gate Bipolar Transistoren (IGBTs), SCRs, Dioden, Solarzellen und Strahlungsdetektoren mit pn-Übergang.Other processes such as body, source, and drain formation, as well as controlled thinning of a substrate, such as a wafer, may be followed from a backside to complete the desired semiconductor device. Examples of a semiconductor device fabricated by the above method include MOSFETs, Insulated Gate Bipolar Transistors (IGBTs), SCRs, diodes, solar cells and pn-junction radiation detectors.
Die die Kompensationsstruktur ausbildenden ersten und/oder zweiten Halbleiterzonen können streifenförmig, säulenartig, ringförmig, hexagonal, oktagonal sein oder auch aus deren komplementären Strukturen bestehen. Werden Streifen für die Form der Kompensationsstruktur verwendet, so kann eine Breite der Gräben einen Abstand zwischen den Gräben innerhalb eines Bereichs von 100 nm bis 10 μm betragen oder auch zwischen 200 nm und 3 μm.The first and / or second semiconductor zones forming the compensation structure can be strip-shaped, columnar, annular, hexagonal, octagonal, or else consist of their complementary structures. When strips are used for the shape of the compensation structure, a width of the trenches may be a distance between the trenches within a range of 100 nm to 10 μm, or between 200 nm and 3 μm.
Im Bereich eines Randabschlusses des Bauelements kann ein Abstand und/oder eine Breite der Gräben variiert werden, um die effektive Dotierstoffkonzentration in diesem Gebiet zu erniedrigen, z. B. durch Erhöhen der Breite oder durch Auslassen einiger dieser Gräben. Zusätzlich oder alternativ können herkömmliche Randabschlussstrukturen wie Feldplatten und/oder Feldringe zum Einsatz kommen.In the region of an edge termination of the device, a spacing and / or a width of the trenches may be varied in order to lower the effective dopant concentration in this region, e.g. By increasing the width or by skipping some of these trenches. Additionally or alternatively, conventional edge termination structures such as field plates and / or field rings can be used.
In der schematischen Querschnittsansicht von
Claims (25)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/608,196 US8183666B2 (en) | 2009-10-29 | 2009-10-29 | Semiconductor device including semiconductor zones and manufacturing method |
US12/608,196 | 2009-10-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102010060229A1 true DE102010060229A1 (en) | 2011-05-12 |
DE102010060229B4 DE102010060229B4 (en) | 2014-09-25 |
Family
ID=43853246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102010060229.9A Active DE102010060229B4 (en) | 2009-10-29 | 2010-10-28 | Semiconductor device with semiconductor zones, manufacturing method thereof and integrated circuit |
Country Status (2)
Country | Link |
---|---|
US (1) | US8183666B2 (en) |
DE (1) | DE102010060229B4 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016104327A1 (en) * | 2016-03-09 | 2017-09-14 | Infineon Technologies Austria Ag | Method for producing a semiconductor device |
DE102016115759A1 (en) * | 2016-08-25 | 2018-03-01 | Infineon Technologies Austria Ag | METHOD FOR PRODUCING A SUPERJUNCTION SEMICONDUCTOR DEVICE AND SUPERJUNCTION SEMICONDUCTOR DEVICE |
DE102016115758B3 (en) | 2016-08-25 | 2018-03-01 | Infineon Technologies Austria Ag | Semiconductor device containing a superjunction structure |
DE102016115806A1 (en) | 2016-08-25 | 2018-03-01 | Infineon Technologies Austria Ag | CHARGE COMPENSATION SEMICONDUCTOR DEVICES |
US10243066B2 (en) | 2015-04-30 | 2019-03-26 | Infineon Technologies Austria Ag | Producing a semiconductor device by epitaxial growth |
US11145745B2 (en) | 2018-07-18 | 2021-10-12 | Infineon Technologies Ag | Method for producing a semiconductor component |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MX343071B (en) | 2011-09-13 | 2016-10-21 | Monsanto Technology Llc | Methods and compositions for weed control. |
US9548399B2 (en) | 2013-11-18 | 2017-01-17 | Infineon Technologies Ag | Junction field effect transistor cell with lateral channel region |
US9425327B2 (en) * | 2013-11-18 | 2016-08-23 | Infineon Technologies Ag | Junction field effect transistor cell with lateral channel region |
DE102016111940B4 (en) | 2016-06-29 | 2019-07-25 | Infineon Technologies Austria Ag | A method of manufacturing a superjunction semiconductor device and superjunction semiconductor device |
DE102016115805B4 (en) * | 2016-08-25 | 2020-07-09 | Infineon Technologies Austria Ag | TRANSISTOR COMPONENT WITH HIGH AVALANCHE STRENGTH |
DE102018111326B3 (en) | 2018-05-11 | 2019-07-04 | Infineon Technologies Ag | Method for producing a semiconductor component |
EP3742476A1 (en) * | 2019-05-20 | 2020-11-25 | Infineon Technologies AG | Method of implanting an implant species into a substrate at different depths |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4088033B2 (en) * | 2000-11-27 | 2008-05-21 | 株式会社東芝 | Semiconductor device |
JP4785335B2 (en) * | 2001-02-21 | 2011-10-05 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
US7423315B2 (en) * | 2004-11-05 | 2008-09-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
DE102006004627B3 (en) * | 2005-10-24 | 2007-04-12 | Infineon Technologies Austria Ag | Power semiconductor device with charge compensation structure and method for producing the same |
JP5052025B2 (en) * | 2006-03-29 | 2012-10-17 | 株式会社東芝 | Power semiconductor device |
DE102006055885B4 (en) * | 2006-11-27 | 2018-02-15 | Infineon Technologies Austria Ag | Method for doping a semiconductor body |
JP2008187125A (en) * | 2007-01-31 | 2008-08-14 | Toshiba Corp | Semiconductor device |
-
2009
- 2009-10-29 US US12/608,196 patent/US8183666B2/en active Active
-
2010
- 2010-10-28 DE DE102010060229.9A patent/DE102010060229B4/en active Active
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015208097B4 (en) | 2015-04-30 | 2022-03-31 | Infineon Technologies Ag | Manufacturing a semiconductor device by epitaxy |
US10243066B2 (en) | 2015-04-30 | 2019-03-26 | Infineon Technologies Austria Ag | Producing a semiconductor device by epitaxial growth |
US10211300B2 (en) | 2016-03-09 | 2019-02-19 | Infineon Technologies Austria Ag | Method of forming a semiconductor device |
DE102016104327B4 (en) | 2016-03-09 | 2023-12-28 | Infineon Technologies Austria Ag | Method of manufacturing a semiconductor device |
DE102016104327A1 (en) * | 2016-03-09 | 2017-09-14 | Infineon Technologies Austria Ag | Method for producing a semiconductor device |
DE102016115806A1 (en) | 2016-08-25 | 2018-03-01 | Infineon Technologies Austria Ag | CHARGE COMPENSATION SEMICONDUCTOR DEVICES |
US10157982B2 (en) | 2016-08-25 | 2018-12-18 | Infineon Technologies Austria Ag | Charge compensation semiconductor devices |
DE102016115759B4 (en) | 2016-08-25 | 2018-06-28 | Infineon Technologies Austria Ag | METHOD FOR PRODUCING A SUPERJUNCTION SEMICONDUCTOR DEVICE AND SUPERJUNCTION SEMICONDUCTOR DEVICE |
US10319810B2 (en) | 2016-08-25 | 2019-06-11 | Infineon Technologies Austria Ag | Semiconductor device including super junction structure |
US10651271B2 (en) | 2016-08-25 | 2020-05-12 | Infineon Technologies Austria Ag | Charge compensation semiconductor devices |
US10770541B2 (en) | 2016-08-25 | 2020-09-08 | Infineon Technologies Austria Ag | Semiconductor device including super junction structure |
DE102016115758B3 (en) | 2016-08-25 | 2018-03-01 | Infineon Technologies Austria Ag | Semiconductor device containing a superjunction structure |
DE102016115759A1 (en) * | 2016-08-25 | 2018-03-01 | Infineon Technologies Austria Ag | METHOD FOR PRODUCING A SUPERJUNCTION SEMICONDUCTOR DEVICE AND SUPERJUNCTION SEMICONDUCTOR DEVICE |
US11145745B2 (en) | 2018-07-18 | 2021-10-12 | Infineon Technologies Ag | Method for producing a semiconductor component |
Also Published As
Publication number | Publication date |
---|---|
US20110101501A1 (en) | 2011-05-05 |
US8183666B2 (en) | 2012-05-22 |
DE102010060229B4 (en) | 2014-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102010060229B4 (en) | Semiconductor device with semiconductor zones, manufacturing method thereof and integrated circuit | |
DE102007030755B3 (en) | Semiconductor device having a trench edge having edge and method for producing a border termination | |
DE10052149B4 (en) | Method for producing a semiconductor component | |
DE102008039845B4 (en) | IGBT with a semiconductor body | |
DE10133543B4 (en) | Bidirectional semiconductor device | |
DE102012223663B4 (en) | Semiconductor device with a space-saving edge structure | |
DE102016104327B4 (en) | Method of manufacturing a semiconductor device | |
EP1160871B1 (en) | Charge compensation semiconductor device and method of making the same | |
DE102013212787B4 (en) | PROCESS FOR PRODUCING A DOped SEMICONDUCTOR LAYER | |
DE112006003714T5 (en) | The charge balance insulated gate bipolar transistor | |
DE102014113214A1 (en) | BIPOLAR TRANSISTOR WITH INSULATED GATE WITH MESA SECTIONS BETWEEN CELL TRENCH STRUCTURES AND METHOD OF MANUFACTURE | |
DE102011052605B4 (en) | Method for producing a semiconductor device | |
DE102013106795B4 (en) | Semiconductor device with a peripheral region and method of manufacturing a semiconductor device | |
DE102014118328A1 (en) | A method of forming a semiconductor device | |
DE102019005867A1 (en) | Low turn-on voltage silicon carbide rectifier | |
DE102014101859B4 (en) | Superjunction semiconductor device with overcompensation zones and method for their production | |
AT2173U1 (en) | METHOD FOR PRODUCING LIMITED, DOPED SUB AREAS IN A SUBSTRATE MATERIAL MADE OF MONOCRISTALLINE SILICON | |
DE112004000495B4 (en) | Method for producing a power device as a superjunction device | |
DE102019216309A1 (en) | SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SILICIUM CARBIDE SEMICONDUCTOR DEVICE | |
DE102015116040A1 (en) | Semiconductor devices and a method of forming semiconductor devices | |
DE112013000866B4 (en) | Silicon carbide (SiC) semiconductor devices | |
DE102011079768A1 (en) | Semiconductor device with drift regions and compensation regions | |
DE102008050298B4 (en) | Semiconductor component and method for its production | |
DE102014116631B4 (en) | JUNCTION FIELD EFFECT TRANSISTOR CELL WITH LATERAL CHANNEL AREA | |
DE102018106689B4 (en) | Silicon carbide semiconductor device with a trench gate structure and horizontally arranged channel and current propagation regions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |