DE102010045596A1 - Surface-mountable optoelectronic semiconductor component and lead frame composite - Google Patents
Surface-mountable optoelectronic semiconductor component and lead frame composite Download PDFInfo
- Publication number
- DE102010045596A1 DE102010045596A1 DE102010045596A DE102010045596A DE102010045596A1 DE 102010045596 A1 DE102010045596 A1 DE 102010045596A1 DE 102010045596 A DE102010045596 A DE 102010045596A DE 102010045596 A DE102010045596 A DE 102010045596A DE 102010045596 A1 DE102010045596 A1 DE 102010045596A1
- Authority
- DE
- Germany
- Prior art keywords
- lead frame
- semiconductor chip
- parts
- optoelectronic semiconductor
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
In mindestens einer Ausführungsform des optoelektronischen Halbleiterbauteils (1) ist dieses oberflächenmontierbar und umfasst einen metallischen Leiterrahmen (2) mit mindestens zwei separaten Teilen. Das Halbleiterbauteil (2) umfasst mindestens zwei elektrische Anschlussflächen (3) zu einer elektrischen und thermischen Kontaktierung. An genau einem ersten der Teile des Leiterrahmens (2) ist mindestens ein optoelektronischer Halbleiterchip (4) befestigt, der mit einem zweiten der Teile elektrisch verbunden ist. Den Halbleiterchip (4) und den Leiterrahmen (2) umgibt zumindest stellenweise ein linsenartig geformter Vergusskörper (5). Die Anschlussflächen (3) befinden sich neben oder unter dem Vergusskörper (5). Eine Dicke (D0) des Leiterrahmens (2) beträgt mindestens 0,1 mm und ein mittlerer thermischer Widerstand zwischen dem Halbleiterchip (4) und zumindest einer der Anschlussflächen (3) liegt bei höchstens 20 K/W.In at least one embodiment of the optoelectronic semiconductor component (1), the latter can be surface-mounted and comprises a metallic lead frame (2) with at least two separate parts. The semiconductor component (2) comprises at least two electrical connection surfaces (3) for electrical and thermal contact. At least one optoelectronic semiconductor chip (4), which is electrically connected to a second of the parts, is fastened to precisely one first of the parts of the leadframe (2). The semiconductor chip (4) and the lead frame (2) are surrounded at least in places by a potting body (5) shaped like a lens. The connection surfaces (3) are located next to or below the potting body (5). A thickness (D0) of the lead frame (2) is at least 0.1 mm and an average thermal resistance between the semiconductor chip (4) and at least one of the connection surfaces (3) is at most 20 K / W.
Description
Es wird ein oberflächenmontierbares optoelektronisches Halbleiterbauteil angegeben. Darüber hinaus wird ein Leiterrahmenverbund für ein solches Halbleiterbauteil angegeben.A surface-mountable optoelectronic semiconductor component is specified. In addition, a lead frame composite for such a semiconductor device is specified.
In der Druckschrift
Eine zu lösende Aufgabe besteht darin, ein oberflächenmontierbares optoelektronisches Halbleiterbauteil mit einer hohen thermischen Belastbarkeit anzugeben. Eine weitere zu lösende Aufgabe besteht darin, einen Leiterrahmenverbund für ein solches Halbleiterbauteil anzugeben.An object to be solved is to provide a surface mountable optoelectronic semiconductor device with a high thermal capacity. Another object to be solved is to provide a lead frame composite for such a semiconductor device.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist dieses oberflächenmontierbar. Das heißt, das Halbleiterbauteil ist bevorzugt auf einer externen Leiterplatte oder auf einem externen Anschlussträger montierbar, ohne dass elektrische Anschlusseinrichtungen des Halbleiterbauteils Hauptflächen des externen Anschlussträgers durchdringen. Insbesondere ist das Halbleiterbauteil dann mittels Oberflächenmontagetechnologie, englisch Surface Mount Technology oder kurz SMT, montierbar.According to at least one embodiment of the semiconductor device, this is surface mountable. That is, the semiconductor device is preferably mountable on an external circuit board or on an external connection carrier without electrical connection means of the semiconductor device penetrating main surfaces of the external connection carrier. In particular, the semiconductor device is then by means of surface mount technology, English Surface Mount Technology or SMT short, mountable.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst dieses einen metallischen Leiterrahmen mit mindestens zwei separaten Teilen. Der Leiterrahmen weist zwei Haupterstreckungsrichtungen auf, die eine Hauptebene aufspannen. Die Hauptebene verläuft insbesondere durch ein Gebiet einer Oberfläche des Leiterrahmens, das am weitesten von einem anderen Gebiet der Oberfläche, das zur Kontaktierung mit dem externen Anschlussträger vorgesehen ist, in Richtung senkrecht zu der Hauptebene entfernt ist und/oder durch ein Gebiet der Oberfläche des Leiterrahmens, das einen Chipanschlussbereich darstellt. Metallischer Leiterrahmen bedeutet, dass der Leiterrahmen metallische Eigenschaften wie hohe elektrische und thermische Leitfähigkeit aufweist und dass zumindest ein Metall ein wesentlicher Bestandteil des Leiterrahmens ist. Zum Beispiel weist der Leiterrahmen ein Kupfer oder eine Kupferlegierung auf oder besteht hieraus.According to at least one embodiment of the semiconductor device, this comprises a metallic lead frame with at least two separate parts. The lead frame has two main directions of extension that span a main plane. Specifically, the main plane passes through an area of a surface of the lead frame farthest from another area of the surface intended for contacting with the external terminal support in a direction perpendicular to the main plane and / or an area of the surface of the lead frame which represents a chip connection area. Metallic leadframe means that the leadframe has metallic properties such as high electrical and thermal conductivity and that at least one metal is an integral part of the leadframe. For example, the lead frame comprises or consists of a copper or a copper alloy.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils sind an den Teilen des Leiterrahmens mindestens zwei elektrische Anschlussflächen ausgebildet. Die elektrischen Anschlussflächen sind zu einer elektrischen und thermischen Kontaktierung des Halbleiterbauteils an dem externen Anschlussträger eingerichtet. Insbesondere sind die Anschlussflächen dazu eingerichtet, in mittelbarem oder unmittelbarem Kontakt zu dem externen Anschlussträger zu stehen. Bevorzugt weist jedes der Teile des Leiterrahmens genau eine oder mindestens eine der elektrischen Anschlussflächen auf.In accordance with at least one embodiment of the semiconductor component, at least two electrical connection surfaces are formed on the parts of the leadframe. The electrical connection surfaces are set up for electrical and thermal contacting of the semiconductor component to the external connection carrier. In particular, the connection surfaces are adapted to be in direct or indirect contact with the external connection carrier. Preferably, each of the parts of the leadframe has exactly one or at least one of the electrical connection surfaces.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils beinhaltet dieses mindestens einen optoelektronischen Halbleiterchip. Der Halbleiterchip ist bevorzugt zur Erzeugung einer elektromagnetischen Strahlung eingerichtet. Beispielsweise emittiert der Halbleiterchip im Betrieb Strahlung im sichtbaren Spektralbereich oder im nahinfraroten Spektralbereich. Zum Beispiel beinhaltet der Halbleiterchip eine auf einem III-V-Verbindungshalbleitermaterial wie GaAs oder InGaAs basierende Halbleiterschichtenfolge. Basieren bedeutet, dass neben den genannten Bestandteilen die Halbleiterschichtenfolge weitere Stoffe, insbesondere Dotierstoffe, enthalten kann und dass insbesondere eine oder mehrere aktive Zonen zur Strahlungserzeugung eines der genannten Halbleitermaterialien aufweisen oder hieraus bestehen.According to at least one embodiment of the semiconductor device, this includes at least one optoelectronic semiconductor chip. The semiconductor chip is preferably set up for generating electromagnetic radiation. For example, during operation, the semiconductor chip emits radiation in the visible spectral range or in the near-infrared spectral range. For example, the semiconductor chip includes a semiconductor layer sequence based on a III-V compound semiconductor material such as GaAs or InGaAs. Basing means that in addition to the constituents mentioned, the semiconductor layer sequence may contain further substances, in particular dopants, and in particular that one or more active zones for generating radiation comprise or consist of one of the mentioned semiconductor materials.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist der mindestens eine Halbleiterchip an genau einem ersten der Teile des Leiterrahmens befestigt. Mit anderen Worten ist der Halbleiterchip unmittelbar und mechanisch fest mit dem ersten Teil des Leiterrahmens verbunden. Mit einem zweiten der Teile des Leiterrahmens ist der Halbleiterchip elektrisch, beispielsweise mittels eines Bonddrahts, und mechanisch mittelbar, zum Beispiel über den Vergusskörper, verbunden.In accordance with at least one embodiment of the semiconductor component, the at least one semiconductor chip is fastened to exactly one of the first parts of the leadframe. In other words, the semiconductor chip is directly and mechanically fixedly connected to the first part of the leadframe. With a second of the parts of the lead frame of the semiconductor chip is electrically connected, for example by means of a bonding wire, and mechanically indirectly, for example via the potting.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst dieses einen Vergusskörper, der linsenartig geformt ist. Linsenartig heißt, dass der Vergusskörper zumindest stellenweise wie eine Linse geformt ist. Zum Beispiel ist ein Linsenbereich des Vergusskörpers sphärisch, ellipsoid, paraboloid, hyperbolisch, asymmetrisch und/oder als Freiformfläche geformt. In Draufsicht gesehen kann der Linsenbereich des Vergusskörpers insbesondere die Form eines Kreises, einer Ellipse oder eines Rechtecks mit abgerundeten Ecken aufweisen. Der Vergusskörper umgibt den Halbleiterchip und den Leiterrahmen stellenweise. Über den Vergusskörper sind die Teile des Leiterrahmens mechanisch miteinander verbunden. Der Vergusskörper ist bevorzugt einstückig ausgebildet und für eine von dem Halbleiterchip im Betrieb erzeugte Strahlung ebenso bevorzugt klarsichtig und transparent. Ein Material des Vergusskörpers ist zum Beispiel ein Epoxid, ein Silikon-Epoxid-Hybridmaterial oder ein Silikon. Es kann der Halbleiterchip vollständig ringsum von dem Vergusskörper zusammen mit dem Leiterrahmen umgeben sein.According to at least one embodiment of the semiconductor device, this comprises a potting body which is shaped like a lens. Lenticular means that the potting body is at least locally shaped like a lens. For example, a lens region of the potting body is spherical, ellipsoidal, paraboloidal, hyperbolic, asymmetric and / or shaped as a free-form surface. Seen in plan view, the lens region of the potting body may in particular have the shape of a circle, an ellipse or a rectangle with rounded corners. The potting body surrounds the semiconductor chip and the lead frame in places. About the potting body, the parts of the lead frame are mechanically connected. The potting body is preferably formed in one piece and, for a radiation generated by the semiconductor chip during operation, also preferably transparent and transparent. A material of the potting body is for example an epoxy, a silicone-epoxy hybrid material or a silicone. The semiconductor chip may be completely surrounded by the potting body together with the leadframe.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils befinden sich die Anschlussflächen zur elektrischen und thermischen Kontaktierung des Halbleiterbauteils, in Draufsicht auf die durch die Haupterstreckungsrichtung aufgespannte Hauptebene gesehen, vollständig neben dem Vergusskörper. Mit anderen Worten sind die Anschlussflächen nicht von dem Vergusskörper überdeckt. Alternativ hierzu ist es möglich, dass die Anschlussflächen, in Draufsicht gesehen, vollständig von dem Vergusskörper überdeckt sind oder dass sich die Anschlussflächen sowohl teilweise neben dem Vergusskörper befinden als auch teilweise von dem Vergusskörper überdeckt sind.In accordance with at least one embodiment of the semiconductor component, the connection surfaces are for electrical and thermal contacting of the semiconductor device, seen in plan view of the plane spanned by the main extension direction main plane, completely adjacent to the potting. In other words, the connection surfaces are not covered by the potting body. Alternatively, it is possible that the connection surfaces, as seen in plan view, are completely covered by the potting or that the pads are both partially adjacent to the potting and are partially covered by the potting.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils sind die Anschlussflächen parallel zu der durch die Haupterstreckungsrichtung aufgespannten Hauptebene orientiert, insbesondere mit einer Toleranz von höchstens 15° oder mit einer Toleranz von höchstens 5°.In accordance with at least one embodiment of the semiconductor component, the connection surfaces are oriented parallel to the main plane spanned by the main extension direction, in particular with a tolerance of at most 15 ° or with a tolerance of at most 5 °.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist der Vergusskörper in Form einer Sammellinse ausgebildet. Eine optische Achse des Vergusskörpers ist bevorzugt senkrecht zu der Hauptebene orientiert, beispielsweise mit einer Toleranz von höchstens 15° oder höchstens 5°. Eine maximale, richtungsabhängige Intensität wird im Betrieb insbesondere entlang der optischen Achse emittiert. Ein Emissionswinkel, innerhalb dessen die emittierte Intensität auf 50% einer maximalen Intensität abfällt, entsprechend also einem Winkel voller Breite bei halber Intensität, kurz FWHM, liegt zum Beispiel zwischen einschließlich 0° und 40°, bevorzugt zwischen einschließlich 0° und 30°.In accordance with at least one embodiment of the semiconductor component, the potting body is designed in the form of a converging lens. An optical axis of the potting body is preferably oriented perpendicular to the main plane, for example with a tolerance of at most 15 ° or at most 5 °. A maximum, direction-dependent intensity is emitted during operation, in particular along the optical axis. An emission angle within which the emitted intensity drops to 50% of a maximum intensity, ie corresponding to a full width half-width angle, FWHM for short, is for example between 0 ° and 40 °, preferably between 0 ° and 30 °.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils beträgt eine Dicke des Leiterrahmens mindestens 0,1 mm, bevorzugt mindestens 0,5 mm, besonders bevorzugt mindestens 0,9 mm. Mit anderen Worten ist der Leiterrahmen vergleichsweise dick.According to at least one embodiment of the semiconductor device, a thickness of the lead frame is at least 0.1 mm, preferably at least 0.5 mm, particularly preferably at least 0.9 mm. In other words, the lead frame is comparatively thick.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils beträgt ein mittlerer thermischer Widerstand zwischen dem Halbleiterchip und zumindest einer oder aller der Anschlussflächen höchstens 20 K/W, insbesondere höchstens 15 K/W oder höchstens 10 K/W. Ein thermischer Widerstand zwischen dem Halbleiterchip und den Anschlussflächen ist also vergleichsweise klein.According to at least one embodiment of the semiconductor device, an average thermal resistance between the semiconductor chip and at least one or all of the pads is at most 20 K / W, in particular at most 15 K / W or at most 10 K / W. A thermal resistance between the semiconductor chip and the pads is therefore comparatively small.
In mindestens einer Ausführungsform des optoelektronischen Halbleiterbauteils ist dieses oberflächenmontierbar und umfasst einen metallischen Leiterrahmen mit mindestens zwei separaten Teilen. Zwei Haupterstreckungsrichtungen des Leiterrahmens spannen eine Hauptebene auf. Das Halbleiterbauteil umfasst mindestens zwei elektrische Anschlussflächen an den Teilen des Leiterrahmens zu einer elektrischen und thermischen Kontaktierung des Halbleiterbauteils. An genau einem ersten der Teile des Leiterrahmens ist mindestens ein optoelektronischer Halbleiterchip befestigt, der mit einem zweiten der Teile elektrisch verbunden ist. Den Halbleiterchip und den Leiterrahmen umgibt zumindest stellenweise ein linsenartig geformter Vergusskörper, der die Teile des Leiterrahmens mechanisch miteinander verbindet. In Draufsicht auf die Hauptebene gesehen, befinden sich die Anschlussflächen neben und/oder unter dem Vergusskörper, wobei die Anschlussflächen ferner parallel zu der Hauptebene orientiert sind. Eine Dicke des Leiterrahmens beträgt mindestens 0,1 mm und ein mittlerer thermischer Widerstand zwischen dem Halbleiterchip und zumindest einer der Anschlussflächen liegt bei höchstens 20 K/W.In at least one embodiment of the optoelectronic semiconductor component, the latter is surface-mountable and comprises a metallic leadframe with at least two separate parts. Two main directions of extension of the lead frame span a main plane. The semiconductor device comprises at least two electrical connection pads on the parts of the leadframe for electrical and thermal contacting of the semiconductor device. At least a first one of the parts of the leadframe is mounted at least one optoelectronic semiconductor chip, which is electrically connected to a second of the parts. At least in places, the semiconductor chip and the leadframe surround a lenticular molded potting body which mechanically connects the parts of the leadframe to one another. Seen in plan view of the main plane, the pads are adjacent and / or below the potting body, wherein the pads are further oriented parallel to the main plane. A thickness of the lead frame is at least 0.1 mm and a mean thermal resistance between the semiconductor chip and at least one of the pads is at most 20 K / W.
Durch die vergleichsweise große Dicke des Leiterrahmens ist eine gute Entwärmung des Halbleiterbauteils realisierbar. Hierdurch ist eine thermische Belastbarkeit des Halbleiterbauteils, zum Beispiel aufgrund von Abwärme im Betrieb des Halbleiterchips, besonders hoch.Due to the comparatively large thickness of the lead frame, a good heat dissipation of the semiconductor device can be realized. As a result, a thermal load capacity of the semiconductor device, for example, due to waste heat in the operation of the semiconductor chip, particularly high.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils befinden sich die elektrischen Anschlussflächen auf derselben Seite der Hauptebene. Insbesondere spannt eine der Anschlussflächen eine weitere Ebene auf, innerhalb der auch alle anderen Anschlussflächen liegen, im Rahmen der Herstellungstoleranzen. Bevorzugt schneidet die weitere Ebene, in der sich die Anschlussflächen befinden, nicht den Vergusskörper und/oder nicht den Halbleiterchip.According to at least one embodiment of the semiconductor device, the electrical connection pads are located on the same side of the main plane. In particular, one of the connection surfaces spans a further plane within which all the other connection surfaces lie, within the scope of the manufacturing tolerances. Preferably, the further plane in which the connection surfaces are located does not intersect the potting body and / or the semiconductor chip.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist der Halbleiterchip in einer Reflektorwanne angeordnet, wobei die Reflektorwanne in dem ersten Teil des Leiterrahmens ausgeformt ist. Die Reflektorwanne weist zum Beispiel eine planare Bodenfläche auf. Bei dem Halbleiterchip handelt es sich beispielsweise um einen Dünnfilm-Leuchtdiodenchip mit einer Strahlungsaustrittsfläche insbesondere von zirka 1 mm2.In accordance with at least one embodiment of the semiconductor component, the semiconductor chip is arranged in a reflector trough, wherein the reflector trough is formed in the first part of the leadframe. The reflector trough has, for example, a planar bottom surface. The semiconductor chip is, for example, a thin-film light-emitting diode chip with a radiation exit area, in particular of approximately 1 mm 2 .
Es kann der Halbleiterchip eine Epitaxiestruktur mit einer oder mit mehreren aktiven, im Betrieb zu einer Strahlungserzeugung vorgesehenen Schichten aufweisen, wobei die Schichten zu einer Emission bei voneinander verschiedenen Wellenlängen eingerichtet sein können. Die Epitaxiestruktur ist eine einfache oder eine mehrfache Epitaxiestruktur. Der Halbleiterchip ist an der Bodenfläche montiert, insbesondere über ein Löten oder ein Kleben. In lateraler Richtung ist der Halbleiterchip an der Bodenfläche vollständig oder teilweise von Wänden der Reflektorwanne umgeben. Die Wände der Reflektorwanne können mit einem reflektierenden Material, beispielsweise mit Silber, beschichtet sein. Eine Reflektivität der Wände der Reflektorwanne für eine vom Halbleiterchip im Betrieb emittierte Strahlung beträgt beispielsweise mindestens 80% oder mindestens 90% oder mindestens 95%. Bevorzugt reflektieren die Wände der Reflektorwanne spiegelnd und nicht diffus.The semiconductor chip may have an epitaxial structure with one or more active layers that are provided for generating radiation in operation, wherein the layers may be arranged to emit at mutually different wavelengths. The epitaxial structure is a single or a multiple epitaxial structure. The semiconductor chip is mounted on the bottom surface, in particular via soldering or gluing. In the lateral direction, the semiconductor chip on the bottom surface is completely or partially surrounded by walls of the reflector trough. The walls of the reflector trough may be coated with a reflective material, such as silver. A reflectivity of the walls of the reflector trough for a radiation emitted by the semiconductor chip during operation is for example at least 80% or at least 90% or at least 95%. Preferably, the walls of the reflector pan reflect specularly and not diffusely.
Gemäß zumindest einer Ausführungsform des Halbleiterchips liegt ein Quotient L/T aus einer Diagonale L des Halbleiterchips und einer Tiefe T der Reflektorwanne zwischen einschließlich 0,5 und 2,0. Mit anderen Worten ist die Tiefe der Reflektorwanne vergleichbar mit der Diagonalen des Halbleiterchips. Die Diagonale ist insbesondere eine Entfernung zwischen zwei einander gegenüberliegenden Ecken der dem Leiterrahmen abgewandten Strahlungsaustrittsfläche des Halbleiterchips, in Draufsicht auf die durch die Haupterstreckungsrichtungen aufgespannte Hauptebene gesehen.According to at least one embodiment of the semiconductor chip, a quotient L / T lies between a diagonal L of the semiconductor chip and a depth T of the reflector trough between 0.5 and 2.0 inclusive. In other words, the depth of the reflector well is comparable to the diagonal of the semiconductor chip. The diagonal is in particular a distance between two opposite corners of the leadframe facing away from the radiation exit surface of the semiconductor chip seen in plan view of the plane spanned by the main extension directions of the main plane.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils liegt der Quotient L/T aus der Diagonalen L des Halbleiterchips und der Tiefe T der Reflektorwanne zwischen einschließlich 0,8 und 1,2 oder, bevorzugt, zwischen einschließlich 0,9 und 1,1. Zum Beispiel für einen Dünnfilm-Halbleiterchip mit einer Kantenlänge von zirka 1 mm und einer Strahlungsaustrittsfläche von zirka 1 mm2 beträgt die Tiefe der Reflektorwanne zirka 1,5 mm.In accordance with at least one embodiment of the optoelectronic semiconductor component, the quotient L / T of the diagonal L of the semiconductor chip and the depth T of the reflector trough lies between 0.8 and 1.2 or, preferably, between 0.9 and 1.1. For example, for a thin-film semiconductor chip having an edge length of approximately 1 mm and a radiation exit surface of approximately 1 mm 2 , the depth of the reflector trough is approximately 1.5 mm.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils weist die Reflektorwanne die Form eines Kegelstumpfes oder eines Pyramidenstumpfes auf. Ebenso ist es möglich, dass die Wände der Reflektorwanne eine paraboloide oder hyperboloide Form, in einem Querschnitt gesehen, aufweisen.In accordance with at least one embodiment of the optoelectronic semiconductor component, the reflector trough has the shape of a truncated cone or a truncated pyramid. It is also possible that the walls of the reflector trough have a paraboloidal or hyperboloidal shape, seen in a cross section.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils liegt der mittlere Durchmesser der Bodenfläche der Reflektorwanne zwischen einschließlich der Länge der Diagonalen L des Halbleiterchips und der Länge der Diagonalen L plus 300 μm. Mit anderen Worten entspricht der mittlere Durchmesser der Bodenfläche näherungsweise der Länge der Diagonalen des Halbleiterchips plus einer Montagetoleranz.According to at least one embodiment of the semiconductor device, the mean diameter of the bottom surface of the reflector well is between plus the length of the diagonal L of the semiconductor chip and the length of the diagonal L plus 300 microns. In other words, the mean diameter of the bottom surface approximately corresponds to the length of the diagonal of the semiconductor chip plus a mounting tolerance.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils beträgt eine Dicke von durch den Leiterrahmen gebildeten Begrenzungsseiten wie den Wänden oder dem Boden der Reflektorwanne mindestens 0,5 mm, insbesondere mindestens 0,7 mm. Es sind die Begrenzungsseiten also vergleichsweise dick. Hierdurch ist eine gute Wärmeabfuhr von dem Halbleiterchip gewährleistbar und eine thermische Belastbarkeit erhöhbar.In accordance with at least one embodiment of the semiconductor component, a thickness of boundary sides formed by the lead frame, such as the walls or the bottom of the reflector trough, is at least 0.5 mm, in particular at least 0.7 mm. It is the boundary pages so comparatively thick. As a result, a good heat dissipation from the semiconductor chip can be ensured and a thermal load capacity can be increased.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils beträgt ein Quotient aus einer Querschnittsfläche des Leiterrahmens, senkrecht zu der durch die Haupterstreckungsrichtungen aufgespannten Hauptebene, und einer thermischen Verlustleistung des Halbleiterchips im bestimmungsgemäßen Betrieb des Halbleiterbauteils mindestens 5 mm2/W, bevorzugt mindestens 7,5 mm2/W oder mindestens 10 mm2/W. Zum Beispiel beträgt die Querschnittsfläche mindestens 3 mm2 oder mindestens 5 mm2.According to at least one embodiment of the semiconductor device, a quotient of a cross-sectional area of the leadframe, perpendicular to the main plane spanned by the main extension directions, and a thermal power dissipation of the semiconductor chip during normal operation of the semiconductor device is at least 5 mm 2 / W, preferably at least 7.5 mm 2 / W or at least 10 mm 2 / W. For example, the cross-sectional area is at least 3 mm 2 or at least 5 mm 2 .
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist der Halbleiterchip unmittelbar von einer inneren Vergussmasse umgeben, die wiederum von dem Vergusskörper und dem Leiterrahmen umgeben ist. Ist eine Reflektorwanne vorhanden, so ist die innere Vergussmasse bevorzugt im Wesentlichen auf die Reflektorwanne begrenzt. Ein Material der inneren Vergussmasse kann eine geringere Härte aufweisen als ein Material des Vergusskörpers, insbesondere bei einer stationären Betriebstemperatur des Halbleiterbauteils. Durch die innere Vergussmasse sind mechanische Spannungen zwischen dem Halbleiterchip und dem Vergusskörper aufgrund von Temperaturänderungen reduzierbar. Das Material der inneren Vergussmasse ist zum Beispiel ein Silikon oder enthält ein Silikon. Das Material des Vergusskörpers ist zum Beispiel ein Epoxid oder umfasst ein Epoxid.In accordance with at least one embodiment of the semiconductor component, the semiconductor chip is surrounded directly by an inner potting compound, which in turn is surrounded by the potting body and the leadframe. If a reflector trough is present, then the inner casting compound is preferably essentially limited to the reflector trough. A material of the inner potting compound may have a lower hardness than a material of the potting body, in particular at a stationary operating temperature of the semiconductor device. Due to the inner potting compound, mechanical stresses between the semiconductor chip and the potting body can be reduced due to temperature changes. The material of the inner potting compound is for example a silicone or contains a silicone. The material of the potting body is for example an epoxy or comprises an epoxide.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils durchstößt ein Bonddraht, mittels dem der Halbleiterchip elektrisch kontaktiert ist, eine Grenzfläche zwischen dem Vergusskörper und der inneren Vergussmasse mit einer Toleranz von höchstens 45° oder höchstens 30° senkrecht. Dadurch, dass der Bonddraht eine Grenzfläche zwischen der Vergussmasse und dem Vergusskörper insbesondere mit der angegebenen Toleranz senkrecht schneidet, sind mechanische Spannungen auf den Bonddraht durch temperaturinduzierte oder herstellungsbedingte Volumenänderungen der inneren Vergussmasse und/oder des Vergusskörpers reduzierbar.In accordance with at least one embodiment of the semiconductor component, a bonding wire, by means of which the semiconductor chip is electrically contacted, pierces an interface between the potting body and the inner potting compound with a tolerance of at most 45 ° or at most 30 ° vertically. Because the bonding wire perpendicularly intersects an interface between the potting compound and the potting body, in particular with the specified tolerance, mechanical stresses on the bonding wire can be reduced by temperature-induced or production-related volume changes of the inner potting compound and / or the potting body.
Hierdurch steigt eine thermische Belastbarkeit des Halbleiterbauteils an.As a result, a thermal load capacity of the semiconductor device increases.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils überragt der Bonddraht die Reflektorwanne und/oder die innere Vergussmasse nicht, in einer Richtung senkrecht zu der Hauptebene und weg von dem Halbleiterchip.In accordance with at least one embodiment of the semiconductor component, the bonding wire does not project beyond the reflector well and / or the inner casting compound, in a direction perpendicular to the main plane and away from the semiconductor chip.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weist die Reflektorwanne mindestens einen oder genau einen Randbereich verringerter Höhe auf, der dem zweiten Teil des Leiterrahmens zugewandt ist. Bevorzugt in diesem Bereich verringerter Wandhöhe verlässt der Bonddraht die Reflektorwanne, insbesondere ohne die Reflektorwanne in eine Richtung senkrecht zu der Hauptebene zu verlassen. In accordance with at least one embodiment of the semiconductor component, the reflector trough has at least one or exactly one edge region of reduced height, which faces the second part of the leadframe. The bonding wire preferably leaves the reflector trough in this area of reduced wall height, in particular without leaving the reflector trough in a direction perpendicular to the main plane.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils erstreckt sich der erste Teil des Leiterrahmens, an dem der Halbleiterchip befestigt ist, über zwei einander gegenüberliegenden Seiten des Vergusskörpers über diesen hinaus. Insbesondere sind an zwei einander gegenüberliegenden Seiten des Vergusskörpers die Anschlussbereiche an dem ersten Teil des Leiterrahmens ausgebildet. Das heißt, der erste Teil des Leiterrahmens kann sich vollständig entlang zumindest einer der Haupterstreckungsrichtungen erstrecken. Hierdurch ist eine besonders effiziente Wärmeableitung aus dem Halbleiterbauteil heraus gewährleistbar.In accordance with at least one embodiment of the semiconductor component, the first part of the leadframe on which the semiconductor chip is attached extends beyond two opposite sides of the potting body beyond it. In particular, the connection regions are formed on the first part of the leadframe on two opposite sides of the potting body. That is, the first part of the leadframe may extend completely along at least one of the main extension directions. As a result, a particularly efficient heat dissipation from the semiconductor device can be ensured.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist der erste Teil des Leiterrahmens, in Draufsicht auf die durch die Haupterstreckungsrichtungen aufgespannte Hauptebene gesehen und neben und/oder unter dem Vergusskörper, gabelartig mit Zinken geformt. Zwischen zwei Zinken des ersten Teils, in Draufsicht gesehen, kann sich der zweite Teil des Leiterrahmens befinden.In accordance with at least one embodiment of the semiconductor component, the first part of the leadframe, seen in plan view of the main plane spanned by the main directions of extension and next to and / or under the potting body, is fork-shaped with prongs. Between two tines of the first part, seen in plan view, the second part of the lead frame may be located.
Es wird darüber hinaus ein Leiterrahmenverbund angegeben. Beispielsweise kann das optoelektronische Halbleiterbauteil, wie in Verbindung mit einer oder mehreren der oben genannten Ausführungsformen beschrieben, ein Teilstück des Leiterrahmenverbundes enthalten. Merkmale des Leiterrahmenverbundes sind daher auch für das hier beschriebene Halbleiterbauteil offenbart und umgekehrt.It also specifies a ladder frame composite. For example, as described in connection with one or more of the above embodiments, the optoelectronic semiconductor device may include a portion of the lead frame composite. Features of the lead frame composite are therefore also disclosed for the semiconductor device described here and vice versa.
In mindestens einer Ausführungsform des Leiterrahmenverbundes beinhaltet dieser eine Vielzahl von metallischen Leiterrahmen. Die Leiterrahmen weisen jeweils mindestens zwei Teile sowie zwei eine Hauptebene aufspannende Haupterstreckungsrichtungen auf. An den Teilen von jedem der Leiterrahmen sind insgesamt mindestens zwei elektrische Anschlussflächen zu einer elektrischen und thermischen Kontaktierung ausgebildet. An einem ersten der Teile befindet sich zumindest ein Chipanschlussbereich zur Montage eines optoelektronischen Halbleiterchips. Die Anschlussflächen befinden sich, in Draufsicht auf die Hauptebene gesehen, neben dem Chipanschlussbereich und sind parallel zu der Hauptebene orientiert. Jeder der Leiterrahmen weist einen oder mehrere Stege auf, über die die Teile des Leiterrahmens mechanisch miteinander verbunden sind. Die Stege sind dazu vorgesehen, bei oder nach einer Montage eines Halbleiterchips entfernt zu werden, sodass mindestens zwei der Teile pro Leiterrahmen voneinander separierbar sind. Eine Dicke des Leiterrahmens beträgt mindestens 0,1 mm. Ein thermischer Widerstand zwischen dem Chipanschlussbereich und wenigstens einer der Anschlussflächen beträgt höchstens 20 K/W.In at least one embodiment of the lead frame composite, this includes a plurality of metallic lead frames. The lead frames each have at least two parts as well as two main extension directions spanning a main plane. At the parts of each of the lead frames, a total of at least two electrical pads for electrical and thermal contact are formed. At a first of the parts there is at least one chip connection region for mounting an optoelectronic semiconductor chip. The pads are, seen in plan view of the main plane, adjacent to the chip connection area and are oriented parallel to the main plane. Each of the leadframes has one or more webs over which the parts of the leadframe are mechanically interconnected. The webs are intended to be removed during or after assembly of a semiconductor chip, so that at least two of the parts per leadframe are separable from each other. A thickness of the lead frame is at least 0.1 mm. A thermal resistance between the chip connection region and at least one of the pads is at most 20 K / W.
Nachfolgend wird ein hier beschriebenes optoelektronisches Halbleiterbauteil sowie ein hier beschriebener Leiterrahmenverbund unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an.In the following, an optoelectronic semiconductor component described here as well as a leadframe composite described here will be explained in more detail with reference to the drawings on the basis of exemplary embodiments. The same reference numerals indicate the same elements in the individual figures.
Es zeigen:Show it:
In
Der Leiterrahmen
Insbesondere anhand der
Entlang der weiteren Haupterstreckungsrichtung M2 beträgt eine Breite D11 des Teils
Das erste Teil
An von der Hauptebene E am weitesten entfernten Bereichen der Teile
Ein Abstand D14 zwischen einer Unterseite des Vergusskörpers
Der Vergusskörper
Eine Höhe D10 des linsenartig geformten Bereichs des Vergusskörpers
Speziell in den
Der Halbleiterchip
Optional ist an dem ersten Teil
Außerdem kann an dem Teil
In
Ein Leiterrahmenverbund
Beim Formen der Vergusskörper
Analog zu den
Durch den Verzicht auf die Reflektorwanne ist eine besonders gute thermische Ankopplung des Halbleiterchips
Der Leiterrahmen
Anders als dargestellt ist der Halbleiterchip
Ein weiteres Ausführungsbeispiel des Halbleiterbauteils
Anders als in
Ein weiteres Ausführungsbeispiel des Halbleiterbauteils
Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.The invention described here is not limited by the description based on the embodiments. Rather, the invention encompasses any novel feature as well as any combination of features, including in particular any combination of features in the claims, even if this feature or combination itself is not explicitly stated in the patent claims or exemplary embodiments.
ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.
Zitierte PatentliteraturCited patent literature
- WO 2006/045287 A2 [0002] WO 2006/045287 A2 [0002]
Claims (14)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010045596A DE102010045596A1 (en) | 2010-09-16 | 2010-09-16 | Surface-mountable optoelectronic semiconductor component and lead frame composite |
PCT/EP2011/065310 WO2012034888A1 (en) | 2010-09-16 | 2011-09-05 | Surface-mountable optoelectronic semiconductor component and lead frame composite |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102010045596A DE102010045596A1 (en) | 2010-09-16 | 2010-09-16 | Surface-mountable optoelectronic semiconductor component and lead frame composite |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102010045596A1 true DE102010045596A1 (en) | 2012-03-22 |
Family
ID=44645093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102010045596A Ceased DE102010045596A1 (en) | 2010-09-16 | 2010-09-16 | Surface-mountable optoelectronic semiconductor component and lead frame composite |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102010045596A1 (en) |
WO (1) | WO2012034888A1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014016734A1 (en) * | 2012-07-24 | 2014-01-30 | Koninklijke Philips N.V. | Matrix leadframe for led packaging |
WO2014108277A1 (en) * | 2013-01-08 | 2014-07-17 | Osram Opto Semiconductors Gmbh | Reflector trough for an optoelectronic semiconductor component |
WO2014183800A1 (en) * | 2013-05-17 | 2014-11-20 | Osram Opto Semiconductors Gmbh | Optoelectronic component and method for the production thereof |
WO2015039808A1 (en) * | 2013-09-19 | 2015-03-26 | Osram Opto Semiconductors Gmbh | Optoelectronic light-emitting component and leadframe assemblage |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105047787A (en) * | 2015-06-11 | 2015-11-11 | 吴少健 | Packaging support for LED lamp |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10308917A1 (en) * | 2003-02-28 | 2004-09-16 | Osram Opto Semiconductors Gmbh | Opto electronic device has a light emitting diode set into a dish space with surface coated with metallised layer to act as a reflector |
US20050173723A1 (en) * | 2004-02-10 | 2005-08-11 | Shih-Chien Weng | Light-emitting diode structure and a method for manufacturing the light-emitting diode |
WO2006045287A2 (en) | 2004-10-25 | 2006-05-04 | Osram Opto Semiconductors Gmbh | Semiconductor component emitting electromagnetic radiation and component housing |
DE112006003211T5 (en) * | 2005-11-21 | 2008-09-25 | Seoul Semiconductor Co., Ltd. | Light-emitting element |
US20090289274A1 (en) * | 2006-03-23 | 2009-11-26 | Sailux, Inc. | Package structure of light emitting diode and method of manufacturing the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001518692A (en) * | 1997-07-29 | 2001-10-16 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー オッフェネ ハンデルスゲゼルシャフト | Photoelectric element |
JP4739851B2 (en) * | 2005-07-29 | 2011-08-03 | スタンレー電気株式会社 | Surface mount semiconductor device |
JP5038623B2 (en) * | 2005-12-27 | 2012-10-03 | 株式会社東芝 | Optical semiconductor device and manufacturing method thereof |
KR101574286B1 (en) * | 2009-01-21 | 2015-12-04 | 삼성전자 주식회사 | Light emitting device |
-
2010
- 2010-09-16 DE DE102010045596A patent/DE102010045596A1/en not_active Ceased
-
2011
- 2011-09-05 WO PCT/EP2011/065310 patent/WO2012034888A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10308917A1 (en) * | 2003-02-28 | 2004-09-16 | Osram Opto Semiconductors Gmbh | Opto electronic device has a light emitting diode set into a dish space with surface coated with metallised layer to act as a reflector |
US20050173723A1 (en) * | 2004-02-10 | 2005-08-11 | Shih-Chien Weng | Light-emitting diode structure and a method for manufacturing the light-emitting diode |
WO2006045287A2 (en) | 2004-10-25 | 2006-05-04 | Osram Opto Semiconductors Gmbh | Semiconductor component emitting electromagnetic radiation and component housing |
DE112006003211T5 (en) * | 2005-11-21 | 2008-09-25 | Seoul Semiconductor Co., Ltd. | Light-emitting element |
US20090289274A1 (en) * | 2006-03-23 | 2009-11-26 | Sailux, Inc. | Package structure of light emitting diode and method of manufacturing the same |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014016734A1 (en) * | 2012-07-24 | 2014-01-30 | Koninklijke Philips N.V. | Matrix leadframe for led packaging |
WO2014108277A1 (en) * | 2013-01-08 | 2014-07-17 | Osram Opto Semiconductors Gmbh | Reflector trough for an optoelectronic semiconductor component |
US9318678B2 (en) | 2013-01-08 | 2016-04-19 | Osram Opto Semiconductors Gmbh | Reflecto trough for an optoelectronic semiconductor component |
WO2014183800A1 (en) * | 2013-05-17 | 2014-11-20 | Osram Opto Semiconductors Gmbh | Optoelectronic component and method for the production thereof |
TWI560909B (en) * | 2013-05-17 | 2016-12-01 | Osram Opto Semiconductors Gmbh | |
US9991428B2 (en) | 2013-05-17 | 2018-06-05 | Osram Opto Semiconductors Gmbh | Optoelectronic component and method for the production thereof |
WO2015039808A1 (en) * | 2013-09-19 | 2015-03-26 | Osram Opto Semiconductors Gmbh | Optoelectronic light-emitting component and leadframe assemblage |
US10333032B2 (en) | 2013-09-19 | 2019-06-25 | Osram Opto Semiconductors Gmbh | Optoelectronic light-emitting component and leadframe assemblage |
Also Published As
Publication number | Publication date |
---|---|
WO2012034888A1 (en) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2583318B1 (en) | Method for producing a surface-mountable optoelectronic component | |
EP2396832B1 (en) | Encapsulated opto-electronic semiconductor arrangement having solder stop layer and corresponding method | |
EP2345074B1 (en) | Supporting body for a semiconductor element, semiconductor element and method for production of a supporting body | |
DE19829197C2 (en) | Component emitting and / or receiving radiation | |
DE102010024864B4 (en) | Optoelectronic semiconductor component | |
EP2583319B1 (en) | Optoelectronic component | |
WO2008083672A2 (en) | Housing for an optoelectronic component and arrangement of an optoelectronic component in a housing | |
EP2267797A1 (en) | Optoelectronic device | |
WO2004027882A2 (en) | Leadframe-based housing, surface-mounted optoelectronic component, and production method | |
EP2591502B1 (en) | Light-emitting diode | |
WO2012000943A1 (en) | Method for producing a surface-mountable semiconductor component | |
WO2013056967A2 (en) | Radiation-emitting component | |
DE102010045596A1 (en) | Surface-mountable optoelectronic semiconductor component and lead frame composite | |
WO2014180772A1 (en) | Light-emitting semiconductor component and method for producing light-emitting semiconductor components | |
DE102011083691B4 (en) | OPTOELECTRONIC SEMICONDUCTOR COMPONENT | |
DE102012102420A1 (en) | Optoelectronic semiconductor device and method for producing such | |
WO2017178332A1 (en) | Component having a reflector and method for producing components | |
DE102015101070A1 (en) | Optoelectronic semiconductor component, optoelectronic assembly and method for producing an optoelectronic semiconductor component | |
DE102013207111B4 (en) | Optoelectronic component | |
DE102010054591B4 (en) | Housing and method for producing a housing for an optoelectronic component | |
WO2014108277A1 (en) | Reflector trough for an optoelectronic semiconductor component | |
DE102010052541A1 (en) | Optoelectronic semiconductor device has housing having main portion that is formed with recess for mounting optoelectronic semiconductor chip, where main portion is made of silicon material | |
WO2015117946A1 (en) | Optoelectronic component and method for producing same | |
EP4074146A1 (en) | Led chip insert, illumination device, lighting module and method for producing the illumination device | |
DE102008043345A1 (en) | light module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified | ||
R012 | Request for examination validly filed | ||
R082 | Change of representative |
Representative=s name: SCHEELE JAEGER WETZEL PATENTANWAELTE PARTNERSC, DE Representative=s name: ZACCO PATENTANWALTS- UND RECHTSANWALTSGESELLSC, DE |
|
R082 | Change of representative |
Representative=s name: SCHEELE JAEGER WETZEL PATENTANWAELTE PARTNERSC, DE |
|
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |