DE102010029290B4 - Optical receiver structure and method of making same - Google Patents
Optical receiver structure and method of making same Download PDFInfo
- Publication number
- DE102010029290B4 DE102010029290B4 DE201010029290 DE102010029290A DE102010029290B4 DE 102010029290 B4 DE102010029290 B4 DE 102010029290B4 DE 201010029290 DE201010029290 DE 201010029290 DE 102010029290 A DE102010029290 A DE 102010029290A DE 102010029290 B4 DE102010029290 B4 DE 102010029290B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- contact layer
- active layer
- sequence
- optical receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 239000002184 metal Substances 0.000 claims description 41
- 238000000151 deposition Methods 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 12
- 238000001465 metallisation Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 287
- 229910021417 amorphous silicon Inorganic materials 0.000 description 24
- 235000012431 wafers Nutrition 0.000 description 9
- 230000008021 deposition Effects 0.000 description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000006096 absorbing agent Substances 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- YBNMDCCMCLUHBL-UHFFFAOYSA-N (2,5-dioxopyrrolidin-1-yl) 4-pyren-1-ylbutanoate Chemical compound C=1C=C(C2=C34)C=CC3=CC=CC4=CC=C2C=1CCCC(=O)ON1C(=O)CCC1=O YBNMDCCMCLUHBL-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 241001125862 Tinca tinca Species 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000004692 intercellular junction Anatomy 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 230000004297 night vision Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Optische Empfängerstruktur (100) mit folgenden Merkmalen: einer ersten Kontaktschicht (110), die auf einem Substrat (105) angeordnet ist; einer aktiven Schichtfolge (120), die auf der ersten Kontaktschicht (110) angeordnet ist, wobei die aktive Schichtfolge eine intrinsische Schicht, eine Halbleiterschicht eines ersten Dotierungstyps, die an eine erste Seite der intrinsischen Schicht angrenzt und eine Halbleiterschicht eines zweiten Dotierungstyps, die an eine der ersten Seite gegenüberliegende Seite der intrinsischen Schicht angrenzt, aufweist; einer zweiten Kontaktschicht (130), die zumindest teilweise auf einer von der intrinsischen Schicht abgewandten Oberfläche einer der Halbleiterschichten der aktiven Schichtfolge (120) angeordnet ist, wobei die zweite Kontaktschicht voneinander getrennte Pixel, die durch einen isolierenden Graben definiert werden, leitfähig kontaktiert; und isolierenden Gräben (140), die sich durch die aktive Schichtfolge (120) erstrecken und voneinander getrennte Bereiche (150) der aktiven Schichtfolge (120) und der ersten Kontaktschicht (110) definieren; wobei ein Material, mit dem die Gräben (140) gefüllt sind, sich nicht auf eine obere Oberfläche (122) der aktiven Schichtfolge (120) erstreckt, wobei Abschnitte (132) der zweiten Kontaktschicht (130) auf einer durch die Gräben (140) und angrenzende Bereiche der aktiven Schichtfolge (120) gebildeten Oberfläche angeordnet sind; wobei die zweite Kontaktschicht (130) direkt auf der oberen Oberfläche (122) der aktiven Schichtfolge (120) angeordnet ist.Optical receiver structure (100) having the following features: a first contact layer (110) which is arranged on a substrate (105); an active layer sequence (120) which is arranged on the first contact layer (110), wherein the active layer sequence comprises an intrinsic layer, a semiconductor layer of a first doping type adjoining a first side of the intrinsic layer and a semiconductor layer of a second doping type adjoining a side of the intrinsic layer opposite the first side is adjacent; a second contact layer (130) which is arranged at least partially on a surface of one of the semiconductor layers of the active layer sequence (120) facing away from the intrinsic layer, the second contact layer making conductive contact with pixels which are separated from one another and are defined by an insulating trench; and insulating trenches (140) which extend through the active layer sequence (120) and define regions (150) of the active layer sequence (120) and the first contact layer (110) that are separate from one another; wherein a material with which the trenches (140) are filled does not extend onto an upper surface (122) of the active layer sequence (120), wherein sections (132) of the second contact layer (130) on one of the trenches (140) and adjacent areas of the active layer sequence (120) formed surface are arranged; wherein the second contact layer (130) is arranged directly on the upper surface (122) of the active layer sequence (120).
Description
Ausführungsbeispiele der Erfindung beziehen sich auf eine optische Empfängerstruktur und ein Verfahren zum Herstellen derselben. Weitere Ausführungsbeispiele der Erfindung beziehen sich auf eine optische Empfängerstruktur auf CMOS und deren Herstellung.Embodiments of the invention relate to an optical receiver structure and a method for producing the same. Further embodiments of the invention relate to an optical receiver structure on CMOS and their manufacture.
In der Literatur sind CCDs (charged coupled device, ladungsgekoppelte Schaltung) bekannt, die für den sichtbaren Bereich und angrenzendes UV und NIR (300 nm–1.000 nm) geeignet sind. Bei CCDs ist jedoch wenig bzw. keine On-Chip-(Auf-dem-Chip)Signalverarbeitung möglich, was insbesondere für einzelne Pixel einer CCD gilt.In the literature, charge coupled devices (CCDs) are known which are suitable for the visible and adjacent UV and NIR (300 nm-1000 nm). With CCDs, however, little or no on-chip (on-chip) signal processing is possible, which is especially true for individual pixels of a CCD.
CMOS-(complementary metal oxide semiconductor, komplementärer Metall-Oxid-Halbleiter)Bildaufnehmer haben typischerweise drei bis vier Transistoren je Pixel, die neben der Photodiode angeordnet sind. Bei hochskalierten Sensoren für Consumer-Anwendungen (Verbraucheranwendungen) haben diese bis zu nur 1,5 Transistoren, d. h. mehrere Pixel teilen sich die Elektronik Der Flächenanteil der Photodiode bzw. der optisch aktiven Fläche an der Pixel-Gesamtfläche (der so genannte Füllfaktor) liegt nur noch bei ca. 50%, wie es in der Albert Theuwissen: „CMOS Image Sensors: State-Of-The-Art and Future Perspectives”, 33rd European Solid State Circuits Conference, ESSCIRC, Munich, 2007, Seiten 21–27 beschrieben ist, und häufig noch darunter.Complementary metal oxide semiconductor (CMOS) imagers typically have three to four transistors per pixel located adjacent to the photodiode. For upscaled sensors for consumer applications (consumer applications), these have up to 1.5 transistors, i. H. several pixels are shared by the electronics The area fraction of the photodiode or of the optically active surface at the pixel total area (the so-called fill factor) is only about 50%, as described in the Albert Theuwissen: "CMOS Image Sensors: State- Of-The-Art and Future Perspectives, "33rd European Solid State Circuits Conference, ESSCIRC, Munich, 2007, pp. 21-27, and often below.
Bei kleinen Pixelmaßen oder bei komplexerer Signalverarbeitung im Pixel wird der Füllfaktor immer kleiner. Damit verschlechtern sich die optischen Eigenschaften und das Rauschen nimmt zu. Ein Beispiel hierfür ist die Integration eines Ladungsmultiplikators per Pixel für hochempfindliche Imager (Bildaufnehmer), wie es in der Ryu Shimizu et al.: „A Charge-Multiplication CMOS Image Sensor Suitable for Low-Light-Level Imaging”, IEEE JOURNAL OF SOLID-STATE CIRCUITS, BD. 44, NR. 12, DEZEMBER 2009, Seiten 3.603–3608 beschrieben ist. In diesem Fall erhält man nur noch einen Füllfaktor von 10%.With small pixel dimensions or with more complex signal processing in the pixel, the fill factor gets smaller and smaller. This degrades the optical properties and the noise increases. An example of this is the integration of a charge multiplier per pixel for high-sensitivity imagers (imagers), as described in the Ryu Shimizu et al .: "A Charge-Multiplication CMOS Image Sensor Suitable for Low-Light-Level Imaging", IEEE JOURNAL OF SOLID STATE CIRCUITS, BD. 44, NR. 12, DECEMBER 2009, pages 3,603,3608. In this case, you only get a fill factor of 10%.
Ein im Stand der Technik bekannter Lösungsansatz zur Vermeidung des gerade genannten Problems beruht auf einer Anordnung des lichtempfindlichen Pixels (z. B. einer Photodiode) oberhalb der CMOS-Schicht. In diesem Fall sind also das lichtempfindliche Pixel und die CMOS-Schicht nicht mehr nebeneinander, sondern übereinander angeordnet, wie es in der Jeremy A. Theil et al.: „a-Si:H photodiode technology for advanced CMOS active pixel sensor imagers”, Journal of Non-Crystalline Solids 299–302 (2002), Seiten 1.234–1.239 und in der N. Moussy et al.: „A highly reliable Amorphous Silicon photosensor for above IC CMOS image sensor”, IEEE International Electron Devices Meeting, 2006. IEDM'06 beschrieben ist.An approach known in the art for avoiding the problem just mentioned is based on an arrangement of the photosensitive pixel (eg a photodiode) above the CMOS layer. In this case, therefore, the photosensitive pixel and the CMOS layer are no longer next to each other, but arranged one above the other, as described in Jeremy A. Theil et al .: "a-Si: H photodiode technology for advanced CMOS active pixel sensor imagers", Journal of Non-Crystalline Solids 299-302 (2002), pages 1,234-1,239 and in N. Moussy et al .: "A highly reliable amorphous silicon photosensor for CMOS image sensor IC", IEEE International Electron Devices Meeting, 2006. IEDM'06 is described.
Herstellbar sind solche Strukturen durch Schichtabscheidung auf CMOS-Wafern, was insbesondere unter „Post Processing” oder „Above IC Processing” bekannt ist. Dabei sind die CMOS-Wafer mit der Pixelelektronik als Ausgangssubstrat fertiggestellt. Die Pixelelektronik nimmt in jedem Pixel die ganze Fläche ein. Auf diese Wafer wird die lichtempfindliche Schichtfolge, die typischerweise ein Array (Raster) aus Photodioden darstellt, aufgebracht. Bei anderen Wellenlängen ist auch eine Schicht aus einem Photoleiter (z. B. PbSe für 3–5 μm) möglich.Such structures can be produced by layer deposition on CMOS wafers, which is known in particular under "Post Processing" or "Above IC Processing". In this case, the CMOS wafers are finished with the pixel electronics as the starting substrate. The pixel electronics occupy the entire area in each pixel. The photosensitive layer sequence, which typically represents an array of photodiodes, is applied to these wafers. At other wavelengths, a layer of a photoconductor (eg PbSe for 3-5 μm) is also possible.
Gemäß dem Artikel von Jeremy A. Theil wird zunächst auf einen planaren Wafer ein Metall abgeschieden („Bottom Pixel contact”) und strukturiert. Dann wird eine erste n-dotierte a-Si-(amorphes Silizium)Schicht („n-type a-Si”) abgeschieden und strukturiert. Dann wird eine Doppelschicht aus intrinsischem a-Si („intrinsic a-Si”) und p-dotiertem a-Si („p-type a-Si”) abgeschieden und strukturiert. Dann wird eine leitfähige lichtdurchlässige Schicht abgeschieden („transparent conductor”) und strukturiert. Zuletzt wird dann das Bondpad geöffnet. Bei dieser Struktur hat der „transparent conductor” seitlich Kontakt zu den Schichten „intrinsic a-Si” und „p-type a-Si”.According to the article by Jeremy A. Theil, a metal is first deposited on a planar wafer ("bottom pixel contact") and patterned. Then, a first n-type a-Si (amorphous silicon) layer ("n-type a-Si") is deposited and patterned. Then, a bilayer of intrinsic a-Si ("intrinsic a-Si") and p-type a-Si ("p-type a-Si") is deposited and patterned. Then, a conductive translucent layer is deposited ("transparent conductor") and patterned. Finally, the bondpad is opened. In this structure, the "transparent conductor" laterally contacts the layers "intrinsic a-Si" and "p-type a-Si".
Gemäß dem Artikel von N. Moussy wird auf eine planarisierte CMOS-Oberfläche mit Vias eine Chromschicht abgeschieden und strukturiert. Darauf wird ganzflächig intrinsisches a-Si (i-a-Si) und p-dotiertes a-Si abgeschieden. Cr und i-a-Si bilden dabei lokale (per Pixel) Schottky-Dioden. Auf diese Schicht wird eine leitfähige transparente ITO-(indium tin oxide, Indium-Zinn-Oxid)Schicht abgeschieden. Dann werden die a-Si-Schichten und die ITO-Schicht strukturiert. Darauf wird ein Isolator abgeschieden und strukturiert. Dann wird ein Metall abgeschieden und strukturiert. Schließlich werden die Bondpads geöffnet.According to the article by N. Moussy, a chromium layer is deposited and patterned on a planarized CMOS surface with vias. On top of this, intrinsic a-Si (i-a-Si) and p-doped a-Si are deposited over the whole area. Cr and i-a-Si form local (per pixel) Schottky diodes. Onto this layer a conductive transparent ITO (indium tin oxide, indium tin oxide) layer is deposited. Then, the a-Si layers and the ITO layer are patterned. Then an insulator is deposited and structured. Then a metal is deposited and structured. Finally, the bond pads are opened.
In der
Ferner kostet die Öffnung im Layer bzw. der dielektrischen Schicht
In der
In
In
In der
In der
In der
In der
Ein generelles Problem der im Vorhergehenden beschriebenen Strukturen ist, dass diese relativ aufwendig in der Herstellung sind und sich durch eine komplexe Bauweise auszeichnen.A general problem of the structures described above is that they are relatively expensive to manufacture and are characterized by a complex construction.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine optische Empfängerstruktur zu schaffen, die einfacher herzustellen ist und gleichzeitig eine kompaktere Bauweise ermöglicht.The object of the present invention is to provide an optical receiver structure which is easier to manufacture and at the same time allows a more compact design.
Diese Aufgabe wird durch eine optische Empfängerstruktur nach Anspruch 1 und ein Verfahren zum Herstellen derselben nach Anspruch 15 gelöst.This object is achieved by an optical receiver structure according to
Ausführungsbeispiele der vorliegenden Erfindung schaffen eine optische Empfängerstruktur, mit folgenden Merkmalen:
einer ersten Kontaktschicht, die auf einem Substrat angeordnet ist;
einer aktiven Schichtfolge, die auf der ersten Kontaktschicht angeordnet ist;
einer zweiten Kontaktschicht, die zumindest teilweise auf der aktiven Schichtfolge angeordnet ist; und
isolierenden Gräben, die sich durch die aktive Schichtfolge erstrecken und voneinander getrennte Bereiche der aktiven Schichtfolge und der ersten Kontaktschicht definieren;
wobei ein Material, mit dem die Gräben gefüllt sind, sich nicht auf eine obere Oberfläche der aktiven Schichtfolge erstreckt, wobei Abschnitte der zweiten Kontaktschicht auf einer durch die Gräben und angrenzende Bereiche der aktiven Schichtfolge gebildeten Oberfläche angeordnet sind.Embodiments of the present invention provide an optical receiver structure having the following features:
a first contact layer disposed on a substrate;
an active layer sequence disposed on the first contact layer;
a second contact layer at least partially disposed on the active layer sequence; and
insulating trenches extending through the active layer sequence and defining separate regions of the active layer sequence and the first contact layer;
wherein a material with which the trenches are filled does not extend onto an upper surface of the active layer sequence, wherein portions of the second contact layer are arranged on a surface formed by the trenches and adjacent regions of the active layer sequence.
Der Kerngedanke der vorliegenden Erfindung ist, dass die oben genannte vereinfachte Herstellung bzw. kompaktere Bauweise erreicht werden kann, wenn beim Herstellen einer optischen Empfängerstruktur isolierende Gräben, die sich durch eine aktive Schichtfolge erstrecken und voneinander getrennte Bereiche der aktiven Schichtfolge und einer ersten Kontaktschicht definieren, ausgenommen und die Gräben mit einem Material gefüllt werden, das sich nicht auf eine obere Oberfläche der aktiven Schichtfolge erstreckt. Dadurch ist es nicht erforderlich, zur Kontaktierung der aktiven Schichtfolge mit einer zweiten Kontaktschicht ein Material, das sich auf die obere Oberfläche der aktiven Schichtfolge erstreckt, zu durchdringen, so dass Abschnitte der zweiten Kontaktschicht direkt auf einer durch die Gäben und angrenzende Bereiche der aktiven Schichtfolge gebildeten Oberfläche aufgebracht werden können. Dies ermöglicht somit vorteilhaft eine vereinfachte Herstellung bei einer gleichzeitig kompakteren Bauweise einer optischen Empfängerstruktur, bei der insbesondere die zweite Kontaktschicht nur planare Abschnitte aufweist.The core idea of the present invention is that the above-mentioned simplified production or more compact construction can be achieved if, in the production of an optical receiver structure, insulating trenches which extend through an active layer sequence and define mutually separate regions of the active layer sequence and a first contact layer, and the trenches are filled with a material that does not extend to an upper surface of the active layer sequence. As a result, it is not necessary to penetrate a material which extends onto the upper surface of the active layer sequence for contacting the active layer sequence with a second contact layer, so that portions of the second contact layer directly on one through the grave and adjacent regions of the active layer sequence formed surface can be applied. This thus advantageously enables a simplified production with a simultaneously more compact design of an optical receiver structure, in which in particular the second contact layer has only planar sections.
Bei weiteren Ausführungsbeispielen der vorliegenden Erfindung weist ein isolierender Graben der optischen Empfängerstruktur als Seitenwand eine Isolatorschicht auf und ist mit Metall gefüllt. Somit kann insbesondere ein optisches Übersprechen zwischen zwei voneinander getrennten Bereichen der aktiven Schichtfolge unterdrückt werden.In further embodiments of the present invention, an insulating trench of the optical receiver structure as a sidewall has an insulator layer and is filled with metal. Thus, in particular, an optical crosstalk between two separate regions of the active layer sequence can be suppressed.
Weitere Ausführungsbeispiele der vorliegenden Erfindung schaffen ein Verfahren zum Herstellen einer optischen Empfängerstruktur, mit folgenden Schritten:
Bereitstellen eines Substrats;
Aufbringen einer ersten Kontaktschicht auf das Substrat;
Aufbringen einer aktiven Schichtfolge auf die erste Kontaktschicht;
Ausnehmen von isolierenden Graben, die sich durch die aktive Schichtfolge erstrecken und voneinander getrennte Bereiche der aktiven Schichtfolge und der ersten Kontaktschicht definieren;
Füllen der Graben mit einem Material, wobei das Material, mit dem die Gräben gefüllt sind, sich nicht auf eine obere Oberfläche der aktiven Schichtfolge erstreckt; und
Aufbringen einer zweiten Kontaktschicht zumindest teilweise auf die aktive Schichtfolge, wobei Abschnitte der zweiten Kontaktschicht auf einer durch die Graben und angrenzende Bereiche der aktiven Schichtfolge gebildeten Oberfläche angeordnet sind.Further embodiments of the present invention provide a method for producing an optical receiver structure, comprising the following steps:
Providing a substrate;
Applying a first contact layer to the substrate;
Applying an active layer sequence to the first contact layer;
Excluding insulating trenches that extend through the active layer sequence and define separate regions of the active layer sequence and the first contact layer;
Filling the trenches with a material, wherein the material with which the trenches are filled does not extend to an upper surface of the active layer sequence; and
Applying a second contact layer at least partially to the active layer sequence, wherein sections of the second contact layer are arranged on a surface formed by the trenches and adjacent regions of the active layer sequence.
Bei weiteren Ausführungsbeispielen der vorliegenden Erfindung erfolgt dabei das Aufbringen der aktiven Schichtfolge durch ein Abscheiden aller Schichten der aktiven Schichtfolge in einer Kammer ohne Unterbrechung des Vakuums, was eine effizientere Herstellung der optischen Empfängerstruktur ermöglicht.In further embodiments of the present invention, the application takes place the active layer sequence by depositing all layers of the active layer sequence in a chamber without interruption of the vacuum, which allows a more efficient production of the optical receiver structure.
Ausführungsbeispiele der Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Figuren, in denen gleiche oder gleich wirkende Elemente mit gleichen Bezugszeichen bezeichnet sind, näher erläutert. Es zeigen:Exemplary embodiments of the invention will be explained in more detail below with reference to the enclosed figures, in which identical or identically acting elements are designated by the same reference numerals. Show it:
Bevor im Folgenden die vorliegende Erfindung anhand der Figuren näher erläutert wird, wird darauf hingewiesen, dass in den nachfolgend dargestellten Ausführungsbeispielen gleiche Elemente oder funktionell gleiche Elemente in den Figuren mit den gleichen Bezugszeichen versehen sind. Eine Beschreibung von Elementen mit gleichen Bezugszeichen ist daher gegenseitig austauschbar und/oder in den verschiedenen Ausführungsbeispielen aufeinander anwendbar.Before the present invention is explained in more detail below with reference to the figures, it is pointed out that in the exemplary embodiments illustrated below, identical elements or functionally identical elements in the figures are provided with the same reference numerals. A description of elements with the same reference numerals is therefore interchangeable and / or applicable to each other in the various embodiments.
In
Bei dem Ausführungsbeispiel der
Im Gegensatz zu dem Ausführungsbeispiel der
Die aktive p-i-n-Schichtfolge
Bezug nehmend auf das Ausführungsbeispiel der
Bezug nehmend auf die
Bei weiteren Ausführungsbeispielen kann insbesondere das Aufbringen (Schritt
Bei weiteren Ausführungsbeispielen kann vor dem Aufbringen (Schritt
Bei weiteren Ausführungsbeispielen der Erfindung dient als Ausgangspunkt bzw. Substrat
Der Zugang vom CMOS zur Oberfläche erfolgt beispielsweise über wolframgefüllte Vias. In jedem Pixel kann z. B. ein Via angeordnet sein. Die Oberfläche des CMOS-Wafers bzw. der Scheibe einschließlich der Vias bleibt glatt durch Polieren, wie beispielsweise durch CMP (chemisch-mechanisches Polieren bzw. Planarisieren).Access from the CMOS to the surface occurs, for example, via tungsten-filled vias. In each pixel can z. B. a via. The surface of the CMOS wafer or disc including the vias remains smooth by polishing, such as by CMP (chemical mechanical polishing or planarizing).
Auf diese Scheibe kann eine ganzflächige untere Metallkontaktschicht aufgebracht werden. Diese Schicht kann sehr dünn sein (20–50 nm), so dass sie leicht zu ätzen ist. Sie ist, wie im Vorhergehenden beschrieben, mit den Vias elektrisch leitend verbunden und hat somit elektrischen Kontakt mit dem CMOS.On this disc, a full-surface lower metal contact layer can be applied. This layer can be very thin (20-50 nm), so it is easy to etch. It is, as described above, electrically conductively connected to the vias and thus has electrical contact with the CMOS.
Als aktive Schichtfolge kann ganzflächig eine amorphe Si/Ge-(a-Si/Ge)Schichtfolge, z. B. als p-i-n, n-i-p, n-p oder p-n-Schichtfolge, abgeschieden werden. Hierbei bezeichnen „p” eine p-dotierte, „n” eine n-dotierte und „i” eine intrinsische bzw. undotierte oder nur ganz schwach dotierte Schicht.As an active layer sequence, an amorphous Si / Ge (a-Si / Ge) layer sequence, for. B. as p-i-n, n-i-p, n-p or p-n layer sequence deposited. Here, "p" denotes a p-doped, "n" an n-doped and "i" an intrinsic or undoped or only very weakly doped layer.
Bei weiteren Ausführungsbeispielen der Erfindung kann insbesondere als Schichtmaterial für die i-Schicht reines Si, SiGe oder Ge verwendet werden. Eine p-dotierte Schicht der aktiven Schichtfolge kann durch gleichzeitiges zusätzliches Abscheiden von Bor und eine n-dotierte Schicht der aktiven Schichtfolge durch das gleichzeitige Abscheiden von Phosphor oder Arsen erzeugt werden. Die Schichtfolge kann vorteilhaft auf einer ebenen Grundlage, die durch den planarisierten, mit der Metallkontaktschicht versehenen Wafer bereitgestellt wird, in-situ (d. h. ohne Unterbrechung des Vakuums) erzeugt werden. Somit ergeben sich gute Grenzflächen zwischen p und i, i und n oder p und n, welche die kritischen Grenzflächen für die Ladungstrennung bei Lichteinfall darstellen.In further exemplary embodiments of the invention, it is possible in particular to use pure Si, SiGe or Ge as layer material for the i-layer. A p-doped layer of the active layer sequence may be formed by simultaneously depositing additional boron and an n-doped layer of the active layer sequence by the simultaneous deposition of phosphorus or arsenic. The layer sequence may advantageously be generated in-situ (i.e., without interrupting the vacuum) on a planar base provided by the planarized wafer provided with the metal contact layer. This results in good interfaces between p and i, i and n or p and n, which are the critical interfaces for charge separation when exposed to light.
Die Schichtfolge kann auch mikrokristallin oder polykristallin sein. Zum Abscheiden derselben kann eine neue Abscheidemethode mit hohem Gasfluss verwendet werden, die auch bei einer Temperatur von 400°C durchführbar ist, was maximal erlaubt ist, weil ein CMOS einschließlich temperaturempfindlicher Metallisierung als Substrat dient, und eine gute Schichtqualität liefert. Mikrokristallin heißt in diesem Zusammenbang, dass die Schicht kleine Kristallite des Halbleiters enthält und dass deshalb weniger Wasserstoff in der Schicht zur Absättigung von Bindungen notwendig ist.The layer sequence can also be microcrystalline or polycrystalline. For depositing them, a new high gas flow deposition method can be used, which is feasible even at a temperature of 400 ° C, which is maximally allowed because a CMOS including temperature-sensitive metallization serves as a substrate and provides good layer quality. In this context, microcrystalline means that the layer contains small crystallites of the semiconductor and therefore less hydrogen is needed in the bond saturation layer.
Bei weiteren Ausführungsbeispielen der Erfindung kann die aktive Schichtfolge daher als a-Si-p-i-n-Schichtfolge ausgebildet sein. Ferner kann die aktive Schichtfolge a-Si/Ge, mikrokristallines Si oder SiGe aufweisen. Schließlich kann eine gesamte Schichtdicke der aktiven Schichtfolge zwischen 0,2 μm und 5 μm liegen.In further embodiments of the invention, the active layer sequence can therefore be formed as a-Si-p-i-n layer sequence. Furthermore, the active layer sequence may comprise a-Si / Ge, microcrystalline Si or SiGe. Finally, a total layer thickness of the active layer sequence can be between 0.2 μm and 5 μm.
Schmale gefüllte Isolationsgräben rings um jede Photodiode können beispielsweise mit Tench-Ätz-Technologien hergestellt werden und dienen der elektrischen Isolation der Pixel untereinander. Durch diese Isolation kann ein elektrisches Übersprechen verhindert werden. Die Gräben können insbesondere in einem Ätzschritt hergestellt werden und trennen die beispielsweise a-SiGe-Halbleiterschichtfolge und das untere Kontaktmetall. Ferner können sie sehr schmal sein und ein hohes Aspektverhältnis, wie beispielsweise eines an der Auflösungsgrenze der Lithographie, aufweisen. Sie können z. B. 0,35 μm breit und 3,5 μm tief sein, was einem Aspektverhältnis von 10:1 bei konservativer Technologie entspricht, oder 0,1 μm breit und 2 μm tief sein, was einem Aspektverhältnis von 20:1 bei fortschrittlicher Technologie entspricht.Narrow filled isolation trenches around each photodiode can be fabricated, for example, with Tench etch technologies and serve to electrically isolate the pixels from one another. This isolation can prevent electrical crosstalk. In particular, the trenches can be produced in an etching step and separate the, for example, a-SiGe semiconductor layer sequence and the lower contact metal. Furthermore, they can be very narrow and have a high aspect ratio, such as one at the lithography resolution limit. You can z. B. 0.35 microns wide and 3.5 microns deep, which corresponds to an aspect ratio of 10: 1 in conservative technology, or be 0.1 microns wide and 2 microns deep, which corresponds to an aspect ratio of 20: 1 with advanced technology ,
Die Graben rings um jedes Pixel dienen auch der optischen Lichtführung, weil der geringere Brechungsindex des Isolationsmaterials (typischerweise SiO2) im Graben zu einer Totalreflexion des Lichts im Halbleiter an der Grabenwand, also zu einer Führung des Lichts innerhalb des Halbleiters eines jeden Pixels, führt. Damit kann auch das optische Übersprechen von Pixel zu Pixel vermindert werden.The trenches around each pixel are also for optical light guidance because the lower refractive index of the insulating material (typically SiO2) in the trench results in total reflection of the light in the semiconductor at the trench wall, thus guiding the light within the semiconductor of each pixel. This also reduces the optical crosstalk from pixel to pixel.
Die oben beschriebene elektrische und optische Isolierung erlaubt es, auch dicke p-i-n-Schichten von einigen Mikrometern Dicke einzusetzen, um die IR-Empfindlichkeit zu erhöhen. Dies beruht auf der größeren Absorptionslänge bei großen Wellenlängen. Die Gräben rings um jedes Pixel sorgen auch in diesem Fall für eine gute elektrische Isolation.The electrical and optical isolation described above allows to use also thick p-i-n layers of a few micrometers thickness to increase the IR sensitivity. This is due to the greater absorption length at long wavelengths. The trenches around each pixel provide good electrical isolation in this case as well.
Bezug nehmend auf die
Als Alternative zu einer ganzflächigen Schicht aus ITO, die insbesondere teuer und nicht sehr gut leitfähig ist, kann ein Metallgitter entsprechend der
Eine weitere Alternative ist es, die untere Metallschicht zu strukturieren (siehe
Bezug nehmend auf die
Bei der Füllung des Grabens stößt der Isolator auf der Seitenwand direkt an die Übergänge p-i und i-n. Zur Reduktion der Oberflächeneffekte, wie z. B. durch überhöhte Feldstärken oder Traps (Einfangstellen) an der Grenzfläche, kann zunächst eine typischerweise undotierte Halbleiterschicht auf der Seitenwand erzeugt werden. Dies kann z. B. durch ganzflächiges Abscheiden der dünnen Schicht und anschließendes gerichtetes senkrechtes Ätzen im Plasma erfolgen. Dabei wird die Schicht nur auf den waagrechten Oberflächen (d. h. auf der Pixeloberfläche und im Boden des Grabens) wieder abgetragen, während sie auf der Seitenwand stehen bleibt. Schließlich erfolgt beispielsweise die Isolatorabscheidung, gegebenenfalls gefolgt von der Metallabscheidung in den verbleibenden Spalt.When filling the trench, the insulator on the sidewall abuts directly on the junctions p-i and i-n. To reduce the surface effects, such. B. by excessive field strengths or traps (traps) at the interface, a typically undoped semiconductor layer on the sidewall can be generated first. This can be z. B. by blanket deposition of the thin layer and then directed perpendicular etching in the plasma. In doing so, the layer is removed again only on the horizontal surfaces (i.e., on the pixel surface and in the bottom of the trench) while remaining on the sidewall. Finally, for example, the insulator deposition takes place, optionally followed by the metal deposition in the remaining gap.
Die obere leitfähige Schicht muss an mindestens einer Stelle mit dem CMOS verbunden werden. Dies gelingt durch die Anordnung entsprechend der
Das gleiche Verfahren lässt sich anwenden, wenn statt der ITO-Schicht ein Metallgitter, wie es in
Schließlich ist es noch notwendig, den Zugang zum CMOS zu schaffen. Dies geschieht, wie im Vorhergehenden beschrieben, durch Öffnen der Bondpads. Im vorliegenden Fall kann eine Öffnung beispielsweise so aussehen, wie es in
Der Bondpad-Bereich ist durch mindestens einen Graben ringförmig umschlossen und somit zur Seite elektrisch (und optisch) isoliert. Innerhalb dieses Rings kann in einem Ätzschritt die gesamte Schicht bis auf das obere CMOS-Metall des Bondpads durchgeätzt werden.The bondpad region is surrounded by at least one trench and thus electrically insulated (and optically) to the side. Within this ring, the entire layer may be etched through to the upper CMOS metal of the bond pad in an etching step.
Ausführungsbeispiele der vorliegenden Erfindung schaffen somit eine optische Empfängerstruktur, die beispielsweise als Pixel bzw. Pixelarray (Pixel-Raster) für einen optischen Empfänger oder einen optischen Bildaufnehmer geeignet ist. Die erfindungsgemäße optische Empfängerstruktur beruht auf der Umsetzung eines optischen Signals in ein elektrisches Signal basierend auf einer Halbleiterstruktur. Sie kann einerseits als Einzelpixel für Kommunikationsanwendungen oder andererseits als zweidimensionales Array von Pixeln für die Aufnahme eines optischen Bilds verwendet werden. Dabei ist die erfindungsgemäße optische Empfängerstruktur für typische Wellenlängen im sichtbaren Bereich empfindlich. Sie kann jedoch auch im nahen Infrarot- oder im ultravioletten Bereich eingesetzt werden. Insgesamt sind Wellenlängen von ca. 200 nm–2.000 nm erfassbar.Embodiments of the present invention thus provide an optical receiver structure suitable, for example, as a pixel array for an optical receiver or an optical image sensor. The optical receiver structure according to the invention is based on the conversion of an optical signal into an electrical signal based on a semiconductor structure. On the one hand, it can be used as a single pixel for communication applications or, on the other hand, as a two-dimensional array of pixels for taking an optical image. In this case, the optical receiver structure according to the invention is sensitive to typical wavelengths in the visible range. However, it can also be used in the near infrared or ultraviolet range. Overall, wavelengths of about 200 nm-2000 nm can be detected.
Ein Vorteil der vorliegenden Erfindung ist, dass die aktive Schichtfolge in-situ, also durch Abscheiden aller wichtigen Sichten direkt hintereinander, erfolgen kann.One advantage of the present invention is that the active layer sequence can take place in-situ, ie by depositing all the important views directly one behind the other.
Ein weiterer Vorteil der erfindungsgemäßen optischen Empfängerstruktur ist, dass mehrere Pixel elektrisch und optisch voneinander isoliert sind, was ein Übersprechen der elektrischen oder optischen Signale unterdrückt bzw. verhindert. Dies stellt insbesondere gegenüber den im Stand der Technik weit verbreiteten Strukturen mit gemeinsamen ganzflächigen Halbleiterschichten eine deutliche Verbesserung dar.A further advantage of the optical receiver structure according to the invention is that several pixels are electrically and optically isolated from one another, which suppresses or prevents crosstalk of the electrical or optical signals. This represents a significant improvement, in particular in comparison to the structures with common whole-area semiconductor layers that are widespread in the prior art.
Die vorliegende Erfindung ist auch dahin gehend vorteilhaft, dass (laterale) Leckströme und Dunkelströme zwischen benachbarten Pixeln vermieden werden können. Insbesondere ist dies auch bei einer aktiven Schichtfolge mit einer Schichtdicke von mehr als 1 μm möglich. Ferner kann durch die erfindungsgemäße Verwendung der isolierenden Graben ein potentielles (laterales) elektrisches und/oder optisches Übersprechen zwischen den benachbarten Pixeln unterdrückt werden. Dies gilt auch bei schrägem Lichteinfall bzw. im Fall einer Skalierung der Strukturen zu kleineren Abmessungen.The present invention is also advantageous in that (lateral) leakage currents and dark currents between adjacent pixels can be avoided. In particular, this is also possible with an active layer sequence with a layer thickness of more than 1 μm. Furthermore, by using the insulating trench according to the invention, a potential (lateral) electrical and / or optical crosstalk between the adjacent pixels can be suppressed. This also applies to oblique incidence of light or in the case of scaling of the structures to smaller dimensions.
Weitere Vorteile der erfindungsgemäßen optischen Empfängerstruktur sind, dass die effektive lichtempfindliche Pixelfläche optimiert wird bzw. nicht eingeschränkt ist und die obere Kontaktschicht der Struktur durch eine darüberliegende Passivierungsschicht geschützt wird.Further advantages of the optical receiver structure according to the invention are that the effective photosensitive pixel area is optimized or not and the upper contact layer of the structure is protected by an overlying passivation layer.
Zusammenfassend schaffen Ausführungsbeispiele der vorliegenden Erfindung eine optische Empfängerstruktur, die einen sehr schmalen Graben (Breite z. B. 0,4 μm–0,8 μm) zur Trennung der Pixel aufweist. Weitere Ausführungsbeispiele ermöglichen es, die Schichtfolge der Diode (p-i-n, n-i-p, n-p oder p-n) in-situ, d. h. in einem Abscheidezyklus, z. B. ohne Unterbrechung des Vakuums, zu erzeugen. Bei der Herstellung der erfindungsgemäßen optischen Empfängerstruktur können sehr schmale und gleichzeitig tiefe Gräben erzeugt werden, was die Verwendung einer beispielsweise dicken p-i-n-Schicht ermöglicht. Dadurch kann die Empfindlichkeit zu langen Wellenlängen, bis hin zu NIR, verbessert werden.In summary, embodiments of the present invention provide an optical receiver structure having a very narrow trench (width, eg, 0.4 μm-0.8 μm) for separating the pixels. Further embodiments make it possible to use the layer sequence of the diode (p-i-n, n-i-p, n-p or p-n) in-situ, ie. H. in a deposition cycle, e.g. B. without interruption of the vacuum to produce. In the production of the optical receiver structure according to the invention, very narrow and at the same time deep trenches can be produced, which makes it possible to use an example thick p-i-n layer. As a result, the sensitivity to long wavelengths, up to NIR, can be improved.
Die erfindungsgemäße optische Empfängerstruktur zeichnet sich einerseits durch einen hohen Füllfaktor, d. h. den Anteil der lichtempfindlichen zur gesamten Pixelfläche, und anderseits eine gute Lichtführung, d. h. ein geringes optisches Übersprechen, was eine verbesserte örtliche Auflösung ermöglicht, aus. Die Schichtdicke der aktiven lichtempfindlichen Schichtfolge und deren Materialzusammensetzung ist an die jeweilige Anwendung anpassbar. Ferner ist eine komplexe Pixelelektronik möglich, da der gesamte Platz des Pixels für die Schaltung zur Verfügung steht. Schließlich kann ein gleicher Aufbau prinzipiell auf jeden CMOS-Wafer aufgebracht werden, und zwar unabhängig von der CMOS-Herstellung. In diesem Fall ist als „Schnittstelle” die Planarisierung, das Via und das untere Kontaktmetall anzubringen.The optical receiver structure according to the invention is characterized on the one hand by a high fill factor, d. H. the proportion of photosensitive to the entire pixel area, and on the other hand a good light management, d. H. low optical crosstalk, allowing for improved local resolution. The layer thickness of the active photosensitive layer sequence and its material composition can be adapted to the particular application. Furthermore, a complex pixel electronics is possible because the entire space of the pixel is available for the circuit. Finally, a similar structure can in principle be applied to any CMOS wafer, regardless of the CMOS production. In this case, the planarization, the via and the bottom contact metal must be used as the "interface".
Technische Anwendungsgebiete der vorliegenden Erfindung sind beispielsweise Einzelpixel mit CMOS-Elektronik für optische Kommunikation und zweidimensionale Pixelarrays für Imager-Chips (Bildaufnehmer-Chips), die in Kameras eingebaut werden. Dies ermöglicht eine potentielle Low-Cost-Lösung (kosteneffektive Lösung) für Kameras, die den Nah-Infrarot-Bereich bedienen. Beispielhafte Anwendungen sind Überwachungskameras, Nachtsichtunterstützung für Autofahrer (Fahrerassistenz) und Kameras, die durch Blut sehen können (z. B. für die Assistenz bei Operationen).Technical fields of application of the present invention are, for example, individual pixels with CMOS electronics for optical communication and two-dimensional pixel arrays for imager chips (image sensor chips) which are installed in cameras. This provides a potential low-cost solution (cost-effective solution) for cameras operating near-infrared. Exemplary applications are surveillance cameras, night vision support for drivers (driver assistance) and cameras that can see through blood (eg for assistance with operations).
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201010029290 DE102010029290B4 (en) | 2010-05-25 | 2010-05-25 | Optical receiver structure and method of making same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201010029290 DE102010029290B4 (en) | 2010-05-25 | 2010-05-25 | Optical receiver structure and method of making same |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102010029290A1 DE102010029290A1 (en) | 2011-12-01 |
DE102010029290B4 true DE102010029290B4 (en) | 2014-02-13 |
Family
ID=44924680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE201010029290 Expired - Fee Related DE102010029290B4 (en) | 2010-05-25 | 2010-05-25 | Optical receiver structure and method of making same |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102010029290B4 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6841411B1 (en) * | 2003-06-30 | 2005-01-11 | Agilent Technologies, Inc. | Method of utilizing a top conductive layer in isolating pixels of an image sensor array |
US20080283954A1 (en) * | 2007-05-16 | 2008-11-20 | Dongbu Hitek Co., Ltd. | Image sensor and method for manufacturing the same |
US20090020149A1 (en) * | 2007-07-16 | 2009-01-22 | Woods Lawrence M | Hybrid Multi-Junction Photovoltaic Cells And Associated Methods |
US7608830B1 (en) * | 2005-09-20 | 2009-10-27 | Drs Sensors & Targeting Systems, Inc. | Separate absorption and detection diode for two-color operation |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501065B1 (en) | 1999-12-29 | 2002-12-31 | Intel Corporation | Image sensor using a thin film photodiode above active CMOS circuitry |
US6852566B2 (en) | 2003-03-12 | 2005-02-08 | Taiwan Semiconductor Manufacturing Co., Ltd | Self-aligned rear electrode for diode array element |
US7279729B2 (en) | 2003-05-26 | 2007-10-09 | Stmicroelectronics S.A. | Photodetector array |
KR100872991B1 (en) | 2007-06-25 | 2008-12-08 | 주식회사 동부하이텍 | Image sensor and method for manufacturing the same |
-
2010
- 2010-05-25 DE DE201010029290 patent/DE102010029290B4/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6841411B1 (en) * | 2003-06-30 | 2005-01-11 | Agilent Technologies, Inc. | Method of utilizing a top conductive layer in isolating pixels of an image sensor array |
US7608830B1 (en) * | 2005-09-20 | 2009-10-27 | Drs Sensors & Targeting Systems, Inc. | Separate absorption and detection diode for two-color operation |
US20080283954A1 (en) * | 2007-05-16 | 2008-11-20 | Dongbu Hitek Co., Ltd. | Image sensor and method for manufacturing the same |
US20090020149A1 (en) * | 2007-07-16 | 2009-01-22 | Woods Lawrence M | Hybrid Multi-Junction Photovoltaic Cells And Associated Methods |
Also Published As
Publication number | Publication date |
---|---|
DE102010029290A1 (en) | 2011-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102018122392B4 (en) | SPAD image sensor and manufacturing method | |
DE102008046101B4 (en) | Image sensor and method for its production | |
DE102015105451B4 (en) | Method and apparatus for forming backlit image sensors with embedded color filters | |
DE102018124677A1 (en) | SPAD image sensor and related manufacturing process | |
DE102018130470A1 (en) | PIXEL DEVICE ON STRUCTURE DEEP TRENCH INSULATION (DTI) FOR IMAGE SENSOR | |
DE102016100013A1 (en) | Additional spiked area for back deep trench isolation | |
DE10160501A1 (en) | Solid-state image processing device | |
DE102020100097B4 (en) | IMAGE SENSOR WITH AN OVERLAP OF A TRENCH BACK ISOLATION STRUCTURE WITH A VERTICAL TRANSFERGATE | |
DE102007049400A1 (en) | Image sensor and method of making the same | |
DE102010043822B4 (en) | Photodiode and photodiode array and method for their operation | |
DE102008046036A1 (en) | Image sensor and method for its production | |
DE102008061820A1 (en) | Image sensor and method for its production | |
DE102018108146B4 (en) | IMAGE SENSOR WITH PAD STRUCTURE | |
DE102020124766A1 (en) | EMBEDDED LIGHT SHIELDING STRUCTURE FOR CMOS IMAGE SENSOR | |
DE102020110791A1 (en) | INTEGRATED CIRCUIT STRUCTURE, DEVICE AND METHOD | |
DE102007041190A1 (en) | Image sensor and method for its production | |
DE102018122925A1 (en) | SPAD IMAGE SENSOR AND ASSOCIATED FABRICATING METHOD | |
DE102018106754A1 (en) | IMAGE SENSOR WITH ABSORPTION IMPROVEMENT SEMICONDUCTOR LAYER | |
DE102009043255A1 (en) | Image sensor and method for its production | |
DE102007040870A1 (en) | Image sensor and method for its production | |
DE102008051449A1 (en) | Image sensor and method for its production | |
DE102023103364A1 (en) | ISOLATION STRUCTURE TO INCREASE THE PERFORMANCE OF AN IMAGE SENSOR | |
DE102007041076A1 (en) | Image sensor and method for its production | |
DE102018122505A1 (en) | Rear deep trench isolation (BDTI) structure for image sensor with pinned photodiode | |
DE102010029290B4 (en) | Optical receiver structure and method of making same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R020 | Patent grant now final |
Effective date: 20141114 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |