DE102010011020A1 - Support plate for holding semiconductor wafer for manufacturing e.g. semiconductor component, has circular projection unit arranged at plate such that projection unit lies on edge area of wafer, during holding of wafer - Google Patents

Support plate for holding semiconductor wafer for manufacturing e.g. semiconductor component, has circular projection unit arranged at plate such that projection unit lies on edge area of wafer, during holding of wafer Download PDF

Info

Publication number
DE102010011020A1
DE102010011020A1 DE201010011020 DE102010011020A DE102010011020A1 DE 102010011020 A1 DE102010011020 A1 DE 102010011020A1 DE 201010011020 DE201010011020 DE 201010011020 DE 102010011020 A DE102010011020 A DE 102010011020A DE 102010011020 A1 DE102010011020 A1 DE 102010011020A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
wafer
support plate
carrier plate
projection unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201010011020
Other languages
German (de)
Inventor
Dieter Baur
Ulrich Ender
Klaus Filser
Walther Grommes
Ahmet Karli
Hermann Kinzel
Reinhold Rath
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE201010011020 priority Critical patent/DE102010011020A1/en
Publication of DE102010011020A1 publication Critical patent/DE102010011020A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

The plate (10) has a circular projection unit (11) arranged at the plate such that the projection unit lies on an edge area of a semiconductor wafer, during holding of the semiconductor wafer, where plate is adapted to the size of the semiconductor wafer and designed larger than size of the semiconductor wafer. The projection unit is made of polyimide and exhibits height (He) at a main surface (12) of the support plate, where the height lies in range from 10 micrometer to 100 micrometer and corresponds to topology height at the semiconductor wafer.

Description

Ausführungsbeispiele der Erfindung beziehen sich auf Trägerplatten zur Aufnahme einer Halbleiterscheibe.Embodiments of the invention relate to carrier plates for receiving a semiconductor wafer.

Im zunehmenden Maße werden Halbleiterbauelemente unter Verwendung eines sehr dünnen Halbleitergrundmaterials hergestellt. Solche Halbleiterbauelemente finden Verwendung in Chipkarten, Solarzellen, integrierten Schaltungen und Einzelhalbleiterbauelementen wie z. B. Leistungstransistoren und Dioden.Increasingly, semiconductor devices are manufactured using a very thin semiconductor base material. Such semiconductor devices are used in smart cards, solar cells, integrated circuits and individual semiconductor devices such. B. power transistors and diodes.

Herkömmlicherweise werden dünne Halbleiterscheiben hergestellt, in dem eine konventionelle Halbleiterscheibe, auch Wafer genannt, auf eine Trägerplatte aufgeklebt wird und dann die freie Oberfläche der Halbleiterscheibe mechanisch und/oder chemisch so lange bearbeitet wird, bis die gewünschte Zieldicke eingestellt ist. Zur Verklebung des Wafers mit der Trägerplatte wird beispielsweise eine Klebefolie verwendet, wobei aber vorhandene Topologien auf der zu verklebenden Oberfläche der Halbleiterscheibe nicht ausreichend kompensiert werden können.Conventionally, thin semiconductor wafers are produced in which a conventional semiconductor wafer, also called wafer, is adhered to a carrier plate and then the free surface of the semiconductor wafer is processed mechanically and / or chemically until the desired target thickness is set. For bonding the wafer to the carrier plate, for example, an adhesive film is used, but existing topologies on the surface to be bonded to the semiconductor wafer can not be sufficiently compensated.

Ausführungsformen der Erfindung behandeln im Folgenden Trägerplatten, die Topologien an einer Oberfläche einer Halbleiterscheibe kompensieren können.In the following, embodiments of the invention will deal with carrier plates which can compensate for topologies on a surface of a semiconductor wafer.

Die Erfindung wird charakterisiert durch den unabhängigen Anspruch 1. Weiterbildungen der Erfindung finden sich in den abhängigen Ansprüchen.The invention is characterized by independent claim 1. Further developments of the invention can be found in the dependent claims.

Ausführungsformen der Erfindung beziehen sich im Folgenden auf eine Trägerplatte zur Aufnahme einer Halbleiterscheibe, wobei die Trägerplatte eine umlaufende Erhebung aufweist und wobei die Erhebung derart an der Trägerplatte angeordnet ist, dass sie während der Aufnahme der Halbleiterscheibe auf einem Randbereich der Halbleiterscheibe liegt.Embodiments of the invention relate in the following to a carrier plate for receiving a semiconductor wafer, wherein the carrier plate has a circumferential elevation and wherein the elevation is arranged on the carrier plate such that it lies on an edge region of the semiconductor wafer during the recording of the semiconductor wafer.

Durch die Erhebung werden Topologieunterschiede an der Oberfläche der Halbleiterscheibe kompensiert. Die Erhebung stützt den Trägerwafer auf der Halbleiterscheibe ab. Diese Abstützung erfolgt im Randbereich der Halbleiterscheibe, da in dem Randbereich keine Topologien vorhanden sind. Viele Prozessmaschinen sind nämlich so konzipiert, dass eine Prozessierung der Halbleiterscheibe nicht bis zum Scheibenrand durchgeführt werden darf oder kann.The survey compensates topology differences on the surface of the semiconductor wafer. The survey supports the carrier wafer on the semiconductor wafer. This support takes place in the edge region of the semiconductor wafer, since there are no topologies in the edge region. In fact, many process machines are designed in such a way that processing of the semiconductor wafer can not or should not be carried out right up to the edge of the wafer.

Eine weitere Ausführungsform der Trägerplatte sieht vor, dass die Erhebung eine Höhe HE über eine Hauptoberfläche der Trägerplatte aufweist, wobei die Höhe HE im Bereich von beispielsweise 10 μm bis 100 μm liegt. Diese Höhe HE ist geeignet, die Topologien, die beispielsweise eine ähnliche Höhe aufweisen zu kompensieren.A further embodiment of the carrier plate provides that the elevation has a height H E over a main surface of the carrier plate, wherein the height H E is in the range of for example 10 .mu.m to 100 .mu.m. This height H E is suitable for compensating the topologies, which for example have a similar height.

Vorteilhafterweise entspricht die Höhe HE einer Topologiehöhe HT an der Halbleiterscheibe, weil somit die Topologien mit der Erhebung exakt kompensiert werden können.Advantageously, the height H E corresponds to a topology height H T on the semiconductor wafer, because thus the topologies can be exactly compensated with the elevation.

Eine alternative Ausführungsform ist es, wenn die Höhe HE geringer ist als die maximale Topologiehöhe HT an der Halbleiterscheibe. Dadurch kann zwischen die Trägerplatte und der Halbleiterscheibe noch eine Verbindungsschicht, wie z. B. ein Kleber oder eine Klebefolie, angebracht werden und trotzdem eine exakte Kompensation der Topologien erreicht werden.An alternative embodiment is when the height H E is less than the maximum topology height H T on the wafer. As a result, between the carrier plate and the semiconductor wafer nor a compound layer such. As an adhesive or an adhesive film can be attached and still be achieved an exact compensation of the topologies.

Bei einem Ausführungsbeispiel der Trägerplatte ist die Trägerplatte größer als die Halbleiterscheibe. Dadurch kann die Bruchanfälligkeit der Halbleiterscheibe, z. B. beim Scheibendünnen, wesentlich verringert werden. So übertragen beispielsweise Halbleiterscheiben-Transportsysteme (Wafertransportsysteme) Kräfte auf die Randbereiche der zu transportierenden Körper. Ist die Trägerplatte gleich groß wie die Halbleiterscheibe, so greift ein Greifarm des Transportsystems sowohl die Trägerplatte als auch die Halbleiterscheibe, wodurch sogenannte Pinabdrücke auf der Halbleiterscheibe entstehen. Insbesondere bei Dünnungsprozessen der Halbleiterscheibe können die Pinabdrücke zu punktuellen zusätzlichen Dünnstellen in der Halbleiterscheibe führen. Dadurch erhöht sich die Bruchanfälligkeit der Halbleiterscheibe. Ist die Trägerplatte aber größer als die Halbleiterscheibe, kann der Greifarm des Wafertransportsystems nur die Trägerplatte greifen. Es entstehen keine Pinabdrücke an der Halbleiterscheibe und somit auch keine zusätzlichen Risikostellen hinsichtlich der Bruchanfälligkeit von der Halbleiterscheibe. Dieser Vorteil gilt insbesondere dann, wenn die Größe der Trägerplatte derart an die Größe der aufzunehmenden Halbleiterscheibe angepasst ist, dass die Trägerplatte über die Ränder der Halbleiterscheibe lateral hinausragt.In one embodiment of the carrier plate, the carrier plate is larger than the semiconductor wafer. As a result, the susceptibility to breakage of the semiconductor wafer, z. B. when disc thin, be substantially reduced. For example, semiconductor wafer transport systems (wafer transport systems) transfer forces to the edge regions of the bodies to be transported. If the carrier plate is the same size as the semiconductor wafer, then a gripping arm of the transport system grips both the carrier plate and the semiconductor wafer, whereby so-called pinprints are formed on the semiconductor wafer. In particular, during thinning processes of the semiconductor wafer, the pinprints can lead to punctual additional thin spots in the semiconductor wafer. This increases the susceptibility to breakage of the semiconductor wafer. However, if the carrier plate is larger than the semiconductor wafer, the gripping arm of the wafer transport system can only grip the carrier plate. There are no pinprints on the semiconductor wafer and thus no additional risk points with regard to the susceptibility to breakage of the semiconductor wafer. This advantage applies in particular if the size of the carrier plate is adapted to the size of the semiconductor wafer to be received such that the carrier plate projects laterally beyond the edges of the semiconductor wafer.

Bei einer Ausführungsform der Trägerplatte ist die Erhebung an der Trägerplatte angebracht. Dies erlaubt die separate Herstellung der Erhebung. Insbesondere können die Erhebung und die Trägerplatte aus unterschiedlichem Material bestehen. Beispielsweise besteht die Erhebung aus Polyimid.In one embodiment of the carrier plate, the elevation is attached to the carrier plate. This allows the separate production of the survey. In particular, the survey and the support plate may be made of different materials. For example, the survey consists of polyimide.

Eine andere Ausführungsform der Trägerplatte ist es, wenn die Erhebung und die Trägerplatte aus einem Stück sind.Another embodiment of the carrier plate is when the elevation and the carrier plate are in one piece.

Kurze Beschreibung der Figuren Brief description of the figures

1 zeigt in einer schematischen Querschnittsansicht eine Trägerplatte mit Erhebung. 1 shows in a schematic cross-sectional view of a support plate with elevation.

2 zeigt in einer schematischen Querschnittsansicht eine Trägerplatte mit Erhebung. 2 shows in a schematic cross-sectional view of a support plate with elevation.

3 zeigt in einer schematischen Draufsicht eine Trägerplatte mit Erhebung. 3 shows a schematic plan view of a support plate with survey.

4 zeigt in einer schematischen Querschnittsansicht eine Halbleiterscheibe auf einer Trägerplatte. 4 shows in a schematic cross-sectional view of a semiconductor wafer on a support plate.

5 zeigt in einer schematischen Querschnittsansicht einen Randbereich einer Halbleiterscheibe auf einer Trägerplatte. 5 shows in a schematic cross-sectional view of an edge region of a semiconductor wafer on a support plate.

Detaillierte BeschreibungDetailed description

Ausführungsbeispiele der Erfindung werden nachfolgend, Bezug nehmend auf die beiliegenden Figuren, näher erläutert. Die Erfindung ist jedoch nicht auf die konkret beschriebenen Ausführungsformen beschränkt, sondern kann in geeigneter Weise modifiziert und abgewandelt werden. Es liegt im Rahmen der Erfindung, einzelne Merkmale und Merkmalskombinationen einer Ausführungsform mit Merkmalen und Merkmalskombinationen einer anderen Ausführungsform geeignet zu kombinieren, um zu weiteren erfindungsgemäßen Ausführungsformen zu gelangen.Embodiments of the invention will be explained in more detail below, reference being made to the accompanying figures. However, the invention is not limited to the specific embodiments described, but may be modified and modified as appropriate. It is within the scope of the invention to suitably combine individual features and feature combinations of one embodiment with features and feature combinations of another embodiment in order to arrive at further embodiments according to the invention.

Bevor im Folgenden die Ausführungsbeispiele der vorliegenden Erfindung anhand der Figuren näher erläutert werden, wird darauf hingewiesen, dass gleiche Elemente in den Figuren mit den gleichen oder ähnlichen Bezugszeichen versehen sind und dass eine wiederholte Beschreibung dieser Elemente weggelassen wird. Ferner sind die Figuren nicht notwendiger Weise maßstabsgerecht, der Schwerpunkt liegt vielmehr auf der Erläuterung des Grundprinzips.Before the embodiments of the present invention are explained in more detail below with reference to the figures, it is pointed out that the same elements in the figures are given the same or similar reference numerals and that a repeated description of these elements is omitted. Furthermore, the figures are not necessarily to scale, the focus is rather on the explanation of the basic principle.

In 1 ist in schematischer Weise der Querschnitt einer Trägerplatte 10 gezeigt. Die Trägerplatte 10 weist an der Hauptoberfläche 12 am lateralen Rand der Trägerplatte 10 eine umlaufende Erhebung 11 auf. Die Trägerplatte 10 ist zur Aufnahme einer Halbleiterscheibe geeignet, wobei die Erhebung 11 derart an der Trägerplatte 10 angeordnet ist, dass sie während der Aufnahme der Halbleiterscheibe auf einem lateralen Randbereich der Halbleiterscheibe liegt. Die Erhebung 11 weist eine Höhe HE über die Hauptoberfläche 12 der Trägerplatte 10 auf, wobei die Höhe HE im Bereich von beispielsweise 10 μm bis 100 μm liegt. Durch die Erhebung 11 können Topologien an der Oberfläche der Halbleiterscheibe kompensiert werden.In 1 is a schematic view of the cross section of a carrier plate 10 shown. The carrier plate 10 points to the main surface 12 at the lateral edge of the carrier plate 10 an encircling survey 11 on. The carrier plate 10 is suitable for receiving a semiconductor wafer, wherein the survey 11 such on the support plate 10 is arranged so that it lies on a lateral edge region of the semiconductor wafer during the recording of the semiconductor wafer. The assessment 11 has a height H E across the main surface 12 the carrier plate 10 on, wherein the height H E is in the range of for example 10 .mu.m to 100 .mu.m. By the survey 11 Topologies on the surface of the semiconductor wafer can be compensated.

In 2 ist in einer schematischen Weise der Querschnitt einer weiteren Ausführungsform der Trägerplatte 10 gezeigt. Die Erhebung 11 ist bei dieser Ausführungsform allerdings nicht am lateralen Rand der Trägerplatte 10 angeordnet sondern liegt davon beabstandet auf der Hauptoberfläche 12. Da die Erhebung 11 derart an der Trägerplatte 10 angeordnet ist, dass sie während der Aufnahme der Halbleiterscheibe auf einem Randbereich der Halbleiterscheibe liegt, folgt daraus, dass die Trägerplatte größer als die Halbleiterscheibe ist. Der lateral über die Ränder der Halbleiterscheibe hinausragende Randbereich der Trägerplatte 10 kann somit als Klemmbereich eines Greifers von einem Transportsystem genutzt werden, ohne dass der Greifer mit der Halbleiterscheibe in Berührung kommt.In 2 is a schematic view of the cross section of another embodiment of the carrier plate 10 shown. The assessment 11 However, in this embodiment, not at the lateral edge of the carrier plate 10 but is spaced therefrom on the main surface 12 , Because the survey 11 such on the support plate 10 is arranged so that it lies on an edge region of the semiconductor wafer during the recording of the semiconductor wafer, it follows that the carrier plate is larger than the semiconductor wafer. The laterally beyond the edges of the semiconductor wafer protruding edge region of the carrier plate 10 can thus be used as a clamping area of a gripper of a transport system, without the gripper comes into contact with the semiconductor wafer.

Für alle Ausführungsformen der Trägerplatte 10 gilt, dass die Erhebung 11 entweder separat an die Trägerplatte 10 angebracht wird oder die Erhebung 11 und die Trägerplatte 10 aus einem Stück hergestellt wird. Im Falle der separaten Anbringung der Erhebung 11 an die Trägerplatte 10 kann die Erhebung 11 aus einem zur Trägerplatte 10 unterschiedlichem Material, wie z. B. aus Polyimid hergestellt werden.For all embodiments of the carrier plate 10 that holds the survey 11 either separately to the carrier plate 10 is attached or the survey 11 and the carrier plate 10 made in one piece. In case of separate attachment of the survey 11 to the carrier plate 10 can the survey 11 from one to the support plate 10 different material, such. B. made of polyimide.

Bei der Herstellung der Trägerplatte 10 und der Erhebung 11 aus einem Stück erfolgt die Herstellung der Erhebung 11 z. B. durch Ausschleifen der Trägerplatte, so dass z. B. eine 10 μm bis 100 μm hohe Erhebung über der Hauptoberfläche 12 der Trägerplatte 10 stehen bleibt.In the production of the carrier plate 10 and the survey 11 one piece is used to produce the survey 11 z. B. by grinding the carrier plate, so that z. B. a 10 microns to 100 microns high elevation over the main surface 12 the carrier plate 10 stop.

3 zeigt in der Draufsicht eine Ausführungsform für eine runde Trägerplatte 10 mit umlaufender Erhebung 11, wobei die Erhebung 11 gemäß der Ausführung zu 2 vom lateralen Rand der Trägerplatte 10 beabstandet ist. Es sind aber auch andere Geometrien der Trägerplatte wie z. B. quadratische oder vieleckige Ausführungsformen vorstellbar. 3 shows in plan view an embodiment for a round carrier plate 10 with circumferential survey 11 , where the survey 11 according to the execution too 2 from the lateral edge of the carrier plate 10 is spaced. But there are other geometries of the support plate such. B. conceivable square or polygonal embodiments.

In 4 ist eine Trägerplatte 10 mit einer daran angebrachten Halbleiterscheibe 20 in schematischer Querschnittsansicht dargestellt. In diesem Fall entspricht die Trägerplatte 10 der Ausführungsform von 2, wobei also die Erhebung 11 vom lateralen Rand der Trägerplatte 10 beabstandet ist. Die Halbleiterscheibe 20 liegt mit ihren Randbereichen 20a auf der Erhebung 11 auf. Topologien 21 an der Oberfläche der Halbleiterscheibe 20 können in der dadurch entstehenden Lücke zwischen Trägerplatte 10 und Halbleiterscheibe 20 aufgenommen werden. Die Halbleiterscheibe 20 liegt somit über die gesamte Fläche planar über der Trägerplatte 10. Das erreicht man insbesondere, wenn die Höhe HE der Erhebung 11 der Topologiehöhe HT an der Halbleiterscheibe 20 entspricht.In 4 is a carrier plate 10 with a semiconductor wafer attached thereto 20 shown in a schematic cross-sectional view. In this case, the carrier plate corresponds 10 the embodiment of 2 , in which case the survey 11 from the lateral edge of the carrier plate 10 is spaced. The semiconductor wafer 20 lies with its edge areas 20a on the survey 11 on. topologies 21 on the surface of the semiconductor wafer 20 can in the resulting gap between support plate 10 and semiconductor wafer 20 be recorded. The semiconductor wafer 20 is thus over the entire surface planar over the support plate 10 , This is achieved in particular when the height H E of the survey 11 the topology height H T on the semiconductor wafer 20 equivalent.

In 5 ist ein Ausführungsbeispiel einer Trägerplatte 10 mit einer daran angebrachten Halbleiterscheibe 20 gezeigt, bei dem die Höhe HT der Topologien 21 an der Oberfläche der Halbleiterscheibe 20 höher ist als die Höhe HE der Erhebung 11 an der Trägerplatte 10. Zur Befestigung der Halbleiterscheibe 20 an der Trägerplatte 10 wird hierbei eine Klebefolie 30 verwendet, wobei sich die Topologien 21 in die Klebefolie eindrücken und somit die Höhenunterschiede zwischen HT und HE ausgleichen. Die Klebefolie 30 kann dabei auch aus mehreren Einzelschichten mit unterschiedlichen Materialeigenschaften zusammengesetzt sein.In 5 is an embodiment of a carrier plate 10 with a semiconductor wafer attached thereto 20 shown where the height H T of the topologies 21 on the surface of the semiconductor wafer 20 is higher than the height H E of the survey 11 on the carrier plate 10 , For fastening the semiconductor wafer 20 on the carrier plate 10 this is an adhesive film 30 used, with the topologies 21 Press in the adhesive film and thus compensate for the height differences between H T and H E. The adhesive film 30 can also be composed of several individual layers with different material properties.

Claims (10)

Trägerplatte zur Aufnahme einer Halbleiterscheibe, wobei die Trägerplatte (10) eine umlaufende Erhebung (11) aufweist und wobei die Erhebung (11) derart an der Trägerplatte (10) angeordnet ist, dass sie während der Aufnahme der Halbleiterscheibe (20) auf einem Randbereich (20a) der Halbleiterscheibe (20) liegt.Support plate for receiving a semiconductor wafer, wherein the support plate ( 10 ) an encircling survey ( 11 ) and whereby the survey ( 11 ) on the carrier plate ( 10 ) is arranged during the recording of the semiconductor wafer ( 20 ) on a border area ( 20a ) of the semiconductor wafer ( 20 ) lies. Trägerplatte nach Anspruch 1, bei der die Erhebung (11) eine Höhe HE über eine Hauptoberfläche (12) der Trägerplatte (10) aufweist, wobei die Höhe HE im Bereich von 10 μm bis 100 μm liegt.A support plate according to claim 1, wherein the elevation ( 11 ) a height H E over a main surface ( 12 ) of the carrier plate ( 10 ), wherein the height H E is in the range of 10 .mu.m to 100 .mu.m. Trägerplatte nach Anspruch 2, bei der die Höhe HE einer Topologiehöhe HT an der Halbleiterscheibe (20) entspricht.Support plate according to claim 2, wherein the height H E of a topology height H T on the semiconductor wafer ( 20 ) corresponds. Trägerplatte nach Anspruch 2, bei der die Höhe HE geringer als die maximale Topologiehöhe HT an der Halbleiterscheibe (20) ist.A support plate according to claim 2, wherein the height H E is less than the maximum topology height H T on the semiconductor wafer ( 20 ). Trägerplatte nach einem der vorhergehenden Ansprüche, bei der die Trägerplatte (10) größer ist als die Halbleiterscheibe (20).Support plate according to one of the preceding claims, wherein the support plate ( 10 ) is larger than the semiconductor wafer ( 20 ). Trägerplatte nach Anspruch 5, bei der die Größe der Trägerplatte (10) derart an die Größe der aufzunehmenden Halbleiterscheibe (20) angepasst ist, dass die Trägerplatte (10) über die Ränder der Halbleiterscheibe (20) lateral hinausragt.A support plate according to claim 5, wherein the size of the support plate ( 10 ) to the size of the semiconductor wafer ( 20 ) is adapted, that the carrier plate ( 10 ) over the edges of the semiconductor wafer ( 20 ) protrudes laterally. Trägerplatte nach einem der vorhergehenden Ansprüche, bei der die Erhebung (11) an der Trägerplatte (10) angebracht ist.Supporting plate according to one of the preceding claims, in which the elevation ( 11 ) on the carrier plate ( 10 ) is attached. Trägerplatte nach Anspruch 7, bei der die Trägerplatte (10) und die Erhebung (11) aus unterschiedlichem Material besteht.A support plate according to claim 7, wherein the support plate ( 10 ) and the survey ( 11 ) consists of different material. Trägerplatte nach Anspruch 8, bei der die Erhebung (11) aus Polyimid besteht.A support plate according to claim 8, wherein the elevation ( 11 ) consists of polyimide. Trägerplatte nach einem der vorhergehenden Ansprüche, bei der die Erhebung (11) und die Trägerplatte (10) aus einem Stück ist.Supporting plate according to one of the preceding claims, in which the elevation ( 11 ) and the carrier plate ( 10 ) is one piece.
DE201010011020 2010-03-11 2010-03-11 Support plate for holding semiconductor wafer for manufacturing e.g. semiconductor component, has circular projection unit arranged at plate such that projection unit lies on edge area of wafer, during holding of wafer Withdrawn DE102010011020A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE201010011020 DE102010011020A1 (en) 2010-03-11 2010-03-11 Support plate for holding semiconductor wafer for manufacturing e.g. semiconductor component, has circular projection unit arranged at plate such that projection unit lies on edge area of wafer, during holding of wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201010011020 DE102010011020A1 (en) 2010-03-11 2010-03-11 Support plate for holding semiconductor wafer for manufacturing e.g. semiconductor component, has circular projection unit arranged at plate such that projection unit lies on edge area of wafer, during holding of wafer

Publications (1)

Publication Number Publication Date
DE102010011020A1 true DE102010011020A1 (en) 2011-09-15

Family

ID=44507833

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201010011020 Withdrawn DE102010011020A1 (en) 2010-03-11 2010-03-11 Support plate for holding semiconductor wafer for manufacturing e.g. semiconductor component, has circular projection unit arranged at plate such that projection unit lies on edge area of wafer, during holding of wafer

Country Status (1)

Country Link
DE (1) DE102010011020A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016050230A1 (en) * 2014-09-29 2016-04-07 Forschungszentrum Jülich GmbH Device for controlled heat transfer to and from a component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5401692A (en) * 1993-06-15 1995-03-28 Texas Instruments Incorporated Method for minimizing particle generation on a wafer surface during high pressure oxidation of silicon
US5560780A (en) * 1993-04-22 1996-10-01 Applied Materials, Inc. Protective coating for dielectric material on wafer support used in integrated circuit processing apparatus and method of forming same
US7037758B2 (en) * 2002-08-22 2006-05-02 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board and electronic apparatus
DE102006032488A1 (en) * 2006-07-13 2008-01-17 Infineon Technologies Ag Apparatus and method for processing wafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5560780A (en) * 1993-04-22 1996-10-01 Applied Materials, Inc. Protective coating for dielectric material on wafer support used in integrated circuit processing apparatus and method of forming same
US5401692A (en) * 1993-06-15 1995-03-28 Texas Instruments Incorporated Method for minimizing particle generation on a wafer surface during high pressure oxidation of silicon
US7037758B2 (en) * 2002-08-22 2006-05-02 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board and electronic apparatus
DE102006032488A1 (en) * 2006-07-13 2008-01-17 Infineon Technologies Ag Apparatus and method for processing wafers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016050230A1 (en) * 2014-09-29 2016-04-07 Forschungszentrum Jülich GmbH Device for controlled heat transfer to and from a component
US10247493B2 (en) 2014-09-29 2019-04-02 Forschungszentrum Juelich Gmbh Device for controlled heat transfer to and from a component

Similar Documents

Publication Publication Date Title
DE102006042026B4 (en) Device for holding a substrate and method for treating a substrate
DE69817118T2 (en) Single crystalline silicon wafer with increased mechanical strength
DE102011084525B4 (en) Method for producing a semiconductor device
DE102015002542A1 (en) Wafer dividing method
DE102015107698A1 (en) BOND-CHUCK, METHOD OF BONDING AND TOOL WITH BOND-CHUCK
DE102015100863B4 (en) Method of handling a product substrate and a bonded substrate system
DE102016224033B4 (en) Processing method for a wafer
DE102016112389A1 (en) Method of use in manufacturing a semiconductor device die
DE102015204698A1 (en) Method for dividing a wafer
DE102013208835A1 (en) Adhesive tape fixing method
DE102020200724A1 (en) Carrier plate removal process
DE102005039479B3 (en) Semiconductor device with thinned semiconductor chip and method for producing the thinned semiconductor device
DE102014019362B4 (en) SEMI-CONDUCTOR PROCESSING SHIP DESIGN WITH PRESSURE SENSOR
DE102012104977A1 (en) Method and device for mounting semiconductor chips
DE102017100053A1 (en) Frame assembly after film expansion
DE102010011020A1 (en) Support plate for holding semiconductor wafer for manufacturing e.g. semiconductor component, has circular projection unit arranged at plate such that projection unit lies on edge area of wafer, during holding of wafer
DE102018215397B4 (en) METHOD OF MAKING A STACKED WAFER CONSTRUCTION
DE102015113421B4 (en) Method for producing semiconductor chips
DE102014219908B4 (en) Manufacturing process for a photomask
DE102006012755B4 (en) Process for the production of semiconductor devices
DE102014227005B4 (en) Process for dividing a wafer into chips
EP3234992A1 (en) Method and apparatus for removal of a microchip from a wafer and application of the microchip to a substrate
EP1304726B1 (en) Device and method for receiving and for processing a thin wafer
WO2018138162A1 (en) Method for selecting semiconductor chips
DE102018214068B4 (en) wafer container

Legal Events

Date Code Title Description
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee