DE102009019645B4

DE102009019645B4 - System mit Signalversatzschätzung

Info

Publication number: DE102009019645B4
Application number: DE102009019645.5A
Authority: DE
Inventors: Simon Hainz; Christof Bodner; Dirk Hammerschmidt; Mario Motz; Tobias Werth
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-05-02
Filing date: 2009-04-30
Publication date: 2016-09-15
Anticipated expiration: 2029-05-01
Also published as: DE102009019645A1

Abstract

System, das folgende Merkmale aufweist: eine erste Schaltung (156), die dahin gehend konfiguriert ist, ein erstes analoges Signal (AS3, 202, 232) in ein erstes digitales Signal (DS1, 212, 234) umzuwandeln; eine zweite Schaltung (166), die dahin gehend konfiguriert ist, einen oberhalb eines festgelegten Wertes liegenden Flächenbereich (214, 236) des ersten digitalen Signals (DS1, 212, 234) und einen unterhalb des festgelegten Wertes liegenden Flächenbereich (216, 238) des ersten digitalen Signals (DS1, 212, 234) zu bestimmen, um ein zweites digitales Signal (DS2) bereitzustellen, das einen Versatz des ersten analogen Signals (AS3, 202, 232) angibt; eine dritte Schaltung (162), die dahin gehend konfiguriert ist, das zweite digitale Signal (DS2) umzuwandeln, um ein zweites analoges Signal (AS2) bereitzustellen; eine vierte Schaltung (150), die dahin gehend konfiguriert ist, das zweite analoge Signal (AS2) von einem analogen Eingangssignal (AS1) zu subtrahieren, um das erste analoge Signal (AS3, 202, 232) bereitzustellen; und eine fünfte Schaltung (154), die dahin gehend konfiguriert ist, das erste analoge Signal (AS3, 202, 232) zu empfangen und ein binäres Ausgangssignal, das einen vordefinierten Arbeitszyklus aufweist, bereitzustellen.

Description

Die vorliegende nicht-provisorische Patentanmeldung nimmt die Priorität der provisorischen US-Anmeldung 61/049,781, die am 2. Mai 2008 eingereicht wurde, den Titel „OFFSET FINE REGULATION BY DIGITAL INTEGRATION” trägt und durch Bezugnahme hierin aufgenommen ist, in Anspruch.
Ein Sensortyp umfasst einen Inkrementalgeschwindigkeitssensor zum Messen der Geschwindigkeit eines Zielrades oder eines anderen geeigneten Objekts. Das Ausgangssignal von einem Inkrementalgeschwindigkeitssensor, beispielsweise einem magnetischen Inkrementalgeschwindigkeitssensor, ist üblicherweise sinusartig und umfasst einen Versatzwert. Ein Schalter oder Komparator wird üblicherweise dazu verwendet, das sinusartige Signal in ein binäres oder digitales Signal, das die Geschwindigkeit angibt, umzuwandeln. Die Genauigkeit des durch den Schalter oder Komparator ausgegebenen binären Signals ist üblicherweise auf Grund des Versatzwertes des sinusartigen Signals beschränkt. Üblicherweise sollte das durch den Schalter oder Komparator ausgegebene binäre Signal einen Arbeitszyklus von 50% aufweisen. Falls das Eingangssignal in den Schalter nicht versatzfrei ist, wird üblicherweise ein binäres Ausgangssignal, das einen Arbeitszyklus von 50% aufweist, nicht erzielt.
Aus diesen und anderen Gründen besteht ein Bedarf an der vorliegenden Erfindung.
Die DE 198 44 663 A1 offenbart eine Schaltungsanordnung zum Einstellen von Schaltpunkten eines Entscheiders. Ein A/D-Wandler ist vorgesehen, dessen Ausgangssignal zwei Spitzenwertdetektoren zugeführt wird. Die durch die Spitzenwertdetektoren erfassten Minima und Maxima werden verwendet, um einen Mittenwert zu berechnen, um beispielsweise durch Mittelwertbildung die Nulllage eines Eingangssignals zu bestimmen.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein System, einen Geschwindigkeitssensor sowie Verfahren mit verbesserten Charakteristika zu liefern.
Die Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weiterbildungen finden sich in den abhängigen Ansprüchen.
Die beiliegenden Zeichnungen sind enthalten, um ein besseres Verständnis von Ausführungsbeispielen zu vermitteln, und sind in die vorliegende Spezifikation integriert und stellen einen Bestandteil derselben dar. Die Zeichnungen veranschaulichen Ausführungsbeispiele und dienen zusammen mit der Beschreibung dazu, Prinzipien von Ausführungsbeispielen zu erläutern. Andere Ausführungsbeispiele und viele der beabsichtigten Vorteile von Ausführungsbeispielen werden ohne weiteres einleuchten, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht unbedingt maßstabsgetreu. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile. Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 ein Blockdiagramm, das ein Ausführungsbeispiel eines Sensorsystems veranschaulicht;
2 ein Signaldiagramm, das ein Ausführungsbeispiel von Signalen eines Sensorsystems veranschaulicht;
3 ein schematisches Diagramm, das ein Ausführungsbeispiel einer Signalverarbeitungsschaltung veranschaulicht;
4 ein Signaldiagramm, das ein Ausführungsbeispiel von Signalen der Signalverarbeitungsschaltung veranschaulicht;
5 ein Signaldiagramm, das ein weiteres Ausführungsbeispiel von Signalen der Signalverarbeitungsschaltung veranschaulicht;
6 ein Signaldiagramm, das ein weiteres Ausführungsbeispiel von Signalen der Signalverarbeitungsschaltung veranschaulicht;
7 ein schematisches Diagramm, das ein weiteres Ausführungsbeispiel einer Signalverarbeitungsschaltung veranschaulicht; und
8 ein schematisches Diagramm, das ein weiteres Ausführungsbeispiel einer Signalverarbeitungsschaltung veranschaulicht.
In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Bestandteil des vorliegenden Dokuments bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind, bei denen die Erfindung praktiziert werden kann. Es versteht sich, dass andere Ausführungsbeispiele verwendet werden können und dass strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Deshalb ist die folgende ausführliche Beschreibung nicht in einem einschränkenden Sinn zu verstehen, und der Schutzumfang der Erfindung wird durch die angehängten Patentansprüche definiert.
Es versteht sich, dass die Merkmale der verschiedenen exemplarischen Ausführungsbeispiele, die hierin beschrieben werden, miteinander kombiniert werden können, es sei denn, es ist spezifisch etwas anderes angegeben.
1 ist ein Blockdiagramm, das ein Ausführungsbeispiel eines Sensorsystems 100 veranschaulicht. Das Sensorsystem 100 umfasst einen Sensor 102 und eine Signalverarbeitungsschaltung 106. Das Sensorsystem 100 ist durch einen Analogsignalweg (AS1) 104 elektrisch mit der Signalverarbeitungsschaltung 106 gekoppelt. Der Ausgang der Signalverarbeitungsschaltung 106 liefert ein Ausgangssignal (OUTPUT-Signal) auf dem OUTPUT-Signalweg 108.
Bei einem Ausführungsbeispiel ist der Sensor 102 ein Inkrementalgeschwindigkeitssensor oder ein anderer geeigneter Sensor. Bei einem Ausführungsbeispiel umfasst der Sensor 102 einen Hall-Effekt-Sensor, einen Giant-magnetoresistiven (GMR – giant magnetoresistive) Sensor, einen anisotropen magnetoresistiven (AMR – anisotropic magnetoresistive) Sensor, einen Tunnel-magnetoresistiven (TMR – tunnel magnetoresistive) Sensor oder einen anderen geeigneten Magnetfeldsensor zum Erfassen der Geschwindigkeit eines Zielrades oder eines anderen geeigneten Objekts. Bei einem anderen Ausführungsbeispiel umfasst der Sensor 102 einen kapazitiven Sensor, einen induktiven Sensor, einen optischen Sensor, einen resistiven Sensor oder einen anderen geeigneten Sensor.
Der Sensor 102 gibt auf dem AS1-Signalweg 104 ein analoges Signal AS1 aus, das die Geschwindigkeit angibt. Bei einem Ausführungsbeispiel gibt der Sensor 102 auf dem AS1-Signalweg 104 ein sinusförmiges Signal aus. Bei anderen Ausführungsbeispielen gibt der Sensor 102 ein sinusartiges Signal aus, das durch ein sich drehendes Polrad oder Zahnrad mit Sperrspannungsmagnet erzeugt wird. Bei anderen Ausführungsbeispielen gibt der Sensor 102 ein sägezahnförmiges Signal, ein dreieckiges Signal, ein rechteckiges Signal oder ein anderes analoges Signal einer geeigneten Form aus. Die Form des analogen Signals kann über die Zeit hinweg konstant sein oder variieren. Dies bedeutet, dass zumindest entweder die Form, Amplitude und/oder Frequenz des analogen Signals ebenfalls über die Zeit hinweg konstant sein oder variieren kann. Bei einem Ausführungsbeispiel umfasst das durch den Sensor 102 ausgegebene analoge Signal einen Versatzwert. Der Versatzwert kann über die Zeit hinweg konstant sein (d. h. ein DC-Versatz, DC = direct current, Gleichstrom) oder variieren (d. h. ein AC-Versatz, AC = alternating current, Wechselstrom).
Die Signalverarbeitungsschaltung 106 empfängt das analoge Signal auf dem AS1-Signalweg 104, um auf dem OUTPUT-Signalweg 108 ein binäres oder digitales Ausgangssignal zu liefern, das die durch den Sensor 102 erfasste Geschwindigkeit angibt. Bei einem Ausführungsbeispiel schätzt die Signalverarbeitungsschaltung 106 den Versatzwert des AS1-Signals, indem sie Amplitudeninformationen des AS1-Signals mit Zeitinformationen kombiniert und indem sie Digitalsignalverarbeitungs- und Analognachverfolgungstechniken verwendet. Die Signalverarbeitungsschaltung 106 umfasst eine Digitalversatzschätzungsschaltung, die den Versatzwert des analogen Signals schätzt. Der geschätzte Versatzwert wird anschließend dazu verwendet, den Versatz von dem analogen Signal zu beseitigen, um ein versatzfreies analoges Signal zu liefern. Die Signalverarbeitungsschaltung 106 wandelt das versatzfreie analoge Signal in ein binäres oder digitales Signal um, um das OUTPUT-Signal auf dem OUTPUT-Signalweg 108 bereitzustellen. Bei einem Ausführungsbeispiel wird ein Schalterkomparator dazu verwendet, das versatzfreie analoge Signal in ein binäres Signal umzuwandeln, um das OUTPUT-Signal zu liefern.
2 ist ein Signaldiagramm 120, das ein Ausführungsbeispiel von Signalen eines Sensorssystems veranschaulicht, wie beispielsweise des unter Bezugnahme auf 1 zuvor beschriebene und veranschaulichte Sensorsystem 100. Bei einem Ausführungsbeispiel gibt der Sensor 102 ein sinusförmiges Erfassungssignal, wie es bei 122 angegeben ist, auf dem AS1-Signalweg 104 aus. Falls das Erfassungssignal 122 einen Versatz umfasst, wie bei 132 angegeben ist, und falls der Versatz durch die Signalverarbeitungsschaltung 106 nicht beseitigt wird, dann wird bei 134 der Komparator-Schaltpegel angegeben, der ein OUTPUT-Signal auf dem OUTPUT-Signalweg 108 bereitstellen würde, wie durch das Signal 126 angegeben ist. Auf Grund des Versatzes des Erfassungssignals 122 weist das Signal 126 eine hohe Signalzeit auf, wie sie bei 128 angegeben ist, und eine Signalperiode, wie sie bei 130 angegeben ist, auf. Deshalb ist der Arbeitszyklus des Signals 126 die hohe Signalzeit geteilt durch die Signalperiode, was nicht 50% beträgt. Ohne einen Arbeitszyklus von 50% ist die Genauigkeit der Signalverarbeitungsschaltung 106 und des Erfassungssystems 100 begrenzt.
Falls jedoch der Versatz des Erfassungssignals 122 durch die Signalverarbeitungsschaltung 106 beseitigt wird, wird der Komparator-Schaltpegel bei 136 angegeben, was ein OUTPUT-Signal auf dem OUTPUT-Signalweg 108 liefert, wie durch das Signal 124 angegeben ist. Auf Grund der Beseitigung des Versatzes weist das Signal 124 einen Arbeitszyklus von im Wesentlichen 50% auf. Deshalb ist die Genauigkeit der Signalverarbeitungsschaltung 106 und des Erfassungssystems 100 verbessert.
3 ist ein schematisches Diagramm, das ein Ausführungsbeispiel einer Signalverarbeitungsschaltung 106a veranschaulicht. Bei einem Ausführungsbeispiel liefert die Signalverarbeitungsschaltung 106a die Signalverarbeitungsschaltung 106, die zuvor unter Bezugnahme auf 1 beschrieben und veranschaulicht wurde. Die Signalverarbeitungsschaltung 106a umfasst einen Analogsubtrahierer 150, einen Komparator 154, einen Analog/Digital-Wandler (ADC – analog to digital converter) 156, einen Digital/Analog-Wandler (DAC – digital to analog converter) 162 sowie eine Digitalversatzschätzungsschaltung 166. Der positive Eingang des Analogsubtrahierers 150 empfängt das AS1-Signal auf dem AS1-Signalweg 104. Der Ausgang des Analogsubtrahierers 150 ist durch den Analogsignal(AS3)-Signalweg 152 mit dem Eingang des Komparators 154 und dem Eingang des ADC 156 elektrisch gekoppelt. Der Ausgang des Komparators 154 liefert das OUTPUT-Signal auf dem OUTPUT-Signalweg 108. Der Ausgang des ADC 156 ist durch einen Digitalsignal(DS1)-Weg 158 mit dem Eingang der Digitalversatzschätzungsschaltung 166 elektrisch gekoppelt. Der Ausgang der Digitalversatzschätzungsschaltung 166 ist durch einen Digitalsignal(DS2)-Weg 164 mit dem Eingang des DAC 162 elektrisch gekoppelt. Der Ausgang des DAC 162 ist durch einen Analogsignal(AS2)-Signalweg 160 mit dem negativen Eingang des Analogsubtrahierers 150 elektrisch gekoppelt.
Der Analogsubtrahierer 150 empfängt das AS1-Signal auf dem AS1-Signalweg 104 und das AS2-Signal auf dem AS2-Signalweg 160, um das AS3-Signal auf dem AS3-Signalweg 152 bereitzustellen. Der Analogsubtrahierer 150 subtrahiert das analoge AS2-Signal von dem analogen AS1-Signal, um das analoge AS3-Signal zu liefern. Der ADC 156 empfängt das AS3-Signal auf dem AS3-Signalweg 152, um das DS1-Signal auf dem DS1 Signalweg 158 bereitzustellen. Der ADC 156 wandelt das analoge AS3-Signal in das digitale DS1-Signal um. Bei einem Ausführungsbeispiel überschreitet die Amplitude des AS3-Signals die Bandbreite des ADC 156, so dass der ADC 156 an den oberen Abschnitten, den unteren Abschnitten oder sowohl den oberen als auch den unteren Abschnitten des AS3-Signals gesättigt wird. Dadurch, dass man ermöglicht, dass der ADC 156 gesättigt wird, kann die Verwendung eines komplexeren ADC, der eine höhere Bitbreite aufweist, die zur Vermeidung von Sättigung in der Lage ist, vermieden werden.
Die Digitalversatzschätzungsschaltung 166 empfängt das DS1-Signal auf dem DS1-Signalweg 158, um das DS2-Signal auf dem DS2-Signalweg 164 bereitzustellen. Die Digitalversatzschätzungsschaltung 166 umfasst einen Mikroprozessor, eine Mikrosteuerung oder eine andere geeignete logische Schaltungsanordnung. Die Digitalversatzschätzungsschaltung 166 schätzt den Versatz des DS1-Signals, das als das DS2-Signal bereitgestellt wird. Bei einem Ausführungsbeispiel schätzt die Digitalversatzschätzungsschaltung 166 den Versatz, indem sie den Bereich des DS1-Signals, der oberhalb von null liegt, mit dem Bereich des DS1-Signals, der unterhalb von null liegt, vergleicht. Bei einem anderen Ausführungsbeispiel schätzt die Digitalversatzschätzungsschaltung 166 den Versatz, indem sie den Bereich des DS1-Signals, der oberhalb eines nicht null betragenden Wertes liegt, mit dem Bereich des DS1-Signals, der unterhalb des Wertes liegt, vergleicht.
Falls der Bereich des DS1-Signals, der oberhalb von null liegt, größer ist als der Bereich des DS1-Signals, der unterhalb von null liegt, dann ist der geschätzte Versatzwert geringer als der Versatzwert des AS3-Signals. In diesem Fall erhöht die Digitalversatzschätzungsschaltung 166 den Versatzwert des DS2-Signals. Falls jedoch der Bereich des DS1-Signals, der oberhalb von null liegt, kleiner ist als der Bereich des DS1-Signals, der unterhalb von null liegt, dann ist der geschätzte Versatzwert größer als der Versatzwert des AS3-Signals. In diesem Fall verringert die Digitalversatzschätzungsschaltung 166 den Versatzwert des DS2-Signals. Falls jedoch der oberhalb von null liegende Bereich des DS1-Signals gleich dem unterhalb von null liegenden Bereich des DS1-Signals ist, so ist der geschätzte Versatzwert gleich dem Versatzwert des AS3-Signals. In diesem Fall behält die Digitalversatzschätzungsschaltung 166 den aktuellen Versatzwert des DS2-Signals bei.
Bei einem Ausführungsbeispiel werden die oberhalb und unterhalb von null liegenden Bereiche des DS1-Signals durch Summierung der mehr bzw. weniger als null betragenden DS1-Signalwerte berechnet. Bei einem anderen Ausführungsbeispiel werden die oberhalb und unterhalb von null liegenden Bereiche des DS1-Signals separat berechnet und anschließend verglichen. Bei einem anderen Ausführungsbeispiel wird der oberhalb von null liegende Bereich des DS1-Signals berechnet, und anschließend wird der unterhalb von null liegende Bereich des DS1-Signals von diesem Ergebnis subtrahiert (oder umgekehrt). Bei einem anderen Ausführungsbeispiel werden die oberhalb und unterhalb von null liegenden Bereiche des DS1-Signals unter Verwendung von Interpolation oder Extrapolation berechnet. Bei einem anderen Ausführungsbeispiel werden die oberhalb und unterhalb von null liegenden Bereiche des DS1-Signals unter Verwendung mathematischer Verfahren zur numerischen Integration, beispielsweise der Trapezregel oder der Regel von Simpson, berechnet. Bei anderen Ausführungsbeispielen werden andere geeignete Techniken verwendet, um die oberhalb und unterhalb von null liegenden Bereiche des DS1-Signals zu bestimmen. Bei einem anderen Ausführungsbeispiel kann eine Bereichsverhältnistechnik verwendet werden, um den Versatzwert zu schätzen. Nach dieser Technik wird der geschätzte Versatzwert variiert, bis der oberhalb von null liegende Bereich des DS1-Signals im Vergleich zu dem unterhalb von null liegenden Bereich des DS1-Signals x mal größer ist, wobei der Faktor x konstant oder variabel sein kann.
Der DAC 162 empfängt das DS2-Signal auf dem DS2-Signalweg 164, um das AS2-Signal auf dem AS2-Signalweg 160 bereitzustellen. Der DAC 162 wandelt das digitale DS2-Signal in das analoge AS2-Signal um. Der Analogsubtrahierer 150 subtrahiert das AS2-Signal von dem AS1-Signal, um das AS3-Signal bereitzustellen, das äquivalent zu einem versatzfreien AS1-Signal ist, nachdem die Digitalversatzschätzungsschaltung 166 das optimale DS2-Signal, um den Versatzwert von dem AS1-Signal zu beseitigen, bestimmt hat.
Der Komparator 154 empfängt das AS3-Signal auf dem AS3-Signalweg 152, um das OUTPUT-Signal auf dem OUTPUT-Signalweg 108 bereitzustellen. Der Komparator 154 liefert ansprechend darauf, dass das AS3-Signal einen Schwellwert überschreitet, ein logisch hohes OUTPUT-Signal. Der Komparator 154 liefert ansprechend darauf, dass das AS3-Signal unterhalb des Schwellwertes liegt, ein logisch niedriges OUTPUT-Signal. Falls also der Versatzwert von dem AS3-Signal beseitigt wurde und der Schwellwert null beträgt, weist das OUTPUT-Signal einen Arbeitszyklus von im Wesentlichen 50% auf.
4 ist ein Signaldiagramm 200, das ein Ausführungsbeispiel von Signalen der Signalverarbeitungsschaltung 106a veranschaulicht, die zuvor unter Bezugnahme auf 3 beschrieben und veranschaulicht wurde. Ein analoges Signal 202, z. B. das AS3-Signal auf dem Signalweg 152, wird durch den ADC 156 in einen Digitalbereich umgewandelt, um das digitale Signal 204, z. B. das DS1-Signal auf dem DS1-Signalweg 158, bereitzustellen. Bei diesem Ausführungsbeispiel liegt die Amplitude des analogen Signals 202 innerhalb der Bandbreite des ADC 156, so dass der ADC 156 an der Ober- oder Untergrenze seiner Bandbreite nicht gesättigt wird. Der oberhalb von null liegende Bereich des digitalen Signals 204 ist größer als der unterhalb von null liegende Bereich des digitalen Signals 204, was darauf hinweist, dass das analoge Signal 202 einen Versatzwert umfasst.
5 ist ein Signaldiagramm 210, das ein weiteres Ausführungsbeispiel von Signalen der Signalverarbeitungsschaltung 106a veranschaulicht. Das analoge Signal 202, z. B. das AS3-Signal auf dem Signalweg 152, wird durch den ADC 156 in einen Digitalbereich umgewandelt, um ein digitales Signal 212 bereitzustellen, z. B. das DS1-Signal auf dem DS1-Signalweg 158. Bei diesem Ausführungsbeispiel überschreitet die Amplitude des analogen Signals 202 die Bandbreite des ADC 156, so dass der ADC 156 an der Obergrenze seiner Bandbreite gesättigt wird. Der oberhalb von null liegende Bereich des digitalen Signals 212, wie er bei 214 angegeben ist, ist immer noch größer als der unterhalb von null liegende Bereich des digitalen Signals 212, wie er bei 216 angegeben ist, obwohl das analoge Signal 202 die Bandbreite des ADC 156, wie sie bei 218 durch die Obergrenze der Bandbreite und bei 220 durch die Untergrenze der Bandbreite angegeben ist, überschreitet. Obwohl also der maximale Spitzenwert des analogen Signals 202 nicht ermittelt werden kann, kann trotzdem der Versatzwert des analogen Signals 202 geschätzt werden.
Der Versatzwert wird geschätzt, indem der oberhalb von null liegende Bereich 214 des digitalen Signals 212 mit dem unterhalb von null liegenden Bereich 216 des digitalen Signals 212 verglichen wird. Falls der oberhalb von null liegende Bereich 214 des digitalen Signals 212 größer ist als der unterhalb von null liegende Bereich 216 des digitalen Signals 212, so ist der geschätzte Versatzwert geringer als der Versatzwert des analogen Signals 202. In diesem Fall erhöht die Digitalversatzschätzungsschaltung 166 den Versatzwert. Falls jedoch der oberhalb von null liegende Bereich 214 des digitalen Signals 212 kleiner ist als der unterhalb von null liegende Bereich 216 des digitalen Signals 212, so ist der geschätzte Versatzwert größer als der Versatzwert des analogen Signals 202. In diesem Fall verringert die Digitalversatzschätzungsschaltung 166 den Versatzwert. Falls jedoch der oberhalb von null liegende Bereich 214 des digitalen Signals 212 gleich dem unterhalb von null liegenden Bereich 216 des digitalen Signals 212 ist, dann ist der geschätzte Versatzwert gleich dem Versatzwert des analogen Signals 202. In diesem Fall behält die Digitalversatzschätzungsschaltung 166 den aktuellen Versatzwert bei.
6 ist ein Signaldiagramm 230, das ein weiteres Ausführungsbeispiel von Signalen der Signalverarbeitungsschaltung 106a veranschaulicht. Ein analoges Signal 232, z. B. das AS3-Signal auf dem Signalweg 152, wird durch den ADC 156 in einen Digitalbereich umgewandelt, um ein digitales Signal 234, z. B. das DS1-Signal auf dem DS1-Signalweg 158, bereitzustellen. Bei diesem Ausführungsbeispiel übersteigt die Amplitude des analogen Signals 232 die Bandbreite des ADC 156, so dass der ADC 156 an der Obergrenze seiner Bandbreite und an der Untergrenze seiner Bandbreite gesättigt wird. Der oberhalb von null liegende Bereich des digitalen Signals 234, wie er bei 236 angegeben ist, ist immer noch größer als der unterhalb von null liegende Bereich des digitalen Signals 234, wie er bei 238 angegeben ist, obwohl das analoge Signal 232 die Bandbreite des ADC 156, wie sie bei 218 durch die Obergrenze der Bandbreite und bei 220 durch die Untergrenze der Bandbreite angegeben ist, übersteigt. Obwohl also der maximale und der minimale Spitzenwert des analogen Signals 232 nicht ermittelt werden können, kann trotzdem der Versatzwert des analogen Signals 232 geschätzt werden.
Bei einem Ausführungsbeispiel wird ein Zerhackter-Hall-Effekt-Sensor (engl.: chopped Hall effect sensor) als Sensor 102 verwendet, um das magnetische Signal eines sich drehenden Zielrades zu detektieren. Der geschätzte Versatzwert wird durch die Digitalversatzschätzungsschaltung 166, wie sie zuvor hierin beschrieben wurde, variiert, bis der oberhalb von null liegende Bereich gleich dem unterhalb von null liegenden Bereich ist (siehe beispielsweise 5). Bei einem Ausführungsbeispiel verfolgt der ADC 156 das Signal von dem Zerhackter-Hall-Effekt-Sensor nur bis zu einem bestimmten Wert der Signalbandbreite nach, und somit werden die digitalen Nachverfolgungsinformationen beschnitten. Demgemäß kann der Dynamikbereich des ADC 156 stark verringert werden, und Fläche für einen hochauflösenden ADC kann eingespart werden.
Bei einem anderen Ausführungsbeispiel werden Giantmagnetoresistive Sensoren (GMR-Sensoren) als Sensor 102 verwendet, um das magnetische Signal eines sich drehenden Zielrades zu detektieren. Bei diesem Ausführungsbeispiel kann das Begrenzen in dem Digitalbereich durch die begrenzte Bandbreite des ADC 156 oder durch das nicht-lineare Verhalten (z. B. Sättigung) der GMR-Sensoren bewirkt werden. Bei einem anderen Ausführungsbeispiel kann ein gewünschter Arbeitszyklus des OUTPUT-Signals auf der Basis der Anwendung 50% oder ein beliebiger anderer geeigneter Wert zwischen 0% und 100% sein. Bei anderen Ausführungsbeispielen werden andere geeignete Sensoren als Sensor 102 verwendet, um ein Sensorsignal bereitzustellen, das einen Versatzwert aufweist. Der Versatzwert des Sensorsignals kann geschätzt und beseitigt werden, um ein Ausgangssignal zu liefern, sogar dann, falls das Sensorsignal eine große Amplitude umfasst und die maximale und/oder minimale Spitze des Sensorsignals die Bandbreite des ADC überschreitet.
7 ist ein schematisches Diagramm, das ein weiteres Ausführungsbeispiel einer Signalverarbeitungsschaltung 106b veranschaulicht. Bei einem Ausführungsbeispiel stellt die Signalverarbeitungsschaltung 106b die Signalverarbeitungsschaltung 106 bereit, die zuvor unter Bezugnahme auf 1 beschrieben und veranschaulicht wurde. Die Signalverarbeitungsschaltung 106b umfasst den ADC 156 und eine Digitalprozessoreinheit 300a. Die Digitalprozessoreinheit 300a umfasst einen Mikroprozessor, eine Mikrosteuerung oder eine andere geeignete logische Schaltungsanordnung. Die Digitalprozessoreinheit 300a umfasst die Digitalversatzschätzungsschaltung 166, einen Digitalsubtrahierer 302 und einen digitalen Komparator 306.
Der Eingang des ADC 156 empfängt das AS1-Signal auf dem AS1-Signalweg 104. Der Ausgang des ADC 156 ist durch den DS1-Signalweg 158 mit dem Eingang der Digitalversatzschätzungsschaltung 166 und dem Eingang A des Digitalsubtrahierers 302 elektrisch gekoppelt. Der Ausgang der Digitalversatzschätzungsschaltung 166 ist durch den DS2-Signalweg 164 mit dem Eingang B des Digitalsubtrahierers 302 elektrisch gekoppelt. Der Ausgang des Digitalsubtrahierers 302 ist durch den Digitalsignal(DS3)-Signalweg 304 mit dem Eingang des digitalen Komparators 306 elektrisch gekoppelt. Der Ausgang des digitalen Komparators 306 stellt das OUTPUT-Signal auf dem OUTPUT-Signalweg 108 bereit.
Der ADC 156 empfängt das AS1-Signal auf dem AS1-Signalweg 104, um das DS1-Signal auf dem DS1-Signalweg 158 bereitzustellen. Der ADC 156 wandelt das analoge AS1-Signal in das digitale DS1-Signal um. Bei einem Ausführungsbeispiel übersteigt die Amplitude des AS1-Signals die Bandbreite des ADC 156, so dass der ADC 156 an den oberen Abschnitten, unteren Abschnitten oder sowohl an den oberen als auch unteren Abschnitten des AS1-Signals gesättigt wird. Indem zugelassen wird, dass der ADC 156 gesättigt wird, kann die Verwendung eines komplexeren ADC, der eine höhere Bitbreite aufweist, die in der Lage ist, eine Sättigung zu vermeiden, vermieden werden.
Die Digitalversatzschätzungsschaltung 166 empfängt das DS1-Signal auf dem DS1-Signalweg 158, um das DS2-Signal auf dem DS2-Signalweg 164 bereitzustellen. Die Digitalversatzschätzungsschaltung 166 arbeitet wie zuvor unter Bezugnahme auf 3 beschrieben wurde. Der Digitalsubtrahierer 302 empfängt das DS1-Signal auf dem DS1-Signalweg 158 und das DS2-Signal auf dem DS2-Signalweg 164, um das DS3-Signal auf dem DS3-Signalweg 304 bereitzustellen. Der Digitalsubtrahierer 302 subtrahiert das DS2-Signal von dem DS1-Signal, um das DS3-Signal bereitzustellen, das äquivalent zu einem versatzfreien DS1-Signal ist, nachdem die Digitalversatzschätzungsschaltung 166 das optimale DS2-Signal bestimmt, um den Versatzwert von dem DS1-Signal zu beseitigen.
Der digitale Komparator 306 empfängt das DS3-Signal auf dem DS3-Signalweg 304, um das OUTPUT-Signal auf dem OUTPUT-Signalweg 108 bereitzustellen. Der digitale Komparator 306 liefert ansprechend darauf, dass das DS3-Signal einen Schwellwert übersteigt, ein logisches hohes OUTPUT-Signal. Der digitale Komparator 306 liefert ansprechend darauf, dass das DS3-Signal unterhalb des Schwellwerts liegt, ein logisches niedriges OUTPUT-Signal. Falls also der Versatzwert von dem DS3-Signal beseitigt wurde und der Schwellwert null beträgt, weist das OUTPUT-Signal einen Arbeitszyklus von im Wesentlichen 50% auf.
8 ist ein schematisches Diagramm, das ein weiteres Ausführungsbeispiel einer Signalverarbeitungsschaltung 106c veranschaulicht. Bei einem Ausführungsbeispiel liefert die Signalverarbeitungsschaltung 106c die Signalverarbeitungsschaltung 106, die zuvor unter Bezugnahme auf 1 beschrieben und veranschaulicht wurde. Die Signalverarbeitungsschaltung 106b umfasst den ADC 156, die Digitalprozessoreinheit 300b, den DAC 162 und den Komparator 154. Die Digitalprozessoreinheit 300b umfasst einen Mikroprozessor, eine Mikrosteuerung oder eine andere geeignete logische Schaltungsanordnung. Die Digitalprozessoreinheit 300b umfasst die Digitalversatzschätzungsschaltung 166 und den Digitalsubtrahierer 302.
Der Eingang des ADC 156 empfängt das AS1-Signal auf dem AS1-Signalweg 104. Der Ausgang des ADC 156 ist durch den DS1-Signalweg 158 mit dem Eingang der Digitalversatzschätzungsschaltung 166 und mit dem Eingang A des Digitalsubtrahierers 302 elektrisch gekoppelt. Der Ausgang der Digitalversatzschätzungsschaltung 166 ist durch den DS2-Signalweg 164 mit dem Eingang B des Digitalsubtrahierers 302 elektrisch gekoppelt. Der Ausgang des Digitalsubtrahierers 302 ist durch den DS3-Signalweg 304 mit dem Eingang des DAC 162 elektrisch gekoppelt. Der Ausgang des DAC 162 ist durch den AS3-Signalweg 308 mit dem Eingang des Komparators 154 elektrisch gekoppelt. Der Ausgang des Komparators 154 stellt das OUTPUT-Signal auf dem OUTPUT-Signalweg 108 bereit.
Der ADC 156, die Digitalversatzschätzungsschaltung 166 und der Digitalsubtrahierer 302 arbeiten so wie zuvor unter Bezugnahme auf 7 beschrieben wurde. Der DAC 162 empfängt das DS3-Signal auf dem DS3-Signalweg 304, um das AS3-Signal auf dem AS3-Signalweg 308 bereitzustellen. Der DAC 162 wandelt das digitale DS3-Signal in das analoge AS3-Signal um. Der Komparator 154 empfängt das AS3-Signal auf dem AS3-Signalweg 308, um das OUTPUT-Signal auf dem OUTPUT-Signalweg 108 bereitzustellen. Der Komparator 154 arbeitet wie zuvor unter Bezugnahme auf 3 beschrieben wurde. Falls also der Versatzwert von dem AS3-Signal beseitigt wurde und der Schwellwert null ist, weist das OUTPUT-Signal einen Arbeitszyklus von im Wesentlichen 50 auf.

Claims

System, das folgende Merkmale aufweist: eine erste Schaltung (156), die dahin gehend konfiguriert ist, ein erstes analoges Signal (AS3, 202, 232) in ein erstes digitales Signal (DS1, 212, 234) umzuwandeln; eine zweite Schaltung (166), die dahin gehend konfiguriert ist, einen oberhalb eines festgelegten Wertes liegenden Flächenbereich (214, 236) des ersten digitalen Signals (DS1, 212, 234) und einen unterhalb des festgelegten Wertes liegenden Flächenbereich (216, 238) des ersten digitalen Signals (DS1, 212, 234) zu bestimmen, um ein zweites digitales Signal (DS2) bereitzustellen, das einen Versatz des ersten analogen Signals (AS3, 202, 232) angibt; eine dritte Schaltung (162), die dahin gehend konfiguriert ist, das zweite digitale Signal (DS2) umzuwandeln, um ein zweites analoges Signal (AS2) bereitzustellen; eine vierte Schaltung (150), die dahin gehend konfiguriert ist, das zweite analoge Signal (AS2) von einem analogen Eingangssignal (AS1) zu subtrahieren, um das erste analoge Signal (AS3, 202, 232) bereitzustellen; und eine fünfte Schaltung (154), die dahin gehend konfiguriert ist, das erste analoge Signal (AS3, 202, 232) zu empfangen und ein binäres Ausgangssignal, das einen vordefinierten Arbeitszyklus aufweist, bereitzustellen.
System, das folgende Merkmale aufweist: eine erste Schaltung (156), die dahin gehend konfiguriert ist, ein erstes analoges Signal (AS1, 202, 232) in ein erstes digitales Signal (DS1, 212, 234) umzuwandeln; eine zweite Schaltung (166), die dahin gehend konfiguriert ist, einen oberhalb eines festgelegten Wertes liegenden Flächenbereich (214, 236) des ersten digitalen Signals (DS1, 212, 234) und einen unterhalb des festgelegten Wertes liegenden Flächenbereich (216, 238) des ersten digitalen Signals (DS1, 212, 234) zu bestimmen, um ein zweites digitales Signal (DS2) bereitzustellen, das einen Versatz des ersten analogen Signals (AS1, 202, 232) angibt; eine dritte Schaltung (302), die dahin gehend konfiguriert ist, das zweite digitale Signal (DS2) von dem ersten digitalen Signal (DS1, 212, 234) zu subtrahieren, um ein drittes digitales Signal (DS3) bereitzustellen; und eine vierte Schaltung (306), die dahin gehend konfiguriert ist, das dritte digitale Signal (DS3) zu empfangen und ein binäres Ausgangssignal, das einen vordefinierten Arbeitszyklus aufweist, bereitzustellen.
System, das folgende Merkmale aufweist: eine erste Schaltung (156), die dahin gehend konfiguriert ist, ein erstes analoges Signal (AS1, 202, 232) in ein erstes digitales Signal (DS1, 212, 234) umzuwandeln; eine zweite Schaltung (166), die dahin gehend konfiguriert ist, einen oberhalb eines festgelegten Wertes liegenden Flächenbereich (214, 236) des ersten digitalen Signals (DS1, 212, 234) und einen unterhalb des festgelegten Wertes liegenden Flächenbereich (216, 238) des ersten digitalen Signals (DS1, 212, 234) zu bestimmen, um ein zweites digitales Signal (DS2) bereitzustellen, das einen Versatz des ersten analogen Signals (AS1, 202, 232) angibt; eine dritte Schaltung (302), die dahin gehend konfiguriert ist, das zweite digitale Signal (DS2) von dem ersten digitalen Signal (DS1, 212, 234) zu subtrahieren, um ein drittes digitales Signal (DS3) bereitzustellen; eine vierte Schaltung (162), die dahin gehend konfiguriert ist, das dritte digitale Signal (DS3) umzuwandeln, um ein zweites analoges Signal (AS3) bereitzustellen; und eine fünfte Schaltung (154), die dahin gehend konfiguriert ist, das zweite analoge Signal (AS3) zu empfangen und ein binäres Ausgangssignal, das einen vordefinierten Arbeitszyklus aufweist, bereitzustellen.
System gemäß einem der Ansprüche 1 bis 3, bei dem der festgelegte Wert null beträgt.
Geschwindigkeitssensor, der folgende Merkmale aufweist: einen Magnetfeldsensor (102), der dahin gehend konfiguriert ist, ein magnetisches Signal eines sich bewegenden Ziels zu detektieren, um ein erstes analoges Signal (AS1), das eine Geschwindigkeit des sich bewegenden Ziels angibt, bereitzustellen; einen Analogsubtrahierer (150), der dahin gehend konfiguriert ist, ein zweites analoges Signal (AS2) von dem ersten analogen Signal (AS1) zu subtrahieren, um ein drittes analoges Signal (AS3, 202, 232) bereitzustellen; einen Analog/Digital-Wandler (156), der dahin gehend konfiguriert ist, das dritte analoge Signal (AS3, 202, 232) in ein erstes digitales Signal (DS1, 212, 234) umzuwandeln; eine Digitalversatzschätzungsschaltung (166), die dahin gehend konfiguriert ist, einen oberhalb eines festgelegten Wertes liegenden Flächenbereich (214, 236) des ersten digitalen Signals (DS1, 212, 234) mit einem unterhalb des festgelegten Werts liegenden Flächenbereich (216, 238) des ersten digitalen Signals (DS1, 212, 234) zu vergleichen, um ein zweites digitales Signal (DS2), das einen Versatz des dritten analogen Signals (AS3, 202, 232) angibt, bereitzustellen; einen Digital/Analog-Wandler (162), der dahin gehend konfiguriert ist, das zweite digitale Signal (DS2) umzuwandeln, um das zweite analoge Signal (AS2) bereitzustellen; und einen Komparator (154), der dahin gehend konfiguriert ist, das dritte analoge Signal (AS3, 202, 232) zu empfangen und ein binäres Ausgangssignal, das einen Arbeitszyklus von 50% aufweist, bereitzustellen, wobei das binäre Ausgangssignal die Geschwindigkeit des sich bewegenden Ziels angibt.
Geschwindigkeitssensor gemäß Anspruch 5, bei dem eine Amplitude des ersten digitalen Signals (DS1, 212, 234) geringer ist als eine Amplitude des dritten analogen Signals (AS3, 202, 232).
Geschwindigkeitssensor gemäß Anspruch 5 oder 6, bei dem das erste analoge Signal (AS1) ein sinusförmiges Signal umfasst.
Geschwindigkeitssensor gemäß einem der Ansprüche 5 bis 7, bei dem der Magnetfeldsensor (102) entweder einen Hall-Effekt-Sensor oder einen magnetoresistiven Sensor umfasst.
Geschwindigkeitssensor gemäß einem der Ansprüche 5 bis 8, bei dem der festgelegte Wert null ist.
Verfahren zum Beseitigen eines Versatzes von einem ersten analogen Signal (AS3, 202, 232), wobei das Verfahren folgende Schritte umfasst: Umwandeln des ersten analogen Signals (AS3, 202, 232) in ein erstes digitales Signal (DS1, 212, 234); Bestimmen eines oberhalb eines festgelegten Wertes liegenden Flächenbereichs (214, 236) des ersten digitalen Signals (DS1, 212, 234) und eines unterhalb des festgelegten Werts liegenden Flächenbereichs (216, 238) des ersten digitalen Signals (DS1, 212, 234), um ein zweites digitales Signal (DS2), das einen Versatz des ersten analogen Signals (AS3, 202, 232) angibt, bereitzustellen; Umwandeln des zweiten digitalen Signals (DS2) in ein zweites analoges Signal (AS2); Subtrahieren des zweiten analogen Signals (AS2) von einem analogen Eingangssignal (AS1), um das erste analoge Signal (AS3, 202, 232) bereitzustellen; und Bereitstellen eines binären Ausgangssignals, das einen vordefinierten Arbeitszyklus aufweist, auf der Basis des ersten analogen Signals (AS3, 202, 232).
Verfahren zum Beseitigen eines Versatzes von einem ersten analogen Signal (AS1, 202, 232), wobei das Verfahren folgende Schritte umfasst: Umwandeln des ersten analogen Signals (AS1, 202, 232) in ein erstes digitales Signal (DS1, 212, 234); Bestimmen eines oberhalb eines festgelegten Wertes liegenden Flächenbereichs (214, 236) des ersten digitalen Signals (DS1, 212, 234) und eines unterhalb des festgelegten Werts liegenden Flächenbereichs (216, 238) des ersten digitalen Signals (DS1, 212, 234), um ein zweites digitales Signal (DS2), das einen Versatz des ersten analogen Signals (AS1, 202, 232) angibt, bereitzustellen; Subtrahieren des zweiten digitalen Signals (DS2) von dem ersten digitalen Signal (DS1, 212, 234), um ein drittes digitales Signal (DS3) bereitzustellen; und Bereitstellen eines binären Ausgangssignals, das einen vordefinierten Arbeitszyklus aufweist, auf der Basis des dritten digitalen Signals (DS3).
Verfahren zum Beseitigen eines Versatzes von einem ersten analogen Signal (AS1, 202, 232), wobei das Verfahren folgende Schritte umfasst: Umwandeln des ersten analogen Signals (AS1, 202, 232) in ein erstes digitales Signal (DS1, 212, 234); Bestimmen eines oberhalb eines festgelegten Wertes liegenden Flächenbereichs (214, 236) des ersten digitalen Signals (DS1, 212, 234) und eines unterhalb des festgelegten Werts liegenden Flächenbereichs (216, 238) des ersten digitalen Signals (DS1, 212, 234), um ein zweites digitales Signal (DS2), das einen Versatz des ersten analogen Signals (AS1, 202, 232) angibt, bereitzustellen; Subtrahieren des zweiten digitalen Signals (DS2) von dem ersten digitalen Signal (DS1, 212, 234), um ein drittes digitales Signal (DS3) bereitzustellen; Umwandeln des dritten digitalen Signals (DS3) in ein zweites analoges Signal (AS3); und Bereitstellen eines binären Ausgangssignals, das einen vordefinierten Arbeitszyklus aufweist, auf der Basis des zweiten analogen Signals (AS3).
Verfahren gemäß einem der Ansprüche 10 bis 12, bei dem das Bestimmen des oberhalb des festgelegten Wertes liegenden Flächenbereichs (214, 236) des ersten digitalen Signals (DS1, 212, 234) und des unterhalb des festgelegten Wertes liegenden Flächenbereichs (216, 238) des ersten digitalen Signals (DS1, 212, 234) ein Bestimmen des oberhalb von null liegenden Flächenbereichs (214, 236) des ersten digitalen Signals (DS1, 212, 234) und des unterhalb von null liegenden Flächenbereichs (216, 238) des ersten digitalen Signals (DS1, 212, 234) umfasst, um das zweite digitale Signal (DS2), das den Versatz des ersten analogen Signals (202, 232) angibt, bereitzustellen.
Verfahren zum Erfassen von Geschwindigkeit, wobei das Verfahren folgende Schritte umfasst: Erfassen eines magnetischen Signals eines sich bewegenden Ziels, um ein erstes analoges Signal (AS1), das eine Geschwindigkeit des sich bewegenden Ziels angibt, bereitzustellen; Subtrahieren eines zweiten analogen Signals (AS2) von dem ersten analogen Signal (AS1), um ein drittes analoges Signal (AS3, 202, 232) bereitzustellen; Umwandeln des dritten analogen Signals (AS3, 202, 232) in ein erstes digitales Signal (DS1, 212, 234); Vergleichen eines oberhalb eines festgelegten Wertes liegenden Flächenbereichs (214, 236) des ersten digitalen Signals (DS1, 212, 234) mit einem unterhalb des festgelegten Wertes liegenden Flächenbereich (216, 238) des ersten digitalen Signals (DS1, 212, 234), um ein zweites digitales Signal (DS2), das einen Versatz des dritten analogen Signals (AS3, 202, 232) angibt, bereitzustellen; Umwandeln des zweiten digitalen Signals (DS2), um das zweite analoge Signal (AS2) bereitzustellen; und Empfangen des dritten analogen Signals (AS3, 202, 232) und Bereitstellen eines binären Ausgangsignals, das einen Arbeitszyklus von 50% aufweist, wobei das binäre Ausgangssignal die Geschwindigkeit des sich bewegenden Ziels angibt.
Verfahren gemäß Anspruch 14, bei dem das Erfassen des magnetischen Signals des sich bewegenden Ziels, um das erste analoge Signal (AS1) bereitzustellen, ein Erfassen des magnetischen Signals des sich bewegenden Ziels, um ein sinusartiges Signal bereitzustellen, umfasst.
Verfahren gemäß Anspruch 14 oder 15, bei dem das Erfassen des magnetischen Signals des sich bewegenden Ziels ein Erfassen des magnetischen Signals des sich bewegenden Ziels unter Verwendung entweder eines Hall-Effekt-Sensors oder eines magnetoresistiven Sensors umfasst.
Verfahren gemäß einem der Ansprüche 14 bis 16, bei dem das Vergleichen des oberhalb des festgelegten Wertes liegenden Flächenbereichs (214, 236) des ersten digitalen Signals (DS1, 212, 234) mit dem unterhalb des festgelegten Wertes liegenden Flächenbereich (216, 238) des ersten digitalen Signals (DS1, 212, 234) ein Vergleichen des oberhalb von null liegenden Flächenbereichs (214, 236) des ersten digitalen Signals (DS1, 212, 234) mit dem unterhalb von null liegenden Flächenbereich (216, 238) des ersten digitalen Signals (DS1, 212, 234) umfasst, um das zweite digitale Signal (DS2), das den Versatz des dritten analogen Signals (AS3, 202, 232) angibt, bereitzustellen.
Verfahren gemäß Anspruch 17, bei dem das Bereitstellen des zweiten digitalen Signals (DS2) folgende Schritte umfasst: Erhöhen eines Versatzwertes des zweiten digitalen Signals (DS2) ansprechend darauf, dass der oberhalb von null liegende Flächenbereich (214, 236) des ersten digitalen Signals (DS1, 212, 234) größer ist als der unterhalb von null liegende Flächenbereich (216, 238) des ersten digitalen Signals (DS1, 212, 234); und Verringern des Versatzwertes des zweiten digitalen Signals (DS2) ansprechend darauf, dass der oberhalb von null liegende Flächenbereich (214, 236) des ersten digitalen Signals (DS1, 212, 234) kleiner ist als der unterhalb von null liegende Flächenbereich (216, 238) des ersten digitalen Signals (DS1, 212, 234).